KR101368719B1 - 반도체 패키지용 방열판 - Google Patents

반도체 패키지용 방열판 Download PDF

Info

Publication number
KR101368719B1
KR101368719B1 KR1020120083779A KR20120083779A KR101368719B1 KR 101368719 B1 KR101368719 B1 KR 101368719B1 KR 1020120083779 A KR1020120083779 A KR 1020120083779A KR 20120083779 A KR20120083779 A KR 20120083779A KR 101368719 B1 KR101368719 B1 KR 101368719B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
heat sink
circuit board
printed circuit
bump
Prior art date
Application number
KR1020120083779A
Other languages
English (en)
Other versions
KR20140017209A (ko
Inventor
주동욱
Original Assignee
주식회사 영일프레시젼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 영일프레시젼 filed Critical 주식회사 영일프레시젼
Priority to KR1020120083779A priority Critical patent/KR101368719B1/ko
Publication of KR20140017209A publication Critical patent/KR20140017209A/ko
Application granted granted Critical
Publication of KR101368719B1 publication Critical patent/KR101368719B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지에서 반도체 칩과 몰딩 컴파운드의 열팽창 계수 차이에 의해 발생되는 휨(Warpage) 신뢰성 문제를 획기적으로 해결하기 위한 반도체 패키지용 방열판에 관한 것으로 반도체 패키지 제조 공정의 방열판 어테치(Attach) 작업에서 발생하는 품질 문제 및 생산성 향상에 획기적인 효과를 제공한다.

Description

반도체 패키지용 방열판{A HEATLEAD FOR SEMICONDUCTOR PACKAGE}
본 발명 반도체 패키지용 방열판의 기술분야로는 반도체 제조 공정의 방열판 어테치(Attach) 작업에서 발생하는 품질 문제 및 생산성 향상에 관한 것으로 더 자세하게는 방열판을 스텍(Stack)하여 픽앤플레이스 자동화 장치에서 사용할 때 표면장력에 의해 방열판이 서로 들러붙음(Sticking)을 방지하고 열전도성 접착 물질이 넓게 확산되는 현상을 방지 방열판과 열전도성 접착 물질의 접착력(adhesion)을 증대시키고자 한다
본 발명 반도체 패키지용 방열판의 발명의 배경이 되는 기술로는 통신기기, 전자기기, 게임기, 디스플레이용 반도체, 차량용 반도체 등에서 고성능, 소형화, 경박화 되어지고 고집적화를 이루고자 하는 반도체 패키지의 변화에 따라 반도체 패키지의 두께가 얇아지고 이로 인하여 반도체 패키지의 구성 소재들의 두께 또한 아져 칩과 몰딩 컴파운드, 피씨비의 열팽창 계수 차이로 패키지의 휨에 대한 문제가 대두되고 있으며 이러한 문제를 해결하기 위하여 열전도에 좋은 금속재질(구리, 알루미늄, 스텐레스) 등을 사용하여 칩에서 발생되는 열을 외부로 방출시키고 휨(Warpage)을 방지하는 반도체 패키지 구조 및 기술로 방열판이 사용되고 있으며 방열판은 반도체 패키지 제조 핵심 기술로서 미래 산업의 중요한 분야로 자리잡고 있다.
본 발명 반도체 패키지용 방열판의 해결하고자 하는 과제로는
1. 스텍킹(Sticking)에 의한 픽엔플레이스 반도체 자동화 장치 가동률 저하
2. 스텍킹(Sticking)에 의한 반도체 칩 크랙(crack)
반도체 패키지 신뢰성 문제
3. 열전도성 접착 물질과의 접착력(adhesion) 증대
반도체 패키지 신뢰성 문제
본 발명 반도체 패키지용 방열판의 과제 해결 수단으로는
1.금형 가공을 이용하는 방법
1) 금속재질(구리, 구리합금)로 금형을 사용 소성가공으로 방열판의 외형 및 딤플(Dimple) 형상을 만든다.
2) 부식 방지를 위한 니켈 도금 표면 처리를 한다.
3) 방열판의 열전도성 물질이 붙는 부위에 3~5개소 Dot 돌기 형태의 코팅을 한다
(스크린 코팅 혹은 패드 코팅을 한다)
4) 방열판을 Unit 단위로 절단 한다
5) 방열판을 스텍(Stack) 케이스에 포장한다.
[ 스텍(Stack) 케이스는 픽엔플레이스 자동화 장치의 협소한 공간 사용에
가장 적합한 포장 방법이다 ]
2.화학적 부식[에칭(etching)] 가공을 이용하는 방법
1) 금속재질(구리, 구리합금)로 에칭가공법을 이용하여 방열판의 외형 및 딤플(Dimple) 형상을 만든다.
2) 이하 금형 가공법 동일함
본 발명 반도체 패키지용 방열판의 효과로는
1. 픽앤플레이스 자동화 장치에서 사용할 때 표면장력에 의해 방열판이 서로 들러붙음(Sticking)을 방지.
2. 방열판과 열전도성 접착 물질의 접착력(adhesion)을 증대.
3. 방열판 형상 외부로 열전도성 접착 물질이 넓게 확산되는 현상을 방지하여
외관상 균일한 품질 유지.
도1은 본 발명 반도체 패키지용 방열판의 종래 평평한 형상의 개략적인단면도이다.
도2는 본 발명 반도체 패키지용 방열판의 DOT 형태의 돌기를 구비한 개략적인 단면도이다.
도3은 본 발명 반도체 패키지용 방열판의 오목 형태의 딤플을 구비한 개략적인 단면도이다.
본 발명 반도체 패키지용 방열판의 실시를 위한 구체적인 내용으로는 첨부된 실시례를 통하여 자세히 알 수 있다.
실시례1
종래 판상형 방열판의 기본 형상
: 픽엔플에이스 자동화 장치에서 표면 장력에 의한 Sticking 발생
Figure 112012061237882-pat00001
Figure 112012061237882-pat00002

실시례2
발명) Dot 돌기 형태의 코팅을 구비한 방열판
: 픽엔플에이스 자동화 장치에서 표면 장력에 의한 Sticking 발생하지 않음
Figure 112012061237882-pat00003

Figure 112012061237882-pat00004

실시례3
발명) 딤플(Dimple)을 구비한 방열판
1) 열전도성 접착 물질과의 접착력(adhesion) 증대
반도체 패키지 신뢰성 문제 해결
2) 접착 물질이 넓게 확산되는 현상을 방지하여 외관상 균일한 품질 유지.
Figure 112012061237882-pat00005

Figure 112012061237882-pat00006

실시례4
발명) Dot 돌기 형태의 코팅과 딤플(Dimple)을 복수로 구비한 방열판
Figure 112012061237882-pat00007
1.인쇄회로기판 2. 솔더볼
3. 전기,전자 부품류 4. 범프
5. 반도체칩 6.언더필
7.접착물질 8. 지지부재

Claims (4)

  1. 인쇄회로기판(1) 하부에 솔더볼(2)이 구비되고,
    인쇄회로기판(1) 위에 접착물질(7)이 구비되고 그 위에 전기,전자 부품류(3)가 구비되고
    인쇄회로기판 위에 범프(4)가 구비되고 범프(4) 위에 반도체칩(5)이 구비되고, 상기 반도체 칩(5) 주위와 범프(4) 사이에 언더필(6)이 구비되고,
    인쇄회로기판(1) 위에 접착물질(7)이 구비되고 그 위에 지지 부재(8)가 구비되고 몰딩컴파운드(9)로 밀봉되고 밀봉된 부위로 반도체칩(5)이 노출된 면에 열전도성 접착물질(10)이 구비되고 상기 열전도성 접착 물질(10)에 붙여 사용되는 구리 (구리합금)의 재질로 형상을 만들고 부식 방지를 위한 니켈 도금 표면 처리가 되어있으며, Dot 돌기형상(11)의 코팅 처리가 구비되어 있는 반도체 패키지용 방열판.
  2. 삭제
  3. 삭제
  4. 삭제
KR1020120083779A 2012-07-31 2012-07-31 반도체 패키지용 방열판 KR101368719B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120083779A KR101368719B1 (ko) 2012-07-31 2012-07-31 반도체 패키지용 방열판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120083779A KR101368719B1 (ko) 2012-07-31 2012-07-31 반도체 패키지용 방열판

Publications (2)

Publication Number Publication Date
KR20140017209A KR20140017209A (ko) 2014-02-11
KR101368719B1 true KR101368719B1 (ko) 2014-03-03

Family

ID=50265899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120083779A KR101368719B1 (ko) 2012-07-31 2012-07-31 반도체 패키지용 방열판

Country Status (1)

Country Link
KR (1) KR101368719B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040032474A (ko) * 2002-10-10 2004-04-17 (주)동양기연 반도체 패키지 실장용 방열판
KR20100044703A (ko) * 2008-10-22 2010-04-30 소니 주식회사 반도체 장치 및 그 제조 방법
KR20110085481A (ko) * 2010-01-20 2011-07-27 삼성전자주식회사 적층 반도체 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040032474A (ko) * 2002-10-10 2004-04-17 (주)동양기연 반도체 패키지 실장용 방열판
KR20100044703A (ko) * 2008-10-22 2010-04-30 소니 주식회사 반도체 장치 및 그 제조 방법
KR20110085481A (ko) * 2010-01-20 2011-07-27 삼성전자주식회사 적층 반도체 패키지

Also Published As

Publication number Publication date
KR20140017209A (ko) 2014-02-11

Similar Documents

Publication Publication Date Title
US20100019379A1 (en) External heat sink for bare-die flip chip packages
US20150187679A1 (en) Lid Design for Heat Dissipation Enhancement of Die Package
US20100193921A1 (en) Semiconductor die package and method for making the same
TW201411788A (zh) 集成電路封裝件及其裝配方法
TW201426930A (zh) 晶片散熱系統
US20200312734A1 (en) Semiconductor package with an internal heat sink and method for manufacturing the same
TWI659509B (zh) 電子封裝件及其製法
US20080122068A1 (en) Thermally enhanced semiconductor package
TW201530714A (zh) 半導體封裝件及其製法
CN108346630B (zh) 散热型封装结构
US7943430B2 (en) Semiconductor device with heat sink and method for manufacturing the same
KR101368719B1 (ko) 반도체 패키지용 방열판
US20180332699A1 (en) Printed circuit board
US20220254699A1 (en) Semiconductor device, semiconductor package, and method of manufacturing the same
CN209880583U (zh) 半导体封装结构
US11621211B2 (en) Semiconductor package structure
CN209880589U (zh) 半导体封装结构
CN103441085A (zh) 一种芯片倒装bga封装方法
CN103441106A (zh) 一种芯片倒装bga封装结构
JP2011044570A (ja) 放熱板、半導体装置、および放熱板の製造方法
CN104051373B (zh) 散热结构及半导体封装件的制法
KR102050130B1 (ko) 반도체 패키지 및 그 제조 방법
CN113675093B (zh) 一种双面塑封的散热结构的封装设计及制备方法
US20090166844A1 (en) Metal cover on flip-chip matrix-array (fcmx) substrate for low cost cpu assembly
TW201545237A (zh) 半導體封裝方法及配置於半導體封裝設備中的加熱治具

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170210

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180221

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190225

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200224

Year of fee payment: 7