KR101352967B1 - Light emitting diode chip, fabrication method thereof and high power light emitting device - Google Patents

Light emitting diode chip, fabrication method thereof and high power light emitting device Download PDF

Info

Publication number
KR101352967B1
KR101352967B1 KR1020070106267A KR20070106267A KR101352967B1 KR 101352967 B1 KR101352967 B1 KR 101352967B1 KR 1020070106267 A KR1020070106267 A KR 1020070106267A KR 20070106267 A KR20070106267 A KR 20070106267A KR 101352967 B1 KR101352967 B1 KR 101352967B1
Authority
KR
South Korea
Prior art keywords
chip
light emitting
emitting diode
sheet
curable liquid
Prior art date
Application number
KR1020070106267A
Other languages
Korean (ko)
Other versions
KR20090040770A (en
Inventor
이정상
윤재준
신옥희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070106267A priority Critical patent/KR101352967B1/en
Publication of KR20090040770A publication Critical patent/KR20090040770A/en
Application granted granted Critical
Publication of KR101352967B1 publication Critical patent/KR101352967B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Led Device Packages (AREA)

Abstract

고출력 발광다이오드 칩은, 적어도 하나의 제1 및 제2 전극이 형성된 제1 면과 그와 반대되는 제2 면을 갖는 발광다이오드와, 상기 제1 및 제2 전극 상에 각각 형성된 제1 및 제2 도전성 범프와, 상기 발광다이오드의 표면에 형성되며, 상기 제1 면에 형성된 부분이 상기 제1 및 제2 도전성 범프의 일부가 노출되도록 상기 제1 및 제2 도전성 범프의 높이보다 작은 두께를 갖는 수지층을 포함한다. 이러한 발광다이오드 칩은 본 발명에서 제시한 인 드래프트공정을 통해 제조될 수 있다. The high power light emitting diode chip may include a light emitting diode having a first surface on which at least one first and second electrodes are formed and a second surface opposite thereto, and first and second electrodes formed on the first and second electrodes, respectively. A number formed on a surface of the conductive bumps and the light emitting diodes and having a thickness smaller than a height of the first and second conductive bumps so that portions of the first and second conductive bumps are exposed. Include strata. Such a light emitting diode chip can be manufactured through the indraft process proposed in the present invention.

발광장치(light emitting device), 형광체(phosphor), 수지(resin), 진공챔버(vacuum chamber) Light emitting devices, phosphors, resins, vacuum chambers

Description

발광다이오드 칩, 그 제조방법 및 고출력 발광장치{LIGHT EMITTING DIODE CHIP, FABRICATION METHOD THEREOF AND HIGH POWER LIGHT EMITTING DEVICE}LIGHT EMITTING DIODE CHIP, FABRICATION METHOD THEREOF AND HIGH POWER LIGHT EMITTING DEVICE}

본 발명은 고출력용 발광장치에 관한 것으로서, 보다 상세하게는 고출력 발광다이오드 칩과 이를 제조하는 방법 및 상기 발광다이오드 칩을 갖는 고출력 발광장치에 관한 것이다. The present invention relates to a high power light emitting device, and more particularly, to a high power light emitting diode chip, a method of manufacturing the same, and a high power light emitting device having the light emitting diode chip.

종래의 고출력 발광장치는 비스마레이미드 트리아딘(BT) 수지와 같은 수지로 형성된 기판 상에 적어도 하나(주로, 복수)의 LED 칩을 실장하고, 그 실장면 주위에 성형 수지로 이루어진 측벽구조를 갖는다. 상기 측벽구조의 내면에는 반사성 금속(예, Al,Ag)로 도금하여 반사구조로 제공된다. 상기 LED 칩과 기판의 전극패턴에 접속하는 Au와 같은 금속의 와이어를 연결된다. The conventional high power light emitting device mounts at least one (mainly plural) LED chips on a substrate formed of a resin such as bismarademide triadine (BT) resin, and has a sidewall structure made of molded resin around the mounting surface. . The inner surface of the sidewall structure is plated with a reflective metal (eg, Al, Ag) to provide a reflective structure. A metal wire such as Au is connected to the LED chip and the electrode pattern of the substrate.

또한, 조명용도로 널리 사용되는 백색 발광장치에서는, 상기 LED 칩의 실장영역에 형광체를 함유한 투명수지를 피복한다. In addition, in a white light emitting device widely used for lighting purposes, a transparent resin containing a phosphor is coated on a mounting area of the LED chip.

하지만, 이러한 종래의 고출력 발광장치 구조는 방열측면에서 큰 단점이 있다. However, this conventional high output light emitting device structure has a big disadvantage in terms of heat dissipation.

종래의 고출력 발광장치는 수지와 같이 기판에서는 높은 열저항(BT수지의 경우에, 약 20℃/W)을 갖고 있으므로, 방열성능이 낮다는 점이다. 이러한 낮은 방열성능은 LED 칩으로부터 발생된 열을 효과적으로 제거할 수 없으므로, LED 칩의 신뢰성이 저하될 수 있다. 나아가, LED 칩 자체의 기판이 사파이어 기판인 점을 고려할 때에, 이러한 문제는 심각한 장애가 될 수 있다. The conventional high output light emitting device has a high thermal resistance (about 20 DEG C / W in the case of BT resin) on a substrate like a resin, so that the heat dissipation performance is low. Since such low heat dissipation performance cannot effectively remove heat generated from the LED chip, the reliability of the LED chip may be degraded. Furthermore, considering that the substrate of the LED chip itself is a sapphire substrate, this problem can be a serious obstacle.

또한, 백색 발광장치, 특히 카메라용 플래시용 백색 발광장치에 더욱 우수한 방열 특성뿐만 아니라, 안정된 색도 및 높은 휘도특성이 보다 크게 요구된다. 즉, 플래시 광원용 백색 발광장치는 연속 조명모드에서 200~300㎃, 플래시 모드에서 700~800㎃로 LED로써는 대전류를 사용된다. Further, not only excellent heat dissipation characteristics but also stable chromaticity and high luminance characteristics are required for white light emitting devices, particularly white light emitting devices for camera flash. That is, the white light emitting device for the flash light source is 200-300 mA in continuous illumination mode and 700-800 mA in flash mode, and a large current is used as an LED.

따라서, 열에 의한 발광 효율의 저하와 빛의 색도 변화가 발생하기 쉽다. 특히, LED 칩과 이를 실장한 패키지에 방열을 고려한 설계가 절실히 요청된다. Therefore, the luminous efficiency decreases due to heat and the chromaticity of light tends to occur. In particular, there is an urgent need for designs that consider heat dissipation in LED chips and packages in which they are mounted.

청색과 같은 가시광선 LED와 형광체를 조합하여 백색광을 내기 때문에 LED의 주위에 형광체를 균일하게 배치하지 않으면, LED 칩이 방사하는 백색광의 색도가 방사 방향에 따라 달라지는 문제가 발생할 수 있다. 나아가, 고화소 사진으로 갈수록 연속조명모드에서 70~80lm/W의 높은 발광 효율이 요구되므로, 높은 휘도를 보장할 수 있는 패키지구조가 요구된다.Since a white light is generated by combining a visible light LED such as blue and a phosphor, when the phosphor is not uniformly disposed around the LED, a problem may arise in that the chromaticity of the white light emitted by the LED chip varies depending on the emission direction. Furthermore, since high luminous efficiency of 70 to 80 lm / W is required in the continuous light mode toward a high pixel picture, a package structure capable of ensuring high luminance is required.

또한, 당 기술분야에서는, 방열특성과 같은 다양한 요건을 만족하는 백색 발광장치는 대량 생산에 효과적으로 적용될 수 있도록 제조될 수 있는 방안이 절실히 요청된다.In addition, in the art, there is an urgent need for a method in which a white light emitting device satisfying various requirements such as heat dissipation characteristics can be manufactured to be effectively applied to mass production.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로서, 본 발명의 일 목적은 색도의 안정성과 고휘도 특성을 보장하여 고출력용도로 유익하게 사용가능한 발광다이오드 칩을 제공하는데 있다.The present invention is to solve the above problems of the prior art, an object of the present invention is to provide a light emitting diode chip that can be advantageously used for high power output by ensuring the stability of the chromaticity and high brightness characteristics.

본 발명의 다른 목적은 상기 발광다이오드 칩을 높은 수율로 보다 간단하게 제공할 수 있는 발광다이오드 칩의 제조방법을 제공하는데 있다.Another object of the present invention is to provide a method of manufacturing a light emitting diode chip which can more simply provide the light emitting diode chip in high yield.

본 발명의 또 다른 목적은 우수한 방열성능, 나아가 색도의 안정성과 고휘도 특성을 보장할 수 있는 고출력 발광 장치를 제공하는데 있다.Still another object of the present invention is to provide a high output light emitting device capable of ensuring excellent heat dissipation performance, and further, stability of chromaticity and high brightness.

상기한 기술적 과제를 실현하기 위해서, 본 발명의 일 측면은, 적어도 하나의 제1 및 제2 전극이 형성된 제1 면과 그와 반대되는 제2 면을 갖는 발광다이오드와, 상기 제1 및 제2 전극 상에 각각 형성된 제1 및 제2 도전성 범프와, 상기 발광다이오드의 표면에 형성되며, 상기 제1 면에 형성된 부분이 상기 제1 및 제2 도전성 범프의 일부가 노출되도록 상기 제1 및 제2 도전성 범프의 높이보다 작은 두께를 갖는 수지층을 포함하는 고출력용 발광다이오드 칩을 제공한다. In order to realize the above technical problem, an aspect of the present invention provides a light emitting diode having a first surface on which at least one first and second electrodes are formed and a second surface opposite thereto, and the first and second electrodes. First and second conductive bumps formed on an electrode, respectively, and formed on a surface of the light emitting diode, and portions formed on the first surface of the first and second conductive bumps to expose portions of the first and second conductive bumps. Provided is a high power light emitting diode chip including a resin layer having a thickness smaller than that of a conductive bump.

본 발명의 일 형태에서, 상기 수지층은 상기 발광다이오드로부터 생성된 광의 파장을 변환하기 위한 형광체 분말이 함유된 투명수지로 이루어질 수 있다. In one embodiment of the present invention, the resin layer may be made of a transparent resin containing phosphor powder for converting a wavelength of light generated from the light emitting diode.

본 발명의 다른 형태에서, 상기 수지층은, 상기 발광다이오드의 제1 면 및 측면에 형성되며 고반사성 분말이 함유된 제1 수지층과, 상기 발광다이오드의 제2 면에 형성되며 형광체 분말이 함유된 제2 수지층을 포함할 수 있다. 이 경우에, 상기 고반사성 분말은 TiO2 분말일 수 있다. In another embodiment of the present invention, the resin layer includes a first resin layer formed on the first and side surfaces of the light emitting diode and containing the highly reflective powder, and a phosphor powder formed on the second surface of the light emitting diode. It may comprise a second resin layer. In this case, the highly reflective powder may be a TiO 2 powder.

바람직하게, 상기 제1 및 제2 도전성 범프는 일정한 높이를 갖도록 형성될 수 있다. 또한, 상기 수지층은 평탄한 표면을 가질 수 있다.Preferably, the first and second conductive bumps may be formed to have a predetermined height. In addition, the resin layer may have a flat surface.

본 발명의 다른 측면은, 제1 및 제2 전극패턴이 형성된 상면과 상기 제1 및 제2 전극패턴에 각각 전기적으로 연결된 제1 및 제2 외부전극이 형성된 하면을 갖는 기판; 및, 적어도 하나의 제1 및 제2 전극이 형성된 제1 면과 그와 반대되는 제2 면을 갖는 발광다이오드와, 상기 제1 및 제2 전극 상에 각각 형성된 제1 및 제2 도전성 범프와, 상기 발광다이오드의 표면에 형성되며, 상기 제1 면에 형성된 부분이 상기 제1 및 제2 도전성 범프의 일부가 노출되도록 상기 제1 및 제2 도전성 범프의 높이보다 작은 두께를 갖는 수지층을 구비한 발광다이오드 칩을 포함하며, 상기 제1 및 제2 도전성 범프를 통해 상기 제1 및 제2 전극이 각각 상기 제1 및 제2 전극패턴에 전기적으로 연결되도록 상기 발광다이오드 칩이 상기 기판 상에 실장된 것을 특징으로 하는 고출력 발광장치를 제공한다. According to another aspect of the present invention, a substrate having a top surface on which first and second electrode patterns are formed and a bottom surface on which first and second external electrodes are electrically connected to the first and second electrode patterns, respectively; A light emitting diode having a first surface on which at least one first and second electrodes are formed and a second surface opposite thereto, first and second conductive bumps respectively formed on the first and second electrodes, A resin layer formed on a surface of the light emitting diode and having a thickness smaller than a height of the first and second conductive bumps so that a part of the first and second conductive bumps is exposed. And a light emitting diode chip, wherein the light emitting diode chip is mounted on the substrate such that the first and second electrodes are electrically connected to the first and second electrode patterns, respectively, through the first and second conductive bumps. A high output light emitting device is provided.

본 발명의 또 다른 측면은 발광다이오드 칩의 제조방법을 제공한다.Another aspect of the invention provides a method of manufacturing a light emitting diode chip.

본 발명에 따른 발광다이오드 칩 제조방법 중 일 실시형태는, 적어도 하나의 제1 및 제2 전극이 형성된 제1 면과 그와 반대되는 제2 면을 가지며, 상기 제1 및 제2 전극 상에 각각 제1 및 제2 도전성 범프가 형성된 복수의 발광다이오드 칩을 마련하는 단계와, One embodiment of a method of manufacturing a light emitting diode chip according to the present invention has a first surface on which at least one first and second electrodes are formed and a second surface opposite thereto, respectively on the first and second electrodes. Providing a plurality of light emitting diode chips having first and second conductive bumps formed thereon;

제1 시트 상에 상기 제1 면이 아래로 향하도록 상기 복수의 칩을 일정한 간격으로 부착시키는 단계 - 상기 부착된 칩의 제1 면은 상기 제1 시트와 소정의 간격을 가짐 -와, Attaching the plurality of chips at regular intervals such that the first surface faces downward on a first sheet, the first surface of the attached chip having a predetermined distance from the first sheet;

상기 제1 시트 상에 상기 칩의 배열영역을 둘러싸는 스페이서를 부착시키는 단계와,Attaching a spacer surrounding the array area of the chip on the first sheet;

챔버 내에 상기 결과물인 칩 어레이 구조물을 배치하고, 상기 챔버 내가 감압 또는 진공상태가 되도록 상기 챔버 내를 감압시키는 단계와,Placing the resulting chip array structure in a chamber and depressurizing the interior of the chamber such that the chamber is decompressed or vacuumed;

상기 복수의 칩의 제1 면과 상기 제1 시트 사이의 공간까지 유입되도록 상기 스페이서로 둘러싸인 칩 배열영역에 경화성 액상 수지를 적하시키는 단계와,Dropping the curable liquid resin into a chip arrangement region surrounded by the spacer so as to flow into the space between the first surface of the plurality of chips and the first sheet;

상기 경화성 액상 수지가 채워진 상태에서 상기 스페이서 상에 제2 시트를 부착시키는 단계와,Attaching a second sheet onto the spacer while the curable liquid resin is filled;

상기 칩 어레이 구조물 내에 충전된 경화성 액상 수지를 경화시키는 단계와, Curing the curable liquid resin filled in the chip array structure;

복수의 개별 칩부품이 얻어지도록 상기 칩 어레이 구조물을 원하는 크기로 절단하는 단계를 포함한다. Cutting the chip array structure to a desired size to obtain a plurality of individual chip components.

여기서, 상기 복수의 발광다이오드 칩을 마련하는 단계는, 예비시트 상에 적 어도 하나의 제1 및 제2 전극이 형성된 제1 면과 그와 반대되는 제2 면을 갖는 복수의 발광다이오드 칩을 그 제1 면이 상부를 향하도록 배치하는 단계와, 상기 제1 및 제2 전극 상에 일정한 높이를 갖는 제1 및 제2 도전성 범프를 형성하는 단계를 포함할 수 있다. The preparing of the plurality of light emitting diode chips may include forming a plurality of light emitting diode chips having a first surface having at least one first and second electrodes formed thereon and a second surface opposite thereto. The method may include disposing a first surface facing upwards, and forming first and second conductive bumps having a predetermined height on the first and second electrodes.

바람직하게, 상기 일정한 높이를 갖는 제1 및 제2 도전성 범프를 형성하는 단계는, 상기 제1 및 제2 전극 상에 제1 및 제2 도전성 범프를 형성하는 단계와, 상기 제1 및 제2 도전성 범프를 일정한 높이를 갖도록 프레스하여 레벨링하는 단계를 포함할 수 있다.Preferably, the forming of the first and second conductive bumps having the predetermined height may include forming first and second conductive bumps on the first and second electrodes, and forming the first and second conductive bumps. And pressing the leveling bump to have a constant height.

본 실시형태에서, 상기 스페이서는 상기 칩의 두께보다 큰 높이를 가질 수 있다. 또한, 바람직하게는 상기 챔버 내를 감압시키는 단계 전에, 상기 경화성 액상수지를 상기 챔버 내에 배치하는 단계를 더 포함할 수 있다. 이 경우에, 상기 경화성 액상수지는 탈포처리될 수 있다.In the present embodiment, the spacer may have a height greater than the thickness of the chip. In addition, preferably, before the step of reducing the pressure in the chamber, it may further comprise the step of placing the curable liquid resin in the chamber. In this case, the curable liquid resin may be degassed.

본 실시형태에서, 상기 경화성 액상 수지는 형광체 분말이 혼합된 투명 수지일 수 있다.In the present embodiment, the curable liquid resin may be a transparent resin in which phosphor powder is mixed.

본 제조방법의 다른 실시형태는, 적어도 하나의 제1 및 제2 전극이 형성된 제1 면과 그와 반대되는 제2 면을 가지며, 상기 제1 및 제2 전극 상에 각각 제1 및 제2 도전성 범프가 형성된 복수의 발광다이오드 칩을 마련하는 단계와,Another embodiment of the present manufacturing method has a first surface on which at least one first and second electrodes are formed and a second surface opposite thereto, and first and second conductivity on the first and second electrodes, respectively. Providing a plurality of light emitting diode chips having bumps formed thereon;

제1 시트 상에 상기 제1 면이 아래로 향하도록 상기 복수의 칩을 일정한 간 격으로 부착시키는 단계 - 상기 부착된 칩의 제1 면은 상기 제1 시트와 소정의 간격을 가짐 -와,Attaching the plurality of chips at regular intervals such that the first surface faces downward on a first sheet, the first surface of the attached chip having a predetermined distance from the first sheet;

상기 칩 배열영역을 포함한 내부공간이 형성되도록 상기 제1 스페이서 상에 배치된 제2 시트를 갖는 제1 칩 어레이 구조물을 마련하는 단계와,Providing a first chip array structure having a second sheet disposed on the first spacer to form an internal space including the chip array region;

챔버 내에 상기 제1 칩 어레이 구조물을 배치하고, 상기 칩 어레이 구조물의 내부공간이 감압 또는 진공상태가 되도록 상기 챔버 내를 감압시키는 단계와,Arranging the first chip array structure in the chamber, and depressurizing the inside of the chamber such that the internal space of the chip array structure is reduced or vacuumed;

상기 챔버의 감압이 유지된 상태에서, 상기 내부공간이 밀폐되도록 상기 스페이서의 유입구와 인접한 영역에 제1 경화성 액상 수지를 배치하는 단계와, Disposing the first curable liquid resin in an area adjacent to the inlet of the spacer so that the internal space is sealed while the pressure of the chamber is maintained;

상기 유입구를 통해 상기 제1 경화성 액상 수지가 상기 내부공간에 유입되어 충전되도록 상기 챔버의 감압 또는 진공상태를 해제하는 단계 - 본 단계에서 상기 제1 경화성 액상 수지는 상기 칩의 제1 면과 상기 시트 사이까지 유입됨- 와, Releasing a reduced pressure or vacuum state of the chamber such that the first curable liquid resin flows into the internal space through the inlet and is filled therein, wherein the first curable liquid resin is formed on the first surface of the chip and the sheet. Flowed in between-and,

상기 제1 칩 어레의 구조물의 내부공간에 충전된 제1 경화성 액상 수지를 경화시키는 단계와, Curing the first curable liquid resin filled in the inner space of the structure of the first chip array;

상기 제1 칩 어레이 구조물로부터 상기 제2 시트를 제거하는 단계와,Removing the second sheet from the first chip array structure;

상기 제1 스페이서 상에 상기 칩 배열영역을 둘러싸는 제2 스페이서를 부착시킴으로써 제2 칩 어레이 구조물을 마련하는 단계와, Providing a second chip array structure by attaching a second spacer surrounding the chip array region on the first spacer;

상기 제2 스페이서에 의해 둘러싸인 상기 칩 배열영역이 충전되도록 상기 제2 경화성 액상 수지를 적하시키는 단계와,Dropping the second curable liquid resin to fill the chip arrangement region surrounded by the second spacer;

상기 제2 스페이서 상에 상기 제3 시트를 부착함으로써 제2 칩 어레이 구조물을 제조하는 단계와, Fabricating a second chip array structure by attaching the third sheet on the second spacer;

상기 경화성 액상 수지가 상기 제2 칩 어레이 구조물 내부에 충전된 상태에서 상기 제2 스페이서 상에 제3 시트를 부착시키는 단계와, Attaching a third sheet on the second spacer while the curable liquid resin is filled in the second chip array structure;

상기 제2 칩 어레이 구조물의 내부에 충전된 경화성 액상 수지를 경화시키는 단계와, Curing the curable liquid resin filled in the second chip array structure;

복수의 개별 칩부품이 얻어지도록 상기 제2 칩 어레이 구조물을 원하는 크기로 절단하는 단계를 포함한다.Cutting the second chip array structure to a desired size such that a plurality of individual chip components are obtained.

본 실시형태에서, 상기 제1 스페이서는 상기 발광다이오드 칩가 부착된 높이와 동일한 높이를 가질 수 있다. 또한, 바람직하게는, 상기 챔버 내를 감압시키는 단계 전에, 상기 제1 경화성 액상수지를 상기 챔버 내에 배치하는 단계를 더 포함하며, 이로써 상기 제1 경화성 액상수지는 탈포처리될 수 있다.In the present embodiment, the first spacer may have the same height as that of the light emitting diode chip. In addition, preferably, before the step of reducing the pressure in the chamber, further comprising the step of disposing the first curable liquid resin in the chamber, whereby the first curable liquid resin can be degassed.

바람직하게는, 상기 제2 경화성 액상 수지를 적하하는 단계는, 상기 챔버 내에서 실행될 수 있다.Preferably, the dropping of the second curable liquid resin may be performed in the chamber.

본 실시형태에서, 상기 제1 및 제2 경화성 액상 수지는 서로 다른 기능성 분말을 함유한 투명 수지일 수 있다. 바람직하게는, 상기 제1 경화성 액상 수지는 고반사성 분말을 함유한 투명 수지이며, 상기 제2 경화성 수지는 형광체 분말을 함유한 투명 수지일 수 있다.In the present embodiment, the first and second curable liquid resins may be transparent resins containing different functional powders. Preferably, the first curable liquid resin may be a transparent resin containing a highly reflective powder, and the second curable resin may be a transparent resin containing a phosphor powder.

본 발명에 따르면, 색도의 안정성과 고휘도 특성을 보장하여 고출력용도로 유익하게 사용가능한 기능성 수지층을 갖는 발광다이오드 칩을 제공할 수 있다. 특히, 이러한 발광다이오드 칩을 인 드래프트공정을 통해서 높은 수율로 보다 간단하게 제조할 수 있다. 또한, 개선된 발광다이오드 칩을 고출력 발광장치에 채용함으로써, 방열성능, 색도의 안정성 및 고휘도 측면에서 큰 개선효과를 기대할 수 있다.According to the present invention, it is possible to provide a light emitting diode chip having a functional resin layer that can be advantageously used for high output purposes by ensuring chromatic stability and high brightness characteristics. In particular, such a light emitting diode chip can be manufactured more simply with a high yield through an indraft process. In addition, by employing the improved light emitting diode chip in a high output light emitting device, it is possible to expect a large improvement effect in terms of heat dissipation performance, chromatic stability and high brightness.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시형태를 보다 상세하게 설명한다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도1A 및 도1B는 각각 본 발명의 제1 실시형태에 따른 발광다이오드 칩(10)을 나타내는 측단면도 및 평면도이다.1A and 1B are side cross-sectional views and a plan view, respectively, illustrating a light emitting diode chip 10 according to a first embodiment of the present invention.

도1A 및 도1B에 도시된 바와 같이, 본 실시형태에 따른 발광다이오드 칩(10)은 서로 대향하는 제1 및 제2 면(12a,12b)을 가지며, 상기 제1 면에 제1 및 제2 전극(13a,13b)이 형성된 발광다이오드(12)를 포함한다. As shown in Figs. 1A and 1B, the light emitting diode chip 10 according to the present embodiment has first and second surfaces 12a and 12b facing each other, and the first and second surfaces on the first surface. And a light emitting diode 12 having electrodes 13a and 13b formed thereon.

여기서, 상기 제1 및 제2 전극(13a,13b) 중 적어도 하나는 복수개일 수 있으며, 본 실시형태와 같이 전체 면적에서 균일하게 전류를 분산시키기 위해서 전극지 형태를 채용한 구조일 수 있다. Here, at least one of the first and second electrodes 13a and 13b may be plural and may have a structure in which an electrode finger is used to uniformly distribute current in the entire area as in the present embodiment.

상기 제1 및 제2 전극(13a,13b)에는 각각 제1 및 제2 도전성 범프(14a,14b)가 형성된다. 상기 제1 및 제2 도전성 범프(14a,14b)는 다른 외부회로와 연결을 위한 접속구조를 제공한다. 본 실시형태는, 제1 전극(13a) 상에 5개의 제1 도전성 범프(14a)와 제2 전극(13b) 상에 1개의 도전성 범프(14b)가 형성된 형태로 예시되어 있다. First and second conductive bumps 14a and 14b are formed on the first and second electrodes 13a and 13b, respectively. The first and second conductive bumps 14a and 14b provide a connection structure for connection with other external circuits. This embodiment is illustrated by the form in which five 1st conductive bumps 14a were formed on the 1st electrode 13a, and 1 conductive bump 14b was formed on the 2nd electrode 13b.

상기 제1 및 제2 도전성 범프(14a,14b)는 Au 또는 Au 합금일 수 있다. Au는 열전도성이 우수하므로, 실장상태에서 우수한 열전도성 경로로 제공될 수 있다. 또한, 고출력 LED은 상대적으로 큰 면적을 가지므로, 이에 맞게 충분한 개수의 도전성 범프를 제공할 경우에는 이러한 열전도성 경로의 수를 증가시킬 수 있다.The first and second conductive bumps 14a and 14b may be Au or Au alloys. Au is excellent in thermal conductivity, and thus can be provided as an excellent thermal conductivity path in a mounted state. In addition, since the high power LED has a relatively large area, the number of such thermally conductive paths can be increased when providing a sufficient number of conductive bumps.

상기 발광다이오드 칩(10)은 전체 표면에 형성된 수지층(18)을 포함한다. 상기 수지층(18) 중 제1 면(12a)에 형성된 부분은 상기 제1 및 제2 도전성 범프(14a,14b)의 높이보다 작은 두께를 갖는다. 따라서, 상기 제1 및 제2 도전성 범프(14a,14b) 중 일부는 외부로 노출될 수 있다. The light emitting diode chip 10 includes a resin layer 18 formed on its entire surface. The portion formed on the first surface 12a of the resin layer 18 has a thickness smaller than the height of the first and second conductive bumps 14a and 14b. Accordingly, some of the first and second conductive bumps 14a and 14b may be exposed to the outside.

본 실시형태에 채용된 수지층(18)은 형광체 분말(18a)이 함유된 투명 수지(18b)일 수 있다. 상기 투명수지(18b)는 실리콘 계열의 투명수지일 수 있다. 상기 형광체 분말(18a)은 발광다이오드(12)의 광의 파장을 변환하는데 사용되는 형광체일 수 있다. 특정 예에서, 상기 발광다이오드(12)는 청색 LED일 수 있으며, 상기 청색광을 백색광을 변환하는데 사용되는 형광체를 채용할 수 있다. The resin layer 18 employed in the present embodiment may be a transparent resin 18b containing the phosphor powder 18a. The transparent resin 18b may be a silicon-based transparent resin. The phosphor powder 18a may be a phosphor used to convert wavelengths of light of the light emitting diodes 12. In a particular example, the light emitting diodes 12 may be blue LEDs and employ a phosphor used to convert the blue light to white light.

이와 같이, 본 실시형태에서는, 플립-칩 본딩되는 면, 즉 발광다이오드의 제1 면(12a)에도 형광체 함유 수지층(18)을 제공함으로써 그 면(12a)으로부터 방출되는 광도 추가적으로 변환시킬 수 있으며, 결과적으로 휘도 및 색변환효율을 보다 향상시킬 수 있다. As such, in the present embodiment, the light emitted from the surface 12a can be further converted by providing the phosphor-containing resin layer 18 on the flip-chip bonded surface, that is, on the first surface 12a of the light emitting diode. As a result, luminance and color conversion efficiency can be further improved.

도2A 및 도2B는 각각 본 발명의 제2 실시형태에 따른 발광다이오드 칩(20)을 나타내는 측단면도 및 평면도이다.2A and 2B are side cross-sectional views and a plan view, respectively, illustrating a light emitting diode chip 20 according to a second embodiment of the present invention.

도2A 및 도2B에 도시된 바와 같이, 본 실시형태에 따른 발광다이오드 칩(20)은 제1 실시형태와 유사하게 서로 대향하는 제1 및 제2 면(22a,22b)을 가지며, 상기 제1 면에 제1 및 제2 전극(23a,23b)이 형성된 발광다이오드(22)를 포함한다. 또한, 상기 제1 및 제2 전극(23a,23b)에는 각각 제1 및 제2 도전성 범프(24a,24b)가 형성된다. As shown in Figs. 2A and 2B, the light emitting diode chip 20 according to the present embodiment has first and second surfaces 22a and 22b facing each other similarly to the first embodiment, and the first And a light emitting diode 22 having first and second electrodes 23a and 23b formed on the surface thereof. In addition, first and second conductive bumps 24a and 24b are formed on the first and second electrodes 23a and 23b, respectively.

상기 발광다이오드 칩(20)은 제1 실시형태와 유사하게 발광다이오드(22)의 전체 표면에 형성된 수지층을 포함한다. 다만, 본 실시형태에 채용된 수지층은 제1 면(22a) 및 측면에 형성된 제1 수지층(28)과 제2 면(22b)에 형성된 제2 수지층(29)은 서로 다른 기능을 갖는 분말(28a,29a)을 포함한다. The light emitting diode chip 20 includes a resin layer formed on the entire surface of the light emitting diode 22 similarly to the first embodiment. However, in the resin layer employed in the present embodiment, the first resin layer 28 formed on the first surface 22a and the side surface and the second resin layer 29 formed on the second surface 22b have different functions. Powders 28a, 29a.

즉, 상기 제1 수지층(28)은 빛을 제2 면(22b)을 향해 보다 원활하게 추출될 수 있도록 고반사성 분말(28a)을 함유한 투명수지(28b)로 이루어진다. 또한, 상기 제2 수지층(29)은 상기 발광다이오드(22)의 광추출면인 제2 면(22b)에 제공되어 광을 원하는 파장으로 변환하는 형광체 분말(29a)이 함유된 투명 수지(29b)로 이루어진다. That is, the first resin layer 28 is made of a transparent resin 28b containing a highly reflective powder 28a so that light can be more smoothly extracted toward the second surface 22b. In addition, the second resin layer 29 is provided on the second surface 22b, which is a light extraction surface of the light emitting diode 22, and contains a transparent resin 29b containing phosphor powder 29a for converting light into a desired wavelength. )

물론, 본 실시형태에서도, 상기 발광다이오드(22)의 제1 면(22a)에 형성된 부분은 상기 제1 및 제2 도전성 범프(24a,24b) 중 일부가 노출될 수 있도록 상기 제1 및 제2 도전성 범프(24a,24b)의 높이보다 작은 두께를 갖는다. Of course, also in this embodiment, the portion formed in the first surface 22a of the light emitting diode 22 is the first and second so that some of the first and second conductive bumps 24a and 24b can be exposed. It has a thickness smaller than the height of the conductive bumps 24a and 24b.

본 실시형태에서, 상기 제1 수지층(28)은 앞서 설명한 바와 같이, 광을 광방출면인 제2 면(22b)으로 반사시켜 광효율을 향상시키고, 제2 면(22b)에 배치된 제2 수지층(29)을 통해 광을 변환시킴으로써 휘도 및 색변환효율을 보다 향상시킬 수 있다. In the present embodiment, as described above, the first resin layer 28 reflects light to the second surface 22b, which is a light emitting surface, to improve light efficiency, and to be disposed on the second surface 22b. By converting light through the resin layer 29, brightness and color conversion efficiency can be further improved.

이와 같이, 본 발명에 따른 발광 다이오드 칩은 형광체 함유 수지층 또는 고반사성 분말 함유 수지층을 전극이 형성된 제1 면에도 제공된다. 여기서 스터드 범프와 같은 도전성 범프는, 일정한 높이를 가지고 있으므로, 접속영역을 노출시키는 동시에 원하는 수지층을 그 제1 면에 제공할 수 있다. As described above, the light emitting diode chip according to the present invention is provided with the phosphor-containing resin layer or the highly reflective powder-containing resin layer on the first surface on which the electrode is formed. Since the conductive bumps such as the stud bumps have a constant height, the connection area can be exposed and a desired resin layer can be provided on the first surface thereof.

본 발명에 따른 발광다이오드 칩을 패키지 기판 상에 실장할 경우에, 상기 칩의 제1 면에 형성된 수지층의 파손을 방지하기 위해서, 패키지 기판의 제1 및 제2 전극패턴 상에 AuSn와 같은 도전성 페이스트 및/또는 납 페이스트를 도포하고, 그 상면에 본 발명에 따른 발광다이오드 칩의 수지층으로부터 노출된 도전성 범프(예, Au 범프)를 아래로 향하도록 배치함으로써 각 전극의 위치가 맞도록 탑재한다. 이어, 로에서 적정온도로 가열하여 리플로우(reflow)하면 전극의 접합은 간단히 실행할 수 있다. 예를 들어, 이러한 접합에서, AuSn 페이스트에서는 280℃에서 10초 정도, 또 납 프리 납땜에서는 270℃에서 10초 정도로 접합을 완료할 수 있다. 이러한 온도는 Si 수지의 경우에 내열성이 양호하므로, 수지층의 손상 없이 충분히 실행될 수 있다. In the case where the LED chip according to the present invention is mounted on a package substrate, in order to prevent breakage of the resin layer formed on the first surface of the chip, conductivity such as AuSn is formed on the first and second electrode patterns of the package substrate. Paste and / or lead paste is applied, and the conductive bumps (eg, Au bumps) exposed from the resin layer of the light emitting diode chip according to the present invention are disposed on the upper surface thereof so that the positions of the electrodes are aligned. . Subsequently, the electrode bonding can be performed simply by reflowing by heating to an appropriate temperature in the furnace. For example, in this bonding, the bonding can be completed in about 10 seconds at 280 ° C in AuSn paste and about 10 seconds at 270 ° C in lead-free soldering. Such temperature is good in heat resistance in the case of Si resin, and therefore can be sufficiently executed without damaging the resin layer.

도3A 내지 도3C는 본 발명에 따른 발광다이오드 칩의 제조방법에 바람직하게 채용될 수 있는 도전성 범프 형성공정을 설명하기 위한 공정별 단면도이다. 3A to 3C are cross-sectional views illustrating processes of forming a conductive bump that can be preferably employed in the method of manufacturing a light emitting diode chip according to the present invention.

도3A와 같이, 예비시트(41) 상에 적어도 하나의 제1 및 제2 전극(43)이 형성된 제1 면(42a)과 그와 반대되는 제2 면(42b)을 갖는 복수의 발광다이오드(42)를 그 제1 면(42a)이 상부를 향하도록 배치한다.As shown in FIG. 3A, a plurality of light emitting diodes having a first surface 42a having at least one first and second electrode 43 formed on the preliminary sheet 41 and a second surface 42b opposite thereto ( 42 is positioned so that its first face 42a faces upward.

상기 예비시트(41)는 도시되지 않았으나 경화성 접착제가 도포된 시트일 수 있으며, 상기 접착제에 의해 상기 발광다이오드(42)는 후속 범프형성공정에서 상기 예비시트(41) 상에 유지될 수 있다. Although not shown, the preliminary sheet 41 may be a sheet coated with a curable adhesive, and the light emitting diodes 42 may be held on the preliminary sheet 41 in a subsequent bump forming process.

이어, 상기 제1 및 제2 전극(43) 상에 일정한 높이를 갖는 제1 및 제2 도전성 범프를 형성한다. 여기서, 일정한 높이는 후술될 발광다이오드 칩 제조공정에서 제1 면에 균일한 두께의 수지층을 제공하는데 있어서 중요한 역할을 담당한다. Subsequently, first and second conductive bumps having a predetermined height are formed on the first and second electrodes 43. Here, the constant height plays an important role in providing a resin layer having a uniform thickness on the first surface in the LED chip manufacturing process to be described later.

바람직하게는 도3B와 도3C에 도시된 바와 같이 레벨링공정을 실시함으로써 얻어질 수 있다. Preferably, it can be obtained by performing a leveling process as shown in Figs. 3B and 3C.

우선, 도3B와 같이, 상기 제1 및 제2 전극(43) 상에 각각 도전성 범프(44')를 형성한다. 본 단계에서 형성된 도전성 범프(44')는 균일한 두께를 가질 수 있다면 유익하겠지만, 불행하게도 현재 개발된 공정에서 도전성 범프의 높이가 소정의 편차를 갖도록 형성될 수 밖에 없다.First, as shown in FIG. 3B, conductive bumps 44 'are formed on the first and second electrodes 43, respectively. It would be beneficial if the conductive bumps 44 'formed in this step could have a uniform thickness, but unfortunately, in the currently developed process, the height of the conductive bumps must be formed to have a predetermined deviation.

따라서, 공지된 프레스 공정을 통해서 일정한 높이를 갖도록 레벨링을 실시함으로써 도3C에 도시된 바와 같이 일정한 높이(t)를 갖는 도전성 범프(44)를 제공한다.Accordingly, leveling is performed to have a constant height through a known press process, thereby providing a conductive bump 44 having a constant height t as shown in FIG. 3C.

도4A 내지 도4G는 본 발명의 제1 실시형태에 따른 발광다이오드 칩의 제조방법을 설명하기 위한 공정별 단면도이다. 4A to 4G are cross-sectional views for each process for explaining the manufacturing method of the light emitting diode chip according to the first embodiment of the present invention.

본 공정은 도1A 및 도1B에 도시된 발광다이오드 칩을 위한 제조공정으로 유익하게 이용될 수 있다. 본 공정에서 사용되는 발광다이오드 칩은 도3c에서 얻어진 일정한 높이를 갖는 도전성 범프(44)를 갖는 발광다이오드 칩(42)으로 이해할 수 있다.This process can be advantageously used as a manufacturing process for the light emitting diode chip shown in FIGS. 1A and 1B. The light emitting diode chip used in this process can be understood as a light emitting diode chip 42 having a conductive bump 44 having a constant height obtained in Fig. 3c.

우선, 도4A에 도시된 바와 같이, 경화성 물질(R)이 도포된 제1 시트(51a') 상에 상기 복수의 발광다이오드 칩(42)을 원하는 간격(d1)으로 배열하는 공정으로 시작된다. First, as shown in FIG. 4A, the process starts with arranging the plurality of light emitting diode chips 42 at a desired interval d1 on the first sheet 51a 'to which the curable material R is applied.

본 공정에서, 상기 도전성 범프(44)에 의해 발광다이오드 칩(42)의 제1 면(42a)은 상기 제1 시트(51)와 일정한 간격을 갖도록 이격될 수 있다. In the present process, the first surface 42a of the light emitting diode chip 42 may be spaced apart from the first sheet 51 by the conductive bumps 44.

본 공정은 도3C의 예비시트(41) 상에 배열된 발광다이오드 칩(42)을 직접 제1 시트(51a') 상에 전사시키는 방식으로 실행될 수 있다. 이 경우에는, 도3A의 공정에서 미리 발광다이오드 칩(42)의 간격이 원하는 간격(d1)을 설정될 필요가 있다. This process can be performed by transferring the light emitting diode chip 42 arranged on the preliminary sheet 41 of FIG. 3C directly onto the first sheet 51a '. In this case, in the process of Fig. 3A, the interval d1 of the light emitting diode chip 42 needs to be set in advance.

여기서, 상기 칩(42)의 배열간격(d1)은 상기 칩(42) 측면에 형성될 수지층의 두께에 의존하며, 적어도 원하는 수지층 두께의 2배보다 크도록 설정하는 것이 바람직하다. 예를 들어, 상기 칩(42)의 배열간격(d1)은 슬라이싱에 의해 소모되는 폭을 고려하여 원하는 수지층 두께의 2배에 해당하도록 설정하는 것이 바람직하다. Here, the arrangement interval d1 of the chip 42 depends on the thickness of the resin layer to be formed on the side of the chip 42, and is preferably set to be at least two times the desired resin layer thickness. For example, the arrangement interval d1 of the chip 42 is preferably set to correspond to twice the desired thickness of the resin layer in consideration of the width consumed by slicing.

본 실시형태에 채용된 칩(42)의 부착방식은 상기 제1 시트(51a') 상에 경화성 물질(R)을 도포하는 방식으로 예시되어 있으나, 이에 한정되지 않으며 공지된 다른 접착방식을 사용할 수 있다. 이러한 경화성 물질(R)로는 자외선 경화성 또는 열경화성 수지와 같은 물질이 사용될 수 있다.The method of attaching the chip 42 employed in the present embodiment is exemplified by applying the curable material R on the first sheet 51a ', but the present invention is not limited thereto. have. As the curable material (R), a material such as an ultraviolet curable or thermosetting resin may be used.

이어, 도4B에 도시된 바와 같이, 상기 제1 시트(51a')의 경화성 물질(R)을 경화시킴으로써 상기 복수의 발광다이오드 칩(42)을 상기 제1 시트(51a)에 안정적 으로 지지시킬 수 있다. 4B, the plurality of light emitting diode chips 42 may be stably supported on the first sheet 51a by curing the curable material R of the first sheet 51a '. have.

본 공정에서 적절한 가압을 통해 상기 발광다이오드 칩(42)이 지지될 수 있을 정도로 도전성 범프(44)의 일부만을 상기 제1 시트(51a')의 경화성 물질(R)에 함침시키지만, 도전성 범프(44)의 다른 일부는 함침되지 않음으로써 그 부분의 두께만큼의 간격(g1)이 제1 시트(51)의 표면과 발광다이오드 칩(42)의 제1 면(42a) 사이에 확보될 수 있다. 이러한 간격(g1)은 발광다이오드 칩(42)의 제1 면(42a)에 형성된 수지층의 두께를 결정할 수 있다. In this process, only a part of the conductive bumps 44 is impregnated in the curable material R of the first sheet 51a 'so that the light emitting diode chip 42 can be supported by appropriate pressurization. Since the other part of) is not impregnated, a gap g1 corresponding to the thickness of the part can be secured between the surface of the first sheet 51 and the first surface 42a of the light emitting diode chip 42. The gap g1 may determine the thickness of the resin layer formed on the first surface 42a of the light emitting diode chip 42.

본 단계에서 경화성 물질(R)의 경화조건은 물질(R)의 경화특성에 따라 달리 적용될 수 있다. 예를 들어, 자외선 경화성 수지인 경우에는 자외선을 조사하거나, 열경화성 물질인 경우에, 열압착공정을 통해서 실행될 수 있다.Curing conditions of the curable material (R) in this step may be applied differently depending on the curing properties of the material (R). For example, in the case of an ultraviolet curable resin, ultraviolet rays may be irradiated, or in the case of a thermosetting material, it may be performed through a thermocompression bonding process.

이어, 도4C에 도시된 바와 같이, 상기 제1 시트(51a) 상에 스페이서(56)를 부착시킴으로써 칩 어레이 구조물(60)을 마련한다.4C, the chip array structure 60 is prepared by attaching the spacer 56 on the first sheet 51a.

상기 스페이서(56)는 복수의 칩(42)이 배열된 영역을 포함한 공간(S1)을 둘러싸도록 형성된 측벽 구조물이다. 본 실시형태에서는, 칩(42)의 제2 면(42b) 상에도 수지층을 부가하기 위해서 상기 스페이서(56)의 높이(H1)는 칩(42)이 부착된 높이(T1=칩두께+간격(g1))보다 큰 두께를 가질 수 있다. 상기 스페이서 높이(H1)와 칩 부착높이(T1)의 차이에 의해 칩의 제2 면(42b)에 형성될 수지층의 두께를 설정할 수 있다. The spacer 56 is a sidewall structure formed to surround the space S1 including an area in which the plurality of chips 42 are arranged. In this embodiment, in order to add a resin layer also on the 2nd surface 42b of the chip | tip 42, the height H1 of the said spacer 56 is the height (T1 = chip thickness + gap) with which the chip | tip 42 is attached. It may have a thickness greater than (g1)). The thickness of the resin layer to be formed on the second surface 42b of the chip may be set by the difference between the spacer height H1 and the chip attachment height T1.

본 실시형태에서는 수지충전영역에 직접 적하하는 수지충전공정을 채용되므 로, 본 실시형태에 채용된 스페이서(56)는 내부공간(S1)을 완전히 둘러싸인 구조이다. In this embodiment, since the resin filling step of dropping directly into the resin filling region is adopted, the spacer 56 employed in this embodiment has a structure completely surrounded by the inner space S1.

이어, 도4D와 같이, 스페이서(56)에 의해 둘러싸인 배열영역이 채워지도록 상기 스페이서(56) 내의 칩 배열영역에 경화성 액상 수지(58')를 적하시킨다.4D, the curable liquid resin 58 ′ is dropped into the chip arrangement region in the spacer 56 so that the arrangement region surrounded by the spacer 56 is filled.

상기 경화성 액상 수지(58')는 스페이서(56)에 둘러싸인 내부공간(S1)이 채워지도록 충분히 많은 양으로 적하되는 것이 바람직하다. 보다 구체적으로는, 경화성 액상 수지(58')는 적어도 스페이서(56)의 높이(H1)를 가질 수 있도록 적하시킨다.The curable liquid resin 58 ′ is preferably dropped in a sufficient amount so that the internal space S1 surrounded by the spacer 56 is filled. More specifically, curable liquid resin 58 'is dripped so that it may have height H1 of the spacer 56 at least.

상기 경화성 액상 수지(58')는 형광체 분말을 포함한 투명 수지일 수 있다. 상기 경화성 액상 수지(58')는 발광다이오드 칩(42) 사이의 공간과 특히 발광다이오드 칩(42)의 제1 면(42a) 아래에 유입될 수 있도록 상기 경화성 액상 수지(58')의 점도 등의 공정조건을 조절하는 것이 바람직하다.The curable liquid resin 58 ′ may be a transparent resin including phosphor powder. The curable liquid resin 58 ′ may have a viscosity between the light emitting diode chip 42 and in particular, a viscosity of the curable liquid resin 58 ′ so as to flow under the first surface 42 a of the light emitting diode chip 42. It is desirable to control the process conditions.

본 수지 충전공정은 진공챔버 내에 상기 칩 어레이 구조물(60)을 배치하고, 상기 챔버 내가 감압 또는 진공상태가 되도록 상기 챔버 내를 감압시킨 상태에서 실행된다. 예를 들어, 도5A 및 도5B는 각각 도4D의 인드래프트(in-draft)공정에서 사용가능한 진공 챔버의 일예를 나타내는 측단면도 및 내부 평면도이다.The resin filling step is performed in a state where the chip array structure 60 is placed in a vacuum chamber and the chamber is depressurized so that the inside of the chamber is depressurized or vacuumed. For example, FIGS. 5A and 5B are side cross-sectional and internal plan views, respectively, illustrating an example of a vacuum chamber that can be used in the in-draft process of FIG. 4D.

도5A 및 도5B에 예시된 바와 같이, 진공 챔버 장치(70)는, 챔버(71), 상기 챔버(71) 일측에 마련된 진공밸브(76) 및 상기 챔버(71) 내부에 마련된 선반(73)을 포함한다. 다만, 수지저장부(74)는 칩 어레이 구조물(60)의 내부공간에 수지(58')가 적하될 수 있도록 상기 챔버(71)의 거의 중앙 위치에 장착된다. As illustrated in FIGS. 5A and 5B, the vacuum chamber apparatus 70 includes a chamber 71, a vacuum valve 76 provided at one side of the chamber 71, and a shelf 73 provided inside the chamber 71. It includes. However, the resin storage 74 is mounted at a substantially center position of the chamber 71 so that the resin 58 'can be dropped into the internal space of the chip array structure 60.

상기 챔버(71) 내부는 진공밸브(76)를 통해서 감압되어 진공 또는 원하는 감압상태로 전환시킬 수 있다. 상기 챔버(71)에는 경화성 액상 수지(58')를 원하는 위치에 적하하기 위해서 수지저장부(74)를 추가로 장착될 수 있다. 이러한 감압조건에서 충전될 경화성 수지(58')의 탈포처리를 보장할 수 있다. 바람직하게는, 챔버(71) 내부를 감압시키기 전에, 미리 경화성 액상 수지(58')를 배치하여 챔버(71) 내부에 배치하여 탈포처리를 보다 효과적으로 실행할 수도 있다. The interior of the chamber 71 may be reduced in pressure through a vacuum valve 76 and converted into a vacuum or a desired reduced pressure state. The resin 71 may be further mounted in the chamber 71 to drop the curable liquid resin 58 ′ at a desired position. It is possible to ensure the defoaming treatment of the curable resin 58 'to be filled under such reduced pressure conditions. Preferably, before depressurizing the inside of the chamber 71, the curable liquid resin 58 ′ may be disposed in advance and disposed inside the chamber 71 to more effectively perform the defoaming treatment.

이어, 도4E와 같이, 상기 스페이서(56) 상에 제2 시트(51b)를 부착시킨다. Next, as shown in FIG. 4E, the second sheet 51b is attached to the spacer 56.

상기 제2 시트(51b)를 상기 스페이서(56) 상에 부착시키는 과정에서, 스페이서(56)의 높이(H1)에 준하도록 경화성 액상 수지(58')의 레벨을 조절할 수 있다. In the process of attaching the second sheet 51b on the spacer 56, the level of the curable liquid resin 58 ′ may be adjusted to correspond to the height H1 of the spacer 56.

또한, 이러한 제2 시트(51b)의 부착공정에 적용되는 적절한 가압을 통해 칩(42) 사이의 공간 및 칩(42)의 제1 면에 아래영역까지 보다 효과적으로 경화성 액상 수지(58')를 주입시킬 수 있다. 본 공정과 함께, 다른 후속 공정은 바람직하게는 챔버의 감압 또는 진공상태를 해제한 후에, 칩 어레이 구조물(60)을 언로딩한 상태로 외부에서 실행될 수 있다. In addition, the curable liquid resin 58 ′ is more effectively injected to the space between the chips 42 and the first surface of the chip 42 to the lower region through appropriate pressurization applied to the attachment process of the second sheet 51b. You can. In addition to this process, other subsequent processes may be performed externally, preferably with the chip array structure 60 unloaded, after decompressing the vacuum or vacuum of the chamber.

다음으로, 도4E와 같이 상기 칩 어레이 구조물(60)의 내부에 충전된 경화성 액상 수지(58')를 경화시킨다.Next, as shown in FIG. 4E, the curable liquid resin 58 ′ filled in the chip array structure 60 is cured.

본 경화공정은 수지의 종류에 따라 열 또는 자외선 조사에 의해 실시될 수 있다. 본 공정은 필요에 따라 챔버(71) 내부에서 직접 실시될 수 있으나, 칩 어레이 구조물(60)을 수거하여 챔버(71) 외부에서 별도의 가압장비를 이용하여 실시될 수 있다. The present curing step may be carried out by heat or ultraviolet irradiation depending on the type of resin. This process may be performed directly in the chamber 71 as needed, but may be carried out using a separate pressurization equipment outside the chamber 71 by collecting the chip array structure 60.

이어, 도4F와 같이, 복수의 칩 부품(50)이 얻어지도록 상기 칩 어레이 구조물을 원하는 크기로 절단한다. 4F, the chip array structure is cut to a desired size so that a plurality of chip components 50 are obtained.

본 절단공정은, 상기 제1 및 제2 시트(51a,51b)를 제거한 후에, 상기 칩 어레이 구조물을 다이싱 장치(D)를 이용하여 실시될 수 있다. 상기 제1 및 제2 시트(51a,51b)의 제거공정은 당업자에게 공지된 적절한 화학적/기계적 방법을 통해 실행될 수 있다. The cutting process may be performed using the dicing apparatus D after removing the first and second sheets 51a and 51b. Removal of the first and second sheets 51a and 51b may be carried out by any suitable chemical / mechanical method known to those skilled in the art.

본 실시형태와 달리, 전극이 형성된 제1 면(42a)은 물론 다른 전체 표면에 형성된 수지층을 가지며, 도전성 범프(44)의 일부가 노출되는 발광다이오드 칩(42)을 제공할 수 있다. 본 공정에서 나타난 바와 같이, 상기 도전성 범프(44)는 발광다이오드 칩(42)의 제1 면에 수지층(58)을 제공하는데 중요한 역할을 한다.Unlike the present embodiment, it is possible to provide the light emitting diode chip 42 having a resin layer formed on the entire surface of the first surface 42a on which the electrode is formed and of which the conductive bumps 44 are exposed. As shown in the present process, the conductive bumps 44 play an important role in providing the resin layer 58 on the first surface of the light emitting diode chip 42.

도6A 내지 도6J는 각각 본 발명의 제2 실시형태에 따른 발광다이오드 칩의 제조방법을 설명하기 위한 공정별 단면도이다.6A to 6J are cross-sectional views for each process for explaining the manufacturing method of the light emitting diode chip according to the second embodiment of the present invention, respectively.

본 공정은 도2A 및 도2B에 도시된 발광다이오드 칩을 위한 제조공정으로 유익하게 이용될 수 있다. 본 공정에서 사용되는 발광다이오드 칩은 도3c에서 얻어진 일정한 높이를 갖는 도전성 범프를 갖는 발광다이오드 칩으로 이해할 수 있다.This process can be advantageously used as a manufacturing process for the light emitting diode chip shown in FIGS. 2A and 2B. The light emitting diode chip used in this process can be understood as a light emitting diode chip having a conductive bump having a constant height obtained in Fig. 3c.

우선, 도6A에 도시된 바와 같이, 각각 경화성 물질(R)이 도포된 제1 및 제2 시트(91a',91b')와 그 사이에 원하는 간격(d2)으로 배열된 복수의 발광다이오드 칩(82)과 상기 칩(82)을 둘러싸도록 배치된 제1 스페이서(96)를 포함한 구조물을 마련한다. First, as shown in FIG. 6A, first and second sheets 91a 'and 91b' coated with the curable material R and a plurality of light emitting diode chips arranged at desired intervals d2 therebetween, respectively. A structure including a 82 and a first spacer 96 disposed to surround the chip 82 is prepared.

상기 구조물의 마련은, 상기 제1 시트(91a') 상에 상기 복수의 발광다이오드 칩(82)을 원하는 간격(d2)으로 배열하고, 이어 복수의 칩(82)이 배열된 영역을 둘러싸도록 형성된 스페이서(96)를 배치하며, 상기 스페이서(96) 상에는 제2 시트(91b')를 배치하는 과정을 통해 얻어질 수 있다.The structure of the structure may be formed such that the plurality of light emitting diode chips 82 are arranged on the first sheet 91a 'at a desired interval d2 and then surround a region where the plurality of chips 82 are arranged. The spacer 96 may be disposed, and the second sheet 91b ′ may be disposed on the spacer 96.

상기 제1 및 제2 시트(91a',91b')에 도시된 접착용 경화성 물질(R)은 자외선 경화성 또는 열경화성 수지와 같은 물질로 이루어질 수 있다. 본 실시형태에서 사용되는 제1 스페이서(96)는 제1 및 제2 시트(91a',91b')가 칩(82)의 제1 및 제2 면(82a,82b)에 용이하게 밀착될 수 있도록, 칩(82)이 부착된 높이와 거의 동일한 높이(H2)를 갖는 것이 바람직하다. 여기서, 칩이 부착된 높이는 도전성 범프(84)가 형성된 제1 면(82a)이 제1 시트(91a)와 일정한 간격으로 이격된 채로 유지되므로, 칩의 두께보다 큰 높이를 갖는다. The adhesive curable material R illustrated in the first and second sheets 91a 'and 91b' may be made of a material such as an ultraviolet curable or thermosetting resin. The first spacers 96 used in the present embodiment may allow the first and second sheets 91a 'and 91b' to be in close contact with the first and second surfaces 82a and 82b of the chip 82. It is preferable to have the height H2 which is almost the same as the height to which the chip 82 is attached. Here, the height to which the chip is attached has a height greater than the thickness of the chip since the first surface 82a on which the conductive bumps 84 are formed is kept spaced apart from the first sheet 91a at regular intervals.

또한, 상기 스페이서(96)는 적어도 하나의 유입구를 갖는다(도7B 참조). 본 공정에 사용되는 제1 스페이서(96)는 일정한 높이(H2)를 가지며 칩 배열영역을 둘러싸는 측벽구조물로 이해될 수 있다. 상기 스페이서(96)는 상기 제1 및 제2 시트(91a',91b')와 함께 칩 배열영역을 포함하는 내부공간(S2)을 정의하며, 도7B에 도시된 바와 같이, 대향하는 위치에서 외부와 연결하는 2개의 유입구(I)를 갖는다. In addition, the spacer 96 has at least one inlet (see FIG. 7B). The first spacer 96 used in the present process may be understood as a sidewall structure having a constant height H2 and surrounding the chip arrangement region. The spacer 96 defines an inner space S2 including a chip arrangement region together with the first and second sheets 91a 'and 91b', and is shown in FIG. It has two inlets (I) to connect with.

상기 유입구(I)는 후속공정에서 칩(82) 표면을 둘러싸는 수지를 위한 공급로를 사용된다. 본 실시형태와 같이, 유입구(I)를 대향하는 변에 복수개로 제공함으로써 보다 원활한 수지의 유입을 보장할 수 있다. 하지만, 본 발명은 유입구(I)의 개수나 위치에 한정되는 것은 아니며, 칩 배열영역의 크기 및 간격에 따라 적어도 하나의 유입구로 충분할 수 있다.The inlet I is used as a feed passage for the resin surrounding the surface of the chip 82 in a subsequent process. As in the present embodiment, the inflow port I can be provided in plural on the opposite sides, whereby smooth inflow of the resin can be ensured. However, the present invention is not limited to the number or positions of the inlets I, and at least one inlet may be sufficient according to the size and spacing of the chip arrangement region.

이어, 도6B에 도시된 바와 같이, 상기 칩(82)의 제1 및 제2 면(82a,82b)이 각각 상기 제1 및 제2 시트(91a',91b')가 밀착된 상태에서 경화성 물질(R)을 경화시킴으로써 원하는 칩 어레이 구조물(90)을 마련한다(여기서, 경화성 물질이 경화된 후의 제1 및 제2 시트는 각각 91a,91b로 표시됨). Subsequently, as shown in FIG. 6B, the first and second surfaces 82a and 82b of the chip 82 are in contact with the first and second sheets 91a 'and 91b', respectively. Curing (R) provides the desired chip array structure 90 (where the first and second sheets after the curable material has cured are denoted 91a, 91b, respectively).

본 공정에서는 밀착이 용이하도록 별도의 가압수단(94)이 사용될 수 있다. 본 가압수단에 의해 상기 칩(82)의 제2 면(82b)은 노출되지 않도록 상기 제2 시 트(91b)와 밀착된 상태로 경화되지만, 상기 칩(82)의 제1 면(82a)은 제1 시트(92b)와 일정한 간격(g2)으로 이격된 채로 경화된다. 상기 칩의 제1 면(82a)이 제1 시트는 이격되더라도 도전성 범프의 일부영역이 경화성 물질에 함침되어 경화되므로, 안정적으로 유지될 수 있다. In this process, a separate pressing means 94 may be used to facilitate the close contact. Although the second surface 82b of the chip 82 is hardened in close contact with the second sheet 91b by the pressing means, the first surface 82a of the chip 82 is hardened. The first sheet 92b is cured while being spaced apart at a constant interval g2. Even if the first surface 82a of the chip is spaced apart from the first sheet, a portion of the conductive bump is hardened by being impregnated with the curable material, and thus may be stably maintained.

결과적으로, 후속공정에서 칩(82)의 제2 면(82b)에 수지가 유입되는 것을 방지하면서 도전성 범프(84)가 형성된 제1 면(82a)에는 수지가 유입되도록 할 수 있다. 또한, 본 공정에서 제1 및 제2 시트(91a,91b)가 상기 칩(82)의 제1 및 제2 면(82a,82b)뿐만 아니라, 스페이서(96)의 상하면에도 밀착될 수 있다.As a result, the resin may be introduced into the first surface 82a on which the conductive bumps 84 are formed while preventing the resin from flowing into the second surface 82b of the chip 82 in a subsequent process. In addition, the first and second sheets 91a and 91b may be in close contact with the upper and lower surfaces of the spacer 96 as well as the first and second surfaces 82a and 82b of the chip 82.

본 공정에서 얻어지는 제1 칩 어레이 구조물(90)은 제1 및 제2 시트(91a,91b)와 제1 스페이서(96)에 의해 둘러싸인 내부공간(S2)을 갖는다.The first chip array structure 90 obtained in the present process has an inner space S2 surrounded by the first and second sheets 91a and 91b and the first spacer 96.

도6B에 도시된 칩 어레이 구조물(90)은 도6C 및 도6D에 도시된 과정을 통해 내부공간(S2)에 경화성 액상수지(98')가 충전될 수 있다. 본 수지충전공정은 도7A 및 도7B에 예시된 진공챔버장치를 이용하여 실행될 수 있다. In the chip array structure 90 illustrated in FIG. 6B, the curable liquid resin 98 ′ may be filled in the internal space S2 through the process illustrated in FIGS. 6C and 6D. This resin filling process can be performed using the vacuum chamber apparatus illustrated in Figs. 7A and 7B.

상기 진공 챔버 장치(100)는, 챔버(101)와, 상기 챔버(101) 일측에 마련된 진공밸브(106)와, 상기 챔버에 장착되어 상기 경화성 액상 수지(98')를 원하는 위치에 적하하기 위한 수지저장부(104)를 포함한다.  The vacuum chamber apparatus 100 includes a chamber 101, a vacuum valve 106 provided at one side of the chamber 101, and mounted in the chamber to drop the curable liquid resin 98 'at a desired position. Resin storage unit 104 is included.

상기 칩 어레이 구조물(90)은 상기 챔버(101)의 탑재부 내에 배치된 후에 상기 챔버(101)의 내부가 진공 또는 원하는 감압상태로 전환되도록 그 내부를 진공밸브(106)를 통해서 감압시킨다. 이러한 감압에 의해 챔버(101) 내부뿐만 아니라, 유 입구(I)를 통해서 상기 칩 어레이 구조물(90)의 내부공간(S2)도 모두 동일한 압력상태로 전환될 수 있다. After the chip array structure 90 is disposed in the mounting portion of the chamber 101, the inside of the chamber 101 is decompressed through the vacuum valve 106 such that the interior of the chamber 101 is converted into a vacuum or a desired decompression state. Due to this decompression, not only the inside of the chamber 101 but also the internal space S2 of the chip array structure 90 may be switched to the same pressure state through the oil inlet I.

본 감압공정 전에 미리 충전될 수지를 챔버(101)에 배치한 경우에는, 본 공정에서 수지의 탈포처리를 함께 수행할 수 있다. 이 경우에, 경화성 액상 수지(98')를 위한 별도의 탈포 공정을 생략할 수 있다. In the case where the resin to be filled in advance is disposed in the chamber 101 before the decompression step, the defoaming treatment of the resin may be performed together in this step. In this case, a separate degassing process for the curable liquid resin 98 ′ can be omitted.

본 공정에서 사용되는 경화성 액상 수지(98')는, 다른 구성요소의 광흡수로 인한 손실을 방지하고 광방출효율을 향상시키기 위해서 전기적 절연성을 갖는 고반사성 분말을 포함한 투명 수지일 수 있다. 고반사성 분말로는 바람직하게 TiO2 분말이 사용될 수 있다. 투명수지로는 실리콘 수지, 에폭시 수지 또는 그 조합이 사용될 수 있다. The curable liquid resin 98 ′ used in the present process may be a transparent resin including a highly reflective powder having electrical insulation to prevent loss due to light absorption of other components and to improve light emission efficiency. As the highly reflective powder, TiO 2 powder may be preferably used. As the transparent resin, a silicone resin, an epoxy resin or a combination thereof may be used.

도6C에 도시된 바와 같이, 챔버(101) 내부가 감압된 상태에서 칩 어레이 구조물(90)의 적정한 위치에 경화성 액상 수지(98')를 적하시킨다. 본 공정에서 경화성 액상 수지(98')는 유입구(I)가 덮여지도록 충분한 양으로 적하되고, 적하된 수지에 의해 칩 어레이 구조물(90)의 내부공간(S2)은 밀봉될 수 있다. As shown in Fig. 6C, the curable liquid resin 98 'is dropped in an appropriate position of the chip array structure 90 while the inside of the chamber 101 is depressurized. In the present process, the curable liquid resin 98 ′ is dropped in an amount sufficient to cover the inlet I, and the internal space S2 of the chip array structure 90 may be sealed by the loaded resin.

다음으로, 진공밸브(106)를 이용하여 진공 또는 감압 상태를 해제함으로써 도6D와 같이 내부공간에 경화성 액상 수지(98')가 충전된 칩 어레이 구조물(90)을 얻을 수 있다. Next, by releasing the vacuum or reduced pressure state using the vacuum valve 106, as shown in FIG. 6D, the chip array structure 90 filled with the curable liquid resin 98 'may be obtained.

보다 구체적으로 설명하면, 본 해제과정에서, 챔버(101) 내부압력은 급격히 상승하지만, 칩 어레이 구조물(90)의 내부공간(S2)은 일시적이더라도 유입구(I)를 막은 적하된 경화성 액상 수지(98')에 의해 감압 또는 진공상태가 유지될 수 있다. 따라서, 칩 어레이 구조물(90)의 내부공간(S2)은 다른 외부공간(즉, 챔버(101)의 내부)와 높은 압력차이가 발생되며, 이러한 압력 차이로 인해 도6C의 화살표로 표시된 바와 같이, 경화성 액상 수지(98')는 유입구(I)를 통해 칩 어레이 구조물(90)의 내부공간(S2)으로 유입되어 그 내부공간(S2)을 충전시킬 수 있다. More specifically, in the release process, although the internal pressure of the chamber 101 rapidly increases, the dropped curable liquid resin 98 blocking the inlet port I even though the internal space S2 of the chip array structure 90 is temporary. ') Can be maintained under reduced pressure or vacuum. Therefore, the internal space S2 of the chip array structure 90 has a high pressure difference from other external spaces (ie, the interior of the chamber 101), and as a result of the pressure difference, as indicated by the arrows of FIG. 6C, The curable liquid resin 98 ′ may be introduced into the internal space S2 of the chip array structure 90 through the inlet I to fill the internal space S2.

다음으로, 도6E와 같이, 칩 어레이 구조물(90)의 내부공간(S2)에 충전된 경화성 액상 수지(98')를 경화시킨다. 이러한 경화공정은 수지의 종류에 따라 열 또는 자외선 조사에 의해 실시될 수 있다. 본 공정은 필요에 따라 챔버(101) 내부에서 직접 실시될 수 있으나, 칩 어레이 구조물(90)을 수거하여 챔버(101) 외부에서 별도의 장비를 통해 실시될 수 있다. Next, as shown in FIG. 6E, the curable liquid resin 98 ′ filled in the internal space S2 of the chip array structure 90 is cured. This curing process may be carried out by heat or ultraviolet irradiation depending on the type of resin. This process may be performed directly in the chamber 101 as needed, but may be carried out through a separate equipment outside the chamber 101 by collecting the chip array structure 90.

이렇게 경화된 수지(98)는 발광다이오드 칩(82)의 제2 면(82b)을 제외한 전체 면에 형성될 수 있다(이를 '제1 수지층'이라 함). The cured resin 98 may be formed on the entire surface of the light emitting diode chip 82 except for the second surface 82b (this is referred to as a 'first resin layer').

이에 연속하여, 발광다이오드 칩(82)의 제2 면(82b)에 제2 수지층(형광체 분말과 같은 다른 기능성 분말을 포함한 투명 수지일 수 있음)을 부가하는 공정을 실시할 수 있다. 이러한 공정은 도6F 내지 도6J에 도시되어 있다.Subsequently, a process of adding a second resin layer (which may be a transparent resin including other functional powder such as phosphor powder) may be performed to the second surface 82b of the light emitting diode chip 82. This process is illustrated in Figures 6F-6J.

도6F에 도시된 바와 같이, 상기 제1 칩 어레이 구조물(90)로부터 제2 시 트(91b)를 제거한 후에, 제1 스페이서(96) 상에 제2 스페이서(97)를 부착함으로써 제2 칩 어레이 구조물(110)을 마련한다. As shown in FIG. 6F, after removing the second sheet 91b from the first chip array structure 90, the second chip array is attached by attaching the second spacer 97 on the first spacer 96. Provide structure 110.

상기 제2 스페이서(97)에 의해 추가적인 공간(S3)이 제공될 수 있다. 상기 제1 스페이서(96)는 인드래프트공정에 따라 유입구를 갖는 형태일 수 있으나, 상기 제2 스페이서(97)는 도5에 도시된 공정에서 예시된 스페이서(57)와 같이 내부공간(S3)을 완전히 둘러싸인 측벽구조를 제공하는 형태로 예시되어 있다. 상기 제2 스페이서(97)의 높이(H3)는 칩(82)의 제2 면(82b)에 형성될 제2 수지층의 두께에 의해 정의될 수 있다. An additional space S3 may be provided by the second spacer 97. The first spacer 96 may have an inlet according to an indraft process, but the second spacer 97 may form an inner space S3 like the spacer 57 illustrated in the process illustrated in FIG. 5. Illustrated in the form of providing a completely enclosed sidewall structure. The height H3 of the second spacer 97 may be defined by the thickness of the second resin layer to be formed on the second surface 82b of the chip 82.

이어, 도6G와 같이, 제2 스페이서(97)에 의해 둘러싸인 공간(S3)이 채워지도록 제2 경화성 액상 수지(99')를 적하시킨다. 6G, the 2nd curable liquid resin 99 'is dripped so that the space S3 enclosed by the 2nd spacer 97 may be filled.

상기 제2 경화성 액상 수지(99')는 상기 공간(S3)이 채워지도록 충분히 많은 양으로 적하되는 것이 바람직하다. 본 수지충전공정은 도4D에서 설명된 인드래프트공정과 유사하게 실시될 수 있으며, 도4D와 도5A 및 도5B에서 설명된 사항이 참고로 결합되어 보다 용이하게 이해될 수 있을 것이다. It is preferable that the second curable liquid resin 99 'is dropwise added in a sufficient amount so that the space S3 is filled. The resin filling process may be performed similarly to the indraft process described in FIG. 4D, and the matters described in FIG. 4D and FIGS. 5A and 5B will be more easily understood by combining with reference.

여기서 사용되는 제2 경화성 액상 수지(99')로부터 얻어진 수지부는 칩(82) 측면에 제공되는 수지층(98)과 다른 기능을 위해서 다른 수지층의 재료로 구성될 수 있다. 예를 들어, 도2A 및 도2B에 도시된 발광다이오드 칩과 같이, 이미 형성된 수지층(98)은 TiO2와 같은 고반사성 분말을 포함한 형태일 수 있다. 상기 제2 경화 성 액상 수지(99')는 방출되는 광의 파장을 변환하기 위해서 특정 형광체 분말이 함유된 액상 투명수지일 수 있다. The resin portion obtained from the second curable liquid resin 99 ′ used herein may be made of a material of a different resin layer for a different function than the resin layer 98 provided on the side of the chip 82. For example, like the light emitting diode chip shown in FIGS. 2A and 2B, the already formed resin layer 98 may be in the form of a highly reflective powder such as TiO 2 . The second curable liquid resin 99 ′ may be a liquid transparent resin containing a specific phosphor powder in order to convert wavelengths of emitted light.

다음으로, 도6H와 같이, 상기 제2 스페이서(97) 상에 제3 시트(91c)를 부착시킨다. Next, as shown in FIG. 6H, a third sheet 91c is attached onto the second spacer 97. Next, as shown in FIG.

상기 제3 시트(91c)를 상기 제2 스페이서(97) 상에 부착시키는 과정에서, 제2 스페이서(97)의 높이(H3)에 준하도록 제2 경화성 액상 수지(99')의 레벨을 조절할 수 있다. 본 공정과 함께, 다른 후속 공정은 바람직하게는 챔버의 감압 또는 진공상태를 해제한 후에, 칩 어레이 구조물을 언로딩한 상태로 외부에서 실행될 수 있다. In the process of attaching the third sheet 91c on the second spacer 97, the level of the second curable liquid resin 99 ′ may be adjusted to correspond to the height H3 of the second spacer 97. have. Along with the present process, another subsequent process can be performed externally with the chip array structure unloaded, preferably after decompression or vacuum release of the chamber.

이어, 도6I와 같이 상기 제2 칩 어레이 구조물(110)의 내부에 충전된 제2 경화성 액상 수지(99')를 경화시킨다.Next, as shown in FIG. 6I, the second curable liquid resin 99 ′ filled in the second chip array structure 110 is cured.

본 경화공정은 수지의 종류에 따라 열 또는 자외선 조사에 의해 실시될 수 있다. 본 공정은 필요에 따라 챔버 내부에서 직접 실시될 수 있으나, 제2 칩 어레이 구조물(110)을 수거하여 챔버 외부에서 별도의 가압장비를 이용하여 실시될 수 있다. The present curing step may be carried out by heat or ultraviolet irradiation depending on the type of resin. This process may be performed directly in the chamber as needed, but may be carried out using a separate pressurization equipment outside the chamber by collecting the second chip array structure 110.

다음으로, 도6J와 같이, 복수의 칩 부품(95)이 얻어지도록 상기 제2 칩 어레이 구조물(110)을 원하는 크기로 절단한다. Next, as shown in Fig. 6J, the second chip array structure 110 is cut to a desired size so that a plurality of chip components 95 are obtained.

본 절단공정은, 상기 제1 및 제3 시트(91a,91c)를 제거한 후에, 상기 제2 칩 어레이 구조물(110)을 다이싱 장치(109)를 이용하여 실시될 수 있다. 상기 제1 및 제3 시트(91a,91c)의 제거공정은 당업자에게 공지된 적절한 화학적/기계적 방법을 통해 실행될 수 있다. The cutting process may be performed by using the dicing apparatus 109 on the second chip array structure 110 after the first and third sheets 91a and 91c are removed. The removal of the first and third sheets 91a and 91c may be carried out by any suitable chemical / mechanical method known to those skilled in the art.

도8A 및 도8B는 각각 본 발명의 일 실시형태에 따른 고출력 발광장치를 나타내는 평면도 및 측단면도이다.8A and 8B are a plan view and a side cross-sectional view, respectively, showing a high output light emitting device according to one embodiment of the present invention.

도8A 및 도8B에 도시된 고출력 발광장치(120)는 4개의 발광다이오드 칩(10)과, 상기 4개의 발광다이오드 칩(10)이 실장된 기판(121)과, 상기 기판(121)의 칩실장면 상에 형성된 수지포장부(128)를 포함한다. The high power light emitting device 120 shown in FIGS. 8A and 8B includes four light emitting diode chips 10, a substrate 121 on which the four light emitting diode chips 10 are mounted, and a chip chamber of the substrate 121. And a resin packaging 128 formed on the scene.

상기 기판(121)은 상기 칩실장면에 형성된 제1 및 제2 전극패턴(122a,122b)과, 그 반대면에 형성된 제1 및 제2 외부전극(123a,123b)을 갖는다. The substrate 121 has first and second electrode patterns 122a and 122b formed on the chip mounting surface and first and second external electrodes 123a and 123b formed on the opposite surface thereof.

또한, 도8B에 도시된 바와 같이, 상기 제1 및 제2 전극패턴(122a,122b)은 각각 상기 기판(121)을 관통하는 도전성 비아홀(V)에 의해 제1 및 제2 외부전극(123a,123b)에 연결될 수 있다. 상기 발광다이오드 칩(10)의 각 전극은 도전성 범프에 의해 상기 기판(121)의 제1 및 제2 전극패턴(123a,123b)과 연결된다. 본 실시형태에 따른 고출력 발광장치(120)는, 수지보다 상대적으로 우수한 방열성능을 갖는 기판(121) 상에 발광다이오드 칩(10)을 실장한 상태에서 칩실장면에 보호하는 수지포장부(128)을 가질 수 있다.In addition, as illustrated in FIG. 8B, the first and second electrode patterns 122a and 122b are formed by the conductive via holes V passing through the substrate 121, respectively. 123b). Each electrode of the LED chip 10 is connected to the first and second electrode patterns 123a and 123b of the substrate 121 by conductive bumps. The high power light emitting device 120 according to the present embodiment includes a resin packing part 128 that protects the chip mounting surface in a state where the light emitting diode chip 10 is mounted on a substrate 121 having a heat dissipation performance relatively superior to that of the resin. Can have

본 실시형태에 따른 고출력 발광장치(120)의 기판(121)은 발열원으로 작용하는 발광다이오드 칩(10)의 하부구조로 제공된다. 따라서, 상기 기판(121)으로 세라믹 기판과 같은 열방출성능이 우수한 기판을 사용할 경우에는, 방열성능의 큰 개선을 기대할 수 있다. The substrate 121 of the high power light emitting device 120 according to the present embodiment is provided as a lower structure of the light emitting diode chip 10 serving as a heat generating source. Therefore, when using a substrate having excellent heat dissipation performance such as a ceramic substrate as the substrate 121, a large improvement in heat dissipation performance can be expected.

세라믹 기판으로는 열전도율측면에서는 AIN 기판(열전도율은, 약 150W/mK)이 바람직하나, 비용과 기판의 색상 측면을 고려할 때에, AIN에 비해 다소 열전도율이 낮더라도 알루미나(A2O3) 기판도 이용된다. 알루미나 기판의 열전도율은 약 21W/mK로 BT 레진 기판에 비해 ２자리수 정도로 우수하다. 또한, 알루미나 기판은 Cu와 Ag를 충전된 비아를 방열구조로 채택하는 경우에, AIN의 열전도율과 가까운 열전도율을 가질 수도 있다.As a ceramic substrate, an AIN substrate (a thermal conductivity of about 150 W / mK) is preferable in terms of thermal conductivity. However, in consideration of cost and color of the substrate, an alumina (A 2 O 3 ) substrate is also used even though the thermal conductivity is slightly lower than that of AIN. do. The thermal conductivity of the alumina substrate is about 21 W / mK, which is about two orders of magnitude better than that of the BT resin substrate. In addition, the alumina substrate may have a thermal conductivity close to that of AIN when a via filled with Cu and Ag is used as a heat dissipation structure.

본 실시형태에서, 상기 발광다이오드 칩(10)은 도1A 및 도1B에 도시된 발광다이오드 칩으로서, 백색발광을 구현하기 위한 형광체 함유 수지층(18)을 포함할 수 있다. 특히, 이러한 형광체 함유 수지층(18)은 도전성 범프(14)가 형성된 제1 면까지 제공되므로, 발광다이오드의 전체 표면으로부터 방출되는 광을 효과적으로 변환시킬 수 있다. In the present embodiment, the light emitting diode chip 10 is a light emitting diode chip shown in FIGS. 1A and 1B and may include a phosphor-containing resin layer 18 for implementing white light emission. In particular, since the phosphor-containing resin layer 18 is provided up to the first surface on which the conductive bumps 14 are formed, it is possible to effectively convert the light emitted from the entire surface of the light emitting diode.

이와 함께, 고출력 발광장치(120)에 함께 채용되는 제너 다이오드(32)는 전기적 절연성을 갖는 고반사성 분말을 함유된 수지층(33)을 포함할 수 있다. 제너다 이오드(32)는 주로 광흡수율이 큰 실리콘계 반도체로 이루어진다. 따라서, 상기 고반사성 수지층(33)은 제너다이오드(32)로 흡수되는 광손실을 방지하여 광출력을 향상시킬 수 있다. 이러한 고반사성 분말로는 바람직하게 TiO2 분말이 사용될 수 있다. In addition, the zener diode 32 employed together with the high output light emitting device 120 may include a resin layer 33 containing a highly reflective powder having electrical insulation. Zener diode 32 is mainly composed of a silicon-based semiconductor having a high light absorption. Therefore, the highly reflective resin layer 33 may improve light output by preventing light loss absorbed by the zener diode 32. As such highly reflective powder, TiO 2 powder may be preferably used.

도9A 및 도9B는 각각 본 발명의 다른 실시형태에 따른 고출력 발광장치를 예시하는 평면도 및 측단면도이다.9A and 9B are plan and side cross-sectional views, respectively, illustrating a high power light emitting device according to another embodiment of the present invention.

도9A 및 도9B에 도시된 고출력 발광장치(130)는 4개의 발광다이오드 칩(20)과, 상기 4개의 발광다이오드 칩(20)이 실장된 기판(131)을 포함한다.The high power light emitting device 130 shown in FIGS. 9A and 9B includes four light emitting diode chips 20 and a substrate 131 on which the four light emitting diode chips 20 are mounted.

상기 기판(131)은 앞선 실시형태와 유사하게, 상기 칩실장면에 형성된 제1 및 제2 전극패턴(132a,132b)과, 그 반대면에 형성된 제1 및 제2 외부전극(133a,133b)을 갖는다. 다만, 제너다이오드(35)의 2개의 도전성 범프(34)가 모두 플립칩 본딩되는 구조이므로, 이에 따라 제1 및 제2 전극 패턴(132a,132b)의 형태가 다소 상이하다. Similar to the previous embodiment, the substrate 131 may include the first and second electrode patterns 132a and 132b formed on the chip mounting surface and the first and second external electrodes 133a and 133b formed on the opposite surface thereof. Have However, since the two conductive bumps 34 of the zener diode 35 are flip chip bonded, the shape of the first and second electrode patterns 132a and 132b is slightly different.

또한, 도9B에 도시된 바와 같이, 상기 제1 및 제2 전극패턴(132a,132b)은 각각 상기 기판(131)을 관통하는 도전성 비아홀(V)에 의해 제1 및 제2 외부전극(133a,133b)에 연결될 수 있다. 상기 발광다이오드 칩(20)의 각 전극은 도전성 범프에 의해 상기 기판(131)의 제1 및 제2 전극패턴(133a,133b)과 연결된다. In addition, as illustrated in FIG. 9B, the first and second electrode patterns 132a and 132b are formed by the conductive via holes V passing through the substrate 131, respectively. 133b). Each electrode of the LED chip 20 is connected to the first and second electrode patterns 133a and 133b of the substrate 131 by conductive bumps.

본 실시형태에 채용된 기판(131)은 앞서 설명한 바와 같이 열방출성능이 우수한 세라믹 기판일 수 있다.The substrate 131 employed in the present embodiment may be a ceramic substrate having excellent heat dissipation performance as described above.

본 실시형태에서, 상기 발광다이오드 칩(20)은 도2A 및 도2B에 도시된 발광다이오드 칩일 수 있다. 즉, 상기 발광다이오드 칩(20)은, 도전성 범프(24)가 형성된 제1 면과 측면에 형성된 제1 수지층(28)과 제1 면과 반대되는 제2 면에 형성된 제2 수지층(29)을 포함한다. 상기 제1 수지층의 경우에는 전기적 절연성을 갖는 고반사성 분말을 함유된 투명수지로 이루어지므로, 제2 면을 통한 광추출효과를 향상시킬 수 있다. 또한, 상기 제2 수지층의 경우에는 백색발광을 구현하기 위한 형광체 분말을 함유한 투명수지로 이루어지므로, 원하는 광의 파장으로 변환시키는 기능을 수행할 수 있다.In the present embodiment, the light emitting diode chip 20 may be the light emitting diode chip shown in FIGS. 2A and 2B. That is, the light emitting diode chip 20 includes a first resin layer 28 formed on the first surface and a side surface on which the conductive bumps 24 are formed and a second resin layer 29 formed on the second surface opposite to the first surface. ). In the case of the first resin layer is made of a transparent resin containing a highly reflective powder having electrical insulation, it is possible to improve the light extraction effect through the second surface. In addition, in the case of the second resin layer, since the resin is made of a transparent resin containing phosphor powder for implementing white light emission, the second resin layer may perform a function of converting to a desired wavelength of light.

또한, 고출력 발광장치(130)에 함께 채용되는 제너 다이오드(35)는 전기적 절연성을 갖는 고반사성 분말을 함유된 수지층(36)을 포함할 수 있다. 본 실시형태에 채용된 제너다이오드의 수지층(36)은 도4A 내지 도4G를 통해서 얻어질 수 있다. 상기 고반사성 수지층(36)은 제너다이오드(34)로 흡수되는 광손실을 방지하여 광출력을 향상시킬 수 있다. 이러한 고반사성 분말로는 바람직하게 TiO2 분말이 사용될 수 있다. In addition, the zener diode 35 employed together with the high output light emitting device 130 may include a resin layer 36 containing a highly reflective powder having electrical insulation. The resin layer 36 of the zener diode employed in this embodiment can be obtained through Figs. 4A to 4G. The highly reflective resin layer 36 may improve light output by preventing light loss absorbed by the zener diode 34. As such highly reflective powder, TiO 2 powder may be preferably used.

앞선 예시된 2가지의 고출력 발광장치는 발광다이오드 칩이 실장된 영역을 둘러싸는 반사벽 구조물을 추가적으로 포함할 수 있다. 이러한 반사벽 구조물은 확 산 반사율이 좋은 세라믹이 사용될 수 있으며, 벽면은 수직이더라도, 빛이 등방 산란되므로, 횡방향의 빛이 위쪽으로 산란되는 성분도 50% 가량이 추가적으로 진행시킬 수 있다. 공정에 따라 세라믹 반사벽 구조물에 경사를 주는 것도 가능하다. The two high power light emitting devices illustrated above may further include a reflective wall structure surrounding an area in which the light emitting diode chip is mounted. Such a reflective wall structure may be a ceramic having a good diffusing reflectivity, and even if the wall surface is vertical, since the light is isotropically scattered, the components in which the light in the transverse direction is scattered upward may be further advanced by about 50%. Depending on the process, it is also possible to tilt the ceramic reflective wall structure.

세라믹 반사벽 구조물을 대신하여 발광다이오드 칩을 제조하는 수지층을 변형함으로써 유사한 효과를 기대할 수 있다. 이와 같이, 반사벽 구조물을 채용하는 LED 블럭체는 도10A 및 도10B에 예시되어 있다.A similar effect can be expected by modifying the resin layer for manufacturing the light emitting diode chip in place of the ceramic reflective wall structure. As such, the LED block body employing the reflective wall structure is illustrated in FIGS. 10A and 10B.

도10A 및 도10B를 참조하면, 도1A에 도시된 발광 다이오드 칩(10), 즉 형광체 함유 수지층(18)이 형성된 4개의 발광다이오드 칩(10) 사이의 공간에 TiO2와 같은 고반사성 분말을 함유한 수지층(149)을 추가한 형태이다. 이러한 고반사성 분말 함유 수지층(148)은 높은 반사도를 가지므로, 원하는 반사기능을 수행할 수 있다. 10A and 10B, a highly reflective powder such as TiO 2 in the space between the light emitting diode chip 10 shown in FIG. 1A, that is, the four light emitting diode chips 10 in which the phosphor-containing resin layer 18 is formed. It is a form which added the resin layer 149 containing these. Since the highly reflective powder-containing resin layer 148 has a high reflectivity, it can perform a desired reflection function.

이러한 LED 블럭체(140)는 도1A에 도시된 발광 다이오드 칩(10)을 특정 시트 상에 일정한 간격을 배치하고, 고반사성 분말 함유 수지를 이용하여 도6C 및 도6D의 공정에서 설명된 인 드래프트 공정을 실시함으로써 얻어질 수 있다. The LED block body 140 arranges the light emitting diode chip 10 shown in FIG. 1A on a specific sheet at a predetermined interval, and uses the highly reflective powder-containing resin to produce the indraft described in the processes of FIGS. 6C and 6D. It can be obtained by carrying out the process.

상기 LED 블럭체는 LED 칩의 개수와 배열에 따라 다양하게 변형되어 구현될 수 있다.The LED block body may be variously modified according to the number and arrangement of LED chips.

이와 같이, 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 하며, 청구범위에 기재된 본 발명의 기술 적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.As such, the present invention is not limited by the above-described embodiments and the accompanying drawings, but is intended to be limited by the appended claims, and is not limited to the technical spirit of the present invention described in the claims. It will be apparent to those skilled in the art that substitutions, modifications, and variations are possible.

도1a 및 도1b는 각각 본 발명의 제1 실시형태에 따른 발광다이오드 칩을 나타내는 측단면도 및 평면도이다.1A and 1B are a side sectional view and a plan view, respectively, illustrating a light emitting diode chip according to a first embodiment of the present invention.

도2a 및 도2b는 각각 본 발명의 제2 실시형태에 따른 발광다이오드 칩을 나타내는 측단면도 및 평면도이다.2A and 2B are side cross-sectional views and plan views, respectively, illustrating a light emitting diode chip according to a second embodiment of the present invention.

도3a 내지 도3c는 본 발명에 따른 발광다이오드 칩 제조방법에 채용되는 도전성 범프의 형성공정을 설명하기 위한 공정별 단면도이다.3A to 3C are cross-sectional views illustrating processes for forming a conductive bump used in the method of manufacturing a light emitting diode chip according to the present invention.

도4a 내지 도4g는 본 발명의 제1 실시형태에 따른 발광다이오드 칩의 제조방법을 설명하기 위한 공정별 단면도이다.4A to 4G are cross-sectional views for each process for explaining the manufacturing method of the light emitting diode chip according to the first embodiment of the present invention.

도5a 및 도5b는 각각 도4D의 인드래프트(in-draft)공정에서 사용가능한 진공 챔버의 일예를 나타내는 측단면도 및 내부 평면도이다. 5A and 5B are side cross-sectional and internal plan views respectively showing an example of a vacuum chamber usable in the in-draft process of Fig. 4D.

도6a 내지 도6j는 각각 본 발명의 제2 실시형태에 따른 발광다이오드 칩의 제조방법을 설명하기 위한 공정별 단면도이다.6A to 6J are cross-sectional views for each process for explaining the manufacturing method of the light emitting diode chip according to the second embodiment of the present invention, respectively.

도7a 및 도7b는 각각 도6c의 인드래프트공정에서 사용가능한 진공 챔버의 일예를 나타내는 측단면도 및 내부 평면도이다. 7A and 7B are side cross-sectional and internal plan views respectively showing an example of a vacuum chamber that can be used in the draft process of Fig. 6C.

도8a 및 도8b는 각각 본 발명의 일 실시형태에 따른 고출력 발광장치를 나타내는 평면도 및 측단면도이다.8A and 8B are a plan view and a side cross-sectional view, respectively, showing a high output light emitting device according to one embodiment of the present invention.

도9a 및 도9b는 각각 본 발명의 다른 실시형태에 따른 고출력 발광장치를 나타내는 평면도 및 측단면도이다.9A and 9B are a plan view and a side cross-sectional view, respectively, showing a high output light emitting device according to another embodiment of the present invention.

도10a 및 도10b는 각각 본 발명의 고출력 발광장치에 채용가능한 LED 블럭체 를 나타내는 평면도 및 측단면도이다.10A and 10B are a plan view and a side cross-sectional view, respectively, showing an LED block body that can be employed in the high power light emitting device of the present invention.

Claims (25)

적어도 하나의 제1 및 제2 전극이 형성된 제1 면과 그와 반대되는 제2 면을 갖는 발광다이오드; A light emitting diode having a first surface on which at least one first and second electrodes are formed and a second surface opposite thereto; 상기 제1 및 제2 전극 상에 각각 형성된 제1 및 제2 도전성 범프; 및 First and second conductive bumps respectively formed on the first and second electrodes; And 상기 발광다이오드의 표면에 형성되며, 상기 제1 면에 형성된 부분이 상기 제1 및 제2 도전성 범프의 일부가 노출되도록 상기 제1 및 제2 도전성 범프의 높이보다 작은 두께를 갖는 수지층을 포함하며,Is formed on the surface of the light emitting diode, the portion formed on the first surface includes a resin layer having a thickness less than the height of the first and second conductive bumps so that a portion of the first and second conductive bumps are exposed; , 상기 수지층은, 상기 발광다이오드의 제1 면 및 측면의 전면을 감싸도록 형성되며 고반사성 분말이 함유된 제1 수지층과, 상기 발광다이오드의 제2 면에 형성되며 형광체 분말이 함유된 제2 수지층을 포함하는 것을 특징으로 하는 고출력용 발광다이오드 칩.The resin layer is formed to cover the entire surface of the first surface and the side surface of the light emitting diode, and includes a first resin layer containing high reflective powder, and a second surface formed on the second surface of the light emitting diode and containing phosphor powder. A high power light emitting diode chip comprising a resin layer. 제1항에 있어서,The method of claim 1, 상기 수지층은, 형광체 분말이 함유된 투명수지로 이루어진 것을 특징으로 하는 고출력용 발광다이오드 칩.The resin layer is a high power light emitting diode chip, characterized in that made of a transparent resin containing phosphor powder. 삭제delete 제1항에 있어서,The method of claim 1, 상기 고반사성 분말은 TiO2 분말인 것을 특징으로 하는 고출력용 발광다이오드 칩.The high reflectivity powder is a high power light emitting diode chip, characterized in that the TiO 2 powder. 제1항에 있어서,The method of claim 1, 상기 제1 및 제2 도전성 범프는 일정한 높이를 갖도록 형성된 것을 특징으로 하는 고출력용 발광다이오드 칩.The first and second conductive bumps are high power light emitting diode chip, characterized in that formed to have a constant height. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 적어도 하나의 제1 및 제2 전극이 형성된 제1 면과 그와 반대되는 제2 면을 가지며, 상기 제1 및 제2 전극 상에 각각 제1 및 제2 도전성 범프가 형성된 복수의 발광다이오드 칩을 마련하는 단계;A plurality of light emitting diode chips having a first surface on which at least one first and second electrodes are formed and a second surface opposite to each other, and on which first and second conductive bumps are formed are respectively formed. Preparing; 제1 시트 상에 상기 제1 면이 아래로 향하도록 상기 복수의 칩을 일정한 간격으로 부착시키는 단계 - 상기 부착된 칩의 제1 면은 상기 제1 시트와 소정의 간격을 가짐 -;Attaching the plurality of chips at regular intervals such that the first side faces downward on a first sheet, the first side of the attached chip having a predetermined distance from the first sheet; 상기 제1 시트 상에 상기 칩의 배열영역을 둘러싸는 스페이서를 부착하여 칩 어레이 구조물을 마련하는 단계;Attaching a spacer surrounding the array area of the chip on the first sheet to form a chip array structure; 챔버 내에 상기 칩 어레이 구조물을 배치하고, 상기 챔버 내가 감압 또는 진공상태가 되도록 상기 챔버 내를 감압시키는 단계;Placing the chip array structure in a chamber and depressurizing the interior of the chamber such that the chamber is decompressed or vacuumed; 상기 복수의 칩의 제1 면과 상기 제1 시트 사이의 공간까지 유입되도록 상기 스페이서로 둘러싸인 칩 배열영역에 경화성 액상 수지를 적하시키는 단계; Dropping a curable liquid resin onto a chip arrangement region surrounded by the spacer so as to flow into a space between the first surface of the plurality of chips and the first sheet; 상기 경화성 액상 수지가 채워진 상태에서 상기 스페이서 상에 제2 시트를 부착시키는 단계;Attaching a second sheet onto the spacer while the curable liquid resin is filled; 상기 칩 어레이 구조물 내에 충전된 경화성 액상 수지를 경화시키는 단계; 및 Curing the curable liquid resin filled in the chip array structure; And 복수의 개별 칩부품이 얻어지도록 상기 칩 어레이 구조물을 원하는 크기로 절단하는 단계를 포함하는 발광다이오드 칩의 제조방법.Cutting the chip array structure to a desired size such that a plurality of individual chip components are obtained. 제11항에 있어서,12. The method of claim 11, 상기 복수의 발광다이오드 칩을 마련하는 단계는,Providing the plurality of light emitting diode chips, 예비시트 상에 적어도 하나의 제1 및 제2 전극이 형성된 제1 면과 그와 반대되는 제2 면을 갖는 복수의 발광다이오드 칩을 그 제1 면이 상부를 향하도록 배치하는 단계와, 상기 제1 및 제2 전극 상에 일정한 높이를 갖는 제1 및 제2 도전성 범프를 형성하는 단계를 포함하는 발광다이오드 칩의 제조방법.Arranging a plurality of light emitting diode chips having a first surface on which the at least one first and second electrodes are formed and a second surface opposite to the preliminary sheet, the first surface facing upward; A method of manufacturing a light emitting diode chip comprising the steps of forming first and second conductive bumps having a predetermined height on the first and second electrodes. 삭제delete 제11항에 있어서,12. The method of claim 11, 상기 스페이서는 상기 칩의 두께보다 큰 높이를 갖는 것을 특징으로 하는 발광다이오드 칩의 제조방법.The spacer has a height greater than the thickness of the chip manufacturing method of the LED chip. 제11항에 있어서,12. The method of claim 11, 상기 챔버 내를 감압시키는 단계 전에, 상기 경화성 액상수지를 상기 챔버 내에 배치하는 단계를 더 포함하며, 이로써 상기 경화성 액상수지는 탈포처리되는 것을 특징으로 하는 발광다이오드 칩의 제조방법.Before the step of depressurizing the inside of the chamber, further comprising disposing the curable liquid resin in the chamber, whereby the curable liquid resin is degassed. 삭제delete 적어도 하나의 제1 및 제2 전극이 형성된 제1 면과 그와 반대되는 제2 면을 가지며, 상기 제1 및 제2 전극 상에 각각 제1 및 제2 도전성 범프가 형성된 복수의 발광다이오드 칩을 마련하는 단계;A plurality of light emitting diode chips having a first surface on which at least one first and second electrodes are formed and a second surface opposite to each other, and on which first and second conductive bumps are formed are respectively formed. Preparing; 제1 시트 상에 상기 제1 면이 아래로 향하도록 상기 복수의 칩을 일정한 간격으로 부착시키는 단계 - 상기 부착된 칩의 제1 면은 상기 제1 시트와 소정의 간격을 가짐 -;Attaching the plurality of chips at regular intervals such that the first side faces downward on a first sheet, the first side of the attached chip having a predetermined distance from the first sheet; 상기 칩 배열영역을 포함한 내부공간이 형성되도록 상기 제1 스페이서 상에 배치된 제2 시트를 갖는 제1 칩 어레이 구조물을 마련하는 단계;Providing a first chip array structure having a second sheet disposed on the first spacer such that an internal space including the chip array region is formed; 챔버 내에 상기 제1 칩 어레이 구조물을 배치하고, 상기 칩 어레이 구조물의 내부공간이 감압 또는 진공상태가 되도록 상기 챔버 내를 감압시키는 단계;Placing the first chip array structure in the chamber, and depressurizing the inside of the chamber such that the internal space of the chip array structure is reduced or vacuumed; 상기 챔버의 감압이 유지된 상태에서, 상기 내부공간이 밀폐되도록 상기 스페이서의 유입구와 인접한 영역에 제1 경화성 액상 수지를 배치하는 단계; Disposing the first curable liquid resin in a region adjacent to the inlet of the spacer so that the inner space is sealed while the pressure of the chamber is maintained; 상기 유입구를 통해 상기 제1 경화성 액상 수지가 상기 내부공간에 유입되어 충전되도록 상기 챔버의 감압 또는 진공상태를 해제하는 단계 - 본 단계에서 상기 제1 경화성 액상 수지는 상기 칩의 제1 면과 상기 시트 사이까지 유입됨- ; Releasing a reduced pressure or vacuum state of the chamber such that the first curable liquid resin flows into the internal space through the inlet and is filled therein, wherein the first curable liquid resin is formed on the first surface of the chip and the sheet. Flowed in between; 상기 제1 칩 어레의 구조물의 내부공간에 충전된 제1 경화성 액상 수지를 경화시키는 단계; Curing the first curable liquid resin filled in the internal space of the structure of the first chip array; 상기 제1 칩 어레이 구조물로부터 상기 제2 시트를 제거하는 단계; Removing the second sheet from the first chip array structure; 상기 제1 스페이서 상에 상기 칩 배열영역을 둘러싸는 제2 스페이서를 부착시킴으로써 제2 칩 어레이 구조물을 마련하는 단계; Providing a second chip array structure by attaching a second spacer surrounding the chip array region on the first spacer; 상기 제2 스페이서에 의해 둘러싸인 상기 칩 배열영역이 충전되도록 상기 제2 경화성 액상 수지를 적하시키는 단계;Dropping the second curable liquid resin to fill the chip arrangement region surrounded by the second spacer; 상기 제2 경화성 액상 수지가 상기 제2 칩 어레이 구조물 내부에 충전된 상태에서 상기 제2 스페이서 상에 제3 시트를 부착시키는 단계;Attaching a third sheet on the second spacer while the second curable liquid resin is filled in the second chip array structure; 상기 제2 칩 어레이 구조물의 내부에 충전된 제2 경화성 액상 수지를 경화시키는 단계; 및 Curing the second curable liquid resin filled in the second chip array structure; And 복수의 개별 칩부품이 얻어지도록 상기 제2 칩 어레이 구조물을 원하는 크기로 절단하는 단계를 포함하는 발광다이오드 칩의 제조방법.Cutting the second chip array structure to a desired size such that a plurality of individual chip components are obtained. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020070106267A 2007-10-22 2007-10-22 Light emitting diode chip, fabrication method thereof and high power light emitting device KR101352967B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070106267A KR101352967B1 (en) 2007-10-22 2007-10-22 Light emitting diode chip, fabrication method thereof and high power light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070106267A KR101352967B1 (en) 2007-10-22 2007-10-22 Light emitting diode chip, fabrication method thereof and high power light emitting device

Publications (2)

Publication Number Publication Date
KR20090040770A KR20090040770A (en) 2009-04-27
KR101352967B1 true KR101352967B1 (en) 2014-01-22

Family

ID=40764062

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070106267A KR101352967B1 (en) 2007-10-22 2007-10-22 Light emitting diode chip, fabrication method thereof and high power light emitting device

Country Status (1)

Country Link
KR (1) KR101352967B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101645329B1 (en) 2015-04-29 2016-08-04 루미마이크로 주식회사 Method for fabricating light-emitting diode device and base mold used therefor
KR101653580B1 (en) 2015-04-28 2016-09-09 루미마이크로 주식회사 Method for fabricating light-emitting diode device and pressing mold used therefor
KR20160117382A (en) 2016-08-22 2016-10-10 루미마이크로 주식회사 Light-emitting diode apparatus and method for fabricating the same, fluorescent sheet used therefor
US10361351B2 (en) 2017-08-22 2019-07-23 Samsung Electronics Co., Ltd. Semiconductor light emitting element package including solder bump

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101601622B1 (en) 2009-10-13 2016-03-09 삼성전자주식회사 Light emitting diode divice Light emitting appratus and Manufacturing method of light emitting diode divice
KR20140022019A (en) * 2011-04-20 2014-02-21 가부시키가이샤 에루므 Light emitting device and method for manufacturing same
CN104037298B (en) * 2013-03-07 2017-12-05 晶元光电股份有限公司 Method and apparatus for encapsulating the LED coated with fluorophor
KR102189129B1 (en) * 2014-06-02 2020-12-09 엘지이노텍 주식회사 Light emitting device module
CN105206642A (en) * 2015-10-13 2015-12-30 南京大学 Super-high-density LED display device and manufacturing method thereof
CN112701071B (en) * 2021-03-23 2021-06-22 浙江集迈科微电子有限公司 Multi-chip mounting structure and preparation method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261325A (en) * 2001-03-02 2002-09-13 Nichia Chem Ind Ltd Light-emitting device and method of manufacturing the same
KR100665121B1 (en) 2005-02-28 2007-01-09 삼성전기주식회사 Method of producing wavelength-converted light emitting diode package
JP2007109948A (en) * 2005-10-14 2007-04-26 Toyoda Gosei Co Ltd Light-emitting device and manufacturing method thereof
WO2007045786A1 (en) 2005-10-21 2007-04-26 Saint-Gobain Glass France Lighting structure comprising at least one light-emitting diode, method for making same and uses thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261325A (en) * 2001-03-02 2002-09-13 Nichia Chem Ind Ltd Light-emitting device and method of manufacturing the same
KR100665121B1 (en) 2005-02-28 2007-01-09 삼성전기주식회사 Method of producing wavelength-converted light emitting diode package
JP2007109948A (en) * 2005-10-14 2007-04-26 Toyoda Gosei Co Ltd Light-emitting device and manufacturing method thereof
WO2007045786A1 (en) 2005-10-21 2007-04-26 Saint-Gobain Glass France Lighting structure comprising at least one light-emitting diode, method for making same and uses thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101653580B1 (en) 2015-04-28 2016-09-09 루미마이크로 주식회사 Method for fabricating light-emitting diode device and pressing mold used therefor
KR101645329B1 (en) 2015-04-29 2016-08-04 루미마이크로 주식회사 Method for fabricating light-emitting diode device and base mold used therefor
KR20160117382A (en) 2016-08-22 2016-10-10 루미마이크로 주식회사 Light-emitting diode apparatus and method for fabricating the same, fluorescent sheet used therefor
US10361351B2 (en) 2017-08-22 2019-07-23 Samsung Electronics Co., Ltd. Semiconductor light emitting element package including solder bump

Also Published As

Publication number Publication date
KR20090040770A (en) 2009-04-27

Similar Documents

Publication Publication Date Title
KR101352967B1 (en) Light emitting diode chip, fabrication method thereof and high power light emitting device
US11081471B2 (en) LED module with hermetic seal of wavelength conversion material
JP6599295B2 (en) LIGHT EMITTING ELEMENT HAVING BELT ANGLE REFLECTOR AND MANUFACTURING METHOD
JP4945106B2 (en) Semiconductor light emitting device
EP2197051B1 (en) Light emitting device and method for manufacturing same
US7842960B2 (en) Light emitting packages and methods of making same
US9842970B2 (en) Light emitting device
JP4951018B2 (en) Manufacturing method of semiconductor device
TWI479677B (en) Light emitting diode package structure
US9431592B2 (en) Submount with cavities and through vias for LED packaging
JP6542227B2 (en) Reflective solder mask layer for LED phosphor package
US20150124455A1 (en) Led module
JP2005197633A (en) High-power light-emitting-diode package and method of manufacturing the same
JP2007088472A (en) Light emitting diode package and method for manufacture it
JP2012079776A (en) Semiconductor light-emitting device and method of manufacturing the same
JP2013038215A (en) Wavelength conversion member
JP2006080312A (en) Light emitting device and its manufacturing method
JP6212989B2 (en) Light emitting device and manufacturing method thereof
KR100990637B1 (en) Light emitting device and fabrication method of the same
JP2012044043A (en) Semiconductor light-emitting device and semiconductor light-emitting device manufacturing method
JP2019096871A (en) Chip scale packaging light emitting element with recessed face and method of manufacturing the same
JP2010225755A (en) Semiconductor light emitting device, and method of manufacturing the same
JP7069496B2 (en) Manufacturing method of semiconductor device
KR100856233B1 (en) High power light emitting device and fabrication method of the same
JP6294119B2 (en) Light emitting device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 7