KR101351031B1 - 반도체 레이저 소자 및 그 제조방법 - Google Patents

Abstract

본 발명은 반도체 레이저 소자 및 그 제조방법에 관한 것으로 특히, 반도체 레이저 소자의 수율과 양산성을 향상시킬 수 있는 반도체 레이저 소자 및 그 제조방법에 관한 것이다. 이러한 본 발명은, 발광층을 포함하며, 상측에 릿지 구조를 가지는 다층구조의 반도체층과; 상기 반도체층의 릿지 구조에 대하여 수직방향으로 벽개되는 벽개면과; 상기 벽개면측의 상기 릿지 구조의 양측에 형성되는 크랙방지홈을 포함하여 구성되는 것이 바람직하다.

레이저, 크랙, 반도체, 벽개, LD.

Description

반도체 레이저 소자 및 그 제조방법{Semiconductor laser device and method of making the same}

도 1은 반도체 레이저 소자의 제1실시예를 나타내는 단면도이다.

도 2는 반도체 레이저 소자의 반사막 형성을 나타내는 사시도이다.

도 3은 도 1의 A 부분의 SEM 사진이다.

도 4는 크랙이 발생한 상태를 나타내는 SEM 사진이다.

도 5는 크랙의 시작점을 나타내는 SEM 사진이다.

도 6은 반도체 레이저 소자의 제2실시예를 나타내는 단면도이다.

도 7은 반도체 레이저 소자의 제2실시예를 나타내는 평면도이다.

도 8 내지 도 10은 반도체 레이저 소자의 제2실시예를 제조하는 단계를 나타내는 단면도로서,

도 8은 반도체층 상에 지지패드를 형성한 상태를 나타내는 단면도이다.

도 9는 크랙방지홈을 형성한 상태를 나타내는 단면도이다.

도 10은 p-형 패드를 형성한 상태를 나타내는 단면도이다.

<도면의 주요 부분에 대한 간단한 설명>

100 : 반도체층 110 : 기판

120 : n-형 반도체층 130 : 발광층

140 : p-형 반도체층 150 : 전자장벽층

200 : 지지패드 300 : p-형 패드

400 : n-형 패드 500 : 크랙방지홈

본 발명은 반도체 레이저 소자 및 그 제조방법에 관한 것으로 특히, 반도체 레이저 소자의 수율과 양산성을 향상시킬 수 있는 반도체 레이저 소자 및 그 제조방법에 관한 것이다.

질화갈륨(GaN) 계열 고출력 레이저 다이오드(405nm)는 블루 레이 디스크(Blue ray disk) 또는 HD-DVD 등의 대용량 고속 저장장치의 광 픽업용으로 사용될 수 있으며, 데이터 저장 속도의 고속화에 따른 고출력화에 대한 연구가 진행 중에 있다.

반도체 레이저 다이오드의 중요한 공정 중의 하나가 미러(mirror)의 제작 공정이다. 이러한 미러의 제작은 반도체의 고유한 결정 구조 특성을 이용하여, 웨이퍼 모서리에 스크라이빙(scribing)을 수행한 후에 블레이드(blade)를 이용하여 칩을 브레이킹하면 결정 방향을 따라 벽개면이 형성되고, 이 벽개면이 레이저 다이오드의 양측(front/back) 미러가 된다.

전통적인 GaAs, AlGaInP, InGaAsP 계열의 반도체 레이저는 그 결정구조가 큐빅(cubic) 구조이므로 미러 벽개면 형성이 용이하다. 그러나 GaN 결정구조는 육방 정계(hexagonal)이므로 미러 벽개면 형성이 어려운데, 이는 미세한 격자상수의 차이에도 크랙(crack) 등이 발생할 수 있기 때문이며, 이러한 크랙 등은 미러의 수율을 저하시킬 수 있다.

따라서 GaN 계열 레이저 다이오드는 미러면(mirror facet)에서 발생하는 COD(catastrophic optical density) 레벨의 감소와 그로 인한 소자의 신뢰성 저하가 발생할 수 있다.

본 발명이 이루고자 하는 기술적 과제는, 벽개면 및 반사막 형성시 발생할 수 있는 횡방향 크랙의 발생을 방지하여 고품질의 레이저 소자를 제작할 수 있고 신뢰성 및 양산성을 향상시킬 수 있는 반도체 레이저 소자 및 그 제조방법을 제공하는 데 있다.

상기 기술적 과제를 이루기 위한 제1관점으로서, 본 발명은, 발광층을 포함하며, 상측에 릿지 구조를 가지는 다층구조의 반도체층과; 상기 반도체층의 릿지 구조에 대하여 수직방향으로 벽개되는 벽개면과; 상기 벽개면측의 상기 릿지 구조의 양측에 형성되는 크랙방지홈을 포함하여 구성되는 것이 바람직하다.

상기 반도체층 상의 릿지 구조 양측에는 지지패드가 형성될 수 있다. 이때, 상기 크랙방지홈은, 상기 지지패드에 인접하게 형성될 수 있다.

상기 반도체층은, n-형 반도체층과; 상기 n-형 반도체층 상에 위치하는 발광층과; 상기 발광층 상에 위치하는 전자장벽층과; 상기 전자장벽층 상에 위치하는 p-형 반도체층을 포함하여 구성될 수 있다.

이때, 상기 크랙방지홈은, 상기 p-형 반도체층에서 적어도 상기 전자장벽층까지 이르도록 형성되는 것이 바람직하다.

상기 기술적 과제를 이루기 위한 제2관점으로서, 본 발명은, n-형 패드와; 상기 n-형 패드 상에 위치하고, 발광층을 포함하며, 상측에 릿지 구조를 가지는 다층구조의 반도체층과; 상기 반도체층의 릿지 구조에 대하여 수직방향으로 벽개되는 벽개면과; 상기 반도체층 상의 릿지 구조의 양측에 위치하는 지지패드와; 상기 반도체층 상의 지지패드 및 벽개면에 인접한 곳에 형성되는 크랙방지홈과; 상기 반도체층 상에 위치하는 p-형 패드를 포함하여 구성되는 것이 바람직하다.

상기 기술적 과제를 이루기 위한 제3관점으로서, 본 발명은, 기판 상에 릿지 구조를 포함하는 다층구조의 반도체층을 형성하는 단계와; 상기 반도체층의 릿지 구조의 양측에 지지패드를 형성하는 단계와; 상기 지지패드에 인접한 상기 반도체층 상의 소자 구분영역에 크랙방지홈을 형성하는 단계와; 상기 지지패드를 포함하는 반도체층 상에 p-형 패드를 형성하는 단계와; 상기 기판의 하측에 n-형 패드를 형성하는 단계와; 상기 소자 구분영역을 벽개하는 단계를 포함하여 구성되는 것이 바람직하다.

이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.

본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다.

동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 도면들에서 층들 및 영역들의 치수는 명료성을 위해 과장되어있다. 또한 여기에서 설명되는 각 실시예는 상보적인 도전형의 실시예를 포함한다.

층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다. 표면과 같은 구성 요소의 일부가 '내부(inner)'라고 표현된다면 이것은 그 요소의 다른 부분들 보다도 소자의 외측으로부터 더 멀리 있다는 것을 의미한다고 이해할 수 있을 것이다.

나아가 '아래(beneath)' 또는 '중첩(overlies)'과 같은 상대적인 용어는 여기에서는 도면에서 도시된 바와 같이 기판 또는 기준층과 관련하여 한 층 또는 영역과 다른 층 또는 영역에 대한 한 층 또는 영역의 관계를 설명하기 위해 사용될 수 있다.

이러한 용어들은 도면들에서 묘사된 방향에 더하여 소자의 다른 방향들을 포함하려는 의도라는 것을 이해할 수 있을 것이다. 마지막으로 '직접(directly)'라는 용어는 중간에 개입되는 어떠한 요소가 없다는 것을 의미한다. 여기에서 사용되는 바와 같이 '및/또는'이라는 용어는 기록된 관련 항목 중의 하나 또는 그 이상의 어느 조합 및 모든 조합을 포함한다.

비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또 는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할것이다.

이러한 용어들은 단지 다른 영역, 층 또는 지역으로부터 어느 하나의 요소, 성분, 영역, 층 또는 지역들을 구분하기 위해 사용되는 것이다. 따라서 아래에서 논의된 제1 영역, 층 또는 지역은 제2 영역, 층 또는 지역이라는 명칭으로 될 수 있다.

<제1실시예>

도 1에서 도시하는 바와 같이, 반도체 레이저 소자는, 다층 구조의 반도체층(10)을 포함하며, 이러한 반도체층(10)은 n-형 기판(11) 상에 n-형 반도체층(12)이 위치하고, 이 n-형 반도체층(12) 상에는 차례로 발광층(13)과 p-형 반도체층(14)이 위치한다.

이러한 p-형 반도체층(14)의 상측면은 릿지 구조(15)를 가지도록 형성되며, 이러한 릿지 구조(15)는 소자에 광도파로가 형성되도록 한다.

한편, 발광층(13)과 p-형 반도체층(14) 사이에는 발광층(13)에서 전자와 정공의 재결합을 높이기 위한 전자장벽층(electron blocking layer; EBL; 16)을 더 포함할 수 있다. 이러한 전자장벽층(16)은 보통 p-형 반도체층(14)과 높은 에너지 밴드갭을 가지도록 하여 전자가 발광층(13)에서 구속되어 재결합될 확률을 높일 수 있는 것이다.

이러한 반도체층(10) 상에는 릿지 구조(15)의 양측에 이 릿지 구조(15)와 평 행하며 높이가 릿지 구조(15)보다 높은 지지패드(20)가 형성되는데, 이러한 지지패드(20)는 보통 산화물(oxide)로 형성된다.

이러한 지지패드(20)를 포함하는 반도체층(10) 상에는 p-형 패드(30)가 형성되고, 기판(11)의 하측면에는 기판(11)을 적당한 두께로 얇게 한 후에 n-형 패드(40)가 형성되어 도 1과 같은 구조를 이루게 된다.

이와 같은 구조를 가지는 반도체 레이저 소자는 이후, 도 2와 같이, 벽개하여 양측에 벽개면(B)을 형성하고, 이러한 벽개면(B)에는 반사막(50)을 형성한다. 이러한 반사막(50)은 고반사막과 저반사막으로 이루어질 수 있다.

도 3은 도 1의 A 부분을 나타내는 SEM(scanning electron microscopy) 사진으로서, 정상적으로 벽개가 이루어진 레이저 소자의 벽개면을 나타내고 있다.

그러나 도 4는 반도체층(10) 중에 다른 층과 비교하여 가장 격자상수 차이가 큰 전자장벽층(16)이 적층된 면을 따라 횡방향 크랙(C)이 발생하였음을 나타내고 있다. 이는 반사막(50) 수율의 현저한 저하를 가져오는 큰 문제가 될 수 있다.

도 5는 이러한 횡방향 크랙(C)의 시발점을 나타내고 있는데, 릿지 구조(15)를 보호하기 위한 지지패드(20)의 경계를 시작으로 하여 릿지 구조(15)의 하측까지 이어져 벽개 및 반사막 불량의 원인이 되고 있음을 나타내고 있다.

즉, 횡방향 크랙(C)은 지지패드(20)와 전자장벽층(16)의 경계를 시작으로 하여 발생하는 것을 알 수 있다.

<제2실시예>

도 6은 상술한 현상의 발생을 방지할 수 있는 반도체 레이저 소자의 단면 구 조를 나타내고 있다.

즉, 이러한 반도체 레이저 소자의 구조는 다층구조의 반도체층(100) 상에 통상 산화물로 형성되는 지지패드(200)와, 전극으로서 p-형 패드(300)가 형성되고, 반도체층(100)의 하측에 전극으로서 n-형 패드(300)가 형성된 구조를 나타내고 있다.

이러한 반도체층(100)은 n-형 기판(110) 상에 n-형 반도체층(120)이 위치하고, 이 n-형 반도체층(120) 상에는 차례로 발광층(130)과 p-형 반도체층(140)이 위치한다.

이때, n-형 반도체층(120)과 p-형 반도체층(140)은 각각 클래드층과 광가이드층을 포함하여 이루어질 수 있다. 이때, 각 클래드층과 광가이드층은 서로 대칭적으로 위치할 수 있다.

이러한 p-형 반도체층(140)의 상측면은 릿지 구조(141)를 가지도록 형성되며, 이러한 릿지 구조(141)는 소자에 광도파로가 형성되도록 한다.

한편, 발광층(130)과 p-형 반도체층(140) 사이에는 발광층(130)에서 전자와 정공의 재결합을 높이기 위한 전자장벽층(electron blocking layer; EBL; 150)을 더 포함할 수 있다. 이와 같은 구조는 제1실시예와 동일할 수 있다.

이때, 반도체층(100)의 지지패드(200)와 인접한 부분에는 크랙을 방지하기 위한 크랙방지홈(500)이 형성될 수 있다.

이러한 크랙방지홈(500)은 도 7에서 도시하는 바와 같이, 추후 벽개될 소자 구분영역(D)에만 형성할 수 있다. 이러한 크랙방지홈(500)은 깊이가 적어도 전자장 벽층(150)에 이르도록 형성할 수 있다. 이는, 크랙의 발생이 전자장벽층(150)과 이 전자장벽층(160) 상에 위치하는 p-형 반도체층(140) 사이에서 발생할 확률이 높기 때문이다. 그러나 크랙방지홈(500)이 발광층(130) 또는 n-형 반도체층(120)에 이르도록 형성할 수도 있음은 물론이다.

이하, 상술한 바와 같은 반도체 레이저 소자를 제작하는 단계를 설명하면 다음과 같다.

먼저, 도 8에서와 같이, 기판(110) 상에 릿지 구조(141)를 포함하는 다층구조의 반도체층(100)을 형성하고, 이러한 반도체층(100) 상에는 릿지 구조(141)를 보호하기 위한 한 쌍의 지지패드(200)가 형성된다. 이러한 반도체층(100)은 질화갈륨(GaN) 계열의 반도체층을 이용하여 형성할 수 있다. 기판(110)은 n-형 질화갈륨 기판을 이용할 수 있다.

이후에는 도 9에서와 같이, 지지패드(200)가 인접한 부분의 반도체층(100) 상에 크랙방지홈(500)을 형성한다. 이러한 크랙방지홈(500)의 깊이는 상술한 바와 같이, 전자장벽층(150)에 이르도록 형성할 수 있고, 소자 구분영역(D; 도 7 참고)에만 형성할 수 있다.

이후, 지지패드(200)를 포함하는 반도체층(100)의 상측에 전도성 물질을 이용하여 p-형 패드(300)를 형성한다.

다음에는 기판(110)의 하측을 적당한 두께를 가지도록 얇게 한 이후에 기판(110)의 하측에 n-형 패드(400)를 형성하면 도 6과 같은 상태가 된다.

이후, 소자 구분영역을 벽개하고 반사막을 형성한다. 이러한 벽개 과정은 스 크라이빙을 통하여 수행될 수 있으며, 이때, 상술한 크랙방지홈(500)은 벽개면에서 크랙이 발생하는 것을 방지할 수 있다.

상기 실시예는 본 발명의 기술적 사상을 구체적으로 설명하기 위한 일례로서, 본 발명은 상기 실시예에 한정되지 않으며, 다양한 형태의 변형이 가능하고, 이러한 기술적 사상의 여러 실시 형태는 모두 본 발명의 보호범위에 속함은 당연하다.

이상과 같은 본 발명은 벽개가 이루어지는 반도체층 상에 횡방향 크랙방지홈을 형성함으로써 양품의 반사막 형성 수율을 개선하고, 벽개면 및 반사막의 품질을 개선할 수 있어서 신뢰성 및 양산성을 향상시킬 수 있는 효과가 있는 것이다.

Claims (7)

1. n-형 반도체층, 상기 n-형 반도체층 상에 위치하는 발광층, 상기 발광층 상에 위치하는 전자장벽층 및 상기 전자장벽층 상에 위치하는 p-형 반도체층을 포함하며, 상측에 릿지 구조를 가지는 다층구조의 반도체층과;

   상기 반도체층의 릿지 구조에 대하여 수직방향으로 벽개되는 벽개면과;

   상기 벽개면측의 상기 릿지 구조의 양측에 형성되고, 깊이가 상기 p-형 반도체층에서 적어도 상기 전자장벽층까지 이르도록 형성되는 크랙방지홈을 포함하여 구성되는 것을 특징으로 하는 반도체 레이저 소자.
2. 제 1항에 있어서, 상기 반도체층 상의 릿지 구조 양측에는 지지패드가 형성된 것을 특징으로 하는 반도체 레이저 소자.
3. 제 2항에 있어서, 상기 크랙방지홈은, 상기 지지패드에 인접하게 형성된 것을 특징으로 하는 반도체 레이저 소자.
4. 삭제
5. 삭제
6. n-형 패드와;

   상기 n-형 패드 상에 위치하고, 상측에 릿지 구조를 가지며, n-형 반도체층과, 상기 n-형 반도체층 상에 위치하는 발광층과, 상기 발광층 상에 위치하는 전자장벽층과, 상기 전자장벽층 상에 위치하는 p-형 반도체층을 포함하여 구성되는 다층구조의 반도체층과;

   상기 반도체층의 릿지 구조에 대하여 수직방향으로 벽개되는 벽개면과;

   상기 반도체층 상의 릿지 구조의 양측에 위치하는 지지패드와;

   상기 반도체층 상의 지지패드 및 벽개면에 인접한 곳에 형성되며, 깊이가 상기 p-형 반도체층에서 적어도 상기 전자장벽층까지 이르도록 형성되는 크랙방지홈과;

   상기 반도체층 상에 위치하는 p-형 패드를 포함하여 구성되는 것을 특징으로 하는 반도체 레이저 소자.
7. 기판 상에, n-형 반도체층, 상기 n-형 반도체층 상에 위치하는 발광층, 상기 발광층 상에 위치하는 전자장벽층 및 상기 전자장벽층 상에 위치하는 p-형 반도체층을 포함하며, 릿지 구조를 가지는 다층구조의 반도체층을 형성하는 단계와;

   상기 반도체층의 릿지 구조의 양측에 지지패드를 형성하는 단계와;

   상기 지지패드에 인접한 상기 반도체층 상의 소자 구분영역에 깊이가 상기 p-형 반도체층에서 적어도 상기 전자장벽층까지 이르도록 형성되는 크랙방지홈을 형성하는 단계와;

   상기 지지패드를 포함하는 반도체층 상에 p-형 패드를 형성하는 단계와;

   상기 기판의 하측에 n-형 패드를 형성하는 단계와;

   상기 소자 구분영역을 벽개하는 단계를 포함하여 구성되는 것을 특징으로 하는 반도체 레이저 소자의 제조방법.

Images