KR101350610B1 - Semiconductor package - Google Patents

Semiconductor package Download PDF

Info

Publication number
KR101350610B1
KR101350610B1 KR1020110131947A KR20110131947A KR101350610B1 KR 101350610 B1 KR101350610 B1 KR 101350610B1 KR 1020110131947 A KR1020110131947 A KR 1020110131947A KR 20110131947 A KR20110131947 A KR 20110131947A KR 101350610 B1 KR101350610 B1 KR 101350610B1
Authority
KR
South Korea
Prior art keywords
ground layer
substrate
semiconductor package
ground
expansion
Prior art date
Application number
KR1020110131947A
Other languages
Korean (ko)
Other versions
KR20130065196A (en
Inventor
이민재
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110131947A priority Critical patent/KR101350610B1/en
Publication of KR20130065196A publication Critical patent/KR20130065196A/en
Application granted granted Critical
Publication of KR101350610B1 publication Critical patent/KR101350610B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지에 포함된 수동소자 또는 반도체 칩 등을 외력으로부터 보호하면서 동시에 접지층의 팽창을 최소화할 수 있는 반도체 패키지에 관한 것이다.
이를 위한 본 발명에 따른 반도체 패키지는, 적어도 하나의 접지층을 구비하는 기판; 상기 기판의 일면에 실장되는 적어도 하나의 전자 부품; 및 상기 접지층과 전기적으로 연결되는 적어도 하나의 접지 비아를 포함하며, 상기 접지층은 열팽창 시, 팽창되는 부분을 수용하는 팽창 수용부를 포함하고, 상기 접지 비아 중 적어도 하나는, 상기 팽창 수용부와 인접한 위치에서 상기 접지층에 접합되어 상기 접지층의 팽창을 억제할 수 있다.The present invention relates to a semiconductor package capable of minimizing expansion of the ground layer while protecting passive elements or semiconductor chips included in the semiconductor package from external forces.
A semiconductor package according to the present invention for this purpose, the substrate having at least one ground layer; At least one electronic component mounted on one surface of the substrate; And at least one ground via electrically connected to the ground layer, wherein the ground layer includes an expansion receiving portion that receives an expanded portion upon thermal expansion, and at least one of the ground vias includes: the expansion receiving portion; The adjacent ground layer may be bonded to the ground layer to suppress expansion of the ground layer.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}[0001] SEMICONDUCTOR PACKAGE [0002]

본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 패키지에 포함된 수동소자 또는 반도체 칩 등을 외력으로부터 보호하면서 동시에 접지층의 팽창을 최소화할 수 있는 반도체 패키지에 관한 것이다.
The present invention relates to a semiconductor package, and more particularly, to a semiconductor package capable of minimizing expansion of the ground layer while protecting passive elements or semiconductor chips included in the package from external forces.

최근 전자제품 시장은 휴대용으로 급격히 그 수요가 증가하고 있으며, 이를 만족하기 위해 이들 시스템에 실장되는 전자 부품들의 소형화 및 경량화가 요구되고 있다. Recently, the market for electronic products is rapidly increasing in demand, and in order to satisfy this demand, miniaturization and weight reduction of electronic components mounted in these systems are required.

이러한 전자 부품들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 원칩화하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 소자들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구되고 있다.In order to realize miniaturization and light weight of such electronic components, not only a technology for reducing individual sizes of mounting components, but also a system on chip (SOC) technology for one-chip multiple individual components or a plurality of individual components in one package System In Package (SIP) technology that integrates into a system is required.

특히, 휴대용 TV(DMB 또는 DVB) 모듈이나 네트워크 모듈과 같이 고주파 신호를 취급하는 고주파 반도체 패키지는 소형화뿐만 아니라 전자파 간섭(EMI) 또는 전자파 내성(EMS) 특성을 우수하게 구현하기 위해 다양한 전자파 차폐 구조를 구비할 것이 요구되고 있다.In particular, high-frequency semiconductor packages that handle high-frequency signals, such as portable TV (DMB or DVB) modules or network modules, have various electromagnetic shielding structures in order to realize miniaturization and excellent electromagnetic interference (EMI) or electromagnetic immunity (EMS) characteristics. It is required to provide.

일반적인 고주파 반도체 패키지의 경우, 기판에 개별 소자들을 실장한 후 이 개별 소자들을 감싸며 커버하는 차폐 쉴드를 이용하여 전자파를 차폐하는 구조가 널리 이용되고 있다. In the case of a general high frequency semiconductor package, a structure for shielding electromagnetic waves using a shielding shield that covers individual elements after mounting them on a substrate is widely used.

이러한 차폐 쉴드는 개별 소자들을 모두 커버함으로써 외부의 충격으로부터 내부의 개별 소자들을 충격으로부터 보호할 뿐만 아니라 접지와 전기적으로 연결됨으로써 전자파를 차폐한다. Such a shield shield not only protects the individual elements inside from shocks by externally covering them, but also electrically connects to ground to shield electromagnetic waves.

차폐 실드는 기본적으로 기판에 형성되는 접지층과 전기적으로 연결된다. 접지층은 기판의 내부 또는 일면에 형성되며, 개별 소자들의 접지 단자와도 전기적으로 연결될 수 있다. The shielding shield is basically electrically connected to the ground layer formed on the substrate. The ground layer may be formed on the inside or one surface of the substrate and may be electrically connected to the ground terminals of the individual devices.

종래의 반도체 패키지는 이러한 접지층을 기판의 일면 전체에 형성하여 이용하고 있다. 접지층은 금속 재질로 형성되므로, 기판의 절연층보다 열팽창이 크다. 따라서, 종래의 반도체 패키지는 제조 과정이나, 실제 사용 과정에서 발생되는 열에 의해 접지층이 팽창하게 되고, 이로 인해 접지층과 기판의 절연층이 박리되는 문제가 발생하고 있다. In a conventional semiconductor package, such a ground layer is formed on one surface of a substrate and used. Since the ground layer is formed of a metal material, thermal expansion is greater than that of the insulating layer of the substrate. Therefore, in the conventional semiconductor package, the ground layer is expanded by the heat generated during the manufacturing process or the actual use process, which causes a problem that the ground layer and the insulating layer of the substrate are peeled off.

이러한 문제는 반도체 패키지의 불량을 유발시키므로, 접치층의 팽창을 최소화할 수 있는 반도체 패키지가 요구되고 있는 실정이다.
Since this problem causes a defect of the semiconductor package, there is a demand for a semiconductor package capable of minimizing the expansion of the contact layer.

본 발명은 내부의 개별 소자를 충격으로부터 보호하면서 동시에 전자파 간섭(EMI) 또는 전자파 내성(EMS) 특성이 우수한 전자파 차폐구조를 갖는 반도체 패키지를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor package having an electromagnetic shielding structure having excellent electromagnetic interference (EMI) or electromagnetic resistance (EMS) characteristics while protecting individual elements therein from impact.

또한 본 발명은 기판에 구비되는 접지층의 열팽창을 최소화할 수 있는 반도체 패키지를 제공하는 것을 목적으로 한다.
In addition, an object of the present invention is to provide a semiconductor package that can minimize the thermal expansion of the ground layer provided on the substrate.

본 발명의 실시예에 따른 반도체 패키지는, 적어도 하나의 접지층을 구비하는 기판; 상기 기판의 일면에 실장되는 적어도 하나의 전자 부품; 및 상기 접지층과 전기적으로 연결되는 적어도 하나의 접지 비아를 포함하며, 상기 접지층은 열팽창 시, 팽창되는 부분을 수용하는 팽창 수용부를 포함하고, 상기 접지 비아 중 적어도 하나는, 상기 팽창 수용부와 인접한 위치에서 상기 접지층에 접합되어 상기 접지층의 팽창을 억제할 수 있다.
A semiconductor package according to an embodiment of the present invention, a substrate having at least one ground layer; At least one electronic component mounted on one surface of the substrate; And at least one ground via electrically connected to the ground layer, wherein the ground layer includes an expansion receiving portion that receives an expanded portion upon thermal expansion, and at least one of the ground vias includes: the expansion receiving portion; The adjacent ground layer may be bonded to the ground layer to suppress expansion of the ground layer.

본 실시예에 있어서 상기 팽창 수용부는, 상기 접지층을 다수 개로 분할하는 관통 분할부를 포함할 수 있다. In the present embodiment, the expansion receiving portion may include a through divider for dividing the ground layer into a plurality.

본 실시예에 있어서 상기 팽창 수용부는, 상기 접지층의 가장자리를 따라 홈의 형태로 형성되는 적어도 하나의 홈부를 포함할 수 있다. In the present embodiment, the expansion receiving portion may include at least one groove portion formed in the form of a groove along the edge of the ground layer.

본 실시예에 있어서 상기 팽창 수용부는, 상기 접지층의 가장자리와 인접한 위치에서 관통 구멍 형태로 형성되는 적어도 하나의 관통부를 포함할 수 있다. In the present embodiment, the expansion receiving portion may include at least one through portion formed in the form of a through hole at a position adjacent to the edge of the ground layer.

본 실시예에 있어서 상기 관통부는, 상기 접지층의 가장자리를 따라 다수 개가 나란하게 배치될 수 있다. In the present exemplary embodiment, a plurality of through parts may be disposed side by side along the edge of the ground layer.

삭제delete

삭제delete

본 실시예에 있어서, 상기 전자 부품을 수용하며, 상기 접지층과 전기적으로 연결되는 도전성의 실드부를 더 포함할 수 있다. In the present embodiment, the electronic component may further include a conductive shield part that is electrically connected to the ground layer.

본 실시예에 있어서 상기 실드부는, 상기 기판의 측면에서 노출되는 상기 접지층에 접합될 수 있다.
In the present embodiment, the shield part may be bonded to the ground layer exposed from the side of the substrate.

본 발명에 따른 반도체 패키지는 몰드부에 의해 기판에 실장되는 전자 부품을 외부의 외력으로부터 보호할 수 있을 뿐만 아니라, 몰드부의 외부면에 형성되는 실드부에 의해 전자파를 차폐할 수 있다.The semiconductor package according to the present invention can not only protect electronic components mounted on the substrate by the mold part from external force but also shield electromagnetic waves by the shield part formed on the outer surface of the mold part.

또한, 전자파 차폐를 위한 실드부를 접지하기 위해, 기판의 측면으로 노출되는 접지층을 이용함으로써, 실드부를 용이하게 접지할 수 있다. In addition, in order to ground the shield for electromagnetic shielding, the shield may be easily grounded by using a ground layer exposed to the side of the substrate.

특히, 본 발명의 실시예에 따른 접지층은 연속된 하나의 평면으로 형성하지 않고, 다수 개로 분할되고, 접지층의 가장자리에는 적어도 하나의 홈부가 형성될 수 있다. 또한, 다수의 관통부가 형성될 수 있다. In particular, the ground layer according to the embodiment of the present invention is not formed in one continuous plane, but divided into a plurality, and at least one groove portion may be formed at the edge of the ground layer. In addition, a plurality of through portions may be formed.

이로 인해 본 실시예에 따른 반도체 패키지는 열이 가해지더라도 접지층이 대부분 기판의 내부로 팽창하게 되므로, 기판의 외부로 팽창되는 양을 최소화할 수 있다. 따라서, 반도체 패키지에 열이 지속적으로 가해지더라도, 실드부와 접합 신뢰성을 확보할 수 있다.
As a result, the semiconductor package according to the present exemplary embodiment may expand the ground layer mostly inside the substrate even when heat is applied, thereby minimizing the amount of the semiconductor package expanding out of the substrate. Therefore, even if heat is continuously applied to the semiconductor package, the shield portion and the bonding reliability can be secured.

도 1은 본 발명의 실시예에 따른 반도체 패키지의 단면도.
도 2는 도 1에 도시된 반도체 패키지의 A-A'에 따른 단면을 도시한 단면도.
도 3은 도 1에 도시된 반도체 패키지의 기판을 개략적으로 도시한 투시 사시도.
도 4는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면을 도시한 단면도.
도 5는 도 4에 도시된 반도체 패키지의 기판을 개략적으로 도시한 투시 사시도.1 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view taken along line AA ′ of the semiconductor package shown in FIG. 1; FIG.
3 is a perspective view schematically showing a substrate of the semiconductor package shown in FIG.
4 is a cross-sectional view showing a cross section of a semiconductor package according to another embodiment of the present invention.
FIG. 5 is a perspective perspective view schematically showing a substrate of the semiconductor package shown in FIG. 4. FIG.

본 발명의 상세한 설명에 앞서, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시예에 불과할 뿐, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다. Prior to the detailed description of the present invention, the terms or words used in the present specification and claims should not be construed as limited to ordinary or preliminary meaning, and the inventor may designate his own invention in the best way It should be construed in accordance with the technical idea of the present invention based on the principle that it can be appropriately defined as a concept of a term to describe it. Therefore, the embodiments described in the present specification and the configurations shown in the drawings are merely the most preferred embodiments of the present invention, and are not intended to represent all of the technical ideas of the present invention. Therefore, various equivalents It should be understood that water and variations may be present.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음을 유의해야 한다. 또한, 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. Note that, in the drawings, the same components are denoted by the same reference symbols as possible. Further, the detailed description of known functions and configurations that may obscure the gist of the present invention will be omitted. For the same reason, some of the elements in the accompanying drawings are exaggerated, omitted, or schematically shown, and the size of each element does not entirely reflect the actual size.

이하, 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 반도체 패키지의 단면도이다. 1 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention.

도 1을 참조하면, 본 실시예에 따른 반도체 패키지(100)는, 전자 부품(30), 기판(11), 몰드부(14) 및 실드부(15)를 포함하여 구성된다.Referring to FIG. 1, the semiconductor package 100 according to the present exemplary embodiment includes an electronic component 30, a substrate 11, a mold part 14, and a shield part 15.

전자 부품(30)은 수동 소자와 능동 소자와 같은 다양한 전자 소자들을 포함할 수 있으며, 기판(11) 상에 실장되거나 기판(11) 내부에 내장될 수 있는 전자 소자들이라면 모두 전자 부품(30)으로 이용될 수 있다. 즉, 본 실시예에 따른 전자 부품(30)은 반도체 칩과 같은 적어도 하나의 능동 소자와, 다양한 수동 소자들을 포함할 수 있다. The electronic component 30 may include various electronic components such as a passive component and an active component, and any electronic components that may be mounted on the substrate 11 or embedded in the substrate 11 may be used as the electronic component 30. Can be used. That is, the electronic component 30 according to the present exemplary embodiment may include at least one active element such as a semiconductor chip and various passive elements.

한편, 본 실시예에서는 도 1에 도시된 바와 같이 반도체 칩이 본딩 와이어를 통해 기판(11)과 전기적으로 연결된다. 그러나 본 발명은 이에 한정되지 않으며, 필요에 따라 반도체 칩을 플립 칩(Flip chip) 형태로 제조하여 플립 칩 본딩을 통해 기판(11)과 전기적으로 연결하는 등 다양한 응용이 가능하다.
Meanwhile, in the present embodiment, as shown in FIG. 1, the semiconductor chip is electrically connected to the substrate 11 through the bonding wire. However, the present invention is not limited thereto, and various applications are possible, such as manufacturing a semiconductor chip in the form of a flip chip and electrically connecting the substrate 11 through flip chip bonding.

기판(11)은 상면에 적어도 하나의 전자 부품(30)이 실장된다. 기판(11)은 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 세라믹 기판, 인쇄 회로 기판, 유연성 기판 등)이 이용될 수 있다. At least one electronic component 30 is mounted on an upper surface of the substrate 11. The substrate 11 may use various kinds of substrates (eg, ceramic substrates, printed circuit boards, flexible substrates, etc.) well known in the art.

기판(11)의 상면에는 전자 부품(30)을 실장하기 위한 실장용 전극(20)이나 실장용 전극(20)들 상호간을 전기적으로 연결하는 회로 패턴(도시되지 않음)이 형성될 수 있다. 또한, 기판(11)은 절연층(16)과 배선층(12, 13)이 복수로 적층된 다층 기판일 수 있다. A mounting pattern 20 for mounting the electronic component 30 or a circuit pattern (not shown) for electrically connecting the mounting electrodes 20 to each other may be formed on the upper surface of the substrate 11. In addition, the substrate 11 may be a multilayer substrate in which a plurality of insulating layers 16 and wiring layers 12 and 13 are stacked.

또한, 본 실시예에 따른 기판(11)은 상면에 형성되는 실장용 전극(20), 기판(11) 내부에 형성되는 배선 패턴(12) 등과 전기적으로 연결되는 외부 접속 단자(18), 그리고 이들 상호 간을 전기적으로 연결하는 도전성 비아(17)를 포함할 수 있다. In addition, the substrate 11 according to the present embodiment includes an external connection terminal 18 electrically connected to a mounting electrode 20 formed on an upper surface, a wiring pattern 12 formed in the substrate 11, and the like. The conductive via 17 may be electrically connected to each other.

특히, 본 실시예에 따른 기판(11)은 접지층(13)을 포함한다. In particular, the substrate 11 according to the present embodiment includes a ground layer 13.

도 2는 도 1에 도시된 반도체 패키지의 A-A'에 따른 단면을 도시한 단면도로, 접지층(13)을 도시하고 있다. FIG. 2 is a cross-sectional view taken along line AA ′ of the semiconductor package illustrated in FIG. 1, showing the ground layer 13.

또한, 도 3은 도 1에 도시된 반도체 패키지의 기판을 개략적으로 도시한 투시 사시도로, 기판(11)을 투시하여 접지층(13)과 접지 비아(19)만을 도시하고 있다. 3 is a perspective perspective view schematically showing a substrate of the semiconductor package shown in FIG. 1, showing only the ground layer 13 and the ground via 19 through the substrate 11.

이를 함께 참조하면, 본 실시예에 따른 접지층(13)은 기판(11)의 측면으로 노출될 수 있으며, 이를 통해 후술되는 실드부(15)와 전기적으로 연결될 수 있다. Referring to this together, the ground layer 13 according to the present exemplary embodiment may be exposed to the side surface of the substrate 11 and may be electrically connected to the shield part 15 to be described later.

본 실시예에서는 접지층(13)이 기판(11)의 내부에서 하나의 층을 형성하는 형태로 형성된다. 그러나 본 발명이 이에 한정되는 것은 아니다. 즉, 접지층(13)을 기판(11)의 내부가 아닌, 하부면에 형성하는 등 필요에 따라 다양한 위치에 배치할 수 있다. In the present embodiment, the ground layer 13 is formed to form one layer inside the substrate 11. However, the present invention is not limited thereto. That is, the ground layer 13 may be disposed at various positions as necessary, such as being formed on the lower surface of the substrate 11 rather than inside.

특히, 본 실시예에 따른 접지층(13)은 열이 가해질 때 평면 방향(즉 수평 방향)으로 열팽창하는 것을 최소화 하기 위해, 팽창 수용부(13')를 포함한다. 여기서 팽창 수용부(13')는 접지층(13)의 일부분이 제거되는 형태로 형성될 수 있다. In particular, the ground layer 13 according to the present embodiment includes an expansion receiving portion 13 'in order to minimize thermal expansion in the planar direction (ie, the horizontal direction) when heat is applied. In this case, the expansion receiving portion 13 ′ may be formed in such a manner that a part of the ground layer 13 is removed.

본 실시예에 따른 팽창 수용부(13')는 관통 분할부(13a)와 홈부(13b)를 포함할 수 있다. The expansion receiving portion 13 ′ according to the present embodiment may include a through division portion 13a and a groove portion 13b.

관통 분할부(13a)는 접지층(13)을 다수 개로 분할한다. 이에 따라 본 실시예에 따른 접지층(13)은 하나의 연속된 평면으로 형성되지 않고, 다수 개로 분할되어 형성될 수 있다. 또한, 관통 분할부(13a)는 접지층(13)을 관통하는 형태로 절개하며 형성된다. 따라서, 관통 분할부(13a) 내에는 절연층(16)이나, 이에 대응하는 부재가 채워질 수 있다.The through divider 13a divides the ground layer 13 into a plurality of pieces. Accordingly, the ground layer 13 according to the present embodiment may not be formed in one continuous plane but may be divided into a plurality of pieces. In addition, the through-dividing portion 13a is formed while cutting in a form penetrating the ground layer 13. Therefore, the insulating layer 16 or a member corresponding thereto may be filled in the through division part 13a.

본 실시예의 경우, 접지층(13)이 균등하게 4개로 분할되어 형성되는 경우를 예로 들고 있다. 그러나 본 발명은 이에 한정되지 않으며, 필요에 따라 다양한 개수 및 다양한 형태로 분할되도록 형성될 수 있다. In the present embodiment, the case where the ground layer 13 is divided into four evenly is given as an example. However, the present invention is not limited thereto, and may be formed to be divided into various numbers and various shapes as necessary.

이처럼 접지층(13)이 분할되면, 접지층(13)에 열이 가해지더라도 접지층(13)은 기판(11)의 외부만이 아닌, 기판(11)의 내부 즉, 관통 분할부(13a)를 향해서도 팽창하게 된다. 따라서, 접지층(13)이 기판(11)의 외부로만 팽창함에 따라 접지층(13)과 실드부(15)의 접합 부분이 파손되는 등의 문제를 최소화할 수 있다. When the ground layer 13 is divided in this manner, even when heat is applied to the ground layer 13, the ground layer 13 is not only outside the substrate 11, but inside the substrate 11, that is, the through division part 13a. It also expands toward. Therefore, as the ground layer 13 expands only to the outside of the substrate 11, a problem such as a breakage between the junction portion of the ground layer 13 and the shield 15 may be minimized.

또한 본 실시예에 따른 접지층(13)은 기판(11)의 측면으로 노출되는 가장자리 부분이 일부 제거되어 형성되는 홈부(13b)가 적어도 하나 형성될 수 있다. 본 실시예의 경우, 접지층(13)의 가장자리를 따라 전체적으로 다수의 홈부(13b)가 형성되는 경우를 예로 들고 있다. 그러나 본 발명은 이에 한정되지 않는다. 즉, 반도체 패키지(100)의 설계에 따라 각 홈부(13b)의 크기와 깊이, 형상이나 위치 등은 다양한 형태로 형성될 수 있다.In addition, the ground layer 13 according to the present exemplary embodiment may have at least one groove 13b formed by partially removing the edge portion exposed to the side surface of the substrate 11. In this embodiment, a case where a plurality of grooves 13b are formed along the edge of the ground layer 13 as an example. However, the present invention is not limited thereto. That is, according to the design of the semiconductor package 100, the size, depth, shape or position of each groove 13b may be formed in various forms.

이처럼 접지층(13)이 노출되는 부분에 홈부(13b)를 형성하는 경우, 접지층(13)에 열이 가해지면 홈부(13b)가 형성되지 않은 부분만이 외부로 팽창하게 된다. 따라서, 접지층(13)이 기판(11)의 외부로 팽창하는 부분을 최소화할 수 있으며, 이에 접지층(13)과 차폐 실드 간의 접합 신뢰성을 확보할 수 있다.
When the groove 13b is formed in the portion where the ground layer 13 is exposed as described above, when heat is applied to the ground layer 13, only the portion where the groove 13b is not formed expands to the outside. Therefore, the portion of the ground layer 13 that expands to the outside of the substrate 11 can be minimized, thereby securing the bonding reliability between the ground layer 13 and the shielding shield.

이에 더하여, 본 실시예에 따른 반도체 패키지(100)는 접지층(13)의 열팽창을 억제하기 위해 적어도 하나의 접지 비아(19)를 포함할 수 있다. In addition, the semiconductor package 100 according to the present exemplary embodiment may include at least one ground via 19 to suppress thermal expansion of the ground layer 13.

따라서, 접지 비아(19)는 분할된 각각의 접지층(13)에 각각 적어도 하나가 형성될 수 있으며, 필요에 따라 다수개가 형성될 수 있다. Therefore, at least one ground via 19 may be formed in each of the divided ground layers 13, and a plurality of ground vias 19 may be formed as necessary.

접지 비아(19)는 접지층(13) 상에서 다양한 위치에 형성될 수 있으며, 특히 팽창 수용부(13')와 인접한 위치에 형성될 수 있다. 본 실시예에서는 홈부(13b) 사이에 형성되는 경우를 예로 들고 있다.The ground vias 19 may be formed at various locations on the ground layer 13, in particular at locations adjacent to the expansion receiving portion 13 ′. In this embodiment, the case formed between the groove parts 13b is taken as an example.

이러한 접지 비아(19)는 접지층(13)과 수직한 방향을 따라 물리적으로 접합되며 절연층(16)에 의해 구속되므로, 접지층(13)이 평면 방향으로 열팽창하는 것을 억제하는 억제력을 제공하게 된다. These ground vias 19 are physically bonded in a direction perpendicular to the ground layer 13 and constrained by the insulating layer 16, thereby providing a restraining force that suppresses the ground layer 13 from thermally expanding in the planar direction. do.

따라서 접지 비아(19)가 기판(11)의 측면과 인접한 위치 즉, 홈부(13b) 사이에 형성되는 경우, 열에 의해 접지층(13)이 기판(11)의 외부로 팽창하는 것을 가장 효과적으로 억제할 수 있다. Therefore, when the ground via 19 is formed between the side of the substrate 11 and the position between the grooves 13b, it is most effective to suppress the expansion of the ground layer 13 to the outside of the substrate 11 by heat. Can be.

또한 접지 비아(19)는 분할된 각각의 접지층들(13)을 서로 전기적으로 연결하는 경로로 이용될 수도 있다. 이 경우, 기판(11) 내에 형성된 배선 패턴(12)이 접지 비아들(19)을 서로 연결하는 경로로 이용될 수 있다. In addition, the ground via 19 may be used as a path for electrically connecting the divided ground layers 13 to each other. In this case, the wiring pattern 12 formed in the substrate 11 may be used as a path connecting the ground vias 19 to each other.

이러한 접지 비아(19)는 도전성 비아(17)의 제조 방법과 동일하게 제조될 수 있다. 따라서, 기판(11) 제조 시 도전성 비아(17)를 형성하는 과정에서 함께 형성될 수 있다.
This ground via 19 may be manufactured in the same manner as the method of manufacturing the conductive via 17. Therefore, the conductive vias 17 may be formed together when the substrate 11 is manufactured.

몰드부(14)는 기판(11) 상에 실장된 전자 부품(30) 사이에 충진됨으로써, 전자 부품(30) 간의 전기적인 단락을 방지할 뿐만 아니라, 전자 부품(30)을 외부에서 둘러싼 형태로 고정함으로써 외부의 충격으로부터 전자 부품(30)을 안전하게 보호한다. The mold part 14 is filled between the electronic components 30 mounted on the substrate 11, thereby preventing electrical shorts between the electronic components 30, and in a form surrounding the electronic components 30 from the outside. The fixing securely protects the electronic component 30 from external impact.

몰드부(14)는 몰딩(molding) 방식에 의해 형성될 수 있으며, 이 경우 에폭시 몰드 컴파운드(EMC: Epoxy Mold Compound)가 몰드부(14)의 재질로 사용될 수 있다. 그러나 본 발명은 이에 한정되지 않으며, 몰드부(14)를 형성하기 위해 반경화 상태의 수지를 압착하는 등 필요에 따라 다양한 방법이 이용될 수 있다.
The mold part 14 may be formed by a molding method, and in this case, an epoxy mold compound (EMC) may be used as the material of the mold part 14. However, the present invention is not limited thereto, and various methods may be used as necessary, such as pressing a semi-cured resin to form the mold part 14.

실드부(15)는 몰드부(14)를 내부에 수용하는 형태로 형성된다. 즉, 몰드부(14)에 밀착하여 몰드부(14)의 외부면을 덮도록 형성된다. The shield part 15 is formed to receive the mold part 14 therein. That is, it is formed to be in close contact with the mold portion 14 to cover the outer surface of the mold portion 14.

실드부(15)는 전자파 차폐를 위해 필수적으로 접지되어야 한다. 이를 위해 본 실시예에 따른 반도체 패키지(100)는 실드부(15)가 기판의 측면을 통해 접지층(13)과 전기적으로 연결된다. Shield portion 15 should be essentially grounded for electromagnetic shielding. To this end, in the semiconductor package 100 according to the present exemplary embodiment, the shield 15 is electrically connected to the ground layer 13 through the side surface of the substrate.

보다 구체적으로, 본 실시예에 따른 실드부(15)는 기본적으로 몰드부(14)의 외부면을 따라 형성되며, 기판(11)의 측면까지 연장되어 형성된다. 그리고 기판(11)의 측면으로 노출된 접지층(13)에 물리적, 전기적으로 연결된다. More specifically, the shield part 15 according to the present embodiment is basically formed along the outer surface of the mold part 14 and extends to the side surface of the substrate 11. And it is physically and electrically connected to the ground layer 13 exposed to the side of the substrate (11).

이러한 실드부(15)는 도전성을 갖는 다양한 재료로 형성될 수 있다. 예를 들어, 실드부(15)는 도전성 분말을 포함하는 수지재로 형성되거나, 직접 금속 박막을 형성하여 완성될 수 있다. 금속 박막을 형성하는 경우 스퍼터링, 기상증착법, 전해 도금, 비전해 도금과 같은 다양한 기술들이 사용될 수 있다. The shield part 15 may be formed of various materials having conductivity. For example, the shield part 15 may be formed of a resin material containing conductive powder or may be completed by directly forming a metal thin film. When forming a metal thin film, various techniques such as sputtering, vapor deposition, electrolytic plating, and electroless plating may be used.

특히 본 실시예에 따른 실드부(15)는 스프레이 코팅법으로 형성된 금속 박막일 수 있다. 스프레이 코팅법은 균일한 도포막을 형성할 수 있으며 다른 공정에 비해 설비 투자에 소요되는 비용이 적은 장점이 있다. 그러나 이에 한정되지 않으며 스크린 프린팅 방식을 통해 금속 박막을 형성하여 실드부(15)로 이용하는 등 다양한 응용이 가능하다.
In particular, the shield part 15 according to the present embodiment may be a metal thin film formed by a spray coating method. The spray coating method can form a uniform coating film and has the advantage of low cost of equipment investment compared to other processes. However, the present invention is not limited thereto, and a variety of applications are possible, such as forming a metal thin film through a screen printing method and using the shield portion 15.

이상에서 전술한 본 실시예에 따른 반도체 패키지는 몰드부에 의해 기판에 실장되는 전자 부품을 외부의 외력으로부터 보호할 수 있을 뿐만 아니라, 몰드부의 외부면에 형성되는 실드부에 의해 전자파를 차폐할 수 있다.The semiconductor package according to the present embodiment described above can not only protect electronic components mounted on the substrate by the mold part from external force but also shield electromagnetic waves by the shield part formed on the outer surface of the mold part. have.

또한, 전자파 차폐를 위한 실드부를 접지하기 위해, 기판의 측면으로 노출되는 접지층을 이용함으로써, 실드부를 용이하게 접지할 수 있다. In addition, in order to ground the shield for electromagnetic shielding, the shield may be easily grounded by using a ground layer exposed to the side of the substrate.

특히, 본 실시예에 따른 접지층은 연속된 하나의 평면으로 형성하지 않고, 다수 개로 분할되어 형성한다. 또한, 접지층의 가장자리에는 적어도 하나의 홈부가 형성된다. In particular, the ground layer according to the present embodiment is not formed in one continuous plane, but divided into a plurality of formations. In addition, at least one groove is formed at the edge of the ground layer.

이로 인해 본 실시예에 따른 반도체 패키지는 열이 가해지더라도 접지층이 기판의 내부로도 팽창하게 되어 기판의 외부로 팽창되는 양을 최소화할 수 있다. 따라서, 반도체 패키지에 열이 지속적으로 가해지더라도, 실드부와 접합 신뢰성을 확보할 수 있다. Therefore, the semiconductor package according to the present exemplary embodiment may minimize the amount of expansion of the ground layer to the inside of the substrate even when heat is applied to the outside of the substrate. Therefore, even if heat is continuously applied to the semiconductor package, the shield portion and the bonding reliability can be secured.

또한, 접지층의 열팽창을 최대한 억제할 수 있으므로, 접지층의 팽창으로 인해 접지층이 절연층과 박리되는 등의 문제도 해소할 수 있다.
In addition, since thermal expansion of the ground layer can be suppressed as much as possible, problems such as separation of the ground layer from the insulating layer due to expansion of the ground layer can be solved.

도 4는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면을 도시한 단면도로, 도 1의 A-A'에 따른 단면을 도시하고 있다. 4 is a cross-sectional view illustrating a semiconductor package according to another embodiment of the present invention, and illustrates a cross section taken along line AA ′ of FIG. 1.

또한, 도 5는 도 4에 도시된 반도체 패키지의 기판을 개략적으로 도시한 투시 사시도로, 기판을 투시하여 접지층과 접지 비아만을 도시하고 있다. FIG. 5 is a perspective perspective view schematically showing a substrate of the semiconductor package shown in FIG. 4 and shows only the ground layer and the ground via through the substrate.

도 4 및 도 5를 참조하면, 본 실시예에 따른 반도체 패키지(200)는 전술한 실시예의 반도체 패키지(도 1의 100)와 유사하게 구성되며, 팽창 수용부의 구성에 있어서만 차이를 갖는다. 따라서 전술한 실시예와 동일한 구성에 대해서는 상세한 설명을 생략하고, 차이를 갖는 팽창 수용부의 구성을 중심으로 하여 설명하기로 한다. 4 and 5, the semiconductor package 200 according to the present embodiment is configured similarly to the semiconductor package (100 of FIG. 1) of the above-described embodiment, and has a difference only in the configuration of the expansion receiving portion. Therefore, detailed description of the same configuration as in the above-described embodiment will be omitted, and description will be made mainly on the configuration of the expansion receiving portion having a difference.

본 실시예에 따른 반도체 패키지(200)는 분할되지 않은 일체의 평면으로 접지층(13)이 형성된다. In the semiconductor package 200 according to the present exemplary embodiment, the ground layer 13 is formed in an undivided integrated plane.

또한, 본 실시예에 따른 팽창 수용부는 측면 즉 가장자리와 인접한 위치에 형성되는 적어도 하나의 관통부(13c)를 포함할 수 있다. In addition, the expansion receiving portion according to the present embodiment may include at least one through portion (13c) formed on the side, that is, the position adjacent to the edge.

관통부(13c)는 관통 구멍 형태로 형성되며, 접지층(13)의 가장자리에서 일정 간격 이격된 위치에서 가장자리의 길이 방향을 따라 여러 개가 나란하게 배치될 수 있다. The through part 13c may be formed in a through hole shape, and may be arranged side by side along the length direction of the edge at a position spaced apart from the edge of the ground layer 13 by a predetermined distance.

이러한 관통부(13c)에 의해, 인접하게 배치되는 관통부(13c)들 사이에는 좁은 폭의 접지층(13, 이하 연결부)이 형성된다. 접지층(13)이 이와 같이 구성되는 경우, 접지층(13)의 내부에서 발생되는 팽창은 관통부(13c) 내로 팽창하게 된다.By this through portion 13c, a narrow ground layer 13 (hereinafter referred to as a connecting portion) is formed between the adjacent through portions 13c. When the ground layer 13 is configured in this way, the expansion generated inside the ground layer 13 will expand into the through portion 13c.

따라서 이처럼 관통부(13c)가 형성되고, 관통부(13c)들 사이에 좁은 폭으로 연결부(13d)가 형성되는 경우, 접지층(13)의 중심부에서 발생되는 팽창은 대부분 관통부(13c)의 내부를 향해 이루어진다. 따라서 대부분 접지층(13)의 가장자리까지 영향을 미치지 않는다. Therefore, when the through part 13c is formed in this way, and when the connecting part 13d is formed in a narrow width between the through parts 13c, the expansion occurring in the center of the ground layer 13 is mostly performed by the through part 13c. Towards the inside. Therefore, most of the edges of the ground layer 13 are not affected.

이처럼 본 실시예에 따른 관통부(13c)는 접지층(13)의 중심부로부터 발생하는 열팽창이 접지층(13)의 가장자리까지 영향을 미치는 것을 차단하는 역할을 한다. As described above, the through part 13c according to the present exemplary embodiment serves to block the thermal expansion generated from the center of the ground layer 13 from affecting the edge of the ground layer 13.

또한, 본 실시예에 따른 반도체 패키지(200)는 전술한 실시예와 마찬가지로 접지 비아(19)를 포함할 수 있다. In addition, the semiconductor package 200 according to the present exemplary embodiment may include the ground via 19 as in the above-described exemplary embodiment.

본 실시예에 따른 접지 비아(19)는 인접하게 배치되는 관통부(13c)들 사이 즉, 연결부(13d)에 형성될 수 있다. 접지 비아(19)는 전술한 바와 같이 접지층(13)과 수직한 방향을 따라 물리적으로 접합되며 절연층(16)에 의해 구속되므로, 연결부(13d)가 평면 방향으로 열팽창하는 것을 억제한다.The ground via 19 according to the present exemplary embodiment may be formed between the through parts 13c adjacent to each other, that is, the connection part 13d. As described above, the ground via 19 is physically bonded along the direction perpendicular to the ground layer 13 and constrained by the insulating layer 16, thereby suppressing thermal expansion of the connecting portion 13d in the planar direction.

이와 같은 구성으로 인해, 본 실시예에 따른 반도체 패키지(200)는 관통부(13c)를 이용하여 외부를 향해 팽창되는 것을 차단하고, 연결부(13d)를 통해 팽창되는 것은 접지 비아(19)를 이용하여 억제할 수 있다. Due to this configuration, the semiconductor package 200 according to the present exemplary embodiment blocks the expansion of the semiconductor package 200 toward the outside using the through portion 13c, and the expansion of the semiconductor package 200 through the connection portion 13d uses the ground via 19. Can be suppressed.

따라서, 접지층(13) 전체적으로 열에 의해 가장자리가 팽창하는 것을 최소화할 수 있어 실드부(15)와 접합 신뢰성을 확보할 수 있다.Therefore, it is possible to minimize the expansion of the edge of the ground layer 13 by heat as a whole, thereby securing the bonding reliability with the shield portion 15.

한편, 이상에서 설명한 본 발명에 따른 반도체 패키지는 전술한 실시예에 한정되지 않으며, 다양한 응용이 가능하다. On the other hand, the semiconductor package according to the present invention described above is not limited to the above-described embodiment, various applications are possible.

또한, 전술된 실시예에서는 반도체 패키지를 예로 들어 설명하였으나, 이에 한정되지 않으며 접지층이 형성된 기판을 갖는 장치라면 다양하게 적용될 수 있다.
In addition, in the above-described embodiment, the semiconductor package has been described as an example. However, the present invention is not limited thereto and may be variously applied to any device having a substrate on which a ground layer is formed.

100: 반도체 패키지
11: 기판
12: 배선 패턴
13: 접지층 13': 팽창 수용부
13b: 홈부 13d: 연결부
13c: 관통부
14: 몰드부 15: 실드부
16: 절연층 17: 도전성 비아
18: 외부 접지 단자 19: 접지 비아
20: 실장용 전극 30: 전자 부품 100: semiconductor package
11: substrate
12: wiring pattern
13: ground layer 13 ': expansion receiver
13b: groove 13d: connection
13c: penetration
14: mold portion 15: shield portion
16: insulating layer 17: conductive via
18: External ground terminal 19: Ground via
20: mounting electrode 30: electronic component

Claims (9)

적어도 하나의 접지층을 구비하는 기판;
상기 기판의 일면에 실장되는 적어도 하나의 전자 부품; 및
상기 접지층과 전기적으로 연결되는 적어도 하나의 접지 비아를 포함하며,
상기 접지층은 열팽창 시, 팽창되는 부분을 수용하는 팽창 수용부를 포함하고,
상기 접지 비아 중 적어도 하나는, 상기 팽창 수용부와 인접한 위치에서 상기 접지층에 접합되어 상기 접지층의 팽창을 억제하는 반도체 패키지.
A substrate having at least one ground layer;
At least one electronic component mounted on one surface of the substrate; And
At least one ground via in electrical connection with the ground layer,
The ground layer includes an expansion receiving portion for receiving a portion to be expanded when thermal expansion,
At least one of the ground vias is bonded to the ground layer at a position adjacent to the expansion receiving portion to suppress expansion of the ground layer.
제1항에 있어서, 상기 팽창 수용부는,
상기 접지층을 다수 개로 분할하는 관통 분할부를 포함하는 반도체 패키지.
The method of claim 1, wherein the expansion receiving portion,
A semiconductor package comprising a through divider for dividing the ground layer into a plurality.
제1항에 있어서, 상기 팽창 수용부는,
상기 접지층의 가장자리를 따라 홈의 형태로 형성되는 적어도 하나의 홈부를 포함하는 반도체 패키지.
The method of claim 1, wherein the expansion receiving portion,
And at least one groove formed along the edge of the ground layer in the form of a groove.
제1항에 있어서, 상기 팽창 수용부는,
상기 접지층의 가장자리와 인접한 위치에서 관통 구멍 형태로 형성되는 적어도 하나의 관통부를 포함하는 반도체 패키지.
The method of claim 1, wherein the expansion receiving portion,
And at least one through portion formed in a through hole at a position adjacent to an edge of the ground layer.
제4항에 있어서, 상기 관통부는,
상기 접지층의 가장자리를 따라 다수 개가 나란하게 배치되는 반도체 패키지.
The method of claim 4, wherein the through part,
A plurality of semiconductor packages are arranged side by side along the edge of the ground layer.
삭제delete 삭제delete 제1항에 있어서,
상기 전자 부품을 수용하며, 상기 접지층과 전기적으로 연결되는 도전성의 실드부를 더 포함하는 반도체 패키지.
The method of claim 1,
And a conductive shield part accommodating the electronic component and electrically connected to the ground layer.
제8항에 있어서, 상기 실드부는,
상기 기판의 측면에서 노출되는 상기 접지층에 접합되는 반도체 패키지.The method of claim 8, wherein the shield portion,
And a semiconductor package bonded to the ground layer exposed at the side of the substrate.
KR1020110131947A 2011-12-09 2011-12-09 Semiconductor package KR101350610B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110131947A KR101350610B1 (en) 2011-12-09 2011-12-09 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110131947A KR101350610B1 (en) 2011-12-09 2011-12-09 Semiconductor package

Publications (2)

Publication Number Publication Date
KR20130065196A KR20130065196A (en) 2013-06-19
KR101350610B1 true KR101350610B1 (en) 2014-01-13

Family

ID=48861881

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110131947A KR101350610B1 (en) 2011-12-09 2011-12-09 Semiconductor package

Country Status (1)

Country Link
KR (1) KR101350610B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10304766B2 (en) 2017-08-11 2019-05-28 Samsung Electronics Co., Ltd. Semiconductor package having a circuit pattern

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111287A (en) * 2007-10-31 2009-05-21 Fujitsu Media Device Kk Electronic component module and circuit board thereof
JP2010129874A (en) 2008-11-28 2010-06-10 Toshiba Corp Printed wiring board
JP2011187779A (en) * 2010-03-10 2011-09-22 Panasonic Corp Module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111287A (en) * 2007-10-31 2009-05-21 Fujitsu Media Device Kk Electronic component module and circuit board thereof
JP2010129874A (en) 2008-11-28 2010-06-10 Toshiba Corp Printed wiring board
JP2011187779A (en) * 2010-03-10 2011-09-22 Panasonic Corp Module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10304766B2 (en) 2017-08-11 2019-05-28 Samsung Electronics Co., Ltd. Semiconductor package having a circuit pattern
US10714416B2 (en) 2017-08-11 2020-07-14 Samsung Electronics Co., Ltd. Semiconductor package having a circuit pattern

Also Published As

Publication number Publication date
KR20130065196A (en) 2013-06-19

Similar Documents

Publication Publication Date Title
KR101288284B1 (en) Semiconductor package manufacturing method
KR101171512B1 (en) Method for manufacturing semiconductor package
KR101274460B1 (en) Semiconductor package and manufacturing method threrof
KR101616625B1 (en) Semiconductor package and method of manufacturing the same
US9706661B2 (en) Electronic device module and manufacturing method thereof
US20100109132A1 (en) Chip package and manufacturing method thereof
KR101153570B1 (en) Semiconductor package module
KR101250737B1 (en) Semiconductor package and method for manufacturing the same
KR20120045893A (en) Semiconductor package module
KR20170097345A (en) Electronic component module and manufacturing mehthod therof
US9780047B1 (en) Semiconductor package
US9887163B2 (en) Semiconductor package and method of manufacturing the same
KR20200123572A (en) Electronic component module and method for fabricating the same
KR102520212B1 (en) Electronic component module and manufacturing mehthod therof
KR20130042171A (en) Semiconductor package and method for manufacturing thereof
KR101141443B1 (en) Method for manufacturing semiconductor package
US10897811B2 (en) Electronic device module
US9343391B2 (en) Semiconductor package and method of manufacturing the same
KR101350610B1 (en) Semiconductor package
KR20120039338A (en) Semiconductor package
KR102505198B1 (en) Electronic component module and manufacturing mehthod therof
KR101153536B1 (en) High frequency package
KR20190129650A (en) Electronic component module and manufacturing mehthod therof
KR20130062967A (en) Semiconductor package and manufacturing method threrof
KR20130036036A (en) Semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 7