KR20130042171A - Semiconductor package and method for manufacturing thereof - Google Patents

Semiconductor package and method for manufacturing thereof Download PDF

Info

Publication number
KR20130042171A
KR20130042171A KR1020110106317A KR20110106317A KR20130042171A KR 20130042171 A KR20130042171 A KR 20130042171A KR 1020110106317 A KR1020110106317 A KR 1020110106317A KR 20110106317 A KR20110106317 A KR 20110106317A KR 20130042171 A KR20130042171 A KR 20130042171A
Authority
KR
South Korea
Prior art keywords
substrate
ground via
semiconductor package
shield
protrusion
Prior art date
Application number
KR1020110106317A
Other languages
Korean (ko)
Inventor
최수기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110106317A priority Critical patent/KR20130042171A/en
Publication of KR20130042171A publication Critical patent/KR20130042171A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PURPOSE: A semiconductor package and a manufacturing method thereof are provided to efficiently shield an electromagnetic wave by including a shielding unit formed on the outer side of a mold unit. CONSTITUTION: A substrate includes at least one protrusion part(11a). At least one via is formed in the protrusion part. At least one electronic component(16) is mounted on one side of the substrate. A mold unit(14) seals the electronic component. A shielding unit(15) receives the mold unit and is electrically connected to a ground via.

Description

반도체 패키지 및 그의 제조 방법{SEMICONDUCTOR PACKAGE AND METHOD FOR MANUFACTURING THEREOF}Semiconductor package and manufacturing method therefor {SEMICONDUCTOR PACKAGE AND METHOD FOR MANUFACTURING THEREOF}

본 발명은 반도체 패키지 및 그의 제조 방법에 관한 것으로, 더욱 상세하게는 패키지에 포함된 수동소자 또는 반도체 칩 등을 외력으로부터 보호하면서 동시에 전자파 간섭 및 전자파 내성이 강한 반도체 패키지 및 그의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package and a method of manufacturing the same, and more particularly, to a semiconductor package and a method of manufacturing the same, which are strong in electromagnetic interference and electromagnetic resistance while protecting passive elements or semiconductor chips and the like contained in the package from external forces.

최근 전자제품 시장은 휴대용으로 급격히 그 수요가 증가하고 있으며, 이를 만족하기 위해 이들 시스템에 실장되는 전자 부품들의 소형화 및 경량화가 요구되고 있다. Recently, the market for electronic products is rapidly increasing in demand, and in order to satisfy this demand, miniaturization and weight reduction of electronic components mounted in these systems are required.

이러한 전자 부품들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 원칩화하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 소자들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구되고 있다.In order to realize miniaturization and light weight of such electronic components, not only a technology for reducing individual sizes of mounting components, but also a system on chip (SOC) technology for one-chip multiple individual components or a plurality of individual components in one package System In Package (SIP) technology that integrates into a system is required.

특히, 휴대용 TV(DMB 또는 DVB) 모듈이나 네트워크 모듈과 같이 고주파 신호를 취급하는 고주파 반도체 패키지는 소형화뿐만 아니라 전자파 간섭(EMI) 또는 전자파 내성(EMS) 특성을 우수하게 구현하기 위해 다양한 전자파 차폐 구조를 구비할 것이 요구되고 있다.In particular, high-frequency semiconductor packages that handle high-frequency signals, such as portable TV (DMB or DVB) modules or network modules, have various electromagnetic shielding structures in order to realize miniaturization and excellent electromagnetic interference (EMI) or electromagnetic immunity (EMS) characteristics. It is required to provide.

일반적인 고주파 반도체 패키지에서, 전자파 차폐를 위한 구조로서 기판에 개별 소자들을 실장한 후 이 개별 소자들을 커버하는 금속 케이스를 이용하는 구조가 널리 알려져 있다. 일반적인 고주파 반도체 패키지에 적용되는 금속 케이스는 개별 소자들을 모두 커버함으로써 외부의 충격으로부터 내부의 개별 소자들을 충격으로부터 보호할 뿐만 아니라 접지와 전기적으로 연결됨으로써 전자파 차폐를 도모하고자 하였다.In a general high frequency semiconductor package, as a structure for shielding electromagnetic waves, a structure using a metal case covering individual elements after mounting individual elements on a substrate is widely known. The metal case applied to the general high frequency semiconductor package covers all the individual elements to protect the internal individual elements from the external shock from the external shock and also is electrically connected to the ground to achieve electromagnetic shielding.

그러나, 이처럼 차폐 실드(Shield)로 금속 케이스를 이용하는 경우, 금속 케이스 자체가 외부 충격에 비교적 강하지 못하며, 기판과 완전 밀착되기 어려워 전자파를 차폐하는 효과가 우수하지 못한 문제점이 있다. 또한, 금속 케이스와 기판의 접지를 전기적으로 연결하기 어렵다는 문제가 있다. However, when using a metal case as a shield (Shield), there is a problem that the metal case itself is not relatively strong to the external impact, it is difficult to be in close contact with the substrate so that the effect of shielding electromagnetic waves is not excellent. In addition, there is a problem that it is difficult to electrically connect the ground of the metal case and the substrate.

본 발명은 내부의 개별 소자를 충격으로부터 보호하면서 동시에 전자파 간섭(EMI) 또는 전자파 내성(EMS) 특성이 우수한 전자파 차폐구조를 갖는 반도체 패키지 및 그의 제조 방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor package and a method for manufacturing the same, which have an electromagnetic shielding structure that is excellent in protecting electromagnetic elements from shocks and at the same time having excellent electromagnetic interference (EMI) or electromagnetic resistance (EMS) characteristics.

또한 본 발명은 차폐 실드가 기판의 접지와 용이하게 전기적으로 반도체 패키지 및 그의 제조 방법을 제공하는 것을 목적으로 한다.It is also an object of the present invention to provide a semiconductor package and a method of manufacturing the shielding shield which are easily electrically connected to the ground of the substrate.

본 발명의 실시예에 따른 반도체 패키지는, 측면에 적어도 하나의 돌출부가 형성되고 상기 돌출부 내에 적어도 하나의 접지 비아가 형성된 기판; 상기 기판의 일면에 실장되는 적어도 하나의 전자 부품; 상기 전자 부품을 밀봉하는 몰드부; 및 상기 몰드부를 수용하며 상기 돌출부에 형성된 상기 접지 비아와 전기적으로 연결되는 도전성의 실드부;를 포함하여 구성될 수 있다. A semiconductor package according to an embodiment of the present invention includes a substrate having at least one protrusion formed on a side thereof and at least one ground via formed in the protrusion; At least one electronic component mounted on one surface of the substrate; A mold part sealing the electronic component; And a conductive shield part accommodating the mold part and electrically connected to the ground via formed on the protrusion part.

본 실시예에 있어서 상기 돌출부는, 상부면이 경사면 또는 곡면으로 형성될 수 있다. In the present embodiment, the protrusion, the upper surface may be formed as an inclined surface or curved surface.

본 실시예에 있어서 상기 접지 비아는, 상기 돌출부의 상부면으로 일단이 노출될 수 있다. In the present embodiment, one end of the ground via may be exposed to an upper surface of the protrusion.

본 실시예에 있어서 상기 접지 비아는, 상기 실드부와 접합되는 접합면이 경사면 또는 곡면으로 형성될 수 있다. In the present embodiment, the ground via may have a joint surface joined to the shield portion to be inclined or curved.

본 실시예에 있어서 상기 실드부는, 상기 몰드부의 측면보다 상기 돌출부의 상부면에 더 두껍게 형성될 수 있다. In the present embodiment, the shield portion may be formed thicker on the upper surface of the protrusion than the side surface of the mold portion.

또한, 본 발명의 실시예에 따른 반도체 패키지 제조 방법은, 내부에 적어도 하나의 접지 비아가 형성된 기판을 준비하는 단계; 상기 기판의 일면에 전자 부품을 실장하는 단계; 상기 전자 부품을 밀봉하여 몰드부를 형성하는 단계; 및 상기 몰드부를 수용하며, 상기 접지 비아와 전기적으로 연결되는 도전성 실드부를 형성하는 단계;를 포함할 수 있다. In addition, the semiconductor package manufacturing method according to an embodiment of the present invention, preparing a substrate having at least one ground via formed therein; Mounting an electronic component on one surface of the substrate; Sealing the electronic component to form a mold part; And receiving the mold part and forming a conductive shield part electrically connected to the ground via.

본 실시예에 있어서 상기 기판은 측면에 적어도 하나의 돌출부가 형성되고, 상기 돌출부에 상기 접지 비아가 배치될 수 있다. In the present exemplary embodiment, at least one protrusion may be formed on a side of the substrate, and the ground via may be disposed on the protrusion.

본 실시예에 있어서 상기 실드부를 형성하는 단계는, 상기 돌출부의 상부면으로 노출된 상기 접지 비아의 일단과 상기 실드부가 전기적으로 연결되는 단계일 수 있다. In the present exemplary embodiment, the forming of the shield may include electrically connecting one end of the ground via exposed to the upper surface of the protrusion and the shield.

본 실시예에 있어서 상기 접지 비아는, 상기 노출된 일단이 경사면 또는 곡면으로 형성될 수 있다. In the present embodiment, the ground via may have an exposed end in an inclined surface or a curved surface.

본 실시예에 있어서 상기 기판을 준비하는 단계는, 다수개의 개별 반도체 패키지 영역이 형성되어 있는 스트립 형태의 기판을 준비하는 단계일 수 있다. In the present exemplary embodiment, preparing the substrate may include preparing a substrate having a strip shape in which a plurality of individual semiconductor package regions are formed.

본 실시예에 있어서 상기 기판은, 각각의 상기 개별 반도체 패키지 영역을 구분하는 경계선에 대응하여, 상기 기판의 내부에 적어도 하나의 상기 접지 전극이 형성될 수 있다. In the present exemplary embodiment, at least one ground electrode may be formed in the substrate to correspond to a boundary line that separates each of the individual semiconductor package regions.

본 실시예에 있어서 상기 전자 부품을 실장하는 단계는, 상기 개별 반도체 패키지 영역별로 각각 상기 전자 부품을 실장하는 단계일 수 있다. In the present embodiment, the mounting of the electronic component may include mounting the electronic component for each individual semiconductor package region.

본 실시예에 있어서 상기 몰드부를 형성하는 단계는, 모든 상기 개별 반도체 패키지 영역에 일체형으로 상기 몰드부를 형성하는 단계일 수 있다. In the present exemplary embodiment, the forming of the mold part may include forming the mold part integrally with all the individual semiconductor package regions.

본 실시예에 있어서 상기 실드부를 형성하는 단계는, 상기 몰드부가 형성된 기판을 상기 개별 반도체 패키지 영역에 따라 상기 접지 전극이 형성된 위치까지만 절단하는 1차 절단 단계; 상기 1차 절단된 기판에 상기 실드부를 형성하는 단계; 및 상기 실드부가 형성된 기판을 완전히 절단하는 2차 절단 단계;를 포함할 수 있다. In the present exemplary embodiment, the forming of the shield part may include: a first cutting step of cutting the substrate on which the mold part is formed to a position where the ground electrode is formed according to the individual semiconductor package region; Forming the shield part on the first cut substrate; And a second cutting step of completely cutting the substrate on which the shield part is formed.

본 실시예에 있어서 상기 1차 절단 단계는, 칼날의 양 모서리가 곡면 또는 경사면으로 형성된 블레이드를 이용하여 상기 기판을 절단하되, 상기 블레이드의 모서리를 상기 접지 비아와 접촉시키며 상기 접지 비아를 일부 절단하는 단계일 수 있다.In the present exemplary embodiment, the first cutting step may include cutting the substrate by using a blade having both edges of the blade formed with a curved surface or an inclined surface, contacting the edge of the blade with the ground via and partially cutting the ground via. It may be a step.

본 실시예에 있어서 상기 접지 비아를 일부 절단하는 단계는, 상기 접지 비아의 노출면이 경사면 또는 곡면으로 형성되도록 절단하는 단계일 수 있다. In the present embodiment, the step of partially cutting the ground via may be a step of cutting the exposed surface of the ground via to be inclined or curved.

본 실시예에 있어서 상기 2차 절단 단계는, 상기 접지 비아의 형상을 유지하며 상기 기판을 절단하는 단계일 수 있다. In the present embodiment, the second cutting step may be a step of cutting the substrate while maintaining the shape of the ground via.

본 실시예에 있어서 상기 1차 절단된 기판에 상기 실드부를 형성하는 단계는, 스프레이 코팅법을 통해 상기 실드부를 형성하는 단계일 수 있다. In the present exemplary embodiment, the forming of the shield part on the first cut substrate may include forming the shield part through a spray coating method.

본 실시예에 있어서 상기 1차 절단된 기판에 상기 실드부를 형성하는 단계는, 상기 몰드부의 측면보다 상기 접지 비아의 상부면에 더 두껍게 실드부를 형성하는 단계일 수 있다. In the present exemplary embodiment, the forming of the shield portion on the first cut substrate may include forming the shield portion on the upper surface of the ground via thicker than the side surface of the mold portion.

본 발명의 반도체 패키지 및 그의 제조 방법에 따르면, 몰드부에 의해 기판에 실장되는 전자 부품을 외부의 외력으로부터 보호할 수 있을 뿐만 아니라, 몰드부의 외부면에 형성되는 실드부에 의해 전자파 차폐의 효과를 더욱 향상시킬 수 있다. According to the semiconductor package and the manufacturing method thereof of the present invention, not only can the electronic component mounted on the substrate by the mold portion be protected from external force but also the shielding portion formed on the outer surface of the mold portion can provide the effect of electromagnetic shielding. It can be further improved.

또한, 본 발명은 전자파 차폐를 위한 실드부를 접지하기 위해, 기판의 돌출부에 형성된 접지 비아를 이용한다. 따라서, 실드부를 용이하게 접지할 수 있다. In addition, the present invention uses a ground via formed in the protrusion of the substrate to ground the shield for electromagnetic shielding. Therefore, the shield portion can be easily grounded.

또한, 본 발명은 접지 비아의 노출면이 경사면 또는 곡면의 형태로 기판 외부로 노출되므로, 보다 넓은 접촉 면적을 통해 실드부가 접지 비아와 전기적으로 연결될 수 있다. 이에 실드부와 접지 비아 간의 접합 신뢰성을 확보할 수 있다.In addition, since the exposed surface of the ground via is exposed to the outside of the substrate in the form of an inclined surface or a curved surface, the shield portion may be electrically connected to the ground via through a wider contact area. As a result, the bonding reliability between the shield and the ground via can be secured.

더하여, 스프레이 코팅법을 통해 실드부를 형성하는 경우, 돌출부 상부에 형성되는 실드부의 두께를 확보할 수 있으므로, 실드부와 접지 비아와의 접합 신뢰성을 더욱 확보할 수 있다. In addition, when the shield portion is formed through the spray coating method, the thickness of the shield portion formed on the upper portion of the protrusion can be ensured, thereby further securing the bonding reliability between the shield portion and the ground via.

도 1은 본 발명의 실시예에 따른 반도체 패키지의 단면도.
도 2는 도 1에 도시된 반도체 패키지의 사시도.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 반도체 패키지의 제조 방법을 공정순으로 도시한 공정 단면도.
도 4는 본 발명의 실시예에 따른 반도체 패키지의 제조 방법을 개략적으로 나타내는 흐름도. 1 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention.
FIG. 2 is a perspective view of the semiconductor package shown in FIG. 1. FIG.
3A to 3F are cross-sectional views illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention in the order of process.
4 is a flowchart schematically illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention.

본 발명의 상세한 설명에 앞서, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시예에 불과할 뿐, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다. Prior to the detailed description of the present invention, the terms or words used in the present specification and claims should not be construed as limited to ordinary or preliminary meaning, and the inventor may designate his own invention in the best way It should be construed in accordance with the technical idea of the present invention based on the principle that it can be appropriately defined as a concept of a term to describe it. Therefore, the embodiments described in the present specification and the configurations shown in the drawings are merely the most preferred embodiments of the present invention, and are not intended to represent all of the technical ideas of the present invention. Therefore, various equivalents It should be understood that water and variations may be present.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음을 유의해야 한다. 또한, 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In this case, it should be noted that like elements are denoted by like reference numerals as much as possible. Further, the detailed description of known functions and configurations that may obscure the gist of the present invention will be omitted. For the same reason, some of the elements in the accompanying drawings are exaggerated, omitted, or schematically shown, and the size of each element does not entirely reflect the actual size.

이하, 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 반도체 패키지의 단면도이고 도 2는 도 1에 도시된 반도체 패키지의 사시도이다.1 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention, and FIG. 2 is a perspective view of the semiconductor package shown in FIG. 1.

도 1 및 도 2에 도시된 바와 같이, 본 실시예에 따른 반도체 패키지(10)는, 기판(11), 전자 부품(16), 몰드부(14) 및 실드부(15)를 포함하여 구성된다.As shown in FIG. 1 and FIG. 2, the semiconductor package 10 according to the present embodiment includes a substrate 11, an electronic component 16, a mold part 14, and a shield part 15. .

기판(11)은 상면에 적어도 하나의 전자 부품(16)이 실장된다. 기판(11)은 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 세라믹 기판, 인쇄 회로 기판, 유연성 기판 등)이 이용될 수 있다. At least one electronic component 16 is mounted on an upper surface of the substrate 11. The substrate 11 may use various kinds of substrates (eg, ceramic substrates, printed circuit boards, flexible substrates, etc.) well known in the art.

기판(11)의 상면에는 전자 부품(16)을 실장하기 위한 실장용 전극(20)이나 실장용 전극(20)들 상호간을 전기적으로 연결하는 회로 패턴(도시되지 않음)이 형성될 수 있다. 또한, 기판(11)은 복수의 층으로 형성된 다층 기판일 수 있으며, 각 층 사이에는 전기적 연결을 형성하기 위한 배선 패턴(12)이 형성될 수 있다. A mounting pattern 20 for mounting the electronic component 16 or a circuit pattern (not shown) for electrically connecting the mounting electrodes 20 to each other may be formed on the upper surface of the substrate 11. In addition, the substrate 11 may be a multi-layered substrate formed of a plurality of layers, and a wiring pattern 12 for forming an electrical connection may be formed between each layer.

또한, 본 실시예에 따른 기판(11)은 상면에 형성되는 실장용 전극(20), 기판(11) 내부에 형성되는 배선 패턴(12) 등과 전기적으로 연결되는 외부 접속 단자(18), 그리고 이들 상호 간을 전기적으로 연결하는 도전성 비아(17)를 포함할 수 있다. In addition, the substrate 11 according to the present embodiment includes an external connection terminal 18 electrically connected to a mounting electrode 20 formed on an upper surface, a wiring pattern 12 formed in the substrate 11, and the like. The conductive via 17 may be electrically connected to each other.

특히, 본 실시예에 따른 기판(11)은 접지 비아(via, 19)를 적어도 하나 포함하는 것을 특징으로 한다. 본 실시예에 따른 접지 비아(19)는 기판(11)의 양단에서 돌출된 돌출부(11a)에 형성될 수 있으며, 후술되는 실드부(15)와 전기적으로 연결될 수 있다. 이때, 실드부(15)는 기판(11)의 외부로 노출되는 접지 비아(19)의 일단 즉, 상부면에 접합되며 접지 비아(19)와 연결된다.In particular, the substrate 11 according to the present embodiment is characterized by including at least one ground via 19. The ground via 19 according to the present exemplary embodiment may be formed in the protrusion 11a protruding from both ends of the substrate 11, and may be electrically connected to the shield 15, which will be described later. In this case, the shield 15 is bonded to one end of the ground via 19 exposed to the outside of the substrate 11, that is, the top surface, and is connected to the ground via 19.

다수의 접지 비아(19)를 이용하는 경우, 보다 넓은 접촉 면적으로 실드부(15)와 접지 비아(19)이 전기적으로 연결되므로, 실드부(15)와 접지 패턴(13)간의 전기적인 신뢰성을 확보할 수 있다. When using a plurality of ground vias 19, the shield portion 15 and the ground via 19 are electrically connected to a wider contact area, thereby ensuring electrical reliability between the shield portion 15 and the ground pattern 13. can do.

따라서, 접지 비아(19)는 적어도 하나가 형성될 수 있으며, 필요에 따라 다수개가 형성될 수 있다. 이 경우, 접지 비아(19)는 기판(11)의 돌출부(11a)를 일렬로 배치될 수 있다. 그러나 이에 한정되지 않으며 다양한 응용이 가능하다. Therefore, at least one ground via 19 may be formed, and a plurality of ground vias 19 may be formed as necessary. In this case, the ground vias 19 may arrange the protrusions 11a of the substrate 11 in a line. However, the present invention is not limited thereto and various applications are possible.

또한, 도 1에서는 기판(11)의 양 측면에 각각 비아(19)가 형성되는 경우를 도시하고 있으나, 어느 한 측면에만 형성되는 것도 가능하며, 사각 형상의 기판(11) 네 측면에 모두 형성되는 것도 가능하다.In addition, although FIG. 1 illustrates the case where the vias 19 are formed on both side surfaces of the substrate 11, the vias 19 may be formed on only one side surface. It is also possible.

접지 비아(19)는 기판(11)의 접지 패턴(13)과 전기적으로 연결된다. 접지 패턴(13)은 기판(11) 내부에 형성된 배선 패턴(12) 중 하나일 수 있으며, 외부 접속 단자(18)를 통해 외부와도 전기적으로 연결될 수 있다.The ground via 19 is electrically connected to the ground pattern 13 of the substrate 11. The ground pattern 13 may be one of the wiring patterns 12 formed in the substrate 11, and may be electrically connected to the outside through the external connection terminal 18.

도 1을 참조하면, 접지 패턴(13)은 기판(11) 내부에서 금속층(즉 배선 패턴의 일부)의 형태로 형성되는 경우를 도시하고 있으나 본 실시예는 이에 한정되지 않는다. 즉 본 실시예에 따른 접지 패턴(13)은 기판(11)의 하부면에 형성될 수도 있다.Referring to FIG. 1, the ground pattern 13 is formed in the form of a metal layer (ie, a part of a wiring pattern) inside the substrate 11, but the present embodiment is not limited thereto. That is, the ground pattern 13 according to the present embodiment may be formed on the lower surface of the substrate 11.

이러한 접지 비아(19)는 도전성 비아(17)의 제조 방법과 동일하게 제조될 수 있다. 따라서, 기판(11) 제조 시 도전성 비아(17)를 형성하는 과정에서 함께 형성될 수 있다. This ground via 19 may be manufactured in the same manner as the method of manufacturing the conductive via 17. Therefore, the conductive vias 17 may be formed together when the substrate 11 is manufactured.

또한, 본 실시예에 따른 기판(11)은 내부에 전자 부품(16)을 실장하기 위한 별도의 캐비티(cavity; 도시되지 않음)가 부가적으로 형성될 수도 있다.In addition, in the substrate 11 according to the present exemplary embodiment, a separate cavity (not shown) may be additionally formed therein for mounting the electronic component 16 therein.

또한 본 실시예에 따른 기판(11)은 적어도 어느 한 측면에 돌출부(11a)가 형성된다. 돌출부(11a)는 기판(11)의 하부가 기판(11)의 상부보다 더 돌출되어 형성된다. 이에 따라, 본 실시예에 따른 기판(11)은 하부면이 상부면보다 넓은 면적으로 형성될 수 있다. In addition, the substrate 11 according to the present exemplary embodiment has a protrusion 11a formed on at least one side thereof. The protrusion 11a is formed such that the lower portion of the substrate 11 protrudes more than the upper portion of the substrate 11. Accordingly, the substrate 11 according to the present exemplary embodiment may have a lower surface having a wider area than the upper surface.

또한 돌출부(11a)의 상부면은 경사지게 형성될 수 있다. 보다 구체적으로, 돌출부(11a)의 상부면은 기판(11)의 외측으로 갈수록 기판(11)의 두께를 감소시키는 형태로 형성될 수 있다. 이에 따라 돌출부(11a)의 상부면은 경사면으로 형성될 수 있으며, 도 1에 도시된 바와 같이 곡면으로 형성될 수도 있다. In addition, the upper surface of the protrusion 11a may be formed to be inclined. More specifically, the upper surface of the protrusion 11a may be formed to reduce the thickness of the substrate 11 toward the outside of the substrate 11. Accordingly, the upper surface of the protrusion 11a may be formed as an inclined surface, and may be formed as a curved surface as shown in FIG.

또한 돌출부(11a)는 도 2에 도시된 바와 같이 기판(11)의 어느 한 측면 또는 양 측면을 따라 전체적으로 길게 돌출될 수 있다. 그러나 본 발명은 이에 한정되지 않는다. 즉, 기판(11)의 네 측면에 모두 돌출부(11a)가 형성되도록 구성할 수 있으며, 측면의 전체가 아닌, 일부분에만 돌출되도록 형성하는 것도 가능하다. In addition, the protrusion 11a may protrude entirely along one or both sides of the substrate 11 as shown in FIG. 2. However, the present invention is not limited thereto. That is, all four side surfaces of the substrate 11 may be configured such that the protrusions 11a are formed, and the protrusions 11a may be formed to protrude only on a part of the substrate 11.

이러한 돌출부(11a)에는 전술한 접지 비아(19)가 배치된다. 그리고 접지 비아(19)의 상부면은 돌출부(11a)의 상부면을 통해 기판(11)의 외부로 노출된다. The above-described ground via 19 is disposed in the protrusion 11a. The upper surface of the ground via 19 is exposed to the outside of the substrate 11 through the upper surface of the protrusion 11a.

따라서, 접지 비아(19)의 상부면은 돌출부(11a)의 상부면이 형성하는 경사면이나 곡면과 동일한 면을 이룬다. 이에 접지 비아(19)의 상부면도 수평 단면이 아닌, 경사면이나 곡면으로 노출되므로, 보다 넓은 면적이 외부로 노출될 수 있다. Therefore, the upper surface of the ground via 19 forms the same surface as the inclined surface or curved surface formed by the upper surface of the protrusion 11a. Accordingly, since the upper surface of the ground via 19 is also exposed to an inclined surface or a curved surface rather than a horizontal cross section, a larger area may be exposed to the outside.

구체적으로, 접지 비아(19)의 수평 단면을 기준으로, 45°~ 60°의 각도를 형성하도록 접지 비아(19)의 상부면을 형성할 수 있다. 이 경우 접지 비아(19)의 수평 단면을 기준으로 12%(45°) ~ 71.5%(60°)의 면적이 더 노출될 수 있다. Specifically, the upper surface of the ground via 19 may be formed to form an angle of 45 ° to 60 ° based on the horizontal cross section of the ground via 19. In this case, an area of 12% (45 °) to 71.5% (60 °) may be further exposed based on the horizontal cross section of the ground via 19.

이와 같이 구성되는 본 실시예에 따른 돌출부(11a)는 후술되는 반도체 패키지(100) 제조 방법에서 따른 2단계에 걸친 절단 공정에 의해 형성될 수 있다. 이에 대해서는 반도체 패키지 제조 방법에 대한 설명에서 보다 상세히 설명하기로 한다.
The protrusion 11a according to the present exemplary embodiment configured as described above may be formed by a two-step cutting process according to the method of manufacturing the semiconductor package 100 described later. This will be described in more detail in the description of the method for manufacturing a semiconductor package.

몰드부(14)는 기판(11) 상에 실장된 전자 부품(16) 사이에 충진됨으로써, 전자 부품(16) 간의 전기적인 단락을 방지할 뿐만 아니라, 전자 부품(16)을 외부에서 둘러싼 형태로 고정함으로써 외부의 충격으로부터 전자 부품(16)을 안전하게 보호한다. 몰드부(14)는 몰딩(molding) 방식에 의해 형성될 수 있으며, 이 경우 에폭시 몰드 컴파운드(EMC: Epoxy Mold Compound)가 몰드부(14)의 재질로 사용할 수 있다. 그러나 본 발명은 이에 한정되지 않으며, 몰드부(14)를 형성하기 위해 필요에 따라 반경화 상태의 수지를 압착하는 방법을 이용하는 등 다양한 방법이 이용될 수 있다.
The mold part 14 is filled between the electronic components 16 mounted on the substrate 11, thereby preventing electrical shorts between the electronic components 16, and also enclosing the electronic components 16 from the outside. The fixing securely protects the electronic component 16 from external shocks. The mold part 14 may be formed by a molding method, and in this case, an epoxy mold compound (EMC) may be used as the material of the mold part 14. However, the present invention is not limited thereto, and various methods may be used, such as using a method of compressing a semi-cured resin as necessary to form the mold part 14.

실드부(15)는 몰드부(14)를 내부에 수용하는 형태로 형성된다. 즉, 몰드부(14)에 밀착하여 몰드부(14)의 외부면을 덮도록 형성된다. The shield part 15 is formed to receive the mold part 14 therein. That is, it is formed to be in close contact with the mold portion 14 to cover the outer surface of the mold portion 14.

실드부(15)는 전자파 차폐를 위해 필수적으로 접지되어야 한다. 이를 위해 본 실시예에 따른 반도체 패키지(10)는 실드부(15)가 접지 비아(19)를 통해 접지 패턴(13)과 전기적으로 연결된다. Shield portion 15 should be essentially grounded for electromagnetic shielding. To this end, in the semiconductor package 10 according to the present exemplary embodiment, the shield 15 is electrically connected to the ground pattern 13 through the ground via 19.

보다 구체적으로, 본 실시예에 따른 실드부(15)는 기본적으로 몰드부(14)의 외부면을 따라 형성되며, 기판(11) 즉, 돌출부(11a)의 상부면까지 연장되어 형성된다. 그리고 기판(11)의 돌출부(11a) 상부면에 노출된 접지 비아(19)의 일단 즉, 상부면과 접촉하며 물리적, 전기적으로 연결된다. More specifically, the shield part 15 according to the present exemplary embodiment is basically formed along the outer surface of the mold part 14 and extends to the upper surface of the substrate 11, that is, the protrusion part 11a. In addition, one end of the ground via 19 exposed on the upper surface of the protrusion 11a of the substrate 11, that is, the upper surface of the ground via 19 is in contact with each other and is physically and electrically connected to the upper surface of the substrate 11.

이러한 실드부(15)는 도전성을 갖는 다양한 재료로 형성될 수 있다. 예를 들어, 실드부(15)는 도전성 분말을 포함하는 수지재로 형성되거나, 직접 금속 박막을 형성하여 완성될 수 있다. 금속 박막을 형성하는 경우 스퍼터링, 기상증착법, 전해 도금, 비전해 도금과 같은 다양한 기술들이 사용될 수 있다. The shield part 15 may be formed of various materials having conductivity. For example, the shield part 15 may be formed of a resin material containing conductive powder or may be completed by directly forming a metal thin film. When forming a metal thin film, various techniques such as sputtering, vapor deposition, electrolytic plating, and electroless plating may be used.

특히 본 실시예에 따른 실드부(15)는 스프레이 코팅법으로 형성된 금속 박막일 수 있다. 스프레이 코팅법은 균일한 도포막을 형성할 수 있으며 다른 공정에 비해 설비 투자에 소요되는 비용이 적은 장점이 있다. 그러나 이에 한정되지 않으며 스크린 프린팅 방식을 통해 금속 박막을 형성하여 실드부(15)로 이용하는 등 다양한 응용이 가능하다. In particular, the shield part 15 according to the present embodiment may be a metal thin film formed by a spray coating method. The spray coating method can form a uniform coating film and has the advantage of low cost of equipment investment compared to other processes. However, the present invention is not limited thereto, and a variety of applications are possible, such as forming a metal thin film through a screen printing method and using the shield portion 15.

한편, 스프레이 코팅법을 이용하여 실드부(15)를 형성하는 경우, 본 실시예에 따른 반도체 패키지(100)는 실드부(15)와 접지 비아(19) 간의 접합 신뢰성을 높일 수 있다. 이에 대해 구체적으로 설명하면 다음과 같다. On the other hand, when the shield portion 15 is formed using the spray coating method, the semiconductor package 100 according to the present exemplary embodiment may increase the bonding reliability between the shield portion 15 and the ground via 19. This will be described in detail.

일반적으로 스프레이 코팅법은 반도체 패키지(100)의 상부에서 도전성 물질을 분사하여 금속 박막을 형성한다. 이에 따라 몰드부(14)의 상부면에는 적당한 두께의 금속 박막이 형성된다. 그러나, 몰드부(14, 또는 기판)의 측면에는 분사된 도전성 물질이 흘러내리거나 분사액이 제대로 분사되지 않는 등의 문제로 인해 원하는 두께로 금속 박막을 형성하기 어렵다. In general, the spray coating method sprays a conductive material on the semiconductor package 100 to form a metal thin film. As a result, a metal thin film having an appropriate thickness is formed on the upper surface of the mold portion 14. However, it is difficult to form a metal thin film to a desired thickness due to problems such as sprayed conductive material flows down or injection liquid is not properly sprayed on the side of the mold portion 14 or the substrate.

따라서, 접지 비아(19)가 기판(11)의 측면을 통해만 노출되고, 기판(11) 측면에 금속 박막의 두께가 얇게 형성되는 경우, 접지 비아(19)와 실드부(15) 사이의 접합력이 약해져 접합 신뢰도가 낮아지는 문제가 있다. Therefore, when the ground via 19 is exposed only through the side surface of the substrate 11 and a thin metal thin film is formed on the side surface of the substrate 11, the bonding force between the ground via 19 and the shield portion 15 is formed. There is a problem that this weakens and the joining reliability is lowered.

그러나 본 실시예에 따른 접지 비아(19)는 수직한 기판(11)의 측면에 노출되지 않고, 돌출부(11a)의 상부면을 통해 노출된다. 따라서, 분사된 도전성 물질은 몰드부(14)의 측면을 따라 흘러내리다가 돌출부(11a)의 상부면 즉, 접지 비아(19)가 노출된 위치에 모이며 머무르며 경화된다. However, the ground via 19 according to the present embodiment is not exposed to the side of the vertical substrate 11 but is exposed through the upper surface of the protrusion 11a. Accordingly, the sprayed conductive material flows down the side of the mold portion 14 and collects and stays at the upper surface of the protrusion 11a, that is, the ground via 19, and is cured.

이로 인해, 본 실시예에 따른 실드부(15)는 접지 비아(19)와 실드부(15)가 접합되는 부분(즉, 돌출부 상부면)이 몰드부(14)의 측면에 형성되는 부분의 두께보다 두껍게 형성된다. 따라서 실드부(15)가 보다 견고하게 접지 비아(19)와 접합될 수 있으므로 접합 신뢰도를 확보할 수 있다.
For this reason, the shield portion 15 according to the present embodiment has a thickness of a portion at which the ground via 19 and the shield portion 15 are joined (that is, the protrusion upper surface) are formed on the side surface of the mold portion 14. It is formed thicker. Therefore, since the shield part 15 can be more firmly bonded to the ground via 19, it is possible to secure the bonding reliability.

이상에서 전술한 본 실시예에 따른 반도체 패키지(10)는 몰드부(14)에 의해 기판(11)에 실장되는 전자 부품(16)을 외부의 외력으로부터 보호할 수 있을 뿐만 아니라, 몰드부(14)의 외부면에 형성되는 실드부(15)에 의해 전자파 차폐의 효과를 더욱 향상시킬 수 있다. The semiconductor package 10 according to the present exemplary embodiment described above can not only protect the electronic component 16 mounted on the substrate 11 by the mold portion 14 from external force, but also the mold portion 14. Shield portion 15 formed on the outer surface of the) can further improve the effect of electromagnetic shielding.

또한, 전자파 차폐를 위한 실드부(15)를 접지하기 위해, 기판(11)의 돌출부(11a)에 형성된 접지 비아(19)를 이용함으로써, 실드부(15)를 용이하게 접지할 수 있다. In addition, in order to ground the shield 15 for shielding electromagnetic waves, the shield 15 may be easily grounded by using the ground via 19 formed in the protrusion 11a of the substrate 11.

또한, 접지 비아(19)의 노출면이 경사면 또는 곡면의 형태로 기판 외부로 노출되므로, 보다 넓은 접촉 면적을 통해 실드부(15)가 접지 비아(19)와 전기적으로 연결될 수 있다. 이에 실드부(15)와 접지 비아(19) 간의 접합 신뢰성을 확보할 수 있다.In addition, since the exposed surface of the ground via 19 is exposed to the outside of the substrate in the form of an inclined surface or a curved surface, the shield portion 15 may be electrically connected to the ground via 19 through a wider contact area. As a result, it is possible to secure the bonding reliability between the shield unit 15 and the ground via 19.

더하여, 스프레이 코팅법을 통해 실드부(15)를 형성하는 경우, 돌출부(11a) 상부에 형성되는 실드부(15)의 두께를 확보할 수 있으므로, 실드부(15)와 접지 비아(19)와의 접합 신뢰성을 더욱 확보할 수 있다.
In addition, when the shield portion 15 is formed through the spray coating method, the thickness of the shield portion 15 formed on the upper portion of the protrusion 11a can be ensured, so that the shield portion 15 and the ground via 19 Bonding reliability can be further secured.

한편, 본 발명에 따른 반도체 패키지는 스트립 형태의 기판 상에 다수의 패키지가 동시에 형성된 후, 절단(즉 dicing)을 통해 개별 반도체 패키지로 형성될 수 있다. 이하에서는 전술한 반도체 패키지의 제조 방법을 설명하기로 한다. 한편, 이하의 설명에서 반도체 패키지의 제조 방법은 전술된 반도체 패키지를 제조하는 방법이므로, 동일한 구성요소에 대한 상세한 설명은 생략한다. 또한 동일한 구성 요소에 대해서는 동일한 부호를 통해 설명하기로 한다.
Meanwhile, the semiconductor package according to the present invention may be formed into individual semiconductor packages through cutting (that is, dicing) after a plurality of packages are simultaneously formed on a strip-shaped substrate. Hereinafter, a method of manufacturing the above-described semiconductor package will be described. In the following description, since the method for manufacturing a semiconductor package is a method for manufacturing the above-described semiconductor package, detailed description of the same components will be omitted. In addition, the same components will be described with the same reference numerals.

도 3a 내지 도 3f는 본 발명의 실시예에 따른 반도체 패키지의 제조 방법을 공정순으로 도시한 공정 단면도이고, 도 4는 본 발명의 실시예에 따른 반도체 패키지의 제조 방법을 개략적으로 나타내는 흐름도이다. 3A to 3F are cross-sectional views illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention, and FIG. 4 is a flowchart schematically illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention.

먼저 도 3a를 참조하면, 본 발명의 실시예에 따른 반도체 패키지 제조 방법은 기판(11)을 준비하는 단계(S10)로부터 시작된다.Referring first to FIG. 3A, a method of manufacturing a semiconductor package according to an embodiment of the present invention starts from preparing a substrate 11 (S10).

본 실시예에 따른 기판(11)은 다층 복수의 층으로 형성된 다층 회로 기판일 수 있다. 각 층 사이에는 전기적으로 연결되는 패턴들이 형성될 수 있다. 보다 구체적으로는 도 1에 도시된 배선 패턴(12), 외부 접지 단자(18), 실장용 전극(20), 도전성 비아(17), 접지 비아(19) 등이 형성될 수 있다.The substrate 11 according to the present exemplary embodiment may be a multilayer circuit board formed of a plurality of multilayer layers. Electrically connected patterns may be formed between each layer. More specifically, the wiring pattern 12, the external ground terminal 18, the mounting electrode 20, the conductive via 17, the ground via 19, and the like illustrated in FIG. 1 may be formed.

또한, 본 실시예에 따른 기판(11)은 스트립의 형태의 기판(이하 스트립 기판)을 이용한다. 스트립 기판(11)은 다수의 개별 반도체 패키지(10)를 동시에 제조하기 형성하기 위한 것으로, 스트립 기판(11) 상에는 다수의 개별 반도체 패키지 영역(A)이 구분되어 있으며, 이러한 다수의 개별 반도체 패키지 영역(A)별로 반도체 패키지(10)가 제조된다. In addition, the substrate 11 according to the present embodiment uses a substrate in the form of a strip (hereinafter referred to as a strip substrate). The strip substrate 11 is for forming a plurality of individual semiconductor packages 10 at the same time, and a plurality of individual semiconductor package regions A are divided on the strip substrate 11, and the plurality of individual semiconductor package regions The semiconductor package 10 is manufactured for each (A).

본 실시예에 따른 스트립 기판(11)은 개별 반도체 패키지 영역들(A)이 서로 접하는 경계 부분에 인접하게 접지 비아(19)가 배치된다. 이에 따라 후술되는 2차 절단 단계(도 4의 S15)에서 상기한 경계 부분을 따라 기판(11)을 절단하게 되면 접지 비아(19)는 기판(11)의 절단면에 인접하게 배치된다.In the strip substrate 11 according to the present exemplary embodiment, the ground via 19 is disposed adjacent to a boundary portion where the individual semiconductor package regions A contact each other. Accordingly, when the substrate 11 is cut along the boundary portion in the second cutting step (S15 of FIG. 4) described later, the ground via 19 is disposed adjacent to the cut surface of the substrate 11.

한편, 본 실시예에서는 접지 비아(19)가 기판(11)의 외부로 노출되지 않고 기판(11)의 내부에 형성되는 경우를 예로 들고 있다. 그러나 본 발명은 이에 한정되지 않으며, 접지 비아(19)의 상단면이 기판(11)의 상부면으로 노출된 형태의 기판을 이용할 수도 있다.
In the present embodiment, the ground via 19 is formed inside the substrate 11 without being exposed to the outside of the substrate 11 as an example. However, the present invention is not limited thereto, and a substrate in which the top surface of the ground via 19 is exposed to the top surface of the substrate 11 may be used.

기판(11)이 준비되면, 도 3b에 도시된 바와 같이 전자 부품들(16)을 기판(11)의 일면에 실장하는 단계(S11)가 수행된다. 이때, 전자 부품들(16)은 기판(11)의 모든 개별 반도체 패키지 영역(A)에 반복적으로 실장될 수 있다. 즉 전자 부품(16)은 개별 반도체 패키지 영역(A)별로 동일한 종류, 수량이 동일하게 배치되며 실장될 수 있다.
When the substrate 11 is prepared, as illustrated in FIG. 3B, an operation S11 of mounting the electronic components 16 on one surface of the substrate 11 is performed. In this case, the electronic components 16 may be repeatedly mounted in all individual semiconductor package regions A of the substrate 11. That is, the electronic component 16 may be mounted in the same kind and quantity in each semiconductor package region A.

다음으로, 도 3c에 도시된 바와 같이, 전자 부품(16)을 밀봉하며 기판(11)의 일면에 몰드부(14)를 형성하는 단계(S12)가 수행된다. 본 실시예에 따른 몰드부(14)는 스트립 기판(11) 상에서 각각의 개별 반도체 패키지 영역(A)을 모두 덮는 일체형으로 형성된다. 그러나 필요에 따라 몰드부(14)를 개별 반도체 패키지 영역(A)별로 각각 분리하여 형성하는 것도 가능하다.
Next, as shown in FIG. 3C, an operation S12 of sealing the electronic component 16 and forming the mold part 14 on one surface of the substrate 11 is performed. The mold part 14 according to the present embodiment is integrally formed on the strip substrate 11 to cover all of the individual semiconductor package regions A. FIG. However, it is also possible to separately form the mold portion 14 for each individual semiconductor package region A as necessary.

다음으로, 도 3d에 도시된 바와 같이, 1차 절단 단계(S13)가 수행된다.Next, as shown in FIG. 3D, the first cutting step S13 is performed.

본 단계(S13)는 블레이드(50)를 이용하여 수행될 수 있다. 즉, 블레이드(50)로 개별 반도체 패키지 영역(A)의 경계를 따라 몰드부(14)가 형성된 기판(11)을 접지 비아(19)가 형성된 위치까지만 절단한다. 이때 블레이드(50)에 의해, 접지 비아(19)도 일부분이 절단되며, 이에 접지 비아(19)의 상부면은 기판(11)의 외부로 노출된다.This step S13 may be performed using the blade 50. That is, the blade 50 cuts the substrate 11 on which the mold portion 14 is formed along the boundary of the individual semiconductor package region A only to the position where the ground via 19 is formed. In this case, a portion of the ground via 19 is also cut by the blade 50, and the upper surface of the ground via 19 is exposed to the outside of the substrate 11.

이처럼 본 단계(S13)에서는 스트립 기판(11)의 일부분 까지만 절단하는 하프 다이싱(half dicing) 공정이 수행된다. 이로 인해 스트립 기판(11)은 완전하게 절단되지 않고 연결된 상태를 유지하게 된다. 그리고 절단되지 않고 연결되어 있는 부분은 이후에 돌출부(도 1의 11a)로 형성된다.In this step S13, a half dicing process of cutting only a part of the strip substrate 11 is performed. This allows the strip substrate 11 to remain connected without being completely cut. And the part which is not cut but connected is formed by the protrusion (11a of FIG. 1).

한편, 본 실시예에 따른 접지 비아(19)는 블레이드(50)에 의해 그 상부면이 곡면 또는 경사면으로 형성될 수 있다. 이를 위해, 본 실시예에 따른 블레이드(50)는 도면에 도시된 바와 같이 접지 비아(19)와 접촉하는 칼날의 모서리부분이 곡면으로 형성되거나, 경사면으로 형성될 수 있다.On the other hand, the ground via 19 according to the present embodiment may be formed by the blade 50, the upper surface thereof is curved or inclined surface. To this end, the blade 50 according to the present embodiment, as shown in the figure, the edge portion of the blade contacting the ground via 19 may be formed in a curved surface, or may be formed in an inclined surface.

본 실시예에서는 도 3d와 같이 곡면으로 형성된 블레이드(50)의 모서리를 접지 비아(19)와 접촉시키며 접지 비아(19)를 일부 절단하며, 이에 접지 비아(19)의 노출면(또는 돌출부의 상부면)도 블레이드(50)의 형상에 대응하는 곡면으로 형성되는 경우를 예로 들고 있다. In the present embodiment, as shown in FIG. 3D, the edge of the curved blade 50 is contacted with the ground via 19 and the ground via 19 is partially cut. Thus, the exposed surface (or the upper portion of the protrusion) of the ground via 19 is cut. Surface) is also taken as an example of the case formed in a curved surface corresponding to the shape of the blade (50).

마찬가지로, 도시되어 있지는 않지만 블레이드의 모서리가 모따기 형태의 경사면으로 형성되는 경우, 접지 비아(19)의 노출면은 블레이드의 모따기 형상에 대응하는 경사면으로 형성될 수 있다.
Similarly, although not shown, when the edge of the blade is formed as a chamfered inclined surface, the exposed surface of the ground via 19 may be formed as an inclined surface corresponding to the chamfered shape of the blade.

이어서 도 3e에 도시된 바와 같이, 1차 절단된 기판(11) 상에 실드부(15)를 형성하는 단계(S14)가 수행된다. 도면에 도시된 바와 같이, 실드부(15)는 몰드부(14)의 외부면과, 1차 절단을 통해 노출된 기판(11)의 내부면에 전체적으로 형성된다. 이에 따라 실드부(15)는 기판(11)의 절단면을 통해 외부로 노출된 접지 비아(19) 상에도 형성되어 접지 비아(19)와 전기적으로 연결된다. Subsequently, as shown in FIG. 3E, the step S14 of forming the shield 15 on the first cut substrate 11 is performed. As shown in the figure, the shield portion 15 is formed entirely on the outer surface of the mold portion 14 and the inner surface of the substrate 11 exposed through primary cutting. Accordingly, the shield part 15 is also formed on the ground via 19 exposed to the outside through the cut surface of the substrate 11 to be electrically connected to the ground via 19.

전술한 바와 같이, 이러한 실드부(15)는 금속 박막으로 구현될 수 있다. 이 경우 금속 박막은 스프레이 코팅법(conformal coating)을 적용하여 형성될 수 있다. 스프레이 코팅법은 균일한 도포막을 형성하는데 적합한 공정일 뿐만 아니라, 타 박막 형성 공정(예를 들어, 전해 도금법, 무전해 도금법, 스퍼터링법)에 비해 설비 투자비용이 적고 생산성이 우수하며 친환경적인 장점이 있다. 그러나 이에 한정되지 않으며 필요에 따라 다양한 방법들이 이용될 수 있다. As described above, the shield part 15 may be implemented as a metal thin film. In this case, the metal thin film may be formed by applying a conformal coating method. The spray coating method is not only suitable for forming a uniform coating film but also has lower facility investment cost, higher productivity, and eco-friendly advantages than other thin film forming processes (e.g., electrolytic plating, electroless plating, and sputtering). have. However, the present invention is not limited thereto and various methods may be used as necessary.

한편, 본 발명에 따른 반도체 패키지 제조 방법은 실드부(15)를 형성한 이후, 실드부(15) 표면의 내마모성 및 내부식성을 향상시키기 위해 실드부(15)에 플라즈마 처리 공정을 수행할 수 있다.
Meanwhile, in the method of manufacturing a semiconductor package according to the present invention, after forming the shield part 15, a plasma treatment process may be performed on the shield part 15 to improve wear resistance and corrosion resistance of the surface of the shield part 15. .

마지막으로, 도 3f에 도시된 바와 같이, 실드부(15)가 형성된 스트립 기판(11)의 나머지 부분을 절단하여 개별 반도체 패키지(10)를 형성하는 2차 절단 단계(S15)가 수행된다. 이 단계(S15)의 절단 공정은 블레이드(52)를 이용하여 실드부(15)가 형성된 기판(11)의 상하면을 한번에 절단하며 이루어진다. 이를 통해 스트립 형태의 기판(11)은 각각의 개별 반도체 패키지(도 1의 10)로 완전히 분리된다. Finally, as shown in FIG. 3F, a second cutting step S15 of cutting the remaining portion of the strip substrate 11 on which the shield part 15 is formed to form the individual semiconductor package 10 is performed. The cutting process of step S15 is performed by cutting the upper and lower surfaces of the substrate 11 on which the shield portion 15 is formed by using the blade 52 at one time. This allows the strip-shaped substrate 11 to be completely separated into each individual semiconductor package (10 in FIG. 1).

한편, 본 단계(S15)에서는 접지 비아(19)의 형태가 그대로 유지되도록 기판(11)을 절단한다. 본 절단 공정에서 접지 비아(19)를 절단하는 경우, 접지 비아(19)와 실드부(15) 사이의 접합면이 축소될 수 있으며, 절단 과정에서 발생되는 접지 비아(19)의 부스러기들이 반도체 패키지(100)에 안착되어 불량을 유발시킬 수 있다. Meanwhile, in the step S15, the substrate 11 is cut to maintain the shape of the ground via 19. In the case of cutting the ground via 19 in the cutting process, the bonding surface between the ground via 19 and the shield 15 may be reduced, and debris of the ground via 19 generated during the cutting process may be reduced. It may be seated on (100) to cause a defect.

따라서, 본 단계(S15)에서는 접지 비아의 형태가 유지되는 범위 내에서 경계선(C)을 따라 기판(11)을 절단한다. 이를 위해, 본 절단 단계(S15)에서는 1차 절단 단계(S13)에서 사용한 블레이드(50)보다 얇은 두께의 블레이드(52)를 사용하여 기판(11)을 절단할 수 있다.
Therefore, in the step S15, the substrate 11 is cut along the boundary C within the range in which the shape of the ground via is maintained. To this end, in the cutting step S15, the substrate 11 may be cut by using a blade 52 having a thickness thinner than the blade 50 used in the first cutting step S13.

이상과 같이 구성되는 본 발명에 따른 반도체 패키지 및 그의 제조 방법은 기판의 내부에 형성되는 접지 비아를 이용하여 실드부를 기판에 접지시킬 수 있다.In the semiconductor package and the method of manufacturing the same according to the present invention configured as described above, the shield portion can be grounded to the substrate using a ground via formed in the substrate.

또한, 접지 비아를 경사지게 절단함에 따라, 실드부와 접지 비아의 접촉 면적이 넓게 형성되므로 실드부와 접지 비아 간의 접합 강도가 강화되어 전기적인 신뢰성을 확보할 수 있다. In addition, since the ground via is inclinedly cut, the contact area between the shield portion and the ground via is widened, thereby increasing the bonding strength between the shield portion and the ground via, thereby ensuring electrical reliability.

또한 기판의 상부에 별도의 접지 전극을 형성하지 않고 반도체 패키지를 제조할 수 있으므로, 보다 용이하게 반도체 패키지를 제조할 수 있다.
In addition, since the semiconductor package can be manufactured without forming a separate ground electrode on the upper portion of the substrate, the semiconductor package can be manufactured more easily.

한편, 이상에서 설명한 본 발명에 따른 반도체 패키지 및 그의 제조 방법은 전술한 실시예에 한정되지 않으며, 다양한 응용이 가능하다. Meanwhile, the semiconductor package and the manufacturing method thereof according to the present invention described above are not limited to the above-described embodiment, and various applications are possible.

예를 들어 전술한 실시예에서는 스트립 기판을 이용하여 반도체 패키지를 제조하는 방법을 설명하였으나, 본 발명은 이에 한정되지 않는다. 즉, 돌출부가 형성된 기판을 이용하여 직접 반도체 패키지를 제조하는 것도 가능하다. 이 경우, 제1, 제2 절단 단계는 생략될 수 있으며, 처음 단계부터 접지 전극이 돌출부의 상부면으로 노출된 기판을 준비하여 이용할 수 있다. For example, in the above-described embodiment, a method of manufacturing a semiconductor package using a strip substrate has been described, but the present invention is not limited thereto. That is, it is also possible to manufacture the semiconductor package directly using the substrate on which the protrusions are formed. In this case, the first and second cutting steps may be omitted, and a substrate in which the ground electrode is exposed to the upper surface of the protrusion may be prepared and used from the first step.

또한, 전술된 실시예에서는 반도체 패키지를 예로 들어 설명하였으나, 이에 한정되지 않으며 전자파를 차폐하기 위해 형성되는 장치라면 다양하게 적용될 수 있다. Further, in the above-described embodiment, the semiconductor package has been described as an example. However, the present invention is not limited thereto and may be variously applied to any device formed to shield electromagnetic waves.

10: 반도체 패키지
11: 기판 11a: 돌출부
12: 배선 패턴 13: 접지 패드
14: 몰드부 15: 실드부
16: 전자 부품 17: 도전성 비아
18: 외부 접지 단자 19: 접지 비아
20: 실장용 전극
50, 52: 블레이드
A: 개별 반도체 패키지 영역10: semiconductor package
11: substrate 11a: protrusion
12: wiring pattern 13: grounding pad
14: mold portion 15: shield portion
16: electronic component 17: conductive via
18: External ground terminal 19: Ground via
20: mounting electrode
50, 52: blade
A: Individual Semiconductor Package Area

Claims (19)

측면에 적어도 하나의 돌출부가 형성되고 상기 돌출부 내에 적어도 하나의 접지 비아가 형성된 기판;
상기 기판의 일면에 실장되는 적어도 하나의 전자 부품;
상기 전자 부품을 밀봉하는 몰드부; 및
상기 몰드부를 수용하며 상기 돌출부에 형성된 상기 접지 비아와 전기적으로 연결되는 도전성의 실드부;
를 포함하여 구성되는 것을 특징으로 하는 반도체 패키지.
A substrate having at least one protrusion formed on a side thereof and having at least one ground via formed therein;
At least one electronic component mounted on one surface of the substrate;
A mold part sealing the electronic component; And
A conductive shield portion accommodating the mold portion and electrically connected to the ground via formed on the protrusion portion;
A semiconductor package comprising a.
제1항에 있어서, 상기 돌출부는,
상부면이 경사면 또는 곡면으로 형성되는 반도체 패키지.
The method of claim 1, wherein the protrusion,
A semiconductor package having an upper surface formed of an inclined surface or a curved surface.
제1항 또는 제2항에 있어서, 상기 접지 비아는,
상기 돌출부의 상부면으로 일단이 노출되는 반도체 패키지.
The method of claim 1, wherein the ground via,
The semiconductor package has one end exposed to the upper surface of the protrusion.
제1항에 있어서, 상기 접지 비아는,
상기 실드부와 접합되는 접합면이 경사면 또는 곡면으로 형성되는 반도체 패키지.
The method of claim 1, wherein the ground via,
A semiconductor package in which a bonding surface bonded to the shield portion is formed as an inclined surface or a curved surface.
제1항에 있어서, 상기 실드부는,
상기 몰드부의 측면보다 상기 돌출부의 상부면에 더 두껍게 형성되는 반도체 패키지.
The method of claim 1, wherein the shield portion,
The semiconductor package is formed thicker on the upper surface of the protrusion than the side of the mold.
내부에 적어도 하나의 접지 비아가 형성된 기판을 준비하는 단계;
상기 기판의 일면에 전자 부품을 실장하는 단계;
상기 전자 부품을 밀봉하여 몰드부를 형성하는 단계; 및
상기 몰드부를 수용하며, 상기 접지 비아와 전기적으로 연결되는 도전성 실드부를 형성하는 단계;
를 포함하여 구성되는 반도체 패키지 제조 방법.
Preparing a substrate having at least one ground via formed therein;
Mounting an electronic component on one surface of the substrate;
Sealing the electronic component to form a mold part; And
Receiving the mold portion and forming a conductive shield portion electrically connected to the ground via;
Semiconductor package manufacturing method comprising a.
제6항에 있어서,
상기 기판은 측면에 적어도 하나의 돌출부가 형성되고, 상기 돌출부에 상기 접지 비아가 배치되는 반도체 패키지 제조 방법.
The method according to claim 6,
The substrate has at least one protrusion formed on a side surface, the semiconductor package manufacturing method of the ground via is disposed on the protrusion.
제7항에 있어서, 상기 실드부를 형성하는 단계는,
상기 돌출부의 상부면으로 노출된 상기 접지 비아의 일단과 상기 실드부가 전기적으로 연결되는 단계인 반도체 패키지 제조 방법.
The method of claim 7, wherein forming the shield portion,
And one end of the ground via exposed to the upper surface of the protrusion and the shield part are electrically connected to each other.
제8항에 있어서, 상기 접지 비아는,
상기 노출된 일단이 경사면 또는 곡면으로 형성되는 반도체 패키지 제조 방법.
The method of claim 8, wherein the ground via,
The exposed semiconductor package manufacturing method of claim 1 wherein the exposed end is formed in a slope or curved surface.
제6항에 있어서, 상기 기판을 준비하는 단계는,
다수개의 개별 반도체 패키지 영역이 형성되어 있는 스트립 형태의 기판을 준비하는 단계인 반도체 패키지 제조 방법.
The method of claim 6, wherein preparing the substrate comprises:
A method of manufacturing a semiconductor package, the method comprising preparing a strip-shaped substrate on which a plurality of individual semiconductor package regions are formed.
제10항에 있어서, 상기 기판은,
각각의 상기 개별 반도체 패키지 영역을 구분하는 경계선에 대응하여, 상기 기판의 내부에 적어도 하나의 상기 접지 전극이 형성되는 반도체 패키지 제조 방법.
The method of claim 10, wherein the substrate,
At least one ground electrode is formed in the substrate in correspondence with a boundary line separating each of the individual semiconductor package regions.
제10항에 있어서, 상기 전자 부품을 실장하는 단계는,
상기 개별 반도체 패키지 영역별로 각각 상기 전자 부품을 실장하는 단계인 반도체 패키지 제조 방법.
The method of claim 10, wherein the mounting of the electronic component comprises:
And mounting the electronic component for each of the individual semiconductor package regions.
제10항에 있어서, 상기 몰드부를 형성하는 단계는,
모든 상기 개별 반도체 패키지 영역에 일체형으로 상기 몰드부를 형성하는 단계인 반도체 패키지 제조 방법.
The method of claim 10, wherein the forming of the mold part comprises:
Forming the mold portion integrally in all of the individual semiconductor package regions.
제10항에 있어서, 상기 실드부를 형성하는 단계는,
상기 몰드부가 형성된 기판을 상기 개별 반도체 패키지 영역에 따라 상기 접지 전극이 형성된 위치까지만 절단하는 1차 절단 단계;
상기 1차 절단된 기판에 상기 실드부를 형성하는 단계; 및
상기 실드부가 형성된 기판을 완전히 절단하는 2차 절단 단계;
를 포함하는 반도체 패키지 제조 방법.
The method of claim 10, wherein forming the shield portion,
A first cutting step of cutting the substrate on which the mold part is formed, up to a position where the ground electrode is formed according to the individual semiconductor package region;
Forming the shield part on the first cut substrate; And
A second cutting step of completely cutting the substrate on which the shield is formed;
≪ / RTI >
제14항에 있어서, 상기 1차 절단 단계는,
칼날의 양 모서리가 곡면 또는 경사면으로 형성된 블레이드를 이용하여 상기 기판을 절단하되, 상기 블레이드의 모서리를 상기 접지 비아와 접촉시키며 상기 접지 비아를 일부 절단하는 단계인 반도체 패키지 제조 방법.
The method of claim 14, wherein the first cutting step,
Cutting the substrate by using a blade having curved edges or inclined surfaces, wherein the edges of the blade are in contact with the ground via and partially cut the ground via.
제15항에 있어서, 상기 접지 비아를 일부 절단하는 단계는,
상기 접지 비아의 노출면이 경사면 또는 곡면으로 형성되도록 절단하는 단계인 반도체 패키지 제조 방법.
The method of claim 15, wherein the step of partially cutting the ground via comprises:
And cutting the exposed surface of the ground via to be inclined or curved.
제15항에 있어서, 상기 2차 절단 단계는,
상기 접지 비아의 형상을 유지하며 상기 기판을 절단하는 단계인 반도체 패키지 제조 방법.
The method of claim 15, wherein the secondary cutting step,
And cutting the substrate while maintaining the shape of the ground via.
제14항에 있어서, 상기 1차 절단된 기판에 상기 실드부를 형성하는 단계는,
스프레이 코팅법을 통해 상기 실드부를 형성하는 단계인 반도체 패키지 제조 방법.
The method of claim 14, wherein the forming of the shield part on the first cut substrate comprises:
Forming the shield portion through a spray coating method.
제18항에 있어서, 상기 1차 절단된 기판에 상기 실드부를 형성하는 단계는,
상기 몰드부의 측면보다 상기 접지 비아의 상부면에 더 두껍게 실드부를 형성하는 단계인 반도체 패키지 제조 방법.The method of claim 18, wherein the forming of the shield part on the first cut substrate comprises:
Forming a shield portion thicker on an upper surface of the ground via than a side surface of the mold portion.
KR1020110106317A 2011-10-18 2011-10-18 Semiconductor package and method for manufacturing thereof KR20130042171A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110106317A KR20130042171A (en) 2011-10-18 2011-10-18 Semiconductor package and method for manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110106317A KR20130042171A (en) 2011-10-18 2011-10-18 Semiconductor package and method for manufacturing thereof

Publications (1)

Publication Number Publication Date
KR20130042171A true KR20130042171A (en) 2013-04-26

Family

ID=48440940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110106317A KR20130042171A (en) 2011-10-18 2011-10-18 Semiconductor package and method for manufacturing thereof

Country Status (1)

Country Link
KR (1) KR20130042171A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601464B2 (en) 2014-07-10 2017-03-21 Apple Inc. Thermally enhanced package-on-package structure
US9721903B2 (en) 2015-12-21 2017-08-01 Apple Inc. Vertical interconnects for self shielded system in package (SiP) modules
US10109593B2 (en) 2015-07-23 2018-10-23 Apple Inc. Self shielded system in package (SiP) modules
US10164602B2 (en) 2015-09-14 2018-12-25 Samsung Electro-Mechanics Co., Ltd. Acoustic wave device and method of manufacturing the same
KR102339363B1 (en) * 2021-03-09 2021-12-16 엔트리움 주식회사 Semi-conductor device and method for manufacturing the same
KR20220126173A (en) * 2021-03-08 2022-09-15 알에프에이치아이씨 주식회사 Methods for fabrication of layer structure and packaging of integrated circuit with built-in antenna, and array antenna system using the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601464B2 (en) 2014-07-10 2017-03-21 Apple Inc. Thermally enhanced package-on-package structure
US10109593B2 (en) 2015-07-23 2018-10-23 Apple Inc. Self shielded system in package (SiP) modules
US10164602B2 (en) 2015-09-14 2018-12-25 Samsung Electro-Mechanics Co., Ltd. Acoustic wave device and method of manufacturing the same
US9721903B2 (en) 2015-12-21 2017-08-01 Apple Inc. Vertical interconnects for self shielded system in package (SiP) modules
US10115677B2 (en) 2015-12-21 2018-10-30 Apple Inc. Vertical interconnects for self shielded system in package (SiP) modules
US10522475B2 (en) 2015-12-21 2019-12-31 Apple Inc. Vertical interconnects for self shielded system in package (SiP) modules
KR20220126173A (en) * 2021-03-08 2022-09-15 알에프에이치아이씨 주식회사 Methods for fabrication of layer structure and packaging of integrated circuit with built-in antenna, and array antenna system using the same
KR102339363B1 (en) * 2021-03-09 2021-12-16 엔트리움 주식회사 Semi-conductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
KR101171512B1 (en) Method for manufacturing semiconductor package
KR101288284B1 (en) Semiconductor package manufacturing method
KR102470354B1 (en) Electronic component module
US9070693B2 (en) Semiconductor package and manufacturing method thereof
US9706661B2 (en) Electronic device module and manufacturing method thereof
KR101250737B1 (en) Semiconductor package and method for manufacturing the same
KR101153570B1 (en) Semiconductor package module
KR20120045893A (en) Semiconductor package module
KR20130042171A (en) Semiconductor package and method for manufacturing thereof
KR20170097345A (en) Electronic component module and manufacturing mehthod therof
KR20200123572A (en) Electronic component module and method for fabricating the same
JP7494432B2 (en) Electronic element module and manufacturing method thereof
KR102520212B1 (en) Electronic component module and manufacturing mehthod therof
KR101762627B1 (en) Semiconductor package and method of manufacturing the same
KR20180101832A (en) Electric component module and manufacturing method thereof
KR20170002830A (en) Electronic component module and manufacturing method threrof
KR20120043503A (en) Communication package module and method for manufacturing the same
KR101141443B1 (en) Method for manufacturing semiconductor package
KR20120039338A (en) Semiconductor package
KR101288211B1 (en) Method for manufacturing electric device module
KR101153536B1 (en) High frequency package
KR102505198B1 (en) Electronic component module and manufacturing mehthod therof
KR20130048991A (en) Semiconductor package and manufacturing mehthod therof
KR101350610B1 (en) Semiconductor package
KR20110133821A (en) High frequency package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application