KR101141443B1 - Method for manufacturing semiconductor package - Google Patents

Method for manufacturing semiconductor package Download PDF

Info

Publication number
KR101141443B1
KR101141443B1 KR1020100051152A KR20100051152A KR101141443B1 KR 101141443 B1 KR101141443 B1 KR 101141443B1 KR 1020100051152 A KR1020100051152 A KR 1020100051152A KR 20100051152 A KR20100051152 A KR 20100051152A KR 101141443 B1 KR101141443 B1 KR 101141443B1
Authority
KR
South Korea
Prior art keywords
substrate
ground electrode
semiconductor package
forming
internal ground
Prior art date
Application number
KR1020100051152A
Other languages
Korean (ko)
Other versions
KR20110131622A (en
Inventor
홍석윤
전영호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100051152A priority Critical patent/KR101141443B1/en
Publication of KR20110131622A publication Critical patent/KR20110131622A/en
Application granted granted Critical
Publication of KR101141443B1 publication Critical patent/KR101141443B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

본 발명은 반도체 패키지에 포함된 수동소자 또는 반도체 칩 등을 외력으로부터 보호하면서 동시에 전자파 간섭 및 전자파 내성이 강한 반도체 패키지 및 그의 제조 방법에 관한 것이다. 이를 위한 본 발명에 따른 반도체 패키지는 상면에 내부 접지 전극이 형성되는 기판, 기판의 상면에 실장되는 적어도 하나의 전자 부품, 전자 부품와 내부 접지 전극을 밀봉하는 절연성의 몰드부, 및 몰드부에 밀착하여 몰드부의 외부면을 덮으며 내부 접지 전극과 전기적으로 연결되는 도전성의 실드부를 포함하며, 내부 접지 전극은 몰드부의 외부로 노출되는 노출 영역을 구비하며, 실드부는 노출 영역에 전기적으로 연결되는 것을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package and a method of manufacturing the same, which protect passive devices or semiconductor chips contained in the semiconductor package from external forces and at the same time have strong electromagnetic interference and electromagnetic resistance. The semiconductor package according to the present invention for this purpose is in close contact with the substrate on which the internal ground electrode is formed on the upper surface, at least one electronic component mounted on the upper surface of the substrate, an insulating mold portion for sealing the electronic component and the internal ground electrode, and the mold portion A conductive shield portion covering the outer surface of the mold portion and electrically connected to the inner ground electrode, wherein the inner ground electrode has an exposed area exposed to the outside of the mold portion, and the shield portion is electrically connected to the exposed area; do.

Description

반도체 패키지의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR PACKAGE}Manufacturing method of semiconductor package {METHOD FOR MANUFACTURING SEMICONDUCTOR PACKAGE}

본 발명은 반도체 패키지의 제조 방법에 관한 것으로, 더욱 상세하게는 패키지에 포함된 수동소자 또는 반도체 칩 등을 외력으로부터 보호하면서 동시에 전자파 간섭 및 전자파 내성이 강한 반도체 패키지의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor package, and more particularly, to a method for manufacturing a semiconductor package having strong electromagnetic interference and electromagnetic resistance while protecting passive elements or semiconductor chips and the like contained in the package from external forces.

최근 전자제품 시장은 휴대용으로 급격히 그 수요가 증가하고 있으며, 이를 만족하기 위해 이들 시스템에 실장되는 전자 부품들의 소형화 및 경량화가 요구되고 있다. Recently, the market for electronic products is rapidly increasing in demand, and in order to satisfy this demand, miniaturization and weight reduction of electronic components mounted in these systems are required.

이러한 전자 부품들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 원칩화하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 소자들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구되고 있다.In order to realize miniaturization and light weight of such electronic components, not only a technology for reducing individual sizes of mounting components, but also a system on chip (SOC) technology for one-chip multiple individual components or a plurality of individual components in one package System In Package (SIP) technology that integrates into a system is required.

특히, 휴대용 TV(DMB 또는 DVB) 모듈이나 네트워크 모듈과 같이 고주파 신호를 취급하는 고주파 반도체 패키지는 소형화뿐만 아니라 전자파 간섭(EMI) 또는 전자파 내성(EMS) 특성을 우수하게 구현하기 위해 다양한 전자파 차폐 구조를 구비할 것이 요구되고 있다.In particular, high-frequency semiconductor packages that handle high-frequency signals, such as portable TV (DMB or DVB) modules or network modules, have various electromagnetic shielding structures in order to realize miniaturization and excellent electromagnetic interference (EMI) or electromagnetic immunity (EMS) characteristics. It is required to provide.

일반적인 고주파 반도체 패키지에서, 고주파 차폐를 위한 구조로서 기판에 개별 소자들을 실장한 후 이 개별 소자들을 커버하는 금속 케이스 구조가 널리 알려져 있다. 일반적인 고주파 반도체 패키지에 적용되는 금속 케이스는 개별 소자들을 모두 커버 함으로써 외부의 충격으로부터 내부의 개별 소자들을 충격으로부터 보호할 뿐만 아니라 접지와 전기적으로 연결됨으로써 전자파 차폐를 도모하고자 하였다.In a general high frequency semiconductor package, a metal case structure in which individual elements are mounted on a substrate as a structure for high frequency shielding and then covering the individual elements is widely known. The metal case applied to the general high frequency semiconductor package covers all the individual elements to protect the internal individual elements from the external shock from the external shock and is electrically connected to the ground to achieve electromagnetic shielding.

그러나, 이러한 금속 케이스는 자체가 외부 충격에 비교적 강하지 못하며, 기판과 완전 밀착되기 어려워 전자파를 차폐하는 효과가 우수하지 못한 문제점이 있다.However, such a metal case itself is not relatively resistant to external shocks, and it is difficult to be in close contact with the substrate so that the effect of shielding electromagnetic waves is not excellent.

본 발명은 내부의 개별 소자를 충격으로부터 보호하면서 동시에 전자파 간섭(EMI) 또는 전자파 내성(EMS) 특성이 우수한 전자파 차폐구조를 갖는 반도체 패키지의 제조 방법을 제공하는 것을 해결하고자 하는 기술적 과제로 한다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a method of manufacturing a semiconductor package having an electromagnetic shielding structure having excellent electromagnetic interference (EMI) or electromagnetic wave immunity (EMS) characteristics while protecting individual elements therein from impact.

본 발명에 따른 반도체 패키지 제조 방법은 기판을 준비하는 단계, 기판의 상면에 내부 접지 전극을 형성하는 단계, 기판의 상면에 전자 부품을 실장하는 단계, 내부 접지 전극의 일부분이 외부로 노출되도록 전자 부품을 밀봉하여 절연성의 몰드부를 형성하는 단계, 및 몰드부의 외부면에 형성되며, 외부로 노출된 내부 접지 전극과 전기적으로 연결되는 도전성의 실드부를 형성하는 단계를 포함한다. The semiconductor package manufacturing method according to the present invention comprises the steps of preparing a substrate, forming an internal ground electrode on the upper surface of the substrate, mounting the electronic component on the upper surface of the substrate, so that a portion of the internal ground electrode is exposed to the outside Sealing and forming an insulating mold part, and forming a conductive shield part formed on an outer surface of the mold part and electrically connected to an internal ground electrode exposed to the outside.

삭제delete

삭제delete

삭제delete

삭제delete

본 발명에 있어서, 실드부를 형성하는 단계는 스프레이 코팅법을 통해 실드부를 형성하는 단계일 수 있다. In the present invention, the forming of the shield may be a step of forming the shield through a spray coating method.

본 발명에 있어서, 내부 접지 전극을 형성하는 단계는 사각 형태로 형성되는 기판의 마주보는 양 측면을 따라 나란하게 내부 접지 전극을 형성하는 단계인 것이 바람직하다. In the present invention, the step of forming the internal ground electrode is preferably a step of forming the internal ground electrode side by side along the opposite sides of the substrate formed in a square shape.

삭제delete

본 발명에 있어서, 전자 부품을 실장하는 단계는 개별 반도체 패키지 영역별로 각각 전자 부품을 실장하는 단계인 것이 바람직하다.In the present invention, the mounting of the electronic component is preferably a step of mounting the electronic component for each individual semiconductor package region.

삭제delete

본 발명에 있어서, 몰드부를 형성하는 단계는 개별 반도체 패키지 영역별로 각각 분리된 개별 몰드부를 형성하는 단계인 것이 바람직하다.In the present invention, the forming of the mold part is preferably a step of forming individual mold parts separated for each individual semiconductor package region.

본 발명에 있어서, 실드부를 형성하는 단계는 각각의 개별 몰드부의 외부면과, 각각의 개별 몰드부 사이에 형성되는 공간에 모두 실드부를 형성하는 단계인 것이 바람직하다.
또한 본 발명에 따른 반도체 패키지 제조 방법은, 다수개의 개별 반도체 패키지 영역이 형성되어 있는 스트립 형태의 기판을 준비하는 단계; 상기 기판의 상면에 내부 접지 전극을 형성하는 단계; 상기 기판의 상면에 전자 부품을 실장하는 단계; 상기 내부 접지 전극의 일부분이 외부로 노출되도록 상기 전자 부품을 밀봉하여 절연성의 몰드부를 형성하는 단계; 상기 몰드부의 외부면에 형성되며, 외부로 노출된 상기 내부 접지 전극과 전기적으로 연결되는 도전성의 실드부를 형성하는 단계; 및 개별 반도체 패키지 영역에 따라 상기 기판을 절단하여 각각의 개별 반도체 패키지로 분리하는 단계;를 포함하며, 상기 분리하는 단계는 외부로 노출된 내부 접지 전극을 따라 기판을 절단하는 단계일 수 있다. In the present invention, the step of forming the shield is preferably the step of forming the shield in both the outer surface of each individual mold portion and the space formed between each individual mold portion.
In addition, the semiconductor package manufacturing method according to the present invention comprises the steps of preparing a substrate in the form of a strip in which a plurality of individual semiconductor package regions are formed; Forming an internal ground electrode on an upper surface of the substrate; Mounting an electronic component on an upper surface of the substrate; Sealing the electronic component to expose a portion of the internal ground electrode to the outside to form an insulating mold part; Forming a conductive shield portion formed on an outer surface of the mold portion and electrically connected to the inner ground electrode exposed to the outside; And cutting the substrate according to individual semiconductor package regions, and separating the substrate into individual semiconductor packages, wherein the separating may be cutting the substrate along the internal ground electrode exposed to the outside.

삭제delete

삭제delete

삭제delete

또한 본 발명에 따른 반도체 패키지 제조 방법은, 다수개의 개별 반도체 패키지 영역이 형성되어 있는 스트립 형태의 기판을 준비하는 단계; 상기 기판의 상면에 내부 접지 전극을 형성하는 단계; 상기 기판의 상면에 전자 부품을 실장하는 단계; 상기 내부 접지 전극의 일부분이 외부로 노출되도록 상기 전자 부품을 밀봉하여 절연성의 몰드부를 형성하는 단계; 상기 몰드부의 외부면에 형성되며, 외부로 노출된 상기 내부 접지 전극과 전기적으로 연결되는 도전성의 실드부를 형성하는 단계; 및 개별 반도체 패키지 영역에 따라 상기 기판을 절단하여 각각의 개별 반도체 패키지로 분리하는 단계;를 포함하며, 상기 분리하는 단계는 절단된 기판의 절단면과 실드부의 외부면이 동일한 평면상에 위치되도록 기판을 절단하는 단계일 수 있다. In addition, the semiconductor package manufacturing method according to the present invention comprises the steps of preparing a substrate in the form of a strip in which a plurality of individual semiconductor package regions are formed; Forming an internal ground electrode on an upper surface of the substrate; Mounting an electronic component on an upper surface of the substrate; Sealing the electronic component to expose a portion of the internal ground electrode to the outside to form an insulating mold part; Forming a conductive shield portion formed on an outer surface of the mold portion and electrically connected to the inner ground electrode exposed to the outside; And cutting the substrate according to individual semiconductor package regions and separating the substrate into respective individual semiconductor packages, wherein the separating includes placing the substrate such that the cut surface of the cut substrate and the outer surface of the shield are positioned on the same plane. Cutting may be performed.

또한 본 발명에 따른 반도체 패키지 제조 방법은, 다수개의 개별 반도체 패키지 영역이 형성되어 있는 스트립 형태의 기판을 준비하는 단계; 상기 기판의 상면에 내부 접지 전극을 형성하는 단계; 상기 기판의 상면에 전자 부품을 실장하는 단계; 상기 내부 접지 전극의 일부분이 외부로 노출되도록 상기 전자 부품을 밀봉하여 절연성의 몰드부를 형성하는 단계; 상기 몰드부의 외부면에 형성되며, 외부로 노출된 상기 내부 접지 전극과 전기적으로 연결되는 도전성의 실드부를 형성하는 단계; 및 개별 반도체 패키지 영역에 따라 상기 기판을 절단하여 각각의 개별 반도체 패키지로 분리하는 단계;를 포함하며, 상기 분리하는 단계는 절단된 기판의 절단면과 실드부의 외부면이 서로 다른 평면상에 위치되도록 기판을 절단하는 단계일 수 있다. In addition, the semiconductor package manufacturing method according to the present invention comprises the steps of preparing a substrate in the form of a strip in which a plurality of individual semiconductor package regions are formed; Forming an internal ground electrode on an upper surface of the substrate; Mounting an electronic component on an upper surface of the substrate; Sealing the electronic component to expose a portion of the internal ground electrode to the outside to form an insulating mold part; Forming a conductive shield portion formed on an outer surface of the mold portion and electrically connected to the inner ground electrode exposed to the outside; And cutting the substrate according to individual semiconductor package regions and separating the substrates into individual semiconductor packages, wherein the separating of the substrates is performed such that the cut surface of the cut substrate and the outer surface of the shield are positioned on different planes. It may be a step of cutting.

본 발명의 반도체 패키지 및 그의 제조 방법에 따르면, 비도전성 수지재로 이루어진 몰드부의 외면에 실드부를 형성하고, 이 실드부를 반도체 패키지의 기판 측면에 노출된 내부 접지 전극과 접속하게 함으로써, 실드부를 접지하기 위한 별도의 구조를 마련할 필요가 없어 소형화가 가능하고 동시에 우수한 전자파 차폐의 효과를 얻을 수 있는 효과가 있다.According to the semiconductor package of the present invention and a method for manufacturing the same, the shield portion is grounded by forming a shield portion on the outer surface of a mold portion made of a non-conductive resin material, and connecting the shield portion to an internal ground electrode exposed on the substrate side of the semiconductor package. There is no need to provide a separate structure for the miniaturization and at the same time has the effect of obtaining an excellent electromagnetic shielding effect.

또한, 본 발명에 따르면, 개별 반도체 패키지로 분리하는 과정에서 풀 컷(full cut) 공정을 사용함으로써, 일부를 커팅한 후 개별 패키지로 쪼개는 공정을 적용하는데 비해 개별 반도체 패키지의 절단면을 매끈하게 형성할 수 있으며, 각 반도체 패키지의 사이즈를 균일하게 형성할 수 있다.In addition, according to the present invention, by using a full cut process in the process of separating into individual semiconductor packages, the cutting surface of the individual semiconductor package can be formed smoothly compared to applying a process of cutting a part and then split into individual packages. The size of each semiconductor package may be uniformly formed.

또한, 본 발명에 따르면 기판의 상부에 형성되는 내부 접지 전극 상에 실드부가 전기적으로 연결한다. 종래에는 기판의 측면에 전극을 노출시키고 이를 통해 실드부를 전기적으로 연결하는 방법을 이용하고 있다. 이러한 종래의 경우, 기판의 측면에도 실드부가 형성되므로 기판 측면에 형성된 실드부가 접지 전극이 아닌 다른 전극들과도 전기적으로 연결되어 도통되는 문제가 있었다. 그러나 본 발명에 따르면 실드부가 몰드부의 외부면에만 형성되므로 종래의 방법에 비해 신뢰성을 확보할 수 있다. In addition, according to the present invention, the shield portion is electrically connected to the internal ground electrode formed on the substrate. Conventionally, a method of exposing an electrode to a side of a substrate and electrically connecting a shield part through the electrode is used. In this conventional case, since the shield is formed on the side of the substrate, there is a problem that the shield formed on the side of the substrate is electrically connected to other electrodes other than the ground electrode. However, according to the present invention, since the shield part is formed only on the outer surface of the mold part, it is possible to secure reliability compared to the conventional method.

도 1은 본 발명의 실시예에 따른 반도체 패키지의 단면도.
도 2는 도 1에 도시된 반도체 패키지의 내부를 도시한 부분 분해 사시도.
도 3 내지 도 8c는 본 발명에 따른 반도체 패키지의 제조 방법을 공정순으로 도시한 공정 단면도.
도 9는 본 발명에 따른 반도체 패키지의 제조 방법을 나타내는 흐름도. 1 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention.
FIG. 2 is a partially exploded perspective view illustrating the inside of the semiconductor package shown in FIG. 1. FIG.
3 to 8C are cross-sectional views illustrating a method of manufacturing a semiconductor package according to the present invention in the order of process.
9 is a flowchart illustrating a method of manufacturing a semiconductor package according to the present invention.

본 발명의 상세한 설명에 앞서, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시예에 불과할 뿐, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다. Prior to the detailed description of the present invention, the terms or words used in the present specification and claims should not be construed as limited to ordinary or preliminary meaning, and the inventor may designate his own invention in the best way It should be construed in accordance with the technical idea of the present invention based on the principle that it can be appropriately defined as a concept of a term to describe it. Therefore, the embodiments described in the present specification and the configurations shown in the drawings are merely the most preferred embodiments of the present invention, and are not intended to represent all of the technical ideas of the present invention. Therefore, various equivalents It should be understood that water and variations may be present.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음을 유의해야 한다. 또한, 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In this case, it should be noted that like elements are denoted by like reference numerals as much as possible. In addition, detailed descriptions of well-known functions and configurations that may blur the gist of the present invention will be omitted. For the same reason, some of the elements in the accompanying drawings are exaggerated, omitted, or schematically shown, and the size of each element does not entirely reflect the actual size.

이하, 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 반도체 패키지의 단면도이고 도 2는 도 1에 도시된 반도체 패키지의 내부를 도시한 부분 분해 사시도이다.1 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention, and FIG. 2 is a partially exploded perspective view illustrating the inside of the semiconductor package shown in FIG. 1.

도 1 및 도 2에 도시된 바와 같이, 본 실시예에 따른 반도체 패키지(10)는, 기판(11)과 내부 접지 전극(12), 전자 부품(16), 몰드부(14) 및 실드부(15)를 포함하여 구성된다. .1 and 2, the semiconductor package 10 according to the present exemplary embodiment may include a substrate 11, an internal ground electrode 12, an electronic component 16, a mold part 14, and a shield part ( 15). .

기판(11)은 상면에 적어도 하나의 전자 부품(16)이 실장된다. 기판(11)은 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 세라믹 기판, 인쇄 회로 기판(PCB), 유연성 기판 등)이 이용될 수 있다. At least one electronic component 16 is mounted on an upper surface of the substrate 11. The substrate 11 may use various kinds of substrates (eg, ceramic substrates, printed circuit boards (PCBs), flexible substrates, etc.) well known in the art.

기판(11)의 상면에는 전자 부품(16)을 실장하기 위한 실장용 전극(20)이나 도시하지는 않았지만 실장용 전극(20)들 상호간을 전기적으로 연결하는 회로 패턴이 형성될 수 있다. 또한, 기판(11)은 복수의 층으로 형성된 다층 기판일 수 있으며, 각 층 사이에는 전기적 연결을 형성하기 위한 회로 패턴(12)이 형성될 수 있다. A mounting electrode 20 for mounting the electronic component 16 or a circuit pattern for electrically connecting the mounting electrodes 20 to each other may be formed on the upper surface of the substrate 11. In addition, the substrate 11 may be a multi-layered substrate formed of a plurality of layers, and a circuit pattern 12 for forming an electrical connection may be formed between the layers.

또한 본 실시예에 따른 기판(11)은 그 상부면에 내부 접지 전극(13)이 형성된다. 내부 접지 전극(13)은 사각 형태로 형성되는 기판(11)의 상면에서 기판(11)의 측면을 따라 길게 형성된다. 본 실시예에 따른 내부 접지 전극(13)은 기판(11)의 네 측면 중 적어도 어느 한 측면을 따라 형성될 수 있다. 특히 도 2에 도시된 바와 같이 기판(11)의 마주보는 양 측면을 따라 기판(11)의 상면에 형성되는 것이 바람직하다. 그러나 이에 한정되지 않으며 기판(11)의 네 측면에 모두 형성되는 것도 가능하다. 이 경우, 내부 접지 전극(13)은 사각형의 형태로 형성된다. In addition, the substrate 11 according to the present exemplary embodiment has an internal ground electrode 13 formed on an upper surface thereof. The internal ground electrode 13 is formed long along the side surface of the substrate 11 on the upper surface of the substrate 11 formed in a quadrangular shape. The internal ground electrode 13 according to the present exemplary embodiment may be formed along at least one side of four sides of the substrate 11. In particular, as shown in Figure 2 is preferably formed on the upper surface of the substrate 11 along both sides of the substrate 11 facing. However, the present invention is not limited thereto and may be formed on all four sides of the substrate 11. In this case, the internal ground electrode 13 is formed in the shape of a rectangle.

또한, 본 실시예에 따른 내부 접지 전극(13)은 기판(11)의 측면과 실질적으로 동일한 평면상에 형성되어 기판(11) 측면에 노출된다. In addition, the internal ground electrode 13 according to the present exemplary embodiment is formed on a plane substantially the same as the side surface of the substrate 11 and is exposed to the side surface of the substrate 11.

한편 도면에서는 내부 접지 전극(13)이 각각 일정한 폭으로 형성되는 경우를 예로 들고 있다. 그러나 이에 한정되지 않으며, 전자 부품(16)의 단자와 전기적으로 연결될 필요가 있는 경우, 내부 접지 전극(13)은 일부가 돌출되도록 형성하여 돌출된 부분이 전자 부품(16)의 단자와 전기적으로 연결되도록 구성되는 것도 가능하다. Meanwhile, in the drawing, the case where the internal ground electrodes 13 are formed to have a predetermined width is taken as an example. However, the present invention is not limited thereto, and when it is necessary to be electrically connected to the terminal of the electronic component 16, the internal ground electrode 13 is formed to protrude so that the protruding portion is electrically connected to the terminal of the electronic component 16. It is also possible to be configured to.

또한 도면에서는 기판(11)의 마주보는 양 측면에 형성되는 내부 접지 전극(13)의 폭이 서로 다르게 형성되는 경우를 예로 들고 있다. 이는 어느 한 측에 형성된 내부 접지 전극(13)에만 전자 부품(16)의 단자가 직접 연결되는 구조를 예로 들기 위한 것이며, 본 발명은 이에 한정되지 않는다. 즉, 양 측에 형성되는 내부 접지 전극(13)을 모두 동일한 폭으로 형성되도록 구성하는 등 필요에 따라 다양한 형상으로 형성할 수 있다. In addition, in the drawing, the case in which the widths of the internal ground electrodes 13 formed on opposite sides of the substrate 11 are formed different from each other is taken as an example. This is for the purpose of exemplifying a structure in which the terminals of the electronic component 16 are directly connected only to the internal ground electrode 13 formed on either side, but the present invention is not limited thereto. That is, the internal ground electrodes 13 formed on both sides may be formed in various shapes as necessary, such that the internal ground electrodes 13 are formed to have the same width.

또한, 본 실시예에 따른 기판(11)은 상면에 형성되는 실장용 전극(20), 회로 패턴(미도시), 내부 접지 전극(13) 등과 전기적으로 연결되는 외부 접속 단자(18)와, 이들 상호간을 전기적으로 연결하는 도전성 비아홀(17)을 포함할 수 있다. 더하여 본 실시예에 따른 기판(11)은 기판(11) 내부에 전자 부품을 실장할 수 있는 캐비티(cavity)가 형성될 수 도 있다. In addition, the substrate 11 according to the present embodiment includes an external connection terminal 18 electrically connected to a mounting electrode 20, a circuit pattern (not shown), an internal ground electrode 13, and the like formed on an upper surface thereof, The conductive via hole 17 may be electrically connected to each other. In addition, in the substrate 11 according to the present exemplary embodiment, a cavity may be formed in the substrate 11 to mount electronic components.

몰드부(14)는 기판(11) 상에 실장된 전자 부품(16) 사이에 충진됨으로써, 전자 부품(16) 간의 전기적인 단락을 방지할 뿐만 아니라, 전자 부품(16)을 외부에서 둘러싼 형태로 고정함으로써 외부의 충격으로부터 전자 부품(16)을 안전하게 보호한다. 몰드부(14)는 에폭시 등과 같은 수지재를 포함하는 절연성의 재료로 형성될 수 있다. 또한 본 실시예에 따른 몰드부(14)는 내부 접지 전극(13)의 일부가 외부로 노출되도록 기판(11) 상에 형성된다. 이에 내부 접지 전극(13)의 노출 영역(B)는 몰드부(14)의 외부로 노출된다. The mold part 14 is filled between the electronic components 16 mounted on the substrate 11, thereby preventing electrical shorts between the electronic components 16, and also enclosing the electronic components 16 from the outside. The fixing securely protects the electronic component 16 from external shocks. The mold portion 14 may be formed of an insulating material including a resin material such as epoxy or the like. In addition, the mold part 14 according to the present exemplary embodiment is formed on the substrate 11 so that a part of the internal ground electrode 13 is exposed to the outside. Accordingly, the exposed area B of the internal ground electrode 13 is exposed to the outside of the mold unit 14.

실드부(15)는 몰드부(14)에 밀착하여 몰드부(14)의 외부면을 덮도록 형성된다. 실드부(15)는 전자파 차폐를 위해 필수적으로 접지되어야 한다. 이를 위해 본 실시예에 따른 반도체 패키지(10)는 실드부(15)가 내부 접지 전극(13)과 전기적으로 연결된다. 보다 구체적으로, 본 실시예에 따른 실드부(15)는 몰드부(14)의 표면을 따라 기판(11) 상면에서 몰드부의 외부로 노출된 내부 접지 전극(13)의 노출 영 역(B)에 전기적으로 연결된다. The shield part 15 is formed to be in close contact with the mold part 14 to cover the outer surface of the mold part 14. Shield portion 15 should be essentially grounded for electromagnetic shielding. To this end, in the semiconductor package 10 according to the present exemplary embodiment, the shield 15 is electrically connected to the internal ground electrode 13. More specifically, the shield part 15 according to the present exemplary embodiment is exposed to the exposed area B of the internal ground electrode 13 exposed from the upper surface of the substrate 11 to the outside of the mold part along the surface of the mold part 14. Electrically connected.

이러한 실드부(15)는 도전성을 갖는 다양한 재료로 형성될 수 있다. 예를 들어, 실드부(15)는 도전성 분말을 포함하는 수지재로 형성되거나, 직접 금속 박막을 형성하여 완성될 수 있다. 금속 박막을 형성하는 경우 스퍼터링, 기상증착법, 전해 도금, 비전해 도금과 같은 다양한 기술들이 사용될 수 있다. 바람직하게 실드부(15)는 스프레이 코팅법으로 형성된 금속 박막일 수 있다. 스프레이 코팅법은 균일한 도포막을 형성할 수 있으며 다른 공정에 비해 설비 투자에 소요되는 비용이 적은 장점이 있다. 또한 실드부(15)는 스크린 프린팅 방식을 통해 형성된 금속 박막일 수 있다. The shield part 15 may be formed of various materials having conductivity. For example, the shield part 15 may be formed of a resin material containing conductive powder or may be completed by directly forming a metal thin film. When forming a metal thin film, various techniques such as sputtering, vapor deposition, electrolytic plating, and electroless plating may be used. Preferably, the shield part 15 may be a metal thin film formed by a spray coating method. The spray coating method can form a uniform coating film and has the advantage of low cost of equipment investment compared to other processes. In addition, the shield unit 15 may be a metal thin film formed through a screen printing method.

전술한 본 발명의 구성에 대한 설명에서와 같이, 본 발명에 따른 반도체 패키지(10)는 몰드부(14)에 의해 기판에 실장되는 전자 부품(16)을 외부의 외력으로부터 보호할 수 있을 뿐만 아니라, 몰드부(14)의 외부면에 형성되는 실드부(15)에 의해 전자파 차폐의 효과를 더욱 향상시킬 수 있다. 또한, 전자파 차폐를 위한 실드부(15)를 접지하기 위해, 기판(11) 상면 형성되는 내부 접지 전극(13)를 이용함으로써, 실드부(15)를 용이하게 접지할 수 있다. As described in the above description of the configuration of the present invention, the semiconductor package 10 according to the present invention can not only protect the electronic component 16 mounted on the substrate by the mold portion 14 from external force, The shield portion 15 formed on the outer surface of the mold portion 14 can further improve the effect of electromagnetic shielding. In addition, in order to ground the shield 15 for shielding electromagnetic waves, the shield 15 may be easily grounded by using the internal ground electrode 13 formed on the upper surface of the substrate 11.

한편, 본 발명에 따른 반도체 패키지(10)는 스트립 형태의 기판 상에 다수의 패키지가 동시에 형성된 후, 절단(즉 dicing)을 통해 개별 반도체 패키지로 형성될 수 있다. 이에 따라 본 발명에 따른 반도체 패키지(10)는 몰드부(14)가 기판(11)보다 작은 크기로 형성될 수 있다. 이에 대해서는 후술되는 반도체 패키지의 제조 방법을 통해 보다 상세히 설명하기로 한다.
Meanwhile, the semiconductor package 10 according to the present invention may be formed into individual semiconductor packages through cutting (that is, dicing) after a plurality of packages are simultaneously formed on a strip-shaped substrate. Accordingly, in the semiconductor package 10 according to the present invention, the mold portion 14 may be formed to have a size smaller than that of the substrate 11. This will be described in more detail through the manufacturing method of the semiconductor package described later.

도 3 내지 도 8c는 본 발명에 따른 반도체 패키지의 제조 방법을 공정순으로 도시한 공정 단면도이고, 도 9는 본 발명에 따른 반도체 패키지의 제조 방법을 나타내는 흐름도이다. 3 to 8C are cross-sectional views illustrating a method of manufacturing a semiconductor package according to the present invention in a process order, and FIG. 9 is a flowchart illustrating a method of manufacturing a semiconductor package according to the present invention.

도 9를 기반으로 먼저 도 3을 함께 참조하면, 본 발명의 실시예에 따른 반도체 패키지 제조 방법은 기판(11)을 준비하는 단계(S10)로부터 시작된다.Referring to FIG. 3 together with reference to FIG. 9, a method of manufacturing a semiconductor package according to an embodiment of the present disclosure starts from preparing a substrate 11 (S10).

본 실시예에 따른 기판(11)은 다층 복수의 층으로 형성된 다층 회로 기판(11)으로, 각 층 사이에는 전기적으로 연결되는 회로 패턴들이 형성될 수 있다. 보다 구체적으로는 도 1에 도시된 회로 패턴(12), 외부 접지 단자(18), 실장용 전극(20), 및 비아홀(17) 등이 형성될 수 있다. The substrate 11 according to the present exemplary embodiment is a multilayer circuit board 11 formed of a plurality of layers, and circuit patterns electrically connected between the layers may be formed. More specifically, the circuit pattern 12, the external ground terminal 18, the mounting electrode 20, the via hole 17, and the like illustrated in FIG. 1 may be formed.

한편 본 실시예에 따른 기판(11)은 스트립의 형태의 기판(이하 스트립 기판)을 이용한다. 스트립 기판(11)은 다수의 개별 반도체 패키지를 동시에 형성하기 위한 것으로, 스트립 기판(11) 상에는 다수의 개별 반도체 패키지 영역(A)이 구분되어 있으며, 이러한 다수의 개별 반도체 패키지 영역(도 4의 A)별로 반도체 패키지(10)가 제조된다. Meanwhile, the substrate 11 according to the present embodiment uses a substrate in the form of a strip (hereinafter referred to as a strip substrate). The strip substrate 11 is for simultaneously forming a plurality of individual semiconductor packages, and a plurality of individual semiconductor package regions A are divided on the strip substrate 11, and the plurality of individual semiconductor package regions (A of FIG. 4). Each semiconductor package 10 is manufactured.

이어서 도 4에 도시된 바와 같이, 기판(11) 상면에 내부 접지 전극(13)을 형성하는 단계(S11)가 수행된다. 내부 접지 전극(13)은 전술한 바와 같이 기판(11)의 상면에서 측면을 따라 형성된다. 도 3b에서는 개별 반도체 패키지 영역(A)별로 마주보는 양 측면을 따라 내부 접지 전극(13)이 형성되는 경우를 예로 들고 있다. 그러나 전술한 바와 같이 양 측면이 아닌 네 측면에 모두 내부 접지 전극(13)을 형성하는 것도 가능하다. Subsequently, as shown in FIG. 4, the step S11 of forming the internal ground electrode 13 on the upper surface of the substrate 11 is performed. The internal ground electrode 13 is formed along the side surface at the upper surface of the substrate 11 as described above. In FIG. 3B, an example in which the internal ground electrode 13 is formed along both sides of each semiconductor package region A is illustrated. However, as described above, it is also possible to form the internal ground electrode 13 on all four sides instead of both sides.

한편 기판(11) 상에 내부 접지 전극(13)을 형성하는 방법은 일반적인 회로 패턴의 형성 방법과 동일하게 수행될 수 있으므로, 이에 대한 상세한 설명은 생략하기로 한다. Meanwhile, since the method of forming the internal ground electrode 13 on the substrate 11 may be performed in the same manner as the method of forming a general circuit pattern, a detailed description thereof will be omitted.

또한 본 실시예에 반도체 패키지 제조 방법은 기판(11) 제조 시에 내부 접지 전극(13)을 미리 기판(11)에 형성하는 것도 가능하다. 이 경우 전술한 내부 접지 전극(13)을 형성하는 단계(S11)는 생략될 수 있다. In the semiconductor package manufacturing method of the present embodiment, it is also possible to form the internal ground electrode 13 on the substrate 11 in advance when the substrate 11 is manufactured. In this case, the step S11 of forming the internal ground electrode 13 described above may be omitted.

다음으로, 도 5에 도시된 바와 같이, 전자 부품(12)을 기판(11)의 일면에 실장하는 단계(S12)가 수행된다. 이때, 전자 부품(12)들은 기판(11)의 모든 개별 반도체 패키지 영역(A)에 반복적으로 실장될 수 있다. 즉, 전자 부품(12)은 개별 반도체 패키지 영역(A)별로 동일한 종류, 수량이 동일하게 배치되며 실장될 수 있다.Next, as shown in FIG. 5, a step S12 of mounting the electronic component 12 on one surface of the substrate 11 is performed. In this case, the electronic components 12 may be repeatedly mounted in all individual semiconductor package regions A of the substrate 11. That is, the electronic component 12 may be mounted in the same kind and quantity in each semiconductor package region A.

다음으로, 도 6에 도시된 바와 같이, 전자 부품(12)을 밀봉하며 기판(11)의 일면에 몰드부(14)를 형성하는 단계(S14)가 수행된다. 이때, 본 실시예에 따른 반도체 패키지 제조 방법은 개별 반도체 패키지 영역(A)별로 각각 분리되어 개별화된 몰드부(14)를 형성하는 것을 특징으로 한다. 즉, 본 실시예에 따른 몰드부(14)는 스트립 기판(11) 상에서 각각의 개별 반도체 패키지 영역(A)을 모두 덮는 일체형으로 형성되지 않고, 개별 반도체 패키지 영역(A)별로 각각 분리되어 형성된다. Next, as shown in FIG. 6, an operation S14 of sealing the electronic component 12 and forming the mold portion 14 on one surface of the substrate 11 is performed. In this case, the method of manufacturing a semiconductor package according to the present embodiment is characterized in that each mold portion 14 is formed separately from each of the individual semiconductor package regions A. That is, the mold part 14 according to the present exemplary embodiment is not integrally formed to cover all the individual semiconductor package regions A on the strip substrate 11, but is formed separately from each individual semiconductor package region A. .

이러한 본 실시예에 따른 몰드부(14)는 개별화된 몰드부(14)와 대응하는 형상으로 제조된 몰드 금형(40)을 이용하여 형성할 수 있다.The mold part 14 according to the present exemplary embodiment may be formed using the mold mold 40 manufactured in a shape corresponding to the individualized mold part 14.

한편, 이 단계(S14)에서 본 실시예에 따른 각각의 개별화된 몰드부(14)는 기판 (11) 상에 형성된 내부 접지 전극(13)이 적어도 일부분 노출되는 크기로 형성된다. 여기서 몰드부(14)의 외부로 노출되는 내부 접지 전극(13)의 노출 영역(B)은 이후의 실드부(15)를 형성하는 공정을 통해 실드부(15)와 접촉하며 전기적으로 연결된다.On the other hand, in this step S14, each of the individualized mold portions 14 according to the present embodiment is formed in such a size that at least part of the internal ground electrode 13 formed on the substrate 11 is exposed. Here, the exposed area B of the internal ground electrode 13 exposed to the outside of the mold part 14 is electrically connected to the shield part 15 through a process of forming the shield part 15 thereafter.

이처럼 본 발명에 따른 반도체 패키지 제조 방법은 몰드부(14) 형성 시 개별화된 몰드부(14) 형태로 형성하므로, 종래와 같이 일체형의 몰드부를 형성하고, 하프 다이싱(half dicing) 등을 통해 몰드부를 절단하는 공정을 생략할 수 있다. As described above, the method for manufacturing a semiconductor package according to the present invention is formed in the form of an individual mold part 14 when the mold part 14 is formed, and thus, an integral mold part is formed as in the prior art, and the mold is formed through half dicing. The step of cutting the part can be omitted.

한편, 본 실시예와 같이 개별화된 몰드부(14)를 이용하는 경우, 몰드 금형(40)과 기판(11)의 정렬에 오차가 발생될 수 있다. 이러한 정렬 오차로 인하여 몰드 금형(40) 또는 기판(11)이 어느 한 측으로 쏠리게 되면, 해당 측에 형성된 내부 접지 전극(13)의 노출 영역(B)은 몰드부(14)의 외부로 노출되지 않고 모두 몰드부(14)의 내부로 위치될 수 있다. On the other hand, when using the individual mold portion 14 as in the present embodiment, an error may occur in the alignment of the mold mold 40 and the substrate 11. When the mold mold 40 or the substrate 11 is oriented to one side due to such an alignment error, the exposed area B of the internal ground electrode 13 formed on the side is not exposed to the outside of the mold portion 14. All may be located inside the mold 14.

이러한 문제를 해결하기 위해, 본 발명에 따른 내부 접지 전극(13)은 전술한 바와 같이 마주보는 양측에 각각 형성된다. 따라서 어느 한 측의 내부 접지 전극(13)이 몰드부(14) 내에 모두 위치되는 경우, 다른 측의 내부 접지 전극(13)은 몰드부(14)의 외부로 더 노출된다. 따라서 몰드부(14) 형성 시 발생된 정렬 오차로 인하여 후술되는 실드부 형성 단계에서 내부 접지 전극(13)과 실드부(15)가 전기적으로 연결되지 않는 문제를 방지할 수 있다. In order to solve this problem, the internal ground electrode 13 according to the present invention is formed on both sides facing each other as described above. Therefore, when the internal ground electrode 13 on one side is all located in the mold portion 14, the internal ground electrode 13 on the other side is further exposed to the outside of the mold portion 14. Therefore, it is possible to prevent the problem that the internal ground electrode 13 and the shield part 15 are not electrically connected in the shield part forming step to be described later due to the alignment error generated when the mold part 14 is formed.

다음으로, 도 7의 a)에 도시된 바와 같이, 몰드부(14)의 외부면에 실드부(15)를 형성하는 단계(S15)가 수행된다. 실드부(15)는 몰드부(14)의 상면과 측면에 모두 형성되며 몰드부(14)와 일체가 되도록 형성된다. Next, as shown in a) of FIG. 7, a step S15 of forming the shield part 15 on the outer surface of the mold part 14 is performed. The shield part 15 is formed on both the top and side surfaces of the mold part 14 and is formed to be integral with the mold part 14.

이 단계(S15)에서 실드부(15)는 몰드부(14)의 외부로 노출되어 있는 내부 접지 전극(13)과 전기적으로 연결된다. In this step S15, the shield part 15 is electrically connected to the internal ground electrode 13 exposed to the outside of the mold part 14.

이러한 실드부(15)는 금속 박막으로 구현될 수 있다. 이 경우 금속 박막은 스프레이 코팅법(conformal coating)을 적용하여 형성될 수 있다. 스프레이 코팅법은 균일한 도포막을 형성하는데 적합한 공정일 뿐만 아니라, 타 박막 형성 공정(예를 들어, 전해 도금법, 무전해 도금법, 스퍼터링법)에 비해 설비 투자비용이 적고 생산성이 우수하며 친환경적인 장점이 있다. 이처럼 스프레이 코팅법을 이용하는 경우, 각각의 개별화된 몰드부(14) 사이의 공간(S)은 빈 공간으로 남겨진다. The shield part 15 may be implemented as a metal thin film. In this case, the metal thin film may be formed by applying a conformal coating method. The spray coating method is not only suitable for forming a uniform coating film but also has lower facility investment cost, higher productivity, and eco-friendly advantages than other thin film forming processes (e.g., electrolytic plating, electroless plating, and sputtering). have. When using the spray coating method as described above, the space S between each individual mold part 14 is left empty.

그러나 이에 한정되지 않으며 도 7의 b)에 도시된 바와 같이 스크린 프린팅(screen printing) 방식으로 실드부(15)를 형성할 수도 있다. 이처럼 스크린 프린팅 방식을 이용하는 경우, 각각의 개별화된 몰드부(14)의 사이의 공간(S)은 도 7의 a)와 같이 빈 공간으로 남겨지지 않고 도전성의 페이스트가 채워지며 실드부(15)가 형성된다. However, the present invention is not limited thereto, and the shield unit 15 may be formed by screen printing as shown in b) of FIG. 7. When using the screen printing method as described above, the space S between each individual mold portion 14 is not left as an empty space, as shown in a) of FIG. 7, and the conductive paste is filled and the shield portion 15 is filled. Is formed.

한편, 본 발명에 따른 반도체 패키지 제조 방법은 실드부(15)를 형성한 이후, 실드부(15) 표면의 내마모성 및 내부식성을 향상시키기 위해 실드부(15)에 플라즈마 처리 공정을 수행할 수 있다. Meanwhile, in the method of manufacturing a semiconductor package according to the present invention, after forming the shield part 15, a plasma treatment process may be performed on the shield part 15 to improve wear resistance and corrosion resistance of the surface of the shield part 15. .

다음으로, 도 8a에 도시된 바와 같이, 스트립 기판(11)을 절단하여 개별 반도체 패키지(10)를 형성하는 단계(S16)가 수행한다. 이 단계(S16)의 절단 공정은 블레이드(50)를 이용하여 실드부(15)가 형성된 기판(11)의 상하면을 한번에 커팅하며 이루어진다. Next, as shown in FIG. 8A, the step S16 of forming the individual semiconductor packages 10 by cutting the strip substrate 11 is performed. The cutting process of step S16 is performed by cutting the upper and lower surfaces of the substrate 11 on which the shield portion 15 is formed by using the blade 50 at once.

여기서, 도 8a는 전술한 도 7의 a)에 도시된 기판(11)을 절단한 예로, 실드부(15)가 형성된 수직 외부면(C)과 기판(11)의 절단면(D)이 대략 동일한 평면상에 위치하도록 형성된 예를 나타낸다. 이러한 반도체 패키지(10)는 절단 공정 시 실드부(15)의 수직 외부면(C)을 따라 기판(11)을 절단함으로써 형성될 수 있다. 이처럼 기판의 절단면(D)과 실드부(15)의 수직 외부면(C)가 대략 동일한 평면으로 이루어지는 경우, 반도체 패키지(10)의 크기를 최소화 할 수 있다는 이점이 있다. Here, FIG. 8A illustrates an example in which the substrate 11 illustrated in FIG. 7A is cut. The vertical outer surface C on which the shield part 15 is formed and the cut surface D of the substrate 11 are substantially the same. The example formed so that it may be located on a plane will be shown. The semiconductor package 10 may be formed by cutting the substrate 11 along the vertical outer surface C of the shield 15 during the cutting process. As such, when the cut surface D of the substrate and the vertical outer surface C of the shield part 15 are substantially the same plane, there is an advantage that the size of the semiconductor package 10 can be minimized.

또한 도 8b는 전술한 도 7의 a)에 도시된 기판(11)을 절단한 다른 실시예로, 실드부(15)의 수직 외부면(C)과 서로 다른 평면 상에 기판(11)의 절단면(D)이 형성된 경우를 예를 나타낸다. 이 경우, 실드부(15)가 형성된 몰드부(14)는 기판(11)보다 작게 형성된다. 이러한 반도체 패키지는 절단 공정 시 내부 접지 전극(13)의 노출 영역(B)을 따라 기판(11)을 절단함으로써 형성될 수 있다. 도 8b와 같이 기판(11) 절단면(D)이 형성되는 경우, 몰드부(14)의 외부로 노출되어 있는 내부 접지 전극(13)의 노출 영역(B) 전체를 통해서 실드부(15)가 내부 접지 전극(13)과 전기적으로 연결된다. 따라서 전기적인 신뢰성을 확보할 수 있다는 이점이 있다. FIG. 8B is another embodiment in which the substrate 11 shown in FIG. 7A is cut, and the cut surface of the substrate 11 is disposed on a plane different from the vertical outer surface C of the shield part 15. The case where (D) is formed is shown. In this case, the mold portion 14 on which the shield portion 15 is formed is formed smaller than the substrate 11. The semiconductor package may be formed by cutting the substrate 11 along the exposed area B of the internal ground electrode 13 during the cutting process. When the cut surface D of the substrate 11 is formed as shown in FIG. 8B, the shield part 15 is formed inside the entire exposed area B of the internal ground electrode 13 exposed to the outside of the mold part 14. It is electrically connected to the ground electrode 13. Therefore, there is an advantage that the electrical reliability can be secured.

또한 도 8c는 전술한 도 7의 b)에 도시된 기판(11)을 절단한 예로, 실드부(15)가 형성된 외부면(C)과 절단면(D)이 대략 동일한 평면을 이룬다. 이는 도 7의 b)에 도시된 기판(11) 절단 시 내부 접지 전극(13)의 노출 영역(B)을 따라 절단함으로써 형성될 수 있다. 이러한 반도체 패키지(11)는 몰드부(14)의 외부로 노출되어 있는 내부 접지 전극(13)의 노출 영역(B) 전체를 통해서 실드부(15)가 내부 접지 전극(13)과 전기적으로 연결된다. 따라서 전기적인 신뢰성을 확보할 수 있다는 이점이 있다. In addition, FIG. 8C is an example in which the substrate 11 illustrated in FIG. 7B is cut, and the outer surface C and the cut surface D, on which the shield part 15 is formed, form a substantially same plane. This may be formed by cutting along the exposed area B of the internal ground electrode 13 when cutting the substrate 11 shown in FIG. 7B. In the semiconductor package 11, the shield part 15 is electrically connected to the internal ground electrode 13 through the entire exposed area B of the internal ground electrode 13 exposed to the outside of the mold part 14. . Therefore, there is an advantage that the electrical reliability can be secured.

이상과 같이 구성되는 본 발명에 따른 반도체 패키지 제조 방법은 몰드부 형성 시 개별 반도체 패키지 영역별로 각각 분리된 몰드부를 `형성한다. 따라서 종래와 같이 몰드부가 형성된 기판의 일부분(즉 몰드부 영역)을 1차적으로 절단(예컨대 하프 다이싱)한 후에 실드부를 형성하고, 이 후 나머지 절단되지 않은 부분을 2차적으로 절단하는 방법에 비해 개별 반도체 패키지의 절단면을 매끈하게 형성할 수 있으며, 각 반도체 패키지의 사이즈를 균일하게 형성할 수 있다. 더하여 제조 공정이 생략되므로 제조 비용을 절감할 수 있다. In the semiconductor package manufacturing method according to the present invention configured as described above, when forming the mold portion, the mold portions separated for each individual semiconductor package region are formed. Therefore, as compared with the conventional method of forming a shield part after first cutting (for example, half dicing) a portion of the substrate on which the mold part is formed (that is, the mold part region), and then secondly cutting the remaining uncut part. The cut surface of each individual semiconductor package can be formed smoothly, and the size of each semiconductor package can be formed uniformly. In addition, the manufacturing process can be omitted, thereby reducing the manufacturing cost.

또한, 본 발명에 따른 반도체 패키지 제조 방법은 기판의 상부에 형성되는 내부 접지 전극 상에 실드부가 전기적으로 연결한다. 종래에는 기판의 측면에 전극을 노출시키고 이를 통해 실드부를 전기적으로 연결하는 방법을 이용하고 있다. 이러한 종래의 경우, 기판의 측면에도 실드부가 형성되므로 기판 측면에 형성된 실드부가 접지 전극이 아닌 다른 전극들과도 전기적으로 연결되어 도통되는 문제가 있었다. 그러나 본 발명에 따르면 실드부가 몰드부의 외부면에만 형성되므로 종래의 방법에 비해 신뢰성을 확보할 수 있다. In addition, in the method of manufacturing a semiconductor package according to the present invention, a shield part is electrically connected to an internal ground electrode formed on an upper portion of a substrate. Conventionally, a method of exposing an electrode to a side of a substrate and electrically connecting a shield part through the electrode is used. In this conventional case, since the shield is formed on the side of the substrate, there is a problem that the shield formed on the side of the substrate is electrically connected to other electrodes other than the ground electrode. However, according to the present invention, since the shield part is formed only on the outer surface of the mold part, it is possible to secure reliability compared to the conventional method.

한편, 이상에서 설명한 본 발명에 따른 반도체 패키지 및 그 제조 방법은 전술한 실시예에 한정되지 않으며, 다양한 응용이 가능하다. 또한, 전술된 실시예에서는 반도체 패키지를 예로 들어 설명하였으나, 이에 한정되지 않으며 전자파를 차폐하기 위해 형성되는 장치라면 다양하게 적용될 수 있다. On the other hand, the semiconductor package and the manufacturing method according to the present invention described above is not limited to the above-described embodiment, various applications are possible. Further, in the above-described embodiment, the semiconductor package has been described as an example. However, the present invention is not limited thereto and may be variously applied to any device formed to shield electromagnetic waves.

10: 반도체 패키지 11: 기판
12: 회로 패턴 13: 내부 접지 전극
14: 몰드부 15: 실드부
16: 전자 부품 17: 비아홀
18: 외부 접지 단자 20: 실장용 전극
40: 몰드 금형
A: 개별 반도체 패키지 영역
B: 내부 접지 전극의 노출 영역
C: 실드부의 수직 외부면
D: 기판의 절단면10: semiconductor package 11: substrate
12: Circuit Pattern 13: Internal Ground Electrode
14: mold portion 15: shield portion
16: Electronic Component 17: Via Hole
18: external ground terminal 20: mounting electrode
40: mold mold
A: Individual Semiconductor Package Zones
B: Exposed area of the internal ground electrode
C: vertical outer surface of the shield
D: cutting surface of substrate

Claims (17)

삭제delete 삭제delete 삭제delete 삭제delete 다수개의 개별 반도체 패키지 영역이 형성되어 있는 스트립 형태의 기판을 준비하는 단계;
상기 기판의 상면에 내부 접지 전극을 형성하는 단계;
상기 기판의 상면에 전자 부품을 실장하는 단계;
상기 내부 접지 전극의 일부분이 외부로 노출되도록 상기 전자 부품을 밀봉하여 절연성의 몰드부를 형성하는 단계;
상기 몰드부의 외부면에 형성되며, 외부로 노출된 상기 내부 접지 전극과 전기적으로 연결되는 도전성의 실드부를 형성하는 단계; 및
개별 반도체 패키지 영역에 따라 상기 기판을 절단하여 각각의 개별 반도체 패키지로 분리하는 단계;
를 포함하며,
상기 분리하는 단계는 상기 실드부가 형성된 외부면을 따라 상기 기판을 절단하는 단계인 것을 특징으로 하는 반도체 패키지 제조 방법Preparing a strip-shaped substrate on which a plurality of individual semiconductor package regions are formed;
Forming an internal ground electrode on an upper surface of the substrate;
Mounting an electronic component on an upper surface of the substrate;
Sealing the electronic component to expose a portion of the internal ground electrode to the outside to form an insulating mold part;
Forming a conductive shield portion formed on an outer surface of the mold portion and electrically connected to the inner ground electrode exposed to the outside; And
Cutting the substrate according to individual semiconductor package regions and separating the substrate into respective individual semiconductor packages;
Including;
The separating may be a step of cutting the substrate along the outer surface on which the shield is formed. 제5항에 있어서, 상기 실드부를 형성하는 단계는,
스프레이 코팅법을 통해 상기 실드부를 형성하는 단계인 것을 특징으로 하는 반도체 패키지 제조 방법.The method of claim 5, wherein forming the shield portion,
Forming the shield portion through the spray coating method, characterized in that the semiconductor package manufacturing method. 삭제delete 제5항에 있어서, 내부 접지 전극을 형성하는 단계는,
사각 형태로 형성되는 상기 기판의 마주보는 양 측면을 따라 나란하게 상기 내부 접지 전극을 형성하는 단계인 것을 특징으로 하는 반도체 패키지 제조 방법.The method of claim 5, wherein forming the internal ground electrode,
And forming the internal ground electrodes side by side along opposite sides of the substrate formed in a quadrangular shape. 삭제delete 제5항에 있어서, 상기 전자 부품을 실장하는 단계는,
상기 개별 반도체 패키지 영역별로 각각 상기 전자 부품을 실장하는 단계인 것을 특징으로 하는 반도체 패키지 제조 방법.The method of claim 5, wherein the mounting of the electronic component comprises:
And mounting the electronic component for each of the individual semiconductor package regions. 제10항에 있어서, 상기 몰드부를 형성하는 단계는,
상기 개별 반도체 패키지 영역별로 각각 분리된 개별 몰드부를 형성하는 단계인 것을 특징으로 하는 반도체 패키지 제조 방법.The method of claim 10, wherein the forming of the mold part comprises:
Forming a separate mold part for each of the individual semiconductor package areas. 제11항에 있어서, 상기 실드부를 형성하는 단계는,
각각의 상기 개별 몰드부의 외부면과, 각각의 상기 개별 몰드부 사이에 형성되는 공간에 모두 상기 실드부를 형성하는 단계인 것을 특징으로 하는 반도체 패키지 제조 방법.The method of claim 11, wherein forming the shield portion,
Forming the shield in both the outer surface of each of the individual mold portions and the space formed between each of the individual mold portions. 삭제delete 삭제delete 다수개의 개별 반도체 패키지 영역이 형성되어 있는 스트립 형태의 기판을 준비하는 단계;
상기 기판의 상면에 내부 접지 전극을 형성하는 단계;
상기 기판의 상면에 전자 부품을 실장하는 단계;
상기 내부 접지 전극의 일부분이 외부로 노출되도록 상기 전자 부품을 밀봉하여 절연성의 몰드부를 형성하는 단계;
상기 몰드부의 외부면에 형성되며, 외부로 노출된 상기 내부 접지 전극과 전기적으로 연결되는 도전성의 실드부를 형성하는 단계; 및
개별 반도체 패키지 영역에 따라 상기 기판을 절단하여 각각의 개별 반도체 패키지로 분리하는 단계;
를 포함하며,
상기 분리하는 단계는,
외부로 노출된 상기 내부 접지 전극을 따라 상기 기판을 절단하는 단계인 것을 특징으로 하는 반도체 패키지 제조 방법.Preparing a strip-shaped substrate on which a plurality of individual semiconductor package regions are formed;
Forming an internal ground electrode on an upper surface of the substrate;
Mounting an electronic component on an upper surface of the substrate;
Sealing the electronic component to expose a portion of the internal ground electrode to the outside to form an insulating mold part;
Forming a conductive shield portion formed on an outer surface of the mold portion and electrically connected to the inner ground electrode exposed to the outside; And
Cutting the substrate according to individual semiconductor package regions and separating the substrate into respective individual semiconductor packages;
Including;
The separating step,
And cutting the substrate along the internal ground electrode exposed to the outside. 다수개의 개별 반도체 패키지 영역이 형성되어 있는 스트립 형태의 기판을 준비하는 단계;
상기 기판의 상면에 내부 접지 전극을 형성하는 단계;
상기 기판의 상면에 전자 부품을 실장하는 단계;
상기 내부 접지 전극의 일부분이 외부로 노출되도록 상기 전자 부품을 밀봉하여 절연성의 몰드부를 형성하는 단계;
상기 몰드부의 외부면에 형성되며, 외부로 노출된 상기 내부 접지 전극과 전기적으로 연결되는 도전성의 실드부를 형성하는 단계; 및
개별 반도체 패키지 영역에 따라 상기 기판을 절단하여 각각의 개별 반도체 패키지로 분리하는 단계;
를 포함하며,
상기 분리하는 단계는,
절단된 상기 기판의 절단면과 상기 실드부의 외부면이 동일한 평면상에 위치되도록 상기 기판을 절단하는 단계인 것을 특징으로 하는 반도체 패키지 제조 방법.Preparing a strip-shaped substrate on which a plurality of individual semiconductor package regions are formed;
Forming an internal ground electrode on an upper surface of the substrate;
Mounting an electronic component on an upper surface of the substrate;
Sealing the electronic component to expose a portion of the internal ground electrode to the outside to form an insulating mold part;
Forming a conductive shield portion formed on an outer surface of the mold portion and electrically connected to the inner ground electrode exposed to the outside; And
Cutting the substrate according to individual semiconductor package regions and separating the substrate into respective individual semiconductor packages;
Including;
The separating step,
And cutting the substrate such that the cut surface of the cut substrate and the outer surface of the shield portion are positioned on the same plane. 다수개의 개별 반도체 패키지 영역이 형성되어 있는 스트립 형태의 기판을 준비하는 단계;
상기 기판의 상면에 내부 접지 전극을 형성하는 단계;
상기 기판의 상면에 전자 부품을 실장하는 단계;
상기 내부 접지 전극의 일부분이 외부로 노출되도록 상기 전자 부품을 밀봉하여 절연성의 몰드부를 형성하는 단계;
상기 몰드부의 외부면에 형성되며, 외부로 노출된 상기 내부 접지 전극과 전기적으로 연결되는 도전성의 실드부를 형성하는 단계; 및
개별 반도체 패키지 영역에 따라 상기 기판을 절단하여 각각의 개별 반도체 패키지로 분리하는 단계;
를 포함하며,
상기 분리하는 단계는,
절단된 상기 기판의 절단면과 상기 실드부의 외부면이 서로 다른 평면상에 위치되도록 상기 기판을 절단하는 단계인 것을 특징으로 하는 반도체 패키지 제조 방법.Preparing a strip-shaped substrate on which a plurality of individual semiconductor package regions are formed;
Forming an internal ground electrode on an upper surface of the substrate;
Mounting an electronic component on an upper surface of the substrate;
Sealing the electronic component to expose a portion of the internal ground electrode to the outside to form an insulating mold part;
Forming a conductive shield portion formed on an outer surface of the mold portion and electrically connected to the inner ground electrode exposed to the outside; And
Cutting the substrate according to individual semiconductor package regions and separating the substrate into respective individual semiconductor packages;
Including;
The separating step,
And cutting the substrate so that the cut surface of the cut substrate and the outer surface of the shield portion are positioned on different planes.
KR1020100051152A 2010-05-31 2010-05-31 Method for manufacturing semiconductor package KR101141443B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100051152A KR101141443B1 (en) 2010-05-31 2010-05-31 Method for manufacturing semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100051152A KR101141443B1 (en) 2010-05-31 2010-05-31 Method for manufacturing semiconductor package

Publications (2)

Publication Number Publication Date
KR20110131622A KR20110131622A (en) 2011-12-07
KR101141443B1 true KR101141443B1 (en) 2012-05-04

Family

ID=45499959

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100051152A KR101141443B1 (en) 2010-05-31 2010-05-31 Method for manufacturing semiconductor package

Country Status (1)

Country Link
KR (1) KR101141443B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101616625B1 (en) 2014-07-30 2016-04-28 삼성전기주식회사 Semiconductor package and method of manufacturing the same
JP6654994B2 (en) * 2016-10-31 2020-02-26 Ｔｏｗａ株式会社 Circuit component manufacturing method
US10622318B2 (en) * 2017-04-26 2020-04-14 Advanced Semiconductor Engineering Korea, Inc. Semiconductor package device and method of manufacturing the same
CN117750611A (en) * 2022-09-13 2024-03-22 鹏鼎控股(深圳)股份有限公司 Packaging module with electromagnetic shielding structure and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260103A (en) * 2003-02-27 2004-09-16 Taiyo Yuden Co Ltd Circuit module
JP2005159227A (en) * 2003-11-28 2005-06-16 Matsushita Electric Ind Co Ltd Circuit component contained module, and method for manufacturing the same
JP2006286915A (en) * 2005-03-31 2006-10-19 Taiyo Yuden Co Ltd Circuit module
JP2009218484A (en) * 2008-03-12 2009-09-24 Tdk Corp Electronic module, and method for manufacturing the electronic module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260103A (en) * 2003-02-27 2004-09-16 Taiyo Yuden Co Ltd Circuit module
JP2005159227A (en) * 2003-11-28 2005-06-16 Matsushita Electric Ind Co Ltd Circuit component contained module, and method for manufacturing the same
JP2006286915A (en) * 2005-03-31 2006-10-19 Taiyo Yuden Co Ltd Circuit module
JP2009218484A (en) * 2008-03-12 2009-09-24 Tdk Corp Electronic module, and method for manufacturing the electronic module

Also Published As

Publication number Publication date
KR20110131622A (en) 2011-12-07

Similar Documents

Publication Publication Date Title
KR101288284B1 (en) Semiconductor package manufacturing method
KR101171512B1 (en) Method for manufacturing semiconductor package
KR102470354B1 (en) Electronic component module
KR101616625B1 (en) Semiconductor package and method of manufacturing the same
US9706661B2 (en) Electronic device module and manufacturing method thereof
KR101250677B1 (en) Semiconductor package and method for manufacturing the same
KR101250737B1 (en) Semiconductor package and method for manufacturing the same
KR101153570B1 (en) Semiconductor package module
US20120104570A1 (en) Semiconductor package module
KR20170097345A (en) Electronic component module and manufacturing mehthod therof
KR102520212B1 (en) Electronic component module and manufacturing mehthod therof
KR101762627B1 (en) Semiconductor package and method of manufacturing the same
KR101141443B1 (en) Method for manufacturing semiconductor package
KR20130042171A (en) Semiconductor package and method for manufacturing thereof
KR20120043503A (en) Communication package module and method for manufacturing the same
US20210120664A1 (en) Electronic device module
KR101250665B1 (en) Semiconductor package and manufacturing method thereof
KR101288211B1 (en) Method for manufacturing electric device module
KR20120039338A (en) Semiconductor package
KR101153536B1 (en) High frequency package
KR101350610B1 (en) Semiconductor package
KR20130036036A (en) Semiconductor package
KR20140041643A (en) Semiconductor package
KR20110133821A (en) High frequency package
KR20130048991A (en) Semiconductor package and manufacturing mehthod therof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 8