KR101153536B1 - High frequency package - Google Patents

High frequency package Download PDF

Info

Publication number
KR101153536B1
KR101153536B1 KR1020100053444A KR20100053444A KR101153536B1 KR 101153536 B1 KR101153536 B1 KR 101153536B1 KR 1020100053444 A KR1020100053444 A KR 1020100053444A KR 20100053444 A KR20100053444 A KR 20100053444A KR 101153536 B1 KR101153536 B1 KR 101153536B1
Authority
KR
South Korea
Prior art keywords
substrate
groove
electrode
high frequency
insulating mold
Prior art date
Application number
KR1020100053444A
Other languages
Korean (ko)
Other versions
KR20110133820A (en
Inventor
전영호
전석택
최승용
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100053444A priority Critical patent/KR101153536B1/en
Publication of KR20110133820A publication Critical patent/KR20110133820A/en
Application granted granted Critical
Publication of KR101153536B1 publication Critical patent/KR101153536B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

패키지에 포함된 수동소자 또는 반도체 칩 등을 외력으로부터 보호하면서 동시에 전자파 간섭 및 전자파 내성이 강한 고주파 패키지가 개시된다.
상기 고주파 패키지는, 상면에 적어도 하나의 전자 부품을 실장하며, 내부 접지 전극을 갖는 기판과, 상기 기판의 상면으로부터 연장되어 상기 기판의 측면에 형성된 적어도 하나의 홈부와, 상기 홈부의 표면에 형성되며 상기 내부 접지 전극과 전기적으로 접속하는 홈부 전극과, 상기 전자 부품을 밀봉하며, 상기 홈부 내에 충진되는 절연성 몰드부 및 상기 절연성 몰드부에 밀착하여 상기 절연성 몰드부를 커버하고, 상기 홈부 전극와 전기적으로 접속된 도전성 실드부를 포함한다.A high frequency package having strong electromagnetic interference and electromagnetic resistance while protecting passive elements or semiconductor chips and the like contained in the package from external forces is disclosed.
The high frequency package includes at least one electronic component mounted on an upper surface thereof, a substrate having an internal ground electrode, at least one groove portion extending from an upper surface of the substrate, and formed on a surface of the groove portion. A groove electrode electrically connected to the internal ground electrode, an insulating mold part which seals the electronic component, and is in close contact with the insulating mold part to cover the insulating mold part, and is electrically connected to the groove electrode. It includes a conductive shield portion.

Description

고주파 패키지{HIGH FREQUENCY PACKAGE}High frequency package {HIGH FREQUENCY PACKAGE}

본 발명은 고주파 패키지에 관한 것으로, 더욱 상세하게는 패키지에 포함된 수동소자 또는 반도체 칩 등을 외력으로부터 보호하면서 동시에 전자파 간섭 및 전자파 내성이 강한 고주파 패키지에 관한 것이다.
The present invention relates to a high frequency package, and more particularly, to a high frequency package having strong electromagnetic interference and electromagnetic resistance while protecting passive elements or semiconductor chips and the like contained in the package from external forces.

최근 전자제품 시장은 휴대용으로 급격히 그 수요가 증가하고 있으며, 이를 만족하기 위해 이들 시스템에 실장되는 전자 부품들의 소형화 및 경량화가 요구되고 있다. Recently, the market for electronic products is rapidly increasing in demand, and in order to satisfy this demand, miniaturization and weight reduction of electronic components mounted in these systems are required.

이러한 전자 부품들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 원칩화하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 소자들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구되고 있다.In order to realize miniaturization and light weight of such electronic components, not only a technology for reducing individual sizes of mounting components, but also a system on chip (SOC) technology for one-chip multiple individual components or a plurality of individual components in one package System In Package (SIP) technology that integrates into a system is required.

특히, 휴대용 TV(DMB 또는 DVB) 모듈이나 네트워크 모듈과 같이 고주파 신호를 취급하는 고주파 패키지는 소형화뿐만 아니라 전자파 간섭(EMI) 또는 전자파 내성(EMS) 특성을 우수하게 구현하기 위해 다양한 전자파 차폐 구조를 구비할 것이 요구되고 있다.In particular, high frequency packages that handle high frequency signals, such as portable TV (DMB or DVB) modules or network modules, are equipped with various electromagnetic shielding structures in order to realize not only miniaturization but also excellent electromagnetic interference (EMI) or electromagnetic immunity (EMS) characteristics. It is required to do.

일반적인 고주파 패키지에서, 고주파 차폐를 위한 구조로서 기판에 개별 소자들을 실장한 후 이 개별 소자들을 커버하는 금속 케이스 구조가 널리 알려져 있다. 일반적인 고주파 패키지에 적용되는 금속 케이스는 개별 소자들을 모두 커버 함으로써 외부의 충격으로부터 내부의 개별 소자들을 충격으로부터 보호할 뿐만 아니라 접지와 전기적으로 연결됨으로써 전자파 차폐를 도모하고자 하였다.In a general high frequency package, a metal case structure for mounting high frequency shields and then covering the individual elements on a substrate is widely known. The metal case applied to the general high frequency package is intended to shield electromagnetic elements by covering all the individual elements to protect the internal individual elements from external shocks and to be electrically connected to ground.

그러나, 이러한 금속 케이스는 자체가 외부 충격에 비교적 강하지 못하며, 기판과 완전 밀착되기 어려워 전자파를 차폐하는 효과가 우수하지 못한 문제점이 있다.
However, such a metal case itself is not relatively resistant to external shocks, and it is difficult to be in close contact with the substrate so that the effect of shielding electromagnetic waves is not excellent.

본 발명은 내부의 개별 소자를 충격으로부터 보호하면서 동시에 전자파 간섭(EMI) 또는 전자파 내성(EMS) 특성이 우수한 전자파 차폐구조를 갖는 고주파 패키지를 제공하는 것을 해결하고자 하는 기술적 과제로 한다.
SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a high frequency package having an electromagnetic shielding structure having excellent electromagnetic interference (EMI) or electromagnetic wave immunity (EMS) characteristics while protecting internal elements from impact.

상기 기술적 과제를 해결하기 위한 수단으로서 본 발명은,According to an aspect of the present invention,

상면에 적어도 하나의 전자 부품을 실장하며, 내부 접지 전극을 갖는 기판;A substrate having at least one electronic component mounted on an upper surface thereof and having an internal ground electrode;

상기 기판의 상면으로부터 연장되어 상기 기판의 측면에 형성된 적어도 하나의 홈부;At least one groove extending from an upper surface of the substrate and formed on a side surface of the substrate;

상기 홈부의 표면에 형성되며 상기 내부 접지 전극과 전기적으로 접속하는 홈부 전극;A groove electrode formed on a surface of the groove and electrically connected to the internal ground electrode;

상기 전자 부품을 밀봉하고 상기 홈부 내에 충진되도록 형성되는 절연성 몰드부; 및An insulating mold part which seals the electronic component and is filled in the groove part; And

상기 절연성 몰드부에 밀착하여 상기 절연성 몰드부를 커버하고, 상기 홈부 전극와 전기적으로 접속된 도전성 실드부A conductive shield part which is in close contact with the insulating mold part and covers the insulating mold part and is electrically connected to the groove part electrode

를 포함하는 고주파 패키지를 제공한다.
It provides a high frequency package comprising a.

본 발명의 일실시형태에서, 상기 홈부 전극은 상기 기판의 측면에 그 일부가 노출되도록 형성될 수 있다.In one embodiment of the present invention, the groove electrode may be formed so that a portion thereof is exposed on the side of the substrate.

이 실시형태에서, 상기 도전성 실드부는 상기 기판의 측면으로 연장되어 상기 홈부 전극과 전기적으로 접속할 수 있다.
In this embodiment, the conductive shield can extend to the side of the substrate and can be electrically connected to the groove electrode.

본 발명의 일실시형태에서, 상기 도전성 실드부는 스프레이 코팅법, 전해 도금법, 비전해 도금법, 스퍼터링 및 기상증착법으로 구성된 그룹으로부터 선택된 일 방법으로 형성된 금속 박막일 수 있다.
In one embodiment of the present invention, the conductive shield portion may be a metal thin film formed by one method selected from the group consisting of spray coating, electrolytic plating, non-electrolytic plating, sputtering and vapor deposition.

본 발명에 따르면, 고주파 패키지 내에 실장 되는 개별 소자를 비도전성 수지재로 몰딩함으로써 개별 소자를 외부 충격으로부터 효과적으로 보호할 수 있는 효과가 있다.According to the present invention, by molding the individual elements mounted in the high frequency package with a non-conductive resin material, there is an effect that can effectively protect the individual elements from external impact.

또한, 본 발명에 따르면, 비도전성 수지재로 이루어진 몰드부의 외면에 금속박막을 형성하고, 이 금속 박막을 고주파 패키지의 외부 접지 단자와 접속하게 함으로써, 금속막을 접지하기 위한 별도의 구조를 마련할 필요가 없어 소형화가 가능하고 동시에 우수한 전자파 차폐의 효과를 얻을 수 있는 효과가 있다.In addition, according to the present invention, by forming a metal thin film on the outer surface of the mold portion made of a non-conductive resin material and connecting the metal thin film with an external ground terminal of the high frequency package, it is necessary to provide a separate structure for grounding the metal film. There is no effect that it can be miniaturized and at the same time can obtain the effect of excellent electromagnetic shielding.

또한, 본 발명에 따르면, 기판에 형성된 홈부 내에 절연성 몰드부의 일부가 가 형성되므로 측면방향에서 외력이 작용하더라도 몰드부와 기판이 분리 이탈되는 것을 방지할 수 있는 효과가 있다.
In addition, according to the present invention, since a portion of the insulating mold portion is formed in the groove portion formed in the substrate, there is an effect of preventing separation of the mold portion and the substrate even if an external force acts in the lateral direction.

도 1은 본 발명의 일실시형태에 따른 고주파 패키지의 단면도이다.
도 2의 (a) 및 (b)는 본 발명의 일실시형태에 따른 고주파 패키지에 적용되는 기판의 평면도 및 사시도이다.
도 3은 본 발명의 일실시형태에 따른 고주파 패키지에 적용되는 기판에 형성되는 홈부 및 홈부 전극의 확대도이다.1 is a cross-sectional view of a high frequency package according to an embodiment of the present invention.
2 (a) and 2 (b) are a plan view and a perspective view of a substrate applied to a high frequency package according to an embodiment of the present invention.
3 is an enlarged view of a groove and a groove electrode formed on a substrate applied to a high frequency package according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시형태를 보다 상세하게 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명되는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에 도시된 구성요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다는 점을 유념해야 할 것이다.
Various embodiments of the present invention will now be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. The embodiments of the present invention are provided to more fully describe the present invention to those skilled in the art. Accordingly, it should be noted that the shapes, sizes, etc. of the components shown in the drawings may be exaggerated for clarity.

도 1은 본 발명의 일실시형태에 따른 고주파 패키지의 단면도이다.1 is a cross-sectional view of a high frequency package according to an embodiment of the present invention.

도 1에 도시된 바와 같이, 본 발명의 일실시형태에 따른 고주파 패키지(10)는, 기판(11)과 홈부(A)와, 홈부 전극(13)과, 절연성 몰드부(14) 및 도전성 실드부(15)를 포함할 수 있다.
As shown in FIG. 1, the high frequency package 10 according to the exemplary embodiment of the present invention includes a substrate 11, a groove portion A, a groove electrode 13, an insulating mold portion 14, and a conductive shield. Part 15 may be included.

상기 기판(11)은 상면에 적어도 하나의 전자 부품(16)을 실장할 수 있다. 상기 기판(11)은 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 세라믹 기판 또는 인쇄 회로 기판(PCB) 등)이 채용될 수 있다. At least one electronic component 16 may be mounted on the substrate 11. The substrate 11 may employ various kinds of substrates (eg, ceramic substrates or printed circuit boards (PCBs), etc.) well known in the art.

상기 기판(11)의 상면에는 전자 부품(16)을 실장하기 위한 실장용 전극(20)이나 도시하지는 않았지만 실장용 전극(20) 간의 연결을 형성하는 회로 패턴이 형성될 수 있다. 또한, 상기 기판(11)은 복수의 층으로 형성된 다층기판일 수 있으며, 각 층 사이에는 전기적 연결을 형성하기 위한 내부 전극(12, 19)이 형성될 수 있다. 이러한 내부 전극(12, 19)은 접지와 연결된 내부 접지 전극(12)을 포함할 수 있다. 내부 접지 전극(12) 기판(11)의 하면에 형성되는 외부 접지 전극(18)과 전기적으로 연결되어 접지 상태를 제공하도록 기판(11)의 내부에 마련되는 전극이다.An upper surface of the substrate 11 may include a mounting electrode 20 for mounting the electronic component 16 or a circuit pattern for forming a connection between the mounting electrodes 20 although not shown. In addition, the substrate 11 may be a multilayer substrate formed of a plurality of layers, and internal electrodes 12 and 19 may be formed between the layers to form electrical connections. The internal electrodes 12 and 19 may include internal ground electrodes 12 connected to ground. The internal ground electrode 12 is an electrode provided inside the substrate 11 to be electrically connected to the external ground electrode 18 formed on the bottom surface of the substrate 11 to provide a ground state.

상술한 바와 같이, 상기 기판(11)의 하면, 즉 상기 기판(11)에서 전자 부품(16)이 실장된 면의 반대면에는 접지와 연결되는 외부 접지 단자(18)가 형성된다. 상기 외부 접지 단자(18)는 고주파 패키지(10) 내에 접지를 제공하기 위한 통로가 되는 단자이다.As described above, an external ground terminal 18 connected to the ground is formed on the lower surface of the substrate 11, that is, the surface opposite to the surface on which the electronic component 16 is mounted on the substrate 11. The external ground terminal 18 is a terminal that serves as a passage for providing ground in the high frequency package 10.

상기 기판(11)은, 상면에 형성되는 실장용 전극(20) 또는 회로 패턴(미도시)과 내부 전극(12, 19) 간의 전기적 연결을 형성하기 위해 도전성 비아홀(17)을 포함할 수 있다. 상기 기판(11)은 기판 내부에 전자부품을 실장할 수 있는 캐비티를 갖는 구조일 수도 있다.
The substrate 11 may include a conductive via hole 17 to form an electrical connection between the mounting electrode 20 or a circuit pattern (not shown) formed on the top surface and the internal electrodes 12 and 19. The substrate 11 may have a structure having a cavity for mounting an electronic component inside the substrate.

상기 기판(11)의 측면에는 홈부(A)가 형성된다. 도 2 및 도 3은 홈부(A)를 설명하기 위한 도면으로, 도 2의 (a) 및 (b)는 본 발명의 일실시형태에 따른 고주파 패키지에 적용되는 기판의 평면도 및 사시도이며, 도 3은 본 발명의 일실시형태에 따른 고주파 패키지에 적용되는 기판에 형성되는 홈부 및 홈부 전극의 확대도이다.Grooves A are formed on the side surfaces of the substrate 11. 2 and 3 are diagrams for explaining the groove portion (A), Figure 2 (a) and (b) is a plan view and a perspective view of a substrate applied to the high frequency package according to an embodiment of the present invention, Figure 3 Is an enlarged view of a groove portion and a groove electrode formed on a substrate applied to a high frequency package according to an embodiment of the present invention.

도 2의 (a) 및 (b)에 도시한 바와 같이, 기판(11)의 측면에는 홈부(A)가 형성된다. 도 2 및 도 3에 도시된 홈부의 형상이나 개수는 홈부를 설명하기 위한 일례에 불과하며 본 발명을 한정하지 않는다. 당 기술분야에서 통상적인 지식을 가진 자라면 도 2 및 도 3으로부터 홈부의 형상이나 개수에 대한 다양한 변형이 가능할 것이다.As shown in FIGS. 2A and 2B, a groove A is formed in the side surface of the substrate 11. The shape and number of groove portions shown in FIGS. 2 and 3 are merely examples for describing the groove portions and do not limit the present invention. Those skilled in the art will be able to make various modifications to the shape or number of grooves from FIGS. 2 and 3.

상기 홈부(A)는 기판(11)의 상면에서부터 형성되어 하면 방향으로 기판의 측면에 형성될 수 있다. 도 1 내지 도 3에 도시한 바와 같이, 상기 홈부(A)는 기판의 상면에서부터 형성되어 하면까지 관통하지 않는 형태를 가질 수도 있고, 도시하지는 않았지만 상기 홈부(A)는 기판의 상면에서부터 하면까지 관통하도록 기판의 측면에 형성된 형태일 수도 있다.The groove A may be formed from an upper surface of the substrate 11 and formed on a side surface of the substrate in a lower surface direction. As shown in FIGS. 1 to 3, the groove A may be formed from an upper surface of the substrate and may not penetrate to the lower surface. Although not shown, the groove A may penetrate from the upper surface to the lower surface of the substrate. It may also be a form formed on the side of the substrate.

도 1 및 도 3에 도시한 바와 같이, 홈부(A)의 표면에는 홈부 전극(13)이 형성된다. 상기 홈부 전극(13)은 홈부(A)의 노출된 면에 형성되며, 상기 기판(11)의 상기 내부 접지 전극(12)과 전기적으로 접촉되도록 형성된다. 상기 내부 접지 전극(12)은 홈부(A)에 노출되도록 형성되고, 홈부(A)의 표면에 홈부 전극(13)을 형성함으로써 내부 접지 전극(12)과 홈부 전극(13)은 전기적으로 접속할 수 있게 된다.1 and 3, the groove electrode 13 is formed on the surface of the groove A. As shown in FIG. The groove electrode 13 is formed on the exposed surface of the groove A and is in electrical contact with the internal ground electrode 12 of the substrate 11. The internal ground electrode 12 is formed to be exposed to the groove portion A, and by forming the groove electrode 13 on the surface of the groove portion A, the internal ground electrode 12 and the groove electrode 13 can be electrically connected. Will be.

상기 홈부 전극(13)은 내부 접지 전극(12)과 전기적으로 연결될 뿐만 아니라 기판(11)의 측면과 실질적으로 동일한 레벨으로 형성되어 기판(11) 측면에 노출되도록 형성되는 것이 바람직하다. 이는 이후에 설명되는 도전성 실드부(15)와 홈부 전극(13)이 전기적으로 접속하기 유리한 구조를 형성하기 위함이다.
The groove electrode 13 is not only electrically connected to the internal ground electrode 12, but is formed to be substantially the same level as the side surface of the substrate 11 to be exposed to the side surface of the substrate 11. This is to form a structure in which the conductive shield portion 15 and the groove electrode 13 described later are advantageously electrically connected.

상기 절연성 몰드부(14)는, 기판 상에 실장된 전자 부품(16) 사이에 충진됨으로써, 전자 부품(16) 간의 전기적인 단락을 방지할 뿐만 아니라, 전자 부품(16)을 외부에서 둘러싼 형태로 고정함으로써 외부의 충격으로부터 전자 부품(16)을 안전하게 보호할 수 있게 된다. 상기 절연성 몰드부(14)는 에폭시 등과 같은 수지재를 포함하는 재료로 형성될 수 있다. 상기 절연성 몰드부(14)는, 전자 부품(16)을 밀봉하도록 형성될 뿐만 아니라, 기판(11) 상면에서부터 형성되는 홈부(A)에 충진되도록 형성된다. 이와 같이, 절연성 몰드부(14)가 홈부(A)에 충진된 형태로 형성됨으로써 몰드부(14)와 기판(11)의 결합력을 향상시킬 수 있다. 특히, 패키지의 측면방향에서 외력이 작용하더라도 몰드부와 기판이 분리 이탈되는 것을 방지할 수 있다.
The insulating mold part 14 is filled between the electronic components 16 mounted on the substrate, thereby preventing electrical shorts between the electronic components 16, and also surrounding the electronic components 16 in an external form. By fixing, it is possible to safely protect the electronic component 16 from external shocks. The insulating mold part 14 may be formed of a material including a resin material such as epoxy. The insulating mold part 14 is formed not only to seal the electronic component 16 but also to be filled in the groove part A formed from the upper surface of the substrate 11. As described above, the insulating mold part 14 is formed in the form filled in the groove portion A, thereby improving the bonding force between the mold part 14 and the substrate 11. In particular, even if an external force is applied in the side direction of the package it can be prevented separation and separation of the mold portion and the substrate.

상기 도전성 실드부(15)는 상기 절연성 몰드부(14)에 밀착하여 상기 절연성 몰드부(14)를 커버하도록 형성된다. 또한, 상기 도전성 실드부(15)는 상기 홈부 전극(13)과 전기적으로 접속된다. 상기 도전성 실드부(15)는 전자파 차폐를 위해 접지된 상태가 되어야 하며, 이를 위해 기판(11)의 내부에 형성된 내부 접지 전극(12)과 전기적으로 접속하는 홈부 전극(13)과 전기적 접속을 이루는 형태로 형성된다. 전술한 바와 같이, 상기 도전성 실드부(15)와 홈부 전극(13)의 전기적 접속을 용이하게 하기 위해, 상기 홈부 전극(13)은 도 3에 도시한 바와 같이 기판의 측면에 노출된 형태로 형성되는 것이 바람직하며, 상기 도전성 실드부(15)는 절연성 몰드부(14)의 표면으로부터 기판(11)의 측면을 따라 연장되어 기판(11) 측면에서 홈부 전극(13)과 전기적으로 연결되는 것이 바람직하다. The conductive shield part 15 is formed to be in close contact with the insulating mold part 14 to cover the insulating mold part 14. In addition, the conductive shield 15 is electrically connected to the groove electrode 13. The conductive shield 15 should be grounded to shield the electromagnetic waves. For this purpose, the conductive shield 15 is electrically connected to the groove electrode 13 electrically connected to the internal ground electrode 12 formed inside the substrate 11. It is formed in the form. As described above, in order to facilitate the electrical connection between the conductive shield portion 15 and the groove electrode 13, the groove electrode 13 is formed in a form exposed to the side of the substrate as shown in FIG. Preferably, the conductive shield portion 15 extends along the side surface of the substrate 11 from the surface of the insulating mold portion 14 and is electrically connected to the groove electrode 13 at the side surface of the substrate 11. Do.

상기 도전성 실드부(15)는 도전성을 띄는 다양한 재료로 형성될 수 있다. 예를 들어, 상기 도전성 실드부(15)는 도전성 분말을 포함하는 수지재와 같은 도전성 몰드부로 형성되거나, 직접 금속 박막을 형성하여 완성될 수 있다. 금속 박막을 형성하는데는 스퍼터링, 기상증착법, 전해 도금, 비전해 도금과 같이 여러가지 주지의 기술이 사용될 수 있다. 바람직하게 상기 도전성 실드부(15)는 스프레이 코팅법으로 형성된 금속 박막일 수 있다. 상기 스프레이 코팅법은 균일한 도포막을 형성할 수 있으며 다른 공정에 비해 설비 투자에 소요되는 비용이 적은 장점이 있다.
The conductive shield portion 15 may be formed of various materials exhibiting conductivity. For example, the conductive shield part 15 may be formed of a conductive mold part such as a resin material including conductive powder, or may be completed by directly forming a metal thin film. Various well-known techniques, such as sputtering, vapor deposition, electrolytic plating, and electroless plating, can be used to form the metal thin film. Preferably, the conductive shield 15 may be a metal thin film formed by a spray coating method. The spray coating method can form a uniform coating film and has the advantage that the cost required for equipment investment compared to other processes.

전술한 본 발명의 구성에 대한 설명에서와 같이, 본 발명은 절연성 몰드부(14)에 의해 기판에 실장되는 전자 부품(16)을 외부의 외력으로부터 보호할 수 있을 뿐만 아니라, 절연성 몰드부(14)의 외면에 접촉하는 형태로 형성되는 도전성 실드부(15)에 의해 전자파 차폐의 효과를 더욱 향상시킬 수 있다. 또한, 전자파 차폐를 위한 도전성 실드부(15)를 접지하기 위해, 기판 상면에 도전성 실드부(15)와 접속하는 접지단자를 별도로 구비하지 않고 기판(11)의 측면에 홈부(A) 및 홈부 전극(13)을 구비하여 기판(11) 측면에서 도전성 실드부(15) 접지 가능하게 함으로써 패키지 사이즈의 소형화가 가능하다. 또한, 절연성 몰드부(14)가 홈부(A)에 충진된 형태로 형성됨으로써 몰드부(14)와 기판(11)의 결합력을 향상시킬 수 있다. 특히, 패키지의 측면방향에서 외력이 작용하더라도 몰드부와 기판이 분리 이탈되는 것을 방지할 수 있다.
As described above with respect to the configuration of the present invention, the present invention can not only protect the electronic component 16 mounted on the substrate by the insulating mold portion 14 from external force, but also the insulating mold portion 14 By the conductive shield portion 15 formed in the form of contacting the outer surface of the can be further improved the effect of electromagnetic shielding. In addition, in order to ground the conductive shield 15 for shielding electromagnetic waves, the groove A and the groove electrode are formed on the side surface of the substrate 11 without separately providing a ground terminal connected to the conductive shield 15 on the upper surface of the substrate. The size of the package can be reduced by providing (13) so that the conductive shield 15 can be grounded on the side of the substrate 11. In addition, since the insulating mold part 14 is formed to be filled in the groove portion A, the bonding force between the mold part 14 and the substrate 11 may be improved. In particular, even if an external force is applied in the side direction of the package it can be prevented separation and separation of the mold portion and the substrate.

본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되지 않으며, 후술되는 특허청구의 범위 및 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
In the detailed description of the present invention, specific embodiments have been described, but various modifications may be made without departing from the scope of the present invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined by the following claims and their equivalents.

10: 고주파 패키지 11: 기판
12: 내부 접지 단자 13: 홈부 전극
14: 절연성 몰드부 15: 도전성 실드부
16: 전자 부품 17: 도전성 비아홀
18: 외부 접지 단자 19: 내부 전극
20: 실장용 전극 A: 홈부10: high frequency package 11: substrate
12: internal ground terminal 13: groove electrode
14: insulating mold portion 15: conductive shield portion
16: Electronic Component 17: Conductive Via Hole
18: external ground terminal 19: internal electrode
20: Mounting electrode A: Groove

Claims (4)

상면에 적어도 하나의 전자 부품을 실장하며, 내부 접지 전극을 갖는 기판;
상기 기판의 상면으로부터 연장되어 상기 기판의 측면에 형성된 적어도 하나의 홈부;
상기 홈부의 표면에 형성되며 상기 내부 접지 전극과 전기적으로 접속하는 홈부 전극;
상기 전자 부품을 밀봉하고 상기 홈부 내에 충진되도록 형성되는 절연성 몰드부; 및
상기 절연성 몰드부에 밀착하여 상기 절연성 몰드부를 커버하고, 상기 홈부 전극와 전기적으로 접속된 도전성 실드부를 포함하고,
상기 홈부 전극은 상기 기판의 측면에 그 일부가 노출되도록 형성되며,
상기 도전성 실드부는 상기 기판의 측면으로 연장되어 상기 홈부 전극과 전기적으로 접속하는 것을 특징으로 하는 고주파 패키지.A substrate having at least one electronic component mounted on an upper surface thereof and having an internal ground electrode;
At least one groove extending from an upper surface of the substrate and formed on a side surface of the substrate;
A groove electrode formed on a surface of the groove and electrically connected to the internal ground electrode;
An insulating mold part which seals the electronic component and is filled in the groove part; And
A conductive shield part which is in close contact with the insulating mold part and covers the insulating mold part, and is electrically connected to the groove part electrode,
The groove electrode is formed to expose a portion of the side of the substrate,
And the conductive shield portion extends to a side surface of the substrate to electrically connect with the groove portion electrode. 삭제delete 삭제delete 제1항에 있어서,
상기 도전성 실드부는 스프레이 코팅법, 전해 도금법, 비전해 도금법, 스퍼터링 및 기상증착법으로 구성된 그룹으로부터 선택된 일 방법으로 형성된 금속 박막인 것을 특징으로 하는 고주파 패키지.The method of claim 1,
The conductive shield portion is a high frequency package, characterized in that the metal thin film formed by one method selected from the group consisting of spray coating method, electrolytic plating method, electroless plating method, sputtering and vapor deposition method.
KR1020100053444A 2010-06-07 2010-06-07 High frequency package KR101153536B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100053444A KR101153536B1 (en) 2010-06-07 2010-06-07 High frequency package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100053444A KR101153536B1 (en) 2010-06-07 2010-06-07 High frequency package

Publications (2)

Publication Number Publication Date
KR20110133820A KR20110133820A (en) 2011-12-14
KR101153536B1 true KR101153536B1 (en) 2012-06-11

Family

ID=45501319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100053444A KR101153536B1 (en) 2010-06-07 2010-06-07 High frequency package

Country Status (1)

Country Link
KR (1) KR101153536B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101843249B1 (en) 2016-03-08 2018-03-28 삼성전기주식회사 Electric component module and method for measuring shielding therein
US10319684B2 (en) * 2017-04-11 2019-06-11 STATS ChipPAC Pte. Ltd. Dummy conductive structures for EMI shielding

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040252475A1 (en) * 2002-08-29 2004-12-16 Michiaki Tsuneoka Module part
JP2005159227A (en) * 2003-11-28 2005-06-16 Matsushita Electric Ind Co Ltd Circuit component contained module, and method for manufacturing the same
JP2006332255A (en) * 2005-05-25 2006-12-07 Alps Electric Co Ltd Electronic circuit unit and its manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040252475A1 (en) * 2002-08-29 2004-12-16 Michiaki Tsuneoka Module part
JP2005159227A (en) * 2003-11-28 2005-06-16 Matsushita Electric Ind Co Ltd Circuit component contained module, and method for manufacturing the same
JP2006332255A (en) * 2005-05-25 2006-12-07 Alps Electric Co Ltd Electronic circuit unit and its manufacturing method

Also Published As

Publication number Publication date
KR20110133820A (en) 2011-12-14

Similar Documents

Publication Publication Date Title
KR101288284B1 (en) Semiconductor package manufacturing method
KR101171512B1 (en) Method for manufacturing semiconductor package
KR101616625B1 (en) Semiconductor package and method of manufacturing the same
US7180012B2 (en) Module part
KR101153570B1 (en) Semiconductor package module
US9706661B2 (en) Electronic device module and manufacturing method thereof
KR101250677B1 (en) Semiconductor package and method for manufacturing the same
US10319685B2 (en) EMI shielded integrated circuit packages and methods of making the same
US20120104570A1 (en) Semiconductor package module
KR101250737B1 (en) Semiconductor package and method for manufacturing the same
KR101983142B1 (en) Semiconductor package
KR20170097345A (en) Electronic component module and manufacturing mehthod therof
US9780047B1 (en) Semiconductor package
US20130112464A1 (en) Conformal reference planes in substrates
KR20120043503A (en) Communication package module and method for manufacturing the same
KR20130042171A (en) Semiconductor package and method for manufacturing thereof
KR101141443B1 (en) Method for manufacturing semiconductor package
KR101250665B1 (en) Semiconductor package and manufacturing method thereof
KR101153536B1 (en) High frequency package
KR20120039338A (en) Semiconductor package
KR20110133821A (en) High frequency package
KR20130048991A (en) Semiconductor package and manufacturing mehthod therof
KR101350610B1 (en) Semiconductor package
KR20140126107A (en) Package module
KR20140041643A (en) Semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 8