KR20190129650A - Electronic component module and manufacturing mehthod therof - Google Patents

Electronic component module and manufacturing mehthod therof Download PDF

Info

Publication number
KR20190129650A
KR20190129650A KR1020180073644A KR20180073644A KR20190129650A KR 20190129650 A KR20190129650 A KR 20190129650A KR 1020180073644 A KR1020180073644 A KR 1020180073644A KR 20180073644 A KR20180073644 A KR 20180073644A KR 20190129650 A KR20190129650 A KR 20190129650A
Authority
KR
South Korea
Prior art keywords
shielding
partition wall
component
substrate
partition
Prior art date
Application number
KR1020180073644A
Other languages
Korean (ko)
Inventor
전석택
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to US16/176,240 priority Critical patent/US10790238B2/en
Priority to CN201910072184.5A priority patent/CN110475421A/en
Publication of KR20190129650A publication Critical patent/KR20190129650A/en
Priority to US17/000,555 priority patent/US20200388579A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

An electronic element module according to the present invention includes a substrate, at least one first component and a second component mounted on one surface of the substrate, a first sealing part sealing the first component and a second sealing part sealing the second component, a shielding partition wall disposed between the first component and the second component to shield the flow of electromagnetic waves, and a shielding layer of a conductive material disposed along a surface formed by the sealing parts and the shielding partition well. The shielding partition wall includes a first partition wall and a second partition wall spaced apart from each other. The shielding layer is partially formed on an opposing surface facing the first partition wall and the second partition wall. It is possible to protect the components from impact.

Description

전자 소자 모듈 및 그 제조 방법{ELECTRONIC COMPONENT MODULE AND MANUFACTURING MEHTHOD THEROF}ELECTRONIC COMPONENT MODULE AND MANUFACTURING MEHTHOD THEROF

본 발명은 전자 소자 모듈 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 모듈에 포함된 수동소자 또는 반도체 칩 등을 외부 환경으로부터 보호함과 동시에 전자파를 차폐할 수 있는 전자 소자 모듈 및 그 제조 방법에 관한 것이다.The present invention relates to an electronic device module and a method for manufacturing the same, and more particularly, to an electronic device module and a method for manufacturing the same, which can shield electromagnetic waves while protecting passive devices or semiconductor chips included in the module from an external environment. It is about.

최근 전자제품 시장은 휴대용으로 급격히 그 수요가 증가하고 있으며, 이를 만족하기 위해 이들 시스템에 실장되는 전자 소자들의 소형화 및 경량화가 요구되고 있다. Recently, the market for electronic products is rapidly increasing in demand, and in order to satisfy this demand, miniaturization and weight reduction of electronic devices mounted in these systems are required.

이러한 전자 소자들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 원칩(One-chip)화하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 소자들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구되고 있다.In order to realize miniaturization and light weight of such electronic devices, not only a technology for reducing individual sizes of mounting components, but also a system on chip (SOC) technology for one-chip multiple devices, There is a need for a System In Package (SIP) technology that integrates individual devices into one package.

특히, 통신 모듈이나 네트워크 모듈과 같이 고주파 신호를 취급하는 고주파 전자 소자 모듈은 소형화뿐만 아니라 전자파 간섭(EMI)에 대한 차폐 특성을 우수하게 구현하기 위해 다양한 전자파 차폐 구조를 구비할 것이 요구되고 있다.In particular, high-frequency electronic device modules that handle high-frequency signals, such as communication modules and network modules, are required to have various electromagnetic shielding structures in order to realize miniaturization as well as excellent shielding characteristics against electromagnetic interference (EMI).

일본공개특허 제2017-212377호Japanese Laid-Open Patent No. 2017-212377

본 발명은 내부의 개별 소자를 충격으로부터 보호하면서 동시에 전자파 간섭(EMI) 또는 전자파 내성 특성이 우수한 전자파 차폐구조를 갖는 전자 소자 모듈 및 그 제조 방법을 제공하는 것을 목적으로 한다.It is an object of the present invention to provide an electronic device module having an electromagnetic shielding structure having excellent electromagnetic interference (EMI) or electromagnetic wave immunity characteristics while protecting individual elements therein from shock and at the same time, and a method of manufacturing the same.

본 발명에 따른 전자 소자 모듈은, 기판, 상기 기판의 일면에 실장되는 적어도 하나의 제1 부품과 제2 부품, 상기 제1 부품을 제1 밀봉부와 상기 제2 부품을 밀봉하는 제2 밀봉부, 상기 제1 부품과 상기 제2 부품 사이에 배치되어 전자기파의 흐름을 차폐하는 차폐 격벽, 및 상기 밀봉부와 상기 차폐 격벽이 형성하는 표면을 따라 배치되는 도전성 재질의 차폐층을 포함하며, 상기 차폐 격벽은 서로 이격 배치되는 제1 격벽과 제2 격벽을 포함하고, 상기 차폐층은 상기 제1 격벽과 상기 제2 격벽이 서로 마주보는 대향면에 부분적으로 형성된다.An electronic device module according to the present invention includes a substrate, at least one first component and a second component mounted on one surface of the substrate, and a second sealing portion sealing the first component and the second component to the first component. And a shielding barrier rib disposed between the first component and the second component to shield the flow of electromagnetic waves, and a shielding layer of a conductive material disposed along a surface formed by the seal and the shield barrier. The partition wall includes a first partition wall and a second partition wall spaced apart from each other, and the shielding layer is partially formed on an opposing surface of the first partition wall and the second partition wall facing each other.

또한 본 발명에 따른 전자 소자 모듈은, 기판, 상기 기판의 일면에 실장되는 적어도 하나의 제1 부품과 제2 부품, 상기 제1 부품을 제1 밀봉부와 상기 제2 부품을 밀봉하는 제2 밀봉부, 상기 제1 부품과 상기 제2 부품 사이에 배치되어 전자기파의 흐름을 차폐하는 차폐 격벽, 및 상기 밀봉부와 상기 차폐 격벽이 형성하는 표면을 따라 배치되는 도전성 재질의 차폐층을 포함하며, 상기 차폐 격벽은 서로 이격 배치되는 제1 격벽과 제2 격벽을 포함하고, 상기 차폐 격벽은 상기 제1 격벽과 상기 제2 격벽이 서로 마주보는 대향면에서 적어도 일부가 상기 차폐층의 외부로 노출된다.In addition, the electronic device module according to the present invention includes a substrate, at least one first component and a second component mounted on one surface of the substrate, and a second seal sealing the first component and the second component to the first component. And a shielding barrier rib disposed between the first component and the second component to shield the flow of electromagnetic waves, and a shielding layer of a conductive material disposed along a surface formed by the seal and the shield barrier. The shielding partition wall may include a first partition wall and a second partition wall spaced apart from each other, and the shield partition wall may be exposed to the outside of the shielding layer at least partially on an opposing surface where the first partition wall and the second partition wall face each other.

또한 본 발명에 따른 전자 소자 모듈 제조 방법은, 기판을 마련하는 단계, 상기 기판의 일면에 제1 부품, 제2 부품을 배치하고 상기 제1 부품과 상기 제2 부품 사이에 도전성 부재를 배치하는 단계, 및 상기 도전성 부재를 절단하여 제1 격벽과 제2 격벽으로 구분하는 단계를 포함한다.In addition, the method of manufacturing an electronic device module according to the present invention includes the steps of preparing a substrate, disposing a first component and a second component on one surface of the substrate and disposing a conductive member between the first component and the second component. And dividing the conductive member into a first partition and a second partition.

본 발명에 따른 전자 소자 모듈은, 차폐 격벽을 이용하여 밀봉부를 2개로 분리한다. 따라서 밀봉부의 체적을 최소화하므로 밀봉부와 차폐 격벽 사이에서 발생하는 스트레스를 줄일 수 있다. The electronic device module which concerns on this invention separates a sealing part into two using the shielding partition. Therefore, the volume of the seal is minimized, thereby reducing the stress generated between the seal and the shielding partition.

또한 2개의 밀봉부 사이에 빈 공간이 배치되므로, 밀봉부나 차폐 격벽이 열팽창하는 경우, 상기한 빈 공간 측으로 부피가 확장될 수 있다. 따라서 열팽창에 의해 전자 소자 모듈이 파손되는 것을 최소화할 수 있다.In addition, since the empty space is disposed between the two sealing portions, when the sealing portion or the shielding partition is thermally expanded, the volume can be expanded to the above empty space side. Therefore, damage to the electronic device module due to thermal expansion can be minimized.

도 1은 본 발명의 실시예에 따른 전자 소자 모듈의 단면도.
도 2 내지 도 4는 도 1에 도시된 전자 소자 모듈의 제조 방법을 공정순으로 도시한 도면.
도 5는 본 발명의 다른 실시예에 따른 차폐 격벽을 개략적으로 도시한 단면도.
도 6은 도 5에 도시된 전자 소자 모듈의 제조 방법을 공정순으로 도시한 도면.
도 7은 도 5에 도시된 전자 소자 모듈의 다른 실시예에 따른 제조 방법을 설명하기 위한 도면.
도 8은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도.
도 9는 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도.
도 10은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도.1 is a cross-sectional view of an electronic device module according to an embodiment of the present invention.
2 to 4 are diagrams illustrating a method of manufacturing the electronic device module shown in FIG. 1 in a process order.
5 is a cross-sectional view schematically showing a shielding partition according to another embodiment of the present invention.
FIG. 6 is a diagram illustrating a method of manufacturing the electronic device module illustrated in FIG. 5 in a process order.
FIG. 7 is a diagram for describing a manufacturing method according to another exemplary embodiment of the electronic device module illustrated in FIG. 5.
8 is a schematic cross-sectional view of an electronic device module according to another embodiment of the present invention.
9 is a schematic cross-sectional view of an electronic device module according to another embodiment of the present invention.
10 is a schematic cross-sectional view of an electronic device module according to another embodiment of the present invention.

본 발명의 상세한 설명에 앞서, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시예에 불과할 뿐, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다. Prior to the description of the present invention, the terms or words used in the specification and claims described below should not be construed as being limited to the ordinary or dictionary meanings, and the inventors should consider their own invention in the best way. For the purpose of explanation, it should be interpreted as meaning and concept corresponding to the technical idea of the present invention on the basis of the principle that it can be appropriately defined as the concept of term. Therefore, the embodiments described in the present specification and the configuration shown in the drawings are only the most preferred embodiments of the present invention, and do not represent all of the technical idea of the present invention, and various equivalents may be substituted for them at the time of the present application. It should be understood that there may be water and variations.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음을 유의해야 한다. 또한, 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In this case, it should be noted that like elements are denoted by like reference numerals as much as possible. In addition, detailed descriptions of well-known functions and configurations that may blur the gist of the present invention will be omitted. For the same reason, some components in the accompanying drawings are exaggerated, omitted, or schematically illustrated, and the size of each component does not entirely reflect the actual size.

이하, 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 전자 소자 모듈의 단면도이다. 1 is a cross-sectional view of an electronic device module according to an embodiment of the present invention.

도 1을 참조하면, 본 실시예에 따른 전자 소자 모듈(100)은 기판(11), 전자 소자(1), 밀봉부(14), 차폐 격벽(20), 및 차폐층(17)을 포함하여 구성된다. Referring to FIG. 1, the electronic device module 100 according to the present exemplary embodiment includes a substrate 11, an electronic device 1, a sealing part 14, a shielding partition wall 20, and a shielding layer 17. It is composed.

기판(11)의 제1면에는 전자 소자(1)를 실장하기 위한 실장용 전극들, 접속 전극(19), 그리고 도시하지는 않았지만 실장용 전극들 상호간을 전기적으로 연결하는 배선 패턴이 형성될 수 있다. On the first surface of the substrate 11, mounting electrodes for mounting the electronic device 1, a connection electrode 19, and a wiring pattern for electrically connecting the mounting electrodes, although not shown, may be formed. .

실장용 전극에는 적어도 하나의 전자 소자(1)가 실장된다. At least one electronic element 1 is mounted on the mounting electrode.

접속 전극(19)은 후술되는 차폐 격벽(20)이 접합되는 전극이다. 따라서 차폐 격벽(20)과 전기적으로 연결된다. 도시되어 있지 않지만, 본 실시예에서 접속 전극(19)은 기판(11)의 접지와 연결된다. 이에 본 실시예의 접속 전극(19)은 전자 소자들(1)의 접지 단자들 및 후술되는 접지층(19a)과 전기적으로 연결된다.The connection electrode 19 is an electrode to which the shielding partition wall 20 mentioned later is joined. Therefore, it is electrically connected to the shielding partition wall 20. Although not shown, the connection electrode 19 is connected to the ground of the substrate 11 in this embodiment. Accordingly, the connection electrode 19 of the present embodiment is electrically connected to the ground terminals of the electronic devices 1 and the ground layer 19a described later.

본 실시예에서는 접속 전극(19)은 후술되는 제1 부품(1a)과 제2 부품(1b) 사이에 배치되며, 차폐 격벽(20)의 형상을 따라 선형으로 형성될 수 있다. In the present embodiment, the connection electrode 19 is disposed between the first component 1a and the second component 1b, which will be described later, and may be linearly formed along the shape of the shielding partition wall 20.

또한 본 실시예에서는 접속 전극(19)이 실선 형태로 형성되나, 이에 한정되지 않으며, 파선 형태로 형성하거나, 점(point) 형태로 형성하는 등 차폐 격벽(20)과 전기적으로 연결될 수만 있다면 다양한 형태로 구성될 수 있다.In addition, in the present embodiment, the connection electrode 19 is formed in a solid line shape, but is not limited thereto, and may be in various forms as long as it can be electrically connected to the shielding partition wall 20, such as a dashed line shape or a point shape. It can be configured as.

본 실시예에서 차폐 격벽(20)은 2개가 나란하게 이격 배치된다. 따라서 접속 전극(19)도 차폐 격벽(20)의 배치 위치를 따라 2개가 나란하게 이격 배치될 수 있다. 그러나 이에 한정되는 것은 아니다. In the present embodiment, two shielding partition walls 20 are arranged side by side. Therefore, two connection electrodes 19 may also be arranged side by side along the arrangement position of the shielding partition wall 20. However, it is not limited thereto.

한편, 도면에는 상세히 도시하지 않았지만, 실장용 전극이나 접속 전극(19)은 상부에 적층 배치되는 절연 보호층(미도시)에 의해 보호될 수 있으며, 절연 보호층에 형성된 개구를 통해 외부로 노출될 수 있다. 절연 보호층으로는 솔더 레지스트가 이용될 수 있으나 이에 한정되는 것은 아니다.Although not shown in detail in the drawing, the mounting electrode or the connecting electrode 19 may be protected by an insulating protective layer (not shown) stacked on top of each other, and may be exposed to the outside through an opening formed in the insulating protective layer. Can be. Solder resist may be used as the insulating protective layer, but is not limited thereto.

또한 기판(11)의 내부에는 접지층(19a)이 배치될 수 있다. 접지층(19a)은 기판(11)의 측면을 통해 기판(11)의 외부로 노출되어 후술되는 차폐층(17)과 전기적으로 연결된다.In addition, the ground layer 19a may be disposed in the substrate 11. The ground layer 19a is exposed to the outside of the substrate 11 through the side surface of the substrate 11 and electrically connected to the shielding layer 17 to be described later.

기판(11)은 당 기술분야에서 잘 알려진 다양한 종류의 회로 기판(예를 들어 세라믹 기판, 인쇄 회로 기판, 유연성 기판 등)이 이용될 수 있다. 본 실시예에 따른 기판(11)은 복수의 층으로 형성된 다층 기판일 수 있으며, 각 층 사이에는 회로 패턴이 형성될 수 있다. The substrate 11 may use various kinds of circuit boards (eg, ceramic substrates, printed circuit boards, flexible substrates, etc.) well known in the art. The substrate 11 according to the present exemplary embodiment may be a multilayer substrate formed of a plurality of layers, and a circuit pattern may be formed between each layer.

전자 소자(1)는 수동 소자와 능동 소자 등과 같은 다양한 전자 소자들을 포함할 수 있다. 즉, 전자 소자(1)는 기판(11) 상에 실장되거나 기판(11) 내부에 내장될 수 있는 전자 부품들이라면 모두 이용될 수 있다.The electronic device 1 may include various electronic devices such as passive devices and active devices. In other words, the electronic device 1 may be used as long as the electronic components may be mounted on the substrate 11 or embedded in the substrate 11.

또한 본 실시예의 전자 소자(1)는 후술되는 제1 밀봉부(14a) 내에 매립되는 적어도 하나의 제1 부품(1a)과 제2 밀봉부(14b) 내에 매립되는 제2 부품(1b)을 포함한다. 제1 부품(1a)과 제2 부품(1b)은 상호 간에 전자기적으로 간섭이 발생되는 소자들로 구성될 수 있다. 그러나 이에 한정되는 것은 아니다. In addition, the electronic device 1 of the present embodiment includes at least one first component 1a embedded in the first sealing portion 14a described later and a second component 1b embedded in the second sealing portion 14b. do. The first component 1a and the second component 1b may be composed of elements in which electromagnetic interference is generated between each other. However, it is not limited thereto.

예를 들어, 제1 부품(1a)과 제2 부품(1b)은 모두 능동 소자로 구성될 수 있다. 그러나 이에 한정되지 않으며, 제1 부품(1a)은 능동 소자로 구성하고 제2 부품(1b)은 인덕터와 같은 수동 소자로 구성하는 것도 가능하다. For example, both the first component 1a and the second component 1b may be composed of active elements. However, the present invention is not limited thereto, and the first component 1a may be configured as an active element, and the second component 1b may be configured as a passive element such as an inductor.

밀봉부(14)는 기판(11)의 제1면에 배치되어 전자 소자(1)를 밀봉한다. 밀봉부(14)는 전자 소자(1)를 외부에서 둘러싼 형태로 고정함으로써 외부의 충격으로부터 전자 소자(1)를 안전하게 보호한다. The seal 14 is disposed on the first surface of the substrate 11 to seal the electronic device 1. The seal 14 secures the electronic device 1 from external shock by fixing the electronic device 1 in the form of an outer enclosure.

본 실시예에 따른 밀봉부(14)는 절연성 재질로 형성된다. 예를 들어, 밀봉부(14)는 에폭시몰딩컴파운드(EMC)와 같은 수지 재질로 형성될 수 있으나 이에 한정되는 것은 아니다. 또한 필요에 따라 도전성을 갖는 재질(예컨대 도전성 수지 등)로 밀봉부(14)를 형성하는 것도 가능하다. 이 경우, 전자 소자(1)와 기판(11) 사이에는 언더필(underfill) 수지와 같은 별도의 밀봉 부재가 구비될 수 있다. The sealing portion 14 according to the present embodiment is formed of an insulating material. For example, the sealing part 14 may be formed of a resin material such as epoxy molding compound (EMC), but is not limited thereto. If necessary, the sealing portion 14 may be formed of a conductive material (for example, a conductive resin). In this case, a separate sealing member such as an underfill resin may be provided between the electronic device 1 and the substrate 11.

본 실시예에서 밀봉부(14)는 후술되는 차폐 격벽(20)에 의해 제1 밀봉부(14a)와 제2 밀봉부(14b)로 구분될 수 있다. 제1 밀봉부(14a)는 제1 부품(1a)을 매립하며, 제1 격벽(20a)과 일체로 형성된다. 또한 제2 밀봉부(14b)는 제2 부품(1b)을 매립하며, 제2 격벽(20b)과 일체로 형성된다.In the present exemplary embodiment, the sealing part 14 may be divided into the first sealing part 14a and the second sealing part 14b by the shielding partition wall 20 to be described later. The first sealing portion 14a fills the first component 1a and is formed integrally with the first partition wall 20a. Moreover, the 2nd sealing part 14b embeds the 2nd component 1b, and is formed integrally with the 2nd partition 20b.

차폐 격벽(20)은 제1 부품(1a)과 제2 부품(1b) 사이에 배치되어 제1 부품(1a)으로부터 제2 부품(1b) 측으로 유입되거나, 제2 부품(1b) 측에서 제1 부품 측으로 유입되는 전자기파를 차폐한다. The shielding partition wall 20 is disposed between the first component 1a and the second component 1b and flows from the first component 1a to the second component 1b side, or the first component 1b on the second component 1b side. Shields electromagnetic waves flowing into components.

따라서 차폐 격벽(20)은 도전성 물질로 형성되며, 기판(11)의 접속 전극(19) 상부에 배치되어 접속 전극(19)과 전기적으로 연결된다. 예컨대, 차폐 격벽(20)은 편평한 금속판의 형태로 구성될 수 있으며, 구리, 솔더나 도전성 수지와 같이 전자기파 차폐가 가능한 물질로 형성되어 기판(11)의 접속 전극(19)에 접합된다. Therefore, the shielding partition wall 20 is formed of a conductive material and is disposed on the connection electrode 19 of the substrate 11 to be electrically connected to the connection electrode 19. For example, the shielding partition wall 20 may be configured in the form of a flat metal plate, and may be formed of a material capable of shielding electromagnetic waves, such as copper, solder, or a conductive resin, and bonded to the connection electrode 19 of the substrate 11.

차폐 격벽(20)의 두께(도 1의 t)은 후술되는 차폐층(17)과 다른 두께로 형성되며, 구체적으로 차폐층(17)보다 두꺼운 두께로 형성된다.The thickness of the shielding partition wall 20 (t in FIG. 1) is formed to a thickness different from that of the shielding layer 17 described later, and specifically, is formed to a thickness thicker than the shielding layer 17.

차폐 격벽(20)의 실장 높이(h)는 밀봉부(14)의 높이와 동일하게 구성된다. 따라서, 차폐 격벽(20)의 상단면은 밀봉부(14)의 외부로 노출되며, 후술되는 차폐층(17)은 일부가 노출된 차폐 격벽(20)의 상단에 배치된다.The mounting height h of the shielding partition wall 20 is configured equal to the height of the sealing portion 14. Therefore, the top surface of the shielding partition wall 20 is exposed to the outside of the sealing portion 14, the shielding layer 17 to be described later is disposed on the upper part of the shielding partition wall 20 is partially exposed.

또한 본 실시예의 차폐 격벽(20)은 제1 격벽(20a)과 제2 격벽(20b)을 포함한다. 제1 격벽(20a)과 제2 격벽(20b)은 모두 제1 부품(1a)과 제2 부품(1b) 사이에 배치되되, 상호 간에 일정 거리 이격 배치된다. 예컨대, 제1 격벽(20a)과 제2 격벽(20b) 사이의 이격 거리는 20㎛ ~ 300㎛ 의 범위로 구성될 수 있으며, 제1 격벽(20a)과 제2 격벽(20b) 사이는 빈 공간(S)으로 형성된다.In addition, the shielding partition wall 20 of the present embodiment includes a first partition wall 20a and a second partition wall 20b. The first partition wall 20a and the second partition wall 20b are both disposed between the first component 1a and the second component 1b, but are spaced apart from each other by a predetermined distance. For example, the separation distance between the first partition wall 20a and the second partition wall 20b may be in a range of 20 μm to 300 μm, and an empty space may be formed between the first partition wall 20a and the second partition wall 20b. S) is formed.

제1 격벽(20a)과 제2 격벽(20b)은 모두 동일한 재질로 형성되며, 동일하거나 유사한 두께로 형성될 수 있다. 또한 제1 격벽(20a)과 제2 격벽(20b)은 서로 마주보는 면(F1, F2, 이하 대향면)의 면적이 동일하게 구성될 수 있다. The first partition wall 20a and the second partition wall 20b are both formed of the same material and may have the same or similar thicknesses. In addition, the first partition wall 20a and the second partition wall 20b may have the same area of the surfaces F1, F2, and opposing surfaces facing each other.

차폐층(17)은 밀봉부(14)와 차폐 격벽(20)에 의해 형성되는 표면을 따라 배치되며 외부로부터 전자 소자(1)로 유입되거나, 전자 소자(1)에서 외부로 유출되는 전자기파를 차폐한다. 따라서 차폐층(17)은 도전성 물질로 형성된다.The shielding layer 17 is disposed along the surface formed by the sealing portion 14 and the shielding partition 20 and shields electromagnetic waves flowing from the outside into the electronic device 1 or flowing out from the electronic device 1. do. Thus, the shielding layer 17 is formed of a conductive material.

본 실시예에서 차폐층(17)은 제1 밀봉부(14a)와 제2 밀봉부(14b) 표면에서 기판(11)의 측면으로 연장된다. 이에 차폐층(17)은 기판(11)의 측면으로 노출된 접지층(19a)과 전기적으로 연결된다.In this embodiment, the shielding layer 17 extends from the surface of the first sealing portion 14a and the second sealing portion 14b to the side of the substrate 11. Accordingly, the shielding layer 17 is electrically connected to the ground layer 19a exposed to the side surface of the substrate 11.

차폐층(17)은 밀봉부(14)의 외부면에 도전성 분말을 포함하는 수지재를 도포하거나, 금속 박막을 형성함으로써 이루어질 수 있다. 금속 박막을 형성하는 경우 스퍼터링, 스크린 프린팅(screen printing), 기상증착법, 전해 도금, 비전해 도금과 같은 다양한 기술들이 사용될 수 있다.The shielding layer 17 may be formed by applying a resin material containing conductive powder to the outer surface of the sealing portion 14 or forming a metal thin film. When forming a metal thin film, various techniques such as sputtering, screen printing, vapor deposition, electrolytic plating, and electroless plating may be used.

예를 들어, 본 실시예에 따른 차폐층(17)은 밀봉부(14)의 외부면에 스프레이 코팅법으로 형성된 금속 박막일 수 있다. 스프레이 코팅법은 균일한 도포막을 형성할 수 있으며 다른 공정에 비해 설비 투자에 소요되는 비용이 적은 장점이 있다. 그러나 이에 한정되는 것은 아니다.For example, the shielding layer 17 according to the present exemplary embodiment may be a metal thin film formed by spray coating on the outer surface of the sealing portion 14. The spray coating method can form a uniform coating film and has the advantage of low cost of equipment investment compared to other processes. However, it is not limited thereto.

이처럼 차폐층(17)을 금속 박막의 형태로 형성함에 따라, 차폐층(17)은 차폐 격벽(20)보다 얇은 두께로 구성된다. 예컨대, 차폐 격벽(20)은 차폐층(17)보다 2배 이상 두꺼운 두께로 형성될 수 있다. 그러나 이에 한정되는 것은 아니다.As the shielding layer 17 is formed in the form of a metal thin film as described above, the shielding layer 17 has a thickness thinner than that of the shielding partition wall 20. For example, the shielding partition wall 20 may be formed to a thickness more than twice as thick as the shielding layer 17. However, it is not limited thereto.

차폐층(17)은 차폐 격벽(20)과 물리적, 전기적으로 연결된다. 차폐층(17)은 밀봉부(14)의 상부면으로 노출된 차폐 격벽(20)의 상부면을 통해 차폐 격벽(20)과 전기적으로 연결된다. The shielding layer 17 is physically and electrically connected to the shielding partition wall 20. The shielding layer 17 is electrically connected to the shielding partition wall 20 through the upper surface of the shielding partition wall 20 exposed to the upper surface of the seal 14.

이처럼 차폐층(17)과 차폐 격벽(20)이 연결되는 경우, 차폐층(17)과 차폐 격벽(20) 중 어느 하나는 접속 전극(19) 또는 접지층(19a)과의 연결이 생략될 수 있다. 이 경우 접속 전극(19) 또는 접지층(19a) 중 어느 하나는 기판(11)에서 생략될 수 있다. As such, when the shielding layer 17 and the shielding partition wall 20 are connected, any one of the shielding layer 17 and the shielding partition wall 20 may be omitted from the connection between the connection electrode 19 or the ground layer 19a. have. In this case, either the connection electrode 19 or the ground layer 19a may be omitted from the substrate 11.

그러나 본 발명의 구성이 이에 한정되는 것은 아니며, 차폐층(17)과 차폐 격벽(20)을 직접 연결하지 않고 기판(11)의 접지층(19a)과 접속 전극(19)을 통해 차폐층(17)과 차폐 격벽(20)을 간접적으로 연결하는 등 다양한 변형이 가능하다. However, the configuration of the present invention is not limited thereto, and the shielding layer 17 is connected through the ground layer 19a and the connection electrode 19 of the substrate 11 without directly connecting the shielding layer 17 and the shielding partition wall 20. ) And indirectly connecting the shielding partition wall 20 can be modified.

본 실시예의 차폐층(17)은 제1 격벽(20a)과 제2 격벽(20b)이 서로 마주보는 대향면(F1, F2)에 부분적으로 형성된다. The shielding layer 17 of this embodiment is partially formed on the opposing surfaces F1 and F2 where the first and second partition walls 20a and 20b face each other.

본 실시예에서 제1 격벽(20a)과 제2 격벽(20b)은 이격 거리가 20㎛ ~ 300㎛ 의 범위로 형성되므로, 차폐 격벽들(20a, 20b) 사이의 공간(S) 폭이 크지 않다. 따라서 스프레이 코팅법을 이용하여 차폐층(17)을 형성하는 경우, 차폐층(17)을 형성하는 도전선 물질이 차폐 격벽들(20a, 20b) 사이의 공간(S)으로 유입되기 어렵다.In the present embodiment, since the first and second partitions 20a and 20b have a separation distance in a range of 20 μm to 300 μm, the space S between the shielding partitions 20a and 20b is not large. . Therefore, when the shielding layer 17 is formed using the spray coating method, the conductive wire material forming the shielding layer 17 is difficult to flow into the space S between the shielding partitions 20a and 20b.

이로 인해, 차폐층(17)은 차폐 격벽들(20a, 20b)의 대향면(F1, F2) 전체에 형성되지 않고, 대향면(F1, F2) 중 차폐 격벽들(20a, 20b)의 상단 부분에만 부분적으로 차폐층(17a)이 형성된다.As a result, the shielding layer 17 is not formed on the entirety of the opposing surfaces F1 and F2 of the shielding partitions 20a and 20b, and the upper portion of the shielding partitions 20a and 20b among the opposing surfaces F1 and F2. Only partially the shielding layer 17a is formed.

그러나 차폐 격벽(20a, 20b) 자체가 도전성 재질로 형성되므로, 차폐층(17a)이 대향면(F1, F2) 전체에 형성되지 않더라도 차폐 격벽(20a, 20b)을 통해 전자 소자들(1a, 1b) 간에 전자파 간섭(EMI)을 차단할 수 있다.However, since the shielding partitions 20a and 20b themselves are formed of a conductive material, the electronic elements 1a and 1b are provided through the shielding partitions 20a and 20b even though the shielding layer 17a is not formed on the entire opposite surfaces F1 and F2. Electromagnetic interference (EMI) can be blocked.

이와 같이 구성되는 본 실시예에 따른 전자 소자 모듈은, 접지층(19a), 차폐층(17), 차폐 격벽(20), 접속 전극(19)으로 이루어지는 차폐 구조를 구비한다. 이러한 차폐 구조는 차폐 구조 내에 위치하는 전자 소자(1)를 완전히 감싸는 형태로 구성되므로, 외부와의 전자기 간섭을 효과적으로 차단할 수 있다.The electronic device module according to the present embodiment configured as described above has a shielding structure composed of a ground layer 19a, a shielding layer 17, a shielding partition wall 20, and a connection electrode 19. Since the shielding structure is configured to completely surround the electronic device 1 positioned in the shielding structure, the shielding structure can effectively block electromagnetic interference from the outside.

또한 본 실시예에 따른 전자 소자 모듈은, 차폐 격벽(20)에 의해 밀봉부(14)가 2개로 분리되며, 제1 격벽(20a)과 제2 격벽(20b) 사이에는 빈 공간(S)이 구비된다. 따라서, 차폐 격벽(20)과 밀봉부(14)가 수축/팽창하는 과정에서 발생할 수 있는 기계적 물성 열화를 최소화할 수 있다. In addition, in the electronic device module according to the present exemplary embodiment, two sealing parts 14 are separated by the shielding partition wall 20, and an empty space S is formed between the first partition wall 20a and the second partition wall 20b. It is provided. Therefore, the deterioration of mechanical properties that may occur in the process of shrinking / expanding the shielding partition wall 20 and the sealing portion 14 can be minimized.

밀봉부(14)는 절연성을 갖는 수지나 폴리머 재질로 구성되고 차폐 격벽(20)은 도전성을 갖는 금속 재질로 형성되므로, 밀봉부(14)와 차폐 격벽(20)은 열팽창률 차이가 매우 크다. 따라서 밀봉부를 하나의 몸체로 구성하고, 밀봉부(14) 내에 하나의 차폐 격벽만 배치하는 경우, 밀봉부와 차폐 격벽은 열팽창률 차로 인하여 계면에서의 스트레스가 증가하게 된다. 이러한 스트레스의 증가는 전자 소자 모듈의 파손으로 이어질 수 있다. Since the sealing part 14 is made of an insulating resin or polymer material and the shielding partition wall 20 is formed of a conductive metal material, the difference in thermal expansion coefficient between the sealing part 14 and the shielding partition wall 20 is very large. Therefore, when the sealing part is composed of one body and only one shielding partition is disposed in the sealing part 14, the sealing part and the shielding partition are increased in stress due to the difference in thermal expansion coefficient. This increase in stress can lead to breakage of the electronic device module.

그러나 본 실시예의 전자 소자 모듈은 차폐 격벽(20)을 이용하여 밀봉부(14)를 2개로 분리한다. 따라서 밀봉부(14)의 체적을 최소화하므로 밀봉부(14)와 차폐 격벽(20) 사이에서 발생하는 스트레스를 줄일 수 있다. However, the electronic device module of the present embodiment separates the sealing portion 14 into two using the shielding partition wall 20. Therefore, since the volume of the sealing part 14 is minimized, stress generated between the sealing part 14 and the shielding partition wall 20 may be reduced.

또한 2개의 밀봉부(14a, 14b) 사이에 빈 공간(S)이 배치되므로, 밀봉부(14)나 차폐 격벽(20)이 열팽창하는 경우, 상기한 빈 공간(S) 측으로 부피가 확장될 수 있다. 따라서 열팽창에 의해 전자 소자 모듈이 파손되는 것을 최소화할 수 있다. In addition, since the empty space S is disposed between the two sealing parts 14a and 14b, when the sealing part 14 or the shielding partition wall 20 is thermally expanded, the volume can be expanded toward the empty space S side. have. Therefore, damage to the electronic device module due to thermal expansion can be minimized.

한편, 차폐 격벽(20)을 생략하고, 차폐층(17)만을 포함하도록 전자 소자 모듈을 구성하는 경우를 고려해 볼 수 있다. 이 경우, 제1 밀봉부(14a)와 제2 밀봉부(14b)가 서로 마주보는 두 면에도 차폐층(17)이 형성되어야 한다. On the other hand, the case in which the electronic device module is configured to include only the shielding layer 17 without omitting the shielding partition wall 20 may be considered. In this case, the shielding layer 17 should also be formed on two surfaces where the first sealing portion 14a and the second sealing portion 14b face each other.

그러나 제1 밀봉부(14a)와 제2 밀봉부(14b) 사이의 간격이 좁은 경우, 차폐층(17)을 형성하는 과정에서 도전성 물질이 제1 밀봉부(14a)와 제2 밀봉부(14b) 사이로 유입되기 어렵다. 따라서, 제1 밀봉부(14a)와 제2 밀봉부(14b)가 마주보는 두 면 전체에 고르게 차폐층(17)을 형성하기 위해서는 제1 밀봉부(14a)와 제2 밀봉부(14b) 사이의 간격이 확장되어야 한다.However, when the gap between the first sealing portion 14a and the second sealing portion 14b is narrow, the conductive material may form the first sealing portion 14a and the second sealing portion 14b in the process of forming the shielding layer 17. It is difficult to flow between). Therefore, in order to form the shielding layer 17 evenly on the two surfaces where the first sealing portion 14a and the second sealing portion 14b face each other, the space between the first sealing portion 14a and the second sealing portion 14b is increased. The spacing of must be extended.

그러나 본 실시예와 같이 차폐 격벽(20)을 이용하는 경우, 제1 밀봉부(14a)와 제2 밀봉부(14b)가 서로 마주보는 두 면에 제1 격벽(20a)과 제2 격벽(20b)이 배치되므로, 제1 밀봉부(14a)와 제2 밀봉부(14b)가 서로 마주보는 두 면에 차폐층(17)이 전체적으로 형성되는지 여부를 고려할 필요가 없으며, 이에 제1 밀봉부(14a)와 제2 밀봉부(14b) 사이의 간격을 확장할 필요도 없다.However, when the shielding partition wall 20 is used as in the present embodiment, the first partition wall 20a and the second partition wall 20b are disposed on two surfaces of the first sealing part 14a and the second sealing part 14b facing each other. Because of this arrangement, it is not necessary to consider whether the shielding layer 17 is formed entirely on the two surfaces where the first sealing portion 14a and the second sealing portion 14b face each other, and thus the first sealing portion 14a It is not necessary to extend the gap between and the second seal 14b.

따라서 본 실시예에 따른 전자 소자 모듈은 차폐 격벽(20)을 생략한 경우에 비해, 전자 소자 모듈의 전체 크기를 줄일 수 있으며, 제1 부품(1a)과 제2 부품(1b) 간의 차폐 신뢰성도 높일 수 있다.Therefore, the electronic device module according to the present embodiment can reduce the overall size of the electronic device module, and the shielding reliability between the first component 1a and the second component 1b, as compared with the case where the shielding partition wall 20 is omitted. It can increase.

다음으로 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명한다. Next, a method of manufacturing the electronic device module according to the present embodiment will be described.

도 2 내지 도 4는 도 1에 도시된 전자 소자 모듈의 제조 방법을 공정순으로 도시한 도면이다. 2 to 4 are diagrams illustrating a method of manufacturing the electronic device module illustrated in FIG. 1 in a process order.

먼저 도 2에 도시된 바와 같이, 접속 전극(19)과 접지층(19a)을 구비하는 기판(11)을 마련한다. 본 실시예에 따른 기판(11)은 복수의 층으로 형성된 다층 회로 기판으로, 각 층 사이에는 전기적으로 연결되는 회로 패턴들이 형성될 수 있으며, 적어도 하나의 접지층(19a)을 포함할 수 있다. First, as shown in FIG. 2, a substrate 11 having a connection electrode 19 and a ground layer 19a is prepared. The substrate 11 according to the present exemplary embodiment is a multilayer circuit board formed of a plurality of layers, and circuit patterns electrically connected between the layers may be formed, and may include at least one ground layer 19a.

또한 기판의 일면에는 적어도 하나의 접속 전극(19)이 구비된다. 접속 전극(19)은 기판(11) 제조 과정에서 형성될 수도 있으나, 이에 한정되지 않으며 기판(11)을 마련한 후 별도의 공정을 통해 기판(11) 상에 형성할 수도 있다.In addition, at least one connection electrode 19 is provided on one surface of the substrate. The connection electrode 19 may be formed in the process of manufacturing the substrate 11, but is not limited thereto and may be formed on the substrate 11 through a separate process after preparing the substrate 11.

본 실시예에서 접속 전극(19)은 접지층(19a)과 전기적으로 연결된다. 그러나 본 발명의 구성이 이에 한정되는 것은 아니다.In this embodiment, the connection electrode 19 is electrically connected to the ground layer 19a. However, the configuration of the present invention is not limited thereto.

이어서, 기판(11)의 제1면에 전자 소자들(1)을 실장한다.Subsequently, the electronic devices 1 are mounted on the first surface of the substrate 11.

전자 소자들(1)은 솔더(solder)와 같은 도전성 접착제를 통해 기판(11)의 실장용 전극 접합된다. The electronic devices 1 are bonded to the mounting electrodes of the substrate 11 through a conductive adhesive such as solder.

이어서, 도 3에 도시된 바와 같이, 기판(11)의 제1면에 전자 소자들(1)을 밀봉하는 밀봉부(14)를 형성한다. Subsequently, as shown in FIG. 3, a seal 14 sealing the electronic devices 1 is formed on the first surface of the substrate 11.

밀봉부(14)는 기판(11)의 제1면 전체에 형성된다. 따라서 기판(11)에 실장된 전자 소자들(1)은 모두 밀봉부(14) 내에 매립된다. 본 단계에서 밀봉부(14)는 트랜스퍼 몰딩 방식을 통해 제조될 수 있으나 이에 한정되는 것은 아니다. 또한 본 실시예에서는 전자 소자들(1)이 완전히 밀봉부(14) 내에 매립되는 경우를 예로 들고 있으나, 필요에 따라 전자 소자(1)의 일부가 밀봉부(14)의 외부로 노출되도록 밀봉부(14)를 구성하는 등 다양한 변형이 가능하다.The sealing portion 14 is formed on the entire first surface of the substrate 11. Therefore, the electronic devices 1 mounted on the substrate 11 are all embedded in the seal 14. In this step, the seal 14 may be manufactured by a transfer molding method, but is not limited thereto. In addition, in the present embodiment, the case in which the electronic elements 1 are completely embedded in the sealing unit 14 is taken as an example, but the sealing unit is exposed so that a part of the electronic element 1 is exposed to the outside of the sealing unit 14 as necessary. Various modifications are possible, such as constituting (14).

이어서, 밀봉부(14)의 일부를 제거하여 트렌치(25)를 형성한다. 트렌치(25)에 의해, 밀봉부(14)는 제1 밀봉부(14a)와 제2 밀봉부(14b)로 구분되며, 제1 부품(1a)과 제2 부품(1b)은 각각 제1 밀봉부(14a)와 제2 밀봉부(14b)에 분산 배치된다. A portion of the seal 14 is then removed to form the trench 25. By the trench 25, the seal 14 is divided into a first seal 14a and a second seal 14b, and the first component 1a and the second component 1b are each first sealed. It is arrange | positioned in the part 14a and the 2nd sealing part 14b.

트렌치(25)를 형성하는 과정은 레이저(laser)나 블레이드(blade)를 이용한 쏘잉(sawing) 방식이 이용될 수 있으나 이에 한정되는 것은 아니다. 또한 본 과정에서 밀봉부(14)는 기판(11)의 접속 전극(19)이 노출될 때까지 제거된다.The process of forming the trench 25 may be a sawing method using a laser or a blade, but is not limited thereto. In addition, the sealing part 14 is removed in this process until the connection electrode 19 of the board | substrate 11 is exposed.

이어서, 도 4에 도시된 바와 같이 트렌치(25) 내에 도전성 부재(21)를 배치한다. 도전성 부재(21)는 도전성 페이스트를 트렌치(25) 내에 충진한 후, 이를 용융 및 경화시켜 형성할 수 있다. 그러나 이에 한정되지 않으며 도금 공정을 통해 트렌치(25) 내부에 도전성 물질을 채워 도전성 부재(21)를 형성하는 등 다양한 변형이 가능하다. Next, as shown in FIG. 4, the conductive member 21 is disposed in the trench 25. The conductive member 21 may be formed by filling the conductive paste in the trench 25 and then melting and curing the conductive paste. However, the present invention is not limited thereto, and various modifications may be made by filling the conductive material in the trench 25 to form the conductive member 21.

본 실시예에서 차폐 격벽(20)은 도전성 수지(예컨대 도전성 에폭시)를 트렌치에 충진하여 구성한다. 그러나 이에 한정되지 않으며, 솔더나 구리 등 다양한 도전성 물질이 이용될 수 있다. In the present embodiment, the shielding partition wall 20 is formed by filling a trench with a conductive resin (for example, a conductive epoxy). However, the present invention is not limited thereto, and various conductive materials such as solder or copper may be used.

이어서, 도전성 부재(21)를 절단하여 차폐 격벽(20)을 제1 격벽(20a)과 제2 격벽(20b)으로 구분한다. 본 과정도 레이저나 블레이드를 이용한 쏘잉(sawing) 방식이 이용될 수 있으나 이에 한정되는 것은 아니다.Next, the electroconductive member 21 is cut | disconnected, and the shielding partition 20 is divided into the 1st partition 20a and the 2nd partition 20b. This process may also be a sawing (sawing) method using a laser or a blade, but is not limited thereto.

본 단계에서 차폐 격벽(20)의 중심부는 레이저나 블레이드에 의해 20㎛ ~ 300㎛의 폭에 해당하는 부분이 제거된다. 이에 따라 제1 격벽(20a)과 제2 격벽(20b) 사이에는 폭이 20㎛~300㎛ 인 빈 공간(S)이 형성된다.In this step, a portion corresponding to a width of 20 μm to 300 μm is removed from the center of the shielding partition wall 20 by a laser or a blade. Accordingly, an empty space S having a width of 20 μm to 300 μm is formed between the first partition wall 20a and the second partition wall 20b.

이어서, 차폐층(17)을 형성하여 도 1에 도시된 본 실시예의 전자 소자 모듈(100)을 완성한다. Subsequently, the shielding layer 17 is formed to complete the electronic device module 100 of the present embodiment shown in FIG.

차폐층(17)은 밀봉부(14)와 차폐 격벽(20)이 형성하는 표면에 도전성 물질을 도포하여 형성한다. 전술한 바와 같이, 도전성 물질은 분말을 포함하는 수지재가 이용될 수 있다. 또한 차폐층(17)은 금속 박막의 형태로 형성될 수 있다. 금속 박막으로 형성되는 경우 스퍼터링, 스크린 프린팅(screen printing), 기상증착법, 전해 도금, 비전해 도금과 같은 다양한 기술들이 사용될 수 있다.The shielding layer 17 is formed by applying a conductive material to the surface formed by the sealing portion 14 and the shielding partition wall 20. As described above, the conductive material may be a resin material including powder. In addition, the shielding layer 17 may be formed in the form of a metal thin film. When formed into a thin metal film, various techniques such as sputtering, screen printing, vapor deposition, electrolytic plating, and electroless plating may be used.

차폐층(17)은 기판(11)의 측면에도 형성되어 기판(11)의 측면으로 노출된 접지층(19a)과 전기적으로 연결된다.The shielding layer 17 is also formed on the side of the substrate 11 and is electrically connected to the ground layer 19a exposed to the side of the substrate 11.

또한 본 실시예의 차폐층(17)은 밀봉부(14) 표면 전체와 차폐 격벽(20)의 상부면 전체에 형성되며, 차폐 격벽(20)의 대향면(F1, F2)에는 부분적으로 형성된다. In addition, the shielding layer 17 of the present embodiment is formed on the entire surface of the sealing portion 14 and the entire upper surface of the shielding partition wall 20, and is partially formed on the opposing surfaces F1 and F2 of the shielding partition wall 20.

이는 제1 격벽(20a)과 제2 격벽(20b)은 이격 거리가 20㎛ ~ 300㎛ 의 범위로 형성됨에 따라 차폐층(17)을 형성하는 도전성 물질이 차폐 격벽들(20a, 20b) 사이의 공간(S)으로 유입되기 어렵기 때문이다.This is because the first partition 20a and the second partition 20b have a separation distance of 20 μm to 300 μm, so that a conductive material forming the shielding layer 17 may be formed between the barrier ribs 20a and 20b. This is because it is difficult to flow into the space (S).

이로 인해, 차폐층(17a)은 차폐 격벽들(20a, 20b)이 대향면(F1, F2) 전체에 형성되지 않고, 대향면(F1, F2) 중 차폐 격벽들(20a, 20b)의 상부 측에만 부분적으로 형성된다. 또한 대향면(F1, F2)에 형성된 차폐층(17a)은 대향면(F1, F2)의 상단 측으로 갈수록 밀도가 높고 하단 측으로 갈수록 밀도가 낮게 형성된다. For this reason, the shielding layer 17a does not have the shielding partitions 20a and 20b formed on the entire facing surfaces F1 and F2, and the upper side of the shielding partitions 20a and 20b among the facing surfaces F1 and F2. Only partially formed. In addition, the shielding layer 17a formed on the opposing surfaces F1 and F2 has a higher density toward the top side of the opposing surfaces F1 and F2 and a lower density toward the lower side.

한편, 본 실시예에서는 접속 전극(19)이 접지층(19a)과 전기적으로 연결되는 경우를 예로 들고 있으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예컨대, 접속 전극(19)은 기판(11)의 다른 배선과 연결되지 않는 더미(dummy) 전극일 수 있다. 이 경우, 차폐 격벽(20)은 차폐층(17)과 접지층(19a)을 통해 기판(11)의 접지와 전기적으로 연결되며, 접속 전극(19)은 차폐 격벽(20)을 기판(11)에 접합하는 기능만 갖는다. Meanwhile, in the present embodiment, the case in which the connection electrode 19 is electrically connected to the ground layer 19a is exemplified, but the configuration of the present invention is not limited thereto. For example, the connection electrode 19 may be a dummy electrode that is not connected to another wiring of the substrate 11. In this case, the shielding partition wall 20 is electrically connected to the ground of the substrate 11 through the shielding layer 17 and the ground layer 19a, and the connection electrode 19 connects the shielding partition wall 20 to the substrate 11. Has the function of bonding to.

또한, 접속 전극(19)은 필요에 따라 생략될 수 있다. 이 경우, 차폐 격벽(20)은 절연성 접착제 또는 도전성 접착제를 매개로 기판(11)의 전극이 아닌, 절연층에도 접합될 수 있다.In addition, the connection electrode 19 can be omitted as needed. In this case, the shielding partition wall 20 may be bonded to the insulating layer, not the electrode of the substrate 11, via the insulating adhesive or the conductive adhesive.

한편, 본 발명에 따른 전자 소자 모듈은 전술한 실시예에 한정되지 않으며, 다양한 응용이 가능하다. On the other hand, the electronic device module according to the present invention is not limited to the above-described embodiment, various applications are possible.

도 5는 본 발명의 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이다.5 is a schematic cross-sectional view of an electronic device module according to another exemplary embodiment of the present invention.

도 5를 참조하면, 본 실시예에 따른 전자 소자 모듈은 차폐 격벽(20)과 접속 전극(19) 사이에 접속 도체(50)가 배치된다. 따라서, 차폐 격벽(20)은 접속 도체(50)를 매개로 접속 전극(19)에 연결된다.Referring to FIG. 5, in the electronic device module according to the present embodiment, a connection conductor 50 is disposed between the shielding partition wall 20 and the connection electrode 19. Thus, the shielding partition wall 20 is connected to the connecting electrode 19 via the connecting conductor 50.

접속 도체(50)는 솔더나 도전성 에폭시와 같은 도전성 접착제에 의해 형성될 수 있다. The connecting conductor 50 may be formed by a conductive adhesive such as solder or conductive epoxy.

본 실시예의 차폐 격벽(20)은 별도로 제조된 금속 프레임의 형태로 구비되며, 접속 도체(50)를 통해 기판(11)에 실장된다. 따라서 차폐 격벽은 기판과 일정 거리 이격 배치되며 접속 도체(50)를 통해 접속 전극(19)과 전기적으로 연결된다The shielding partition wall 20 of the present embodiment is provided in the form of a separately manufactured metal frame, and is mounted on the substrate 11 through the connection conductor 50. Therefore, the shielding partition is spaced apart from the substrate by a predetermined distance and is electrically connected to the connecting electrode 19 through the connecting conductor 50.

접속 도체(50)는 솔더나 구리(Cu), 은(Ag) 등을 페이스트(paste) 형태로 접속 전극(19) 상에 도포한 후, 이를 경화시켜 형성할 수 있다. 그러나 이에 한정되는 것은 아니며 도금 등의 방식을 통해 형성하는 것도 가능하다.The connection conductor 50 may be formed by applying solder, copper (Cu), silver (Ag), or the like onto the connection electrode 19 in the form of a paste, and then curing the same. However, the present invention is not limited thereto and may be formed through plating or the like.

이어서, 전자 소자 모듈의 제조 방법을 설명한다.Next, the manufacturing method of an electronic device module is demonstrated.

도 6은 도 5에 도시된 전자 소자 모듈의 제조 방법을 설명하기 위한 도면이다.  FIG. 6 is a diagram for describing a method of manufacturing the electronic device module illustrated in FIG. 5.

도 6을 참조하면, 먼저 금속 프레임 형태로 도전성 부재를 제조하여 전자 소자(1)와 함께 기판(11) 상에 실장한다. 여기서 금속 프레임 형태의 도전성 부재(21a)는 도 4에서 트렌치(25)의 내부에 형성된 도전성 부재(21)와 동일하거나 유사한 형상일 수 있다. 그러나 이에 한정되는 것은 아니다. Referring to FIG. 6, first, a conductive member is manufactured in the form of a metal frame and mounted on the substrate 11 together with the electronic device 1. Herein, the conductive member 21a having a metal frame shape may have the same shape or the same shape as the conductive member 21 formed in the trench 25 in FIG. 4. However, it is not limited thereto.

이어서, 도전성 부재(21a)와 전자 소자(1)를 함께 밀봉하는 밀봉부(14)를 기판(11) 상에 형성한다. 이때, 도전성 부재(21a)는 전자 소자(1)와 함께 밀봉부(14) 내에 완전히 매립될 수 있다.Next, a sealing portion 14 for sealing the conductive member 21a and the electronic element 1 together is formed on the substrate 11. In this case, the conductive member 21a may be completely embedded in the sealing unit 14 together with the electronic device 1.

이어서, 도전성 부재(21a)의 상면이 외부로 노출되도록 밀봉부(14)의 상면을 연마한다. 동일한 그리고, 도전성 부재(21a)를 절단하여 제1 격벽(20a)과 제2 격벽(20b)을 형성한다. Next, the upper surface of the sealing portion 14 is polished so that the upper surface of the conductive member 21a is exposed to the outside. The same conductive member 21a is cut | disconnected and the 1st partition 20a and the 2nd partition 20b are formed.

이후, 밀봉부(14)와 차폐 격벽(20)의 표면에 차폐층(17)을 형성하여 도 5에 도시된 전자 소자 모듈(200)을 완성한다. Thereafter, the shielding layer 17 is formed on the surfaces of the sealing part 14 and the shielding partition wall 20 to complete the electronic device module 200 illustrated in FIG. 5.

한편, 본 실시예에서는 하나의 도전성 부재(21a)를 절단하여 제1 격벽(20a)과 제2 격벽(20b)을 형성하는 경우를 예로 들었으나, 이에 한정되는 것은 아니며, 제1 격벽(20a)과 제2 격벽(20b)을 각각 금속 프레임 형태로 마련하여 기판(11)에 실장하는 것도 가능하다. 이 경우, 제조 과정에서 제1 격벽(20a)과 제2 격벽(20b) 사이에 밀봉부(14)가 배치될 수 있으므로, 이를 제거하는 공정이 부가적으로 수행될 수 있다. Meanwhile, in the present embodiment, the case in which the first partition 20a and the second partition 20b are formed by cutting one conductive member 21a is not limited thereto, and the first partition 20a is not limited thereto. The second partition wall 20b may be provided in the form of a metal frame and mounted on the substrate 11, respectively. In this case, since the sealing part 14 may be disposed between the first partition wall 20a and the second partition wall 20b in the manufacturing process, a process of removing the seal part 14 may be additionally performed.

도 7은 도 5에 도시된 전자 소자 모듈의 다른 실시예에 따른 제조 방법을 설명하기 위한 도면이다. FIG. 7 is a diagram for describing a manufacturing method according to another exemplary embodiment of the electronic device module illustrated in FIG. 5.

도 7을 참조하면, 먼저 기판(11)의 접속 전극(19) 상에 접속 도체(50)를 형성한다. Referring to FIG. 7, first, a connecting conductor 50 is formed on the connecting electrode 19 of the substrate 11.

접속 도체(50)는 접속 전극(19) 상에 도전성 물질을 배치하여 형성할 수 있다. 여기서 도전성 물질은 접속 전극(19)과 후술되는 차폐 격벽(20)을 전기적으로 연결함과 동시에, 접속 전극(19)과 차폐 격벽(20)을 상호 접합할 수 있는 물질이라면 다양한 물질이 이용될 수 있다. 예컨대, 접속 도체(50)는 솔더나 구리(Cu), 은(Ag) 등을 페이스트 형태로 접속 전극(19) 상에 도포한 후, 이를 경화시켜 형성할 수 있으나 이에 한정되는 것은 아니며 도금 등의 방식을 통해 형성하는 등 다양한 변형이 가능하다.The connection conductor 50 can be formed by disposing a conductive material on the connection electrode 19. Here, the conductive material may be used as long as the conductive material electrically connects the connection electrode 19 and the shielding partition wall 20 to be described later, and may connect the connection electrode 19 and the shielding partition wall 20 to each other. have. For example, the connection conductor 50 may be formed by applying solder, copper (Cu), silver (Ag), or the like on the connection electrode 19 in the form of a paste, and curing the same, but is not limited thereto. Various modifications are possible, such as forming through a method.

이어서, 기판(11)에 전자 소자(1)를 실장하고 밀봉부(14)를 형성하는 단계와, 밀봉부(14)에 트렌치(25)를 형성하는 단계가 순차적으로 진행된다. Subsequently, the electronic element 1 is mounted on the substrate 11 and the sealing portion 14 is formed, and the trench 25 is formed in the sealing portion 14 sequentially.

트렌치(25)를 형성하는 과정은 레이저(laser)나 블레이드(blade)를 이용한 쏘잉(sawing) 방식이 이용될 수 있으나 이에 한정되는 것은 아니다. 또한 본 과정에서 밀봉부(14)는 접속 도체(50)가 노출될 때까지 제거된다. 따라서 레이저나 블레이드는 기판과 접촉하지 않으며, 이에 기판이 레이저나 블레이드에 의해 기판이 파손되는 것을 방지할 수 있다.The process of forming the trench 25 may be a sawing method using a laser or a blade, but is not limited thereto. In addition, in this process, the sealing part 14 is removed until the connection conductor 50 is exposed. Therefore, the laser or the blade does not contact the substrate, thereby preventing the substrate from being damaged by the laser or the blade.

이어서, 트렌치(25) 내에 도전성 부재(21)를 배치한후, 도전성 부재(21)를 절단하여 차폐 격벽(20)을 제1 격벽(20a)과 제2 격벽(20b)으로 구분한다. 본 단계는 전술한 실시예와 유사하게 진행될 수 있다. Subsequently, after the conductive member 21 is disposed in the trench 25, the conductive member 21 is cut to divide the shielding partition wall 20 into a first partition wall 20a and a second partition wall 20b. This step may proceed similarly to the embodiment described above.

이에 제1 격벽(20a)과 제2 격벽(20b)은 접속 도체(50)에 접합되며, 접속 도체(50)를 통해 접속 전극(19)과 연결된다. Accordingly, the first partition wall 20a and the second partition wall 20b are joined to the connection conductor 50 and connected to the connection electrode 19 through the connection conductor 50.

이어서, 차폐층(17)을 형성하여 도 5에 도시된 본 실시예의 전자 소자 모듈(100)을 완성한다. Subsequently, the shielding layer 17 is formed to complete the electronic device module 100 of the present embodiment shown in FIG.

도 8은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이다.8 is a schematic cross-sectional view of an electronic device module according to another embodiment of the present invention.

도 8을 참조하면, 본 실시예에 따른 전자 소자 모듈은 기판(11) 내에 다수의 접지 비아(19b)가 구비된다. Referring to FIG. 8, the electronic device module according to the present exemplary embodiment includes a plurality of ground vias 19b in the substrate 11.

접지 비아(19b)는 기판(11)의 절연층을 관통하며 접속 전극(19)과 접지층(19a)을 전기적으로 연결한다.The ground via 19b penetrates through the insulating layer of the substrate 11 and electrically connects the connection electrode 19 and the ground layer 19a.

본 실시예에서 접지 비아(19b)는 차폐 격벽(20)의 하부에 배치되며, 차폐 격벽(20)의 접합면을 따라 다수개가 연속적으로 배치된다. 차폐 격벽(20)의 폭이 넓은 경우, 접지 비아(19b)는 다수의 열로 차폐 격벽(20)의 하부에 배치될 수 있다.In the present embodiment, the ground vias 19b are disposed under the shielding partition wall 20, and a plurality of ground vias 19b are continuously disposed along the joining surface of the shielding partition wall 20. When the shielding partition wall 20 is wide, the ground via 19b may be disposed under the shielding partition wall 20 in a plurality of rows.

이처럼 접지 비아(19b)를 구비하는 경우, 제1 부품(1a)과 제2 부품(1b)은 각각 차폐 격벽(20), 차폐층(17), 접지층(19a), 접지 비아(19b), 접속 전극(19)으로 형성되는 차폐 구조 내에 배치된다. When the ground via 19b is provided as described above, the first component 1a and the second component 1b may include the shielding partition wall 20, the shielding layer 17, the ground layer 19a, the ground via 19b, It is arrange | positioned in the shielding structure formed with the connection electrode 19. As shown in FIG.

또한 접지층(19a)과 접속 전극(19) 사이에 배치되는 접지 비아(19b)가 차폐벽을 형성하므로, 접지층(19a)과 접속 전극(19) 사이의 절연층을 통해 차폐 구조 내부로 전자기파가 유입되거나 유출되는 것도 최소화할 수 있다. In addition, since the ground via 19b disposed between the ground layer 19a and the connection electrode 19 forms a shielding wall, electromagnetic waves are introduced into the shield structure through the insulating layer between the ground layer 19a and the connection electrode 19. Inflow or outflow can also be minimized.

도 9는 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이다.9 is a schematic cross-sectional view of an electronic device module according to another embodiment of the present invention.

도 9를 참조하면, 본 실시예에 따른 전자 소자 모듈은 2개의 차폐 격벽(20a, 20b)이 하나의 접속 도체(50a)에 연결된다. Referring to FIG. 9, in the electronic device module according to the present embodiment, two shielding partition walls 20a and 20b are connected to one connection conductor 50a.

또한 접속 도체(50a)는 하나의 접속 전극(19)에 연결되고, 접지 비아(19b)도 제1 격벽(20a)과 제2 격벽(20b)의 하부가 아닌, 제1 격벽(20a)과 제2 격벽(20b) 사이의 빈 공간(S)과 마주하는 위치에 배치된다. In addition, the connection conductor 50a is connected to one connection electrode 19, and the ground via 19b is also formed on the first partition wall 20a and the first partition wall 20b and not on the bottom of the first partition wall 20a and the second partition wall 20b. It is arrange | positioned in the position which faces the empty space S between 2 partition walls 20b.

그러나 이에 한정되지 않으며, 전술한 실시예와 같이 제1 격벽20a)과 제2 격벽(20b)의 하부에 접속 도체(50a)를 각각 배치하는 등 다양한 변형이 가능하다. However, the present invention is not limited thereto, and various modifications are possible, such as disposing the connection conductors 50a under the first and second partition walls 20a and 20b, respectively.

도 10은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이다.10 is a schematic cross-sectional view of an electronic device module according to another embodiment of the present invention.

도 10을 참조하면, 본 실시예에 따른 전자 소자 모듈은 차폐층(17)이 기판(11)의 접지층(19a)이 아닌, 기판(11)의 일면에 배치된 접속 전극(19)에 연결된다.Referring to FIG. 10, in the electronic device module according to the present embodiment, the shielding layer 17 is connected to the connection electrode 19 disposed on one surface of the substrate 11 rather than the ground layer 19a of the substrate 11. do.

이를 위해, 기판(11)의 일면에는 제1 부품(1a)과 제2 부품(1b) 사이뿐만 아니라 기판(11)의 테두리 부분에도 접속 전극(19)이 배치된다. To this end, the connection electrode 19 is disposed on one surface of the substrate 11 as well as between the first component 1a and the second component 1b as well as the edge portion of the substrate 11.

도시되어 있지 않지만, 접속 전극(19)은 기판(11)의 접지와 전기적으로 연결된다. 따라서 본 실시예의 접속 전극(19)은 전자 소자들(1)의 접지 단자들 및 접지층(19a)과 전기적으로 연결된다.Although not shown, the connecting electrode 19 is electrically connected to the ground of the substrate 11. Therefore, the connection electrode 19 of the present embodiment is electrically connected to the ground terminals of the electronic elements 1 and the ground layer 19a.

제1 부품(1a)과 제2 부품(1b) 사이에 배치되는 접속 전극(19)은 기판(11)의 테두리 부분에 배치되는 접속 전극(19)과 연결될 수 있다. 그러나 이에 한정되는 것은 아니며, 제1 부품(1a)과 제2 부품(1b) 사이에 배치되는 접속 전극(19)을 더미 전극으로 구성하는 경우, 제1 부품(1a)과 제2 부품(1b) 사이에 배치되는 접속 전극(19)과 테두리 부분에 배치되는 접속 전극(19)과 연결되지 않으며, 테두리 부분에 배치되는 접속 전극(19)만 기판(11)의 접지와 연결된다.The connection electrode 19 disposed between the first component 1a and the second component 1b may be connected to the connection electrode 19 disposed at the edge of the substrate 11. However, the present invention is not limited thereto, and when the connecting electrode 19 disposed between the first component 1a and the second component 1b is configured as a dummy electrode, the first component 1a and the second component 1b are used. The connection electrode 19 disposed between and the connection electrode 19 disposed on the edge portion is not connected, and only the connection electrode 19 disposed on the edge portion is connected to the ground of the substrate 11.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다. Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and variations can be made without departing from the technical spirit of the present invention described in the claims. It will be obvious to those of ordinary skill in the field.

예를 들어, 전술한 실시예들에서는 차폐 격벽의 대향면에 차폐층이 부분적으로 형성되는 경우를 예로 들고 있으나, 차폐 격벽들이 충분히 이격 배치되는 경우, 차폐층은 차폐 격벽의 대향면 전체에 형성될 수도 있다. 또한 각 실시예들은 부분적으로 조합되어 실시될 수 있다. For example, in the above-described embodiments, a case in which the shielding layer is partially formed on the opposite surface of the shielding partition is exemplified. However, when the shielding partitions are sufficiently spaced apart, the shielding layer may be formed on the entire opposite surface of the shielding partition. It may be. Each embodiment may also be implemented in part in combination.

100: 전자 소자 모듈
1: 전자 소자
11: 기판
14: 밀봉부
17: 차폐층
19: 접속 전극
20: 차폐 격벽
50: 접속 도체100: electronic device module
1: electronic device
11: substrate
14: seal
17: shielding layer
19: connection electrode
20: shielding bulkhead
50: connecting conductor

Claims (16)

기판;
상기 기판의 일면에 실장되는 적어도 하나의 제1 부품과 제2 부품;
상기 제1 부품을 제1 밀봉부와 상기 제2 부품을 밀봉하는 제2 밀봉부;
상기 제1 부품과 상기 제2 부품 사이에 배치되어 전자기파의 흐름을 차폐하는 차폐 격벽; 및
상기 밀봉부와 상기 차폐 격벽이 형성하는 표면을 따라 배치되는 도전성 재질의 차폐층;
을 포함하며,
상기 차폐 격벽은 서로 이격 배치되는 제1 격벽과 제2 격벽을 포함하고,
상기 차폐층은 상기 제1 격벽과 상기 제2 격벽이 서로 마주보는 대향면에 부분적으로 형성되는 전자 소자 모듈.
Board;
At least one first component and a second component mounted on one surface of the substrate;
A second seal for sealing the first part with a first seal and the second part;
A shielding partition wall disposed between the first component and the second component to shield a flow of electromagnetic waves; And
A shielding layer of a conductive material disposed along a surface formed by the sealing portion and the shielding partition wall;
Including;
The shielding partition includes a first partition and a second partition spaced apart from each other,
The shielding layer is partially formed on the opposite surface of the first partition and the second partition facing each other.
제1항에 있어서,
상기 기판은 내부에 접지층을 구비하고 상기 접지층은 상기 기판의 측면으로 노출되며,
상기 차폐층은 상기 기판의 측면으로 연장되어 상기 접지층과 연결되는 전자 소자 모듈.
The method of claim 1,
The substrate has a ground layer therein, the ground layer is exposed to the side of the substrate,
The shielding layer extends to the side of the substrate and connected to the ground layer.
제2항에 있어서,
상기 기판은 일면에 접속 전극을 구비하고
상기 차폐 격벽은 상기 접속 전극의 상부에 배치되는 전자 소자 모듈.
The method of claim 2,
The substrate has a connection electrode on one surface
And the shielding partition wall is disposed above the connection electrode.
제3항에 있어서, 상기 기판은,
상기 접속 전극과 상기 접지층을 연결하는 접지 비아를 더 포함하는 전자 소자 모듈.
The method of claim 3, wherein the substrate,
And a ground via connecting the connection electrode and the ground layer.
제4항에 있어서, 상기 접지 비아는
상기 차폐 격벽을 따라 다수 개가 나란하게 배치되는 전자 소자 모듈.
The method of claim 4, wherein the ground via is
A plurality of electronic device modules are arranged side by side along the shielding partition.
제3항에 있어서,
상기 접속 전극과 상기 차폐 격벽 사이에 배치되는 접속 도체를 더 포함하는 전자 소자 모듈.
The method of claim 3,
And a connection conductor disposed between the connection electrode and the shielding partition.
제3항에 있어서, 상기 제1 격벽과 상기 제2 격벽은
하나의 상기 접속 전극에 모두 접합되는 전자 소자 모듈.
The method of claim 3, wherein the first partition wall and the second partition wall
The electronic device module is bonded to all one of the connection electrode.
제1항에 있어서,
상기 제1 격벽과 상기 제2 격벽은 20㎛ ~ 300㎛ 의 범위로 이격 배치되는 전자 소자 모듈.
The method of claim 1,
The first partition wall and the second partition wall is an electronic device module spaced apart from the 20㎛ to 300㎛ range.
제1항에 있어서,
상기 제1 격벽과 상기 제2 격벽은 각각 상기 차폐층보다 두껍게 형성되는 전자 소자 모듈.
The method of claim 1,
The first barrier rib and the second barrier rib are formed thicker than the shielding layer, respectively.
제1항에 있어서, 상기 차폐층은,
상기 차폐 격벽과 다른 재질로 형성되는 전자 소자 모듈.
The method of claim 1, wherein the shielding layer,
Electronic device module formed of a material different from the shielding partition.
기판;
상기 기판의 일면에 실장되는 적어도 하나의 제1 부품과 제2 부품;
상기 제1 부품을 제1 밀봉부와 상기 제2 부품을 밀봉하는 제2 밀봉부;
상기 제1 부품과 상기 제2 부품 사이에 배치되어 전자기파의 흐름을 차폐하는 차폐 격벽; 및
상기 밀봉부와 상기 차폐 격벽이 형성하는 표면을 따라 배치되는 도전성 재질의 차폐층;
을 포함하며,
상기 차폐 격벽은 서로 이격 배치되는 제1 격벽과 제2 격벽을 포함하고,
상기 차폐 격벽은 상기 제1 격벽과 상기 제2 격벽이 서로 마주보는 대향면에서 적어도 일부가 상기 차폐층의 외부로 노출되는 전자 소자 모듈.
Board;
At least one first component and a second component mounted on one surface of the substrate;
A second seal for sealing the first part with a first seal and the second part;
A shielding partition wall disposed between the first component and the second component to shield a flow of electromagnetic waves; And
A shielding layer of a conductive material disposed along a surface formed by the sealing portion and the shielding partition wall;
Including;
The shielding partition includes a first partition and a second partition spaced apart from each other,
The shielding partition of the electronic device module is at least partially exposed to the outside of the shielding layer on the opposite surface facing the first partition wall and the second partition wall.
제11항에 있어서,
상기 제1 격벽은 상기 제1 밀봉부와 일체로 형성되고, 상기 제2 격벽은 상기 제2 밀봉부와 일체로 형성되는 전자 소자 모듈.
The method of claim 11,
The first partition wall is formed integrally with the first sealing portion, the second partition wall is an electronic device module formed integrally with the second sealing portion.
기판을 마련하는 단계;
상기 기판의 일면에 제1 부품, 제2 부품을 배치하고, 상기 제1 부품과 상기 제2 부품 사이에 도전성 부재를 배치하는 단계; 및
상기 도전성 부재를 절단하여 제1 격벽과 제2 격벽으로 구분하는 단계;
를 포함하는 전자 소자 모듈 제조 방법.
Preparing a substrate;
Disposing a first component and a second component on one surface of the substrate, and disposing a conductive member between the first component and the second component; And
Cutting the conductive member to divide the first partition into a first partition and a second partition;
Electronic device module manufacturing method comprising a.
제13항에 있어서, 상기 도전성 부재를 배치하는 단계는,
상기 기판의 일면에 상기 제1 부품과 상기 제2 부품을 밀봉하는 밀봉부를 형성하는 단계;
상기 밀봉부의 일부를 제거하여 트렌치를 형성하는 단계; 및
상기 트렌치에 도전성 물질을 충진하여 상기 도전성 부재를 형성하는 단계
를 포함하는 전자 소자 모듈 제조 방법.
The method of claim 13, wherein disposing the conductive member,
Forming a sealing part sealing the first part and the second part on one surface of the substrate;
Removing a portion of the seal to form a trench; And
Filling the trench with a conductive material to form the conductive member
Electronic device module manufacturing method comprising a.
제13항에 있어서, 상기 도전성 부재를 배치하는 단계는,
상기 제1 부품과 상기 제2 부품 사이에 금속 프레임 형태의 도전성 부재를 실장하는 단계; 및
상기 기판의 일면에 상기 제1 부품과 상기 제2 부품, 및 상기 도전성 부재를 밀봉하는 밀봉부를 형성하는 단계;
를 포함하는 전자 소자 모듈 제조 방법.
The method of claim 13, wherein disposing the conductive member,
Mounting a conductive member in the form of a metal frame between the first component and the second component; And
Forming a sealing part sealing one surface of the substrate, the first component, the second component, and the conductive member;
Electronic device module manufacturing method comprising a.
제14항 또는 제15항에 있어서,
상기 밀봉부와 상기 제1 격벽, 상기 제2 격벽이 형성하는 표면에 차폐층을 형성하는 단계를 더 포함하는 전자 소자 모듈 제조 방법.
The method according to claim 14 or 15,
And forming a shielding layer on surfaces of the sealing part, the first partition wall, and the second partition wall.
KR1020180073644A 2018-05-10 2018-06-26 Electronic component module and manufacturing mehthod therof KR20190129650A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US16/176,240 US10790238B2 (en) 2018-05-10 2018-10-31 Electronic device module and method of manufacturing the same
CN201910072184.5A CN110475421A (en) 2018-05-10 2019-01-25 Electronic apparatus module and the method for manufacturing the electronic apparatus module
US17/000,555 US20200388579A1 (en) 2018-05-10 2020-08-24 Electronic device module and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180053427 2018-05-10
KR20180053427 2018-05-10

Publications (1)

Publication Number Publication Date
KR20190129650A true KR20190129650A (en) 2019-11-20

Family

ID=68729056

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180073644A KR20190129650A (en) 2018-05-10 2018-06-26 Electronic component module and manufacturing mehthod therof

Country Status (1)

Country Link
KR (1) KR20190129650A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024072042A1 (en) * 2022-09-28 2024-04-04 삼성전자 주식회사 Circuit board module and electronic apparatus including same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017212377A (en) 2016-05-26 2017-11-30 新光電気工業株式会社 Semiconductor device and semiconductor device manufacturing method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017212377A (en) 2016-05-26 2017-11-30 新光電気工業株式会社 Semiconductor device and semiconductor device manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024072042A1 (en) * 2022-09-28 2024-04-04 삼성전자 주식회사 Circuit board module and electronic apparatus including same

Similar Documents

Publication Publication Date Title
KR102470354B1 (en) Electronic component module
US10535581B2 (en) Module for heat generating electronic component
KR20200001102A (en) Electronic component module and manufacturing mehthod therof
US20220254695A1 (en) Embedded package structure and preparation method therefor, and terminal
KR20120044027A (en) Semiconductor package and method for manufacturing thereof
KR20200123572A (en) Electronic component module and method for fabricating the same
JP7354594B2 (en) Electronic element module and its manufacturing method
US20170223839A1 (en) Printed circuit board with compartmental shields for electronic components and methods of fabricating the same
KR102428340B1 (en) Electronic component module and electronic device having the same
KR102520212B1 (en) Electronic component module and manufacturing mehthod therof
KR20180101832A (en) Electric component module and manufacturing method thereof
US20200388579A1 (en) Electronic device module and method of manufacturing the same
US10897811B2 (en) Electronic device module
KR20190129650A (en) Electronic component module and manufacturing mehthod therof
KR101141443B1 (en) Method for manufacturing semiconductor package
KR102387747B1 (en) Electronic component module
KR102518174B1 (en) Electronic component module
KR20210131689A (en) Electronic device module and manufacturing method thereof
KR102505198B1 (en) Electronic component module and manufacturing mehthod therof
KR20220018645A (en) Electronic device module
KR101350610B1 (en) Semiconductor package
JP7494432B2 (en) Electronic element module and manufacturing method thereof
KR102297901B1 (en) Electronic component module
KR20200011181A (en) Electronic component module
KR20200013373A (en) Electronic component module and manufacturing mehtod thereof