KR20200013373A - Electronic component module and manufacturing mehtod thereof - Google Patents

Electronic component module and manufacturing mehtod thereof Download PDF

Info

Publication number
KR20200013373A
KR20200013373A KR1020180088509A KR20180088509A KR20200013373A KR 20200013373 A KR20200013373 A KR 20200013373A KR 1020180088509 A KR1020180088509 A KR 1020180088509A KR 20180088509 A KR20180088509 A KR 20180088509A KR 20200013373 A KR20200013373 A KR 20200013373A
Authority
KR
South Korea
Prior art keywords
substrate
component
shielding
disposed
conductor
Prior art date
Application number
KR1020180088509A
Other languages
Korean (ko)
Inventor
홍석윤
류종인
김장현
홍승현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180088509A priority Critical patent/KR20200013373A/en
Publication of KR20200013373A publication Critical patent/KR20200013373A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

According to the present invention, an electronic element module comprises: a substrate; at least one first component and at least one second component mounted on one surface of the substrate; a shield partition wall disposed between the first component and the second component to be mounted on the substrate; a sealing part disposed on the substrate by having the first part, the second part, and the shield partition wall buried therein; a shielding layer disposed on the surface of the sealing part; and a first connection conductor disposed in the sealing part and connecting the shield partition wall and the shielding layer to each other. The first connection conductor is made of a material different from that of the shield partition wall or the shielding layer. According to the present invention, generation of defects during manufacturing processes can be minimized.

Description

전자 소자 모듈 및 그 제조 방법{ELECTRONIC COMPONENT MODULE AND MANUFACTURING MEHTOD THEREOF}ELECTRONIC COMPONENT MODULE AND MANUFACTURING MEHTOD THEREOF

본 발명은 전자 소자 모듈에 관한 것으로, 더욱 상세하게는 모듈에 포함된 수동소자 또는 반도체 칩 등을 외부 환경으로부터 보호함과 동시에 전자파를 차폐할 수 있는 전자 소자 모듈 및 그 제조 방법에 관한 것이다.The present invention relates to an electronic device module, and more particularly, to an electronic device module and a method of manufacturing the same that can shield electromagnetic waves while protecting passive devices or semiconductor chips, etc. included in the module from the external environment.

최근 전자제품 시장은 휴대용으로 급격히 그 수요가 증가하고 있으며, 이를 만족하기 위해 이들 시스템에 실장되는 전자 부품들의 소형화 및 경량화가 요구되고 있다. Recently, the market for electronic products is rapidly increasing in demand, and in order to satisfy this demand, miniaturization and light weight of electronic components mounted in these systems are required.

이러한 전자 부품들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 원칩(One-chip)화하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 소자들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구되고 있다.In order to realize miniaturization and light weight of such electronic components, not only a technology for reducing individual sizes of mounting components, but also a System On Chip (SOC) technology for one-chip multiple individual devices, There is a need for a System In Package (SIP) technology that integrates individual devices into one package.

특히, 통신 모듈이나 네트워크 모듈과 같이 고주파 신호를 취급하는 고주파 전자 소자 모듈은 소형화뿐만 아니라 전자파 간섭(EMI)에 대한 차폐 특성을 우수하게 구현하기 위해 다양한 전자파 차폐 구조를 구비할 것이 요구되고 있다.In particular, high-frequency electronic device modules that handle high-frequency signals, such as communication modules and network modules, are required to have various electromagnetic shielding structures in order to realize miniaturization as well as excellent shielding characteristics against electromagnetic interference (EMI).

한국등록특허 제1332332호Korean Registered Patent No. 1332332

본 발명은 내부의 개별 소자를 충격으로부터 보호하면서 동시에 전자파 간섭(EMI) 또는 전자파 내성 특성이 우수한 전자파 차폐구조를 갖는 전자 소자 모듈을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION An object of the present invention is to provide an electronic device module having an electromagnetic shielding structure which is excellent in electromagnetic interference (EMI) or electromagnetic wave immunity characteristics while protecting individual elements therein from impact.

본 발명의 실시예에 따른 전자 소자 모듈은, 기판, 상기 기판의 일면에 실장되는 적어도 하나의 제1 부품과 제2 부품, 상기 제1 부품과 상기 제2 부품 사이에 배치되어 상기 기판에 실장되는 차폐 격벽, 상기 제1 부품, 제2 부품, 및 상기 차폐 격벽을 내부에 매립하며 상기 기판 상에 배치되는 밀봉부, 상기 밀봉부의 표면에 배치되는 차폐층, 및 상기 밀봉부 내에 배치되며 상기 차폐 격벽과 상기 차폐층을 상호 연결하는 제1 접속 도체를 포함하고, 상기 제1 접속 도체는 상기 차폐 격벽 또는 상기 차폐층과 다른 재질로 형성된다.An electronic device module according to an embodiment of the present invention includes a substrate, at least one first component and a second component mounted on one surface of the substrate, disposed between the first component and the second component and mounted on the substrate. A shield disposed on the substrate with the shield partition, the first component, the second component, and the shield partition embedded therein, a shield layer disposed on the surface of the seal, and the shield partition disposed within the seal. And a first connection conductor interconnecting the shielding layer, wherein the first connection conductor is formed of a material different from the shielding partition or the shielding layer.

또한, 본 발명의 실시예에 따른 전자 소자 모듈은, 기판, 상기 기판의 일면에 실장되는 적어도 하나의 제1 부품과 제2 부품, 상기 제1 부품과 상기 제2 부품 사이에 배치되어 상기 기판에 실장되는 차폐 격벽, 상기 제1 부품, 제2 부품, 및 상기 차폐 격벽을 내부에 매립하며 상기 기판 상에 배치되는 밀봉부, 상기 밀봉부의 표면에 배치되는 차폐층, 및 상기 밀봉부 내에 배치되며 상기 차폐 격벽과 상기 차폐층을 상호 연결하는 제1 접속 도체를 포함하고, 상기 차폐 격벽은 도체부와 상기 도체부 표면에 배치되는 절연막을 포함한다.In addition, the electronic device module according to an embodiment of the present invention, the substrate, at least one of the first component and the second component mounted on one surface of the substrate, disposed between the first component and the second component on the substrate A shield disposed on the substrate, the shield partition being mounted, the first component, the second component, and the shield partition being embedded therein, a shield layer disposed on the surface of the seal, and disposed in the seal; And a first connecting conductor interconnecting the shielding partition wall and the shielding layer, wherein the shielding partition wall includes a conductor portion and an insulating film disposed on a surface of the conductor portion.

또한 본 발명의 실시예에 따른 전자 소자 모듈 제조 방법은, 기판의 일면에 실장되는 적어도 하나의 제1 부품과 제2 부품, 및 차폐 격벽을 실장하는 단계, 상기 차폐 격벽 상부면에 접속 도체를 배치하는 단계, 상기 기판의 일면에 상기 제1 부품, 제2 부품, 및 상기 차폐 격벽을 매립하는 밀봉부를 배치하는 단계, 상기 밀봉부의 일부를 제거하여 상기 접속 도체를 노출시키는 단계, 및 상기 밀봉부의 표면에 상기 접속 도체와 전기적으로 연결되는 차폐층을 형성하는 단계를 포함한다.In addition, according to an embodiment of the present invention, a method of manufacturing an electronic device module includes mounting at least one first component and a second component, and a shielding partition on one surface of a substrate, and placing a connection conductor on the upper surface of the shielding partition. Disposing a seal for embedding the first component, the second component, and the shielding partition on one surface of the substrate, removing a portion of the seal to expose the connection conductor, and a surface of the seal. Forming a shielding layer in electrical connection with the connection conductor.

본 발명에 따른 전자 소자 모듈은, 밀봉부를 제거하는 과정에서 차폐 격벽이 아닌 제1 접속 도체만 부분적으로 제거된다. 따라서 밀봉부를 제거하는 과정에서 충격이나 외력으로 인해 밀봉부와 차폐 격벽의 접합 계면이 박리되는 것을 방지할 수 있으며, 이에 제조 과정에서 불량이 발생되는 것을 최소화할 수 있다.In the electronic device module according to the present invention, only the first connection conductor, not the shielding partition, is partially removed in the process of removing the sealing part. Therefore, it is possible to prevent the bonding interface between the sealing portion and the shielding partition from peeling off due to impact or external force in the process of removing the sealing portion, thereby minimizing the occurrence of defects in the manufacturing process.

도 1은 본 발명의 실시예에 따른 전자 소자 모듈의 단면도.
도 2 내지 도 5는 도 1에 도시된 전자 소자 모듈의 제조 방법을 공정순으로 도시한 도면.
도 6은 본 발명의 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도.1 is a cross-sectional view of an electronic device module according to an embodiment of the present invention.
2 to 5 are views illustrating a method of manufacturing the electronic device module shown in FIG. 1 in the order of process.
6 is a schematic cross-sectional view of an electronic device module according to another embodiment of the present invention.

본 발명의 상세한 설명에 앞서, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시예에 불과할 뿐, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다. Prior to the description of the present invention, the terms or words used in the specification and claims described below should not be construed as being limited to the ordinary or dictionary meanings, the inventors in their best way For the purpose of explanation, it should be interpreted as meaning and concept corresponding to the technical idea of the present invention on the basis of the principle that it can be properly defined as the concept of term. Therefore, the embodiments described in the specification and the configuration shown in the drawings are only the most preferred embodiments of the present invention, and do not represent all of the technical idea of the present invention, various equivalents that may be substituted for them at the time of the present application It should be understood that there may be water and variations.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음을 유의해야 한다. 또한, 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In this case, it should be noted that like elements are denoted by like reference numerals as much as possible. In addition, detailed descriptions of well-known functions and configurations that may blur the gist of the present invention will be omitted. For the same reason, some components in the accompanying drawings are exaggerated, omitted, or schematically illustrated, and the size of each component does not entirely reflect the actual size.

이하, 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 전자 소자 모듈의 단면도이다.1 is a cross-sectional view of an electronic device module according to an embodiment of the present invention.

도 1을 참조하면, 본 실시예에 따른 전자 소자 모듈(100)은 기판(11), 전자 부품(1), 밀봉부(14), 차폐 격벽(15), 및 차폐층(17)을 포함하여 구성된다. Referring to FIG. 1, the electronic device module 100 according to the present embodiment includes a substrate 11, an electronic component 1, a sealing part 14, a shielding partition wall 15, and a shielding layer 17. It is composed.

기판(11)의 제1면에는 전자 부품(1)을 실장하기 위한 실장용 전극들, 접지 전극(19), 그리고 도시하지는 않았지만 실장용 전극들 상호간을 전기적으로 연결하는 배선 패턴이 형성될 수 있다. On the first surface of the substrate 11, mounting electrodes for mounting the electronic component 1, a ground electrode 19, and a wiring pattern for electrically connecting the mounting electrodes, although not shown, may be formed. .

실장용 전극에는 적어도 하나의 전자 부품(1)이 실장된다. At least one electronic component 1 is mounted on the mounting electrode.

접지 전극(19)은 후술되는 차폐 격벽(15) 및 차폐층(17)과 전기적으로 연결된다. 이를 위해, 접지 전극(19)은 제1 접지 전극(19a)과 제2 접지 전극(19b)으로 구분될 수 있다. The ground electrode 19 is electrically connected to the shielding partition wall 15 and the shielding layer 17 which will be described later. To this end, the ground electrode 19 may be divided into a first ground electrode 19a and a second ground electrode 19b.

제1 접지 전극(19a)은 기판(11)의 내부에 배치되며 차폐 격벽(15)이 접합된다. 그리고 제2 접지 전극(19b)은 기판(11)의 테두리 측에 배치되며 차폐층(17)이 연결된다. The first ground electrode 19a is disposed inside the substrate 11, and the shield partition wall 15 is bonded to the first ground electrode 19a. The second ground electrode 19b is disposed at the edge of the substrate 11 and the shielding layer 17 is connected.

본 실시예에서는 제1 접지 전극(19a)은 후술되는 제1 부품(1a)과 제2 부품(1b) 사이에 배치되며, 차폐 격벽(15)의 형상을 따라 선형으로 형성될 수 있다. In the present embodiment, the first ground electrode 19a is disposed between the first component 1a and the second component 1b, which will be described later, and may be linearly formed along the shape of the shielding partition wall 15.

또한 본 실시예에서는 접지 전극(19)이 실선 형태로 형성되나, 이에 한정되지 않으며, 파선 형태로 형성하거나, 점(point) 형태로 형성하는 등 차폐 격벽(15)이나 차폐층(17)과 전기적으로 연결될 수만 있다면 다양한 형태로 구성될 수 있다.In addition, in the present exemplary embodiment, the ground electrode 19 is formed in a solid line shape, but is not limited thereto, and the ground electrode 19 may be formed in a dashed line shape or in a point shape to be electrically connected to the shielding partition wall 15 or the shielding layer 17. It can be configured in various forms as long as it can be connected.

도면에는 상세히 도시하지 않았지만, 실장용 전극이나 접지 전극(19)은 상부에 적층 배치되는 절연 보호층(미도시)에 의해 보호될 수 있으며, 절연 보호층에 형성된 개구를 통해 외부로 노출될 수 있다. 절연 보호층으로는 솔더 레지스트가 이용될 수 있으나 이에 한정되는 것은 아니다.Although not shown in detail in the drawing, the mounting electrode or the ground electrode 19 may be protected by an insulating protective layer (not shown) stacked on top, and may be exposed to the outside through an opening formed in the insulating protective layer. . Solder resist may be used as the insulating protective layer, but is not limited thereto.

이와 같이 구성되는 기판(11)은 당 기술분야에서 잘 알려진 다양한 종류의 회로 기판(예를 들어 세라믹 기판, 인쇄 회로 기판, 유연성 기판 등)이 이용될 수 있다. 본 실시예에 따른 기판(11)은 복수의 층으로 형성된 다층 기판일 수 있으며, 각 층 사이에는 회로 패턴이 형성될 수 있다. The substrate 11 configured as described above may use various kinds of circuit boards (for example, ceramic substrates, printed circuit boards, flexible substrates, etc.) well known in the art. The substrate 11 according to the present exemplary embodiment may be a multilayer substrate formed of a plurality of layers, and a circuit pattern may be formed between each layer.

전자 부품(1)은 수동 소자와 능동 소자 등과 같은 다양한 전자 소자들을 포함할 수 있다. 즉, 전자 부품(1)은 기판(11) 상에 실장되거나 기판(11) 내부에 내장될 수 있는 전자 소자들이라면 모두 이용될 수 있다.The electronic component 1 may include various electronic elements such as passive elements and active elements. That is, the electronic component 1 may be used as long as the electronic components may be mounted on the substrate 11 or embedded in the substrate 11.

또한 본 실시예의 전자 부품(1)은 후술되는 제1 밀봉부(14a) 내에 매립되는 적어도 하나의 제1 부품(1a)과, 제2 밀봉부(14b) 내에 매립되는 제2 부품(1b)을 포함한다. 제1 부품(1a)과 제2 부품(1b)은 상호 간에 전자기적으로 간섭이 발생되는 소자들로 구성될 수 있다. 그러나 이에 한정되는 것은 아니다. In addition, the electronic component 1 of the present embodiment includes at least one first component 1a embedded in the first sealing portion 14a to be described later, and a second component 1b embedded in the second sealing portion 14b. Include. The first component 1a and the second component 1b may be composed of elements in which electromagnetic interference is generated between each other. However, it is not limited thereto.

밀봉부(14)는 기판(11)의 제1면에 배치되어 전자 부품(1)을 밀봉한다. 밀봉부(14)는 전자 부품(1)을 외부에서 둘러싼 형태로 고정함으로써 외부의 충격으로부터 전자 부품(1)을 안전하게 보호한다. 그러나 전술한 바와 같이 제1 부품(1a)은 밀봉부(14) 내에 매립되지 않고 밀봉부(14)의 외부에 배치될 수 있다. The seal 14 is disposed on the first surface of the substrate 11 to seal the electronic component 1. The sealing part 14 secures the electronic component 1 from external shock by fixing the electronic component 1 in the form enclosed in the outside. However, as described above, the first component 1a may be disposed outside the seal 14 without being embedded in the seal 14.

본 실시예에 따른 밀봉부(14)는 절연성 재질로 형성된다. 예를 들어, 밀봉부(14)는 에폭시몰딩컴파운드(EMC)와 같은 수지 재질로 형성될 수 있으나 이에 한정되는 것은 아니다. 또한 필요에 따라 도전성을 갖는 재질(예컨대 도전성 수지 등)로 밀봉부(14)를 형성하는 것도 가능하다. 이 경우, 전자 부품(1)과 기판(11) 사이에는 언더필(underfill) 수지와 같은 별도의 밀봉 부재가 구비될 수 있다. The sealing portion 14 according to the present embodiment is formed of an insulating material. For example, the sealing part 14 may be formed of a resin material such as epoxy molding compound (EMC), but is not limited thereto. If necessary, the sealing portion 14 may be formed of a conductive material (for example, a conductive resin). In this case, a separate sealing member such as an underfill resin may be provided between the electronic component 1 and the substrate 11.

또한 본 실시예에 따른 밀봉부(14)는 후술되는 차폐 격벽(15)에 의해 제1 밀봉부(14a)와 제2 밀봉부(14b)로 구분될 수 있다. In addition, the sealing part 14 according to the present exemplary embodiment may be divided into the first sealing part 14a and the second sealing part 14b by the shielding partition wall 15 to be described later.

차폐 격벽(15)은 제1 부품(1a)과 제2 부품(1b) 사이에 배치되어 제1 부품(1a)으로부터 제2 부품(1b) 측으로 유입되거나, 제2 부품(1b) 측에서 제1 부품 측으로 유입되는 전자기파를 차폐한다. The shielding partition wall 15 is disposed between the first component 1a and the second component 1b and flows from the first component 1a to the second component 1b side, or the first component 1b on the second component 1b side. Shields electromagnetic waves flowing into components.

따라서 차폐 격벽(15)은 기판(11)의 접지 전극(19)과 전기적으로 연결되는 도전성 물질을 포함한다. 예컨대, 차폐 격벽(15)의 도전성 물질은 금속판의 형태로 구성될 수 있으며, 제2 접속 도체(30)를 통해 기판(11)의 제1 접지 전극(19a)에 접합될 수 있다. 제2 접속 도체(30)는 솔더나 도전성 수지와 같은 도전성 접착제로 구성될 수 있다.Therefore, the shielding partition wall 15 includes a conductive material electrically connected to the ground electrode 19 of the substrate 11. For example, the conductive material of the shielding partition wall 15 may be formed in the form of a metal plate, and may be bonded to the first ground electrode 19a of the substrate 11 through the second connection conductor 30. The second connecting conductor 30 may be made of a conductive adhesive such as solder or conductive resin.

본 실시예에서 차폐 격벽(15)은 편평한 판(plate, substrate) 형태를 가지며, 도 2에 도시된 바와 같이 적어도 한 층의 도체부(15a)와, 절연막(15b)을 포함한다.In this embodiment, the shielding partition wall 15 has a flat plate shape and includes at least one layer of conductor portion 15a and an insulating film 15b as shown in FIG. 2.

도체부(15a)는 도전성을 갖는 평판이라면 다양한 재료가 이용될 수 있다. 예컨대, 도체부(15a)는 구리(Cu)로 이루어지거나 구리(Cu)를 함유한 금속으로 형성될 수 있다. 기판(11) 상에 실장이 용이하도록, 도체부(15a)의 두께는 100㎛ ~ 500㎛로 형성될 수 있으나 이에 한정되는 것은 아니다. As long as the conductor portion 15a is a flat plate having conductivity, various materials can be used. For example, the conductor portion 15a may be made of copper (Cu) or may be formed of a metal containing copper (Cu). To facilitate mounting on the substrate 11, the thickness of the conductor part 15a may be formed to be 100 μm to 500 μm, but is not limited thereto.

절연막(15b)은 도체부(15a)의 양면에 배치된다. The insulating film 15b is disposed on both surfaces of the conductor portion 15a.

절연막(15b)은 도체부(15a)를 표면처리하여 형성할 수 있다. 예컨대, 절연막(15b)은 산화막(CuO, CuO2)으로 이루어질 수 있다. 이러한 절연막(15b)은 수지 재질로 형성되는 밀봉부(14)와 차폐 격벽(15) 간의 접합력을 증가시킬 수 있다. The insulating film 15b can be formed by surface-treating the conductor portion 15a. For example, the insulating film 15b may be formed of oxide films CuO and CuO 2 . The insulating layer 15b may increase the bonding force between the sealing portion 14 formed of the resin material and the shielding partition wall 15.

그러나 절연막(15b)은 산화막으로 한정되지 않으며, 수지나 무기막으로 절연막을 형성하는 등 다양한 변형이 가능하다. 또한 일정 두께(예컨대, 20㎛ ~ 100㎛)를 갖는 절연층의 형태로 절연막(15b)을 구성하는 것도 가능하다. However, the insulating film 15b is not limited to an oxide film, and various modifications are possible, such as forming an insulating film with a resin or an inorganic film. It is also possible to configure the insulating film 15b in the form of an insulating layer having a predetermined thickness (for example, 20 µm to 100 µm).

한편, 도체부(15a)의 상단면과 하단면에는 제1 접속 도체(20)와 제2 접속 도체(30)가 각각 접합된다. 따라서 도체부(15a)의 상단면과 하단면에는 절연막(15b)이 형성되지 않는다. 그러나 이에 한정되는 것은 아니며 필요에 따라 부분적으로 형성될 수도 있다. On the other hand, the first connecting conductor 20 and the second connecting conductor 30 are respectively joined to the upper end surface and the lower end surface of the conductor portion 15a. Therefore, the insulating film 15b is not formed on the top and bottom surfaces of the conductor portion 15a. However, the present invention is not limited thereto and may be partially formed as necessary.

차폐 격벽(15)의 실장 높이는 밀봉부(14)의 높이보다 작게 구성된다. 그리고차폐 격벽(15)과 후술되는 차폐층(17) 사이에는 제1 접속 도체(20)가 배치된다. The mounting height of the shielding partition wall 15 is comprised smaller than the height of the sealing part 14. And the 1st connection conductor 20 is arrange | positioned between the shielding partition 15 and the shielding layer 17 mentioned later.

따라서, 차폐 격벽(15)의 상단은 제1 접속 도체(20)를 통해 차폐층(17)과 전기적으로 연결된다. 여기서 차폐 격벽(15)의 실장 높이는 기판(11)의 제1면에서 차폐 격벽(15)의 상단면까지의 높이를 의미한다.Thus, the upper end of the shielding partition wall 15 is electrically connected to the shielding layer 17 through the first connecting conductor 20. Here, the mounting height of the shielding partition wall 15 means a height from the first surface of the substrate 11 to the top surface of the shielding partition wall 15.

제1 접속 도체(20)는 솔더나 도전성 에폭시와 같은 도전성 접착제로 형성될 수 있다. 예컨대, 제1 접속 도체(20)는 제2 접속 도체(30)와 동일한 재질로 구성될 수 있다. The first connecting conductor 20 may be formed of a conductive adhesive such as solder or conductive epoxy. For example, the first connecting conductor 20 may be made of the same material as the second connecting conductor 30.

제1 접속 도체(20)는 차폐 격벽(15)의 상단면에 도전성 접착제를 도포한 후 경화시켜 형성한다. 따라서 제1 접속 도체(20)의 폭은 차폐 격벽(15)의 폭보다 작게 형성될 수 있다. The first connecting conductor 20 is formed by applying a conductive adhesive to the upper end surface of the shielding partition wall 15 and then curing it. Therefore, the width of the first connecting conductor 20 may be formed smaller than the width of the shielding partition wall 15.

제1 접속 도체(20)의 높이(h)는 20㎛ ~ 100㎛로 형성될 수 있다. 그러나 이에 한정되는 것은 아니다. The height h of the first connection conductor 20 may be formed to 20 μm to 100 μm. However, it is not limited thereto.

차폐 격벽(15)의 하부면은 제2 접속 도체(30)를 통해 기판(11)의 제1 접지 전극(19a)에 접합된다. 제2 접속 도체(30)는 제1 접속 도체(20)와 마찬가지로 솔더나 도전성 에폭시와 같은 도전성 접착제로 형성될 수 있다. The lower surface of the shielding partition wall 15 is joined to the first ground electrode 19a of the substrate 11 via the second connecting conductor 30. Like the first connection conductor 20, the second connection conductor 30 may be formed of a conductive adhesive such as solder or conductive epoxy.

한편, 차폐 격벽(15)이 차폐층(17)을 통해 제2 접지 전극(19b)과 전기적으로 연결되어 있는 경우, 제2 접속 도체(30)는 생략될 수 있으며, 제2 접속 도체(30) 대신 절연성 접착제를 이용하여 차폐 격벽(15)을 기판(11)에 접합하는 것도 가능하다.Meanwhile, when the shielding partition wall 15 is electrically connected to the second ground electrode 19b through the shielding layer 17, the second connection conductor 30 may be omitted, and the second connection conductor 30 may be omitted. Instead, it is also possible to bond the shielding partition 15 to the substrate 11 using an insulating adhesive.

차폐층(17)은 밀봉부(14)의 표면을 따라 형성되어 외부로부터 전자 부품(1)으로 유입되거나, 전자 부품(1)에서 외부로 유출되는 전자기파를 차폐한다. 따라서 차폐층(17)은 도전성 물질로 형성되며, 기판(11)의 제2 접지 전극(19b)과 전기적으로 연결된다. The shielding layer 17 is formed along the surface of the sealing portion 14 to shield electromagnetic waves flowing from the outside into the electronic component 1 or flowing out of the electronic component 1 to the outside. Therefore, the shielding layer 17 is formed of a conductive material and is electrically connected to the second ground electrode 19b of the substrate 11.

차폐층(17)과 기판(11)의 제2 접지 전극(19b)을 전기적으로 연결하기 위해, 기판(11)의 제2 접지 전극(19b) 중 적어도 일부는 밀봉부(14)의 외부로 노출될 수 있다.In order to electrically connect the shielding layer 17 and the second ground electrode 19b of the substrate 11, at least some of the second ground electrodes 19b of the substrate 11 are exposed to the outside of the seal 14. Can be.

차폐층(17)은 밀봉부(14)의 외부면에 도전성 분말을 포함하는 수지재를 도포하거나, 금속 박막을 형성함으로써 마련될 수 있다. 금속 박막을 형성하는 경우 스퍼터링, 스크린 프린팅(screen printing), 기상증착법, 전해 도금, 비전해 도금과 같은 다양한 기술들이 사용될 수 있다.The shielding layer 17 may be provided by applying a resin material containing conductive powder or forming a metal thin film on the outer surface of the sealing portion 14. When forming a metal thin film, various techniques such as sputtering, screen printing, vapor deposition, electrolytic plating, and electroless plating may be used.

예를 들어, 본 실시예에 따른 차폐층(17)은 밀봉부(14)의 외부면에 스프레이 코팅법으로 형성된 금속 박막일 수 있다. 스프레이 코팅법은 균일한 도포막을 형성할 수 있으며 다른 공정에 비해 설비 투자에 소요되는 비용이 적은 장점이 있다. 그러나 이에 한정되는 것은 아니며, 스퍼터링 방식을 통해 금속 박막을 형성하여 이용하는 것도 가능하다. For example, the shielding layer 17 according to the present exemplary embodiment may be a metal thin film formed by spray coating on the outer surface of the sealing portion 14. Spray coating method can form a uniform coating film and has the advantage that the cost of equipment investment compared to other processes is less. However, the present invention is not limited thereto, and a metal thin film may be formed and used through a sputtering method.

또한, 차폐층(17)은 밀봉부(14)의 상부면으로 노출된 제1 접속 도체(20) 상에 배치되어 제1 접속 도체(20)와 전기적, 물리적으로 연결된다. 따라서 차폐층(17)은 제1 접속 도체(20)를 통해 차폐 격벽(15)과 전기적으로 연결된다.In addition, the shielding layer 17 is disposed on the first connecting conductor 20 exposed to the upper surface of the sealing portion 14 and is electrically and physically connected to the first connecting conductor 20. Thus, the shielding layer 17 is electrically connected to the shielding partition wall 15 through the first connecting conductor 20.

이처럼 차폐층(17)과 차폐 격벽(15)이 연결되는 경우, 차폐층(17)과 차폐 격벽(15) 중 어느 하나는 접지 전극(19)과의 연결이 생략될 수 있다. As such, when the shielding layer 17 and the shielding partition wall 15 are connected to each other, any one of the shielding layer 17 and the shielding partition wall 15 may be omitted from the ground electrode 19.

이상과 같이 구성되는 본 실시예에 따른 전자 소자 모듈은 밀봉부(14)나 차폐층(17)을 통해 의해 기판(11)에 실장되는 전자 부품(1)을 외부 환경으로부터 보호할 수 있을 뿐만 아니라, 전자파를 용이하게 차폐할 수 있다.The electronic device module according to the present embodiment configured as described above may not only protect the electronic component 1 mounted on the substrate 11 through the sealing portion 14 or the shielding layer 17 from the external environment. The electromagnetic wave can be easily shielded.

또한, 제1 부품(1a)과 제2 부품(1b) 간에 차폐 격벽(15)이 배치되므로, 제1 부품(1a)과 제2 부품(1b) 간에 전자기파 간섭이 발생하는 것을 방지할 수 있다. In addition, since the shielding partition wall 15 is disposed between the first component 1a and the second component 1b, electromagnetic interference can be prevented from occurring between the first component 1a and the second component 1b.

다음으로 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명한다. Next, a method of manufacturing the electronic device module according to the present embodiment will be described.

도 2 내지 도 5는 도 1에 도시된 전자 소자 모듈의 제조 방법을 공정순으로 도시한 도면이다. 2 to 5 are diagrams illustrating a method of manufacturing the electronic device module illustrated in FIG. 1 in a process order.

먼저 도 2에 도시된 바와 같이, 기판(11)의 제1면에 전자 부품들(1)과 차폐 격벽(15)을 실장한다.First, as shown in FIG. 2, the electronic components 1 and the shielding partition 15 are mounted on the first surface of the substrate 11.

본 실시예에 따른 기판(11)은 복수의 층으로 형성된 다층 회로 기판으로, 각 층 사이에는 전기적으로 연결되는 회로 패턴들이 형성될 수 있다. 또한 기판(11)의 제1면인 상면에는 실장용 전극과 접지 전극(19)이 구비된다. The substrate 11 according to the present exemplary embodiment is a multilayer circuit board formed of a plurality of layers, and circuit patterns electrically connected between the layers may be formed. In addition, a mounting electrode and a ground electrode 19 are provided on the upper surface of the first surface of the substrate 11.

전자 부품들(1)과 차폐 격벽(15)은 솔더(solder)와 같은 제2 접속 도체(30)를 통해 기판(11)에 접합될 수 있다. 이 과정에서 차폐 격벽(15)의 도체부(15a)는 제2 접속 도체(30)에 접합되어 접지 전극(19)과 전기적으로 연결된다. The electronic components 1 and the shielding partition wall 15 may be bonded to the substrate 11 through a second connecting conductor 30 such as a solder. In this process, the conductor part 15a of the shielding partition wall 15 is joined to the second connection conductor 30 and electrically connected to the ground electrode 19.

이어서, 도 3에 도시된 바와 같이, 차폐 격벽(15)의 상부면에 제1 접속 도체(20)를 형성한다. 전술한 바와 같이, 제1 접속 도체(20)로는 솔더나 도전성 에폭시와 같은 도전성 접착제가 이용될 수 있다. 예컨대, 제1 접속 도체(20)는 도전성 접착제를 차폐 격벽(15)의 상부면에 도포한 후 이를 경화시켜 형성할 수 있다. Next, as shown in FIG. 3, the first connecting conductor 20 is formed on the upper surface of the shielding partition wall 15. As described above, a conductive adhesive such as solder or conductive epoxy may be used as the first connection conductor 20. For example, the first connection conductor 20 may be formed by applying a conductive adhesive to the upper surface of the shielding partition wall 15 and then curing the conductive adhesive.

이어서, 도 4에 도시된 바와 같이, 기판(11)의 제1면에 전자 부품들(1)과 차폐 격벽(15)을 밀봉하는 밀봉부(14)를 형성한다. Subsequently, as shown in FIG. 4, a sealing portion 14 for sealing the electronic components 1 and the shielding partition wall 15 is formed on the first surface of the substrate 11.

밀봉부(14)는 기판(11)의 제1면 전체에 형성되거나 부분적으로 형성될 수 있다. 또한 밀봉부(14)는 전자 부품들(1)뿐만 아니라, 차폐 격벽(15) 전체를 매립하는 형태로 형성된다. 그러나, 제2 접지 전극(19b)의 적어도 일부는 밀봉부(14)의 외부로 노출될 수 있다. 이러한 구성은 밀봉부(14)를 형성하는 몰딩 과정에서 제2 접지 전극(19b)이 노출되도록 금형을 구성하거나, 밀봉부(14)를 기판(11)의 제1면 전체에 형성한 후, 제2 접지 전극(19b)을 덮고 있는 밀봉부(14)의 일부를 제거하는 등의 방법으로 구현될 수 있다. The seal 14 may be formed or partially formed on the entire first surface of the substrate 11. In addition, the sealing part 14 is formed in a form in which not only the electronic components 1 but also the entire shielding partition 15 are embedded. However, at least a portion of the second ground electrode 19b may be exposed to the outside of the seal 14. In this configuration, the mold may be configured such that the second ground electrode 19b is exposed during the molding process of forming the seal 14, or the seal 14 is formed on the entire first surface of the substrate 11. 2 may be implemented by removing a part of the sealing part 14 covering the ground electrode 19b.

본 단계에서 밀봉부(14)는 트랜스퍼 몰딩 방식을 통해 제조될 수 있으나 이에 한정되는 것은 아니다.In this step, the seal 14 may be manufactured by a transfer molding method, but is not limited thereto.

이어서, 도 5에 도시된 바와 같이, 밀봉부(14)를 부분적으로 제거한다. Then, as shown in FIG. 5, the seal 14 is partially removed.

본 단계에서 밀봉부(14)는 그라인더(G) 등을 통해 상부부터 제거되며, 제1 접속 도체(20)가 밀봉부(14)의 외부로 노출될 때까지 제거된다. 이에 밀봉부(14)는 차폐 격벽(15)과 제1 접속 도체(20)에 의해 제1 밀봉부(14a)와 제2 밀봉부(14b)로 구분된다. In this step, the seal 14 is removed from the top through the grinder G or the like, and is removed until the first connecting conductor 20 is exposed to the outside of the seal 14. The sealing part 14 is divided into the 1st sealing part 14a and the 2nd sealing part 14b by the shielding partition 15 and the 1st connection conductor 20 here.

이어서, 밀봉부(14)의 표면에 차폐층(17)을 형성하여 도 1에 도시된 본 실시예의 전자 소자 모듈을 완성한다. Subsequently, a shielding layer 17 is formed on the surface of the sealing portion 14 to complete the electronic device module of the present embodiment shown in FIG.

차폐층(17)은 밀봉부(14)의 외부면에 도전성 분말을 포함하는 수지재를 도포하거나, 금속 박막을 형성함으로써 이루어질 수 있다. 금속 박막을 형성하는 경우 스퍼터링, 스프레이 코팅, 스크린 프린팅(screen printing), 기상증착법, 전해 도금, 비전해 도금과 같은 다양한 기술들이 사용될 수 있다.The shielding layer 17 may be formed by applying a resin material containing conductive powder to the outer surface of the sealing portion 14 or forming a metal thin film. When forming a metal thin film, various techniques such as sputtering, spray coating, screen printing, vapor deposition, electrolytic plating, and electroless plating may be used.

이 과정에서 차폐층(17)은 밀봉부의 외부로 노출된 제1 접속 도체(20)와 제2 접지 전극(19b)에 접촉하게 되며, 이에 기판(11)의 접지와 전기적으로 연결된다. In this process, the shielding layer 17 comes into contact with the first connection conductor 20 and the second ground electrode 19b exposed to the outside of the sealing part, and is electrically connected to the ground of the substrate 11.

이와 같은 과정을 통해 완성되는 본 실시예에 따른 전자 소자 모듈은 밀봉부를 제거하는 과정에서 차폐 격벽이 아닌 제1 접속 도체만 부분적으로 제거된다. 따라서 밀봉부를 제거하는 과정에서 충격이나 외력으로 인해 밀봉부와 차폐 격벽의 접합 계면이 박리되는 것을 방지할 수 있다. The electronic device module according to the present embodiment completed through the above process partially removes only the first connection conductor, not the shielding partition, in the process of removing the sealing part. Therefore, in the process of removing the seal, it is possible to prevent the bonding interface between the seal and the shielding partition from peeling off due to impact or external force.

한편, 본 발명에 따른 전자 소자 모듈은 전술한 실시예에 한정되지 않으며, 다양한 응용이 가능하다. On the other hand, the electronic device module according to the present invention is not limited to the above-described embodiment, various applications are possible.

도 6은 본 발명의 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이다.6 is a schematic cross-sectional view of an electronic device module according to another exemplary embodiment of the present invention.

도 6을 참조하면, 본 실시예에 따른 전자 소자 모듈은 기판(11)의 내부에 접지층(19c이 배치된다. Referring to FIG. 6, in the electronic device module according to the present exemplary embodiment, the ground layer 19c is disposed inside the substrate 11.

접지층(19c)은 기판(11)의 측면을 통해 기판(11)의 외부로 노출되어 차폐층(17)과 전기적으로 연결된다. The ground layer 19c is exposed to the outside of the substrate 11 through the side surface of the substrate 11 and is electrically connected to the shielding layer 17.

이를 위해, 차폐층(17)은 밀봉부(14)의 표면 전체에 배치될 뿐만 아니라, 기판(11)의 측면으로 연장되어 접지층(19c)과 연결된다.To this end, the shielding layer 17 is not only disposed on the entire surface of the sealing portion 14 but also extends to the side of the substrate 11 to be connected with the ground layer 19c.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다. 또한 각 실시예들은 서로 조합될 수 있다. Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and variations can be made without departing from the technical spirit of the present invention described in the claims. It will be obvious to those of ordinary skill in the field. In addition, the embodiments may be combined with each other.

100: 전자 소자 모듈
1: 전자 부품
11: 기판
14: 밀봉부
15: 차폐 격벽
17: 차폐층
19: 접지 전극100: electronic device module
1: electronic components
11: substrate
14: seal
15: shielding bulkhead
17: shielding layer
19: ground electrode

Claims (16)

기판;
상기 기판의 일면에 실장되는 적어도 하나의 제1 부품과 제2 부품;
상기 제1 부품과 상기 제2 부품 사이에 배치되어 상기 기판에 실장되는 차폐 격벽;
상기 제1 부품, 제2 부품, 및 상기 차폐 격벽을 내부에 매립하며 상기 기판 상에 배치되는 밀봉부;
상기 밀봉부의 표면에 배치되는 차폐층; 및
상기 밀봉부 내에 배치되며 상기 차폐 격벽과 상기 차폐층을 상호 연결하는 제1 접속 도체;
를 포함하고,
상기 제1 접속 도체는,
상기 차폐 격벽 또는 상기 차폐층과 다른 재질로 형성되는 전자 소자 모듈.
Board;
At least one first component and a second component mounted on one surface of the substrate;
A shielding partition wall disposed between the first component and the second component and mounted on the substrate;
A sealing part disposed on the substrate and having the first part, the second part, and the shielding partition embedded therein;
A shielding layer disposed on a surface of the seal; And
A first connection conductor disposed in the sealing part and interconnecting the shielding partition wall and the shielding layer;
Including,
The first connection conductor,
The electronic device module is formed of a material different from the shielding partition or the shielding layer.
제1항에 있어서,
상기 차폐 격벽과 상기 기판 사이에 배치되는 제2 접속 도체를 더 포함하는 전자 소자 모듈.
The method of claim 1,
And a second connection conductor disposed between the shielding partition wall and the substrate.
제1항에 있어서, 상기 제2 접속 도체는,
상기 제1 접속 도체와 동일한 재질로 구성되는 전자 소자 모듈.
The method of claim 1, wherein the second connection conductor,
An electronic device module composed of the same material as the first connection conductor.
제1항에 있어서, 상기 제1 접속 도체는,
솔더 또는 도전성 수지로 형성되는 전자 소자 모듈.
The method of claim 1, wherein the first connection conductor,
Electronic device module formed of solder or conductive resin.
제1항에 있어서, 상기 차폐 격벽은,
도체부; 및
상기 도체부 표면에 배치되는 절연막을 포함하는 전자 소자 모듈.
The method of claim 1, wherein the shielding partition,
Conductor part; And
An electronic device module comprising an insulating film disposed on the surface of the conductor portion.
제5에 있어서, 상기 절연막은,
산화막으로 형성되는 전자 소자 모듈.
The method of claim 5, wherein the insulating film,
Electronic device module formed of an oxide film.
제5항에 있어서, 상기 기판은,
상기 차폐 격벽의 하부에 배치되어 상기 도체부와 연결되는 접지 전극을 포함하는 전자 소자 모듈.
The method of claim 5, wherein the substrate,
And a ground electrode disposed under the shielding partition wall and connected to the conductor part.
제1항에 있어서, 상기 기판은,
상기 기판의 상면에서 상기 밀봉부의 외부로 노출되도록 배치되며 상기 차폐층과 전기적으로 연결되는 접지 전극을 포함하는 전자 소자 모듈.
The method of claim 1, wherein the substrate,
And a ground electrode disposed on the upper surface of the substrate to be exposed to the outside of the sealing part and electrically connected to the shielding layer.
제1항에 있어서, 상기 기판은,
상기 기판의 측면으로 노출되어 상기 차폐층과 전기적으로 연결되는 접지층을 포함하는 전자 소자 모듈.
The method of claim 1, wherein the substrate,
And a ground layer exposed to the side of the substrate and electrically connected to the shielding layer.
제1항에 있어서, 상기 제1 접속 도체의 폭은,
상기 차폐 격벽의 폭보다 작게 형성되는 전자 소자 모듈.
The width of the first connection conductor,
The electronic device module is formed smaller than the width of the shielding partition.
제1항에 있어서,
상기 제1 접속 도체가 상기 밀봉부의 외부로 노출되는 면은,
상기 밀봉부의 상부면과 동일한 평면상에 배치되는 전자 소자 모듈.
The method of claim 1,
The surface on which the first connecting conductor is exposed to the outside of the sealing portion,
The electronic device module is disposed on the same plane as the upper surface of the sealing portion.
기판의 일면에 실장되는 적어도 하나의 제1 부품과 제2 부품, 및 차폐 격벽을 실장하는 단계;
상기 차폐 격벽 상부면에 접속 도체를 배치하는 단계;
상기 기판의 일면에 상기 제1 부품, 제2 부품, 및 상기 차폐 격벽을 매립하는 밀봉부를 배치하는 단계;
상기 밀봉부의 일부를 제거하여 상기 접속 도체를 노출시키는 단계; 및
상기 밀봉부의 표면에 상기 접속 도체와 전기적으로 연결되는 차폐층을 형성하는 단계;
를 포함하는 전자 소자 모듈 제조 방법.
Mounting at least one first component, a second component, and a shielding partition on one surface of the substrate;
Disposing a connecting conductor on the shield partition upper surface;
Disposing a sealing part on one surface of the substrate to embed the first component, the second component, and the shielding partition;
Removing a portion of the seal to expose the connection conductor; And
Forming a shielding layer electrically connected to the connection conductor on a surface of the seal;
Electronic device module manufacturing method comprising a.
기판;
상기 기판의 일면에 실장되는 적어도 하나의 제1 부품과 제2 부품;
상기 제1 부품과 상기 제2 부품 사이에 배치되어 상기 기판에 실장되는 차폐 격벽;
상기 제1 부품, 제2 부품, 및 상기 차폐 격벽을 내부에 매립하며 상기 기판 상에 배치되는 밀봉부;
상기 밀봉부의 표면에 배치되는 차폐층; 및
상기 밀봉부 내에 배치되며 상기 차폐 격벽과 상기 차폐층을 상호 연결하는 제1 접속 도체;
를 포함하고,
상기 차폐 격벽은 도체부와 상기 도체부 표면에 배치되는 절연막을 포함하는 전자 소자 모듈.
Board;
At least one first component and a second component mounted on one surface of the substrate;
A shielding partition wall disposed between the first component and the second component and mounted on the substrate;
A sealing part disposed on the substrate to embed the first part, the second part, and the shielding partition therein;
A shielding layer disposed on a surface of the seal; And
A first connection conductor disposed in the sealing part and interconnecting the shielding partition wall and the shielding layer;
Including,
And the shielding partition wall includes a conductor portion and an insulating layer disposed on a surface of the conductor portion.
제13항에 있어서, 상기 절연막은,
산화막으로 형성되는 전자 소자 모듈.
The method of claim 13, wherein the insulating film,
Electronic device module formed of an oxide film.
제14항에 있어서, 상기 기판은,
상기 차폐 격벽의 하부에 배치되어 상기 도체부와 연결되는 접지 전극을 포함하는 전자 소자 모듈.
The method of claim 14, wherein the substrate,
And a ground electrode disposed under the shielding partition wall and connected to the conductor part.
제15항에 있어서,
상기 도체부와 상기 접지 전극을 상호 접합하는 제2 접속 도체를 더 포함하며,
상기 제2 접속 도체는 상기 제1 접속 도체와 동일한 재질로 구성되는 전자 소자 모듈.

The method of claim 15,
A second connection conductor which mutually joins the conductor portion and the ground electrode,
And the second connection conductor is made of the same material as the first connection conductor.

KR1020180088509A 2018-07-30 2018-07-30 Electronic component module and manufacturing mehtod thereof KR20200013373A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180088509A KR20200013373A (en) 2018-07-30 2018-07-30 Electronic component module and manufacturing mehtod thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180088509A KR20200013373A (en) 2018-07-30 2018-07-30 Electronic component module and manufacturing mehtod thereof

Publications (1)

Publication Number Publication Date
KR20200013373A true KR20200013373A (en) 2020-02-07

Family

ID=69570213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180088509A KR20200013373A (en) 2018-07-30 2018-07-30 Electronic component module and manufacturing mehtod thereof

Country Status (1)

Country Link
KR (1) KR20200013373A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101332332B1 (en) 2011-12-27 2013-11-22 앰코 테크놀로지 코리아 주식회사 Semiconductor package having electromagnetic waves shielding means, and method for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101332332B1 (en) 2011-12-27 2013-11-22 앰코 테크놀로지 코리아 주식회사 Semiconductor package having electromagnetic waves shielding means, and method for manufacturing the same

Similar Documents

Publication Publication Date Title
KR102470354B1 (en) Electronic component module
KR101288284B1 (en) Semiconductor package manufacturing method
US20220254695A1 (en) Embedded package structure and preparation method therefor, and terminal
KR101250737B1 (en) Semiconductor package and method for manufacturing the same
KR20200001102A (en) Electronic component module and manufacturing mehthod therof
KR20120045893A (en) Semiconductor package module
KR20150127369A (en) Electronic component module and manufacturing method thereof
US9974181B2 (en) Module with external shield and back-spill barrier for protecting contact pads
US11195800B2 (en) Electronic device module and method of manufacturing the same
KR20200123572A (en) Electronic component module and method for fabricating the same
KR102520212B1 (en) Electronic component module and manufacturing mehthod therof
JP7494432B2 (en) Electronic element module and manufacturing method thereof
KR20170002830A (en) Electronic component module and manufacturing method threrof
US20210120664A1 (en) Electronic device module
KR20200031322A (en) Electronic component module and manufacturing method thereof
KR102518174B1 (en) Electronic component module
KR101141443B1 (en) Method for manufacturing semiconductor package
KR101741648B1 (en) Semiconductor package having electromagnetic waves shielding means, and method for manufacturing the same
KR102505198B1 (en) Electronic component module and manufacturing mehthod therof
KR102387747B1 (en) Electronic component module
KR20200013373A (en) Electronic component module and manufacturing mehtod thereof
KR20210131689A (en) Electronic device module and manufacturing method thereof
KR20190129650A (en) Electronic component module and manufacturing mehthod therof
KR20200011181A (en) Electronic component module
KR20130048991A (en) Semiconductor package and manufacturing mehthod therof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application