KR101322556B1

KR101322556B1 - High voltage inspecting device

Info

Publication number: KR101322556B1
Application number: KR1020120030599A
Authority: KR
Inventors: 렌 우치다
Original assignee: 샤프 가부시키가이샤
Priority date: 2011-04-27
Filing date: 2012-03-26
Publication date: 2013-10-28
Also published as: TW201245731A; CN102759688A; TWI442069B; CN102759688B; KR20120121830A

Abstract

과제
검사 대상의 복수 개의 디바이스에 대하여 일괄적으로, 규격에 적합한 전류 파형 (또는 전압 파형) 으로 명확하고 정확하게 고전압 인가 시험을 실시함으로써, 고전압 검사를 대폭 효율적으로 실시한다.
해결 수단
ESD 시험 장치 (1) 는, 소정의 고전압을 출력하는 고전압 전원 (2) 과, 고전압 전원 (2) 으로부터의 소정의 고전압을 축적하는 고전압 용량 수단으로서의 고압 콘덴서 (4) 와, 고압 콘덴서 (4) 로부터의 소정의 고전압을 인가 저항 (5) 을 통하여 출력하는 고전압 출력부와, 이 고전압 전원 (2) 으로부터의 소정의 고전압을 고압 콘덴서 (4) 측에 접속되거나 또는 고압 콘덴서 (4) 로부터의 소정의 고전압을 고전압 출력부측에 접속되도록 전환시키는 전환 수단으로서의 고내압 릴레이 (3) 를 갖고, 동일 회로 구성으로서, 고압 콘덴서 (4) 로부터 고내압 릴레이 (3) 또한 인가 저항 (5) 을 통하여 고전압 출력부에 이르는 회로를 독립적으로, 일괄 인가 처리해야 할 복수의 검사 대상 디바이스 (6) 의 개수분만큼 병렬로 갖고 있다. assignment
The high voltage test is performed efficiently and efficiently by collectively and performing a high voltage application test with a current waveform (or voltage waveform) conforming to a standard for a plurality of devices to be inspected.
Solution
The ESD test apparatus 1 includes a high voltage power supply 2 for outputting a predetermined high voltage, a high voltage capacitor 4 as a high voltage capacity means for accumulating a predetermined high voltage from the high voltage power supply 2, and a high voltage capacitor 4 A high voltage output unit for outputting a predetermined high voltage from the high voltage capacitor 4, and a high voltage output unit for outputting the predetermined high voltage from the high voltage capacitor 4 to the high voltage capacitor 4 side. Has a high breakdown voltage relay 3 as a switching means for switching the high voltage of the circuit to be connected to the high voltage output side, and has the same circuit configuration, from the high voltage capacitor 4 to the high breakdown voltage relay 3, and the high voltage output through the applied resistor 5. The circuits leading to the negative parts are independently provided in parallel by the number of the plurality of inspection target devices 6 to be subjected to a batch application process.

Description

High Voltage Inspection Device {HIGH VOLTAGE INSPECTING DEVICE}

본 발명은, 예를 들어 LSI 소자나, LED 소자 및 레이저 소자 등의 발광 소자 등의 검사 대상 디바이스에 대하여 ESD 내성을 검사하는 ESD 시험 장치를 사용하여 고전압 인가 검사를 실시하는 고전압 검사 장치에 관한 것이다.TECHNICAL FIELD The present invention relates to a high voltage inspection apparatus for performing a high voltage application inspection using, for example, an ESD test apparatus that inspects ESD resistance of inspection target devices such as LSI elements, light emitting elements such as LED elements, and laser elements. .

종래 LSI 소자에서는 입력 회로측에 보호 다이오드가 접속되어 있고, 보호 다이오드의 ESD 내성이 검사된다. LED 소자 및 레이저 소자 등의 발광 소자에서는, 발광 소자 자체가 다이오드 구조를 갖고 있다. 이 다이오드 구조는 p 형 확산층과 n 형 확산층의 pn 접합으로 구성되므로, p 형 확산층과 n 형 확산층의 모양에 따라 ESD 내성이 상이한 점에서, 전체 수, ESD 내성을 검사할 필요가 있다.In a conventional LSI element, a protection diode is connected to the input circuit side, and the ESD resistance of the protection diode is checked. In light emitting elements such as an LED element and a laser element, the light emitting element itself has a diode structure. Since the diode structure is composed of a pn junction of a p-type diffusion layer and an n-type diffusion layer, the ESD resistance differs depending on the shape of the p-type diffusion layer and the n-type diffusion layer. Therefore, it is necessary to examine the total number and the ESD resistance.

종래의 ESD 인가에 필요한 기본적인 ESD 회로는, 고전압 전원과 ESD 규격 (HBM (휴먼 보디 모델)·MM (머신 모델) 등) 에 따른 고압 콘덴서, 인가 저항 및 수은을 사용한 고내압 릴레이로 구성되어 있다.The basic ESD circuit required for the conventional ESD application is composed of a high voltage power supply and a high voltage capacitor according to the ESD standard (HBM (human body model), MM (machine model), etc.), an applied resistor, and a high breakdown voltage relay using mercury.

ESD 회로의 인가 출력 부분은, 디바이스의 단자에 대하여 접속시키기 위한 컨택트 프로브를 기판에 고정 탑재한 프로브 카드나, 이 컨택트 프로브를 암에 고정시킨 머니퓰레이터 등을 사용하여 검사 대상의 디바이스에 통전시키도록 되어 있다. The applied output portion of the ESD circuit is energized to the device under test by using a probe card fixedly mounted on a substrate with a contact probe for connecting to a terminal of the device, a manipulator with the contact probe fixed to an arm, and the like. have.

검사 대상의 디바이스에 대한 공급 전압의 크기는, 신뢰성 검사에서 대표적인 ESD 시험 (정전 방전 신뢰성 시험) 등을 대상으로 하고 있으며, 대략 1 ∼ 10 KV 레벨의 고전압을 대상으로 하고 있다. 인체나 기계로부터의 정전기가 LSI 칩 등의 검사 대상의 디바이스에 흐른 경우의 내구성에 대해 시험하는 것이다.The magnitude | size of the supply voltage to the device under test is the typical ESD test (electrostatic discharge reliability test) etc. in the reliability test, and targets the high voltage of about 1-10KV level. It is tested for durability when static electricity from human body or machine flows to the device under test such as LSI chip.

도 21 은 종래의 ESD 시험 장치의 구성예를 모식적으로 나타내는 회로도이다. 21 is a circuit diagram schematically showing a configuration example of a conventional ESD test apparatus.

도 21 에 있어서, 종래의 ESD 시험 장치 (100) 는, 고전압 전원 (101) 의 일방 단자가 고내압 릴레이 (102, 103) 를 통하여 인가 저항 (104) 의 일방 끝에 접속되어 있다. 이 인가 저항 (104) 의 타방 끝은 검사 대상의 디바이스 (105) 의 일방 단자에 접속되어 있다. 디바이스 (105) 의 타방 단자는, 고전압 전원 (101) 의 타방 단자에 접속되어 있다. 이들 고내압 릴레이 (102, 103) 의 접속점은, 고압 콘덴서 (106) 를 통하여, 디바이스 (105) 의 타방 단자와 고전압 전원 (101) 의 타방 단자의 접속점에 접속되어 있고, 이 접속점은 접지되어 있다. 이들 고내압 릴레이 (102, 103) 의 온/오프를 제어하는 타이밍 컨트롤러 (107) 가 형성되어 있다. 이들 고내압 릴레이 (102, 103) 를 구동시키기 위한 전원이 별도로 필요하다.In FIG. 21, in the conventional ESD test apparatus 100, one terminal of the high voltage power supply 101 is connected to one end of the application resistor 104 via the high breakdown voltage relays 102 and 103. The other end of the applied resistor 104 is connected to one terminal of the device 105 to be inspected. The other terminal of the device 105 is connected to the other terminal of the high voltage power supply 101. The connection point of these high voltage resistance relays 102 and 103 is connected to the connection point of the other terminal of the device 105 and the other terminal of the high voltage power supply 101 via the high voltage capacitor 106, and this connection point is grounded. . The timing controller 107 which controls ON / OFF of these high breakdown voltage relays 102 and 103 is provided. A power source for driving these high breakdown voltage relays 102 and 103 is separately required.

상기 구성에 의해, 먼저, 타이밍 컨트롤러 (107) 에 의해 충전용 고내압 릴레이 (102) 가 온으로 되어 고전압 전원 (101) 으로부터의 전류가 고압 콘덴서 (106) 에 축적된다. 이 때, 방전용 고내압 릴레이 (103) 는 타이밍 컨트롤러 (107) 에 의해 오프 상태로 되어 있다.By the above configuration, first, the high voltage withstand voltage relay 102 for charging is turned on by the timing controller 107, and current from the high voltage power supply 101 is accumulated in the high voltage capacitor 106. At this time, the high breakdown voltage relay 103 for discharge is turned off by the timing controller 107.

다음으로, 타이밍 컨트롤러 (107) 에 의해 충전용 고내압 릴레이 (102) 가 오프로 된 후, 방전용 고내압 릴레이 (103) 를 온으로 하도록 제어가 이루어진다. 이로써, 고압 콘덴서 (106) 에 축적된 고전압이, 고내압 릴레이 (103) 로부터 인가 저항 (104) 을 통하여 검사 대상의 디바이스 (105) 의 일방 단자에 인가된다.Next, after the charging high breakdown voltage relay 102 is turned off by the timing controller 107, control is performed to turn on the high breakdown voltage relay 103 for discharge. In this way, the high voltage accumulated in the high voltage capacitor 106 is applied from the high breakdown voltage relay 103 to one terminal of the device 105 to be inspected via the application resistor 104.

이와 같이, 이들 충전용 고내압 릴레이 (102), 방전용 고내압 릴레이 (103) 를 타이밍 컨트롤러 (107) 에 의해 온/오프 전환을 하여, 고압 콘덴서 (106) 를 충전 또는 방전하여, 검사 대상의 디바이스 (105) 에 소정의 고전압을 인가할 수 있다. 충전용 고내압 릴레이 (102), 방전용 고내압 릴레이 (103) 의 전환 동작은, 타이밍 컨트롤러 (107) 에 의해 규정된 타이밍으로 실시된다. ESD 시험은, 수 종류의 인가 모델과, 각각에 규격이 정해져 있고, 검사 대상의 디바이스 (105) 에 인가되는 전류 파형 (또는 전압 파형) 에 의해 적합이 판단된다.In this way, the charging high breakdown voltage relay 102 and the high breakdown voltage relay 103 for discharge are switched on / off by the timing controller 107 to charge or discharge the high voltage capacitor 106, A predetermined high voltage can be applied to the device 105. The switching operation of the high withstand voltage relay 102 for discharge and the high withstand voltage relay 103 for discharge is performed at the timing prescribed by the timing controller 107. The ESD test is determined based on several types of application models, each of which is determined by a current waveform (or voltage waveform) applied to the device 105 to be inspected.

요컨데, ESD 시험은, 고전압 전원으로부터 ESD 인가 회로, 또한 소켓·암 등의 접촉 지그를 통하여 검사 대상의 디바이스에 고전압이 인가된다. 검사 대상의 디바이스에 대하여 고전압의 공급원측 단자 (1 개) 와 GND 측 단자 (1 개) 를 검사 대상의 디바이스의 각 단자에 접촉시켜 고전압을 인가한다. 이 경우, 검사 대상의 디바이스는 단체 (單體) 로 고전압 인가 처리가 실시된다. 검사 대상의 디바이스를 복수 세팅할 수 있는 장치는 있지만, 실제의 ESD 시험은 시리얼로 단자를 변경하며 처리된다. 이것은 특허문헌 2 에 개시되어 있다. 이에 대하여, 양산으로 ESD 시험을 실시하는 것이 특허문헌 1 에 개시되어 있다.In other words, in the ESD test, a high voltage is applied to a device under test from a high voltage power supply through an ESD application circuit and a contact jig such as a socket arm. For the device under test, a high voltage supply source side terminal (1) and a GND side terminal (1) are brought into contact with each terminal of the device under test to apply a high voltage. In this case, the device to be inspected is subjected to a high voltage application process alone. Although there is a device that can set multiple devices under test, the actual ESD test is performed by changing the terminal to serial. This is disclosed in patent document 2. In contrast, Patent Document 1 discloses performing an ESD test in mass production.

도 22 는 특허문헌 1 에 개시되어 있는 종래의 ESD 시험 장치의 구성예를 모식적으로 나타내는 사시도이다.It is a perspective view which shows typically the structural example of the conventional ESD test apparatus disclosed by patent document 1. FIG.

도 22 에 있어서, 종래의 ESD 시험 장치로서의 정전기 방전 시험용 지그 (200) 는, 전자 부품 (201) 을 실장한 프린트 배선판 (202) 에 대해 정전기 방전 시험을 실시할 때, 다음의 시험용 지그를 사용하여, 1 회의 시험으로 복수 장의 프린트 배선판 (202) 에 정전기를 동시 인가시키도록 하는 것이다. 피시험 대상물의 재치대로서 준비한 도전 플레이트 (203) 의 판 상 한 모서리에 정전기 인가점을 설정한 후, 그 정전기 인가점으로부터 각각 등거리씩 떨어진 위치에 프린트 배선판 (202) 을 기립 자세로 지지하는 복수의 프린트판 지지구 (204) 를 방사상으로 배열하여 분산 배비 (配備) 한다. 또, 정전기 인가점에 위치를 맞춰 정전기 발생 건 (205) 을 세팅하는 건 유지구 (206) 를 구비하고 있다. 각 프린트판 지지구 (204) 에 프린트 배선판 (202) 을 1 장씩 그 배선 패턴 (202a) 이 도전 플레이트 (203) 와 도통 접촉하는 방향으로 기립시킨 자세로 장하 (裝荷) 하고, 이 상태에서 정전기 발생 건 (205) 으로부터 정전기 인가점에 정전기를 방전시킨다. 이로써, 정전기 발생 건 (205) 으로부터, 도전 플레이트 (203) 를 통하여 판 상에 재치된 복수 장의 각 프린트 배선판 (202) 에 일괄적으로 정전기를 인가시킨다. 따라서, 1 회의 시험으로 복수 장의 프린트 배선판 (202) 에 정전기를 동시 인가시켜 리드 타임의 단축화를 도모할 수 있다. In FIG. 22, the electrostatic discharge test jig 200 as a conventional ESD test apparatus uses the following test jig when performing the electrostatic discharge test with respect to the printed wiring board 202 which mounted the electronic component 201. In FIG. In one test, static electricity is simultaneously applied to the plurality of printed wiring boards 202. After setting an electrostatic application point at the one corner of the plate of the electrically conductive plate 203 prepared as a mounting base of the object under test, the plurality which supports the printed wiring board 202 in an upright position at the equidistant distance from the electrostatic application point, respectively. The printed plate support 204 is arranged in a radial manner to disperse the stomach. Moreover, the gun holder 206 which sets the static electricity generating gun 205 in accordance with the position of an electrostatic application point is provided. Each printed board support 204 was loaded with a printed wiring board 202 in a position in which the wiring pattern 202a stood up in a direction in which the wiring pattern 202a was in conductive contact with the conductive plate 203. The static electricity is discharged from the generating gun 205 to the static electricity applying point. Thereby, static electricity is collectively applied from the static electricity generating gun 205 to each of the plurality of printed wiring boards 202 mounted on the plate via the conductive plate 203. Therefore, the lead time can be shortened by simultaneously applying static electricity to the plurality of printed wiring boards 202 in one test.

일본 공개특허공보 2005-201706호Japanese Laid-Open Patent Publication 2005-201706 일본 공개특허공보 2000-329818호Japanese Laid-Open Patent Publication 2000-329818

특허문헌 1 에 개시되어 있는 상기 종래의 정전기 방전 시험용 지그 (200) 에서는, 정전기 발생 건 (205), 즉, 인가원이 단체인 것에 대하여, 검사 대상의 디바이스가 복수 개 존재하기 때문에, 개개의 검사 대상의 디바이스에 대해, 규정 전압/규정 횟수의 규격에 적합한 ESD 인가가 실시되었는지의 여부의 증명이 곤란하다는 문제가 있었다. 요컨데, ESD 인가시의 아주 조금의 거리 차이로부터, 복수의 디바이스 중 하나의 디바이스에 주로 ESD 인가 전압이 인가될 우려도 있어, 명확한 ESD 인가 시험은 되지 않았다.In the conventional electrostatic discharge test jig 200 disclosed in Patent Literature 1, since there are a plurality of devices to be inspected for the static electricity generating gun 205, that is, the applied source is a single inspection, individual inspection There has been a problem that it is difficult to prove whether or not an ESD application conforming to a specified voltage / regulated number of times has been applied to a target device. In short, from the slight distance difference at the time of ESD application, there is a possibility that an ESD application voltage is mainly applied to one of the plurality of devices, and no clear ESD application test has been performed.

본 발명은, 상기 종래의 문제를 해결하는 것으로, 검사 대상의 복수 개의 디바이스에 대하여 일괄적으로, 규격에 적합한 전류 파형 (또는 전압 파형) 으로 명확하고 정확하게 고전압 인가 시험을 실시하여, 고전압 검사를 대폭 효율적으로 실시할 수 있는 고전압 검사 장치를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention solves the above-mentioned conventional problem, and performs a high voltage test on a plurality of devices to be inspected in a clear and accurate manner with a current waveform (or voltage waveform) conforming to a standard. An object of the present invention is to provide a high voltage inspection device that can be efficiently carried out.

특히, 동일한 반도체 웨이퍼에 형성되는 다수의 디바이스에 있어서, 검사 대상의 복수 개의 디바이스에 대하여 일괄적으로, 규격에 적합한 전류 파형 (또는 전압 파형) 으로 명확하고 정확하게 고전압 인가 시험을 실시하는 경우, 도 12 에 나타내는 바와 같이, 플러스 전원으로 역바이어스의 상태를 설정하면, 디바이스 (6) 의 캐소드 단자로부터 인접 디바이스 (6) 의 애노드 단자에 대한 쇼트가 발생하고, 인가되는 전하량은 n-GaN 기판에 분산되어, 동일한 디바이스 (6) 의 캐소드 단자로부터 애노드 단자를 통과하는 전하량은 부정 (不定) 이 된다. 쇼트 불량이 혼재하는 경우, 단락 지점에 관통하는 전하가 집중되기 때문에, ESD 규정으로부터 일탈한다. Particularly, in a plurality of devices formed on the same semiconductor wafer, when a plurality of devices to be inspected are subjected to a high voltage application test clearly and accurately with a current waveform (or voltage waveform) conforming to the specification, FIG. 12 As shown in Fig. 2, when the state of reverse bias is set with a positive power supply, a short is generated from the cathode terminal of the device 6 to the anode terminal of the adjacent device 6, and the amount of charge applied is dispersed on the n-GaN substrate. The amount of charges passing through the anode terminal from the cathode terminal of the same device 6 becomes indefinite. When short defects are mixed, the charge penetrating at the short-circuit point is concentrated, which deviates from the ESD regulation.

본 발명은, 상기 종래의 문제를 해결하는 것으로, 검사 대상의 복수 개의 디바이스에 대하여 일괄적으로, 규격에 적합한 전류 파형 (또는 전압 파형) 으로 명확하고 정확하게 고전압 인가 시험을 실시하는 경우에도, 간단한 구성으로 쇼트 불량이 혼재하지 않고 고전압 검사를 대폭 효율적으로 실시할 수 있는 고전압 검사 장치를 제공하는 것을 목적으로 한다.This invention solves the said conventional problem, and is simple structure also when the high voltage application test is performed clearly and correctly by the current waveform (or voltage waveform) which conforms to a specification with respect to the several object of inspection object collectively. Accordingly, an object of the present invention is to provide a high voltage inspection device capable of performing a high voltage inspection substantially efficiently without short defects.

또, 특히 특허문헌 2 에 개시되어 있는 상기 종래의 ESD 시험 장치 (100) 에서는, 수은을 사용한 고내압 릴레이가 사용되고 있다. 이 수은을 사용한 고내압 릴레이는 고가일 뿐만 아니라, 수은을 사용하고 있기 때문에 규제 대상 (RoHS 지령) 으로 되어 있다. 또, 복수의 디바이스를 일괄적으로 동시 검사하는 경우, 이 수은을 사용한 고내압 릴레이가 다수 필요해진다. 또, 수은을 사용한 고내압 릴레이에서는, 릴레이 동작 시간에 msec 단위의 시간차가 발생한다. 또한, 고내압 릴레이의 구동 타이밍을 제어하는 유닛이 필요해짐과 함께, 고내압 릴레이를 구동시키는 전원이 별도로 필요해진다.Moreover, in the said conventional ESD test apparatus 100 currently disclosed by patent document 2, the high withstand voltage relay using mercury is used. This mercury-resistant high voltage relay is not only expensive but also mercury-based, and therefore, is subject to regulation (RoHS Directive). In addition, when plural devices are simultaneously inspected, a large number of high breakdown voltage relays using mercury are required. In the high withstand voltage relay using mercury, a time difference in msec occurs in the relay operation time. In addition, a unit for controlling the driving timing of the high breakdown voltage relay is required, and a power supply for driving the high breakdown voltage relay is separately required.

본 발명은, 상기 종래의 문제를 해결하는 것으로, 고내압 릴레이를 사용하지 않고 전체 구성을 간략화하여, 규격에 적합한 전류 파형 (또는 전압 파형) 으로 고전압 인가 시험을 실시할 수 있는 고전압 검사 장치를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention solves the above-described problems, and provides a high voltage inspection apparatus capable of performing a high voltage application test with a current waveform (or voltage waveform) conforming to a standard by simplifying the entire configuration without using a high breakdown voltage relay. It aims to do it.

본 발명의 고전압 검사 장치는, 복수의 검사 대상 디바이스에 대하여 ESD 내성을 검사하는 고전압 검사 장치에 있어서, 소정의 고전압을 출력하는 고전압 전원과, 그 고전압 전원으로부터의 각 소정의 고전압을 각각 그 복수의 검사 대상 디바이스에 대하여 일괄적으로 동시에 인가하는 ESD 회로를 갖는 것으로, 그러한 점에 의해 상기 목적이 달성된다. The high voltage inspection device of the present invention is a high voltage inspection device for inspecting ESD resistance of a plurality of inspection target devices, the high voltage power supply outputting a predetermined high voltage and each predetermined high voltage from the high voltage power supply. The object is achieved by having an ESD circuit which is applied simultaneously and collectively to the device under test.

본 발명의 고전압 검사 장치는, 복수의 검사 대상 디바이스에 대하여 ESD 내성을 검사하는 고전압 검사 장치에 있어서, 소정의 부 (負) 의 고전압을 출력하는 고전압 전원과, 그 고전압 전원으로부터의 각 소정의 부의 고전압을 각각, 반도체 웨이퍼에 배치 형성된 복수의 검사 대상 디바이스의 각 다이오드 구조에 대하여 역바이어스가 각각 되도록 일괄적으로 동시에 인가하는 ESD 회로를 갖는 것으로, 그러한 점에 의해 상기 목적이 달성된다.The high voltage inspection apparatus of the present invention is a high voltage inspection apparatus for inspecting ESD resistance for a plurality of inspection target devices, comprising: a high voltage power supply for outputting a predetermined high voltage and each predetermined portion from the high voltage power supply; The above object is achieved by having an ESD circuit which simultaneously applies a high voltage to each diode structure of a plurality of inspection target devices formed on a semiconductor wafer so as to have a reverse bias.

본 발명의 고전압 검사 장치는, 하나 또는 복수의 검사 대상 디바이스에 대하여 ESD 내성을 검사하는 고전압 검사 장치에 있어서, 그 하나 또는 복수의 검사 대상 디바이스를 탑재한 컨택트 스테이지의 상하 동작에 의해, 스위치 수단이 온/오프로 되어, 하나 또는 복수의 검사 대상 디바이스에 1 대 1 로 대응하는 각 고전압 용량 수단의 고전압을 충전/방전하고, 그 각 고전압 용량 수단으로부터의 방전에 의해 당해 하나 또는 복수의 검사 대상 디바이스의 ESD 검사를 실시하는 것으로, 그러한 점에 의해 상기 목적이 달성된다.The high voltage inspection apparatus of the present invention is a high voltage inspection apparatus for inspecting an ESD resistance of one or a plurality of inspection target devices, wherein the switch means is operated by vertical operation of the contact stage on which the one or more inspection target devices are mounted. It turns on / off and charges / discharges the high voltage of each high voltage capacitance means corresponding one to one to a plurality of test subject devices, and discharges the said one or more test subject devices by discharge from each high voltage capacitance means. By carrying out an ESD test, the above object is achieved.

또, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 소정의 고전압을 출력하는 고전압 전원과, 그 고전압 전원으로부터의 소정의 고전압을 축적하는 상기 하나 또는 복수의 고전압 용량 수단과, 그 하나 또는 복수의 고전압 용량 수단으로부터의 소정의 고전압을 출력하는 하나 또는 복수의 고전압 출력부를 갖고, 그 고전압 출력부와 상기 하나 또는 복수의 검사 대상 디바이스의 각 단자를 이간시킴과 함께, 상기 스위치 수단에 의해 그 하나 또는 복수의 고전압 용량 수단을 그 고전압 전원측에 접속시키는 제 1 동작과, 그 스위치 수단에 의해 그 하나 또는 복수의 고전압 용량 수단과 그 고전압 전원을 차단함과 함께, 그 고전압 출력부를 상기 하나 또는 복수의 검사 대상 디바이스의 각 단자에 접속시키는 제 2 동작을, 상기 컨택트 스테이지의 상하 동작에 의해 전환시킨다.Preferably, a high voltage power supply for outputting a predetermined high voltage in the high voltage inspection device of the present invention, the one or more high voltage capacity means for accumulating the predetermined high voltage from the high voltage power supply, and one or more Has one or a plurality of high voltage output parts for outputting a predetermined high voltage from the high voltage capacitor means, and the high voltage output part is separated from each terminal of the one or the plurality of inspection target devices, and the one by the switch means. Or a first operation of connecting the plurality of high voltage capacitive means to the high voltage power supply side, the one or more high voltage capacitive means and the high voltage power supply are cut off by the switch means, and the high voltage output unit The second operation of connecting the respective terminals of the device under test to the It is converted by the load operation.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 복수의 검사 대상 디바이스를 탑재한 컨택트 스테이지의 상하 동작에 의해, 스위치 수단이 온/오프로 되어, 복수의 검사 대상 디바이스에 1 대 1 로 대응하는 각 고전압 용량 수단의 고전압을 충전/방전하고, 그 각 고전압 용량 수단으로부터의 방전에 의해 당해 복수의 검사 대상 디바이스의 ESD 검사를 실시한다.Further, preferably, the switch means is turned on / off by the vertical operation of the contact stage in which the plurality of inspection target devices in the high voltage inspection device of the present invention are mounted. The high voltage of each of the corresponding high voltage capacitors is charged / discharged, and the ESD test of the plurality of inspection target devices is performed by the discharge from the respective high voltage capacitors.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서, 소정의 고전압을 출력하는 고전압 전원과, 그 고전압 전원으로부터의 소정의 고전압을 축적하는 상기 하나 또는 복수의 고전압 용량 수단과, 그 하나 또는 복수의 고전압 용량 수단으로부터의 소정의 고전압을 출력하는 하나 또는 복수의 고전압 출력부를 갖고, 그 고전압 출력부와 상기 하나 또는 복수의 검사 대상 디바이스의 각 단자를 이간시킴과 함께, 상기 스위치 수단에 의해 그 하나 또는 복수의 고전압 용량 수단을 그 고전압 전원측에 접속시키는 제 1 동작과, 그 스위치 수단에 의해 그 하나 또는 복수의 고전압 용량 수단과 그 고전압 전원을 차단함과 함께, 그 고전압 출력부를 상기 하나 또는 복수의 검사 대상 디바이스의 각 단자에 접속시키는 제 2 동작을, 상기 컨택트 스테이지의 상하 동작에 의해 전환시킨다.Preferably, in the high voltage inspection device of the present invention, the high voltage power supply for outputting a predetermined high voltage, the one or more high voltage capacity means for accumulating the predetermined high voltage from the high voltage power supply, and one or more Has one or a plurality of high voltage output parts for outputting a predetermined high voltage from the high voltage capacitor means, and the high voltage output part is separated from each terminal of the one or the plurality of inspection target devices, and the one by the switch means. Or a first operation of connecting the plurality of high voltage capacitive means to the high voltage power supply side, the one or more high voltage capacitive means and the high voltage power supply are cut off by the switch means, and the high voltage output unit The second operation of connecting the respective terminals of the device under test to the Switch by up / down operation.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 ESD 회로는, 상기 소정의 고전압을 일괄 인가 처리해야 할 디바이스 개수분의 동일 회로 구성을 갖는다.Preferably, the ESD circuit in the high voltage inspection device of the present invention has the same circuit configuration for the number of devices to which the predetermined high voltage is collectively applied.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 ESD 회로는, 상기 고전압 전원으로부터의 소정의 고전압을 축적하는 복수의 고전압 용량 수단과, 그 복수의 고전압 용량 수단으로부터의 각 소정의 고전압을 각 저항을 각각 통하여 출력하는 복수의 고전압 출력부와, 그 복수의 고전압 용량 수단을 각각, 그 고전압 전원측에 각각 접속되거나 또는 그 고전압 출력부측에 각각 접속되도록 전환시키는 복수의 전환 수단을 갖는다.Preferably, the ESD circuit in the high voltage inspection device of the present invention preferably includes a plurality of high voltage capacitance means for accumulating a predetermined high voltage from the high voltage power supply, and each predetermined high voltage from the plurality of high voltage capacitance means. And a plurality of switching means for switching the plurality of high voltage output units for outputting through the respective resistors, and the plurality of high voltage capacitance means to be connected to the high voltage power supply side or to the high voltage output side, respectively.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 동일 회로 구성은, 상기 고전압 용량 수단으로부터 상기 전환 수단 또한 상기 저항을 통하여 상기 고전압 출력부에 이르는 회로를 독립적으로 상기 일괄 인가 처리해야 할 디바이스 개수분 갖는다.Further, preferably, the same circuit configuration in the high voltage inspection device of the present invention is a device that is to be subjected to the batch application process independently of the circuit from the high voltage capacitance means to the switching means and the high voltage output portion via the resistor. Have a number.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 고전압 전원은, 상기 일괄 인가 처리해야 할 디바이스 개수분의 상기 복수의 고전압 용량 수단에 따른 충전 처리 능력이 있는 것을 선정한다.Further, preferably, the high voltage power supply in the high voltage inspection device of the present invention selects one having the charge processing capability according to the plurality of high voltage capacity means for the number of devices to be subjected to the batch application process.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 동일 회로 구성을 하나 또는 복수 탑재하는 ESD 기판을 복수 갖는다.Moreover, Preferably, it has two or more ESD board | substrates which mount one or more identical circuit structures in the high voltage test | inspection apparatus of this invention.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 ESD 기판 중 하나 또는 복수를 케이싱 내에 수용한다.Further, preferably, one or a plurality of ESD substrates in the high voltage inspection device of the present invention is accommodated in the casing.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 복수의 ESD 기판이 중앙 원형부를 비우고 세워져 방사상으로 배치되고, 그 복수의 ESD 기판에 있어서의 복수의 동일 회로 구성의 각 출력 단자가 각각 그 중앙 원형부측을 향하여 형성되고, 그 복수의 동일 회로 구성의 각 출력 단자로부터 상기 복수의 고전압 출력부 각각을, 그 중앙 원형부의 하방측에 형성된 상기 복수의 검사 대상 디바이스의 각 단자에 대하여 전기적으로 접속 가능하게 구성되어 있다.Preferably, the plurality of ESD boards in the high voltage inspection device of the present invention are arranged radially with the center circular part erected, and each of the output terminals of the plurality of identical circuit configurations in the plurality of ESD boards are each of them. It is formed toward the center circular portion side and electrically connects each of the plurality of high voltage output portions from each of the plurality of output terminals having the same circuit configuration to each terminal of the plurality of inspection target devices formed below the center circular portion. It is possible.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 복수의 케이싱이 중앙 원형부를 비우고 방사상으로 배치되고, 그 복수의 케이싱 내에 수용된 복수의 ESD 기판의 복수의 동일 회로 구성에 있어서의 각 출력 단자가 각각 그 중앙 원형부측을 향하여 형성되고, 그 복수의 동일 회로 구성의 각 출력 단자로부터 상기 복수의 고전압 출력부 각각을, 그 중앙 원형부의 하방측에 형성된 상기 복수의 검사 대상 디바이스의 각 단자에 대하여 전기적으로 접속 가능하게 구성되어 있다.Preferably, the plurality of casings in the high voltage inspection device of the present invention are arranged radially with empty central circular portions, and each output terminal in a plurality of identical circuit configurations of a plurality of ESD substrates accommodated in the plurality of casings. Are respectively formed toward the central circular portion side, and each of the plurality of high voltage output portions is formed from each of the plurality of output terminals having the same circuit configuration to each terminal of the plurality of inspection target devices formed below the central circular portion. It is comprised so that electrical connection is possible.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 복수의 동일 회로 구성의 각 출력 단자로부터 상기 고전압 출력부 각각을 통과한 상기 복수의 검사 대상 디바이스까지의, 상기 일괄 인가 처리해야 할 디바이스 개수분의 독립된 배선을 포함하는 거리는 전부 동일 거리로 하여, 상기 고전압 전원으로부터의 동일한 ESD 인가 전압 파형이 그 복수의 검사 대상 디바이스에 각각 동시에 인가되도록 구성되어 있다.Preferably, the device to be subjected to the batch application process from the respective output terminals of the plurality of identical circuit configurations in the high voltage inspection device of the present invention to the plurality of inspection target devices passing through the high voltage output units, respectively. The distances including the independent wirings of a few minutes are all the same distance, and it is comprised so that the same ESD applied voltage waveform from the said high voltage power supply may be simultaneously applied to the plurality of test target devices, respectively.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 고전압 출력부 및 GND 전압원에 접속되는 GND 전압 출력부는 각각, 상기 복수의 동일 회로 구성의 각 고전압 출력 단자 및 GND 출력 단자로부터의 복수의 배선이 상면에 접속되고, 하면에 그 복수의 배선에 대응하도록 접속되고, 상기 복수의 검사 대상 디바이스의 각 단자에 대하여 전기적으로 접속 가능하게 되어 있는 복수의 접촉 부재가 배치 형성된 접촉 수단을 갖는다.Further, preferably, the high voltage output unit and the GND voltage output unit connected to the GND voltage source in the high voltage inspection device of the present invention are each a plurality of wirings from the high voltage output terminals and the GND output terminals of the plurality of the same circuit configurations. It is connected to this upper surface, is connected to the lower surface corresponding to the some wiring, and has the contact means by which the some contact member arrange | positioned electrically to each terminal of the said several test object device was arrange | positioned.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 접촉 수단은, 암에 복수의 접촉 부재를 고정시킨 머니퓰레이터와, 복수의 접촉 부재가 고정된 프로브 카드 중 어느 것이다.Preferably, the contact means in the high voltage inspection device of the present invention is either a manipulator in which a plurality of contact members are fixed to an arm, or a probe card in which a plurality of contact members are fixed.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 고전압 출력부 및 GND 전압원에 접속되는 GND 전압 출력부는 각각, 상기 하나 또는 복수의 검사 대상 디바이스의 각 단자에 대하여 전기적으로 접속 가능하게 되어 있는 복수의 접촉 부재가 배치 형성된 접촉 수단을 갖는다.Further, preferably, the high voltage output section and the GND voltage output section connected to the GND voltage source in the high voltage inspection device of the present invention are electrically connected to respective terminals of the one or more inspection target devices, respectively. A plurality of contact members have contact means arranged.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 도전 부재 사이 거리에 대한 방전 한계값의 관계를 파셴의 법칙으로부터 계산으로 구한 이론값과, ESD 시험을 실제로 실시하여 구한 실측값을 연결한 최단 거리의 라인을, 그 도전 부재 사이 거리의 최소 설계값에 사용한다.Preferably, the theoretical value obtained by calculating the relationship between the discharge limit value with respect to the distance between the conductive members in the high voltage inspection device of the present invention from Paschen's law and the actual value obtained by actually performing the ESD test is connected. The shortest distance line is used for the minimum design value of the distance between the conductive members.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 고전압 전원은, 반도체 웨이퍼에 배치 형성된 복수의 검사 대상 디바이스의 다이오드 구조에 대하여 역바이어스가 되도록 부의 고전압을 인가한다.Further, preferably, the high voltage power supply in the high voltage inspection device of the present invention applies a negative high voltage so as to be reverse biased with respect to the diode structures of the plurality of inspection target devices disposed on the semiconductor wafer.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 반도체 웨이퍼에 배치된 복수의 검사 대상 디바이스에 대한 접속 처리는 자동 반송 장치를 사용하여 연속적으로 실시한다.Moreover, Preferably, the connection process with respect to the some test subject device arrange | positioned at the semiconductor wafer in the high voltage test | inspection apparatus of this invention is performed continuously using an automatic conveyance apparatus.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 ESD 기판은, 부품 교환용으로 소켓부를 갖는다.Moreover, Preferably, the ESD board in the high voltage test | inspection apparatus of this invention has a socket part for component replacement.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 접촉 부재는, 방전열 내성의 인듐 또는 텅스텐의 재질을 사용한다.Moreover, Preferably, the contact member in the high voltage test | inspection apparatus of this invention uses the material of indium or tungsten of discharge heat tolerance.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 프로브 카드의 기판은, 방전 회피용의 표층 배선 기판이다.Moreover, Preferably, the board | substrate of the probe card in the high voltage test | inspection apparatus of this invention is a surface layer wiring board for discharge avoidance.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 컨택트 스테이지의 상하 동작에 의한 도전 부재 사이 거리에 대한 방전 한계값의 관계를 파셴의 법칙으로부터 계산으로 구한 이론값과, ESD 시험을 실제로 실시하여 구한 실측값을 연결한 최단 거리의 라인을, 그 도전 부재 사이 거리의 최소 설계값에 사용하고 있다.Further, preferably, the theoretical value obtained by calculating the relationship between the discharge limit value with respect to the distance between the conductive members due to the vertical operation of the contact stage in the high voltage inspection device of the present invention, calculated from Paschen's law, and the ESD test are actually performed. The line with the shortest distance which connected the measured value calculated | required is used for the minimum design value of the distance between the electrically conductive members.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 접촉 부재는, 방전 회피용의 접촉 부재 사이 거리를 유지하고 있다.Moreover, Preferably, the contact member in the high voltage test | inspection apparatus of this invention maintains the distance between the contact members for discharge avoidance.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 고전압 전원으로부터의 ESD 인가 전압 파형을 모니터링하는 수단으로서, 상기 프로브 카드의 기판의 접촉 부재의 장착원에 둥근 핀 커넥터가 형성되어 있다.Further, preferably, as a means for monitoring the ESD applied voltage waveform from the high voltage power supply in the high voltage inspection device of the present invention, a round pin connector is formed in the mounting source of the contact member of the substrate of the probe card.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 고전압 전원은 GND 전위에 대하여 정 (正) 전원과 부전원을 탑재하고, 그 정전원과 그 부전원이 전환 가능하게 구성되고, 상기 복수의 검사 대상 디바이스에 대하여 순방향 바이어스와 역방향 바이어스가 전환 가능하게 구성되어 있다.Preferably, the high voltage power supply in the high voltage inspection device of the present invention includes a positive power supply and a negative power supply with respect to a GND potential, and the electrostatic source and the sub power supply are switchable. The forward bias and the reverse bias are configured to be switchable with respect to the device to be inspected.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 반도체 웨이퍼에 배치된 복수의 검사 대상 디바이스 사이가 GND 전위로 단락 처리되어 있다.Moreover, Preferably, between the some test subject device arrange | positioned at the semiconductor wafer in the high voltage test | inspection apparatus of this invention, the short circuit process is carried out by GND potential.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 반도체 웨이퍼의 도전 외주부가 전기적으로 상기 GND 전위로 단락 처리되고, 상기 복수의 검사 대상 디바이스 사이에서 단락된 GND 전위와, 그 반도체 웨이퍼의 도전 외주부가 전기적으로 접속되는 웨이퍼 스테이지 도전층의 GND 전위와, 상기 ESD 회로의 GND 전위를 공통 GND 전위로 하여 접속시킴으로써, 그 복수의 검사 대상 디바이스의 GND 단자에 대한 접속 처리를 불필요하게 한다.Preferably, the conductive outer periphery of the semiconductor wafer in the high voltage inspection device of the present invention is electrically shorted to the GND potential, and the GND potential shorted between the plurality of inspection target devices and the conductivity of the semiconductor wafer. By connecting the GND potential of the wafer stage conductive layer to which the outer peripheral portion is electrically connected with the GND potential of the ESD circuit as the common GND potential, connection processing to the GND terminals of the plurality of inspection target devices is unnecessary.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 컴퓨터 시스템이, 상기 전환 수단에 의한 전환을 제어하는 ESD 컨트롤러 및 프로버의 동작을 제어하고, 상기 복수의 검사 대상 디바이스의 어드레스를 나타내는 웨이퍼 맵에 기초하여 프로빙 제어를 실시한다.Also preferably, the computer system in the high voltage inspection device of the present invention controls the operation of the ESD controller and the prober for controlling switching by the switching means, and indicates a wafer indicating the addresses of the plurality of inspection target devices. Probing control is performed based on the map.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 프로브 카드에 있어서, 복수 있는 프로브의 바늘 세우기 설계 기준은, 도전 부재 사이 거리에 대한 방전 한계값의 관계를 파셴의 법칙으로부터 계산으로 구한 이론값과, ESD 시험을 실제로 실시하여 구한 실측값을 연결한 최단 거리의 라인을, 그 도전 부재 사이 거리의 최소 설계값에 사용한 것이며, 반도체 칩 사이즈 이상의 거리가 필요한 경우, 예를 들어 반도체 칩을 1 개 스킵 또는 2 개 스킵 이상의 공간 거리를 유지하는 설계로 한다.Preferably, in the probe card in the high voltage inspection apparatus of the present invention, the needle-running design criterion of a plurality of probes is a theory obtained by calculating the relationship between the discharge limit value and the distance between the conductive members from Paschen's law. The line with the shortest distance connecting the value and the actual value obtained by actually performing an ESD test is used for the minimum design value of the distance between the conductive members, and when a distance larger than the semiconductor chip size is required, for example, 1 It is designed to keep the space skipping more than two skips or two skips.

또한, 바람직하게는, 본 발명의 고전압 검사 장치에 있어서의 프로브 카드에 있어서, 1 회의 컨택트로 프로빙되지 않는 공간 영역의 반도체 칩은, 퍼스널 컴퓨터 (PC) 를 주체로 한, 프로빙 제어에 의해 순차 컨택트 처리되어, 빠짐없이 ESD 인가를 실행한다.Preferably, in the probe card of the high-voltage inspection apparatus of the present invention, the semiconductor chip in the space area that is not probed with a single contact is sequentially contacted by probing control mainly composed of a personal computer (PC). Processing to execute ESD application without exception.

상기 구성에 의해, 이하, 본 발명의 작용을 설명한다.With the above arrangement, the operation of the present invention will be described below.

본 발명에 있어서는, 복수의 검사 대상 디바이스에 대하여 ESD 내성을 검사하는 고전압 검사 장치에 있어서, 소정의 고전압을 출력하는 고전압 전원과, 그 고전압 전원으로부터의 소정의 고전압을 그 복수의 검사 대상 디바이스에 대하여 일괄적으로 동시에 인가하는 ESD 회로를 갖는다.According to the present invention, in a high voltage inspection apparatus for inspecting ESD resistance for a plurality of inspection target devices, a high voltage power supply for outputting a predetermined high voltage and a predetermined high voltage from the high voltage power supply for the plurality of inspection target devices. It has an ESD circuit which is applied simultaneously in a batch.

이로써, 검사 대상의 복수 개의 디바이스에 대하여 일괄적으로, 규격에 적합한 전류 파형 (또는 전압 파형) 으로 명확하고 정확하게 고전압 인가 시험을 실시함으로써, 고전압 검사를 대폭 효율적으로 실시할 수 있게 된다.Thereby, the high voltage application test can be performed efficiently and efficiently by performing a high voltage application test clearly and accurately with the current waveform (or voltage waveform) which conforms to a specification with respect to the several device of a test object collectively.

특히, 본 발명에 있어서는, 복수의 검사 대상 디바이스에 대하여 ESD 내성을 검사하는 고전압 검사 장치에 있어서, 소정의 부의 고전압을 출력하는 고전압 전원과, 고전압 전원으로부터의 각 소정의 부의 고전압을 각각, 반도체 웨이퍼에 배치 형성된 복수의 검사 대상 디바이스의 각 다이오드 구조에 대하여 역바이어스가 각각 되도록 일괄적으로 동시에 인가하는 ESD 회로를 갖는다.In particular, in the present invention, in the high voltage inspection apparatus for inspecting the ESD resistance of a plurality of inspection target devices, the semiconductor wafer includes a high voltage power supply for outputting a predetermined high voltage and a high voltage for each predetermined portion from the high voltage power supply. It has an ESD circuit which simultaneously applies collectively simultaneously so that reverse bias may be applied to each diode structure of the plurality of inspection target devices formed in the device.

이로써, 검사 대상의 복수 개의 디바이스에 대하여 일괄적으로, 규격에 적합한 전류 파형 (또는 전압 파형) 으로 명확하고 정확하게 고전압 인가 시험을 실시하는 경우에도, 간단한 구성으로 쇼트 불량이 혼재하지 않고 고전압 검사를 대폭 효율적으로 실시할 수 있게 된다.As a result, even when a high voltage application test is performed with a current waveform (or voltage waveform) conforming to a standard clearly and accurately on a plurality of devices to be inspected collectively, the short voltage is not mixed with a simple configuration, and the high voltage inspection is greatly performed. It becomes possible to perform efficiently.

또, 특히 본 발명에 있어서는, 하나 또는 복수의 검사 대상 디바이스에 대하여 ESD 내성을 검사하는 고전압 검사 장치에 있어서, 그 하나 또는 복수의 검사 대상 디바이스를 탑재한 컨택트 스테이지의 상하 동작에 의해, 스위치 수단이 온/오프로 되어, 하나 또는 복수의 검사 대상 디바이스에 1 대 1 로 대응하는 각 고전압 용량 수단의 고전압을 충전/방전하고, 그 각 고전압 용량 수단으로부터의 방전에 의해 당해 하나 또는 복수의 검사 대상 디바이스의 ESD 검사를 실시한다.Moreover, especially in this invention, in the high voltage test | inspection apparatus which test | indicates ESD tolerance with respect to one or more test subject devices, a switch means is provided by the vertical operation of the contact stage which mounts the one or more test subject devices. It turns on / off and charges / discharges the high voltage of each high voltage capacitance means corresponding one to one to a plurality of test subject devices, and discharges the said one or more test subject devices by discharge from each high voltage capacitance means. Conduct an ESD test.

이로써, 고내압 릴레이를 사용하지 않고 전체 구성을 간략화하여, 규격에 적합한 전류 파형 (또는 전압 파형) 으로 고전압 인가 시험을 실시할 수 있게 된다.This simplifies the entire configuration without using the high voltage resistance relay, and enables the high voltage application test to be performed with a current waveform (or voltage waveform) conforming to the standard.

이상에 의해, 본 발명에 의하면, 검사 대상의 복수 개의 디바이스에 대하여 일괄적으로, 규격에 적합한 전류 파형 (또는 전압 파형) 으로 명확하고 정확하게 고전압 인가 시험을 실시하기 때문에, 고전압 검사를 대폭 효율적으로 실시할 수 있다.As described above, according to the present invention, since a high voltage application test is performed in a batch and accurately with a current waveform (or voltage waveform) conforming to a standard for a plurality of devices to be inspected, a high voltage inspection is performed efficiently. can do.

또, 검사 대상의 복수 개의 디바이스에 대하여 일괄적으로, 규격에 적합한 전류 파형 (또는 전압 파형) 으로 명확하고 정확하게 고전압 인가 시험을 실시하는 경우에도, 간단한 구성으로 쇼트 불량이 혼재하지 않고 고전압 검사를 대폭 효율적으로 실시할 수 있다.In addition, even when a high voltage application test is performed with a current waveform (or voltage waveform) conforming to a standard to a plurality of devices to be inspected collectively, a short configuration is not mixed and a high voltage test is greatly performed. It can be performed efficiently.

또한, 고내압 릴레이를 사용하지 않고 전체 구성을 간략화하여, 규격에 적합한 전류 파형 (또는 전압 파형) 으로 고전압 인가 시험을 실시할 수 있다.In addition, a high voltage application test can be conducted with a current waveform (or voltage waveform) conforming to the standard by simplifying the entire configuration without using a high breakdown voltage relay.

도 1 은 본 발명의 실시형태 1 에 있어서의 ESD 시험 장치의 구성예를 나타내는 회로도이다.
도 2 는 반도체 웨이퍼 평면 내에 다수 매트릭스상으로 배열된 반도체 칩의 인접 종횡의 4 개를 모식적으로 나타내는 평면도이다.
도 3 은 이론값과 실측값을 파라미터로 한 전극 사이 거리에 대한 방전 한계값의 관계를 나타내는 도면이다.
도 4 는 도 1 의 ESD 시험 장치에 있어서의 디바이스에 대한 컨택트 상태의 확대 이미지를 모식적으로 나타내는 사시도이다.
도 5 는 도 1 의 ESD 시험 장치에 있어서의 ESD 인가시의 구성 이미지예를 모식적으로 나타내는 사시도이다.
도 6 은 도 1 의 ESD 시험 장치에 있어서의 복수의 ESD 인가기의 설치 이미지예를 모식적으로 나타내는 평면도이다.
도 7 의 (a) 는 도 1 의 ESD 시험 장치 (1) 에 있어서의 복수의 ESD 인가기의 다른 설치 이미지예를 모식적으로 나타내는 평면도이고, (b) 는 (a) 의 ESD 인가기과 프로브 카드 및 프로버의 종단면도이다.
도 8 의 (a) 는 도 7 의 (a) 의 ESD 인가기를 모식적으로 나타내는 사시도이고, (b) 는 ESD 시험에서 사용하는 ESD 인가 전압 파형을 나타내는 도면이다.
도 9 는 퍼스널 컴퓨터 (PC) 를 주체로 한 웨이퍼 맵과 프로빙 관리를 나타내는 블록도이다.
도 10 은 본 발명의 실시형태 2 에 있어서의 ESD 시험 장치의 구성예를 나타내는 회로도이다.
도 11 은 도 10 의 ESD 시험 장치를 사용하여, 반도체 웨이퍼에 매트릭스상으로 배치된 다수의 검사 대상 디바이스의 ESD 내압 검사를 실시하는 경우의 모식도이다.
도 12 는 도 1 의 ESD 시험 장치를 사용하여 플러스 전원으로 역바이어스의 상태를 설정하는 경우의 모식도이다.
도 13 은 도 10 의 ESD 시험 장치에 있어서 디바이스의 복수 개를 ESD 인가 대상으로 하였을 때의 프로빙 실시예로서, 반도체 칩의 각 단자에 대한 프로브 배치에 대해 설명하기 위한 평면도이다.
도 14 는 GND 측의 프로브를 생략하는 경우의 검사 대상 디바이스의 접속을 모식적으로 나타내는 도면이다.
도 15 는 본 발명의 실시형태 3 에 있어서의 ESD 시험 장치에 있어서 컨택트 스테이지가 상측 위치인 경우를 모식적으로 나타내는 종단면도이다.
도 16 은 도 15 의 ESD 시험 장치에 있어서 컨택트 스테이지가 하측 위치인 경우를 모식적으로 나타내는 종단면도이다.
도 17 은 도 15 의 스위치의 접점 사이 갭을 나타내고 있으며, 점선이 컨택트 스테이지의 하측 위치이고, 실선이 컨택트 스테이지의 상측 위치를 나타내는 도면이다.
도 18 은 본 발명의 실시형태 3 에 있어서의 ESD 시험 장치의 다른 구성예를 나타내는 종단면도이다.
도 19 는 본 발명의 실시형태 3 에 있어서의 ESD 시험 장치의 또 다른 구성예를 나타내는 종단면도이다.
도 20 은 본 발명의 실시형태 3 에 있어서의 ESD 시험 장치의 다른 구성예를 나타내는 종단면도이다.
도 21 은 종래의 ESD 시험 장치의 구성예를 모식적으로 나타내는 회로도이다.
도 22 는 특허문헌 1 에 개시되어 있는 종래의 ESD 시험 장치의 구성예를 모식적으로 나타내는 사시도이다.BRIEF DESCRIPTION OF THE DRAWINGS It is a circuit diagram which shows the structural example of the ESD test apparatus in Embodiment 1 of this invention.
FIG. 2 is a plan view schematically showing four adjacent vertical and horizontal sides of a semiconductor chip arranged in a plurality of matrices in a semiconductor wafer plane. FIG.
3 is a diagram showing a relationship between a discharge limit value and a distance between electrodes using a theoretical value and a measured value as a parameter.
4 is a perspective view schematically illustrating an enlarged image of a contact state of a device in the ESD test apparatus of FIG. 1.
5 is a perspective view schematically showing an example of the configuration image at the time of ESD application in the ESD test apparatus of FIG. 1.
FIG. 6 is a plan view schematically showing an example of installation images of a plurality of ESD applicators in the ESD test apparatus of FIG. 1.
FIG. 7A is a plan view schematically showing another example of installation images of a plurality of ESD applicators in the ESD test apparatus 1 of FIG. 1, and FIG. 7B is a ESD applicator and a probe card of (a). And a longitudinal section of the prober.
FIG. 8A is a perspective view schematically showing the ESD applicator of FIG. 7A, and FIG. 8B is a diagram showing an ESD applied voltage waveform used in an ESD test.
Fig. 9 is a block diagram showing a wafer map and probing management mainly composed of a personal computer (PC).
Fig. 10 is a circuit diagram showing an example of the configuration of an ESD test apparatus according to the second embodiment of the present invention.
FIG. 11 is a schematic diagram of a case of performing ESD breakdown voltage inspection of a plurality of inspection target devices arranged in a matrix on a semiconductor wafer using the ESD test apparatus of FIG. 10.
FIG. 12 is a schematic view of setting a state of reverse bias with a positive power supply using the ESD test apparatus of FIG. 1.
FIG. 13 is a probing example when a plurality of devices are subjected to ESD application in the ESD test apparatus of FIG. 10. FIG. 13 is a plan view illustrating probe arrangements for respective terminals of a semiconductor chip.
It is a figure which shows typically the connection of a test target device in the case of omitting the probe of a GND side.
FIG. 15 is a longitudinal cross-sectional view schematically showing the case where the contact stage is an upper position in the ESD test apparatus according to the third embodiment of the present invention. FIG.
FIG. 16 is a vertical cross-sectional view schematically showing the case where the contact stage is the lower position in the ESD test apparatus of FIG. 15.
FIG. 17 illustrates a gap between the contacts of the switch of FIG. 15, a dotted line indicates a lower position of the contact stage, and a solid line illustrates an upper position of the contact stage.
It is a longitudinal cross-sectional view which shows the other structural example of the ESD test apparatus in Embodiment 3 of this invention.
It is a longitudinal cross-sectional view which shows still another example of a structure of the ESD test apparatus in Embodiment 3 of this invention.
20 is a longitudinal cross-sectional view showing another example of the configuration of an ESD test apparatus according to the third embodiment of the present invention.
21 is a circuit diagram schematically showing a configuration example of a conventional ESD test apparatus.
It is a perspective view which shows typically the structural example of the conventional ESD test apparatus disclosed by patent document 1. FIG.

이하에, 본 발명의 고전압 검사 장치의 실시형태 1 ∼ 3 으로서 ESD 시험 장치에 적용한 경우에 대해 도면을 참조하면서 상세하게 설명한다. 또한, 상기 실시형태 1 의 고내압 릴레이 (3) 및 그 구동 전원, ESD 컨트롤러 대신에, 상기 실시형태 3 의 스위치 (52) 와 컨택트 스테이지 (53) 의 상하동 기구 및 그 주변 제어 회로를 사용함으로써, 수은을 사용한 고내압 릴레이 (3) 를 사용하지 않고, 상기 실시형태 1 을 상기 실시형태 3 에 적용할 수 있다. 또한, 각 도면에 있어서의 구성 부재 각각의 두께나 길이 등은 도면 작성상의 관점에서, 도시하는 구성에 한정되는 것은 아니다. EMBODIMENT OF THE INVENTION Below, the case where it applies to ESD test apparatus as Embodiment 1-3 of the high voltage test | inspection apparatus of this invention is demonstrated in detail, referring drawings. Moreover, by using the up-down mechanism of the switch 52 of the said Embodiment 3, the contact stage 53, and its peripheral control circuit instead of the high voltage-voltage relay 3 of the said Embodiment 1, its drive power supply, and an ESD controller, The first embodiment can be applied to the third embodiment without using the high withstand voltage relay 3 using mercury. In addition, the thickness, length, etc. of each structural member in each drawing are not limited to the structure shown from a viewpoint of drawing creation.

(실시형태 1)(Embodiment 1)

도 1 은 본 발명의 실시형태 1 에 있어서의 ESD 시험 장치의 구성예를 나타내는 회로도이다.BRIEF DESCRIPTION OF THE DRAWINGS It is a circuit diagram which shows the structural example of the ESD test apparatus in Embodiment 1 of this invention.

도 1 에 있어서, 본 실시형태 1 의 고전압 검사 장치로서의 ESD 시험 장치 (1) 는, 소정의 고전압을 출력하는 고전압 전원 (2) 과, 고전압 전원 (2) 으로부터의 소정의 고전압을 복수의 검사 대상 디바이스 (6) 에 대하여 일괄적으로 동시에 인가하는 ESD 회로 (10) 를 갖고, 복수의 검사 대상 디바이스 (6) 에 대하여 ESD 내성을 검사한다.In FIG. 1, the ESD test apparatus 1 as the high voltage test | inspection apparatus of this Embodiment 1 has the high voltage power supply 2 which outputs a predetermined | prescribed high voltage, and the predetermined high voltage from the high voltage power supply 2 in several test object. It has the ESD circuit 10 which applies simultaneously simultaneously with respect to the device 6, and test | inspects ESD tolerance with respect to the some test | inspection device 6. FIG.

이 ESD 회로 (10) 는, 고전압 전원 (2) 으로부터의 소정의 고전압을 축적하는 고전압 용량 수단으로서의 복수의 고압 콘덴서 (4) 와, 복수의 고압 콘덴서 (4) 로부터의 각 소정의 고전압을, 인가 저항 (5) 을 각각 통하여 출력하는 복수의 고전압 출력부와, 이 고전압 전원 (2) 으로부터의 소정의 고전압을 고압 콘덴서 (4) 측에 접속되거나 또는 고압 콘덴서 (4) 로부터의 소정의 고전압을 고전압 출력부측에 접속되도록 전환시키는 복수의 전환 수단으로서의 고내압 릴레이 (3) 를 갖고, 동일 회로 구성으로서, 고압 콘덴서 (4) 로부터 고내압 릴레이 (3) 또한 인가 저항 (5) 을 통하여 고전압 출력부에 이르는 회로를 독립적으로, 일괄 인가 처리해야 할 복수의 검사 대상 디바이스 (6) 의 개수분만큼 병렬로 갖고 있다.This ESD circuit 10 applies a plurality of high voltage capacitors 4 as high voltage capacitor means for accumulating a predetermined high voltage from the high voltage power supply 2 and each of predetermined high voltages from the plurality of high voltage capacitors 4. A plurality of high voltage output units output through the resistor 5, respectively, and a predetermined high voltage from the high voltage power supply 2 are connected to the high voltage capacitor 4 side, or the predetermined high voltage from the high voltage capacitor 4 is high voltage. It has a high breakdown voltage relay 3 as a switching means which switches so that it may be connected to an output part side, and has the same circuit structure, from the high voltage capacitor 4 to the high breakdown voltage relay 3, and also through the applied resistor 5 to the high voltage output part. Independently, the circuits are connected in parallel by the number of the plurality of inspection target devices 6 to be subjected to a batch application process.

ESD 시험 장치 (1) 는, 고전압 전원 (2) 의 일방 단자가 다접점 (여기서는 8 접점) 의 고내압 릴레이 (3) 의 각 접점을 각각 통하여 복수 (여기서는 8 개) 의 고압 콘덴서 (4) 의 각 일방 전극에 접속되고, 복수 (여기서는 8 개) 의 고압 콘덴서 (4) 의 각 타방 전극은, 고전압 전원 (2) 의 타방 단자에 각각 접속됨과 함께 접지되어 있다. 복수 (여기서는 8 개) 의 고압 콘덴서 (4) 의 각 일방 전극은, 다접점 (여기서는 8 접점) 의 고내압 릴레이 (3) 의 각 접점으로부터 각각, 각 인가 저항 (5) 을 각각 통하여 고전압 출력부로부터 검사 대상의 각 디바이스 (6) 의 일방 단자에 각각 접속되어 있다. 각 디바이스 (6) 의 타방 단자는 각각, GND 전압 출력부로부터 고전압 전원 (2) 의 타방 단자에 각각 접속됨과 함께 접지되어 있다. 여기서는 도시하고 있지 않지만, 다접점 (여기서는 8 접점) 의 고내압 릴레이 (3) 의 동시 접속 전환을 소정 타이밍으로 제어하는 후술하는 ESD 컨트롤러 (9) 가 형성되어 있다. 이 다접점 (여기서는 8 접점) 의 고내압 릴레이 (3) 를 구동시키기 위한 전원이 별도로 필요하다.In the ESD test apparatus 1, one terminal of the high voltage power supply 2 is connected to each of the plurality of high voltage capacitors 4 (here, eight) through each of the contacts of the high withstand voltage relay 3 having multiple contacts (here, eight contacts). It is connected to each one electrode, and each other electrode of the some (here eight) high voltage capacitor 4 is connected to the other terminal of the high voltage power supply 2, respectively, and is grounded. Each one electrode of the plurality (here eight) of the high voltage capacitors 4 is a high voltage output unit through each of the applied resistors 5 from each of the contacts of the high withstand voltage relay 3 of the multiple contacts (here, 8 contacts). Is connected to one terminal of each device 6 to be inspected. The other terminal of each device 6 is connected to the other terminal of the high voltage power supply 2 from the GND voltage output part, respectively, and is grounded. Although not shown here, an ESD controller 9 to be described later that controls simultaneous connection switching of the high breakdown voltage relay 3 at multiple contacts (here, 8 contacts) at a predetermined timing is formed. A power supply for driving the high withstand voltage relay 3 of this multi-contact (here, 8 contacts) is required separately.

고전압 전원 (2) 은, 일괄 처리해야 할 고압 콘덴서 (4) 의 개수의 용량분 에 따라 적절한 충전 처리 능력이 있는 것을 선정하여 공용으로 한다.The high voltage power supply 2 selects what has appropriate charge processing capability according to the capacity | capacitance of the number of the high voltage | capacitance capacitors 4 which should be batch-processed, and makes it common.

고내압 릴레이 (3) 는, 설치에 방향성이 있는 수은 릴레이가 사용되고 있으며, 여기서는 8 접점인 것이어도 되는데, 4 접점인 것이 2 개여도 되고, 2 접점인 것이 4 개여도 된다. 8 접점의 고내압 릴레이 (3) 대신에 1 접점의 고내압 릴레이 (3) 가 8 개 형성되어 있어도 된다. 고내압 릴레이 (3) 는, 고압 콘덴서 (4) 에 대하여, 도시되지 않은 ESD 컨트롤러 (9) 에 의해 8 접점이 동시에, 고압 콘덴서 (4) 측을 중심으로 하여 고전압 전원 (2) 측과 디바이스 (6) 측 사이에서 전환된다. 8 개의 고압 콘덴서 (4) 로부터 8 개의 디바이스 (6) 에 대한 고전압의 독립된 일괄 인가에 대하여 고내압 릴레이 (3) 에 대한 제어 신호는, 단일 동시 제어로 한다. 고내압 릴레이 (3) 는 겹쳐 쌓아 배치하면, 코일 자계에 의해 동작하는 부품이기 때문에, 오동작을 일으킬 가능성이 있으므로 바람직하지 않다.As the high voltage resistance relay 3, a directional mercury relay is used for the installation, and although eight contacts may be used here, two may be four contacts or four may be two contacts. Instead of the high-voltage relay 3 of eight contacts, eight high-voltage relays 3 of one contact may be provided. The high withstand voltage relay 3 has a high voltage power supply 2 side and a device (8) at the same time with respect to the high voltage capacitor 4 by the ESD controller 9 (not shown). 6) switching between sides. The control signal for the high withstand voltage relay 3 is made into a single simultaneous control with respect to the independent collective application of the high voltage from the eight high voltage condensers 4 to the eight devices 6. When the high breakdown voltage relay 3 is stacked and arranged, since it is a component operated by a coil magnetic field, since it may cause malfunction, it is not preferable.

또, 후술하는 도 21 과 같이, 충전용 고내압 릴레이 (102) 와 방전용 고내압 릴레이 (103) 와 같이 독립된 고내압 릴레이의 구성이어도 된다.Moreover, as shown in FIG. 21 mentioned later, the structure of independent high withstand voltage relays may be sufficient like the high withstand voltage relay 102 for discharge and the high withstand voltage relay 103 for discharge.

고압 콘덴서 (4) 는, 여기서는 8 개 사용되고, 시험 전압에 적합한 내성을 갖는 것을 선정하며, 용량의 선정에 있어서는, ESD 시험의 규격에 합치하도록, 시험 모델마다 정해진 것을 선정한다. 예를 들어, HBM 규격이면 100 pF, MM 규격이면 200 pF 이다.Eight high-pressure capacitors 4 are used here, and those having a suitable resistance to the test voltage are selected, and in the selection of the capacity, those specified for each test model are selected to conform to the standard of the ESD test. For example, 100 pF for the HBM standard and 200 pF for the MM standard.

인가 저항 (5) 은, 여기서는 8 개 사용되며, 예를 들어 HBM 규격이면 1.5 KΩ 정도의 것을 사용하고, MM 규격이면 0 KΩ (저항 없음) 으로 한다. 이들 고압 콘덴서 (4) 와 인가 저항 (5) 은, 일괄 처리해야 할 디바이스 (6) 의 개수분을 전기적으로 독립적으로 한 상태에서 탑재한다.Eight applied resistors 5 are used here. For example, the HBM standard uses about 1.5 KΩ, and the MM standard uses 0 KΩ (no resistance). These high voltage capacitors 4 and the applied resistors 5 are mounted in a state in which the number of devices 6 to be batch processed is electrically independent.

디바이스 (6) 는, 예를 들어 LSI 소자나, LED 소자 및 레이저 소자 등의 발광 소자 등이다.The device 6 is a light emitting element such as an LSI element, an LED element, or a laser element, for example.

상기 구성에 의해, 먼저, 도시되지 않은 ESD 컨트롤러 (9) 에 의해 고내압 릴레이 (3) 의 8 개의 접점이 고전압 전원 (2) 측에 온으로 되어 고전압 전원 (2) 으로부터 8 개로 분기되어 전류가 각 고압 콘덴서 (4) 에 흘러들어가 고전압 전원 (2) 의 고전압에 균등하게 축적된다. 이 때, 고내압 릴레이 (3) 의 디바이스 (6) 측의 8 개의 접점은 ESD 컨트롤러 (9) 에 의해 오프 상태로 되어 있다.By the above configuration, first, eight contacts of the high breakdown voltage relay 3 are turned on to the high voltage power supply 2 side by an ESD controller 9 (not shown) and branched from the high voltage power supply 2 to eight so that a current is generated. It flows into each of the high voltage | voltage capacitors 4, and it accumulates | stores evenly in the high voltage of the high voltage power supply 2. As shown in FIG. At this time, the eight contacts on the device 6 side of the high withstand voltage relay 3 are turned off by the ESD controller 9.

다음으로, ESD 컨트롤러 (9) 에 의해 고내압 릴레이 (3) 의 고전압 전원 (2) 측의 8 개의 접점이 오프로 된 후, 고내압 릴레이 (3) 의 디바이스 (6) 측의 8 개의 접점이 온으로 되도록 제어가 이루어진다. 이로써, 고압 콘덴서 (4) 에 축적된 고전압이, 고내압 릴레이 (3) 의 8 개의 접점으로부터 각 인가 저항 (5) 을 각각 통하여 검사 대상의 각 디바이스 (6) 의 일방 단자에 각각 인가된다. 이 경우, 각 고압 콘덴서 (4) 와 검사 대상의 각 디바이스 (6) 는 1 대 1 로 대응하고 있어, 명확하고 정확한 ESD 검사가 대폭 효율적으로 실시된다.Next, after the eight contacts on the high voltage power supply 2 side of the high withstand voltage relay 3 are turned off by the ESD controller 9, eight contacts on the device 6 side of the high withstand voltage relay 3 are turned off. Control is made to be on. In this way, the high voltage accumulated in the high voltage capacitor 4 is applied from one of the eight contacts of the high breakdown voltage relay 3 to one terminal of each device 6 to be inspected through each of the applied resistors 5, respectively. In this case, each of the high voltage capacitors 4 and the devices 6 to be inspected correspond to one-to-one, and a clear and accurate ESD inspection is performed efficiently.

이와 같이, 이들 고내압 릴레이 (3) 의 8 개의 접점을 ESD 컨트롤러 (9) 에 의해 고전압 전원 (2) 측에서 검사 대상의 각 디바이스 (6) 측으로 전환시켜, 8 개의 고압 콘덴서 (4) 를 충전 또는 방전을 하여, 검사 대상의 각 디바이스 (6) 에 각각, 8 개의 고압 콘덴서 (4) 로부터 소정의 명확하고 정확한 고전압을 각각 각 고전압 출력부로부터 인가할 수 있다. 고내압 릴레이 (3) 의 8 개의 접점의 전환 동작은, ESD 컨트롤러 (9) 에 의해 규정된 타이밍으로 동시에 실시된다. ESD 시험은, 수 종류의 인가 모델과, 각각에 규격이 정해져 있고, 검사 대상의 각 디바이스 (6) 에 인가되는 ESD 전류 파형 (또는 ESD 전압 파형) 에 의해 적합이 판단된다.In this way, the eight contacts of these high voltage resistance relays 3 are switched from the high voltage power supply 2 side to the respective device 6 side to be inspected by the ESD controller 9 to charge the eight high voltage capacitors 4. Alternatively, it is possible to discharge and apply a predetermined and precise high voltage from each of the high voltage capacitors from the eight high voltage capacitors 4 to the respective devices 6 to be inspected, respectively. The switching operation of the eight contacts of the high breakdown voltage relay 3 is simultaneously performed at the timing defined by the ESD controller 9. The ESD test is determined by several types of application models and the ESD current waveforms (or ESD voltage waveforms) applied to the respective devices 6 to be inspected and the standards are determined for each.

ESD 시험은, 고전압 전원 (2) 으로부터 고내압 릴레이 (3) 의 8 개의 접점을 통하여, 고압 콘덴서 (4) 와 인가 저항 (5) 의 직렬 회로가 8 개 병렬로 접속된 ESD 인가 회로, 또한, 소켓 외에, 암에 복수의 프로브 (접촉 부재) 를 고정시킨 머니퓰레이터, 복수의 프로브 (접촉 부재) 가 고정된 프로브 카드 등의 접촉 수단으로서의 접촉 지그를 통하여 검사 대상의 각 디바이스 (6) 에 고전압이 각각 인가된다. 검사 대상의 각 디바이스 (6) 에 대하여 고전압의 공급원측 단자 (1 개) 와 GND 측 단자 (1 개) 를 검사 대상의 디바이스 (6) 의 각 단자에 각각 접촉시켜 고전압을 8 개 동시에 인가한다. 이 경우, 검사 대상의 각 디바이스 (6) 는 8 개 동시에 고전압 인가 처리가 실시된다.The ESD test includes an ESD application circuit in which eight series circuits of the high voltage capacitor 4 and the application resistor 5 are connected in parallel through the eight contacts of the high withstand voltage relay 3 from the high voltage power supply 2, In addition to the socket, a high voltage is applied to each device 6 to be inspected through a contact jig as a contact means such as a manipulator having a plurality of probes (contact members) fixed to the arm, a probe card having a plurality of probes (contact members) fixed thereto, and the like. Is approved. With respect to each device 6 to be inspected, one high-voltage supply source side terminal and one GND side terminal are brought into contact with each terminal of the device to be inspected, respectively, and eight high voltages are simultaneously applied. In this case, eight devices 6 to be inspected are subjected to a high voltage application process at the same time.

도 2 는 반도체 웨이퍼 평면 내에 다수 매트릭스상으로 배열된 반도체 칩의 인접 종횡의 4 개를 모식적으로 나타내는 평면도이다. FIG. 2 is a plan view schematically showing four adjacent vertical and horizontal sides of a semiconductor chip arranged in a plurality of matrices in a semiconductor wafer plane. FIG.

도 2 에 있어서, 반도체 웨이퍼 평면 내에 다수 매트릭스상으로 배열된 검사 대상의 디바이스 (6) 로서의 반도체 칩 (11) 의 양측에 대향하는 단자 (12) 가 각각 형성되어 있다. 이와 같이, 반도체 칩 (11) 마다 2 개의 단자 (12) 가 형성되고, 화살표로 나타내는 고전압 인가용의 접촉 부재로서의 예를 들어 프로브 (13) 가 단자 (12) 의 대향 방향 (삼각 △) 으로 접촉되게 하는 경우와, 화살표로 나타내는 고전압 인가용의 프로브 (13) 가 단자 (12) 의 인접 방향 (크로스 ×) 으로 접촉되게 하는 경우가 있다.In Fig. 2, terminals 12 opposite to both sides of the semiconductor chip 11 as the device 6 to be inspected arranged in a plurality of matrices in the semiconductor wafer plane are formed, respectively. In this way, two terminals 12 are formed for each semiconductor chip 11, and the probe 13, as a contact member for application of high voltage indicated by an arrow, is in contact with the terminal 12 in the opposite direction (triangle Δ). In this case, the probe 13 for application of the high voltage indicated by the arrow may be brought into contact with the adjacent direction (cross x) of the terminal 12.

도 3 은 이론값과 실측값을 파라미터로 한 전극 사이 거리에 대한 방전 한계값의 관계를 나타내는 도면이다.3 is a diagram showing a relationship between a discharge limit value and a distance between electrodes using a theoretical value and a measured value as a parameter.

도 3 의 삼각 플롯 ▲ 으로 나타내는 대향 단자 사이의 실측값은, 도 2 에 나타내는 바와 같이 화살표로 나타내는 고전압 인가용의 프로브 (13) 가 단자 (12) 의 대향 방향 (삼각 △) 으로 접촉되는 경우의 관측 결과이다. 또, 도 3 의 크로스 플롯 × 로 나타내는 인접 단자 사이의 실측값은, 도 2 에 나타내는 바와 같이 화살표로 나타내는 고전압 인가용의 프로브 (13) 가 단자 (12) 의 인접 방향 (크로스 ×) 으로 접촉되는 경우의 관측 결과이다.The measured value between the opposite terminals shown by the triangular plot ▲ of FIG. 3 shows the case where the probe 13 for application of high voltage shown by the arrow contacts the opposite direction (triangle (triangle | delta)) of the terminal 12 as shown by the arrow in FIG. Observation results. In addition, the measured value between the adjacent terminals shown by the cross plot X of FIG. 3 is that the probe 13 for application of high voltage shown by the arrow contacts in the adjacent direction (cross x) of the terminal 12 as shown by the arrow in FIG. The observation result of the case.

도 3 에서는, 전극 사이 거리에 대한 방전 한계값의 관계를 나타내고 있는데, 사각 플롯 ■ 는, 파셴의 법칙 (고전압을 단자 사이에 인가한 상태에서 어디까지 거리를 축소시키면 방전되는지를 구하고 있다) 으로부터 계산으로 구한 이론값인 반면, 삼각 플롯 ▲ 및 크로스 플롯 × 는 ESD 시험을 실제로 실시한 상태에서 구한 실측값으로서, 고압 콘덴서 (4) 로부터 디바이스 (6) 의 단자 사이에 급격하게 순간적으로 ESD 인가 전압 파형이 인가되는 경우의 관측 결과이다. 삼각 플롯 ▲ 는 대향 단자 사이의 실측값 (반도체 칩 (11) 의 대향하는 2 단자 사이에 고전압끼리를 인가하는 경우의 방전 거리), 크로스 플롯 × 는 인접 단자 사이의 실측값 (인접하는 반도체 칩 (11) 사이의 인접 단자 사이에 고전압끼리를 인가하는 경우의 방전 거리) 이다. 고전압 전원 (2) 으로부터 고압 콘덴서 (4) 에 축적하는 고전압이, 예를 들어 1500 V 인 경우, 방전 개시 전압을 1500 V 로 하며, 사각 플롯 ■ 의 이론값에서는, 방전 한계값의 전극 사이 거리는 140 ㎛ 정도이지만, 삼각 플롯 ▲ 에 있어서의 대향 단자 사이의 실측값에서는, 방전 한계값의 전극 사이 거리는 50 ㎛ 정도인 반면, 크로스 플롯 × 에 있어서의 인접 단자 사이의 실측값에서는, 방전 한계값의 전극 사이 거리는 95 ㎛ 정도이다. 따라서, 인접 단자 사이의 실측값보다 대향 단자 사이의 실측값 쪽이 방전 한계값이 짧음을 알 수 있다.In FIG. 3, the relationship of the discharge limit value with respect to the distance between electrodes is shown, The square plot ■ calculates from Pashen's law (how far is the distance reduced when the high voltage is applied between terminals)? On the other hand, the triangular plot ▲ and the cross plot × are actual values obtained in the state where the ESD test was actually performed, and the ESD applied voltage waveform was rapidly instantaneously between the terminals of the high voltage capacitor 4 and the device 6. Observation results when applied. The triangular plot ▲ indicates the measured value between the opposite terminals (discharge distance when high voltages are applied between two opposite terminals of the semiconductor chip 11), and the cross plot x indicates the measured value between adjacent terminals (the adjacent semiconductor chip ( 11) discharge distance when high voltages are applied between adjacent terminals). When the high voltage accumulated in the high voltage capacitor 4 from the high voltage power supply 2 is 1500 V, for example, the discharge start voltage is 1500 V. In the theoretical value of the square plot ■, the distance between the electrodes of the discharge limit value is 140 Although it is about micrometer, the distance between electrodes of a discharge limit value is about 50 micrometers in the measured value between the opposing terminals in a triangular plot ▲, whereas the electrode of a discharge limit value is measured in the measured value between adjacent terminals in a cross plot X. The distance between them is about 95 μm. Therefore, it can be seen that the discharge limit value is shorter in the measured value between the opposite terminals than the measured value between the adjacent terminals.

이들 실측값과 이론값을 연결한 최단 거리의 라인을, ESD 회로 (10), 전극 사이 거리 및 프로브 사이 거리의 설계값에 대한 방전 한계값의 관계로서 사용할 수 있다. 이 경우, 이론값의 라인에 있어서, 단자 사이 거리가 150 ㎛ ∼ 200 ㎛ 사이에서 실측값의 라인 (크로스 플롯 × 는 인접 단자 사이의 실측값의 라인) 으로 이행된다. 따라서, 인가해야 할 고전압에 대하여 방전 한계값의 전극 사이 거리와 관련하여, 고전압 중 낮은 전압값측에서는 이론값의 라인을 사용하고, 높은 전압값측에서는 실측값의 라인을 사용한다. 따라서, 고전압 전원 (2) 으로부터 고압 콘덴서 (4) 에 축적하는 고전압이 예를 들어 낮은 전압값측의 예를 들어 1500 V 인 경우, 방전 개시 전압을 1500 V 로 하면, 이론값 140 ㎛ 를 초과하는 전극 사이 거리가 필요해진다.The line of the shortest distance which connected these actual value and theoretical value can be used as a relationship of the discharge limit value with respect to the design value of the ESD circuit 10, the distance between electrodes, and the distance between probes. In this case, in the line of theoretical values, it shifts to the line of actual value (cross plot X is a line of actual value between adjacent terminals) between 150 micrometers-200 micrometers in distance between terminals. Therefore, with respect to the distance between the electrodes of the discharge limit value with respect to the high voltage to be applied, the line of theoretical value is used on the low voltage value side among the high voltages, and the line of actual value is used on the high voltage value side. Therefore, in the case where the high voltage accumulated in the high voltage capacitor 4 from the high voltage power supply 2 is, for example, 1500 V on the low voltage value side, for example, when the discharge start voltage is 1500 V, the electrode exceeds the theoretical value of 140 μm. The distance between them is needed.

도 4 는 도 1 의 ESD 시험 장치 (1) 에 있어서의 디바이스 (6) 에 대한 컨택트 상태의 확대 이미지를 모식적으로 나타내는 사시도이다. 도 5 는 도 1 의 ESD 시험 장치 (1) 에 있어서의 ESD 인가시의 구성 이미지예를 모식적으로 나타내는 사시도이다. 4 is a perspective view schematically showing an enlarged image of a contact state with respect to the device 6 in the ESD test apparatus 1 of FIG. 1. FIG. 5: is a perspective view which shows typically the example of the structure image at the time of ESD application in the ESD test apparatus 1 of FIG.

도 4 및 도 5 에 있어서, 도 1 의 ESD 시험 장치 (1) 에 있어서, 1 대의 고전압 전원 (2), 8 접점의 고내압 릴레이 (3), 8 개의 고압 콘덴서 (4), 및 8 개의 인가 저항 (5), 그 밖의 부가 회로를 탑재한 ESD 기판을 안전을 위해 케이싱 내에 수용하고, 고압 콘덴서 (4) 로부터 고내압 릴레이 (3) 의 접점을 통하여 인가 저항 (5) 에 이르는 직렬 회로의 8 회로분의 배선 출력부 (21a) 를 갖는 8 ch 분의 ESD 기판 상자 (21) 와, ESD 기판 상자 (21) 의 배선 출력부 (21a) 로부터의 각 배선 (23) 이 상면에 형성된 커넥터 (24) 를 통하여 하면측의 프로브 (22a, 22b) 의 8 세트에 각각 접속되고, 각 디바이스 (6) 의 2 단자 (6a, 6b) 에 1 대 1 로 대응하도록 프로브 (22a, 22b) 의 8 세트가 하면으로부터 돌출되어 각각 형성된 프로브 카드 (22) 를 구비하고, 웨이퍼 스테이지 (7) 상의 반도체 웨이퍼 (8) 에 매트릭스상으로 다수 형성된 검사 대상의 8 개의 각 디바이스 (6) 의 각 단자 (6a, 6b) 와, 각 고압 콘덴서 (4) 에 각각 접속된 프로브 (22a, 22b) 의 8 세트가 1 대 1 로 대응하도록 배치되어 있다.4 and 5, in the ESD test apparatus 1 of FIG. 1, one high voltage power supply 2, a high withstand voltage relay 3 with eight contacts, eight high voltage capacitors 4, and eight applications 8 of series circuits containing the resistor 5 and the ESD board mounted with other additional circuits in the casing for safety and from the high voltage capacitor 4 to the applied resistor 5 through the contacts of the high withstand voltage relay 3; The connector 24 in which the 8-ch ESD board | substrate 21 which has the wiring output part 21a for circuit parts, and each wiring 23 from the wiring output part 21a of the ESD board box 21 were formed in the upper surface. Are connected to eight sets of probes 22a and 22b on the lower surface side, respectively, and eight sets of probes 22a and 22b correspond one-to-one to two terminals 6a and 6b of each device 6. A probe card 22 protruding from the lower surface and formed on the semiconductor wafer 8 on the wafer stage 7, respectively. Each terminal 6a, 6b of each of the eight devices 6 to be inspected and formed in the shape of a switch and eight sets of probes 22a and 22b connected to each of the high voltage capacitors 4 correspond to one-to-one. It is arranged.

ESD 기판 상자 (21) 의 배선 출력부 (21a) 에서 프로브 카드 (22) 까지의 배선 길이가 변경됨으로써, ESD 인가 전압 파형이 변화한다. 따라서, 고압 콘덴서 (4) 에서 디바이스 (6) 의 각 단자 (6a, 6b) 까지의 배선 길이를 전부 동일 배선 길이로 하여 디바이스 (6) 의 각 단자 (6a, 6b) 에 인가하는 ESD 전압 파형을 동일하게 하고 있다. ESD 기판은, 부품 교환용으로 소켓부를 갖고 있어도 된다.By changing the wiring length from the wiring output section 21a of the ESD board box 21 to the probe card 22, the ESD applied voltage waveform changes. Therefore, the ESD voltage waveform applied to each terminal 6a, 6b of the device 6 by making the wiring length from the high voltage capacitor 4 to each terminal 6a, 6b of the device 6 all the same wiring length. Doing the same. The ESD board may have a socket part for component replacement.

도 6 은 도 1 의 ESD 시험 장치 (1) 에 있어서의 복수의 ESD 인가기의 설치 이미지예를 모식적으로 나타내는 평면도이다. FIG. 6 is a plan view schematically showing an example of installation images of a plurality of ESD applicators in the ESD test apparatus 1 of FIG. 1.

도 6 에 나타내는 바와 같이, ESD 시험 장치 (1A) 는, 복수의 ESD 인가기로서의 복수의 ESD 기판 (31) 이 중앙 원형부 (32) 를 비우고 그 주위에 세워져 방사상으로 배치되고, 그 복수의 ESD 기판 (31) 에 있어서의 복수의 동일 회로 구성의 각 출력 단자가 각각 중앙 원형부 (32) 측을 향하여 형성되어 있다. 복수의 동일 회로 구성의 각 출력 단자로부터 복수의 고전압 출력부 각각을, 중앙 원형부 (32) 의 하방측에 형성된 복수의 검사 대상 디바이스 (6) 의 각 단자에 대하여 전기적으로 접속 가능하게 구성되어 있다. 복수의 동일 회로 구성의 각 출력 단자로부터 고전압 출력부 각각을 통과한 복수의 검사 대상 디바이스 (6) 까지의, 일괄 인가 처리해야 할 디바이스 개수분의 독립된 배선을 포함하는 거리는 전부 동일 거리로 하여, 고전압 전원 (2) 으로부터의 동일한 ESD 인가 전압 파형이 복수의 검사 대상 디바이스 (6) 의 각 단자에 각각 동시에 명확하고 확실하게 인가되도록 구성되어 있다. As shown in FIG. 6, in the ESD test apparatus 1A, a plurality of ESD substrates 31 as a plurality of ESD applicators are emptied around the central circular portion 32 and are disposed radially, and the plurality of ESD Each output terminal of the several same circuit structure in the board | substrate 31 is formed toward the center circular part 32 side, respectively. Each of the plurality of high voltage output units is configured to be electrically connected to each terminal of the plurality of inspection target devices 6 formed below the central circular portion 32 from the respective output terminals of the plurality of identical circuit configurations. . The distance including the independent wiring for the number of devices to be applied collectively from the respective output terminals of the plurality of identical circuit configurations to the plurality of inspection target devices 6 which have passed through each of the high voltage output units are all the same distance, The same ESD applied voltage waveform from the power supply 2 is configured to be clearly and reliably applied to each terminal of the plurality of inspection target devices 6 simultaneously, respectively.

이 ESD 시험 장치 (1A) 로서, ESD 회로 (10) 에 있어서의 복수 접점의 고내압 릴레이 (3), 복수의 고압 콘덴서 (4) 및 복수의 인가 저항 (5) 이 탑재된 복수의 ESD 기판 (31) 이 중앙 원형부 (32) 를 제외한 도너츠상으로 복수 방사상 (중앙 원형부 (32) 의 중심에 대하여 방사상) 으로 배치되어 있다. 고내압 릴레이 (3) 의 두께는 범용적인 4000 V 내압용에서 대략 15 ㎜, 8000 V 내압용에서는 대략 30 ㎜ 이다. 이 두께에 따라 몇 장분의 ESD 기판 (31) 을 배치할 수 있을지가 결정된다. 고내압 릴레이 (3) 의 두께가 4000 V 내압용의 15 ㎜ 이고 중앙 원형부 (32) 의 내주 직경이 40 ㎝ 인 경우, 64 장의 ESD 기판 (31) 을 배치할 수 있다.As this ESD test apparatus 1A, a plurality of ESD boards on which the high voltage resistance relay 3, the plurality of high voltage capacitors 4, and the plurality of application resistors 5 of the plurality of contacts in the ESD circuit 10 are mounted ( 31) It is arrange | positioned at multiple times radially with respect to the center of the center circular part 32 in the donut shape except this center circular part 32. As shown in FIG. The thickness of the high withstand voltage relay 3 is approximately 15 mm for general 4000 V breakdown voltage and approximately 30 mm for 8000 V breakdown voltage. This thickness determines how many sheets of ESD substrate 31 can be disposed. When the thickness of the high breakdown voltage relay 3 is 15 mm for 4000 V breakdown voltage and the inner circumferential diameter of the center circular part 32 is 40 cm, 64 ESD board | substrates 31 can be arrange | positioned.

또, 고내압 릴레이 (3) 의 두께에 따라 ESD 기판 (31) 의 두께가 결정되기 때문에, 고내압 릴레이 (3) 의 두께가 얇은 것을 사용하는 것이 좋다. 예를 들어 1 장의 ESD 기판 (31) 이 4 ch 인 경우이고, 8 개의 1 접점의 고내압 릴레이 (3) 를 탑재하는 경우, 고내압 릴레이 (3) 의 두께가 4000 V 내압용으로 13.5 ㎜ 에서는 83 장의 ESD 기판 (31) 을 방사상으로 탑재할 수 있어 전부 332 ch 분 (디바이스 (6) 를 332 개 동시에 ESD 시험을 할 수 있다) 의 능력이 있다. 이 경우의 ESD 기판 (31) 의 외주 직경은 약 50 ㎝ 정도이다.Moreover, since the thickness of the ESD board | substrate 31 is determined according to the thickness of the high breakdown voltage relay 3, it is good to use the thing with the thin thickness of the high breakdown voltage relay 3. As shown in FIG. For example, when one ESD board 31 is 4 ch, and when eight high-voltage relays 3 with one contact are mounted, the thickness of the high-voltage relay 3 is 13.5 mm for 4000 V breakdown voltage. The 83 ESD substrates 31 can be mounted radially, which is capable of 332 ch total (the 332 devices 6 can be simultaneously ESD tested). In this case, the outer circumferential diameter of the ESD substrate 31 is about 50 cm.

복수의 ESD 기판 (31) 의 내주측으로부터 배선 (23) 이 인출되어 프로브 카드 (22) 의 커넥터 (24) 에 접속되고, 프로브 카드 (22) 의 하면에 형성된 프로브 (22a, 22b) 의 복수 세트를, 웨이퍼 스테이지 (7) 상에 흡착된 반도체 웨이퍼 (8) 상에 매트릭스상으로 다수 형성된 검사 대상의 각 디바이스 (6) 의 단자 (6a, 6b) 와 1 대 1 로 대응하도록 접속시켜 ESD 시험이 실시된다. 프로브 (22a, 22b) 와 디바이스 (6) 의 단자 (6a, 6b) 의 위치 관계는, 자동 반송 장치의 프로버를 구성하는 웨이퍼 스테이지 (7) 측을 정확하게 이동시키면서 화상 인식에 의해 정확하게 위치 결정할 수 있다. 여기서는, 400 ㎛ × 200 ㎛ 사이즈의 반도체 칩 (11) 을 64 개씩 1 열로 ESD 시험을 실시하고 이것을 반복하여, 웨이퍼의 칩 전부 (예를 들어 10 만개) 를 순차 자동적으로 실시할 수 있다. 옆의 열에 프로브 (22a, 22b) 를 세우기 곤란한 점에서, 2 열 이상으로 ESD 시험을 실시하는 것보다도, 1 열로 실시하는 것이 접촉 미스가 잘 일어나지 않아 좋다.The plurality of sets of probes 22a and 22b formed on the lower surface of the probe card 22 are connected to the connector 24 of the probe card 22 by the wiring 23 drawn out from the inner circumferential side of the plurality of ESD boards 31. Is connected in a one-to-one correspondence with the terminals 6a, 6b of each device 6 to be inspected formed in a matrix on the semiconductor wafer 8 adsorbed on the wafer stage 7 in a one-to-one correspondence. Is carried out. The positional relationship between the probes 22a and 22b and the terminals 6a and 6b of the device 6 can be accurately positioned by image recognition while accurately moving the side of the wafer stage 7 constituting the prober of the automatic transfer device. have. Here, an ESD test is carried out in a row of 64 semiconductor chips 11 each having a size of 400 µm × 200 µm, and this can be repeated to automatically perform all of the chips (for example, 100,000) of the wafer sequentially. Since it is difficult to place the probes 22a and 22b in the side rows, the contact miss may be less likely to be performed in one row than in the ESD test in two or more rows.

또, 프로브 카드의 바늘 세우기 설계에 있어서는, 도전 부재 사이 거리에 대한 방전 한계값의 관계를 파셴의 법칙으로부터 계산으로 구한 이론값과, ESD 시험을 실제로 실시하여 구한 실측값을 연결한 최단 거리가, 반도체 칩 사이즈 이상 필요한 경우, 예를 들어 반도체 칩 1 개 스킵 또는 2 개 스킵 이상의 공간 거리를 유지하는 설계로 하여, 인접 프로브 사이에 대한 방전을 회피한다. 1 회의 컨택트로 프로빙되지 않는 공간의 반도체 칩은, 후술하는 퍼스널 컴퓨터 (PC) 를 주체로 한, 프로빙 제어에 의해 순차 컨택트 처리되어, 빠짐없이 ESD 인가를 실행할 수 있다.In the needle card design of the probe card, the shortest distance connecting the theoretical value obtained by calculating the relation of the discharge limit value with respect to the distance between the conductive members from Paschen's law and the actual value obtained by actually performing the ESD test is When more than a semiconductor chip size is required, the design which keeps the space distance of 1 skip of semiconductor chips or 2 skips or more, for example, avoids the discharge to adjacent probes. The semiconductor chip in the space that is not probed by one contact is sequentially contacted by probing control mainly made up of a personal computer (PC), which will be described later, so that ESD application can be performed without exception.

ESD 기판 (31) 에서 디바이스 (6) 까지의 배선 길이는 도 8(b) 의 ESD 인가 전압 파형의 규격 유지로서 20 ㎝ 이하가 바람직하다. 각 ESD 기판 (31) 에서 8 개의 디바이스 (6) 의 각 단자까지의 배선 길이를 전부 동일 배선 길이로 하여 디바이스 (6) 의 각 단자에 인가하는 도 8(b) 의 ESD 전압 파형을 동일하게 하고 있다. 이로써, ESD 시험이 균일해진다.The wiring length from the ESD substrate 31 to the device 6 is preferably 20 cm or less as the standard maintenance of the ESD applied voltage waveform in FIG. 8 (b). The same wiring voltage from each ESD board 31 to each terminal of the eight devices 6 is the same wiring length, and the ESD voltage waveform of FIG. 8 (b) applied to each terminal of the device 6 is the same. have. This makes the ESD test uniform.

도 7(a) 는 도 1 의 ESD 시험 장치 (1) 에 있어서의 복수의 ESD 인가기의 다른 설치 이미지예를 모식적으로 나타내는 평면도이고, 도 7(b) 는 도 7(a) 의 ESD 인가기과 프로브 카드 및 프로버의 종단면도이다. 도 8(a) 는 도 7(a) 의 ESD 인가기를 모식적으로 나타내는 사시도이고, 도 8(b) 는 ESD 시험에서 사용하는 ESD 인가 전압 파형을 나타내는 도면이다.FIG. 7A is a plan view schematically showing another example of installation images of a plurality of ESD applicators in the ESD test apparatus 1 of FIG. 1, and FIG. 7B is an ESD application shown in FIG. 7A. Vertical cross-sectional view of tiled probe card and prober. FIG. 8 (a) is a perspective view schematically showing the ESD applicator of FIG. 7 (a), and FIG. 8 (b) is a diagram showing an ESD applied voltage waveform used in an ESD test.

도 7(a), 도 7(b) 및 도 8(a) 에 있어서, ESD 시험 장치 (1B) 는, 복수의 케이싱인 복수의 ESD 기판 상자 (21) 가 중앙 원형부 (25) 를 비우고 그 주위에 방사상으로 배치되어 있다. 복수의 ESD 기판 상자 (21) 내에 수용된 복수의 ESD 기판 (31) 의 복수의 동일 회로 구성에 있어서의 각 출력 단자가 각각 중앙 원형부 (25) 측을 향하여 형성되어 있다. 복수의 동일 회로 구성의 각 출력 단자로부터 복수의 고전압 출력부 각각을, 중앙 원형부 (25) 의 하방측에 형성된 복수의 검사 대상 디바이스 (6) 의 각 단자 (6a, 6b) 에 대하여 전기적으로 접속 가능하게 구성되어 있다. 복수의 동일 회로 구성의 각 출력 단자로부터 각 고전압 출력부 각각을 통과하여 복수의 검사 대상 디바이스 (6) 까지의, 일괄 인가 처리해야 할 디바이스 개수분의 독립된 배선 (23) 을 포함하는 거리는 전부 동일 거리로 하여, 고전압 전원 (2) 으로부터의 동일한 ESD 인가 전압 파형이 복수의 검사 대상 디바이스 (6) 에 각각 동시에 인가되도록 구성되어 있다. 또한, 고전압 출력부로는, 동일 회로 구성의 출력 단자여도 되고, 그 출력 단자로부터 배선을 통하여 프로브 카드 (22) 의 프로브 (22a, 22b) 까지를 포함해도 된다.7 (a), 7 (b) and 8 (a), in the ESD test apparatus 1B, a plurality of ESD substrate boxes 21, which are a plurality of casings, empty the central circular portion 25 and It is arranged radially around. Each output terminal in the plurality of identical circuit configurations of the plurality of ESD substrates 31 housed in the plurality of ESD substrate boxes 21 is formed toward the center circular portion 25 side, respectively. Each of the plurality of high voltage output units is electrically connected to each terminal 6a, 6b of the plurality of inspection target devices 6 formed below the central circular portion 25 from the respective output terminals of the plurality of identical circuit configurations. It is possible. The distance including the independent wirings 23 for the number of devices to be collectively applied to each of the plurality of inspection target devices 6 from each of the plurality of output terminals having the same circuit configuration through each of the high voltage output units is the same distance. In this way, the same ESD applied voltage waveform from the high voltage power supply 2 is configured to be simultaneously applied to the plurality of inspection target devices 6, respectively. The high voltage output unit may be an output terminal having the same circuit configuration, and may include up to the probes 22a and 22b of the probe card 22 through the wiring from the output terminal.

ESD 시험 장치 (1B) 로서, 1 대의 고전압 전원 (2), 8 접점의 고내압 릴레이 (3), 8 개의 고압 콘덴서 (4), 및 8 개의 인가 저항 (5), 그 밖의 부가 회로를 탑재한 복수의 ESD 기판 (31) 을 케이싱 내에 수용하고, 고압 콘덴서 (4) 로부터 고내압 릴레이 (3) 의 접점을 통하여 인가 저항 (5) 에 이르는 직렬 회로의 8 회로분의 배선 출력부 (21a) 를 갖는 8 ch 분의 ESD 기판 상자 (21) 가 8 개 방사상으로 배치 형성되어 있다. 8 개의 ESD 기판 상자 (21) 의 내주측으로부터 배선 (23) 이 인출되어 프로브 카드 (22) 의 커넥터 (24) 에 접속되고, 프로브 카드 (22) 의 하면에 형성된 프로브 (22a, 22b) 의 8 세트를, 자동 반송 장치의 프로버를 구성하는 웨이퍼 스테이지 (7) 상의 반도체 웨이퍼 (8) 에 매트릭스상으로 다수 형성된 다수의 디바이스 (6) 중, 검사 대상의 8 개의 각 디바이스 (6) 의 각 단자 (6a, 6b) 와 1 대 1 로 대응하도록 접속시켜 ESD 시험을 실시하고, 이것을 반복하도록 되어 있다.An ESD test apparatus 1B includes one high voltage power supply 2, eight high-voltage relays 3, eight high-voltage capacitors 4, eight applied resistors 5, and other additional circuits. The wiring output part 21a for 8 circuits of a series circuit which accommodates several ESD board | substrate 31 in a casing, and reaches the application resistance 5 through the contact of the high voltage | voltage capacitor 3 from the high voltage | voltage capacitor 3 is carried out. The 8-ch ESD board | substrate box 21 which has 8 is arranged radially. The wiring 23 is drawn out from the inner circumferential sides of the eight ESD board boxes 21 and connected to the connector 24 of the probe card 22, and the eight of the probes 22a and 22b formed on the bottom surface of the probe card 22 are separated. Each terminal of each of the eight devices 6 to be inspected among the plurality of devices 6 formed in a matrix on the semiconductor wafer 8 on the wafer stage 7 constituting the prober of the automatic conveying apparatus. (6a, 6b) is connected so as to correspond one-to-one, and an ESD test is performed and this is repeated.

이 8 ch 분의 ESD 기판 상자 (21) 의 배선 출력부 (21a) 에서 각 디바이스 (6) 까지의 배선 길이는 도 8(b) 의 ESD 인가 전압 파형의 규격 유지로서 20 ㎝ 이하가 바람직하다. 각각 ESD 기판 상자 (21) 의 각 배선 출력부 (21a) 에서 8 개의 각 디바이스 (6) 의 각 단자까지의 배선 길이를 전부 동일 배선 길이로 하여 각 디바이스 (6) 의 각 단자에 인가하는 도 8(b) 의 ESD 전압 파형을 동일하게 하고 있다. 이로써, ESD 시험이 균일해진다.The wiring length from the wiring output portion 21a of the 8-ch ESD substrate box 21 to each device 6 is preferably 20 cm or less as the standard retention of the ESD-applied voltage waveform in FIG. 8 (b). Fig. 8 which applies the wiring lengths from each wiring output section 21a of the ESD board box 21 to each terminal of each of the eight devices 6 to be the same wiring length to each terminal of each device 6, respectively. The ESD voltage waveforms in (b) are the same. This makes the ESD test uniform.

도 9 는 퍼스널 컴퓨터 (PC) 를 주체로 한 웨이퍼 맵과 프로빙 관리를 나타내는 블록도이다. Fig. 9 is a block diagram showing a wafer map and probing management mainly composed of a personal computer (PC).

도 9 에 있어서, 본 실시형태 1 의 ESD 시험 장치 (1) 는, 프로빙 관리를 실시하는 퍼스널 컴퓨터 (PC) 와, 1 대의 고전압 전원 (2) 과, 퍼스널 컴퓨터 (PC) 로부터의 지시를 받아 구동되는 ESD 컨트롤러 (9) 와, ESD 컨트롤러 (9) 에 의해, 고내압 릴레이 (3) 의 8 접점을 동시에 고전압 전원 (2) 측으로 전환시켜 8 개의 고압 콘덴서 (4) 에 고전압 전원 (2) 으로부터의 고전압을 축적하고, 그 후, 소정의 타이밍으로 고내압 릴레이 (3) 의 8 접점을 동시에 8 개의 각 인가 저항 (5) 측으로 전환시키는 8 개의 병렬 회로로 구성된 ESD 회로 (10) 와, ESD 회로 (10) 로부터 8 개의 각 인가 저항 (5) 을 각각 통한 ESD 인가 전압을, 웨이퍼 스테이지 (7) 의 반도체 웨이퍼 (8) 를 이동시킨 후에 상승시키고, 8 개의 디바이스 (6) 의 각 단자 (6a, 6b) 에 프로브 카드 (22) 의 프로브 (22a, 22b) 의 8 세트를 각각 접촉시켜 그 프로브 (22a, 22b) 의 8 세트에 의해 그 각 단자 (6a, 6b) 에 인가하기 위한 프로버 (20) 를 갖고 있다. 반도체 웨이퍼 (8) 의 10 만개의 다수의 칩을 순차 ESD 시험하는 경우, 프로버 (20) 등의 자동 반송 장치를 사용하여 연속적으로 프로빙을 실시한다. In FIG. 9, the ESD test apparatus 1 of this Embodiment 1 drives by receiving the instruction from the personal computer PC which performs probing management, one high voltage power supply 2, and the personal computer PC. With the ESD controller 9 and the ESD controller 9, the eight contacts of the high withstand voltage relay 3 are simultaneously switched to the high voltage power supply 2 side to the eight high voltage capacitors 4 from the high voltage power supply 2. An ESD circuit 10 composed of eight parallel circuits that accumulate a high voltage and then switch eight contacts of the high withstand voltage relay 3 to the eight respective applied resistors 5 simultaneously at a predetermined timing, and an ESD circuit ( The ESD applied voltage through each of the eight applied resistors 5 from 10) is raised after moving the semiconductor wafer 8 of the wafer stage 7, and each terminal 6a, 6b of the eight devices 6 is raised. 8 sets of probes 22a and 22b of the probe card 22) Each contact has a prober 20 for applying to the respective terminals 6a and 6b by eight sets of the probes 22a and 22b. In the case of ESD testing a plurality of 100,000 chips of the semiconductor wafer 8 sequentially, probing is continuously performed using an automatic transfer device such as the prober 20.

프로빙 관리는, 퍼스널 컴퓨터 (PC) 를 주체로 하여, 반도체 웨이퍼 (8) 상의 웨이퍼 맵, 즉 반도체 웨이퍼 (8) 상에 매트릭스상으로 배치된 다수 (예를 들어 10 만개) 의 반도체 칩 (11) 의 위치를 나타내는 어드레스에 대하여, 어느 어드레스 범위의 반도체 칩 (11) 을 ESD 시험하여, 어느 어드레스의 반도체 칩 (11) 이 ESD 내압 불량인지를 기억할 수 있다. ESD 내압 불량은, 반도체 칩 (11) 의 다이오드 구조의 역방향 전압에 의한 리크 전류가 소정값을 상회한 경우에 이것을 측정기에 의해 측정하여 불량으로 인정하고, 그 반도체 칩 (11) 의 어드레스를 퍼스널 컴퓨터 (PC) 에 기억한다.Probing management is mainly based on the personal computer (PC), the wafer map on the semiconductor wafer 8, that is, a large number of semiconductor chips 11 (for example, 100,000) arranged in a matrix on the semiconductor wafer 8. The semiconductor chip 11 of which address range is subjected to an ESD test with respect to an address indicating the position of X, and it is possible to store whether the semiconductor chip 11 of which address is an ESD breakdown voltage defective. When the breakdown voltage failure of the ESD voltage of the semiconductor structure of the semiconductor chip 11 exceeds a predetermined value, the ESD withstand voltage failure is measured by a measuring instrument and recognized as a failure, and the address of the semiconductor chip 11 is determined by a personal computer. Remember on (PC).

ESD 컨트롤러 (9) 는, ESD 회로의 고내압 릴레이 (3) 의 동작 제어뿐만 아니라, 인가해야 할 전압 레벨의 설정이나 인가 횟수, 인가하는 극성 조건을 프로그램 등에 의해 미리 설정한 시퀀셜에 따라 동작한다.The ESD controller 9 operates not only the operation control of the high breakdown voltage relay 3 of the ESD circuit, but also according to the sequential setting of the voltage level to be applied, the number of times to be applied, and the polarity condition to be applied by a program or the like.

이상에 의해, 본 실시형태 1 에 의하면, 양산시에 검사 대상의 복수 개의 디바이스 (6) 에 대하여 일괄적으로, 규격에 적합한 ESD 인가 전압 파형으로 명확하고 정확하게 고전압 인가 시험을 실시함으로써, 고전압 검사를 대폭 효율적으로 실시할 수 있다. As described above, according to the first embodiment, the high-voltage inspection is greatly performed by performing a high and low voltage application test clearly and accurately with the ESD-applied voltage waveform conforming to the standard for a plurality of devices 6 to be inspected at the time of mass production. It can be performed efficiently.

또한, 본 실시형태 1 에서는, 특별히 상세하게는 설명하지 않았지만, 반도체 웨이퍼 (8) 에 매트릭스상으로 배치 형성된 개편화 (個片化) 전 (절단 전) 의 다수의 디바이스 (6) 로서의 각 반도체 칩 (11) 에 대하여 ESD 시험을 실시하는 것 외에, 개편화 후 (절단 후) 로서 유지 테이프가 부착된 상태 (반도체 칩 (11) 이 매트릭스상으로 배열되어 있는 상태) 의 각 반도체 칩 (11) 에 대하여 ESD 시험을 실시할 수 있다. In addition, in this Embodiment 1, although not specifically demonstrated in detail, each semiconductor chip as many devices 6 before the individualization (before cutting) arrange | positioned in the matrix form in the semiconductor wafer 8 is carried out. In addition to conducting an ESD test on the (11), to each semiconductor chip 11 in a state where the holding tape is attached (the semiconductor chips 11 are arranged in a matrix) after being separated (after cutting). ESD tests may be conducted.

또한, 상기 실시형태 1 에서는, 특별히 설명하지 않았지만, 고전압 전원 (2) 은 GND 전위에 대하여 정전원과 부전원을 탑재하고, 정전원과 부전원이 전환 가능하게 구성되고, 복수의 검사 대상 디바이스 (6) 에 대하여, 순방향 바이어스와 역방향 바이어스가 전환 가능하게 구성되어 있어도 된다.In addition, although not specifically demonstrated in the said Embodiment 1, the high voltage power supply 2 is equipped with the electrostatic source and the negative power supply with respect to a GND potential, and is comprised so that switching of the electrostatic source and the negative power supply is possible, 6), the forward bias and the reverse bias may be configured to be switchable.

(실시형태 2)(Embodiment 2)

상기 실시형태 1 에서는, 고전압 전원 (2) 으로부터의 소정의 고전압을 복수의 검사 대상 디바이스 (6) 에 대하여 일괄적으로 동시에 동일한 ESD 인가 전압 파형을 정확하게 인가하는 경우에 대해 설명하였는데, 본 실시형태 2 에서는, 이것에 추가하여, 반도체 칩 (11) 의 GND 측의 각 단자 (12b) 가 전기적으로 단락 상태인 반도체 웨이퍼의 경우, 이 반도체 웨이퍼에 매트릭스상으로 배치된 다수의 검사 대상 디바이스 (6) 의 ESD 내압 검사를 안정적으로 실시하는 경우에 대해 설명한다.In the first embodiment, a case is described in which a predetermined high voltage from the high voltage power supply 2 is applied to the plurality of inspection target devices 6 simultaneously and simultaneously with the same ESD applied voltage waveform correctly. In addition, in addition to this, in the case of a semiconductor wafer in which each terminal 12b on the GND side of the semiconductor chip 11 is electrically shorted, a plurality of inspection target devices 6 arranged in a matrix form on the semiconductor wafer 11 The following describes the case where the ESD withstand voltage test is performed stably.

또, ESD 시험에는 디바이스의 동작 극성에 있어서, 순방향 바이어스 인가와 역방향 바이어스 인가의 2 가지 인가 방법이 있다. 일반적으로 역바이어스 인가로 시험을 실시하는 것이 높은 신뢰성을 보증할 수 있다는 것이 공지되어 있으며, 여기서는 특히 역방향 바이어스시의 ESD 규격을 유지하기 위한 장치 구성과, 디바이스의 출하 사양에 맞춰 쌍방향의 바이어스 인가가 가능한 장치의 구성에 대해 설명한다. In the ESD test, there are two application methods of forward bias application and reverse bias application in the operation polarity of the device. In general, it is known that performing a test with a reverse bias application can guarantee high reliability. Here, in particular, a device configuration for maintaining an ESD specification in reverse bias and a bidirectional bias application according to the shipping specifications of the device are known. Possible configuration of the device will be described.

도 10 은 본 발명의 실시형태 2 에 있어서의 ESD 시험 장치의 구성예를 나타내는 회로도이다. Fig. 10 is a circuit diagram showing an example of the configuration of an ESD test apparatus according to the second embodiment of the present invention.

도 10 에 있어서, 본 실시형태 2 의 고전압 검사 장치로서의 ESD 시험 장치 (1C) 는, 소정의 부의 고전압을 출력하는 고전압 전원 (2C) 과, 고전압 전원 (2C) 으로부터의 소정의 부의 고전압을, 반도체 웨이퍼 (8) 상에 매트릭스상으로 배치된 다수의 검사 대상 디바이스 (6) 중 소정 수의 검사 대상 디바이스 (6) 에 대하여 일괄적으로 동시에 인가하는 ESD 회로 (10C) 를 갖고, 반도체 웨이퍼 (8) 상의 복수의 검사 대상 디바이스 (6) 에 대하여 ESD 내성을 검사한다.In FIG. 10, the ESD test apparatus 1C as the high voltage inspection device according to the second embodiment includes a high voltage power supply 2C outputting a predetermined high voltage and a predetermined negative high voltage from the high voltage power supply 2C. The semiconductor wafer 8 has the ESD circuit 10C which simultaneously applies simultaneously to the predetermined number of inspection target devices 6 among the several inspection target devices 6 arrange | positioned on the wafer 8 in matrix form, A plurality of inspection target devices 6 on the image is tested for ESD immunity.

이 ESD 회로 (10C) 는, 고전압 전원 (2) 으로부터의 소정의 부의 고전압을 축적하는 복수의 고전압 용량 수단으로서의 복수의 고압 콘덴서 (4) 와, 복수의 고압 콘덴서 (4) 로부터의 각 소정의 부의 고전압을 인가 저항 (5) 을 각각 통하여 출력하는 복수의 고전압 출력부와, 이 복수의 고전압 전원 (2C) 으로부터의 소정의 부의 고전압을 고압 콘덴서 (4) 측에 접속되거나 또는 고압 콘덴서 (4) 로부터의 소정의 고전압을 고전압 출력부측에 접속되도록 전환시키는 복수의 전환 수단으로서의 하나 또는 복수의 고내압 릴레이 (3) 를 갖고, 동일 회로 구성으로서, 고압 콘덴서 (4) 로부터 고내압 릴레이 (3) 또한 인가 저항 (5) 을 통하여 고전압 출력부에 이르는 회로를 독립적으로, 일괄 인가 처리해야 할 복수의 검사 대상 디바이스 (6) 의 개수분만큼 병렬로 갖고 있다.This ESD circuit 10C includes a plurality of high voltage capacitors 4 as a plurality of high voltage capacitor means for accumulating a predetermined high voltage from the high voltage power supply 2, and a plurality of predetermined parts from the plurality of high voltage capacitors 4. A plurality of high voltage output units for outputting a high voltage through the application resistor 5, respectively, and a high voltage of a predetermined portion from the plurality of high voltage power supplies 2C are connected to the high voltage capacitor 4 side or from the high voltage capacitor 4; It has one or a plurality of high breakdown voltage relays 3 as a switching means for switching the predetermined high voltage of so that it may be connected to the high voltage output part side, and also applies the high breakdown voltage relay 3 from the high voltage capacitor 4 as a same circuit structure. The circuit from the resistor 5 to the high voltage output unit is independently provided in parallel by the number of the plurality of inspection target devices 6 to be subjected to a batch application process.

ESD 회로 (10C) 는, ESD 컨트롤러 (9) 에 의해, 고내압 릴레이 (3) 의 8 접점을 동시에 고전압 전원 (2C) 측으로 전환시켜 8 개의 고압 콘덴서 (4) 에 고전압 전원 (2C) 으로부터의 부의 고전압을 축적하고, 그 후, 소정의 타이밍으로 고내압 릴레이 (3) 의 8 접점을 동시에 8 개의 각 인가 저항 (5) 측으로 전환시켜, 8 개의 고압 콘덴서 (4) 로부터의 부의 고전압이 고내압 릴레이 (3) 의 8 접점을 각각 통하여 8 개의 각 인가 저항 (5) 측에 각각 이르는 8 개의 병렬 회로로 구성되어 있다. The ESD circuit 10C switches the eight contacts of the high withstand voltage relay 3 to the high voltage power supply 2C side at the same time by the ESD controller 9 so that the eight high voltage capacitors 4 are negative from the high voltage power supply 2C. The high voltage is accumulated, and then, at a predetermined timing, the eight contacts of the high withstand voltage relay 3 are simultaneously switched to the eight respective applied resistors 5 side, so that the negative high voltage from the eight high voltage capacitors 4 is the high withstand voltage relay. It consists of eight parallel circuits which reach | attain each eight applied resistances 5 side through 8 contacts of (3), respectively.

이 경우의 검사 대상의 디바이스 (6) 는, 그 내부에 다이오드 구조를 갖는 LED 소자나 레이저 소자 등의 발광 소자이다. 고전압 전원 (2C) 에 의해 축적된 고압 콘덴서 (4) 에 의해, 반도체 웨이퍼 (8) 상에 매트릭스상으로 배치된 복수의 검사 대상 디바이스 (6) 의 다이오드 구조에 대하여 역바이어스가 되도록 부의 고전압을 인가한다. The device 6 to be inspected in this case is a light emitting element such as an LED element or a laser element having a diode structure therein. A negative high voltage is applied by the high voltage capacitor 4 accumulated by the high voltage power supply 2C so as to be reverse biased with respect to the diode structures of the plurality of inspection target devices 6 arranged in a matrix on the semiconductor wafer 8. do.

ESD 시험 장치 (1C) 는, 부의 고전압을 출력하는 고전압 전원 (2C) 의 일방 단자가 다접점 (여기서는 8 접점) 의 고내압 릴레이 (3) 의 각 접점을 각각 통하여 복수 (여기서는 8 개) 의 고압 콘덴서 (4) 의 각 일방 전극에 접속되고, 복수 (여기서는 8 개) 의 고압 콘덴서 (4) 의 각 타방 전극은, 고전압 전원 (2C) 의 타방 단자에 각각 접속됨과 함께 접지되어 있다. 복수 (여기서는 8 개) 의 고압 콘덴서 (4) 의 각 일방 전극은, 다접점 (여기서는 8 접점) 의 고내압 릴레이 (3) 의 각 접점으로부터 각각, 각 인가 저항 (5) 을 각각 통하여 고전압 출력부로부터 검사 대상의 각 디바이스 (6) 의 일방 단자에 각각 접속되어 있다. 각 디바이스 (6) 의 타방 단자는 각각, GND 전압 출력부로부터 고전압 전원 (2C) 의 타방 단자에 각각 접속됨과 함께 접지되어 있다. 여기서는 도시하고 있지 않지만, 다접점 (여기서는 8 접점) 의 고내압 릴레이 (3) 의 동시 접속 전환을 소정 타이밍으로 제어하는 후술하는 ESD 컨트롤러 (9) 가 형성되어 있다. 이 다접점 (여기서는 8 접점) 의 고내압 릴레이 (3) 를 구동시키기 위한 전원이 별도로 필요하다.In the ESD test apparatus 1C, one terminal of the high voltage power supply 2C that outputs a negative high voltage has a plurality of high voltages (here, eight) through each of the contacts of the high withstand voltage relay 3 having multiple contacts (here, eight contacts). It is connected to each one electrode of the capacitor | condenser 4, and each other electrode of the some (here eight) high voltage | voltage capacitor 4 is connected to the other terminal of the high voltage power supply 2C, and is grounded, respectively. Each one electrode of the plurality (here eight) of the high voltage capacitors 4 is a high voltage output unit through each of the applied resistors 5 from each of the contacts of the high withstand voltage relay 3 of the multiple contacts (here, 8 contacts). Is connected to one terminal of each device 6 to be inspected. The other terminal of each device 6 is connected to the other terminal of the high voltage power supply 2C from the GND voltage output part, respectively, and is grounded. Although not shown here, an ESD controller 9 to be described later that controls simultaneous connection switching of the high breakdown voltage relay 3 at multiple contacts (here, 8 contacts) at a predetermined timing is formed. A power supply for driving the high withstand voltage relay 3 of this multi-contact (here, 8 contacts) is required separately.

도 11 은 도 10 의 ESD 시험 장치 (1C) 를 사용하여, 반도체 웨이퍼 (8) 상에 매트릭스상으로 배치된 다수의 검사 대상 디바이스 (6) 의 ESD 내압 검사를 실시하는 경우의 모식도이다.FIG. 11: is a schematic diagram at the time of carrying out ESD withstand voltage test of many test object devices 6 arrange | positioned in matrix form on the semiconductor wafer 8 using the ESD test apparatus 1C of FIG.

도 11 에 있어서, ESD 시험 장치 (1C) 에 있어서의 고압 콘덴서 (4) 에는 부의 고전압이 충전되어 있고, 예를 들어 -1500 V 가 검사 대상의 각 디바이스 (6) 의 애노드 단자에 인가되고, 0 V 가 캐소드 단자에 인가된다. 이와 같이, 각 디바이스 (6) 의 애노드 단자에 -1500 V 의 부의 고전압이 인가되고, 캐소드 단자에 0 V 가 인가되므로, 다이오드 구조에 ESD 역방향 전압이 인가되어 ESD 시험이 실시된다. 이 경우, 고전압 전원 (2C) 을 - 전원으로 한다. ESD 회로 (10C) 의 전압 공급원측과 GND 측이 역전된다. n-GaN 기판으로부터 고압 콘덴서 (4) 의 전하 규정량 (예를 들어 100 pF) 을 애노드 단자를 통하여 흡인하기 때문에, 애노드 단자를 통과하는 전하량은 일정하다. 디바이스 단위에서 애노드 전극은 독립적이기 때문에, ESD 조건으로는 문제가 되지 않는다. 따라서, 각 디바이스 (6) 에 대하여 각각, 고압 콘덴서 (4) 의 전하 규정량 (예를 들어 100 pF) 의 인가를 확실하게 보증할 수 있다. 또한 고전압 전원 (2C) 을 ＋ 전원으로 하면, 순방향 바이어스를 실현할 수 있다.In Fig. 11, the high voltage capacitor 4 in the ESD test apparatus 1C is charged with a negative high voltage. For example, -1500 V is applied to the anode terminal of each device 6 to be inspected, and 0 V is applied to the cathode terminal. In this manner, since a negative high voltage of -1500 V is applied to the anode terminal of each device 6 and 0 V is applied to the cathode terminal, an ESD reverse voltage is applied to the diode structure to perform an ESD test. In this case, the high voltage power supply 2C is a negative power supply. The voltage supply source side and the GND side of the ESD circuit 10C are reversed. Since the charge prescribed amount (for example, 100 pF) of the high voltage capacitor 4 is sucked through the anode terminal from the n-GaN substrate, the amount of charge passing through the anode terminal is constant. Because anode electrodes are independent in device units, ESD conditions are not a problem. Therefore, application of the charge regulation amount (for example, 100 pF) of the high voltage capacitor 4 can be assured to each device 6, respectively. When the high voltage power supply 2C is a + power supply, forward bias can be realized.

이에 대하여, 도 12 에 나타내는 바와 같이, 플러스 전원을 사용하여 인가 회로 (GND) 의 극성을 반전시킴으로써 역바이어스의 상태를 설정하면, 디바이스 (6) 의 캐소드 단자로부터 인접 디바이스 (6) 의 애노드 단자에 대한 쇼트가 발생하는 경우에는, 인가되는 전하량은 n-GaN 기판에 분산되어, 동일한 디바이스 (6) 의 캐소드 단자로부터 애노드 단자를 통과하는 전하량은 부정이 된다. 이와 같이, 쇼트 불량이 혼재하는 경우, 단락 지점에 관통하는 전하가 집중되기 때문에, ESD 규정으로부터 일탈한다. 이것을 부의 고전압에 의한 도 11 의 ESD 시험 장치 (1C) 에 의해 해소할 수 있다.In contrast, as shown in FIG. 12, when the state of the reverse bias is set by reversing the polarity of the application circuit GND using a positive power supply, the cathode terminal of the device 6 is connected to the anode terminal of the adjacent device 6. When a short occurs, the amount of charge applied is dispersed on the n-GaN substrate, so that the amount of charge passing from the cathode terminal of the same device 6 to the anode terminal is negative. As described above, when short defects are mixed, electric charges penetrating at the short-circuit point are concentrated, which deviates from the ESD regulation. This can be eliminated by the ESD test apparatus 1C of FIG. 11 due to the negative high voltage.

도 13 은 도 10 의 ESD 시험 장치 (1C) 에 있어서 디바이스의 복수 개를 ESD 인가 대상으로 하였을 때의 프로빙 실시예로서, 반도체 칩 (11) 의 각 단자에 대한 프로브 배치에 대해 설명하기 위한 평면도이다. FIG. 13 is a plan view for explaining a probe arrangement for each terminal of the semiconductor chip 11 as a probing embodiment when a plurality of devices are subjected to ESD application in the ESD test apparatus 1C shown in FIG. 10. .

도 13 에 나타내는 바와 같이, ESD 전하 공급원인 프로브 (22a) 의 각 단자 (12a) 에 대한 접촉은, 디바이스 단위 (반도체 칩 (11) 마다) 에서 독립적으로 실시되며, 인가 회로 (ESD 회로 (10C) 와 고전압 출력부를 포함하는 회로) 의 탑재와 프로브 컨택트를 실시한다. 이와 같이, 도 8(b) 의 ESD 전압 파형을 인가하는 반도체 칩 (11) 의 각 단자 (12a) 에 대한 프로브 (22a) 는, 반도체 칩 (11) 마다 독립적으로 형성되는데, GND 측 단자인 반도체 칩 (11) 의 각 단자 (12b) 에 대한 프로브 (22b) 는, 반도체 칩 (11) 의 GND 측의 각 단자 (12b) 가 전기적으로 단락 상태인 반도체 웨이퍼의 경우에는, ESD 전압 파형의 인가 처리에 대하여 1 점 (또는 반도체 칩 (11) 의 복수 소자마다) 을 컨택트 대상으로 하면 된다. ESD 회로 (10C) 의 GND (COM) 에 접속되는 프로브 (22b) 가, 복수 디바이스의 GND 측의 각 단자 (12b) 가 모두 웨이퍼 (8) 내에서 전기적으로 단락되어 있기 때문에, GND 측의 복수의 단자 (12b) 중 적어도 1 점에서 컨택트하는 것만으로, 전체 디바이스마다 컨택트하는 상태와 동일한 상태가 된다. 이로써, GND 측의 컨택트 프로브를 적어도 1 개를 남기고 그 외를 불필요하게 할 수 있다.As shown in FIG. 13, the contact with each terminal 12a of the probe 22a which is an ESD charge source is performed independently in a device unit (per semiconductor chip 11), and the application circuit (ESD circuit 10C) And a circuit including a high voltage output unit) and probe contact. As described above, the probes 22a for the respective terminals 12a of the semiconductor chip 11 to which the ESD voltage waveform of FIG. 8 (b) is applied are independently formed for each semiconductor chip 11, and the semiconductor is a GND side terminal. The probe 22b with respect to each terminal 12b of the chip 11 is a process of applying an ESD voltage waveform in the case of a semiconductor wafer in which each terminal 12b on the GND side of the semiconductor chip 11 is electrically shorted. One point (or for each of a plurality of elements of the semiconductor chip 11) may be the contact target. Since the probes 22b connected to the GND (COM) of the ESD circuit 10C are electrically short-circuited in the wafer 8, each terminal 12b on the GND side of the plurality of devices is electrically shorted in the plurality of GND side. Only by making contact at at least one point of the terminal 12b, it becomes the same state as the state which contacts for every device. Thereby, at least one contact probe on the GND side can be left unnecessary.

도 14 는 GND 측의 프로브를 생략하는 경우의 검사 대상의 디바이스 (6) 에 대한 접속을 모식적으로 나타내는 도면이다.14 is a diagram schematically showing a connection to the device 6 to be inspected when the probe on the GND side is omitted.

도 14 에 있어서, 웨이퍼 스테이지 절연층 (41) 의 표면측에, 접지된 웨이퍼 스테이지 도전층 (42) 이 형성되고, 웨이퍼 스테이지 도전층 (42) 상에 반도체 웨이퍼 (8) 가 탑재되어 있다. 반도체 웨이퍼 (8) 에 매트릭스상으로 배치된 복수의 검사 대상 디바이스 (6) 는, 제조 프로세스에서 복수의 검사 대상 디바이스 (6) 사이의 GND 측에서 단락되도록 적극적으로 단락 처리가 실시되어 있다. 또, 반도체 웨이퍼 (8) 의 에지 측면에 도전성막을 형성하고, 검사 대상 디바이스 (6) 의 그라운드 단자 (GND 단자) 인 각 단자 (12b) 로부터 웨이퍼 에지 측면의 도전성막을 통하여 웨이퍼 스테이지 도전층 (42) 에 전기적으로 접속된다. 배선 출력부 (21a) 로부터의 각 배선 (23) 이 프로브 카드 (22) 의 상면에 형성된 커넥터 (24) 를 통하여 프로브 카드 (22) 의 하면측의 프로브 (22a) 에 각각 접속되고, 각 디바이스 (6) 에 1 대 1 로 대응하도록 프로브 (22a) 가 하면으로부터 돌출되어 각각 형성되어 있다.In FIG. 14, a grounded wafer stage conductive layer 42 is formed on the surface side of the wafer stage insulating layer 41, and a semiconductor wafer 8 is mounted on the wafer stage conductive layer 42. The plurality of inspection target devices 6 arranged in the matrix on the semiconductor wafer 8 are actively short-circuited so as to be short-circuited at the GND side between the plurality of inspection target devices 6 in the manufacturing process. In addition, a conductive film is formed on the edge side of the semiconductor wafer 8, and the wafer stage conductive layer 42 is formed from each terminal 12b which is the ground terminal (GND terminal) of the inspection target device 6 through the conductive film on the wafer edge side. Is electrically connected to the Each wiring 23 from the wiring output section 21a is connected to the probe 22a on the lower surface side of the probe card 22 via the connector 24 formed on the upper surface of the probe card 22, respectively. 6) Probes 22a protrude from the lower surface so as to correspond one-to-one with each other.

각 디바이스 (6) 사이에서 단락된 GND 와, 웨이퍼 스테이지 도전층 (42) 의 GND 와, ESD 회로 (10C) 의 GND 를 공통 GND 로 하여 접속시킴으로써, 각 디바이스 (6) 의 GND 단자에 대한 프로빙은 완전히 불필요하게 할 수 있다.By connecting GND short-circuited between each device 6, GND of the wafer stage conductive layer 42, and GND of the ESD circuit 10C as a common GND, probing with respect to the GND terminal of each device 6 It can be completely unnecessary.

이상에 의해, 본 실시형태 2 에 의하면, 검사 대상의 복수 개의 디바이스 (6) 에 대하여 일괄적으로, 규격에 적합한 ESD 인가 전압 파형으로 명확하고 정확하게 고전압 인가 시험을 실시함으로써, 고전압 검사를 대폭 효율적으로 실시할 수 있다. 이것에 추가하여, 반도체 웨이퍼 (8) 상에 매트릭스상으로 배치된 다수의 검사 대상 디바이스 (6) 사이가 GND 측에서 단락되어 있는 경우나 디바이스 (6) 사이가 GND 측에서 단락된 웨이퍼를 사용하는 경우에도, ESD 내압 검사를 정확하고 안정적이며 대폭 효율적으로 실시할 수 있다. As described above, according to the second embodiment, the high voltage inspection is greatly efficiently performed by collectively and accurately performing the high voltage application test on the plurality of devices 6 to be inspected in the ESD applied voltage waveform conforming to the standard. It can be carried out. In addition to this, a case where a plurality of inspection target devices 6 arranged in a matrix on the semiconductor wafer 8 is short-circuited at the GND side or a wafer shorted at the GND side between the devices 6 is used. Even in this case, the ESD breakdown voltage test can be performed accurately, stably and efficiently.

또한, 상기 실시형태 1, 2 에서는, 특별히 설명하지 않았지만, 프로브 카드 (22) 의 기판은, 다층 배선 기판이 아니라, 방전 회피용의 표층 배선 기판이다. 프로브 카드 (22) 의 기판으로서 다층 배선 기판을 사용하는 경우에는, 수천 V 의 고전압이기 때문에, 배선 사이의 유전율 (방전 회피 특성), 거리/전압을 고려한다. 프로브에는, 방전열 내성의 인듐 또는 텅스텐의 재질을 사용하면 된다. 프로브는, 방전 회피용의 프로브 사이 거리를 유지하고 있다. ESD 인가 전압 파형을 모니터링하는 수단으로서, 프로브 카드 (22) 의 기판의 프로브 (22a, 22b) 의 근원에 둥근 핀 커넥터가 형성되어 있는 것이 바람직하다.In addition, in the said Embodiment 1, 2, although not specifically demonstrated, the board | substrate of the probe card 22 is not a multilayer wiring board but a surface layer wiring board for discharge avoidance. When a multilayer wiring board is used as the board of the probe card 22, since it is a high voltage of several thousand V, the dielectric constant (discharge avoidance characteristic) and distance / voltage between wirings are taken into consideration. What is necessary is just to use the material of indium or tungsten of discharge heat tolerance as a probe. The probe maintains the distance between the probes for avoiding discharge. As means for monitoring the ESD applied voltage waveform, it is preferable that a round pin connector is formed at the source of the probes 22a and 22b of the substrate of the probe card 22.

(실시형태 3)(Embodiment 3)

본 실시형태 3 에서는, 고내압 릴레이 (3) 로서의 수은 릴레이를 사용하지 않고 ESD 시험을 실시하는 경우에 대해 설명한다.In the third embodiment, a case of performing an ESD test without using a mercury relay as the high breakdown voltage relay 3 will be described.

도 15 는 본 발명의 실시형태 3 에 있어서의 ESD 시험 장치에 있어서 컨택트 스테이지가 상측 위치인 경우를 모식적으로 나타내는 종단면도이다. 도 16 은 도 15 의 ESD 시험 장치에 있어서 컨택트 스테이지가 하측 위치인 경우를 모식적으로 나타내는 종단면도이다. FIG. 15 is a longitudinal cross-sectional view schematically showing the case where the contact stage is an upper position in the ESD test apparatus according to the third embodiment of the present invention. FIG. FIG. 16 is a vertical cross-sectional view schematically showing the case where the contact stage is the lower position in the ESD test apparatus of FIG. 15.

도 15 에 있어서, 하나 또는 복수의 검사 대상 디바이스에 대하여 ESD 내성을 검사하는 본 실시형태 3 의 ESD 시험 장치 (1D) 에 있어서, 하나 또는 복수의 검사 대상 디바이스 (54) 를 탑재한 컨택트 스테이지 (53) 의 상하 동작에 의해, 스위치 수단으로서의 스위치 (52) 가 온/오프로 되어, 하나 또는 복수의 검사 대상 디바이스 (54) 에 1 대 1 로 대응하는 각 고전압 용량 수단으로서의 고압 콘덴서 (56) 의 고전압을 충전/방전하고, 각 고압 콘덴서 (56) 로부터의 방전에 의해 당해 하나 또는 복수의 검사 대상 디바이스 (54) 의 ESD 검사를 실시한다.In FIG. 15, in the ESD test apparatus 1D of this Embodiment 3 which examines ESD tolerance with respect to one or more test subject devices, the contact stage 53 equipped with one or more test subject devices 54 is shown. ), The switch 52 as a switch means is turned on / off, and the high voltage of the high voltage capacitor 56 as each high voltage capacitor means corresponding one to one to the plurality of inspection target devices 54 one by one. Is charged / discharged, and the ESD test of the one or more inspection subject devices 54 is performed by discharge from each of the high voltage capacitors 56.

본 실시형태 3 의 ESD 시험 장치 (1D) 는, 소정의 고전압을 출력하는 고전압 전원 (55) 과, 고전압 전원 (55) 으로부터의 소정의 고전압을 축적하는 하나 또는 복수의 고압 콘덴서 (56) 와, 하나 또는 복수의 고압 콘덴서 (56) 로부터의 소정의 고전압을 출력하는 하나 또는 복수의 고전압 출력부로서의 프로브 카드 (57) 의 프로브 (57a, 57b) 를 갖고, 프로브 카드 (57) 의 프로브 (57a, 57b) 와 하나 또는 복수의 검사 대상 디바이스 (54) 의 각 단자 (54a, 54b) 를 이간시킴과 함께, 스위치 (52) 에 의해 하나 또는 복수의 고압 콘덴서 (56) 를 고전압 전원 (55) 측에 접속시키는 제 1 동작과, 스위치 (52) 에 의해 하나 또는 복수의 고압 콘덴서 (56) 와 고전압 전원 (55) 을 차단함과 함께, 프로브 카드 (57) 의 프로브 (57a, 57b) 를 각각 통하여 하나 또는 복수의 검사 대상 디바이스 (54) 의 각 단자 (54a, 54b) 에 각각 접속시키는 제 2 동작을, 컨택트 스테이지 (53) 의 상하 동작에 의해 전환시킨다.The ESD test apparatus 1D of the third embodiment includes a high voltage power supply 55 for outputting a predetermined high voltage, one or a plurality of high voltage capacitors 56 for storing a predetermined high voltage from the high voltage power supply 55, A probe 57a, 57b of the probe card 57 as one or a plurality of high voltage output units for outputting a predetermined high voltage from the one or the plurality of high voltage capacitors 56, and the probes 57a, 57b) and each terminal 54a, 54b of the one or more inspection object device 54, and one or several high voltage capacitors 56 are connected to the high voltage power supply 55 side by the switch 52, The first operation for connecting and one or more of the high voltage capacitors 56 and the high voltage power supply 55 are cut off by the switch 52 and one through the probes 57a and 57b of the probe card 57 respectively. Or each of the plurality of inspection target devices 54 The second operation of connecting the terminals 54a and 54b, respectively, is switched by the vertical operation of the contact stage 53.

더욱 상세하게 설명한다. 토대 (51) 상에 스위치 (52) 의 일방 접점 (52a) 이 고정되어 있고, 컨택트 스테이지 (53) 의 하면에서 스위치 (52) 의 일방 접점 (52a) 바로 위에 스위치 (52) 의 타방 접점 (52b) 이 고정되어 있다. 컨택트 스테이지 (53) 상에는, 검사 대상의 디바이스 (54) 가 고정되어 있고, 컨택트 스테이지 (53) 가 소정 간격으로 자유롭게 상하동할 수 있도록 구성되어 있다. 검사 대상의 디바이스 (54) 는, 여기서는 1 개만 나타내고 있지만, 복수의 검사 대상의 디바이스 (54) 가 전후 방향으로 형성되어 있다. It demonstrates in more detail. One contact 52a of the switch 52 is fixed on the base 51, and the other contact 52b of the switch 52 is located on the lower surface of the contact stage 53, just above the one contact 52a of the switch 52. ) Is fixed. On the contact stage 53, the device 54 to be inspected is fixed, and the contact stage 53 is configured to freely move up and down at predetermined intervals. Although only one device 54 to be inspected is shown here, a plurality of devices to be inspected 54 are formed in the front-rear direction.

스위치 (52) 의 일방 접점 (52a) 은 고전압 전원 (55) 에 접속되고, 스위치 (52) 의 타방 접점 (52b) 은 고압 콘덴서 (56) 를 통하여 접지되어 있다. 고압 콘덴서 (56) 는 프로브 카드 (57) 의 고전압측에 접속되고, 프로브 카드 (57) 의 GND 측은 접지되어 있다.One contact 52a of the switch 52 is connected to the high voltage power supply 55, and the other contact 52b of the switch 52 is grounded through the high voltage condenser 56. The high voltage capacitor 56 is connected to the high voltage side of the probe card 57, and the GND side of the probe card 57 is grounded.

각 디바이스 (54) 의 2 단자 (54a, 54b) 에 1 대 1 로 대응하도록 프로브 (57a, 57b) 가 프로브 카드 (57) 의 하면으로부터 돌출되어 각각 형성되어 있다. 각 디바이스 (54) 의 각 단자 (54a, 54b) 와, 고압 콘덴서 (56) 에 각각 접속된 프로브 카드 (57) 의 프로브 (57a, 57b) 가, 1 대 1 로 대응하도록 배치되어 있다.Probes 57a and 57b protrude from the lower surface of the probe card 57 so as to correspond one-to-one to the two terminals 54a and 54b of each device 54, respectively. Each terminal 54a, 54b of each device 54 and the probes 57a, 57b of the probe card 57 connected to the high voltage capacitor 56, respectively, are arrange | positioned so that it may correspond one-to-one.

고전압 전원 (55) 은, 일괄 인가 처리해야 할 디바이스 개수분의 복수의 각 고압 콘덴서 (56) 에 따른 충전 처리 능력이 있는 것을 선정한다.The high voltage power supply 55 selects one having a charge processing capability according to each of the plurality of high voltage capacitors 56 for the number of devices to be collectively applied.

고전압 출력부 및 GND 전압원에 접속되는 GND 전압 출력부는 각각, 하나 또는 복수의 검사 대상 디바이스 (54) 의 각 단자 (54a, 54b) 에 대하여 전기적으로 접속 가능하게 되어 있는 복수의 접촉 부재가 배치 형성된 접촉 수단을 갖고 있다. 이 접촉 수단은, 암에 복수의 접촉 부재를 고정시킨 머니퓰레이터와, 복수의 접촉 부재가 고정된 프로브 카드 (57) 중 어느 것이다. 접촉 부재로는, 방전열 내성의 인듐 또는 텅스텐의 재질을 사용한다. 여기서는, 접촉 수단으로서 프로브 카드 (57) 를 사용하고, 복수의 접촉 부재로서 프로브 (57a, 57b) 를 사용하고 있다. 프로브 카드 (57) 의 기판은, 고전압이 인가되기 때문에, 다층 배선 기판이 아니라, 방전 회피용의 표층 배선 기판으로 한다.GND voltage outputs connected to the high voltage output section and the GND voltage source are arranged in contact with a plurality of contact members arranged to be electrically connectable to respective terminals 54a and 54b of the one or the plurality of inspection target devices 54, respectively. I have the means. This contact means is any of the manipulator which fixed the some contact member to the arm, and the probe card 57 with which the several contact member was fixed. As the contact member, a material of indium or tungsten with discharge heat resistance is used. Here, the probe card 57 is used as the contact means, and the probes 57a and 57b are used as the plurality of contact members. Since the board | substrate of the probe card 57 is applied with high voltage, it is not a multilayer wiring board but a surface layer wiring board for discharge avoidance.

상기 구성에 의해, 도 15 에서는, 컨택트 스테이지 (53) 가 상측 위치에 있으며, 고압 콘덴서 (56) 로부터의 고전압이, 프로브 카드 (57) 의 고전압측의 프로브 (57a) 를 통하여 각 디바이스 (54) 의 단자 (54a) 에 인가되어 ESD 시험이 실시된다. 즉, 컨택트 스테이지 (53) 가 상측 위치에 있을 때에는 고압 콘덴서 (56) 에 대하여 고전압 전원 (55) 이 차단되고, 각 고압 콘덴서 (56) 로부터의 동일한 ESD 인가 전압 파형이 각 프로브 (57a) 로부터 각 디바이스 (54) 의 단자 (54a) 에 인가된다. 이 때, 각 디바이스 (54) 의 단자 (54b) 는 프로브 (57b) 를 통하여 접지되어 있다.With the above configuration, in FIG. 15, the contact stage 53 is in an upper position, and the high voltage from the high voltage condenser 56 passes through each device 54 through the probe 57a on the high voltage side of the probe card 57. Is applied to terminal 54a of to perform an ESD test. That is, when the contact stage 53 is in the upper position, the high voltage power supply 55 is cut off with respect to the high voltage capacitor 56, and the same ESD applied voltage waveform from each of the high voltage capacitors 56 is obtained from each probe 57a. Is applied to terminal 54a of device 54. At this time, the terminal 54b of each device 54 is grounded through the probe 57b.

도 16 에서는, 컨택트 스테이지 (53) 가 하측 위치에 있으며, 고전압 전원 (55) 으로부터의 고전압이 스위치 (52) 를 통하여 고압 콘덴서 (56) 에 충전된다. 즉, 컨택트 스테이지 (53) 가 하측 위치에 있을 때에는 프로브 (57a, 57b) 와 디바이스 (54) 의 각 단자 (54a, 54b) 가 이간되고, 고전압 전원 (55) 이 고압 콘덴서 (56) 에 접속되어 충전된다. In FIG. 16, the contact stage 53 is in the lower position, and the high voltage from the high voltage power supply 55 is charged to the high voltage condenser 56 via the switch 52. That is, when the contact stage 53 is in the lower position, the probes 57a and 57b and the terminals 54a and 54b of the device 54 are separated from each other, and the high voltage power supply 55 is connected to the high voltage capacitor 56. Is charged.

도 17 은 도 15 의 스위치 (52) 의 접점 사이 갭을 나타내고 있으며, 점선이 컨택트 스테이지 (53) 의 하측 위치이고, 실선이 컨택트 스테이지 (53) 의 상측 위치를 나타내는 도면이다. FIG. 17 shows a gap between the contacts of the switch 52 in FIG. 15, the dotted line is the lower position of the contact stage 53, and the solid line is the upper position of the contact stage 53.

도 17 에 있어서, 갭 길이 A 는 프로브 (57a, 57b) 의 컨택트 높이이고, 갭 길이 B 는 스위치 (52) 의 접점 (52a, 52b) 의 컨택트 높이이다. 이 프로브 (57a, 57b) 는, 소정의 스트로크 범위에서, 스프링이나 탄성체 등에 의해 일정 탄성력으로 탄성 지지되어 디바이스 (54) 의 각 단자 (54a, 54b) 와 접촉한다. 또, 스위치 (52) 의 접점 (52a, 52b) 도, 소정의 스트로크 범위에서, 스프링이나 탄성체 등에 의해 일정 탄성력으로 탄성 지지되어 서로 접속된다.In FIG. 17, the gap length A is the contact height of the probes 57a and 57b, and the gap length B is the contact height of the contacts 52a and 52b of the switch 52. The probes 57a and 57b are elastically supported with a predetermined elastic force by a spring, an elastic body, or the like in a predetermined stroke range, and are in contact with the terminals 54a and 54b of the device 54. In addition, the contacts 52a and 52b of the switch 52 are also elastically supported by a constant elastic force and connected to each other by a spring, an elastic body, or the like in a predetermined stroke range.

컨택트 스테이지 (53) 의 상하 동작에 의한 도전 부재 사이 거리 (프로브 (57a, 57b) 와 디바이스 (54) 의 각 단자 (54a, 54b) 의 거리나, 스위치 (52) 의 접점 사이 거리) 에 대한 방전 한계값의 관계를 파셴의 법칙으로부터 계산으로 구한 이론값과, ESD 시험을 실제로 실시하여 구한 실측값을 연결한 최단 거리의 라인을, 도전 부재 사이 거리의 설계값에 사용하고 있다.Discharge with respect to the distance between the conductive members by the vertical operation of the contact stage 53 (the distance between the probes 57a and 57b and the respective terminals 54a and 54b of the device 54 and the contact between the contacts of the switch 52) The line of the shortest distance which connected the theoretical value which calculated | required the relationship of a limit value from Paschen's law and the actual value calculated | required by actually performing an ESD test is used for the design value of the distance between electrically conductive members.

반도체 웨이퍼 (8) 의 자동 반송 장치의 프로버를 구성하는 컨택트 스테이지 (53) 는, 원래 복수의 검사 대상의 디바이스 (54) (또는 반도체 웨이퍼 (8)) 를 흡착하여 상하동을 할 뿐만 아니라, 다음의 복수의 검사 대상의 디바이스 (54) 의 ESD 검사를 실시하기 위해 평면을 수평 이동함과 함께 수직 이동한다. 컨택트 스테이지 (53) 의 상하 동작 (수직 이동) 이, ESD 회로에 필요한 고내압 릴레이 (수은 릴레이) 의 동작에 대응하고 있고, 전기적 회로 동작을 대체하고 있다.The contact stage 53 constituting the prober of the automatic transfer device of the semiconductor wafer 8 not only adsorbs the plurality of inspection target devices 54 (or the semiconductor wafer 8) but also moves up and down, The plane is vertically moved along with the horizontal plane to perform an ESD test of the plurality of inspection target devices 54. The vertical operation (vertical movement) of the contact stage 53 corresponds to the operation of the high withstand voltage relay (mercury relay) required for the ESD circuit, and replaces the electrical circuit operation.

이상에 의해, 본 실시형태 3 에 의하면, 컨택트 스테이지 (53) 의 상하 동작에 의해 스위치 (52) 가 온/오프로 되어 고압 콘덴서 (56) 를 충전/방전하고, 검사 대상의 디바이스 (54) 의 ESD 검사를 실시하기 때문에, 검사 대상의 디바이스 (54) 가 많을수록 많은 고내압 릴레이 (수은 릴레이) 를 불필요하게 할 수 있음과 함께, 이것을 구동시키는 전원 및 ESD 컨트롤러도 불필요하게 할 수 있다.As described above, according to the third embodiment, the switch 52 is turned on / off by the vertical operation of the contact stage 53 to charge / discharge the high-voltage capacitor 56 and the device 54 to be inspected. Since the ESD inspection is carried out, more high-voltage relays (mercury relays) can be made unnecessary as there are more devices 54 to be inspected, and the power supply and ESD controller for driving them can be made unnecessary.

본 실시형태 3 에 있어서도, 상기 실시형태 1, 2 의 경우와 동일하게, 양산시에 검사 대상의 복수 개의 디바이스 (6) 에 대하여 일괄적으로, 규격에 적합한 ESD 인가 전압 파형으로 명확하고 정확하게 고전압 인가 시험을 실시함으로써, 고전압 검사를 대폭 효율적으로 실시할 수 있다.Also in the third embodiment, similarly to the first and second embodiments, the high-voltage application test is clearly and accurately performed on the plurality of devices 6 to be inspected at the time of mass production with an ESD-applied voltage waveform conforming to the standard. By doing this, the high voltage inspection can be performed significantly efficiently.

또한, 본 실시형태 3 에서는, 하나의 고압 콘덴서 (56) 에 대하여 프로브 (57a, 57b) 와 디바이스 (54) 의 각 단자 (54a, 54b) 가 각각 1 대 1 대응하도록 구성하고 있는데, 검사 대상의 디바이스 개수분만큼 이것에 1 대 1 대응하도록 고압 콘덴서 (56) 의 수가 설정되어 있다.In addition, in the third embodiment, the probes 57a and 57b and the terminals 54a and 54b of the device 54 correspond to the one high voltage capacitor 56 one to one, respectively. The number of the high voltage capacitors 56 is set so as to correspond one to one for the number of devices.

또한, 본 실시형태 3 에서는, 컨택트 스테이지 (53) 의 상하 동작에 의해 스위치 (52) 를 온·오프로 하여 고압 콘덴서 (56) 의 충전/방전을 제어하였지만, 이것에 한정되지 않고, ESD 시험 장치 (1E) 에 있어서, 스위치 (52) 대신에, 도 18 의 절연 가스 충전 스위치 (61) 로 해도 된다. 절연 가스 충전 스위치 (61) 는, 고전압을 위해, 스위치 접점이 수용되는 밀폐 공간 내의 접점 사이에 아크를 일으켜도 절연 내성이 높은 가스를 그 밀폐 공간 내에 충전하므로, 장수명이 된다.In addition, although the charge / discharge of the high voltage capacitor 56 was controlled by turning the switch 52 on and off by the vertical operation of the contact stage 53 in this Embodiment 3, it is not limited to this, ESD test apparatus In 1E, instead of the switch 52, the insulation gas charging switch 61 of FIG. 18 may be used. The insulation gas charging switch 61 fills the gas with high insulation resistance in the hermetic space even if an arc is generated between the contacts in the hermetic space in which the switch contact is accommodated for high voltage, thereby achieving a long life.

고전압차가 있는 상태에서, 스위치 (52) (또는 컨택트 프로브 사이) 의 전기적 개폐를 실시하면, 광이나 열을 방사하는 방전 현상을 확인할 수 있다. 스위치 (52) (또는 컨택트 프로브 사이) 에서 방전이 일어난 경우, 기중 방전에 의한 발열이 스위치 (52) 의 접점에서 일어나기 때문에, 이 방전열에 의해, 접촉면이 산화되어, 전기적인 접촉 자체가 곤란해지거나, 스위치 (52) 의 접촉 저항의 변화에 의해 규격에 따른 ESD 인가를 계속할 수 없게 된다.When the switch 52 (or between contact probes) is electrically opened and closed in a state where there is a high voltage difference, the discharge phenomenon of emitting light or heat can be confirmed. When discharge occurs in the switch 52 (or between contact probes), since heat generation due to air discharge occurs at the contacts of the switch 52, the heat of discharge causes the contact surface to be oxidized, which makes the electrical contact itself difficult. The change in the contact resistance of the switch 52 makes it impossible to continue the ESD application according to the standard.

상기 고전압의 방전 임계값은, 인가 전압이나 스위치의 접점 사이 거리, 온도·습도 등에 따라 변화한다. 현행 기술로서, 고전압 설비에 있어서의 절연 개폐 장치 등의 전력 기기의 절연 매체나 소호 (消弧) 매체로서 이용되는 고절연성을 갖는 가스를 사용하는 것이 알려져 있지만, 동일한 수법으로서 스위치 접점 지점을 밀폐하고 절연성 가스를 충전함으로써, 절연 가스 충전 스위치 (61) 와 같이 스위치의 보호를 목적으로 한 대책이 가능해진다.The discharge threshold of the high voltage changes depending on the applied voltage, the distance between the contacts of the switch, temperature, humidity, and the like. As the current technology, it is known to use a gas having a high insulating property used as an insulation medium of a power device such as an insulation switchgear in a high voltage facility or as a subtle medium, but the switch contact point is sealed by the same technique. By filling the insulating gas, a countermeasure for the protection of the switch can be obtained as with the insulating gas charging switch 61.

컨택트 프로브부의 보호로는, 프로브의 표면 산화에 의한 접촉 저항의 증대에 대하여, 바늘 끝의 모니터링과 정기적인 연마 처리에 의해 규격에 기초한 ESD 인가를 계속한다. 또는, 유해성이 없는 가스이면, 컨택트 부분에 상시 이 기체를 분사하는 것도 유효한 수단이다.As the protection of the contact probe part, ESD application based on the specification is continued by monitoring the needle tip and performing regular polishing treatments against an increase in contact resistance due to surface oxidation of the probe. Alternatively, as long as the gas is not harmful, spraying the gas on the contact portion at all times is also an effective means.

또한, 본 실시형태 3 에서는, 컨택트 스테이지 (53) (웨이퍼 프로버) 의 상하 동작에 의해 스위치 (52) 를 온·오프로 하여 고압 콘덴서 (56) 의 충전/방전을 제어하였지만, 이것에 한정되지 않고, 도 19 에서는, ESD 시험 장치 (1F) 에 있어서, 스위치 (52) 대신에, 컨택트 스테이지 (53) 의 상하 동작을 실시하는 구동원으로서의 축 (71) 및 이것을 상하 구동시키는 랙과 피니언 (72) 이 형성되고, 축 (71) 의 선단부 (하단면) 에 스위치 (73) 를 형성해도 된다. 즉, 반도체 웨이퍼 (58) 가 상면에 고정된 컨택트 스테이지 (53) 를 상하 동작시키는 샤프트 (축 (71)) 의 하단면에 스위치 (73) 를 형성해도 된다. 컨택트 스테이지 (53) 가 축 (71) 과 함께 하측으로 움직였을 때에 스위치 (73) 가 온으로 되어 고전압 전원 (55) 이 고압 콘덴서 (56) 를 충전한다. 또, 컨택트 스테이지 (53) 가 축 (71) 과 함께 상측으로 움직였을 때에 스위치 (73) 는 오프로 되어 고전압 전원 (55) 과 고압 콘덴서 (56) 가 차단되고, ESD 시험이 실행된다.In addition, in this Embodiment 3, although the switch 52 was turned on and off by the up-down operation of the contact stage 53 (wafer prober), the charge / discharge of the high voltage condenser 56 was controlled, but it is not limited to this. In addition, in FIG. 19, in the ESD test apparatus 1F, instead of the switch 52, the shaft 71 as a drive source for performing the vertical operation of the contact stage 53, and the rack and pinion 72 for vertically driving it May be formed and the switch 73 may be formed in the front-end | tip part (lower end surface) of the shaft 71. FIG. That is, you may form the switch 73 in the lower end surface of the shaft (shaft 71) which vertically operates the contact stage 53 which the semiconductor wafer 58 fixed to the upper surface. When the contact stage 53 moves downward with the shaft 71, the switch 73 is turned on so that the high voltage power supply 55 charges the high voltage condenser 56. Moreover, when the contact stage 53 moves upward with the shaft 71, the switch 73 is turned off, the high voltage power supply 55 and the high voltage capacitor 56 are cut off, and an ESD test is performed.

또한, 본 실시형태 3 에서는, 컨택트 스테이지 (53) (웨이퍼 프로버) 의 상하 동작에 의해 스위치 (52) 를 온·오프로 하여 고압 콘덴서 (56) 의 충전/방전을 제어하였지만, 이것에 한정되지 않고, 도 20 에서는, ESD 시험 장치 (1G) 에 있어서, 토대 (51) 상의 스위치 (52) 의 접점 (52a) 이 접지되고, 컨택트 스테이지 (53) 측의 스위치 (52) 의 접점 (52b) 에 5 V 정도의 전압원이 접속되어 있고, 이 5 V 정도의 저전압원 (82) 이 고내압 트랜지스터 (81) (절연 게이트 바이폴러 트랜지스터 (IGBT)) 의 제어 단자에 접속되고, 고전압 전원 (55) 이 고내압 트랜지스터 (81) 를 통하여 고압 콘덴서 (56) 에 접속되어 있다. 스위치 (52) 가 온으로 됨으로써 5 V 정도의 저전압원 (82) 이 기능하고, 고내압 트랜지스터 (81) (절연 게이트 바이폴러 트랜지스터 (IGBT)) 가 온으로 되어, 고전압 전원 (55) 으로부터의 고전압이 고압 콘덴서 (56) 에 충전된다. 또, 스위치 (52) 가 오프로 되면, 고압 콘덴서 (56) 에 충전된 고전압이 ESD 인가 전압 파형으로서 각 디바이스 (54) 의 각 단자 (54a) 에 인가된다. 이 때, 저전압원 (82) 이 기능하지 않으며, 이로써 고내압 트랜지스터 (81) (절연 게이트 바이폴러 트랜지스터 (IGBT)) 가 오프로 되어, 고압 콘덴서 (56) 에 대하여 고전압 전원 (55) 이 차단 상태로 되어 있다. 이 장점은, 도 17 의 경우와 비교하여, 수천 V 의 고전압이 장치의 스위치 (52) 에 직접 인가되지 않아, 안전하고 고수명이다. In addition, in this Embodiment 3, although the switch 52 was turned on and off by the up-down operation of the contact stage 53 (wafer prober), the charge / discharge of the high voltage condenser 56 was controlled, but it is not limited to this. In addition, in FIG. 20, in the ESD test apparatus 1G, the contact 52a of the switch 52 on the base 51 is grounded, and to the contact 52b of the switch 52 on the contact stage 53 side. A voltage source of about 5 V is connected, the low voltage source 82 of about 5 V is connected to the control terminal of the high breakdown voltage transistor 81 (insulated gate bipolar transistor (IGBT)), and the high voltage power source 55 is connected. It is connected to the high voltage capacitor 56 via the high breakdown voltage transistor 81. When the switch 52 is turned on, the low voltage source 82 of about 5 V functions, and the high breakdown voltage transistor 81 (insulated gate bipolar transistor (IGBT)) is turned on, and the high voltage from the high voltage power supply 55 is turned on. The high pressure condenser 56 is charged. In addition, when the switch 52 is turned off, the high voltage charged in the high voltage capacitor 56 is applied to each terminal 54a of each device 54 as an ESD applied voltage waveform. At this time, the low voltage source 82 does not function, thereby turning off the high breakdown voltage transistor 81 (insulated gate bipolar transistor IGBT), so that the high voltage power supply 55 is cut off with respect to the high voltage capacitor 56. It is. This advantage is comparable to the case of Fig. 17, where thousands of high voltages are not directly applied to the switch 52 of the device, which is safe and long life.

또한, 본 실시형태 3 에서는, 특별히 설명하지 않았지만, 상기 실시형태 2 의 참고예를 적용할 수 있다. 즉, 고전압 전원 (55) 은, 컨택트 스테이지 (53) (웨이퍼 프로버) 상에 반도체 웨이퍼를 탑재하고, 이 반도체 웨이퍼에 배치 형성된 복수의 검사 대상 디바이스 (54) 의 다이오드 구조에 대하여 역바이어스가 되도록 부의 고전압을 인가한다. 이 경우, 반도체 웨이퍼에 배치된 복수의 검사 대상 디바이스 사이가 GND 전위로 단락 처리되어 있다. 또한, 반도체 웨이퍼의 도전 외주부가 전기적으로 GND 전위로 단락 처리되고, 복수의 검사 대상 디바이스 (54) 사이에서 단락된 GND 전위와, 반도체 웨이퍼의 도전 외주부가 전기적으로 접속되는 컨택트 스테이지 (53) 의 상면 도전층의 GND 전위와, 고압 콘덴서 (56) 및 고전압 출력부로 이루어지는 ESD 회로의 GND 전위를 공통 GND 전위로 하여 접속시킴으로써, 복수의 검사 대상 디바이스 (54) 의 GND 단자에 대한 접속 처리를 불필요하게 하도록 해도 된다.In addition, in this Embodiment 3, although it did not describe in particular, the reference example of the said Embodiment 2 is applicable. That is, the high voltage power supply 55 mounts a semiconductor wafer on the contact stage 53 (wafer prober), and has a reverse bias with respect to the diode structures of the plurality of inspection target devices 54 formed on the semiconductor wafer. Apply negative high voltage. In this case, the plurality of inspection target devices arranged on the semiconductor wafer are short-circuited to the GND potential. In addition, the conductive outer peripheral portion of the semiconductor wafer is electrically shorted to the GND potential, and the GND potential shorted between the plurality of inspection target devices 54 and the upper surface of the contact stage 53 to which the conductive outer peripheral portion of the semiconductor wafer is electrically connected. By connecting the GND potential of the conductive layer and the GND potential of the ESD circuit composed of the high voltage capacitor 56 and the high voltage output unit as the common GND potential, the connection processing to the GND terminals of the plurality of inspection target devices 54 is unnecessary. You may also

또한, 본 실시형태 3에서는, 특별히 설명하지 않았지만, 상기 실시형태 1 의 참고예를 적용할 수 있다. 상기 실시형태 1 의 고내압 릴레이 (3) 및 그 구동 전원, ESD 컨트롤러 (9) 대신에, 본 실시형태 3 의 스위치 (52) 와 컨택트 스테이지 (53) 의 상하동 기구 및 그 주변 제어 회로를 사용함으로써, 수은을 사용한 고내압 릴레이 (3) 를 사용하지 않고, 상기 실시형태 1 의 참고예를 적용할 수 있다. 즉, 컨택트 스테이지 (53) (웨이퍼 프로버) 상에 반도체 웨이퍼를 탑재하고, 이 반도체 웨이퍼에 배치된 복수의 검사 대상 디바이스 (54) 에 대한 접속 처리는 프로버를 사용하여 연속적으로 실시한다. 컴퓨터 시스템이, 컨택트 스테이지 (53) 의 상하 동작을 제어함과 함께 프로버의 동작을 제어하고, 복수의 검사 대상 디바이스 (54) 의 어드레스를 나타내는 웨이퍼 맵에 기초하여 프로빙 제어를 실시하는 것이다. 고전압 전원 (55) 은 GND 전위에 대하여 정전원과 부전원을 탑재하고, 정전원과 부전원이 전환 가능하게 구성되고, 복수의 검사 대상 디바이스 (54) 에 대하여 순방향 바이어스와 역방향 바이어스가 전환 가능하게 구성되어 있다.In addition, in this Embodiment 3, although it did not describe in particular, the reference example of the said Embodiment 1 is applicable. Instead of the high voltage resistance relay 3 of the first embodiment and its driving power supply, the ESD controller 9, by using the up / down mechanism of the switch 52 and the contact stage 53 of the third embodiment and the peripheral control circuit thereof The reference example of Embodiment 1 can be applied without using the high withstand voltage relay 3 using mercury. That is, the semiconductor wafer is mounted on the contact stage 53 (wafer prober), and the connection processing to the plurality of inspection target devices 54 arranged on the semiconductor wafer is continuously performed using the prober. The computer system controls the up and down operation of the contact stage 53, controls the operation of the prober, and performs probing control based on the wafer map indicating the addresses of the plurality of inspection target devices 54. The high voltage power supply 55 is equipped with an electrostatic source and a sub power supply with respect to the GND potential, and is configured such that the electrostatic source and the sub power supply are switchable, and the forward bias and the reverse bias can be switched with respect to the plurality of inspection target devices 54. Consists of.

또한, 본 실시형태 3 에서는, 특별히 상세하게는 설명하지 않았지만, 반도체 시험 장치의 수직 방향 및 수평 방향으로 진폭하는 컨택트 스테이지 (53) 를 갖는 장치에 있어서, 이 진폭 동작이 ESD 인가에 필요한 전기적 회로 동작을 대체하고 있다. 컨택트 스테이지 (53) 의 진폭 기구가, ESD 인가 회로에 필요한 스위칭 기구이다. 고내압 릴레이 (3) 와, 이 동작에 필요한 타이밍 컨트롤러인 ESD 컨트롤러 (9) 와 고내압 릴레이 구동 전원을 필요로 하지 않는다. 스위치 (52) 를 공용하고, 디바이스 (54) 에 대하여 ESD 인가를 실시하기 위한 배선과 고압 콘덴서 (56) 를 증가시킴으로써 디바이스 다수 개 일괄 처리를 실현할 수 있다. 스위치 (52) 는 복수 개의 인가 대상에 대하여, 일률적으로 동기 제어가 된다. 고전압 출력부를 프로브 카드 (57) 의 구성으로 하고, 디바이스 (54) 를 웨이퍼 상태에서 처리한다. 전술하였지만, 컨택트 스테이지 (53) 를 구동시키는 샤프트의 단면에 스위치 기구를 구비하고 있다. 컨택트 스테이지 (53) 의 진폭 동작에 의해, 고전압 전원 (55) 으로부터 고내압 콘덴서 (56) 에 충전하는 기능이다. 컨택트 스테이지 (53) 의 진폭 동작에 의해, 고내압 콘덴서 (56) 에 충전된 전하를 디바이스 (54) 에 통전시킨다. 컨택트 스테이지 (53) 의 상하 동작 자체가 ESD 인가의 스위칭 기구이다. 스위치 (52) 의 접점이나 프로브 (57a, 57b) 와 각 단자 (54a, 54b) 의 갭 길이는, 컨택트 스테이지 (53) 의 진폭 거리에 따라 결정된다. 스위치 (52) 의 접점이나 프로브 (57a, 57b) 와 각 단자 (54a, 54b) 의 갭 길이는, 고전압 방전을 회피하기 위한 기준으로서 파셴에 따른 계산값으로부터 결정된다. 스위치 (52) 는, 절연 내성이 높은 가스를 충전하고, 밀폐된 상태로 설치해도 된다. In addition, although not specifically demonstrated in this Embodiment 3, the apparatus which has the contact stage 53 which amplitudes in the vertical direction and the horizontal direction of a semiconductor test apparatus WHEREIN: The electrical circuit operation | movement which this amplitude operation requires for ESD application is required. Is replacing. The amplitude mechanism of the contact stage 53 is a switching mechanism required for the ESD application circuit. The high voltage resistance relay 3, the ESD controller 9 which is a timing controller required for this operation, and the high voltage resistance relay drive power supply are not required. The batch processing of a plurality of devices can be realized by sharing the switch 52 and increasing the wiring and the high voltage capacitor 56 for applying the ESD to the device 54. The switch 52 is a synchronous control uniformly with respect to a some application object. The high voltage output unit is configured as a probe card 57, and the device 54 is processed in a wafer state. As mentioned above, the switch mechanism is provided in the end surface of the shaft which drives the contact stage 53. As shown in FIG. It is a function to charge the high breakdown voltage capacitor 56 from the high voltage power supply 55 by the amplitude operation of the contact stage 53. By the amplitude operation of the contact stage 53, the electric charges charged in the high withstand voltage capacitor 56 are energized to the device 54. The vertical operation itself of the contact stage 53 is a switching mechanism of ESD application. The contact point of the switch 52 and the gap length of the probes 57a and 57b and each terminal 54a and 54b are determined according to the amplitude distance of the contact stage 53. The gaps between the contacts of the switch 52 and the probes 57a and 57b and the respective terminals 54a and 54b are determined from calculated values according to Paschen as a reference for avoiding high voltage discharge. The switch 52 may be installed in a sealed state by filling a gas having high insulation resistance.

이상과 같이, 본 발명의 바람직한 실시형태 1 ∼ 3 을 사용하여 본 발명을 예시해 왔지만, 본 발명은, 이 실시형태 1 ∼ 3 에 한정하여 해석되어야 하는 것은 아니다. 본 발명은, 특허청구의 범위에 의해서만 그 범위가 해석되어야 함을 이해한다. 당업자는, 본 발명의 구체적인 바람직한 실시형태 1 ∼ 3 의 기재로부터, 본 발명의 기재 및 기술 상식에 기초하여 등가의 범위를 실시할 수 있음을 이해한다. 본 명세서에 있어서 인용한 특허, 특허출원 및 문헌은, 그 내용 자체가 구체적으로 본 명세서에 기재되어 있는 것과 동일하게 그 내용이 본 명세서에 대한 참고로서 원용되어야 함을 이해한다.As mentioned above, although this invention was illustrated using preferable Embodiment 1-3 of this invention, this invention is not limited to these Embodiment 1-3, and should not be interpreted. It is to be understood that the present invention should be interpreted only by the scope of the claims. Those skilled in the art understand from the description of the specific preferred embodiments 1 to 3 of the present invention based on the description of the present invention and technical common sense. It is understood that the patents, patent applications, and documents cited in the present specification should be incorporated by reference in the present specification in the same manner as the contents themselves are specifically described in the present specification.

본 발명은, 예를 들어 LSI 소자나, LED 소자 및 레이저 소자 등의 발광 소자 등의 검사 대상 디바이스에 대하여 ESD 내성을 검사하는 ESD 시험 장치를 사용하여 고전압 인가 검사를 실시하는 고전압 검사 장치의 분야에 있어서, 검사 대상의 복수 개의 디바이스에 대하여 일괄적으로, 규격에 적합한 전류 파형 (또는 전압 파형) 으로 명확하고 정확하게 고전압 인가 시험을 실시함으로써, 고전압 검사를 대폭 효율적으로 실시할 수 있다.The present invention is, for example, in the field of a high voltage inspection apparatus for performing a high voltage application test using an ESD test apparatus for inspecting ESD resistance of a device to be inspected, such as an LSI element, a light emitting element such as an LED element or a laser element. Therefore, the high voltage test can be performed efficiently and efficiently by collectively and performing a high voltage application test with a current waveform (or voltage waveform) conforming to a standard for a plurality of devices to be inspected.

1, 1A ∼ 1G : ESD 시험 장치
2, 2C : 고전압 전원
3 : 고내압 릴레이
4 : 고압 콘덴서
5 : 인가 저항
6 : 검사 대상 디바이스
6a, 6b : 단자
7 : 웨이퍼 스테이지
8 : 반도체 웨이퍼
9 : ESD 컨트롤러
10, 10C : ESD 회로
11 : 반도체 칩
12, 12a, 12b : 단자
13 : 프로브
20 : 프로버 (자동 반송 장치)
21 : ESD 기판 상자
21a : 배선 출력부
22 : 프로브 카드 (접촉 수단)
22a, 22b : 프로브 (접촉 부재)
23 : 배선
24 : 커넥터
25 : 중앙 원형부
31 : ESD 기판
32 : 중앙 원형부
41 : 웨이퍼 스테이지 절연층
42 : 웨이퍼 스테이지 도전층
51 : 토대
52 : 스위치
52a : 일방 접점
52b : 타방 접점
53 : 컨택트 스테이지
54a, 54b : 단자
54 : 검사 대상의 디바이스
55 : 고전압 전원
56 : 고압 콘덴서
57 : 프로브 카드
57a, 57b : 프로브
58 : 반도체 웨이퍼
61 : 절연 가스 충전 스위치
71 : 베어링
72 : 랙 피니언
73 : 스위치
81 : 고내압 트랜지스터 (절연 게이트 바이폴러 트랜지스터 (IGBT))
82 : 저전압원
100 : 종래형의 ESD 시험 장치
101 : 고전압 전원
102 : 충전용 고내압 릴레이
103 : 방전용 고내압 릴레이
104 : 인가 저항
105 : 검사 대상 디바이스
106 : 고압 콘덴서
107 : 타이밍 컨트롤러
200 : 정전기 방전 시험용 지그
206 : 건 유지구
201 : 전자 부품
202 : 프린트 배선판
202a : 배선 패턴
203 : 도전 플레이트
204 : 프린트판 지지구
205 : 정전기 발생 건
PC : 퍼스널 컴퓨터1, 1A to 1G: ESD test device
2, 2C: high voltage power
3: high breakdown voltage relay
4: high pressure condenser
5: applied resistance
6: Inspection target device
6a, 6b: terminal
7: wafer stage
8: semiconductor wafer
9: ESD controller
10, 10C: ESD circuit
11: semiconductor chip
12, 12a, 12b: terminal
13: probe
20: prober (automatic conveying device)
21: ESD board box
21a: wiring output unit
22: probe card (contact means)
22a, 22b: probe (contact member)
23: wiring
24: connector
25: center circular part
31: ESD board
32: center circular part
41: wafer stage insulating layer
42: wafer stage conductive layer
51: Foundation
52: Switch
52a: one-way contact
52b: other contact
53: contact stage
54a, 54b: terminal
54: device to be inspected
55 high voltage power supply
56: high pressure condenser
57: probe card
57a, 57b: probe
58: semiconductor wafer
61: Insulated Gas Charging Switch
71: bearing
72: rack pinion
73: switch
81: high breakdown voltage transistor (insulated gate bipolar transistor (IGBT))
82: low voltage source
100: conventional ESD test apparatus
101: high voltage power supply
102: high voltage withstand relay
103: high withstand voltage relay for discharge
104: applied resistance
105: inspection target device
106: high pressure condenser
107: Timing Controller
200: jig for electrostatic discharge test
206: gun holder
201: Electronic Components
202: printed wiring board
202a: wiring pattern
203: conductive plate
204: printing plate support
205: Static electricity gun
PC: Personal Computer

Claims

A high voltage inspection device for inspecting ESD resistance of a plurality of inspection target devices,
A high voltage inspecting apparatus having a high voltage power supply for outputting a predetermined high voltage and an ESD circuit for simultaneously applying to each of the plurality of inspection target devices independently of each of the predetermined high voltages from the plurality of high voltage capacitance means accumulated from the high voltage power supply. .

A high voltage inspection device for inspecting ESD resistance of a plurality of inspection target devices,
The reverse bias is applied to each diode structure of the plurality of inspection target devices formed on the semiconductor wafer independently of the high voltage power supply for outputting the predetermined negative high voltage and the high voltage of each predetermined negative portion from the high voltage power supply. A high voltage inspection device having an ESD circuit applied at the same time as possible.

In the high voltage test device for testing the ESD immunity of one or a plurality of devices to be tested,
The switch means is turned on / off by the vertical operation of the contact stage on which the one or the plurality of inspection target devices are mounted, thereby charging the high voltage of each high voltage capacity means corresponding to one or a plurality of inspection target devices one-to-one. High-voltage inspection apparatus which discharges and performs ESD inspection of the said one or some test subject device by the discharge from each high voltage capacitance means.

The method of claim 3, wherein
A high voltage power source for outputting a predetermined high voltage, one or a plurality of said high voltage capacitor means for accumulating a predetermined high voltage from said high voltage power source, and one or more outputting a predetermined high voltage from said one or a plurality of high voltage capacitor means A first voltage having a high voltage output portion of the first and second high voltage output portions and the respective terminals of the one or more inspection target devices and connecting the one or more high voltage capacitance means to the high voltage power supply side by the switch means. And a second operation of disconnecting the one or the plurality of high voltage capacitive means and the high voltage power supply by the switch means, and connecting the high voltage output unit to each terminal of the one or the plurality of inspection target devices. The high voltage test | inspection apparatus switched by the up-down operation of a contact stage.

3. The method according to claim 1 or 2,
The switch means is turned on / off by the vertical operation of the contact stage equipped with the plurality of inspection target devices, and charges / discharges the high voltage of each of the high voltage capacitance means corresponding one to one to the plurality of inspection target devices, The high voltage test | inspection apparatus which performs ESD test of the said some test | inspection device by the discharge from each high voltage capacitance means.

The method of claim 5, wherein
A high voltage power source for outputting a predetermined high voltage, one or a plurality of said high voltage capacitor means for accumulating a predetermined high voltage from said high voltage power source, and one or more outputting a predetermined high voltage from said one or a plurality of high voltage capacitor means A first voltage having a high voltage output portion of the first and second high voltage output portions and the respective terminals of the one or more inspection target devices and connecting the one or more high voltage capacitance means to the high voltage power supply side by the switch means. And a second operation of disconnecting the one or the plurality of high voltage capacitive means and the high voltage power supply by the switch means, and connecting the high voltage output unit to each terminal of the one or the plurality of inspection target devices. The high voltage test | inspection apparatus switched by the up-down operation of a contact stage.

3. The method according to claim 1 or 2,
The ESD circuit has the same circuit configuration as the number of devices for which the predetermined high voltage is to be collectively applied and processed.

The method of claim 7, wherein
The ESD circuit,
A plurality of high voltage capacitive means for accumulating a predetermined high voltage from said high voltage power supply, a plurality of high voltage output parts for outputting respective predetermined high voltages from the plurality of high voltage capacitive means through respective resistors, and a plurality of high voltage capacities And a plurality of switching means for switching the means so as to be respectively connected to the high voltage power supply side or respectively to the high voltage output side.

The method of claim 8,
The same circuit configuration has a number of devices to be subjected to the batch application process independently of the circuit from the high voltage capacitance means to the switching means and through the resistor to the high voltage output unit.

5. The method of claim 4,
And the high voltage power supply selects one having a charge processing capability according to the plurality of high voltage capacity means for the number of devices to be subjected to a batch application process.

The method of claim 8,
And the high voltage power supply selects one having a charge processing capability according to the plurality of high voltage capacity means for the number of devices to be subjected to a batch application process.

The method of claim 8,
The high voltage test | inspection apparatus which has two or more ESD board | substrates which mount one or more said same circuit structures.

13. The method of claim 12,
And one or more of the ESD substrates within the casing.

13. The method of claim 12,
The plurality of ESD boards are erected and disposed radially with the center circular part disposed, and each output terminal of a plurality of the same circuit configurations in the plurality of ESD boards is formed toward the center circular part side, respectively, and the plurality of the same circuit configurations The high voltage test | inspection apparatus is comprised so that each of the said some high voltage output part from each output terminal of the electrical connection with respect to each terminal of the said some test | inspection device provided below the center circular part is possible.

The method of claim 13,
The plurality of casings are disposed radially with empty center circular portions, and each output terminal in a plurality of identical circuit configurations of a plurality of ESD substrates housed in the plurality of casings is formed toward the center circular portion side, respectively, The high voltage test | inspection apparatus is comprised so that each of the said some high voltage output part from each output terminal of the same circuit structure can be electrically connected with respect to each terminal of the said some test | inspection device provided below the center circular part.

15. The method of claim 14,
The distances including the independent wirings for the number of devices to be subjected to the batch application process from the respective output terminals of the plurality of identical circuit configurations to each of the plurality of inspection target devices passing through each of the high voltage output units are all the same distance, And the same ESD applied voltage waveform from the high voltage power supply is simultaneously applied to the plurality of inspection target devices, respectively.

17. The method of claim 16,
A plurality of wirings from each of the high voltage output terminals and the GND output terminal having the same circuit configuration are connected to the upper surface, and the GND voltage output portion connected to the high voltage output portion and the GND voltage source respectively corresponds to the plurality of wirings on the lower surface. And a contact means having a plurality of contact members arranged so as to be electrically connected to respective terminals of the plurality of inspection target devices.

The method of claim 17,
The said contact means is any one of the manipulator which fixed the some contact member to the arm, and the probe card in which the several contact member was fixed.

5. The method of claim 4,
GND voltage output part connected to said high voltage output part and GND voltage source, respectively, has high voltage test | inspection which has the contact means by which the several contact member arrange | positioned by the said terminal of the said one or several test target device was arrange | positioned, and was formed. Device.

The method of claim 19,
The said contact means is any one of the manipulator which fixed the some contact member to the arm, and the probe card in which the several contact member was fixed.

3. The method according to claim 1 or 2,
The minimum design value of the distance between the conductive members is obtained by a line with the shortest distance connecting the theoretical value obtained by calculating the relationship between the discharge limit value with respect to the distance between the conductive members from Paschen's law and the actual measured value obtained by actually performing the ESD test. Used, high voltage inspection device.

The method according to claim 1 or 4,
And the high voltage power supply applies a negative high voltage so as to be reverse biased with respect to the diode structures of the plurality of inspection target devices formed on the semiconductor wafer.

The method according to any one of claims 1 to 3,
The high voltage test | inspection apparatus which performs the connection process with respect to the some test object device arrange | positioned at a semiconductor wafer continuously using an automatic conveyance apparatus.

13. The method of claim 12,
The said ESD board | substrate has a socket part for component replacement.

The method of claim 17,
The said contact member is a high voltage test | inspection apparatus using the material of indium or tungsten of discharge heat tolerance.

The method of claim 19,
The said contact member is a high voltage test | inspection apparatus using the material of indium or tungsten of discharge heat tolerance.

The method of claim 18,
The board | substrate of the said probe card is a high-voltage inspection apparatus which is a surface layer wiring board for discharge avoidance.

21. The method of claim 20,
The board | substrate of the said probe card is a high-voltage inspection apparatus which is a surface layer wiring board for discharge avoidance.

The method of claim 3, wherein
The line of the shortest distance which connects the theoretical value which calculated | required the relationship of the discharge limit value with respect to the distance between the conductive members by the vertical motion of the said contact stage from Paschen's law, and the actual value calculated | required by actually performing an ESD test, The high voltage test | inspection apparatus used for the minimum design value of the distance between electrically conductive members.

The method of claim 17,
The contact member maintains a distance between contact members for avoiding discharge.

The method of claim 18,
A means for monitoring the ESD applied voltage waveform from the high voltage power supply, wherein the round pin connector is formed at the mounting source of the contact member of the substrate of the probe card.

The method according to claim 1 or 4,
The high voltage power supply includes a positive power supply and a negative power supply with respect to a GND potential, the electrostatic source and the sub power supply are switchable, and a forward bias and a reverse bias can be switched with respect to the plurality of inspection target devices. Configured, high voltage inspection device.

3. The method of claim 2,
A high voltage inspection device, wherein a plurality of inspection target devices arranged on the semiconductor wafer are short-circuited to a GND potential.

23. The method of claim 22,
A high voltage inspection device, wherein a plurality of inspection target devices arranged on the semiconductor wafer are short-circuited to a GND potential.

34. The method of claim 33,
A conductive outer peripheral portion of the semiconductor wafer is electrically shorted to the GND potential, a GND potential shorted between the plurality of inspection target devices, and a GND potential of the wafer stage conductive layer to which the conductive outer peripheral portion of the semiconductor wafer is electrically connected; And the GND potential of the ESD circuit as the common GND potential, thereby making connection processing to the GND terminals of the plurality of inspection target devices unnecessary.

35. The method of claim 34,
A conductive outer peripheral portion of the semiconductor wafer is electrically shorted to the GND potential, a GND potential shorted between the plurality of inspection target devices, and a GND potential of the wafer stage conductive layer to which the conductive outer peripheral portion of the semiconductor wafer is electrically connected; And the GND potential of the ESD circuit as the common GND potential, thereby making the connection process to the GND terminals of the plurality of inspection target devices unnecessary.

The method of claim 8,
And a computer system controls the operation of the ESD controller and the prober for controlling switching by the switching means, and performs probing control based on a wafer map indicating addresses of the plurality of inspection target devices.

24. The method of claim 23,
And a computer system controls operations of an ESD controller and a prober for controlling switching by the switching means, and performs probing control based on a wafer map indicating addresses of the plurality of inspection target devices.

39. The method of claim 37,
And a control signal for the plurality of switching means from the ESD controller is a single simultaneous control for independent batch application of each high voltage to the plurality of inspection target devices from the plurality of high voltage capacitance means.

The method of claim 18,
In the probe card,
The design criteria for the needle-building of a plurality of probes is a shortest distance line connecting the theoretical value obtained by calculating the relation of the discharge limit value with respect to the distance between the conductive members from Pashen's law and the actual value obtained by actually performing the ESD test. The high voltage test | inspection apparatus used for the minimum design value of the distance between the electrically-conductive members, and when a distance more than a semiconductor chip size is needed, it is set as the design which keeps a space distance of one skip or two skips or more.

21. The method of claim 20,
In the probe card,
The design criteria for the needle-building of a plurality of probes is a shortest distance line connecting the theoretical value obtained by calculating the relation of the discharge limit value with respect to the distance between the conductive members from Pashen's law and the actual value obtained by actually performing the ESD test. The high voltage test | inspection apparatus used for the minimum design value of the distance between the electrically-conductive members, and when a distance more than a semiconductor chip size is needed, it is set as the design which keeps a space distance of one skip or two skips or more.

41. The method of claim 40,
In the probe card,
A semiconductor chip in a space region not probed with a single contact is sequentially contacted by probing control mainly composed of a personal computer (PC), so that the application of ESD is carried out without any missing.

42. The method of claim 41,
In the probe card,
A semiconductor chip in a space region not probed with a single contact is sequentially contacted by probing control mainly composed of a personal computer (PC), so that the application of ESD is carried out without any missing.