JP2000329818A - Esd resistance evaluation method for electronic element, esd resistance testing device and esd resistance evaluation device - Google Patents

Esd resistance evaluation method for electronic element, esd resistance testing device and esd resistance evaluation device

Info

Publication number
JP2000329818A
JP2000329818A JP11141236A JP14123699A JP2000329818A JP 2000329818 A JP2000329818 A JP 2000329818A JP 11141236 A JP11141236 A JP 11141236A JP 14123699 A JP14123699 A JP 14123699A JP 2000329818 A JP2000329818 A JP 2000329818A
Authority
JP
Japan
Prior art keywords
physical
resistance
esd
constant
discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11141236A
Other languages
Japanese (ja)
Inventor
Manabu Fujito
学 藤戸
Akira Nagami
旭 永見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Read Rite SMI Corp
Original Assignee
Read Rite SMI Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Read Rite SMI Corp filed Critical Read Rite SMI Corp
Priority to JP11141236A priority Critical patent/JP2000329818A/en
Publication of JP2000329818A publication Critical patent/JP2000329818A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Relating To Insulation (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain physical quantity unable to obtain by a conventional method by using a plurality of test currents in ESD(static electricity discharge) resistance evaluation. SOLUTION: This evaluation method evaluates ESD resistance of an electronic element using an ESD test current having a waveform whose current value is specified by a function of time including two or more physical constants. A plurality of physical constant sets of a current changing a predetermined steady physical characteristic value of the element by a predetermined amount by applying the test current to the electronic element are obtained by an experiment. In a system in which two or more desired physical quantities among the physical quantities obtained by converting the physical quantities expressed by each physical constant and each physical constant set are expressed in a coordinate axis, an approximate curve equation passing the vicinity of a plurality of points shown by each physical constant set is obtained, this approximate curve equation includes variables of physical quantities expressed by each coordinate axis and calculated, constants, and the calculated constants of the approximate curve equation are used as a standard for evaluation.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、薄膜磁気ヘッド素
子(特に、再生用のMRヘッドに用いられる磁気抵抗効
果素子)、トランジスタ、IC及びLSI等の電子素子
のESD(electrostatic discharge :静電気放電)に
対する耐性を評価するための新規なESD評価方法、E
SD試験装置並びにESD評価装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin-film magnetic head element (especially a magnetoresistive element used for an MR head for reproduction), an ESD (electrostatic discharge) of an electronic element such as a transistor, an IC and an LSI. E, a new ESD evaluation method for evaluating resistance to
The present invention relates to an SD test device and an ESD evaluation device.

【0002】[0002]

【従来の技術】各種の電子素子(例えば薄膜磁気ヘッド
や半導体IC)の取り扱い中には、静電気放電(electr
ostatic discharge :本明細書において「ESD」とい
う)が一般的に発生する。静電気は諸般の原因により累
積し、電子回路素子に印加されることで該素子が破壊さ
れる。素子のESD耐久性を予め試験により知見してお
くことは、製造工程中や回路ボード等への組み付け時に
おける取り扱いの慎重さ、電子回路素子を有する装置の
回路構成や装置構成を決定するために重要である。ま
た、素子のESD耐性試験は、ESD耐久性の良い素子
の開発のためには必要不可欠なものである。
2. Description of the Related Art During the handling of various electronic devices (for example, thin film magnetic heads and semiconductor ICs), an electrostatic discharge (electrostatic discharge) occurs.
ostatic discharge: referred to herein as "ESD"). Static electricity accumulates for various reasons, and when applied to an electronic circuit element, the element is destroyed. Knowing the ESD durability of the device by testing in advance is necessary to determine the caution of handling during the manufacturing process and when assembling to a circuit board, etc., and to determine the circuit configuration and device configuration of a device having electronic circuit elements. is important. Further, the ESD resistance test of the device is indispensable for the development of a device having good ESD durability.

【0003】ESD耐性を試験するためのESDストレ
スモデルは、素子の製造中や取り扱い中に曝され得る典
型的な放電パルスの再現に基づいている。このようなモ
デルとしては、従来より、人体モデル(Human Body Mod
el:HBM)、機械モデル(Machine Model :MM)、
帯電装置モデル(Charged Device Model:CDM)の3
つの標準モデル(Standard Model)が開発されている。
[0003] ESD stress models for testing ESD immunity are based on the reproduction of typical discharge pulses that can be exposed during device fabrication and handling. Conventionally, as such a model, a human body model (Human Body Mod
el: HBM), machine model (Machine Model: MM),
Charged Device Model (CDM) 3
Two Standard Models have been developed.

【0004】人体モデルは、米国軍事規格MIL-STD-883E
(METHOD 3015.7) 、電子工業協会規格EIA/JESD 22-A11
4、並びに、ESD協会規格ESD STM 5.1-1998等により
規格化されている。この人体モデルは、静電電荷を帯び
ている人間が素子のリード端子に接触するとき素子に発
生する静電ストレスをモデル化している。機械モデル
は、電子工業協会規格EIA/JESD 22-A115-A等に記載され
ており、このモデルは、静電電荷を帯びている機械装置
が素子のリード端子に接触するとき素子に発生する静電
ストレスをモデル化している。帯電装置モデルは、電子
工業協会規格JESD22-C101 等に記載されており、摩擦に
より帯電した素子がアースされた時に素子に発生するE
SD電流パルスを記述している。
[0004] The human body model is a US military standard MIL-STD-883E.
(METHOD 3015.7), Electronic Industries Association Standard EIA / JESD 22-A11
4 and standardized by the ESD Association standard ESD STM 5.1-1998. This human body model models an electrostatic stress generated in an element when a person carrying an electrostatic charge contacts a lead terminal of the element. The mechanical model is described in the Electronic Industries Association Standard EIA / JESD 22-A115-A, etc., and this model generates static electricity generated in the element when the electrostatically charged mechanical device contacts the lead terminals of the element. It models electric stress. The charging device model is described in the Electronic Industries Association Standard JESD22-C101 and the like.
7 describes an SD current pulse.

【0005】HBMによるESD電流に対する電子素子
のESD耐性を評価するための従来の試験装置の基本的
構成は、図6に例示されている。該試験装置は、可変電
圧直流電源21、充電抵抗器22及びコンデンサ23を
直列接続してなる充電回路と、コンデンサ23、放電抵
抗器24及び評価対象となる電子素子25を直列接続し
てなる放電回路とのいずれか一方の回路をスイッチ26
により選択的に閉じられるように構成されたものであ
る。この試験装置では、充電抵抗器22を通して電圧源
21によりコンデンサ23に電荷が充電される。スイッ
チ26を切り換えることにより、コンデンサ23に蓄え
られた電荷は、放電抵抗器24を通して、試験対象の電
子素子(Device Under Testing:DUT)に放電され
る。充電抵抗器22の抵抗値RC、放電抵抗器24の抵
抗値Rd、コンデンサ23の静電容量Cは、それぞれ1
MΩ、1.5kΩ、100pFと規定されている。な
お、電子素子25は、ソケットに着脱自在に装着される
ようになっており、ソケットに装着された状態で素子2
5は放電回路に直列接続される。また、スイッチ26と
しては、放電電流の分離、消失等が生じないように、通
常、水銀リレースイッチが用いられる。
FIG. 6 shows a basic configuration of a conventional test apparatus for evaluating the ESD resistance of an electronic device against an ESD current caused by an HBM. The test apparatus includes a charging circuit formed by connecting a variable voltage DC power supply 21, a charging resistor 22, and a capacitor 23 in series, and a discharging circuit formed by connecting a capacitor 23, a discharge resistor 24, and an electronic element 25 to be evaluated in series. One of the circuits and the switch 26
Is configured to be selectively closed. In this test apparatus, a capacitor 23 is charged with a charge by a voltage source 21 through a charging resistor 22. By switching the switch 26, the electric charge stored in the capacitor 23 is discharged through the discharge resistor 24 to an electronic device under test (Device Under Testing: DUT). The resistance value R C of the charging resistor 22, the resistance value Rd of the discharging resistor 24, and the capacitance C of the capacitor 23 are each 1
It is defined as MΩ, 1.5 kΩ, and 100 pF. The electronic element 25 is configured to be detachably mounted on the socket.
5 is connected in series to the discharge circuit. Further, as the switch 26, a mercury relay switch is usually used so as not to cause separation or disappearance of the discharge current.

【0006】次に、上記した試験装置を用いた従来の電
子素子のESD耐性評価方法の手順を説明する。まず、
電圧源21による充電電圧Vを設定し、充電回路側を閉
じるようにスイッチ26を設定し、コンデンサ23への
充電を行う。次に、スイッチ26を放電回路側に切り換
え、電子素子25にESD試験電流を放電し、その後の
電子素子25の特性の劣化を調べる。かかる電子素子2
5の特性としては、例えば、電子素子25の抵抗値r0
がある。
Next, a procedure of a conventional method for evaluating the ESD resistance of an electronic device using the above-described test apparatus will be described. First,
The charging voltage V by the voltage source 21 is set, the switch 26 is set so as to close the charging circuit side, and the capacitor 23 is charged. Next, the switch 26 is switched to the discharge circuit side, the ESD test current is discharged to the electronic element 25, and the subsequent deterioration of the characteristics of the electronic element 25 is examined. Such an electronic element 2
The characteristic of the element 5 is, for example, the resistance value r 0 of the electronic element 25.
There is.

【0007】図7は、評価対象となる電子素子として、
薄膜磁気ヘッドを用いた場合の評価例である。充電電圧
Vを0から5Vステップで順次増加させつつ、各電圧ご
とに試験電流放電後の磁気ヘッドの抵抗値を測定した。
ここで、素子破壊の判定条件として、素子の抵抗値rが
初期値よりも1ohm 以上増加することととすると、初期
値は図に示すように約35ohm であり、充電電圧が50
Vまでは抵抗値rに殆ど変化が見られず、充電電圧が5
5V、60Vのときに約35.5ohm となり、65Vに
なった時点で約39ohm にまで急激に上昇していること
から、破壊電圧は65Vと求まる。この素子破壊が生じ
る時に素子で消費される全エネルギーEは、コンデンサ
23に蓄えられるエネルギー(CV2/2)が、放電抵
抗器24と素子25においてそれらの抵抗値に比例した
割合で消費されるものであるから、
FIG. 7 shows an example of an electronic element to be evaluated.
This is an evaluation example when a thin film magnetic head is used. The resistance value of the magnetic head after the test current discharge was measured for each voltage while gradually increasing the charging voltage V from 0 to 5 V steps.
Here, assuming that the resistance value r of the element is increased by 1 ohm or more from the initial value as a condition for judging element destruction, the initial value is about 35 ohm as shown in FIG.
Up to V, there is almost no change in the resistance value r, and the charging voltage is 5
The breakdown voltage is about 35.5 ohm at 5 V and 60 V, and rapidly rises to about 39 ohm at 65 V, so the breakdown voltage is found to be 65 V. Total energy E dissipated in the device when the device breakdown occurs, the energy stored in the capacitor 23 (CV 2/2) is consumed at a rate proportional to their resistance value in the discharge resistor 24 and the element 25 Because

【数8】 と求まる。以上のように、従来方法によれば、特定の時
定数を有する試験電流における素子のESD耐性を、上
記の手法にしたがって破壊エネルギーEを求めることに
より、定量的に評価することができる。
(Equation 8) Is obtained. As described above, according to the conventional method, the ESD resistance of a device at a test current having a specific time constant can be quantitatively evaluated by obtaining the breakdown energy E according to the above-described method.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、本願発
明者は、試験パルス電流の時定数が大きくなると、従来
手法によって算出された見かけ上の破壊エネルギーが増
大することを知見している。かかる現象は、素子に供給
されるエネルギーのうち、熱エネルギーとして素子外部
に拡散するエネルギーが考慮されていないことが原因で
あると考えられる。即ち、従来手法によれば、素子を破
壊させる真の破壊エネルギー(素子破壊時点に素子内に
現実に蓄積されているエネルギー)を求めることができ
ない。さらに、また、素子に供給されるエネルギーが、
どれ程の遅延時間をもって素子外部に拡散するのかも、
従来手法によっては知ることができない。かかる熱拡散
遅延時間は、素子の構造等に依存するものであると考え
られるが、従来は、この遅延時間を求める手法が開発さ
れていなかったために、放熱特性の良い素子の開発を遅
らせる要因にもなっている。
However, the inventor of the present application has found that when the time constant of the test pulse current increases, the apparent breakdown energy calculated by the conventional method increases. It is considered that such a phenomenon is due to the fact that among the energy supplied to the element, the energy that diffuses outside the element as thermal energy is not taken into account. That is, according to the conventional method, it is not possible to obtain the true destructive energy (energy actually stored in the element at the time of the element destruction) that destroys the element. Furthermore, the energy supplied to the element is
How much delay time will diffuse outside the device,
It cannot be known by conventional methods. It is considered that such a thermal diffusion delay time depends on the structure of the element, but conventionally, since a method for obtaining the delay time has not been developed, it is a factor that delays the development of an element having good heat dissipation characteristics. Has also become.

【0009】本発明は、上記実情に鑑みてなされたもの
であり、ESDによる素子破壊に関し、真の破壊エネル
ギーや、ESDエネルギーが熱として素子外に拡散する
までの熱拡散遅延時間などの新たなESD耐性評価の基
準となる物理量を求めることを目的とする。
The present invention has been made in view of the above circumstances, and relates to device destruction due to ESD. New destruction such as true destruction energy and thermal diffusion delay time until the ESD energy is diffused out of the device as heat. The purpose is to determine a physical quantity that is a reference for ESD resistance evaluation.

【0010】[0010]

【課題を解決するための手段】本願発明者は、ESDに
よる素子破壊に関し、以下に説明する新規なモデルを考
案し、時定数の異なる複数の試験電流を用いることによ
り、素子を破壊させる真の破壊エネルギー、及び、熱拡
散遅延時間を求めることができることを立証した。な
お、これらの物理量は、従来手法によっては求めること
ができなかったものである。
Means for Solving the Problems The present inventor has devised a new model described below with respect to device destruction due to ESD, and uses a plurality of test currents having different time constants to realize a true device destruction. It has been proved that the breaking energy and the thermal diffusion delay time can be determined. Note that these physical quantities cannot be obtained by the conventional method.

【0011】図1は、素子で消費されるESDパルス試
験電流の消費エネルギーP0(t)と、素子内に蓄積された
エネルギーのうち素子外に熱として拡散する拡散エネル
ギーPd(t)のそれぞれの時間変化を表したモデルであ
る。なお、このモデルにおける試験電流の電流値Iは、
FIG. 1 shows the energy consumption P 0 (t) of the ESD pulse test current consumed by the device and the diffusion energy P d (t) of the energy stored in the device which diffuses as heat outside the device. This is a model showing each time change. Note that the current value I of the test current in this model is

【数9】 で表される減衰パルス波形を呈するものであるとする。
ここで、I0はパルス電流の初期値(最大値)、tは経
過時間、τdは時定数である。この場合、素子の抵抗値
をr0とすると、ジュールの法則により
(Equation 9) It is assumed that it exhibits an attenuated pulse waveform represented by
Here, I 0 is an initial value (maximum value) of the pulse current, t is an elapsed time, and τ d is a time constant. In this case, assuming that the resistance value of the element is r 0 , according to Joule's law,

【数10】 と表される。また、試験電流によって素子で消費される
全エネルギーEThは、
(Equation 10) It is expressed as Also, the total energy E Th consumed by the device due to the test current is

【数11】 で表わされる。[Equation 11] Is represented by

【0012】図1に示すモデルでは、拡散エネルギーP
は、素子で消費される電流エネルギーP0を、一定の
遅れ時間Δttdだけシフトさせたものであると仮定して
いる。なお、かかる仮定は、本発明の最も単純なモデル
の一つにすぎず、本明細書に開示された発明の範囲を逸
脱しない範囲で、適宜の仮定に基づくモデルを構築でき
る。
In the model shown in FIG. 1, the diffusion energy P
It is assumed that d is obtained by shifting the current energy P 0 consumed by the element by a fixed delay time Δt td . Note that such an assumption is only one of the simplest models of the present invention, and a model based on an appropriate assumption can be constructed without departing from the scope of the invention disclosed in this specification.

【0013】図1に示すモデルにおいては、素子に現実
に蓄積されるエネルギーEs(t)は、
In the model shown in FIG. 1, the energy E s (t) actually stored in the element is

【数12】 で表すことができる。図2は、このEs(t)の時間変化を
表したグラフであり、同図から明らかなように、t=Δ
tdのときに、蓄積エネルギーは最大値Esmaxをと
る。この素子内蓄積エネルギーの最大値は、
(Equation 12) Can be represented by FIG. 2 is a graph showing the time change of E s (t). As is apparent from FIG.
At t td , the stored energy takes the maximum value Es max . The maximum value of the stored energy in this element is

【数13】 と表される。このEsmaxが、素子破壊に必要な臨界エ
ネルギー(真の破壊エネルギー)EC以上となったと
き、素子の破壊が生じる。ここで、上記式(3)及び式
(5)より、
(Equation 13) It is expressed as When this Es max becomes equal to or more than the critical energy (true breaking energy) E C required for device breakdown, device breakdown occurs. Here, from the above equations (3) and (5),

【数14】 が得られる。ここで、EC及びΔttdは、素子の構造等
に依存する物理定数であるから、見かけ上の素子破壊エ
ネルギーEThは、試験電流の時定数τdの関数となるこ
とが判明した。
[Equation 14] Is obtained. Here, since E C and Δt td are physical constants depending on the structure and the like of the device, it has been found that the apparent device breakdown energy E Th is a function of the time constant τ d of the test current.

【0014】したがって、時定数の異なる複数の試験電
流について、素子を破壊に至らしめる見かけ上の破壊エ
ネルギーをそれぞれ求め、これら時定数τdと見かけ破
壊エネルギーEThを上式(6)にあてはめ、微分補正法
による非線形最小二乗法や、準ニュートン法による非線
形最小二乗法等の従来公知の適宜の近似方法により、真
破壊エネルギーECと熱拡散遅延時間Δttdとを算出す
ることが可能である。これら算出定数EC,Δttdに基
づくESD耐性評価は、試験電流の時定数に依存しない
絶対的なものとなり、HBMやMMなどに分類されない
絶対評価が可能となるとともに、放熱特性の良い素子、
真の破壊エネルギーの高い素子の開発を行う起因ともな
り、更なる高性能電子素子の開発を行うことが可能とな
るものである。
Therefore, for a plurality of test currents having different time constants, the apparent breakdown energies that cause the device to break down are obtained, and these time constant τ d and apparent breakdown energy E Th are applied to the above equation (6). It is possible to calculate the true breaking energy E C and the thermal diffusion delay time Δt td by a conventionally known appropriate approximation method such as the nonlinear least square method by the differential correction method or the nonlinear least square method by the quasi-Newton method. . The ESD resistance evaluation based on these calculated constants E C and Δt td is an absolute evaluation independent of the time constant of the test current, so that an absolute evaluation that is not classified into HBM, MM, or the like can be performed, and an element having good heat radiation characteristics can be obtained.
This also causes the development of a device having a high true breaking energy, which makes it possible to further develop a high-performance electronic device.

【0015】以上の発見を通じて、本願発明者は、電子
素子のESD耐性を評価する方法において、複数の試験
電流を用いた試験結果から、単一の試験電流を用いた試
験では得られない物理量を求めることができることを見
出した。したがって、素子のESD耐性を評価する装置
においても、複数の試験電流を発生させる試験電流発生
装置と、これらの試験結果から単一の試験電流では得ら
れない物理量を求めるソフトウェアやハードウェアを有
する演算装置とを備えることにより、ESD耐性評価の
基準となる新たな物理量を求めることが可能となる。
[0015] Through the above findings, the present inventor, in the method for evaluating the ESD resistance of an electronic element, has determined from the test results using a plurality of test currents a physical quantity that cannot be obtained by a test using a single test current. I found what I could ask for. Therefore, even in a device for evaluating the ESD resistance of an element, a test current generating device for generating a plurality of test currents and an operation having software and hardware for obtaining a physical quantity that cannot be obtained by a single test current from these test results With the provision of the device, it is possible to obtain a new physical quantity serving as a reference for the evaluation of ESD resistance.

【0016】本発明は、特定の波形の試験電流、特定の
物理量、特定の素子等に限定されるものではなく、本明
細書に開示した発明の範囲内で、適宜変更することが可
能である。
The present invention is not limited to a test current having a specific waveform, a specific physical quantity, a specific element, and the like, and can be appropriately changed within the scope of the invention disclosed in this specification. .

【0017】[0017]

【発明の実施の形態】本発明は、2以上の物理定数を含
む時間の関数により電流値が特定される波形のESD試
験電流を用いて電子素子のESD耐性を評価する方法で
あって、試験電流を電子素子に印加することにより該素
子の所定の定常物理特性値を所定量変化させる該電流の
上記物理定数セットを実験等により複数求め、各物理定
数が表す物理量、及び、各物理定数セットを変換するこ
とで得られる物理量のうちの所望の2以上の物理量を座
標軸とする系において、各物理定数セットが示す複数の
点の近傍を通る近似曲線式を求め、該近似曲線式は、各
座標軸が表す物理量の変数と、算出定数(好ましくは2
以上の算出定数)とを含むものであり、該近似曲線式の
算出定数を評価の基準とすることを特徴とする電子素子
のESD耐性評価方法である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention is a method for evaluating the ESD resistance of an electronic device using an ESD test current having a waveform whose current value is specified by a function of time including two or more physical constants. Applying a current to an electronic element to change a predetermined steady-state physical property value of the element by a predetermined amount. A plurality of the physical constant sets of the current are obtained by experiments or the like, a physical quantity represented by each physical constant, and each physical constant set. In a system in which two or more desired physical quantities among the physical quantities obtained by converting the coordinate axes are used, an approximate curve equation passing near a plurality of points indicated by each physical constant set is obtained. A variable of the physical quantity represented by the coordinate axis and a calculation constant (preferably 2
The above-described calculation constant) is used as a reference for evaluation, and the evaluation constant of the approximate curve equation is used as an evaluation standard.

【0018】電流値を特定する物理定数としては、電流
初期値、時定数、周波数、減衰率などの適宜の物理量を
用いることができ、また、試験電流生成回路の電源電
圧、回路抵抗、コンデンサの静電容量等を用いることも
できる。素子の所定の定常物理特性値としては、素子の
電気抵抗、応答特性、出力の大きさなどの適宜の物理特
性値であって、素子が置かれる環境が一定である場合に
ほぼ一定値を示すものを用いることができる。この定常
物理特性値を所定量変化させるとは、例えば、素子が破
壊したと見なされる程に定常物理特性値が変動すること
であり、磁気ヘッドのESD耐性を評価する場合には、
通常、素子の電気抵抗値が一定量(若しくは一定割合)
上昇することと定義される。上記系は、二次元空間、若
しくは3次元以上の多次元空間とすることができる。ま
た、上記系の座標軸となる物理量は、すべて上記試験電
流を特定する物理定数それ自体であってもよく、また、
すべてが上記試験電流を特定する物理定数から変換され
る物理量であってもよく、これらが混在していてもよ
い。また近似曲線式は、例えば、微分補正法による非線
形最小二乗法や、準ニュートン法による非線形最小二乗
法等の従来公知の適宜の方法を用いて算出することが可
能である。
As the physical constant for specifying the current value, an appropriate physical quantity such as a current initial value, a time constant, a frequency, and an attenuation factor can be used. It is also possible to use capacitance or the like. The predetermined steady-state physical characteristic value of the element is an appropriate physical characteristic value such as an electric resistance, a response characteristic, and a magnitude of an output of the element, and indicates a substantially constant value when the environment in which the element is placed is constant. Can be used. To change the steady physical property value by a predetermined amount means, for example, that the steady physical property value fluctuates to such an extent that the element is considered to be destroyed.
Usually, the electric resistance value of the element is a certain amount (or a certain ratio)
It is defined as rising. The system can be a two-dimensional space or a multi-dimensional space of three or more dimensions. Further, the physical quantities serving as the coordinate axes of the system may all be physical constants themselves for specifying the test current,
All of them may be physical quantities converted from the physical constants specifying the test current, or they may be mixed. The approximate curve equation can be calculated using a conventionally known appropriate method such as a nonlinear least squares method based on a differential correction method or a nonlinear least squares method based on a quasi-Newton method.

【0019】上記評価方法において、ESD試験電流
は、RC直列放電回路により生成されるものを用いるこ
とができる。この場合、実験により求められる各試験電
流Inは、
In the above evaluation method, an ESD test current generated by an RC series discharge circuit can be used. In this case, each test current I n which is obtained by experiments,

【数15】 で表される減衰パルス電流であり、ここでQnは、放電
開始時にコンデンサに蓄積されている電荷量であり、R
nは放電回路の電気抵抗値であり、Cnはコンデンサの静
電容量であって、これら電気抵抗値Rn、静電容量Cn
び電荷量Qnにより各物理定数セットが構成されるもの
とすることができる。なお、放電回路抵抗Rnは、抵抗
値R2の抵抗器と抵抗値r0の電子素子が直列接続されて
いる場合、Rn=R2+r0と定義される。即ち、本発明
において「放電回路抵抗」とは、放電用抵抗器の抵抗値
のみならず、素子の電気抵抗値をも加味したものとして
定義できる。なお、放電用抵抗器の抵抗値に比して、素
子の抵抗値が誤差レベルまで小さいならば、放電回路抵
抗として放電用抵抗器の抵抗値をそのまま用いることも
可能である。
(Equation 15) Where Q n is the amount of charge stored in the capacitor at the start of discharge, and
n is the electric resistance value of the discharge circuit, C n is the capacitance of the capacitor, and these electric resistance values R n , capacitance C n and charge amount Q n constitute each physical constant set. It can be. Note that the discharge circuit resistance R n is defined as R n = R 2 + r 0 when a resistor having a resistance value R 2 and an electronic element having a resistance value r 0 are connected in series. That is, in the present invention, the “discharge circuit resistance” can be defined as a value that takes into account not only the resistance value of the discharge resistor but also the electric resistance value of the element. If the resistance value of the element is smaller than the resistance value of the discharge resistor to an error level, the resistance value of the discharge resistor can be used as it is as the discharge circuit resistance.

【0020】これによれば、各試験電流の時定数τ
dは、 τd = Cnn ・・・ (8) で表される。上記実験は、言いかえれば、この時定数τ
dの異なる複数の試験電流であって、素子の所定の物理
特性を同程度変化させる複数の時定数を求めるものであ
る。この時定数が小さくなる程、試験電流が急激に減衰
するので、素子外への熱エネルギーの拡散の影響が小さ
くなり、見かけ上の素子破壊エネルギーE Thは、真の破
壊エネルギーECに近づく。したがって、時定数の選び
方(即ち、放電抵抗Rnと充電容量Cnの選定の仕方)と
しては、時定数の対数が等間隔になるように選択すれ
ば、時定数の小さい領域において実測値が真の破壊エネ
ルギーに漸近していく様子が良く解る。
According to this, the time constant τ of each test current
dIs τd = CnRn (8) In the above experiment, in other words, this time constant τ
dTest currents of different
It seeks multiple time constants that change the characteristics to the same extent.
You. The smaller the time constant, the more rapidly the test current attenuates.
The effect of thermal energy diffusion outside the device is small.
And apparent element breakdown energy E ThIs a true break
Breaking energy ECApproach. Therefore, the choice of the time constant
(Ie, the discharge resistance RnAnd charging capacity CnHow to choose)
The time constants so that the logarithms of the time constants are evenly spaced.
For example, in the region where the time constant is small, the measured value is
You can see how close to Lugie is.

【0021】上式(7)で表される試験電流を用いる場
合、素子に蓄積されるエネルギーの経時変化Es(t)は、
上式(4)をも参照すると、 t ≦ Δtd のとき
When the test current represented by the above equation (7) is used, the change over time Es (t) of the energy stored in the element is:
Referring also to the above equation (4), when t ≦ Δt d

【数16】 t > Δtdのとき(Equation 16) When t> Δt d

【数17】 で表される。ここで、I0は試験電流の初期値(t=0
における値)、r0は素子の抵抗値(ここでは、試験電
流印加前の抵抗値)である。式(7)より、初期値I0
は、I0 = Qn/(Cnn)と表される。
[Equation 17] It is represented by Here, I 0 is the initial value of the test current (t = 0
, R 0 is the resistance value of the element (here, the resistance value before application of the test current). From equation (7), the initial value I 0
Is expressed as I 0 = Q n / (C n R n ).

【0022】素子のESD耐性試験は、一般に、充電容
量Cnへの充電電圧Vchを徐々に上げて行くといった手
順をとるため、Es(t)の最大値Esmaxが真の素子破壊エ
ネルギーEC以上になった時、素子が破壊する。上記解
決手段の欄において既に説明したように、Es(t)は、t
=Δttdにおいて最大値Esmaxをとる。また、このと
き、素子で消費される全エネルギー、即ち、見かけ上の
素子破壊エネルギーEThは、
The ESD tolerance test element is generally to take steps such as gradually increased charging voltage V ch to the charging capacitor C n, the maximum value Es max true element fracture energy E of Es (t) When it exceeds C , the element is destroyed. As described above in the section of the solution, Es (t) is t
= Δt td takes the maximum value Es max . At this time, the total energy consumed by the element, that is, the apparent element breakdown energy E Th is

【数18】 と表される。ここで、VThは、素子が破壊した時の充電
電圧Vchである。
(Equation 18) It is expressed as Here, V Th is the charging voltage V ch when the element is destroyed.

【0023】したがって、Therefore,

【数19】 となる。[Equation 19] Becomes

【0024】以上より、見かけ上の素子破壊エネルギー
Thと減衰パルス試験電流の時定数τdとを用いて、本
発明の近似曲線式を表すことができる。即ち、上記近似
曲線式の形は、
As described above, the approximate curve equation of the present invention can be expressed by using the apparent element breakdown energy E Th and the time constant τ d of the decay pulse test current. That is, the form of the above approximate curve equation is

【数20】 であり、ここで、EC及びΔttdが算出定数であり、E
Th及びτdが座標軸となる物理量の変数であり、該座標
系において各物理定数セットが示す点の座標(τdn
Thn)は、
(Equation 20) Where E C and Δt td are calculation constants,
Th and τ d are variables of physical quantities serving as coordinate axes, and the coordinates (τ dn ,
E Thn )

【数21】 によって求められ、ここでr0は素子の電気抵抗値(試
験電流印加前の抵抗値、電流印加中の抵抗値又は電流印
加直後の抵抗値など)であるものとすることができる。
これによれば、算出定数であるECが、素子を破壊に至
らしめる真の破壊エネルギーを表し、Δttdが、エネル
ギーが素子に供給されてから該エネルギーが素子外に熱
として拡散するまでの熱拡散遅延時間を表すので、これ
らを用いて、絶対的な素子のESD耐性評価を行うこと
が可能である。
(Equation 21) Where r 0 can be an electrical resistance value of the element (eg, a resistance value before application of a test current, a resistance value during application of a current, or a resistance value immediately after application of a current).
According to this, the calculated constant E C represents the true destructive energy that causes the element to be destroyed, and Δt td represents the time from when the energy is supplied to the element to when the energy is diffused outside the element as heat. Since it represents the thermal diffusion delay time, it is possible to evaluate the absolute ESD resistance of the device using these.

【0025】また、上記各物理定数セットを構成する放
電抵抗Rnと静電容量Cnとの比が一定となるように放電
抵抗Rn及び静電容量Cnを選択することができる。これ
によれば、充電電圧Vchが一定であれば、見かけ上の素
子破壊エネルギーETh(試験電流を放電することにより
素子に供給される全エネルギー)も一定となる。このこ
とは、EThは、放電開始時にコンデンサに蓄えられてい
るエネルギー(1/2)・Cn・Vchのうち、放電抵抗
nに対する素子抵抗r0の割合だけが素子で消費される
エネルギーであるから、
Further, the discharge resistance R n and the capacitance C n can be selected so that the ratio between the discharge resistance R n and the capacitance C n constituting each of the above physical constant sets is constant. According to this, if the charging voltage V ch is constant, the apparent element breakdown energy E Th (total energy supplied to the element by discharging the test current) is also constant. This is, E Th, of the energy (1/2) · C n · V ch stored in the capacitor at discharge start, only the ratio of the element resistance r 0 with respect to the discharge resistance R n is consumed by the element Because it ’s energy,

【数22】 と表すことができ、ここで、Vch、(Cn/Rn)及びr
0が一定という条件設定であることから明らかである。
これによれば、例えば、素子を破壊させる見かけ上の素
子破壊エネルギーEThを、充電電圧Vchを固定した状態
で時定数τd(=CR)を徐々に小さくしていくことに
よって求めることができる。そして、複数の充電電圧V
chの場合について、時定数を変化させることによってE
Thを求めれば、必然的に素子を丁度破壊させる時点の時
定数CRを複数求めることができる。言いかえれば、充
電容量Cと放電抵抗Rとを個別に任意に設定できるとす
ると、実験によって得られた複数の見かけ破壊エネルギ
ーEThnや試験電流の時定数τdnが重複する場合もあり
得、実験効率が悪くなることがあるが、本発明によれ
ば、これを回避することが可能となる。
(Equation 22) Where V ch , (C n / R n ) and r
It is clear from the condition setting that 0 is constant.
According to this, for example, the apparent element breakdown energy E Th for destroying the element can be obtained by gradually decreasing the time constant τ d (= CR) with the charging voltage V ch fixed. it can. And a plurality of charging voltages V
For the case of ch , E is obtained by changing the time constant.
If Th is obtained, a plurality of time constants CR at the time when the element is inevitably destroyed can be obtained. In other words, when the discharge resistor R and charging the capacitor C can be arbitrarily set independently, sometimes constant .tau.d n when a plurality of apparent fracture energy E Thn or test current obtained experimentally overlap obtained, The experimental efficiency may be reduced, but according to the present invention, this can be avoided.

【0026】また、各物理定数セットを構成する静電容
量Cnを一定のものとすれば、コンデンサへの充電電圧
V(=Q/C)が等しい時には、コンデンサに蓄えられ
る電荷Qが一定になる。これによれば、CDMのよう
に、ESDに寄与する電荷が一定であるという条件下の
試験に有効である。
If the capacitance C n constituting each set of physical constants is constant, the charge Q stored in the capacitor is constant when the charging voltage V (= Q / C) to the capacitor is equal. Become. According to this, it is effective for a test under the condition that the electric charge contributing to ESD is constant like CDM.

【0027】上記したように、本発明は、電子素子のE
SD耐性を評価する方法であって、評価の基準として、
ESD電流が流れることによって素子が破壊に至った時
点に該素子内に現実に蓄積されていたエネルギー量EC
を用いるものである。さらに、加えて、評価の基準とし
て、素子の放熱特性Δttdとを用いることもできる。
As described above, the present invention provides an electronic device having an E
It is a method for evaluating SD resistance, and as a criterion for evaluation,
Energy E C which elements by the ESD current flows is accumulated in reality within the element at the time that led to the destruction
Is used. Further, in addition, as a point of reference, it is also possible to use a heat radiation characteristics Delta] t td element.

【0028】上記した本発明の評価方法は、以下の試験
装置や評価装置を用いて実施することができる。かかる
本発明の試験装置は、可変電圧直流電源、充電用抵抗器
及び充電部を直列接続してなる充電回路と、前記充電
部、放電用抵抗器及び電子素子を直列接続してなる放電
回路とのいずれか一方の回路が選択的に閉じられるよう
に構成されたESD耐性試験装置であって、前記充電部
の充電容量を調節する充電容量調節手段と、前記放電用
抵抗器の電気抵抗値を調節する放電抵抗調節手段とを備
えることを特徴とするものである。なお、充電部として
はコンデンサを用いることができ、この場合、充電容量
とはコンデンサの静電容量となる。また、電子素子は、
ソケットに着脱自在に装着されることで放電回路に接続
されるものとすることができる。
The above-described evaluation method of the present invention can be implemented using the following test equipment and evaluation equipment. Such a test apparatus of the present invention comprises a variable voltage DC power supply, a charging circuit in which a charging resistor and a charging unit are connected in series, and a discharging circuit in which the charging unit, a discharging resistor and an electronic element are connected in series. An ESD resistance test apparatus configured to selectively close any one of the circuits, wherein a charge capacity adjustment unit that adjusts a charge capacity of the charging unit; and an electric resistance value of the discharge resistor. And a discharge resistance adjusting means for adjusting the discharge resistance. Note that a capacitor can be used as the charging unit, and in this case, the charging capacity is the capacitance of the capacitor. The electronic element is
By being detachably attached to the socket, it can be connected to the discharge circuit.

【0029】上記充電部の充電容量と、放電回路の電気
抵抗値との比がほぼ一定になるように充電容量調節手段
と放電抵抗調節手段とを連係させることができる。
The charge capacity adjusting means and the discharge resistance adjusting means can be linked so that the ratio between the charge capacity of the charging section and the electric resistance of the discharge circuit becomes substantially constant.

【0030】また、上記充電部は、従来公知の可変容量
コンデンサであるか、若しくは、充電容量切替スイッチ
により切り替えられるように並列接続された静電容量の
異なる複数のコンデンサからなるものとすることがで
き、上記可変容量コンデンサの容量調節回転軸又は上記
充電容量切替スイッチにより充電容量調節手段を構成す
ることができる。
The charging section may be a conventionally known variable capacitance capacitor or may be composed of a plurality of capacitors having different capacitances connected in parallel so as to be switched by a charging capacity changeover switch. The charge capacity adjusting means can be constituted by the rotation axis for adjusting the capacity of the variable capacitor or the charge capacity changeover switch.

【0031】上記放電用抵抗器は、従来公知の可変抵抗
器(ボリューム)であるか、若しくは、抵抗切替スイッ
チにより切り替えられるように並列接続された電気抵抗
値の異なる複数の抵抗器からなるものとすることがで
き、上記可変抵抗器の抵抗調節回転軸又は上記抵抗切替
スイッチにより放電抵抗調節手段を構成することができ
る。
The discharging resistor is a conventionally known variable resistor (volume) or a plurality of resistors having different electric resistances connected in parallel so as to be switched by a resistance changeover switch. The discharge resistance adjusting means can be constituted by the resistance adjusting rotary shaft of the variable resistor or the resistance changeover switch.

【0032】上記試験装置によって得られた複数の試験
電流を特定する物理量は、直接的若しくは間接的に、評
価対象である電子素子の物性を表すものである。また、
これら物理量を物理法則にしたがって変換することによ
り多種多様の物理量を得ることが可能である。これら物
理量を用いてESD耐性を評価する装置は、以下のよう
に構成することができる。
The physical quantities that specify the plurality of test currents obtained by the test apparatus directly or indirectly represent the physical properties of the electronic device to be evaluated. Also,
By converting these physical quantities according to the laws of physics, it is possible to obtain a wide variety of physical quantities. An apparatus for evaluating ESD resistance using these physical quantities can be configured as follows.

【0033】即ち、本発明のESD耐性評価装置は、E
SD耐性評価対象である電子素子の物性を表す2以上の
所定の物理量の組み合わせを複数組記憶する記憶手段
と、該記憶手段に記憶された各物理量を座標軸とする系
において、各物理量セットが示す複数の点の近傍を通る
近似曲線式を求める演算手段とを備え、前記近似曲線式
は、前記各物理量の変数と、算出定数とを含むものであ
り、前記演算手段は前記算出定数を求めるものであり、
該算出定数に基づいて電子素子のESD耐性の評価を行
う評価手段を備えることを特徴とするものである。記憶
手段に記憶される物理量としては、上記した評価方法に
おいて実験により求められた各試験電流を特定する物理
量や、これを変換して得られる物理量(例えば、見かけ
上の素子破壊エネルギーなど)を挙げることができる。
That is, the ESD resistance evaluation apparatus of the present invention
A storage means for storing a plurality of combinations of two or more predetermined physical quantities representing physical properties of an electronic element to be evaluated for SD resistance, and each physical quantity set indicates in a system in which each physical quantity stored in the storage means is used as a coordinate axis. Calculating means for calculating an approximate curve equation passing near a plurality of points, wherein the approximate curve equation includes variables of the respective physical quantities and a calculation constant, and the calculation means calculates the calculation constant. And
An evaluation means for evaluating the ESD resistance of the electronic element based on the calculated constant is provided. Examples of the physical quantity stored in the storage unit include a physical quantity that specifies each test current obtained by an experiment in the above-described evaluation method and a physical quantity obtained by converting the test current (for example, an apparent element breakdown energy). be able to.

【0034】かかる評価装置は、例えば、CPU、主記
憶メモリ、補助記憶装置を備えるコンピュータにより構
成することができる。例えば、この種のコンピュータ上
で実行されるプロセスによって、上記の評価を行うこと
ができる。この場合、本発明の記憶手段としては、コン
ピュータの主記憶メモリや補助記憶装置(ハードディス
クなど)を用いることができ、演算手段並びに評価手段
は、コンピュータのCPUと、該CPUにより実行され
るソフトウェアプログラムとにより構成することができ
る。このようなソフトウェアプログラムは、例えば、適
宜の最小二乗法を記憶手段に記憶された物理量に適用す
るように構成できる。
Such an evaluation device can be constituted by, for example, a computer having a CPU, a main storage memory, and an auxiliary storage device. For example, the above evaluation can be performed by a process executed on such a computer. In this case, a main storage memory or an auxiliary storage device (such as a hard disk) of a computer can be used as the storage unit of the present invention, and the calculation unit and the evaluation unit include a CPU of the computer and a software program executed by the CPU. And can be configured by: Such a software program can be configured to apply, for example, an appropriate least squares method to the physical quantities stored in the storage means.

【0035】また、上記評価装置は、上記ESD試験装
置と一体のものとして構成することもできる。例えば、
電子素子に対して放電した後、適宜素子の電気抵抗値を
測定して、この抵抗値と、このときの放電電流を特定す
る物理量とを記憶手段内に設定し、素子が破壊されたか
否かを判定して、破壊されたと判定されたときに適宜の
物理量を記憶手段内に記憶していくように構成すること
ができる。
Further, the above-described evaluation device may be configured as an integral unit with the above-mentioned ESD test device. For example,
After discharging to the electronic element, the electric resistance value of the element is appropriately measured, and this resistance value and a physical quantity specifying the discharge current at this time are set in the storage means, and whether or not the element has been destroyed is determined. And it is possible to store an appropriate physical quantity in the storage means when it is determined that it has been destroyed.

【0036】また、評価装置における評価手段として
は、演算結果を表示装置上に数値として表示するととも
に、その演算結果の大小に応じて設定された条件にした
がって表示方法(色やフォントなど)を変更したり、求
められた物理量が一定の基準値を超えたか否かを評価す
るものとして構成することができ、その他の適宜の構成
にすることができる。
As the evaluation means in the evaluation device, the calculation result is displayed as a numerical value on a display device, and the display method (color, font, etc.) is changed according to a condition set according to the magnitude of the calculation result. Or it can be configured to evaluate whether or not the obtained physical quantity exceeds a certain reference value, and other appropriate configurations can be adopted.

【0037】上記評価装置において、2以上の物理定数
を含む時間の関数により電流値が特定される波形のES
D試験電流であって電子素子に印加することにより該素
子の所定の定常物理特性値を所定量変化させる試験電流
の上記物理定数のセットが複数存在し、記憶手段には、
各物理定数が表す物理量、若しくは、各物理定数セット
を変換することで得られる物理量のうちの少なくとも2
以上の物理量の組み合わせが複数組記憶されるものとす
ることができる。この組み合わせは、例えば、コンピュ
ータプログラムによって扱われる配列変数の形で記憶す
ることができる。
In the above evaluation apparatus, the ES of the waveform whose current value is specified by a function of time including two or more physical constants
A plurality of sets of the above-described physical constants of a test current which is a D test current and changes a predetermined steady-state physical characteristic value of the element by a predetermined amount by being applied to the electronic element, and the storage means,
Physical quantity represented by each physical constant or at least 2 of physical quantities obtained by converting each physical constant set
A plurality of combinations of the above physical quantities can be stored. This combination can be stored, for example, in the form of array variables handled by a computer program.

【0038】さらに、上記ESD試験電流は、RC直列
放電回路により生成されるものであって、該試験電流I
は、 I=(Q/CR)・e-t/CR で表される減衰パルス電流であり、ここでQは、放電開
始時にコンデンサに蓄積されている電荷量であり、Rは
回路の電気抵抗値であり、Cは静電容量であって、これ
ら電気抵抗値R、静電容量C及び電荷量Qにより、素子
の所定の定常物理特性値を所定量変化させる試験電流の
上記物理定数のセットが構成され、演算手段により求め
られる近似曲線式の形は、 ETh=EC/(1−exp(−2・Δttd/τd)) であり、ここで、EC及びΔttdが算出定数であり、E
Th及びτdが、記憶手段に記憶される物理量であるとと
もに座標軸となる変数であり、上記物理定数セットか
ら、記憶手段に記憶される物理量の組み合わせへの変換
は、 ETh =(Q/2C)・r0/R (r0は素子の電気
抵抗値) τd = CR によって行われるように構成されているものとすること
ができる。
Further, the ESD test current is RC series.
The test current I generated by the discharge circuit.
Is I = (Q / CR) .e-t / CR  Where Q is the discharge open current.
The amount of charge stored in the capacitor at the beginning, R is
Is the electrical resistance of the circuit, C is the capacitance,
From the electrical resistance R, the capacitance C and the charge Q,
Of the test current that changes the predetermined steady-state physical characteristic value of
The above set of physical constants is constructed and calculated by the arithmetic means.
The form of the approximate curve equation used is ETh= EC/ (1-exp (-2 · Δt)td/ Τd)) Where ECAnd ΔttdIs a calculated constant, and E
ThAnd τdIs a physical quantity stored in the storage means.
These are variables that are also used as coordinate axes.
Conversion to a combination of physical quantities stored in storage means
Is ETh= (Q2/ 2C) · r0/ R (r0Is the electricity of the element
Resistance) τd = Be configured to be performed by CR
Can be.

【0039】[0039]

【実施例】本発明を、薄膜磁気ヘッド素子に適用する場
合の実施例を以下に説明する。近年の高記録密度大容量
ハードディスクに用いられる薄膜磁気ヘッドは、再生素
子部としてMR素子(GMR素子)を備える。特に、近
年のGMR素子(スピンバルブ素子など)は、その膜厚
が数十〜数百Åとされており、製造時や装置動作時に素
子に印加される静電気放電によって破壊され易くなって
いることが知られている。即ち、許容エネルギー量を超
えると、素子を構成する金属の溶融、エレクトロマイグ
レーション、拡散現象などにより、磁気抵抗効果率が大
きく劣化する。かかるMR率の劣化は、素子の電気抵抗
値の増大という形で現れる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment in which the present invention is applied to a thin-film magnetic head element will be described below. 2. Description of the Related Art A thin-film magnetic head used in a high-density, large-capacity hard disk in recent years includes an MR element (GMR element) as a reproducing element. In particular, recent GMR elements (such as spin valve elements) have a thickness of several tens to several hundreds of mm, and are liable to be destroyed by electrostatic discharge applied to the elements during manufacturing or operation of the device. It has been known. That is, if the amount of energy exceeds the allowable energy amount, the magnetoresistance effect rate is greatly deteriorated due to melting, electromigration, diffusion, and the like of the metal constituting the element. Such deterioration of the MR ratio appears in the form of an increase in the electric resistance value of the element.

【0040】そこで、本実施例では、スピンバルブ素子
のESD耐性を評価することを目的とし、そのために、
異なる時定数を有する減衰パルス波形の複数のESD試
験電流を用いる場合について説明する。
Therefore, the purpose of this embodiment is to evaluate the ESD resistance of the spin valve element.
A case will be described in which a plurality of ESD test currents having decay pulse waveforms having different time constants are used.

【0041】図3は、異なる時定数を有する複数のES
Dパルス試験電流を生成し、MR素子に印加するための
ESD試験装置である。該装置は、可変電圧直流電源1
1、抵抗値Rの充填用抵抗器12及び充電部13を直
列接続してなる充電回路と、充電部13、放電用抵抗装
置14及び電子素子1を直列接続してなる放電回路との
いずれか一方の回路が選択的に閉じられるように構成さ
れたものである。かかる回路の切り換えは、従来と同様
のスイッチ15によって行われる。また、電子素子1
は、ソケットに着脱自在に装着することにより放電回路
に接続されるように構成しており、複数の試験用素子を
順次着脱交換しながら試験を行えるようになっている。
なお、充電抵抗Rは1MΩとしている。
FIG. 3 shows a plurality of ESs having different time constants.
This is an ESD test apparatus for generating a D pulse test current and applying it to an MR element. The device comprises a variable voltage DC power supply 1
1. A charging circuit in which a charging resistor 12 and a charging unit 13 having a resistance value RC are connected in series, and a discharging circuit in which a charging unit 13, a discharging resistor device 14, and an electronic element 1 are connected in series. One of the circuits is configured to be selectively closed. Such circuit switching is performed by a switch 15 similar to the conventional one. Also, the electronic element 1
Is configured to be connected to a discharge circuit by being removably mounted on a socket, so that a test can be performed while sequentially removing and replacing a plurality of test elements.
Note that the charging resistance RC is 1 MΩ.

【0042】充電部13は、充電容量切替スイッチ16
により切り替えられるように並列接続された静電容量の
異なる複数のコンデンサC1…Mからなる。即ち、スイ
ッチ16を切り替えることで、複数のコンデンサのうち
の一つを選択的に充電回路又は放電回路に接続し得るよ
うになっている。上記スイッチ16は、充電容量調節手
段となるものである。
The charging unit 13 includes a charging capacity changeover switch 16
M are connected in parallel so as to be switched by a plurality of capacitors C 1... M having different capacitances. That is, by switching the switch 16, one of the plurality of capacitors can be selectively connected to the charging circuit or the discharging circuit. The switch 16 serves as a charging capacity adjusting means.

【0043】また、放電用抵抗装置14は、抵抗切替ス
イッチ17により切り替えられるように並列接続された
電気抵抗値の異なる複数の抵抗器Rd1…Mからなる。
即ち、スイッチ17を切り替えることで、複数の抵抗器
のうちの一つを選択的に放電回路に接続し得るようにな
っている。なお、放電回路における全放電抵抗Rは、選
択された抵抗器の抵抗値Rdnと素子の電気抵抗値r0
の和(Rdn+r0)により表される。上記スイッチ17
は、放電抵抗調節手段となるものである。
The discharge resistor device 14 is composed of a plurality of resistors Rd 1... M having different electric resistance values connected in parallel so as to be switched by a resistance changeover switch 17.
That is, by switching the switch 17, one of the plurality of resistors can be selectively connected to the discharge circuit. Incidentally, all of the discharge resistor R in the discharge circuit is represented by the sum of the electric resistance value r 0 of the resistance value Rd n and the element of the selected resistor (Rd n + r 0). Switch 17
Are discharge resistance adjusting means.

【0044】上記コンデンサの数と放電抵抗器の数とは
等しくなされており、図において同じ添数を付したもの
が1対1で対応する。そして、一組のコンデンサの静電
容量Cnと放電回路抵抗R(=Rdn+r0)との比がほ
ぼ一定となるように各容量及び抵抗値が選定されてい
る。本実施例では、 ・RCセット例 (Rd,C)=( 739 Ω, 50 pF) τd= 37.0nsec (Rd,C)=(1.08kΩ, 73.3pF) τd= 79.2nsec (Rd,C)=(1.48kΩ,100 pF) τd=148 nsec (Rd,C)=(2.2 kΩ,150 pF) τd=330 nsec (Rd,C)=(2.96kΩ,200 pF) τd=592 nsec : : のように選定されている。なお、それぞれの組み合わせ
の場合の試験電流の時定数τdnをも付記した。
The number of capacitors is equal to the number of discharge resistors, and the ones with the same suffix in the figure correspond one to one. Each capacitance and resistance values such that the ratio is substantially constant and the capacitance of a pair of capacitors C n and the discharge circuit resistance R (= Rd n + r 0 ) is selected. In this embodiment, an example of RC set (Rd 1 , C 1 ) = (739 Ω, 50 pF) τd 1 = 37.0 nsec (Rd 2 , C 2 ) = (1.08 kΩ, 73.3 pF) τd 2 = 79.2 nsec ( Rd 3 , C 3 ) = (1.48 kΩ, 100 pF) τd 3 = 148 nsec (Rd 4 , C 4 ) = (2.2 kΩ, 150 pF) τd 4 = 330 nsec (Rd 5 , C 5 ) = (2.96 kΩ) , 200 pF) τd 5 = 592 nsec :: Incidentally, was appended also constant .tau.d n when the test current in the case of each combination.

【0045】充電容量切替スイッチ16と、放電抵抗切
替スイッチ17とは、充電部13の充電容量Cnと、放
電抵抗装置14の抵抗値Rdnとの比が一定になるよう
に連係されている。このような構成は、例えば、上記両
スイッチ16,17を共通の多接点スイッチにより構成
することにより実現可能であり、また、その他の適宜の
方法により実現することができる。
[0045] the charging capacitance switch 16, the discharge resistor switch 17, the charge capacity C n of the charging unit 13, the ratio between the resistance value Rd n of the discharge resistor 14 is linked to be constant . Such a configuration can be realized, for example, by configuring the switches 16 and 17 with a common multi-contact switch, and can be realized by another appropriate method.

【0046】図4は、本実施例に係るESD耐性評価の
対象であるスピンバルブ素子1を示す。該素子1は、ハ
ードディスク用薄膜磁気ヘッドの再生素子部として機能
するものであり、巨大磁気抵抗効果素子(GMR:Gian
t MagnetoResistive)として広く知られたものである。
FIG. 4 shows a spin valve element 1 to be evaluated for ESD resistance according to the present embodiment. The element 1 functions as a reproducing element of a thin-film magnetic head for a hard disk, and has a giant magnetoresistance effect element (GMR: Gian).
t MagnetoResistive).

【0047】図示例のスピンバルブ素子1は、反強磁性
膜が上部側に形成されたトップスピンバルブと呼ばれる
ものであり、下層側から順に、NiFe(70Å)\C
oFe(10Å)\Cu(35Å)\CoFe(30
Å)\PtMn(400Å)で表される多層膜により構
成される。なお、括弧内は各膜の膜厚を示す。各膜は、
例えば、スパッタリング法等の従来公知の適宜の真空薄
膜形成法によって成膜できる。最下部のNiFe膜とC
oFe膜は自由磁性層2を構成するものであり、Cu膜
は非磁性導電層3を構成するものであり、Cu膜上のC
oFe膜は固定磁性層4を構成するものであり、PtM
n膜は反強磁性層5を構成するものである。固定磁性層
4の磁化方向は、反強磁性層5の交換結合磁界によって
固定される一方、自由磁性層2の磁化方向は、磁気ディ
スクからの磁界が印加されることにより自由に回転す
る。この素子1は、自由磁性層2の磁化回転に起因する
抵抗変化を検知することによって、磁気ディスクに記録
された磁気情報を読み取る。
The illustrated spin valve element 1 is called a top spin valve in which an antiferromagnetic film is formed on the upper side, and NiFe (70 °) \C is arranged in order from the lower side.
oFe (10Å) \Cu (35Å) \CoFe (30
Å) A multilayer film represented by 膜 PtMn (400Å). The values in parentheses indicate the thickness of each film. Each membrane is
For example, a film can be formed by a conventionally known appropriate vacuum thin film forming method such as a sputtering method. NiFe film at bottom and C
The oFe film constitutes the free magnetic layer 2, the Cu film constitutes the nonmagnetic conductive layer 3, and the C film on the Cu film
The oFe film constitutes the pinned magnetic layer 4 and is made of PtM
The n film constitutes the antiferromagnetic layer 5. The magnetization direction of the pinned magnetic layer 4 is fixed by the exchange coupling magnetic field of the antiferromagnetic layer 5, while the magnetization direction of the free magnetic layer 2 is freely rotated by applying a magnetic field from the magnetic disk. This element 1 reads magnetic information recorded on a magnetic disk by detecting a resistance change caused by the magnetization rotation of the free magnetic layer 2.

【0048】素子1の両側部には、自由磁性層2にバイ
アス磁界を付与して単磁区化させるための磁区制御層6
が成膜されている。この層6は、一般に常磁性体(磁
石)が用いられるので、ハードバイアス層とも呼ばれ
る。また、素子1の両側部には、素子1にセンス電流を
印加するためのリード膜7が成膜されており、該リード
7は磁区制御層6の上に積層形成されている。スピンバ
ルブ素子1は、上下の磁性シールド層8a,8bの間に
半ギャップ層9a,9bを介して設けられている。かか
るスピンバルブ素子1を備えた磁気ヘッドの全体構造
は、従来より周知であって、本明細書の開示により当業
者であるならば容易に製造できる。通常、スピンバルブ
素子1は、スライダの磁気ディスク対向面(ABS面)
に露呈され、コンタクトスタートストップ(CSS)に
より磁気情報を読み取る。スライダには、素子1のリー
ド7に電気的に接続された電極が設けられる。本実施例
では、この電極を介して、試験電流をスピンバルブ素子
1に放電させる。
On both sides of the element 1, a magnetic domain control layer 6 for applying a bias magnetic field to the free magnetic layer 2 to make it a single magnetic domain.
Is formed. This layer 6 is generally called a hard bias layer since a paramagnetic material (magnet) is generally used. On both sides of the element 1, lead films 7 for applying a sense current to the element 1 are formed, and the leads 7 are formed on the magnetic domain control layer 6. The spin valve element 1 is provided between upper and lower magnetic shield layers 8a and 8b via half gap layers 9a and 9b. The overall structure of a magnetic head having such a spin valve element 1 is well known in the art, and can be easily manufactured by those skilled in the art based on the disclosure of the present specification. Usually, the spin valve element 1 is provided on the surface of the slider facing the magnetic disk (ABS surface).
And read magnetic information by contact start / stop (CSS). The slider is provided with an electrode electrically connected to the lead 7 of the element 1. In this embodiment, a test current is discharged to the spin valve element 1 via this electrode.

【0049】上記の構造のスピンバルブ素子1において
は、従来より、過大なESDストレスが負荷されること
により、導電層3を構成するCuが溶融し、素子破壊に
至ることがある。また、スピンバルブ素子1は、原子レ
ベルでの交換結合を用いるものであるが、過大なESD
ストレスにより原子拡散が生じて再生出力が大幅に低下
することもある。
In the spin-valve element 1 having the above-described structure, when an excessive ESD stress is applied, Cu constituting the conductive layer 3 may be melted and the element may be destroyed. Further, the spin valve element 1 uses exchange coupling at the atomic level.
Atomic diffusion may occur due to the stress, and the reproduction output may be significantly reduced.

【0050】このスピンバルブ素子1のESD耐性を評
価するために、上記構造のスピンバルブ素子1を有する
同構造の磁気ヘッドを、本実施例に係る試験用に複数用
意し、上記試験装置を用いて、各時定数τdn毎に、素子
1の電気抵抗値r0が1ohm以上増加する時点の電源電圧
Thnを実験により求めた。各時定数τdnにおける充電
容量Cnは定まっており、VThn=Qn/Cn(Qnは放電
開始時にコンデンサに蓄積されている電荷量)であるか
ら、各時定数毎に、素子破壊に至る時点の電荷量Qn
充電容量Cn及び放電抵抗Rnが求まる。これら物理定数
Q,C,Rのセットにより式(7)を用いて試験電流が
時間の関数として表すことができる。勿論、試験電流を
特定する物理定数として、VThnを用いても良い。ま
た、各時定数τdnにおける見かけ上の破壊エネルギーE
Thは、上記物理定数セットを上式(11)に適用して変
換することで得られる。図5は、上記のようにして得ら
れた見かけ上の素子破壊エネルギーEThを縦軸とし、試
験電流の時定数τdを横軸とする系において、各試験電
流の時定数τdnと見かけ破壊エネルギーEThnの関係を
×印でプロットしたものである。
In order to evaluate the ESD resistance of the spin-valve element 1, a plurality of magnetic heads having the same structure and having the above-described spin-valve element 1 are prepared for the test according to the present embodiment, and the test apparatus is used. Te, for each time constant .tau.d n, experimentally determined power supply voltage V Thn at which the electric resistance value r 0 of the element 1 is increased more than 1ohm. Charge capacity C n of each time constant .tau.d n is determined, since (the Q n the amount of charge stored in the capacitor at the start discharge) V Thn = Q n / C n is, at each time constant, element The charge amount Q n at the time of destruction,
The charge capacity C n and the discharge resistance R n are obtained. The set of these physical constants Q, C, and R allows the test current to be expressed as a function of time using equation (7). Of course, V Thn may be used as a physical constant for specifying the test current. Further, the breaking energy E apparent in each time constant .tau.d n
Th is obtained by applying the above physical constant set to the above equation (11) and performing conversion. 5, the element fracture energy E Th apparent obtained as described above on the vertical axis, in a system which constant tau d and horizontal axis when the test current, constant .tau.d n and the apparent time of each test current The relationship between the breaking energies E Thn is plotted with x marks.

【0051】この5つの点のデータを、コンピュータ等
により構成されるESD評価装置に入力し、適宜の近似
方法を用いてこれら5つの点の近傍を通る近似曲線式を
算出する。この近似曲線式は、上式(12)の形で表さ
れるものであり、時定数τdと見かけ破壊エネルギーE
Thを変数とし、真の素子破壊エネルギーEcと、熱拡散
遅延時間Δttdとを定数とするものである。本実施例で
は、評価装置による演算により、真破壊エネルギーEC
は2.5nJ、熱拡散遅延時間Δttdは80nsecと求ま
った。なお、図5に(・)でプロットされた曲線は、こ
の近似曲線を表すものである。
The data of these five points is input to an ESD evaluation device constituted by a computer or the like, and an approximate curve equation passing near these five points is calculated by using an appropriate approximation method. This approximate curve equation is expressed in the form of the above equation (12), and has a time constant τd and an apparent fracture energy E
Th is a variable, and the true element breakdown energy Ec and the thermal diffusion delay time Δt td are constants. In this embodiment, the true destructive energy E C is calculated by the evaluation device.
Was 2.5 nJ, and the thermal diffusion delay time Δt td was 80 nsec. The curve plotted by (•) in FIG. 5 represents this approximate curve.

【0052】[0052]

【発明の効果】本発明によれば、複数の試験電流を用い
ることで、従来方法では得られない物理量を求め、これ
に基づいて電子素子のESD耐性を評価することが可能
である。例えば、電子素子の真の破壊エネルギーと、素
子に供給されたエネルギーが素子外に拡散するまでの熱
拡散遅延時間とを求めることができるので、ESD耐性
の高く、且つ、放熱特性の良い素子の開発を行うことが
できる。さらに、本発明によって得られた評価値(即
ち、近似曲線式の算出定数)として、試験電流の時定数
に影響されない絶対的なものを求めることができるの
で、HBMやMMなどの区別を行うことなく、広い範囲
のESDストレスに対する耐性評価を行うことも可能と
なる。
According to the present invention, by using a plurality of test currents, it is possible to obtain a physical quantity that cannot be obtained by the conventional method, and to evaluate the ESD resistance of the electronic element based on the physical quantity. For example, since the true destructive energy of the electronic element and the heat diffusion delay time until the energy supplied to the element diffuses out of the element can be obtained, the element having high ESD resistance and good heat radiation characteristics can be obtained. Can do development. Further, since an absolute value that is not affected by the time constant of the test current can be obtained as the evaluation value (that is, the calculation constant of the approximate curve equation) obtained by the present invention, it is necessary to distinguish between HBM and MM. In addition, it is possible to evaluate resistance to a wide range of ESD stress.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のESD評価方法の一モデルであって、
ESDエネルギーの熱拡散を求めるための単純モデルの
定義グラフである。
FIG. 1 is a model of an ESD evaluation method of the present invention,
5 is a definition graph of a simple model for determining the thermal diffusion of ESD energy.

【図2】同モデルに基づいて得られる素子内蓄積真エネ
ルギーのグラフである。
FIG. 2 is a graph of the true energy stored in the device obtained based on the model.

【図3】本発明のESD耐性試験装置の一実施形態を示
す簡略回路図である。
FIG. 3 is a simplified circuit diagram showing one embodiment of the ESD resistance test apparatus of the present invention.

【図4】本発明の実施例に用いた磁気ヘッドの要部拡大
図である。
FIG. 4 is an enlarged view of a main part of a magnetic head used in an embodiment of the present invention.

【図5】同実施例の評価方法を示すグラフである。FIG. 5 is a graph showing an evaluation method of the example.

【図6】従来のESD耐性試験装置の簡略回路図であ
る。
FIG. 6 is a simplified circuit diagram of a conventional ESD resistance test apparatus.

【図7】従来のESD耐性評価例を示すグラフである。FIG. 7 is a graph showing an example of a conventional ESD resistance evaluation.

【符号の説明】[Explanation of symbols]

1 電子素子(スピンバルブ素子) 11 可変電圧直流電源 12 充填用抵抗器 13 充電部 14 放電用抵抗装置 15 回路切換スイッチ 16 充電容量切替スイッチ(充電容量調節手段) 17 放電抵抗切替スイッチ(放電抵抗調節手段) DESCRIPTION OF SYMBOLS 1 Electronic element (spin valve element) 11 Variable voltage DC power supply 12 Filling resistor 13 Charging part 14 Discharge resistance device 15 Circuit changeover switch 16 Charge capacity changeover switch (charge capacity adjustment means) 17 Discharge resistance changeover switch (discharge resistance adjustment) means)

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 2以上の物理定数を含む時間の関数によ
り電流値が特定される波形のESD試験電流を用いて電
子素子のESD耐性を評価する方法であって、試験電流
を電子素子に印加することにより該素子の所定の定常物
理特性値を所定量変化させる該電流の上記物理定数セッ
トを複数求め、各物理定数が表す物理量、及び、各物理
定数セットを変換することで得られる物理量のうちの所
望の2以上の物理量を座標軸とする系において、各物理
定数セットが示す複数の点の近傍を通る近似曲線式を求
め、該近似曲線式は、各座標軸が表す物理量の変数と、
算出定数とを含むものであり、該近似曲線式の算出定数
を評価の基準とすることを特徴とする電子素子のESD
耐性評価方法。
1. A method for evaluating the ESD resistance of an electronic device using an ESD test current having a waveform whose current value is specified by a function of time including two or more physical constants, wherein the test current is applied to the electronic device. A plurality of the physical constant sets of the current that change the predetermined steady-state physical characteristic value of the element by a predetermined amount, calculate the physical quantities represented by the respective physical constants, and the physical quantities obtained by converting the respective physical constant sets. In a system in which the desired two or more physical quantities are used as coordinate axes, an approximate curve equation that passes through a plurality of points indicated by each physical constant set is obtained, and the approximate curve equation is a physical quantity variable represented by each coordinate axis,
Wherein the calculated constant of the approximate curve expression is used as a criterion for evaluation.
Resistance evaluation method.
【請求項2】 ESD試験電流は、RC直列放電回路に
より生成されるものであって、実験により求められる各
試験電流Inは、 【数1】 で表される減衰パルス電流であり、ここでQnは、放電
開始時にコンデンサに蓄積されている電荷量であり、R
nは放電回路の電気抵抗値であり、Cnはコンデンサの静
電容量であって、これら電気抵抗値Rn、静電容量Cn
び電荷量Qnにより物理定数セットが構成される請求項
1に記載の電子素子のESD耐性評価方法。
2. The ESD test current is generated by an RC series discharge circuit, and each test current In obtained by an experiment is expressed by the following equation. Where Q n is the amount of charge stored in the capacitor at the start of discharge, and
n is an electrical resistance value of the discharge circuit, C n is a capacitance of the capacitor, according to claim these electric resistance R n, by an electrostatic capacitance C n and the charge amount Q n physical constants set constituted 2. The method for evaluating ESD resistance of an electronic device according to item 1.
【請求項3】 ESD試験電流は、RC直列放電回路に
より生成されるものであって、実験により求められる各
試験電流Inは、 【数2】 で表される減衰パルス電流であり、ここでQnは、放電
開始時にコンデンサに蓄積されている電荷量であり、R
nは放電回路の電気抵抗値であり、Cnはコンデンサの静
電容量であって、これら電気抵抗値Rn、静電容量Cn
び電荷量Qnにより物理定数セットが構成され、 近似曲線式の形は、 【数3】 であり、ここで、EC及びΔttdが算出定数であり、E
Th及びτdが座標軸となる物理量の変数であり、 該座標系において各物理定数セットが示す点の座標(τ
dn ,EThn)は、 【数4】 によって求められ、ここでr0は素子の電気抵抗値であ
る請求項1に記載の電子素子のESD耐性評価方法。
3. ESD test current, there is generated by RC series discharge circuit, each test current I n which is determined by experiments, Equation 2] Where Q n is the amount of charge stored in the capacitor at the start of discharge, and
n is the electric resistance of the discharge circuit, C n is the capacitance of the capacitor, and these electric resistance R n , capacitance C n and electric charge Q n form a set of physical constants. The form of the equation is Where E C and Δt td are calculation constants,
Th and tau d is a variable of a physical quantity serving as coordinate axes, the coordinates of the points indicated by each physical constants set in the coordinate system (tau
dn , E Thn ) is 2. The method according to claim 1, wherein r 0 is an electric resistance value of the device.
【請求項4】 各物理定数セットを構成する放電抵抗R
nと静電容量Cnとの比が一定である請求項2又は3に記
載の電子素子のESD耐性評価方法。
4. A discharge resistor R constituting each set of physical constants.
ESD robustness evaluation method for electronic devices according to claim 2 or 3 ratio of n and the capacitance C n is constant.
【請求項5】 各物理定数セットを構成する静電容量C
nが一定である請求項2又は3に記載の電子素子のES
D耐性評価方法。
5. A capacitance C constituting each set of physical constants.
4. The electronic device according to claim 2, wherein n is constant.
D tolerance evaluation method.
【請求項6】 電子素子のESD耐性を評価する方法で
あって、評価の基準として、ESD電流が流れることに
よって素子が破壊に至った時点に該素子内に現実に蓄積
されていたエネルギー量を用いることを特徴とする電子
素子のESD耐性評価方法。
6. A method for evaluating the ESD resistance of an electronic element, wherein the amount of energy actually stored in the element at the time when the element is destroyed by the flow of an ESD current is evaluated as a criterion for evaluation. A method for evaluating the ESD resistance of an electronic element, which is used.
【請求項7】 電子素子のESD耐性を評価する方法で
あって、評価の基準として、ESD電流が流れることに
よって素子が破壊に至った時点に該素子内に現実に蓄積
されていたエネルギー量と、素子の放熱特性とを用いる
ことを特徴とする電子素子のESD耐性評価方法。
7. A method for evaluating the ESD resistance of an electronic device, the evaluation being based on the amount of energy actually stored in the device when the device is destroyed by the flow of an ESD current. A method for evaluating the ESD resistance of an electronic device, comprising using the heat dissipation characteristics of the device.
【請求項8】 可変電圧直流電源、充電用抵抗器及び充
電部を直列接続してなる充電回路と、前記充電部、放電
用抵抗装置及び電子素子を直列接続してなる放電回路と
のいずれか一方の回路が選択的に閉じられるように構成
されたESD耐性試験装置において、 前記充電部の充電容量を調節する充電容量調節手段と、
前記放電用抵抗装置の電気抵抗値を調節する放電抵抗調
節手段とを備えることを特徴とする電子素子のESD耐
性試験装置。
8. A charging circuit comprising a variable voltage DC power supply, a charging resistor and a charging section connected in series, and a discharging circuit comprising a series connection of the charging section, a discharging resistor and an electronic element. An ESD tolerance test device configured to selectively close one of the circuits, a charge capacity adjustment unit that adjusts a charge capacity of the charging unit,
And a discharge resistance adjusting means for adjusting an electric resistance value of the discharge resistance device.
【請求項9】 充電部の充電容量と、放電用回路の電気
抵抗値との比がほぼ一定になるように充電容量調節手段
と放電抵抗調節手段とが連係されていることを特徴とす
る請求項8に記載の電子素子のESD耐性試験装置。
9. The charging capacity adjusting means and the discharging resistance adjusting means are linked so that the ratio between the charging capacity of the charging section and the electric resistance of the discharging circuit becomes substantially constant. Item 10. An ESD resistance test apparatus for an electronic element according to item 8.
【請求項10】 充電部は、可変容量コンデンサである
か、若しくは、充電容量切替スイッチにより切り替えら
れるように並列接続された静電容量の異なる複数のコン
デンサからなり、前記可変容量コンデンサの容量調節回
転軸又は前記充電容量切替スイッチにより充電容量調節
手段が構成され、 前記放電用抵抗装置は、可変抵抗器であるか、若しく
は、抵抗切替スイッチにより切り替えられるように並列
接続された電気抵抗値の異なる複数の抵抗器からなり、
前記可変抵抗器の抵抗調節回転軸又は前記抵抗切替スイ
ッチにより放電抵抗調節手段が構成されていることを特
徴とする請求項8又は9に記載の電子素子のESD耐性
試験装置。
10. The charging unit is a variable capacitor or a plurality of capacitors having different capacitances connected in parallel so as to be switched by a charging capacity switch, and the capacity adjusting rotation of the variable capacitor is performed. A charge capacity adjusting means is constituted by a shaft or the charge capacity changeover switch, and the discharge resistor device is a variable resistor or a plurality of resistors having different electric resistance values connected in parallel so as to be switched by a resistance changeover switch. Consisting of resistors
The ESD resistance test apparatus for an electronic element according to claim 8, wherein a discharge resistance adjusting unit is configured by a resistance adjustment rotation axis of the variable resistor or the resistance changeover switch.
【請求項11】 ESD耐性評価対象である電子素子の
物性を表す2以上の所定の物理量の組み合わせを複数組
記憶する記憶手段と、 該記憶手段に記憶された各物理量を座標軸とする系にお
いて、各物理量セットが示す複数の点の近傍を通る近似
曲線式を求める演算手段とを備え、 前記近似曲線式は、前記各物理量の変数と、算出定数と
を含むものであり、前記演算手段は前記算出定数を求め
るものであり、該算出定数に基づいて電子素子のESD
耐性の評価を行う評価手段を備えることを特徴とする電
子素子のESD耐性評価装置。
11. A storage means for storing a plurality of sets of two or more predetermined physical quantities representing physical properties of an electronic element to be evaluated for ESD resistance, and a system using each physical quantity stored in the storage means as a coordinate axis, Calculating means for obtaining an approximate curve equation passing near a plurality of points indicated by each physical quantity set, wherein the approximate curve equation includes a variable of each of the physical quantities and a calculation constant, and the arithmetic means includes The calculated constant is determined, and the ESD of the electronic element is calculated based on the calculated constant.
An apparatus for evaluating the ESD resistance of an electronic device, comprising an evaluation unit for evaluating the resistance.
【請求項12】 2以上の物理定数を含む時間の関数に
より電流値が特定される波形のESD試験電流であって
電子素子に印加することにより該素子の所定の定常物理
特性値を所定量変化させる試験電流の上記物理定数のセ
ットが複数存在し、記憶手段には、各物理定数が表す物
理量、若しくは、各物理定数セットを変換することで得
られる物理量のうちの少なくとも2以上の物理量の組み
合わせが複数組記憶されることを特徴とする請求項11
に記載の電子素子のESD耐性評価装置。
12. An ESD test current having a waveform whose current value is specified by a function of time including two or more physical constants, and which is applied to an electronic element to change a predetermined steady-state physical characteristic value of the element by a predetermined amount. There are a plurality of sets of the above-described physical constants of the test current to be applied, and the storage means stores a physical quantity represented by each physical constant or a combination of at least two or more physical quantities obtained by converting each physical constant set. Are stored in plural sets.
3. The device for evaluating ESD resistance of an electronic element according to claim 1.
【請求項13】 ESD試験電流は、RC直列放電回路
により生成されるものであって、該試験電流Iは、 【数5】 で表される減衰パルス電流であり、ここでQは、放電開
始時にコンデンサに蓄積されている電荷量であり、Rは
回路の電気抵抗値であり、Cはコンデンサの静電容量で
あって、これら電気抵抗値R、静電容量C及び電荷量Q
により、素子の所定の定常物理特性値を所定量変化させ
る試験電流の上記物理定数のセットが構成され、 演算手段により求められる近似曲線式の形は、 【数6】 であり、ここで、EC及びΔttdが算出定数であり、E
Th及びτdが、記憶手段に記憶される物理量であるとと
もに座標軸となる変数であり、 上記物理定数セットから、記憶手段に記憶される物理量
の組み合わせへの変換は、 【数7】 によって行われるように構成されており、ここでr0
素子の電気抵抗値であることを特徴とする請求項12に
記載の電子素子のESD耐性評価装置。
13. The ESD test current is generated by an RC series discharge circuit, and the test current I is expressed by the following equation. Where Q is the amount of charge stored in the capacitor at the start of discharge, R is the electrical resistance of the circuit, C is the capacitance of the capacitor, These electric resistance value R, capacitance C and charge amount Q
A set of the above-mentioned physical constants of the test current for changing the predetermined steady-state physical characteristic value of the element by a predetermined amount is formed. The form of the approximate curve expression obtained by the calculating means is: Where E C and Δt td are calculation constants,
Th and τ d are variables that are both physical quantities stored in the storage means and coordinate axes. The conversion from the above set of physical constants to a combination of physical quantities stored in the storage means is expressed as follows: The apparatus according to claim 12, wherein r 0 is an electric resistance value of the element.
JP11141236A 1999-05-21 1999-05-21 Esd resistance evaluation method for electronic element, esd resistance testing device and esd resistance evaluation device Withdrawn JP2000329818A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11141236A JP2000329818A (en) 1999-05-21 1999-05-21 Esd resistance evaluation method for electronic element, esd resistance testing device and esd resistance evaluation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11141236A JP2000329818A (en) 1999-05-21 1999-05-21 Esd resistance evaluation method for electronic element, esd resistance testing device and esd resistance evaluation device

Publications (1)

Publication Number Publication Date
JP2000329818A true JP2000329818A (en) 2000-11-30

Family

ID=15287282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11141236A Withdrawn JP2000329818A (en) 1999-05-21 1999-05-21 Esd resistance evaluation method for electronic element, esd resistance testing device and esd resistance evaluation device

Country Status (1)

Country Link
JP (1) JP2000329818A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006038542A (en) * 2004-07-26 2006-02-09 Nec Electronics Corp Measuring method of electrostatic discharge resistance characteristic, electrostatic destruction test method, and pulse voltage application circuit attaining their methods
JP2006078268A (en) * 2004-09-08 2006-03-23 Nec Electronics Corp Measurement of electrostatic discharge resistance characteristics, and system for electrostatic discharge failure test
WO2008108503A1 (en) * 2007-03-06 2008-09-12 Nec Corporation Impulse immunity evaluating device
JP2009171293A (en) * 2008-01-17 2009-07-30 Nuflare Technology Inc Standard pulse generator and standard pulse generating method
KR100954923B1 (en) 2007-12-26 2010-04-27 주식회사 동부하이텍 Internal pressure current modeling method of Electro Static Discharge protection device
CN102759688A (en) * 2011-04-27 2012-10-31 夏普株式会社 High voltage detection device
CN104204827A (en) * 2012-04-04 2014-12-10 夏普株式会社 Esd test inspection device and esd test inspection method
JP2016138820A (en) * 2015-01-28 2016-08-04 三菱電機株式会社 Static electricity breakdown voltage test method and static electricity breakdown voltage test device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006038542A (en) * 2004-07-26 2006-02-09 Nec Electronics Corp Measuring method of electrostatic discharge resistance characteristic, electrostatic destruction test method, and pulse voltage application circuit attaining their methods
JP4630594B2 (en) * 2004-07-26 2011-02-09 阪和電子工業株式会社 Method for measuring electrostatic discharge resistance characteristics, electrostatic breakdown test method, and pulse voltage application circuit for realizing these methods
JP4562465B2 (en) * 2004-09-08 2010-10-13 阪和電子工業株式会社 Electrostatic discharge resistance measurement and electrostatic breakdown test equipment
JP2006078268A (en) * 2004-09-08 2006-03-23 Nec Electronics Corp Measurement of electrostatic discharge resistance characteristics, and system for electrostatic discharge failure test
US8410791B2 (en) 2007-03-06 2013-04-02 Nec Corporation Impulse immunity test apparatus
CN101622546B (en) * 2007-03-06 2012-07-18 日本电气株式会社 Impulse immunity evaluating device
WO2008108503A1 (en) * 2007-03-06 2008-09-12 Nec Corporation Impulse immunity evaluating device
KR100954923B1 (en) 2007-12-26 2010-04-27 주식회사 동부하이텍 Internal pressure current modeling method of Electro Static Discharge protection device
JP2009171293A (en) * 2008-01-17 2009-07-30 Nuflare Technology Inc Standard pulse generator and standard pulse generating method
CN102759688A (en) * 2011-04-27 2012-10-31 夏普株式会社 High voltage detection device
KR101322556B1 (en) 2011-04-27 2013-10-28 샤프 가부시키가이샤 High voltage inspecting device
CN104204827A (en) * 2012-04-04 2014-12-10 夏普株式会社 Esd test inspection device and esd test inspection method
JP2016138820A (en) * 2015-01-28 2016-08-04 三菱電機株式会社 Static electricity breakdown voltage test method and static electricity breakdown voltage test device

Similar Documents

Publication Publication Date Title
TWI379096B (en) Digital magnetic current sensor and logic
US6400534B1 (en) Resistive shunt ESD and EOS protection for recording heads
JP3770273B2 (en) Tunnel magnetoresistive effect element inspection method and apparatus, and tunnel magnetoresistive effect element manufacturing method
US7236392B2 (en) Method and apparatus for testing tunnel magnetoresistive effect element
KR100342729B1 (en) Shielded magnetoresistive heads with charge clamp
Wallash et al. ESD failure mechanisms of inductive and magnetoresistive recording heads
JP2004519809A (en) Criteria for MRAM cells
US6265885B1 (en) Method, apparatus and computer program product for identifying electrostatic discharge damage to a thin film device
JP2001023131A (en) Method and apparatus for inspecting characteristic of tunnel magnetoresistance effect element, and hard disk drive apparatus
JP2000329818A (en) Esd resistance evaluation method for electronic element, esd resistance testing device and esd resistance evaluation device
JPWO2018043377A1 (en) Method of manufacturing magnetic memory provided with magnetic tunnel junction device
CN1627369A (en) Method and apparatus for testing magnetic head with TMR element
EP0867864A2 (en) Magnetic head with spin valve effect magnetoresistive element and its manufacturing method
US8054706B2 (en) Sensor protection using a non-volatile memory cell
JP4047315B2 (en) System and method for determining the value of a storage element
US20080164872A1 (en) Methods and Apparatus for Characterizing Magnetic Tunnel Junctions Having Two Dielectric Layers
TW557525B (en) Method of repairing defective tunnel junctions
JP3880945B2 (en) Method and apparatus for evaluating charged potential of object to be measured
JP4023997B2 (en) Thin film magnetic field sensor
US11249131B2 (en) Test apparatus and testing method using the same
US7815369B2 (en) Method of measuring temperature of tunnel magnetoresistive effect element
JP2008014640A (en) Method for measuring characteristic impedance of electrostatic discharge protection circuit and apparatus for implementing measurement
JP2002131407A5 (en)
Lam A study of static-dissipative tweezers for handling giant magneto-resistive recording heads
Chen et al. Ultra-fast transmission line pulse testing of tunneling and giant magnetoresistive recording heads

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060801