JP5496952B2 - Repair device, repair method, and device manufacturing method - Google Patents

Repair device, repair method, and device manufacturing method Download PDF

Info

Publication number
JP5496952B2
JP5496952B2 JP2011135796A JP2011135796A JP5496952B2 JP 5496952 B2 JP5496952 B2 JP 5496952B2 JP 2011135796 A JP2011135796 A JP 2011135796A JP 2011135796 A JP2011135796 A JP 2011135796A JP 5496952 B2 JP5496952 B2 JP 5496952B2
Authority
JP
Japan
Prior art keywords
voltage
repair
current
determination
repair device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011135796A
Other languages
Japanese (ja)
Other versions
JP2013003024A (en
Inventor
練 内田
真治 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011135796A priority Critical patent/JP5496952B2/en
Priority to TW101116558A priority patent/TW201304035A/en
Priority to KR1020120057434A priority patent/KR20120139544A/en
Priority to CN2012102059462A priority patent/CN102832155A/en
Publication of JP2013003024A publication Critical patent/JP2013003024A/en
Application granted granted Critical
Publication of JP5496952B2 publication Critical patent/JP5496952B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、例えばLSI素子や、LED素子およびレーザ素子などの発光素子などの検査および処理対象のデバイスに対して検査するESD耐性試験の結果や通常動作試験の結果、不良デバイスを正常な絶縁状態に回復させるリペア装置およびリペア方法、このリペア装置を用いたデバイスの製造方法に関する。   The present invention is based on the results of an ESD resistance test and a normal operation test for inspecting a light emitting element such as an LSI element, an LED element and a laser element, and a device to be processed. The present invention relates to a repair device and a repair method that can be recovered automatically, and a device manufacturing method using the repair device.

従来、LSI素子では入力回路側に保護ダイオードが接続されており、保護ダイオードのESD耐性が検査される。LED素子およびレーザ素子などの発光素子では、発光素子自体がダイオード構造を持っている。このダイオード構造はp型拡散層とn型拡散層のpn接合で構成されるので、p型拡散層とn型拡散層のできばえに応じてESD耐性が異なることから、全数、ESD耐性を検査する必要がある。   Conventionally, in an LSI element, a protection diode is connected to the input circuit side, and the ESD resistance of the protection diode is inspected. In light emitting elements such as LED elements and laser elements, the light emitting elements themselves have a diode structure. Since this diode structure is composed of a pn junction of a p-type diffusion layer and an n-type diffusion layer, the ESD resistance differs depending on the quality of the p-type diffusion layer and the n-type diffusion layer. Need to be inspected.

従来のESD印加に必要な基本的なESD回路は、高電圧電源とESD規格(HBM(ヒューマンボディモデル)・MM(マシンモデル)など)に沿った高圧コンデンサ、印加抵抗および水銀を用いた高耐圧リレーで構成されている。   The basic ESD circuit required for conventional ESD application is a high-voltage power supply and a high-voltage capacitor that uses ESD standards (HBM (Human Body Model), MM (Machine Model), etc.), applied resistance, and mercury. Consists of relays.

ESD回路の印加出力部分は、デバイスの端子に対して接続するためのコンタクトプローブを基板に固定搭載したプローブカードや、このコンタクトプローブをアームに固定したマニピュレータなどを用いて検査対象のデバイスに通電するようになっている。   The applied output portion of the ESD circuit energizes the device to be inspected by using a probe card in which a contact probe for connecting to the terminal of the device is fixedly mounted on the substrate, or a manipulator in which this contact probe is fixed to the arm. It is like that.

検査対象のデバイスへの供給電圧の大きさは、通常動作試験では動作電圧の例えば3Vや5V程度であるが、信頼性検査で代表的なESD試験(静電放電信頼性試験)では、およそ1〜10KVレベルの高電圧を対象としている。ESD試験は、人体や機械からの静電気がLSIチップなどの検査対象のデバイスに流れた場合の耐久性について試験するものである。   The magnitude of the supply voltage to the device to be inspected is, for example, about 3 V or 5 V of the operating voltage in the normal operation test, but is approximately 1 in the typical ESD test (electrostatic discharge reliability test) in the reliability inspection. Intended for high voltages of -10 KV level. The ESD test is a test for durability when static electricity from a human body or a machine flows into a device to be inspected such as an LSI chip.

一方、不良デバイスを正常な絶縁状態に回復させるリペア技術において、対象デバイスとして、例えばTFT、有機EL、LSI、LED素子およびレーザ素子などがあり、大型デバイスとしては太陽電池などが該当する。リペア技術としては、例えば冗長素子・回路を用いる手法(複雑なデバイスに多い)、電気的バイアス印加手法、欠陥箇所の特定が必要であるがレーザリペア手法およびプロセス工程手法などがある。   On the other hand, in the repair technology for recovering a defective device to a normal insulation state, examples of target devices include TFTs, organic ELs, LSIs, LED elements, and laser elements, and large-scale devices include solar cells. Examples of the repair technique include a technique using redundant elements / circuits (which is often found in complex devices), an electric bias application technique, a laser repair technique and a process process technique that require identification of a defective portion.

不良デバイスを正常な絶縁状態に回復させるリペア技術、例えば電気的バイアス印加手法について説明する。ゲート酸化膜の絶縁状態について説明すると、ゲート酸化膜に酸化膜ピンホールがあって、ゲート酸化膜の上部電極と下部シリコン基板とが酸化膜ピンホールを通してショートしている状態で、故意に電流を流してショート部分の細い上部電極材料(ポリシリコンやメタルなど)を焼き切ってしまって、そのショート部分をオープン状態(正常な絶縁状態)にすることにより、このゲート酸化膜を正常な絶縁状態に回復させる。   A repair technique for restoring a defective device to a normal insulation state, for example, an electric bias application method will be described. Explaining the insulation state of the gate oxide film, there is an oxide pinhole in the gate oxide film, and the current is intentionally applied in a state where the upper electrode of the gate oxide film and the lower silicon substrate are short-circuited through the oxide film pinhole. By flowing the upper electrode material (polysilicon, metal, etc.) with a narrow short-circuited portion, the gate oxide film is brought into a normal insulating state by opening the short-circuited portion (normal insulating state). Recover.

このように、ゲート酸化膜のピンホールのショート部分を焼き切って正常な絶縁状態に回復させる電気的バイアス印加手法の一例が特許文献1に開示されている。   As described above, Patent Document 1 discloses an example of an electrical bias application technique for burning out a short portion of a pinhole of a gate oxide film to restore a normal insulating state.

図22は、特許文献1に開示されている従来の光電変換素子の逆バイアス処理装置の概略図である。図23は、図22の直列接続された光電変換素子の等価回路である。   FIG. 22 is a schematic diagram of a conventional reverse bias processing apparatus for a photoelectric conversion element disclosed in Patent Document 1. In FIG. FIG. 23 is an equivalent circuit of the photoelectric conversion elements connected in series in FIG.

図22および図23において、従来の光電変換素子の逆バイアス処理装置100は、電位付与手段101から出力された3つの異なった電位を同時に光電変換素子102の裏面電極103に付与して、故意に電流を流す。電位付与手段101は、3つの異なった電位を同時に出力する出力端子104を有する電源105と、それぞれの出力端子104を、直列接続された光電変換素子102の裏面電極103に接続する導電性部材106とを備えている。この導電性部材106は電極接続部106aおよび配線部106bから構成されている。   22 and 23, the conventional reverse bias processing apparatus 100 for a photoelectric conversion element 100 intentionally applies three different potentials output from the potential applying means 101 to the back electrode 103 of the photoelectric conversion element 102 at the same time. Apply current. The potential applying means 101 includes a power source 105 having an output terminal 104 that outputs three different potentials simultaneously, and a conductive member 106 that connects each output terminal 104 to the back electrode 103 of the photoelectric conversion element 102 connected in series. And. The conductive member 106 includes an electrode connecting portion 106a and a wiring portion 106b.

出力端子104のそれぞれからは、異なった電位が出力されていればよく、例えば、出力端子104aに+3V、出力端子104bに0V、出力端子104cに−3Vの電位を出力する。   For example, a potential of +3 V is output to the output terminal 104 a, a potential of 0 V is output to the output terminal 104 b, and a potential of −3 V is output to the output terminal 104 c.

この装置により、2つの光電変換素子102に同時に逆バイアス電圧3Vを印加でき、2つの光電変換素子102を同時に逆バイアス処理して、不良デバイスに対して故意に欠陥部分に電流を流すことができる。   With this apparatus, a reverse bias voltage of 3 V can be simultaneously applied to the two photoelectric conversion elements 102, and the two photoelectric conversion elements 102 can be simultaneously reverse-biased so that a current can be intentionally passed to a defective portion with respect to a defective device. .

逆バイアス電圧を例えば3Vとしたが、これに限らず、光電変換素子102のPN接合が破壊され短絡状態となることを防止するため、光電変換素子102の耐電圧以下の電圧であればよい。光電変換素子102の耐電圧は、半導体層の膜厚または層数などの構造により異なるが、一般的には数Vから20V程度である。   The reverse bias voltage is set to 3 V, for example. However, the present invention is not limited to this, and any voltage that is equal to or lower than the withstand voltage of the photoelectric conversion element 102 may be used in order to prevent the PN junction of the photoelectric conversion element 102 from being broken and being short-circuited. The withstand voltage of the photoelectric conversion element 102 varies depending on the structure of the semiconductor layer such as the film thickness or the number of layers, but is generally about several volts to 20 volts.

上記構成により、逆バイアス処理装置100を用いた逆バイアス処理方法において、裏面電極103a、103b、103cそれぞれに電極接続部106a1、106a2、106a3を接触させ、出力端子104aに+3V、出力端子104bに0V、出力端子104cに−3Vの電位を出力すると、裏面電極103aに+3V、裏面電極103bに0V、裏面電極103cに−3Vの電位が付与される。   With the above configuration, in the reverse bias processing method using the reverse bias processing apparatus 100, the electrode connection portions 106a1, 106a2, and 106a3 are brought into contact with the back electrodes 103a, 103b, and 103c, respectively, the output terminal 104a is + 3V, and the output terminal 104b is 0V. When a potential of −3V is output to the output terminal 104c, + 3V is applied to the back electrode 103a, 0V is applied to the back electrode 103b, and −3V is applied to the back electrode 103c.

光電変換素子103aおよび光電変換素子103bに3Vの逆バイアス電圧が同時に印加され、これらの光電変換素子を同時に逆バイアス処理して、不良デバイスに対して故意に欠陥部分に電流を流して正常な絶縁状態に回復させることができる。   A reverse bias voltage of 3 V is applied to the photoelectric conversion element 103a and the photoelectric conversion element 103b at the same time, and these photoelectric conversion elements are simultaneously reverse-biased so that a current is intentionally supplied to the defective portion with respect to a defective device to achieve normal insulation. It can be restored to the state.

特開2008−91674号公報JP 2008-91674 A

特許文献1に開示されている電気的バイアス処理を行う上記従来の逆バイアス処理装置では、1デバイスに対して1電源の1対1の関係で構成されている。電源容量を抑えるとサイズ的に小さくなるだけではなく低コストであるというメリットがある。したがって、電源容量をできるだけ抑えた場合には、デバイスへの電流供給に、より十分な電流容量を確保することは困難である。まして、1ウエハ当たりのデバイス数は例えば10万個にも及ぶことから、この電気的バイアス処理を、2個程度毎ではなくそれ以上の個数、例えば数十個や数百個など多数個一括処理を行う場合には、電気的バイアス処理を多数個一括処理する多数の電源が必要である。このように、あまりに多数の電源を搭載することは、容積的(サイズ的)に困難である。   The conventional reverse bias processing apparatus that performs the electrical bias processing disclosed in Patent Document 1 is configured in a one-to-one relationship of one power source for one device. If the power supply capacity is suppressed, there is an advantage that not only the size is reduced but also the cost is low. Therefore, if the power supply capacity is suppressed as much as possible, it is difficult to secure a sufficient current capacity for supplying current to the device. Furthermore, since the number of devices per wafer is as many as 100,000, for example, this electrical bias processing is not performed every two pieces, but more than one, for example, dozens or hundreds of batch processing. In the case of performing the above, a large number of power sources for collectively processing a large number of electrical bias processes are required. As described above, it is difficult in volume (size) to mount too many power sources.

これに対して、電気的バイアス処理を多数個一括処理する多数個のデバイスに対して並列的に電源を接続する場合も考えられるが、一括処理するデバイス個数が2個程度ではなく10個前後、さらには数十個や数百個など多い場合には、多数個のデバイスに対して同一のストレス(電圧)条件で、しかも、電源から同時に十分な電流容量を確保することができない。デバイスが単一であっても、電源容量をできるだけ抑えた場合には、デバイスへの電流供給に、より十分な電流容量を確保することは困難である。   On the other hand, there may be a case where a power source is connected in parallel to a large number of devices that collectively process a large number of electrical bias processes. However, the number of devices that are collectively processed is not about 2 but around 10; Furthermore, when there are many tens or hundreds, it is not possible to ensure a sufficient current capacity from the power supply at the same time under the same stress (voltage) condition for a large number of devices. Even if there is a single device, it is difficult to secure a sufficient current capacity for supplying current to the device if the power supply capacity is suppressed as much as possible.

本発明は、上記従来の問題を解決するもので、電源容量に依存せず、より十分な電流容量を確保して、より効率よく不良デバイスを正常な絶縁状態に回復させることができるリペア装置およびリペア方法、このリペア装置を用いたデバイスの製造方法を提供することを目的とする。   The present invention solves the above-mentioned conventional problems, and does not depend on the power supply capacity, ensures a sufficient current capacity, and more efficiently restores a defective device to a normal insulation state. It is an object of the present invention to provide a repair method and a device manufacturing method using the repair apparatus.

本発明のリペア装置は、デバイスのリーク欠陥部分に対して電気的ストレスを供給して該リーク欠陥部分の絶縁状態を正常化するリペア装置において、電気的ストレス源とする電圧源と、該電圧源により充電される一または複数の電圧容量手段からの一または複数の電荷ストレスを一または複数のデバイスに印加する電圧印加手段とを有するものであり、そのことにより上記目的が達成される。   A repair device according to the present invention includes a voltage source as an electrical stress source in the repair device for supplying an electrical stress to a leak defect portion of a device to normalize an insulation state of the leak defect portion, and the voltage source. Voltage application means for applying one or more charge stresses from one or more voltage capacity means charged by one or more devices to one or more devices, thereby achieving the above object.

また、好ましくは、本発明のリペア装置における電圧印加手段は、前記電圧源により充電される複数の電圧容量手段からの各電荷ストレスを複数のデバイスにそれぞれ一括して同時に印加する。   Preferably, the voltage application means in the repair device of the present invention simultaneously applies each charge stress from the plurality of voltage capacity means charged by the voltage source to the plurality of devices at the same time.

さらに、好ましくは、本発明のリペア装置における電圧印加手段は、所定電圧を一括印加処理すべきデバイス個数分の同一回路構成を有する。   Further preferably, the voltage application means in the repair device of the present invention has the same circuit configuration as the number of devices to which a predetermined voltage is to be collectively applied.

さらに、好ましくは、本発明のリペア装置における電圧印加手段は、前記電圧源からの所定の電圧を蓄積する一の電圧容量手段と、該電圧容量手段からの所定の電圧を抵抗を通して出力する一の電圧出力部と、該一の電圧容量手段を該電圧源側に接続するかまたは該電圧出力部側に接続するように切り替える切替手段とを有する。   Further preferably, the voltage applying means in the repair device of the present invention is one voltage capacity means for storing a predetermined voltage from the voltage source, and one voltage capacity means for outputting the predetermined voltage from the voltage capacity means through a resistor. A voltage output unit; and a switching unit configured to switch the one voltage capacity unit to the voltage source side or to be connected to the voltage output unit side.

さらに、好ましくは、本発明のリペア装置における電圧印加手段は、前記電圧源からの所定の電圧を蓄積する前記複数の電圧容量手段と、該複数の電圧容量手段からの各所定の電圧を各抵抗をそれぞれ通して出力する複数の電圧出力部と、該複数の電圧容量手段をそれぞれ、該電圧源側にそれぞれ接続するかまたは該電圧出力部側にそれぞれ接続するように切り替える複数の切替手段とを有する。   Further preferably, the voltage applying means in the repair device of the present invention is configured such that the plurality of voltage capacity means for storing a predetermined voltage from the voltage source, and each predetermined voltage from the plurality of voltage capacity means to each resistance. And a plurality of switching means for switching the plurality of voltage capacity means to be connected to the voltage source side or to be connected to the voltage output side, respectively. Have.

さらに、好ましくは、本発明のリペア装置における同一回路構成は、前記電圧容量手段から前記切替手段さらに前記抵抗を通して前記電圧出力部に至る回路を独立に前記一括印加処理すべきデバイス個数分有している。   Further, preferably, the same circuit configuration in the repair device of the present invention has a circuit from the voltage capacity means to the switching means and further to the voltage output section through the resistor, as many as the number of devices to be subjected to batch application processing independently. Yes.

さらに、好ましくは、本発明のリペア装置における同一回路構成を一または複数搭載する基板を複数有する。   Further, preferably, the repair apparatus of the present invention has a plurality of substrates on which one or a plurality of the same circuit configurations are mounted.

さらに、好ましくは、本発明のリペア装置における電圧源は、一括印加処理すべきデバイス個数分の前記複数の電圧容量手段の容量に応じた充電処理能力がある1個の電圧源とする。   Further preferably, the voltage source in the repair device of the present invention is a single voltage source having a charge processing capability corresponding to the capacities of the plurality of voltage capacity means corresponding to the number of devices to be collectively applied.

さらに、好ましくは、本発明のリペア装置における電荷ストレスの電圧値は、前記デバイスの電圧・電流特性が非線形特性の場合、絶対値としてブレイクダウン電圧を超えない値でかつ該ブレイクダウン電圧の9割以上の電圧値に設定されている。   Further preferably, the voltage value of the charge stress in the repair device of the present invention is a value that does not exceed the breakdown voltage as an absolute value and 90% of the breakdown voltage when the voltage / current characteristics of the device are nonlinear characteristics. The above voltage value is set.

さらに、好ましくは、本発明のリペア装置における電圧源は、その出力電圧が可変自在に構成されており、静電破壊耐圧試験に対応する電圧レベルを出力可能とする。   Further, preferably, the voltage source in the repair device of the present invention is configured such that its output voltage is variable, and can output a voltage level corresponding to the electrostatic breakdown voltage test.

さらに、好ましくは、本発明のリペア装置における複数の電圧容量手段は、静電破壊耐圧試験に対応する容量値を有する。   Further preferably, the plurality of voltage capacity means in the repair device of the present invention have a capacity value corresponding to the electrostatic breakdown voltage test.

さらに、好ましくは、本発明のリペア装置における電圧出力部の抵抗は、静電破壊耐圧試験に対応する抵抗値を有する。   Further preferably, the resistance of the voltage output unit in the repair device of the present invention has a resistance value corresponding to the electrostatic breakdown voltage test.

さらに、好ましくは、本発明のリペア装置における電圧容量手段の充放電処理は、自動搬送処理装置を用いてリペア処理を行う場合、前記デバイスに対する、該自動搬送処理装置によるコンタクト移動期間に該電圧容量手段が充電され、該デバイスに対する、該自動搬送処理装置によるコンタクト後に該電圧容量手段から放電されるシーケンス処理を有している。   Further preferably, when the charge / discharge processing of the voltage capacity means in the repair device of the present invention is performed using the automatic transport processing device, the voltage capacity during the contact movement period by the automatic transport processing device with respect to the device. The means is charged and has a sequence process in which the device is discharged from the voltage capacity means after contact by the automatic transfer processor.

さらに、好ましくは、本発明のリペア装置における電圧源からの電流ストレスを前記一または複数のデバイスに供給する電流供給手段を更に有する。   Furthermore, it is preferable that the apparatus further includes current supply means for supplying current stress from the voltage source to the one or more devices in the repair apparatus of the present invention.

さらに、好ましくは、本発明のリペア装置における電荷ストレスおよび前記電流ストレスの2種類の電気的ストレスを選択動作するタイミングコントローラを有する。   Furthermore, it is preferable that the repair apparatus of the present invention further includes a timing controller that selectively operates two types of electrical stress, that is, charge stress and current stress.

さらに、好ましくは、本発明のリペア装置において、前記電圧印加手段および前記電流供給手段のうちの少なくとも該電圧印加手段のリペア処理後に、前記電圧源から電流を該電流供給手段により一または複数のデバイスに供給した状態で、該一または複数のデバイス中のデバイスが前記リーク欠陥デバイスであるかどうかを自動判定する判定手段が設けられている。   Further preferably, in the repair device according to the present invention, after the repair process of at least the voltage application means of the voltage application means and the current supply means, one or more devices are supplied with current from the voltage source by the current supply means. A determination means is provided for automatically determining whether a device in the one or a plurality of devices is the leak defective device.

さらに、好ましくは、本発明のリペア装置における判定手段は、電圧レベル検知判定と電流レベル検知判定のうちの少なくともいずれかを行う。   Further preferably, the determination means in the repair device of the present invention performs at least one of voltage level detection determination and current level detection determination.

さらに、好ましくは、本発明のリペア装置における判定手段と、前記電圧印加手段および前記電流供給手段のうちの少なくとも該電圧印加手段が同一基板上に設置されている。   Further, preferably, at least the voltage applying unit among the determining unit and the voltage applying unit and the current supplying unit in the repair apparatus of the present invention is installed on the same substrate.

さらに、好ましくは、本発明のリペア装置における判定手段は、リペア処理後の一または複数のデバイスに対する電圧レベル検知判定と電流レベル検知判定のうちの少なくともいずれかの判定結果をタイミングコントローラに出力する。   Further preferably, the determination means in the repair device of the present invention outputs a determination result of at least one of a voltage level detection determination and a current level detection determination for one or a plurality of devices after the repair process to the timing controller.

さらに、好ましくは、本発明のリペア装置における判定手段は、リペア処理後の一または複数のデバイスに対する電圧レベル検知判定と電流レベル検知判定のうちの少なくともいずれかの判定結果を複数値のレベルに分割した判定信号としてタイミングコントローラに出力する。   Further preferably, the determination means in the repair device of the present invention divides the determination result of at least one of the voltage level detection determination and the current level detection determination for one or a plurality of devices after the repair process into a plurality of levels. The determination signal is output to the timing controller.

さらに、好ましくは、本発明のリペア装置におけるタイミングコントローラは、前記複数の電圧容量手段の容量値および、該複数の電圧容量手段からの各所定の電圧を各抵抗をそれぞれ通して出力する複数の電圧出力部の該各抵抗の抵抗値を、前記判定手段の判定結果に応じて可変設定する可変設定制御手段を有する。   Further preferably, the timing controller in the repair device of the present invention is configured such that the plurality of voltages output the capacitance values of the plurality of voltage capacity means and the predetermined voltages from the plurality of voltage capacity means through the resistors, respectively. There is variable setting control means for variably setting the resistance value of each resistor of the output unit according to the determination result of the determination means.

さらに、好ましくは、本発明のリペア装置におけるタイミングコントローラからの制御信号に基づいて可変設定手段を制御して、予め搭載されている容量群および抵抗群から選択して所定の容量値および所定の抵抗値に設定する。   Furthermore, preferably, the variable setting means is controlled based on a control signal from the timing controller in the repair device of the present invention, and a predetermined capacitance value and a predetermined resistance are selected from a previously installed capacitance group and resistance group. Set to value.

さらに、好ましくは、本発明のリペア装置におけるタイミングコントローラは、前記判定手段の判定結果の良不良または不良の程度を基にリペア処理フローを決定する。   Further preferably, the timing controller in the repair device of the present invention determines the repair processing flow based on the quality of the determination result of the determination means or the degree of the failure.

さらに、好ましくは、本発明のリペア装置におけるタイミングコントローラは、一または複数回のリペア処理フローを設定する。   Further preferably, the timing controller in the repair device of the present invention sets one or a plurality of repair processing flows.

本発明の半導体装置の製造方法は、本発明の上記リペア装置を用いて、前記デバイスのリーク欠陥部分に対して電気的ストレスを供給して該リーク欠陥部分の絶縁状態を正常化するものであり、そのことにより上記目的が達成される。   The method for manufacturing a semiconductor device of the present invention normalizes the insulation state of the leak defect portion by supplying electrical stress to the leak defect portion of the device using the repair apparatus of the present invention. This achieves the above object.

本発明のリペア方法は、デバイスのリーク欠陥部分に対して電気的ストレスを供給して該リーク欠陥部分の絶縁状態を正常化するリペア方法において、電圧印加手段が、電圧源により充電される電圧容量手段からの電荷ストレスを該デバイスに印加する電圧印加工程を有するものであり、そのことにより上記目的が達成される。   The repair method of the present invention is a repair method in which an electrical stress is supplied to a leak defect portion of a device to normalize the insulation state of the leak defect portion. A voltage application step of applying a charge stress from the means to the device, thereby achieving the object.

また、好ましくは、本発明のリペア方法における電圧印加工程は、前記電圧印加手段が、電圧源により充電される複数の電圧容量手段からの各電荷ストレスを複数のデバイスにそれぞれ一括して同時に印加する電圧印加工程を有する。   Preferably, in the voltage applying step in the repair method of the present invention, the voltage applying unit applies each of the charge stresses from a plurality of voltage capacity units charged by a voltage source to a plurality of devices at the same time. A voltage applying step;

さらに、好ましくは、本発明のリペア方法において、電流供給手段が、前記電圧源からの電流ストレスを一または複数のデバイスに供給する電流供給工程を更に有する。   Further preferably, in the repair method of the present invention, the current supply means further includes a current supply step of supplying current stress from the voltage source to one or a plurality of devices.

さらに、好ましくは、本発明のリペア方法において、前記電圧印加工程および前記電流供給工程のうちの少なくとも前記電圧印加工程のリペア処理後に、該電圧源から電流を該電流供給手段によりリペア対象の一または複数のデバイスに供給した状態で、判定手段が、該リペア対象の一または複数のデバイス中のデバイスが該リーク欠陥デバイスであるかどうかを判定する判定工程を有する。   Further preferably, in the repair method of the present invention, after the repair process of at least the voltage application step of the voltage application step and the current supply step, a current from the voltage source is repaired by the current supply means. The determination means has a determination step of determining whether or not a device in one or a plurality of devices to be repaired is the leak defective device in a state of being supplied to a plurality of devices.

上記構成により、以下、本発明の作用を説明する。   With the above configuration, the operation of the present invention will be described below.

本発明においては、電気的ストレス源とする電圧源と、電圧源により充電される一または複数の電圧容量手段からの一または複数の電荷ストレスを一または複数のデバイスに印加する電圧印加手段とを有している。   In the present invention, a voltage source serving as an electrical stress source, and a voltage applying means for applying one or more charge stresses from one or more voltage capacity means charged by the voltage source to one or more devices. Have.

また、電圧印加手段は、電圧源により充電される複数の電圧容量手段からの各電荷ストレスを複数のデバイスにそれぞれ一括して同時に印加する。   Further, the voltage applying means applies each charge stress from the plurality of voltage capacity means charged by the voltage source to the plurality of devices at the same time.

これによって、電圧源により充電される一または複数の電圧容量手段からの一または複数の電荷ストレスを一または複数のデバイスに印加するので、電源容量に依存せず、より十分な電流容量を確保して、より効率よく不良デバイスを正常な絶縁状態に回復させることが可能となる。   As a result, one or more charge stresses from one or more voltage capacity means charged by the voltage source are applied to one or more devices, so that a sufficient current capacity can be ensured without depending on the power source capacity. Thus, the defective device can be restored to the normal insulation state more efficiently.

電圧印加手段が、電圧源により充電される複数の電圧容量手段からの各電荷ストレスを複数のデバイスにそれぞれ一括して同時に印加するので、電気的バイアス処理を多数個一括で行うことが可能となって、より効率よく不良デバイスを正常な絶縁状態に回復させることが可能となる。   Since the voltage applying means applies each of the charge stresses from the plurality of voltage capacity means charged by the voltage source to the plurality of devices at the same time, it is possible to perform a large number of electrical bias processes at once. Thus, the defective device can be restored to the normal insulation state more efficiently.

以上により、本発明によれば、電圧源により充電される一または複数の電圧容量手段からの一または複数の電荷ストレスを一または複数のデバイスに印加するため、電源容量に依存せず、より十分な電流容量を確保することができて、より効率よく不良デバイスを正常な絶縁状態に回復させることができる。   As described above, according to the present invention, one or a plurality of charge stresses from one or a plurality of voltage capacity means charged by a voltage source is applied to one or a plurality of devices. A sufficient current capacity can be secured, and a defective device can be restored to a normal insulation state more efficiently.

また、電圧印加手段が、電圧源により充電される複数の電圧容量手段からの各電荷ストレスを複数のデバイスにそれぞれ一括して同時に印加するため、電気的バイアス処理を多数個一括で同時に行うことができて、より効率よく不良デバイスを正常な絶縁状態に回復させることができる。   In addition, since the voltage applying means applies each charge stress from a plurality of voltage capacity means charged by a voltage source to a plurality of devices at the same time, a large number of electrical bias processes can be performed simultaneously. Thus, the defective device can be restored to the normal insulation state more efficiently.

本発明の実施形態1におけるリペア装置の単位構成例を模式的に示す回路ブロック図である。It is a circuit block diagram showing typically an example of unit composition of a repair device in Embodiment 1 of the present invention. 図1のリペア装置の具体的構成例を示す回路図である。It is a circuit diagram which shows the specific structural example of the repair apparatus of FIG. ダイオードの電圧電流特性を示す図である。It is a figure which shows the voltage-current characteristic of a diode. 図1のリペア装置の動作を示すフローチャートである。It is a flowchart which shows operation | movement of the repair apparatus of FIG. (a)および(b)は、リペア処理のCRストレス(CR電圧印加)の電圧印加波形およびその電流印加波形を示す図であり、(c)および(d)は、リペア処理の定電流ストレス(定電流供給)の電圧印加波形およびその電流印加波形を示す図である。(A) And (b) is a figure which shows the voltage application waveform and current application waveform of CR stress (CR voltage application) of a repair process, (c) and (d) are constant current stress ( It is a figure which shows the voltage application waveform of a constant current supply), and its current application waveform. 図1のリペア装置の別の単位構成例を模式的に示す回路ブロック図である。FIG. 4 is a circuit block diagram schematically showing another unit configuration example of the repair device of FIG. 1. 図6のリペア装置の具体的構成例を示す回路図である。It is a circuit diagram which shows the specific structural example of the repair apparatus of FIG. 図7のリペア装置の動作を示すフローチャートである。It is a flowchart which shows operation | movement of the repair apparatus of FIG. 図7のリペア装置におけるデバイスの各端子へのコンタクト状態の拡大イメージを模式的に示す斜視図である。It is a perspective view which shows typically the enlarged image of the contact state to each terminal of the device in the repair apparatus of FIG. 図7のリペア装置におけるESD試験・所定電圧および定電流供給処理時の構成イメージ例を模式的に示す斜視図である。It is a perspective view which shows typically the example of a structure image at the time of the ESD test and predetermined voltage and constant current supply process in the repair apparatus of FIG. 図6のリペア装置における複数の電圧印加および電流印加器の設置イメージ例を別のリペア装置として模式的に示す平面図である。It is a top view which shows typically the example of an installation image of the several voltage application in the repair apparatus of FIG. 6, and an electric current applicator as another repair apparatus. 図6のリペア装置1Aにおける複数の電圧印加および電流印加器の別の設置イメージ例を更に別のリペア装置として模式的に示す平面図および、この電圧印加および電流印加器とプローブカードおよびプローバの縦断面図である。Plan view schematically showing another installation example image of a plurality of voltage application and current application section as a further repair device in repair apparatus 1A of FIG. 6 and the voltage applied and current applicator of this and of the probe card and prober It is a longitudinal cross-sectional view. (a)は、図12の電圧印加および電流印加器を模式的に示す斜視図であり、(b)は、ESD試験で用いるESD印加電圧波形を示す図である。(A) is a perspective view which shows typically the voltage application and electric current applicator of FIG. 12, (b) is a figure which shows the ESD applied voltage waveform used by an ESD test. 図6のリペア装置の単位構成に判定回路の電圧レベル検知例を加えた場合を模式的に示す回路図である。It is a circuit diagram which shows typically the case where the voltage level detection example of a determination circuit is added to the unit structure of the repair apparatus of FIG. 図6のリペア装置の単位構成に別の判定回路の電流レベル検知例を加えた場合を模式的に示す回路図である。It is a circuit diagram which shows typically the case where the example of the electric current level detection of another determination circuit is added to the unit structure of the repair apparatus of FIG. 図6のリペア装置の単位構成に更に別の判定回路の電圧レベル検知と電流レベル検知の両方の事例を加えた場合を模式的に示す回路図である。It is a circuit diagram which shows typically the case where the example of both the voltage level detection of another determination circuit and current level detection is added to the unit structure of the repair apparatus of FIG. 図6のリペア装置の判定結果が2値の判定信号である場合の判定手段の回路図である。It is a circuit diagram of the determination means in case the determination result of the repair apparatus of FIG. 6 is a binary determination signal. 図14〜図16のタイミングコントローラのいずれかから出力される制御信号に基づいてセレクタ回路を制御して容量および抵抗値を可変する場合を説明するための要部回路ブロック図である。FIG. 17 is a principal circuit block diagram for explaining a case where a capacitance and a resistance value are varied by controlling a selector circuit based on a control signal output from any of the timing controllers of FIGS. 14 to 16. 図16のリペア装置の動作を示すフローチャートである。It is a flowchart which shows operation | movement of the repair apparatus of FIG. 図16のリペア装置の動作を説明するための図である。It is a figure for demonstrating operation | movement of the repair apparatus of FIG. パーソナルコンピュータPCを主体にしたウエハマップとプロービング管理を示すブロック図である。FIG. 3 is a block diagram showing a wafer map and probing management mainly using a personal computer PC. 特許文献1に開示されている従来の光電変換素子の逆バイアス処理装置の概略図である。It is the schematic of the reverse bias processing apparatus of the conventional photoelectric conversion element currently disclosed by patent document 1. FIG. 図22の直列接続された光電変換素子の等価回路である。It is an equivalent circuit of the photoelectric conversion element connected in series of FIG.

以下に、本発明のリペア装置およびリペア方法、このリペア装置を用いたデバイスの製造方法の実施形態1について図面を参照しながら詳細に説明する。なお、各図における構成部材のそれぞれの厚みや長さなどは図面作成上の観点から、図示する構成に限定されるものではない。   Hereinafter, a repair device and a repair method of the present invention, and a device manufacturing method using the repair device according to a first embodiment will be described in detail with reference to the drawings. In addition, each thickness, length, etc. of the structural member in each figure are not limited to the structure to illustrate from a viewpoint on drawing preparation.

(実施形態1)
図1は、本発明の実施形態1におけるリペア装置の単位構成例を模式的に示す回路ブロック図である。なお、このリペア装置は単位構成例であって破線で囲った部分は、単一の場合を含み、複数、特に、3個以上または10個前後の個数から数百個、さらにはそれ以上存在するものとする。
(Embodiment 1)
FIG. 1 is a circuit block diagram schematically showing a unit configuration example of a repair device according to Embodiment 1 of the present invention. In addition, this repair device is a unit configuration example, and a portion surrounded by a broken line includes a single case, and there are a plurality of, in particular, three or more or about ten to several hundreds, or more. Shall.

図1において、本実施形態1のリペア装置1は、出力電圧が可変自在な高電圧電源2の一方端子が高耐圧リレー3,4を通して印加抵抗5の一方端に接続されている。この印加抵抗5の他方端は検査および処理対象のデバイス6の一方端子に接続されている。この検査および処理対象のデバイス6の他方端子は、高電圧電源2の他方端子に接続されている。これらの高耐圧リレー3,4の接続点8は、高圧コンデンサ7を通して、検査および処理対象のデバイス6の他方端子と高電圧電源2の他方端子との接続点9に接続されており、この接続点9は接地されている。また、これらの高耐圧リレー3,4のオン/オフを制御するタイミングコントローラ10が設けられている。これらの高耐圧リレー3,4を駆動するための電源は別途必要である。   In FIG. 1, in the repair device 1 according to the first embodiment, one terminal of a high-voltage power supply 2 whose output voltage is variable is connected to one end of an applied resistor 5 through high-voltage relays 3 and 4. The other end of the applied resistor 5 is connected to one terminal of the device 6 to be inspected and processed. The other terminal of the device 6 to be inspected and processed is connected to the other terminal of the high voltage power supply 2. A connection point 8 of these high voltage relays 3 and 4 is connected through a high voltage capacitor 7 to a connection point 9 between the other terminal of the device 6 to be inspected and processed and the other terminal of the high voltage power supply 2. Point 9 is grounded. Further, a timing controller 10 for controlling on / off of these high voltage relays 3 and 4 is provided. A power source for driving these high voltage relays 3 and 4 is required separately.

このリペア装置1は、一または複数のデバイス6のリーク欠陥部分への電気的ストレス源とする電圧源としての高電圧電源2と、高電圧電源2からの所定の電圧を蓄積する一または複数の電圧容量手段としての一または複数の高圧コンデンサ7と、一または複数の高圧コンデンサ7からの各所定の電圧を各印加抵抗5を通して出力する一または複数の電圧出力部と、一または複数の高圧コンデンサ7を高電圧電源2側に接続するかまたは電圧出力部側に接続するように切り替える切替手段としての高耐圧リレー3,4とを有している。これらの一または複数の高圧コンデンサ7と、一または複数の印加抵抗5と、一または複数の電圧出力部と、高耐圧リレー3,4とからリペア処理用の電圧印加手段が構成されている。   The repair apparatus 1 includes a high voltage power source 2 as a voltage source serving as an electrical stress source for a leak defect portion of one or a plurality of devices 6, and one or a plurality of a plurality of predetermined voltages from the high voltage power source 2. One or a plurality of high-voltage capacitors 7 as voltage capacity means, one or a plurality of voltage output units for outputting each predetermined voltage from the one or a plurality of high-voltage capacitors 7 through each applied resistor 5, and one or a plurality of high-voltage capacitors 7 has high withstand voltage relays 3 and 4 as switching means for switching so as to connect 7 to the high voltage power supply 2 side or to the voltage output unit side. These one or more high-voltage capacitors 7, one or more applied resistors 5, one or more voltage output units, and the high-voltage relays 3 and 4 constitute voltage application means for repair processing.

図2は、図1のリペア装置1の具体的構成例を示す回路図である。   FIG. 2 is a circuit diagram showing a specific configuration example of the repair device 1 of FIG.

図2において、本実施形態1のリペア装置1は、所定の電圧を可変自在に出力可能とする高電圧電源2と、高電圧電源2からの所定の電圧を順次、複数の検査および処理対象のデバイス6に対して一括して同時に供給する電圧印加手段としての電圧印加回路20とを有し、複数の検査および処理対象のデバイス6に対して電圧印加リペア処理を行う。   In FIG. 2, the repair device 1 according to the first embodiment sequentially outputs a predetermined voltage from a high-voltage power source 2 that can output a predetermined voltage in a variable manner and a predetermined voltage from the high-voltage power source 2. A voltage application circuit 20 serving as a voltage application unit that supplies the devices 6 simultaneously and collectively, and performs a voltage application repair process on a plurality of devices 6 to be inspected and processed.

この電圧印加回路20は、高電圧電源2からの所定の高電圧を蓄積する高電圧容量手段としての複数の高圧コンデンサ7と、複数の高圧コンデンサ7からの各所定の高電圧を印加抵抗5をそれぞれ通して出力する複数の高電圧出力部と、この高電圧電源2からの所定の電圧を高圧コンデンサ7側に接続するかまたは高圧コンデンサ7からの所定の電圧を高電圧出力部側に接続するように切り替える複数の切替手段としての高耐圧リレー11(上記高耐圧リレー3,4と同等)とを有し、同一回路構成として、高圧コンデンサ7から高耐圧リレー11さらに印加抵抗5を通して高電圧出力部に至る回路を独立に、一括印加処理すべき複数の検査および処理対象デバイス6の個数分だけ並列に有している。   This voltage application circuit 20 includes a plurality of high voltage capacitors 7 as high voltage capacity means for accumulating a predetermined high voltage from the high voltage power supply 2, and applying each predetermined high voltage from the plurality of high voltage capacitors 7 to the application resistor 5. A plurality of high-voltage output units that respectively output and a predetermined voltage from the high-voltage power supply 2 are connected to the high-voltage capacitor 7 side, or a predetermined voltage from the high-voltage capacitor 7 is connected to the high-voltage output unit side. The high-voltage relay 11 (equivalent to the above-mentioned high-voltage relays 3 and 4) as a plurality of switching means for switching as described above, and with the same circuit configuration, a high-voltage output from the high-voltage capacitor 7 through the high-voltage relay 11 and the applied resistor 5 As many circuits as the number of inspection and processing target devices 6 to be collectively applied are provided in parallel.

高電圧電源2の一方端子が、図1の高耐圧リレー3,4に代えて、多接点(ここでは8接点)の高耐圧リレー11の各接点をそれぞれ介して複数(ここでは8個)の高圧コンデンサ7の各一方電極に接続され、複数(ここでは8個)の高圧コンデンサ7の各他方電極は、高電圧電源2の他方端子にそれぞれ接続されると共に接地されている。複数(ここでは8個)の高圧コンデンサ7の各一方電極は、多接点(ここでは8接点)の高耐圧リレー11の各接点からそれぞれ、各印加抵抗5をそれぞれ通して高電圧出力部から検査および処理対象の各デバイス6の一方端子にそれぞれ接続されている。各デバイス6の他方端子はそれぞれ、GND電圧出力部から高電圧電源2の他方端子にそれぞれ接続されると共に接地されている。ここでは図示していないが、多接点(ここでは8接点)の高耐圧リレー11の同時接続切替を所定タイミングで制御するタイミングコントローラ10が設けられている。この多接点(ここでは8接点)の高耐圧リレー11を駆動するための電源は、別途必要である。   One terminal of the high voltage power source 2 is replaced with the high voltage relays 3 and 4 of FIG. 1 through a plurality of contacts (here, eight contacts) of the high voltage relay 11 having multiple contacts (eight contacts here). The other electrodes of the plurality (eight in this case) of the high-voltage capacitors 7 are connected to the other terminals of the high-voltage power supply 2 and are grounded. Each one electrode of the multiple (eight here) high-voltage capacitors 7 is inspected from the high-voltage output section through each applied resistor 5 from each contact of the multi-contact (here, eight contacts) high-voltage relay 11. And connected to one terminal of each device 6 to be processed. The other terminal of each device 6 is connected to the other terminal of the high voltage power supply 2 from the GND voltage output section and grounded. Although not shown here, there is provided a timing controller 10 that controls the simultaneous connection switching of the multi-contact (here, 8 contacts) high-voltage relay 11 at a predetermined timing. A power source for driving the multi-contact (here, 8 contacts) high-voltage relay 11 is required separately.

高電圧電源2は、一括処理するべき高圧コンデンサ7の個数の容量分に応じて適切な充電処理能力があるものを選定して共用とする。この場合、高電圧電源2から多数の高圧コンデンサ7に充電した後に、多数の高圧コンデンサ7から放電して多数のデバイス6に所定電圧および電流を供給するので、多数のデバイス6に対する必要電流容量は、高電圧電源2の電流容量には直接依存しない。   The high-voltage power supply 2 is selected and used in accordance with the capacity of the number of high-voltage capacitors 7 to be batch processed. In this case, after charging a large number of high-voltage capacitors 7 from the high-voltage power supply 2, a predetermined voltage and current are supplied to a large number of devices 6 by discharging from the large number of high-voltage capacitors 7. It does not depend directly on the current capacity of the high voltage power supply 2.

高電圧電源2の出力電圧は、可変自在に構成されており、信頼性検査で代表的なESD試験(静電放電信頼性試験)では、およそ1〜10KVレベルの高電圧を対象としている。ESD試験は、人体や機械からの静電気がLSIチップなどの検査対象のデバイス6に流れた場合の耐久性について試験するものである。   The output voltage of the high voltage power supply 2 is configured to be variable, and a high voltage of about 1 to 10 KV level is targeted in an ESD test (electrostatic discharge reliability test) which is a typical reliability test. The ESD test is a test for durability when static electricity from a human body or a machine flows into a device 6 to be inspected such as an LSI chip.

また、高電圧電源2の他に別の専用電源を用いてもよいが、ここでは1台の高電圧電源2が可変自在に構成されており、高電圧電源2をデバイス6の通常動作試験に用いる場合には、動作電圧の例えば3Vや5V程度に出力電圧を可変して用いる。   In addition to the high voltage power supply 2, another dedicated power supply may be used. Here, one high voltage power supply 2 is configured to be variable, and the high voltage power supply 2 is used for a normal operation test of the device 6. When used, the output voltage is varied and used, for example, about 3V or 5V of the operating voltage.

さらに、電圧印加のリペア処理を行う場合には、高電圧電源2の他に別の専用電源を用いてもよいが、ここでは1台の高電圧電源2が可変自在に構成されている。例えばLSI素子の保護ダイオードや、LED素子およびレーザ素子などの発光素子のダイオード構造に支障を来たさないように、図3のダイオードの電圧電流特性(非線形特性)に示すように、絶縁膜のピンホール(上部導電材がピンホール内に入り込む)などのリーク欠陥箇所にのみストレス電流を通電するため、ダイオードのPN接合面の閾値電圧に対して電流が貫通しない耐電圧範囲、ダイオードのブレイクダウン電圧A以下の電圧B(ブレイクダウン電圧Aに至らない電圧)であって、ブレイクダウン電圧Aにより近い電圧B、通常は、ブレイクダウン電圧Aの1割ほど高い電圧(ブレイクダウン電圧Aの絶対値の9割以上の電圧)を設定する。ダイオードや光電変換素子(LEDやレーザ)の耐電圧は、絶縁膜の膜厚や半導体層の膜厚または層数などの構造により異なるが、高電圧電源2の出力電圧において、一般的には、数十Vから200V程度の電圧範囲内に設定する。なお、図3のCはダイオードのオン電圧値である。この高電圧電源2の出力電圧の設定は、ブレイクダウン電圧Aを測定し、ブレイクダウン電圧Aから電圧値を戻して電流が流れない電圧値に設定すれば、電圧印加のリペア処理における印加電圧値がより正確に設定できる。また、図3の破線で示すDは不良ダイオードの電圧電流特性である。   Furthermore, when performing a repair process for voltage application, another dedicated power source may be used in addition to the high voltage power source 2, but here, one high voltage power source 2 is configured to be variable. For example, as shown in the voltage-current characteristic (non-linear characteristic) of the diode in FIG. 3 so as not to hinder the diode structure of the light-emitting element such as the protection diode of the LSI element and the LED element and the laser element, Since a stress current is applied only to a leak defect such as a pinhole (the upper conductive material enters the pinhole), the withstand voltage range in which the current does not penetrate the threshold voltage of the PN junction surface of the diode, diode breakdown A voltage B that is equal to or lower than the voltage A (a voltage that does not reach the breakdown voltage A) and is closer to the breakdown voltage A, usually a voltage that is about 10% higher than the breakdown voltage A (the absolute value of the breakdown voltage A) 90% or more of the voltage). The withstand voltage of the diode or photoelectric conversion element (LED or laser) varies depending on the structure such as the thickness of the insulating film, the thickness of the semiconductor layer, or the number of layers. It is set within a voltage range of several tens of volts to 200 volts. Note that C in FIG. 3 is a diode on-voltage value. The output voltage of the high-voltage power supply 2 is set by measuring the breakdown voltage A, returning the voltage value from the breakdown voltage A to a voltage value at which no current flows, and applying the voltage value in the voltage application repair process. Can be set more accurately. Further, D indicated by a broken line in FIG. 3 is a voltage-current characteristic of the defective diode.

高耐圧リレー11は、設置に方向性がある水銀リレーが用いられており、ここでは8接点のものでもよいが、4接点のものが2個でもよいし、2接点のものが4個でもよい。8接点の高耐圧リレー11に代えて1接点の高耐圧リレー3、4がそれぞれ8個設けられていてもよい。高耐圧リレー11は、高圧コンデンサ7に対して、タイミングコントローラ10により各8接点が同時に、高圧コンデンサ7側を中心として高電圧電源2側とデバイス6側との間で切り替わる。8個の高圧コンデンサ7から8個のデバイス6への高電圧の独立の一括印加に対して高耐圧リレー11への制御信号は、単一同時制御とする。高耐圧リレー11は複数個積み重ねて配置すると、コイル磁界によって動作する部品であるため、誤動作を起こす可能性があるので好ましくない。   The high-voltage relay 11 is a mercury relay that has directionality in installation, and may have eight contacts here, but may have two contacts, or may have four contacts. . Instead of the 8-contact high withstand voltage relay 11, eight 1-contact high withstand voltage relays 3 and 4 may be provided. In the high-voltage relay 11, each of the eight contacts is simultaneously switched with respect to the high-voltage capacitor 7 by the timing controller 10 between the high-voltage power supply 2 side and the device 6 side around the high-voltage capacitor 7 side. The control signal to the high voltage relay 11 is a single simultaneous control with respect to independent high-voltage collective application from the eight high voltage capacitors 7 to the eight devices 6. If a plurality of high-voltage relays 11 are arranged in a stacked manner, it is not preferable because it is a component that operates by a coil magnetic field and may cause malfunction.

高圧コンデンサ7は、ここでは8個用いられ、試験電圧などに適した耐性を有するものを選定し、容量の選定においては、ESD試験の規格に合致するように、試験モデル毎に定められたものを選定する。例えば、HBM(ヒューマンボディモデル)規格であれば100pF、MM(マシンモデル)規格であれば200pFである。   Here, eight high-voltage capacitors 7 are used, and those having durability suitable for the test voltage are selected, and the capacitance is selected for each test model so as to meet the ESD test standard. Is selected. For example, 100 pF for the HBM (Human Body Model) standard and 200 pF for the MM (Machine Model) standard.

印加抵抗5は、ここでは8個用いられ、ESD試験の例えばHBM規格であれば1.5KΩを用い、ESD試験のMM規格であれば0KΩ(抵抗なし)とする。これらの高圧コンデンサ7と印加抵抗5は、一括処理するべきデバイス6の個数分を電気的に独立にした状態で搭載する。   Eight applied resistors 5 are used here, for example, 1.5 KΩ for the ESD test, for example, HBM standard, and 0 KΩ (no resistance) for the MM standard for ESD test. These high-voltage capacitors 7 and applied resistors 5 are mounted in a state where the number of devices 6 to be collectively processed is electrically independent.

デバイス6は、例えばLSIチップの保護ダイオード素子や、LED素子およびレーザ素子などの発光素子などである。   The device 6 is, for example, a protection diode element of an LSI chip, or a light emitting element such as an LED element or a laser element.

上記構成により、ESD試験後に不良となったデバイス6に対して図1のリペア装置1を用いてリペア処理を行う場合について説明する。   A case will be described in which the repair process is performed using the repair device 1 in FIG. 1 on the device 6 that has become defective after the ESD test with the above configuration.

図4は、図1のリペア装置1の動作を示すフローチャートである。   FIG. 4 is a flowchart showing the operation of the repair device 1 of FIG.

図4に示すように、まず、ステップS1のESD試験を行う。   As shown in FIG. 4, first, the ESD test in step S1 is performed.

ステップS1のESD試験は、まず、タイミングコントローラ10により高電圧電源2の出力電圧をESD試験用の高電圧に設定すると共に、高耐圧リレー11の8個の接点が高電圧電源2側にオンして高電圧電源2から8つに分岐して電流が各高圧コンデンサ7に流れ込んで高電圧電源2のESD試験用の高電圧に均等に蓄積される。このとき、高耐圧リレー11のデバイス6側の8個の接点はタイミングコントローラ10によってオフ状態とされている。   In the ESD test of step S1, the output voltage of the high voltage power supply 2 is first set to a high voltage for the ESD test by the timing controller 10, and the eight contacts of the high voltage relay 11 are turned on to the high voltage power supply 2 side. Then, the high voltage power supply 2 branches into eight, and the current flows into each high voltage capacitor 7 and is uniformly accumulated in the high voltage for the ESD test of the high voltage power supply 2. At this time, the eight contacts on the device 6 side of the high-voltage relay 11 are turned off by the timing controller 10.

次に、タイミングコントローラ10により高耐圧リレー11の高電圧電源2側の8個の接点がオフした後に、高耐圧リレー11のデバイス6側の8個の接点がオンするように制御が為される。これによって、各高圧コンデンサ7に蓄積されたESD試験用の高電圧が、高耐圧リレー11の8個の接点から各印加抵抗5をそれぞれ通して検査対象の各デバイス6の一方端子にそれぞれ印加される。この場合、各高圧コンデンサ7と検査対象の各デバイス6とは1対1に対応しており、明確でかつ正確なESD試験が大幅に効率よく行われる。   Next, after the eight contacts on the high voltage power supply 2 side of the high withstand voltage relay 11 are turned off by the timing controller 10, control is performed so that the eight contacts on the device 6 side of the high withstand voltage relay 11 are turned on. . As a result, the high voltage for the ESD test stored in each high-voltage capacitor 7 is applied to one terminal of each device 6 to be inspected from the eight contacts of the high-voltage relay 11 through each applied resistor 5. The In this case, each high-voltage capacitor 7 and each device 6 to be inspected have a one-to-one correspondence, and a clear and accurate ESD test can be performed significantly efficiently.

このように、これらの高耐圧リレー11の8個の接点をタイミングコントローラ10により高電圧電源2側から検査対象の各デバイス6側に切替えて、8個の高圧コンデンサ7を充電または放電をして、検査対象の各デバイス6にそれぞれ、8個の高圧コンデンサ7から所定の明確でかつ正確なESD試験用の高電圧をそれぞれ各電圧出力部から印加する。高耐圧リレー11の8個の接点の切替動作は、タイミングコントローラ10により規定のタイミングで同時に行われる。ESD試験では、数種類の印加モデルと、それぞれに規格が定められており、検査対象の各デバイス6に印加されるESD電流波形(またはESD電圧波形)によって適合が判断される。   In this way, the eight contacts of these high voltage relays 11 are switched from the high voltage power source 2 side to each device 6 to be inspected by the timing controller 10 to charge or discharge the eight high voltage capacitors 7. A predetermined clear and accurate high voltage for ESD test is applied from each of the voltage output units to the devices 6 to be inspected from the eight high-voltage capacitors 7. The switching operation of the eight contacts of the high withstand voltage relay 11 is simultaneously performed by the timing controller 10 at a specified timing. In the ESD test, several types of application models and standards are defined for each, and conformity is determined by an ESD current waveform (or ESD voltage waveform) applied to each device 6 to be inspected.

ESD試験は、高電圧電源2から高耐圧リレー11の8個の接点を介して、高圧コンデンサ7と印加抵抗5の直列回路が8個並列に接続されたESD印加回路(電圧印加回路20)、さらに、ソケットの他、アームに複数のプローブ(接触部材)を固定したマニピュレータ、複数のプローブ(接触部材)が固定されたプローブカードなどの接触手段としての接触治具を介して検査対象の各デバイス6に高電圧がそれぞれ印加される。検査対象の各デバイス6に対して高電圧などの電圧の供給源側端子(1本)とGND側端子(1本)を検査対象のデバイス6の各端子にそれぞれ接触させて高電圧などの電圧を8個同時に印加する。   The ESD test is an ESD application circuit (voltage application circuit 20) in which eight series circuits of a high-voltage capacitor 7 and an application resistor 5 are connected in parallel through eight contacts of the high-voltage relay 11 from the high-voltage power supply 2. In addition to the socket, each device to be inspected via a contact jig as a contact means such as a manipulator having a plurality of probes (contact members) fixed to the arm, a probe card having a plurality of probes (contact members) fixed thereto, etc. A high voltage is applied to 6. For each device 6 to be inspected, a voltage supply source side terminal (one) and a GND side terminal (one) such as a high voltage are brought into contact with each terminal of the device 6 to be inspected. Are simultaneously applied.

続いて、ステップS2のESD試験判定を行う。   Subsequently, the ESD test determination in step S2 is performed.

所定のESD試験判定の結果、問題がない場合は試験を終了する。また、ESD試験判定の結果、不良デバイスであって問題がある場合は、ステップS3のリペア処理を行って不良デバイスを救済処理する。   If there is no problem as a result of the predetermined ESD test determination, the test is terminated. If there is a problem with the defective device as a result of the ESD test determination, the repair process in step S3 is performed to repair the defective device.

ステップS3のリペア処理は、まず、タイミングコントローラ10により高電圧電源2の出力電圧をリペア処理用の電圧に設定すると共に、高耐圧リレー11の8個の接点が高電圧電源2側にオンして高電圧電源2から8つに分岐して電流が各高圧コンデンサ7に流れ込んで高電圧電源2のリペア処理用の電圧に均等に蓄積される。このとき、高耐圧リレー11のデバイス6側の8個の接点はタイミングコントローラ10によってオフ状態とされている。   In the repair process of step S3, first, the output voltage of the high voltage power supply 2 is set to the voltage for repair process by the timing controller 10, and the eight contacts of the high voltage relay 11 are turned on to the high voltage power supply 2 side. The high voltage power supply 2 branches into eight and current flows into each high voltage capacitor 7 and is evenly stored in the repair voltage of the high voltage power supply 2. At this time, the eight contacts on the device 6 side of the high-voltage relay 11 are turned off by the timing controller 10.

次に、タイミングコントローラ10により高耐圧リレー11の高電圧電源2側の8個の接点がオフした後に、高耐圧リレー11のデバイス6側の8個の接点がオンするように制御が為される。これによって、各高圧コンデンサ7に蓄積されたリペア処理用の電圧が、高耐圧リレー11の8個の接点から各印加抵抗5をそれぞれ通してリペア処理対象の各デバイス6の一方端子にそれぞれ印加される。この場合、各高圧コンデンサ7とリペア処理対象の各デバイス6とは1対1に対応しており、明確でかつ正確なリペア処理が大幅に効率よく行われる。   Next, after the eight contacts on the high voltage power supply 2 side of the high withstand voltage relay 11 are turned off by the timing controller 10, control is performed so that the eight contacts on the device 6 side of the high withstand voltage relay 11 are turned on. . As a result, the voltage for repair processing stored in each high-voltage capacitor 7 is applied to one terminal of each device 6 to be repaired from the eight contacts of the high-voltage relay 11 through each applied resistor 5. The In this case, each high-voltage capacitor 7 and each device 6 to be repaired have a one-to-one correspondence, and a clear and accurate repair process can be performed greatly efficiently.

このように、これらの高耐圧リレー11の8個の接点をタイミングコントローラ10により高電圧電源2側からリペア処理対象の各デバイス6側に切替えて、8個の高圧コンデンサ7を充電または放電をして、リペア処理対象の各デバイス6にそれぞれ、8個の高圧コンデンサ7から所定の明確でかつ正確なリペア処理用の電圧をそれぞれ各高電圧出力部から印加する。高耐圧リレー11の8個の接点の切替動作は、タイミングコントローラ10により規定のタイミングで同時に行われる。   In this way, the eight contacts of these high voltage relays 11 are switched by the timing controller 10 from the high voltage power supply 2 side to the devices 6 to be repaired, and the eight high voltage capacitors 7 are charged or discharged. A predetermined clear and accurate voltage for repair processing is applied to each device 6 to be repaired from each of the eight high voltage capacitors 7 from each high voltage output unit. The switching operation of the eight contacts of the high withstand voltage relay 11 is simultaneously performed by the timing controller 10 at a specified timing.

その後、ステップS4のリペア処理判定を行う。   Then, the repair process determination of step S4 is performed.

所定のリペア処理判定の結果、問題がない場合は試験を終了する。また、リペア処理判定の結果、まだ不良デバイスであって問題がある場合は、次のステップS5で規定回数が終わったかどうかを判定し、規定回数が終わった場合にはリペア処理を終了する。ステップS5で規定回数が終わっていない場合には、規定回数に達するまで、ステップS2のESD試験判定処理に移行し、リペア処理およびその判定処理を行う。規定回数のリペア処理を行い、その判定結果が不良デバイスであって問題がある場合は、不良デバイスと判定して処理を終了する。   If there is no problem as a result of the predetermined repair process determination, the test is terminated. As a result of the repair process determination, if the device is still a defective device and has a problem, it is determined whether or not the specified number of times has ended in the next step S5, and when the specified number of times has ended, the repair process is terminated. If the specified number of times is not over in step S5, the process proceeds to the ESD test determination process in step S2 until the specified number is reached, and the repair process and its determination process are performed. The repair process is performed a prescribed number of times, and if the determination result is a defective device and there is a problem, it is determined as a defective device and the process is terminated.

これまでは、リペア処理としてデバイス6に対して瞬時にCR電圧印加について説明したが、このCR電圧印加に加えて、デバイス6に一定期間に定電流供給を行うことにより、2種類の電気的ストレス印加を用いてデバイス6の電流リーク部を絶縁状態に回復させる場合について説明する。デバイス6の電流リーク部としては、例えば絶縁膜のピンホール部分に上部導電材が入り込んでリークする場合の他、ダストによるリーク欠陥部や、絶縁膜の膜厚差や段差部上の絶縁膜で切れたりひびが入ったりすることに起因するリーク欠陥部なども含まれる。   Up to now, the CR voltage application was instantaneously applied to the device 6 as the repair process, but in addition to the CR voltage application, by supplying a constant current to the device 6 for a certain period, two kinds of electrical stresses are applied. A case where the current leak portion of the device 6 is restored to an insulating state by using application will be described. As the current leakage portion of the device 6, for example, when the upper conductive material enters the pinhole portion of the insulating film and leaks, the leakage defect portion due to dust, the film thickness difference of the insulating film, or the insulating film on the step portion Also included is a leak defect caused by cutting or cracking.

図5(a)および図5(b)は、リペア処理のCRストレス(CR電圧印加)の電圧印加波形およびその電流印加波形を示す図であり、図5(c)および図5(d)は、リペア処理の定電流ストレス(定電流供給)の電圧印加波形およびその電流印加波形を示す図である。   FIG. 5A and FIG. 5B are diagrams showing a voltage application waveform and a current application waveform of CR stress (CR voltage application) in the repair process. FIG. 5C and FIG. FIG. 5 is a diagram illustrating a voltage application waveform of a constant current stress (constant current supply) in a repair process and a current application waveform thereof.

図5(a)に示すリペア処理におけるCRストレスの電圧印加波形と、図5(c)に示すリペア処理における定電流ストレスの電圧印加波形とを比べると、電圧レベルは高電圧電源2の出力電圧であって同等であるが、電圧印加時間オーダがμsecオーダとmsec〜secオーダで全く異なる。図5(a)に示す電圧印加波形はμsecオーダで瞬時であるのに対して、図5(c)に示す電圧印加波形はmsec〜secオーダで一定期間である。また、図5(b)に示すリペア処理におけるCRストレスの電流印加波形と、図5(d)に示すリペア処理における定電流ストレスの電流印加波形とを比べると、電流レベルは高圧コンデンサ7から多くの電流容量が流れ始めるので、図5(d)よりも図5(b)の波形の方が瞬間的に大きい電流が流れてインパクトがあるが、電流印加時間はμsecとmsec〜secオーダで図5(d)よりも図5(b)の波形の方が少なくとも3桁時間が短い。   When the voltage application waveform of the CR stress in the repair process shown in FIG. 5A is compared with the voltage application waveform of the constant current stress in the repair process shown in FIG. 5C, the voltage level is the output voltage of the high voltage power supply 2. However, the voltage application time order is completely different between the order of μsec and the order of msec to sec. The voltage application waveform shown in FIG. 5A is instantaneous in the order of μsec, whereas the voltage application waveform shown in FIG. 5C is a constant period in the order of msec to sec. Further, when the current application waveform of CR stress in the repair process shown in FIG. 5B is compared with the current application waveform of constant current stress in the repair process shown in FIG. 5b starts to flow, the waveform of FIG. 5 (b) has a larger instantaneous current flow than FIG. 5 (d), and there is an impact, but the current application time is in the order of μsec and msec to sec. The waveform of FIG. 5 (b) is at least three orders of magnitude shorter than 5 (d).

要するに、インパクトのあるCRストレス(CR電圧印加)の電圧印加波形をデバイス6のリーク部に供給して焼き切り、一瞬の電圧印加では回復しなかったリーク欠陥部が残ったデバイス6に対して、総量的にエネルギー大きい一定期間の定電流供給を行って、残ったリーク部を焼き切ることにより、より確実に絶縁状態に回復させる。このようにして、2種類のストレス印加を用いてデバイス6の電流リーク部をより確実に絶縁状態に回復させる。   In short, the voltage applied waveform of CR stress (CR voltage application) with impact is supplied to the leak portion of the device 6 and burned out, and the total amount of the device 6 in which the leak defect portion that has not been recovered by instantaneous voltage application remains. By supplying a constant current for a certain period of time with a large amount of energy and burning out the remaining leaked portion, the insulating state can be more reliably restored. In this way, the current leak portion of the device 6 is more reliably recovered to the insulating state by using two types of stress application.

図6は、図1のリペア装置1の別の単位構成例を模式的に示す回路ブロック図である。なお、このリペア装置は単位構成例であって破線で囲った部分は、単一の場合を含み、複数、特に、3個以上または、10個前後の個数から数百個、さらにはそれ以上存在するものとする。図1の構成部材と同様の作用効果を奏する部材には同一の部材番号を付してその説明を省略する。   FIG. 6 is a circuit block diagram schematically showing another unit configuration example of the repair device 1 of FIG. In addition, this repair device is a unit configuration example, and the portion surrounded by a broken line includes a single case, and there are a plurality of, in particular, three or more, or a number of around 10 to several hundred, or even more. It shall be. Members having the same operational effects as those of the constituent members of FIG. 1 are denoted by the same member numbers and description thereof is omitted.

図6において、本実施形態1のリペア装置1Aは、上記リペア装置1の構成に加えて、 高電圧電源2の一方端子は定電流供給用の高耐圧リレー12の一方端子に接続され、高耐圧リレー12の他方端子は電流制限用の抵抗13を介しての印加抵抗5とデバイス6の接続点14に接続されている。これらの高耐圧リレー3,4および12のオン/オフを制御するタイミングコントローラ10Aが設けられている。これらの高耐圧リレー3,4および12を駆動するための電源は別途必要である。   In FIG. 6, in addition to the configuration of the repair device 1, the repair device 1A of the first embodiment has one terminal of the high voltage power supply 2 connected to one terminal of the high voltage relay 12 for supplying a constant current. The other terminal of the relay 12 is connected to a connection point 14 between the applied resistor 5 and the device 6 via a current limiting resistor 13. A timing controller 10A for controlling on / off of these high voltage relays 3, 4 and 12 is provided. A power source for driving these high voltage relays 3, 4 and 12 is required separately.

図7は、図6のリペア装置1Aの具体的構成例を示す回路図である。なお、図2の構成部材と同様の作用効果を奏する部材には同一の部材番号を付してその説明を省略する。   FIG. 7 is a circuit diagram showing a specific configuration example of the repair device 1A of FIG. Note that members having the same functions and effects as those of the constituent members in FIG. 2 are denoted by the same member numbers and description thereof is omitted.

図7において、本実施形態1のリペア装置1Aは、所定の電圧を可変自在に出力する高電圧電源2と、高電圧電源2からの所定の電圧および電流を順次、複数の検査および処理対象のデバイス6に対して一括して同時に供給する電圧印加手段および電流供給手段としての電圧印加および電流供給回路20Aとを有し、複数の検査および処理対象のデバイス6に対して電圧印加および電流供給の2種類のストレス印加を行うリペア処理を行う。   In FIG. 7, the repair device 1 </ b> A of the first embodiment sequentially outputs a predetermined voltage and current from a high voltage power source 2 that variably outputs a predetermined voltage, and a plurality of inspection and processing targets. A voltage application unit and a voltage application and current supply circuit 20A serving as current supply units are simultaneously supplied to the device 6 at the same time, and voltage application and current supply are performed on a plurality of devices 6 to be tested and processed. Repair processing for applying two types of stress is performed.

この電圧印加および電流供給回路20Aは、高電圧電源2からの所定の電圧を蓄積する電圧容量手段としての複数の高圧コンデンサ7と、複数の高圧コンデンサ7からの各所定の電圧を印加抵抗5をそれぞれ通して出力する複数の電圧出力部と、この高電圧電源2からの所定の電圧を高圧コンデンサ7側に接続するかまたは高圧コンデンサ7からの所定の高電圧を電圧出力部側に接続するように切り替える複数の切替手段としての高耐圧リレー11(上記高耐圧リレー3,4と同等)と、高電圧電源2を定電流源として定電流ストレスを検査および処理対象の各デバイス6に対してそれぞれ、抵抗13を介して定電流源による電流ストレスを供給可能とする定電流供給用の高耐圧リレー12とを有し、同一回路構成として、高圧コンデンサ7から高耐圧リレー11さらに印加抵抗5を通して電圧出力部に至る回路を独立に、一括印加処理すべき複数の検査および処理対象デバイス6の個数分だけ並列に有している。これらの複数の高圧コンデンサ7と、高耐圧リレー11と、複数の印加抵抗5と、複数の電圧出力部とから電圧印加手段が構成されている。また、高電圧電源2と、高耐圧リレー12と、抵抗13とから電流供給手段が構成されている。   This voltage application and current supply circuit 20A has a plurality of high voltage capacitors 7 as voltage capacity means for accumulating a predetermined voltage from the high voltage power source 2, and each of the predetermined voltages from the plurality of high voltage capacitors 7 through the application resistor 5. A plurality of voltage output units that respectively output and a predetermined voltage from the high voltage power supply 2 are connected to the high voltage capacitor 7 side, or a predetermined high voltage from the high voltage capacitor 7 is connected to the voltage output unit side. High-voltage relay 11 (equivalent to the above-mentioned high-voltage relays 3 and 4) and a high-voltage power source 2 as a constant current source, and a constant current stress for each device 6 to be inspected and processed, respectively. And a high-voltage relay 12 for supplying a constant current that can supply a current stress from a constant current source via a resistor 13. Luo high-voltage relay 11 further independent circuit extending to the voltage output unit through the injection resistance 5, and has in parallel by the number fraction of the plurality of inspection and processed device 6 to be batch application treatment. The plurality of high voltage capacitors 7, the high withstand voltage relay 11, the plurality of application resistors 5, and the plurality of voltage output units constitute voltage application means. The high voltage power source 2, the high voltage relay 12, and the resistor 13 constitute current supply means.

上記構成により、ESD試験後に不良となったデバイス6に対して図7のリペア装置1Aを用いて2種類のストレス印加によるリペア処理を行う場合について説明する。   A case will be described in which repair processing is performed by applying two types of stresses to the device 6 that has become defective after the ESD test using the repair device 1A of FIG.

図8は、図7のリペア装置1Aの動作を示すフローチャートである。なお、図8のフローチャートは、図4のフローチャートのステップS4とステップS5間に、定電流ストレス印加処理およびその判定処理のステップS6、S7を加入したものである。   FIG. 8 is a flowchart showing the operation of the repair device 1A of FIG. The flowchart of FIG. 8 is obtained by adding steps S6 and S7 of the constant current stress application process and the determination process between steps S4 and S5 of the flowchart of FIG.

図8に示すように、まず、ステップS1でESD試験を行い、続いて、ステップS2でESD試験判定を行い、さらに、ESD試験判定の結果が不良デバイスの場合に、ステップS3の所定電圧印加によるリペア処理を行って不良デバイスを救済する。このとき、高耐圧リレー12はタイミングコントローラ10Aによりオフ状態とされている。   As shown in FIG. 8, first, an ESD test is performed in step S1, and then an ESD test determination is performed in step S2. Further, when the result of the ESD test determination is a defective device, a predetermined voltage application in step S3 is performed. Repair processing is performed to repair the defective device. At this time, the high voltage relay 12 is turned off by the timing controller 10A.

その後、ステップS4のリペア処理判定を行う。所定のリペア処理判定の結果、問題がない場合は試験を終了する。また、リペア処理判定の結果、まだ不良デバイスであって問題がある場合は、ステップS6の定電流印加によるリペア処理を行って不良デバイスを救済する。   Then, the repair process determination of step S4 is performed. If there is no problem as a result of the predetermined repair process determination, the test is terminated. As a result of the repair process determination, if there is still a problem with the defective device, the repair process by applying a constant current in step S6 is performed to repair the defective device.

定電流印加によるリペア処理は、タイミングコントローラ10Aにより高耐圧リレー11を充電側に動作させた後に、定電流供給用の高耐圧リレー12をオンするように制御が為される。これによって、電流源による定電流ストレスが、高電圧電源2から高耐圧リレー12さらに抵抗13を通して処理対象のデバイス6の一方端子に通電される。   The repair process by applying a constant current is controlled such that the high-voltage relay 11 for supplying a constant current is turned on after the high-voltage relay 11 is operated to the charging side by the timing controller 10A. As a result, the constant current stress caused by the current source is energized from the high-voltage power supply 2 to the one terminal of the device 6 to be processed through the high-voltage relay 12 and the resistor 13.

このように、これらの充電および放電用の高耐圧リレー11および定電流供給用の高耐圧リレー12をタイミングコントローラ10Aによりオン/オフ切替をして、高圧コンデンサ7を充電または放電して所定電圧を印加すると共に、その後に定電流ストレスを処理対象のデバイス6に供給することができる。高耐圧リレー11および12の切替動作は、タイミングコントローラ10Aにより規定のタイミングで行われる。定電流ストレスは、高耐圧リレー12による規定時間の間、処理対象のデバイス6に対して定電流源による通電ストレスが実施される。   As described above, the high voltage relay 11 for charging and discharging and the high voltage relay 12 for supplying constant current are switched on / off by the timing controller 10A, and the high voltage capacitor 7 is charged or discharged to obtain a predetermined voltage. In addition to the application, a constant current stress can be supplied to the device 6 to be processed. The switching operation of the high voltage relays 11 and 12 is performed at a specified timing by the timing controller 10A. In the constant current stress, an energization stress by a constant current source is applied to the device 6 to be processed for a specified time by the high voltage relay 12.

要するに、高電圧電源2から電圧印加および電流供給回路20A、さらにソケット・アームなどの接触治具を介して処理対象のデバイス6に所定電圧および定電流が順次供給される。処理対象のデバイス6に対して所定電圧および定電流の供給源側端子(1本)とGND側端子(1本)を処理対象のデバイス6の各端子に接触させて所定電圧および定電流を供給する。この場合、処理対象のデバイス6は単体で所定電圧印加および定電流印加処理が行われる。   In short, a predetermined voltage and a constant current are sequentially supplied from the high voltage power supply 2 to the device 6 to be processed through a voltage application and current supply circuit 20A and a contact jig such as a socket arm. Supply a predetermined voltage and constant current to the device 6 to be processed by bringing the supply side terminal (one) and the GND side terminal (one) of the predetermined voltage and constant current into contact with each terminal of the device 6 to be processed. To do. In this case, the processing target device 6 is subjected to predetermined voltage application and constant current application processing as a single unit.

定電流印加処理後、ステップS7のリペア処理判定を行う。所定のリペア処理判定の結果、問題がない場合は試験を終了する。また、リペア処理判定の結果、まだ不良デバイスであって問題がある場合は、次のステップS5で規定回数が終わったかどうかを判定し、規定回数が終わった場合にはリペア処理を終了する。ステップS5で規定回数が終わっていない場合には、規定回数に達するまで、ステップS2のESD試験判定処理に移行し、それ以降のリペア処理およびその判定処理を順次行う。規定回数の各リペア処理を順次行い、その判定結果が不良デバイスであって問題がある場合であっても、不良デバイスと判定して処理を終了する。   After the constant current application process, the repair process determination in step S7 is performed. If there is no problem as a result of the predetermined repair process determination, the test is terminated. As a result of the repair process determination, if the device is still a defective device and has a problem, it is determined whether or not the specified number of times has ended in the next step S5, and when the specified number of times has ended, the repair process is terminated. If the specified number of times is not over in step S5, the process proceeds to the ESD test determination process in step S2 until the specified number is reached, and the subsequent repair process and its determination process are sequentially performed. Each repair process of the prescribed number of times is sequentially performed, and even if the determination result is a defective device and there is a problem, it is determined as a defective device and the process is terminated.

なお、不良デバイスのリーク欠陥部に対して、所定電圧印加によるリペア処理と定電流印加によるリペア処理の両方を同時により強いストレス印加を行って、リーク欠陥部を焼き切って通常絶縁状態に回復させることもできるし、さらに規定回数を増やすようにしてもよい。   In addition, both the repair process by applying a predetermined voltage and the repair process by applying a constant current are applied to the defective defect part of the defective device at the same time by applying a stronger stress so that the leak defect part is burned out and restored to a normal insulation state. It is also possible to increase the specified number of times.

図9は、図7のリペア装置1Aにおけるデバイス6の各端子へのコンタクト状態の拡大イメージを模式的に示す斜視図である。図10は、図7のリペア装置1AにおけるESD試験・所定電圧および定電流供給処理時の構成イメージ例を模式的に示す斜視図である。   FIG. 9 is a perspective view schematically showing an enlarged image of a contact state to each terminal of the device 6 in the repair apparatus 1A of FIG. FIG. 10 is a perspective view schematically showing an example of a configuration image during the ESD test / predetermined voltage and constant current supply process in the repair device 1A of FIG.

図9および図10において、図7のリペア装置1Aにおいて、1台の高電圧電源2、8接点の高耐圧リレー11、8個の高圧コンデンサ7、8個の印加抵抗5、定電流供給用の1個の高耐圧リレー12、1個の抵抗13および、その他の付加回路を搭載したESD・所定電圧および定電流供給基板を安全のために筐体内に収容し、高電圧電源2から定電流供給用の1個の高耐圧リレー12と1個の抵抗13の1回路分が共通で、各高圧コンデンサ7から高耐圧リレー11の接点を通して印加抵抗5に至る直列回路の8回路分の配線出力部21aを有する8ch分の電圧印加および電流供給回路20Aを収容した回路箱21(ESD・所定電圧および定電流供給基板箱)と、回路箱21の配線出力部21aからの各配線22が上面に設けられたコネクタ23を介して下面側のプローブ24a,24bの8セットにそれぞれ接続され、各デバイス6の2端子6a,6bに1対1に対応するようにプローブ24a,24bの8セットが下面から突出してそれぞれ設けられたプローブカード25とを備え、ウエハステージ15上の半導体ウエハ16にマトリクス状に多数設けられた検査および処理対象の8個の各デバイス6の各端子6a,6bと、各高圧コンデンサ7にそれぞれ接続可能とされるかまたは、高電圧電源2に接続可能とされたプローブ24a,24bの8セットとが、1対1に対応するように配置されている。   9 and 10, in the repair device 1A of FIG. 7, one high-voltage power source 2, eight-contact high-voltage relay 11, eight high-voltage capacitors 7, eight applied resistors 5, a constant current supply An ESD / predetermined voltage and constant current supply board equipped with one high voltage relay 12, one resistor 13 and other additional circuits is housed in a case for safety, and a constant current is supplied from the high voltage power source 2. One high-voltage relay 12 and one resistor 13 for one circuit are common, and a wiring output unit for eight circuits of a series circuit from each high-voltage capacitor 7 to the applied resistor 5 through the contact of the high-voltage relay 11 A circuit box 21 (ESD / predetermined voltage and constant current supply board box) accommodating the voltage application and current supply circuit 20A for 8ch having 21a and each wiring 22 from the wiring output part 21a of the circuit box 21 are provided on the upper surface. Was Eight sets of probes 24a and 24b project from the lower surface so as to correspond to the two terminals 6a and 6b of each device 6 on a one-to-one basis, respectively. Each of the terminals 6a and 6b of each of the eight devices 6 to be inspected and processed, provided in a matrix on the semiconductor wafer 16 on the wafer stage 15, and the high-voltage capacitors 7 respectively. 8 sets of probes 24a and 24b that can be connected to the high-voltage power supply 2 are arranged in a one-to-one correspondence.

回路箱21の配線出力部21aからプローブカード25までの配線長が変わることによって、ESD印加電圧波形や、所定電圧印加波形および定電流供給波形が変化する。したがって、高圧コンデンサ7からデバイス6の各端子6a,6bまでの配線長や、高電圧電源2から高耐圧リレー12を介してデバイス6の各端子6a,6bまでの電流経路の配線長を全て同一配線長にしてデバイス6の各端子6a,6bに印加するESD電圧波形および所定電圧印加波形、定電流供給波形を同一波形にする。ESDを含む所定電圧および定電流供給基板は、部品交換用にソケット部を有していてもよい。   As the wiring length from the wiring output portion 21a of the circuit box 21 to the probe card 25 changes, the ESD applied voltage waveform, the predetermined voltage applied waveform, and the constant current supply waveform change. Therefore, the wiring length from the high-voltage capacitor 7 to each terminal 6a, 6b of the device 6 and the wiring length of the current path from the high-voltage power supply 2 to each terminal 6a, 6b of the device 6 via the high-voltage relay 12 are all the same. The ESD voltage waveform, the predetermined voltage application waveform, and the constant current supply waveform applied to the terminals 6a and 6b of the device 6 are set to the same waveform as the wiring length. The predetermined voltage and constant current supply board including ESD may have a socket part for component replacement.

図11は、図6のリペア装置1Aにおける複数の電圧印加および電流印加器の設置イメージ例をリペア装置1Bとして模式的に示す平面図である。   FIG. 11 is a plan view schematically showing an installation image example of a plurality of voltage application and current applicators in the repair device 1A of FIG. 6 as the repair device 1B.

図11に示すように、リペア装置1Bは、複数の電圧印加および電流印加器としての複数の電圧印加および電流印加基板26が中央円形部27を空けてその周囲に立てられて放射状に配置され、複数の電圧印加および電流印加基板26における複数の同一回路構成の各出力端子がそれぞれ中央円形部27側に向けて設けられている。複数の同一回路構成の各出力端子から複数の高電圧出力部のそれぞれを、中央円形部27の下方側に設けられた複数の検査および処理対象のデバイス6の各端子に対して電気的に接続可能に構成している。複数の同一回路構成の各出力端子から電圧出力部のそれぞれを通した複数の検査および処理対象のデバイス6までの、一括印加処理すべきデバイス個数分の独立した配線を含む距離は全て同一距離として、高電圧電源2からの同一の電圧および電流波形が複数の検査および処理対象のデバイス6の各端子にそれぞれ同時に明確かつ確実に印加されるように構成することができる。   As shown in FIG. 11, the repair device 1 </ b> B has a plurality of voltage application and current application substrates 26 as a plurality of voltage application and current applicators, arranged in a radial manner with a central circular portion 27 standing around it, A plurality of output terminals of the same circuit configuration in the plurality of voltage application and current application substrates 26 are provided toward the central circular portion 27 side. Each of the plurality of high voltage output units from the plurality of output terminals having the same circuit configuration is electrically connected to each terminal of the plurality of inspection and processing devices 6 provided on the lower side of the central circular portion 27. It is configured as possible. The distances including the independent wiring for the number of devices to be collectively applied from the plurality of output terminals of the same circuit configuration to the plurality of inspection and processing target devices 6 through the voltage output units are all the same distance. The same voltage and current waveform from the high-voltage power supply 2 can be applied to each terminal of the devices 6 to be inspected and processed at the same time clearly and reliably.

このリペア装置1Bは、ESD試験装置をも兼ねているが、電圧印加および電流供給回路20Aにおける高耐圧リレー12および抵抗13の電流供給回路の他、複数接点の高耐圧リレー11、複数の高圧コンデンサ7および複数の印加抵抗5が搭載された複数の電圧印加回路を有する電圧印加および電流印加基板26が、中央円形部27を除いたドーナツ状で複数放射状(中央円形部27の中心に対して放射状)に配置されている。高耐圧リレー11,12の厚みは4000V耐圧用で15mm、8000V耐圧用で30mmである。この厚みによって何枚分の電圧印加および電流印加基板26が配置できるかが決まる。高耐圧リレー11,12の厚みが4000V耐圧用の15mmで中央円形部27の内周直径が40cmの場合、64枚の電圧印加および電流印加基板26が配置できる。   The repair device 1B also serves as an ESD test device. In addition to the high voltage relay 12 and the current supply circuit of the resistor 13 in the voltage application and current supply circuit 20A, the multiple voltage high voltage relay 11 and the plurality of high voltage capacitors are provided. 7 and a voltage application and current application substrate 26 having a plurality of voltage application circuits on which a plurality of application resistors 5 are mounted are in a donut shape excluding the central circular portion 27 and a plurality of radial shapes (radial with respect to the center of the central circular portion 27) ). The thicknesses of the high voltage relays 11 and 12 are 15 mm for a 4000 V breakdown voltage and 30 mm for a 8000 V breakdown voltage. This thickness determines how many voltage application and current application substrates 26 can be arranged. When the thickness of the high voltage relays 11 and 12 is 15 mm for a 4000 V breakdown voltage and the inner diameter of the central circular portion 27 is 40 cm, 64 voltage application and current application substrates 26 can be arranged.

また、高耐圧リレー11,12の厚みによって電圧印加および電流印加基板26の厚みが決まるため、高耐圧リレー11,12の厚みの薄いものを用いるのがよい。例えば1枚の電圧印加および電流印加基板26が4chの場合で、例えば8個の1接点の高耐圧リレーを搭載する場合に、高耐圧リレーの厚みが4000V耐圧用で13.5mmでは83枚の電圧印加および電流印加基板26が放射状に搭載できて全部で332ch分(デバイス6が332個同時にESD試験およびリペア処理ができる)の能力がある。この場合の電圧印加および電流印加基板26の外周直径は約50cm程度である。   Further, since the thickness of the voltage application and current application board 26 is determined by the thickness of the high voltage relays 11 and 12, it is preferable to use the high voltage relays 11 and 12 having a small thickness. For example, when one voltage application and current application board 26 is 4ch, for example, when eight high-voltage relays with one contact are mounted, the thickness of the high-voltage relay is 4000 V withstand voltage and 83 sheets at 13.5 mm. The voltage application and current application substrate 26 can be mounted radially, and has a capacity of 332 channels in total (332 devices 6 can simultaneously perform an ESD test and a repair process). In this case, the outer diameter of the voltage application and current application substrate 26 is about 50 cm.

複数の電圧印加および電流印加基板26の内周側から配線22が引き出されてプローブカード25のコネクタ23に接続され、プローブカード25の下面に設けられたプローブ24a,24bの複数セットを、ウエハステージ15上に吸着された半導体ウエハ16上にマトリクス状に多数設けられた検査および処理対象の各デバイス6の端子6a,6bと、1対1に対応するように接続してESD試験およびリペア処理が行われる。プローブ24a,24bとデバイス6の端子6a,6bとの位置関係は、自動搬送装置のプローバによりウエハステージ15側を正確に移動させつつ画像認識により正確に位置決めすることができる。ここでは、400μm×200μmのサイズの半導体チップ(デバイス6)を64個づつ1列でESD試験およびリペア処理を行ってこれを繰り返し、ウエハのチップ全部(例えば10万個)を順次自動的に行うことができる。隣の列にプローブ24a,24bを立てるのが困難なことから、2列以上でESD試験およびリペア処理を行うよりも、1列で行うのが接触ミスが起こり難くてよい。   A plurality of sets of probes 24a and 24b provided on the lower surface of the probe card 25 are connected to the connector 23 of the probe card 25 by connecting the wiring 22 to the connector 23 of the probe card 25 from the inner periphery of the plurality of voltage application and current application substrates 26. An ESD test and repair process are performed by connecting to the terminals 6a and 6b of each of the devices 6 to be inspected and processed, which are provided in a matrix on the semiconductor wafer 16 adsorbed on the substrate 15 in a one-to-one correspondence. Done. The positional relationship between the probes 24a and 24b and the terminals 6a and 6b of the device 6 can be accurately positioned by image recognition while accurately moving the wafer stage 15 side by the prober of the automatic transfer apparatus. Here, an ESD test and a repair process are performed in a row of 64 semiconductor chips (device 6) each having a size of 400 μm × 200 μm, and this is repeated, and all the chips on the wafer (for example, 100,000) are sequentially and automatically performed. be able to. Since it is difficult to stand the probes 24a and 24b in the adjacent rows, it is less likely that contact mistakes occur in one row than in the ESD test and repair process in two or more rows.

複数の電圧印加および電流印加基板26から各デバイス6までの配線長は図13(b)のESD印加電圧波形の規格保持として20cm以下が望ましい。各複数の電圧印加および電流印加基板26から8個のデバイス6の各端子までの配線長を全て同一配線長にしてデバイス6の各端子に印加する図13(b)のESD電圧波形の他、電圧印加波形および電流印加波形をも同一にしている。これによって、ESD試験およびリペア処理が均一になる。   The wiring length from the plurality of voltage application and current application substrates 26 to each device 6 is desirably 20 cm or less in order to maintain the standard of the ESD applied voltage waveform in FIG. In addition to the ESD voltage waveform of FIG. 13B applied to each terminal of the device 6 by making the wiring length from each of the plurality of voltage application and current application substrates 26 to each terminal of the eight devices 6 the same wiring length, The voltage application waveform and the current application waveform are also the same. This makes the ESD test and repair process uniform.

図12は、図6のリペア装置1Aにおける複数の電圧印加および電流印加器の別の設置イメージ例をリペア装置1Cとして模式的に示す平面図および、この電圧印加および電流印加器とプローブカードおよびプローバの縦断面図である。図13(a)は、図12の電圧印加および電流印加器を模式的に示す斜視図であり、図13(b)は、ESD試験で用いるESD印加電圧波形を示す図である。
Figure 12 is a plan view schematically showing another installation example image of a plurality of voltage application and current application section in the repair apparatus 1A of FIG. 6 as a repair apparatus 1C and voltage application and current applicator of this and the probe card and It is a longitudinal cross-sectional view of a prober. FIG. 13A is a perspective view schematically showing the voltage application and current applicator of FIG. 12, and FIG. 13B is a diagram showing an ESD applied voltage waveform used in an ESD test.

図12および図13(a)において、リペア装置1Cは、複数の筐体である複数の回路箱21が中央円形部28を空けてその周囲に放射状に配置されている。複数の回路箱21内に収容された複数の電圧印加および電流印加基板26の複数の同一回路構成における各出力端子がそれぞれ中央円形部28側に向けて設けられている。複数の同一回路構成の各出力端子から複数の電圧出力部のそれぞれを、中央円形部28の下方側に設けられた複数の検査および処理対象のデバイス6の各端子6a,6bに対して電気的に接続可能に構成されている。複数の同一回路構成の各出力端子から各電圧出力部のそれぞれを通して複数の検査および処理対象のデバイス6までの、一括印加処理すべきデバイス個数分の独立した配線22を含む距離は全て同一距離として、高電圧電源2からの同一のESD印加電圧波形および、所定電圧波形、定電流波形のいずれかが複数の検査および処理対象のデバイス6にそれぞれ同時に印加されるように構成されている。なお、電圧出力部としては、同一回路構成の出力端子であってもよいし、その出力端子から配線22を介してプローブカード25のプローブ24a,24bまでを含めてもよい。
1 2 and Figure 13 (a), the repair apparatus 1C includes a plurality of circuit boxes 21 are arranged radially around spaced central circular portion 28 is a plurality of housings. Output terminals in a plurality of identical circuit configurations of a plurality of voltage application and current application substrates 26 housed in a plurality of circuit boxes 21 are respectively provided toward the central circular portion 28 side. Each of the plurality of voltage output units from the plurality of output terminals of the same circuit configuration is electrically connected to each of the terminals 6a and 6b of the plurality of inspection and processing devices 6 provided on the lower side of the central circular portion 28. It is configured to be connectable to. The distances including the independent wirings 22 for the number of devices to be collectively applied from the plurality of output terminals having the same circuit configuration to the plurality of devices 6 to be inspected and processed through the voltage output units are all the same distance. The same ESD applied voltage waveform from the high-voltage power supply 2, a predetermined voltage waveform, or a constant current waveform is applied to each of the plurality of devices 6 to be inspected and processed simultaneously. The voltage output unit may be an output terminal having the same circuit configuration or may include the probes 24 a and 24 b of the probe card 25 through the wiring 22 from the output terminal.

リペア装置1Cとして、1台の高電圧電源2、高耐圧リレー12および抵抗13、8接点の高耐圧リレー11、8個の高圧コンデンサ7、および8個の印加抵抗5、その他の付加回路を搭載した複数の電圧印加および電流印加基板26を筐体内に収容し、高圧コンデンサ7から高耐圧リレー11の接点を通して印加抵抗5に至る直列回路の8回路分と、高電圧電源2から高耐圧リレー12および抵抗13の配線の配線出力部21aを有する8ch分と1ch分の回路箱21が8個放射状に配設けられている。8個の回路箱21の内周側から配線22が引き出されてプローブカード25のコネクタ23に接続され、プローブカード25の下面に設けられたプローブ24a,24bの8セットを、自動搬送装置のプローバを構成するウエハステージ15上の半導体ウエハ16にマトリクス状に多数設けられた多数のデバイス6のうち、検査および処理対象の8個の各デバイス6の各端子6a,6bと、1対1に対応するように接続してESD試験およびリペア処理を行い、これを繰り返すようになっている。   As the repair device 1C, one high-voltage power source 2, high-voltage relay 12 and resistor 13, eight-contact high-voltage relay 11, eight high-voltage capacitors 7, eight applied resistors 5, and other additional circuits are mounted. A plurality of voltage application and current application boards 26 are housed in a casing, and 8 circuits of a series circuit from the high voltage capacitor 7 to the application resistance 5 through the contact of the high voltage relay 11 and the high voltage power supply 2 to the high voltage relay 12 In addition, eight circuit boxes 21 for eight channels and one channel having wiring output portions 21a for wiring of resistors 13 are radially arranged. The wiring 22 is drawn from the inner peripheral side of the eight circuit boxes 21 and connected to the connector 23 of the probe card 25, and eight sets of probes 24a and 24b provided on the lower surface of the probe card 25 are connected to a prober of an automatic transfer device. Corresponding one-to-one with each terminal 6a, 6b of each of the eight devices 6 to be inspected and processed among the many devices 6 provided in a matrix on the semiconductor wafer 16 on the wafer stage 15 constituting In this manner, the ESD test and the repair process are performed by repeating the connection.

この8ch分と1ch分の回路箱21の配線出力部21aから各デバイス6までの配線長は図13(b)のESD印加電圧波形の規格保持として20cm以下が望ましい。各回路箱21の各配線出力部21aから8個の各デバイス6の各端子までの配線長を全て同一配線長にして各デバイス6の各端子に印加する図13(b)のESD電圧波形および、シペア処理のストレス波形を同一にしている。これによって、ESD試験およびその後のリペア処理が均一になる。   The wiring length from the wiring output part 21a of the circuit box 21 for each of 8ch and 1ch to each device 6 is desirably 20 cm or less in order to maintain the standard of the ESD applied voltage waveform in FIG. The ESD voltage waveform shown in FIG. 13B and applied to each terminal of each device 6 with the same wiring length from each wiring output portion 21a of each circuit box 21 to each terminal of each of the eight devices 6 are applied. The stress waveform of the repair process is the same. This makes the ESD test and subsequent repair process uniform.

ここまでは、電圧と電流の電気的バイヤス印加による2種類のストレス(所定電圧印加と定電流供給)をリーク欠陥の各デバイス6に供給する場合について説明したが、これに加えて、リーク欠陥の有無として良品と不良品を識別し、不良品のリーク欠陥状態に応じてストレス条件を自動的に変化させる判定駆動構成について、以下に、図面を参照しながら詳細に説明する。   Up to this point, the case where two types of stress (predetermined voltage application and constant current supply) are supplied to each device 6 having a leak defect by applying an electrical bias of voltage and current has been described. A determination drive configuration in which non-defective products and defective products are identified as presence / absence and the stress condition is automatically changed according to the leak defect state of the defective products will be described in detail below with reference to the drawings.

図14は、図6のリペア装置の単位構成に判定回路の電圧レベル検知例を加えた場合を模式的に示す回路図である。なお、図14では、図6のリペア装置の構成部材と同様の作用効果を奏する部材には同一の部材番号を付して説明する。   FIG. 14 is a circuit diagram schematically showing a case where a voltage level detection example of the determination circuit is added to the unit configuration of the repair device of FIG. In FIG. 14, members having the same operational effects as the constituent members of the repair device of FIG.

図14において、リペア装置1Dは、高電圧電源2の一方端子が高耐圧リレー3,4を通して印加抵抗5の一方端に接続されている。この印加抵抗5の他方端は検査および処理対象のデバイス6の一方端子に接続されている。デバイス6の他方端子は、高電圧電源2の他方端子に接続されている。これらの高耐圧リレー3,4の接続点8は、高圧コンデンサ7を通して、デバイス6の他方端子と高電圧電源2の他方端子との接続点9に接続されており、この接続点9は接地されている。   In FIG. 14, in the repair device 1 </ b> D, one terminal of the high voltage power supply 2 is connected to one end of the application resistor 5 through the high voltage relays 3 and 4. The other end of the applied resistor 5 is connected to one terminal of the device 6 to be inspected and processed. The other terminal of the device 6 is connected to the other terminal of the high voltage power supply 2. A connection point 8 of these high-voltage relays 3 and 4 is connected through a high-voltage capacitor 7 to a connection point 9 between the other terminal of the device 6 and the other terminal of the high-voltage power supply 2, and this connection point 9 is grounded. ing.

また、高電圧電源2の一方端子は高耐圧リレー12の一方端子に接続され、高耐圧リレー12の他方端子は電流制限用の抵抗13を介して、印加抵抗5とデバイス6の接続点14に接続されている。これらの高耐圧リレー3,4および12のオン/オフを制御するタイミングコントローラ10Dが設けられている。なお、これらの高耐圧リレー3,4および12を駆動するための電源は別途必要である。   One terminal of the high-voltage power supply 2 is connected to one terminal of the high-voltage relay 12, and the other terminal of the high-voltage relay 12 is connected to the connection point 14 between the applied resistor 5 and the device 6 via the current-limiting resistor 13. It is connected. A timing controller 10D for controlling on / off of these high voltage relays 3, 4 and 12 is provided. A power source for driving these high voltage relays 3, 4 and 12 is required separately.

さらに、検査および処理対象のデバイス6の両端がオペアンプ31の各入力端子にそれぞれ接続されており、判定時は、タイミングコントローラ10Dにより高耐圧リレー12をオン状態にしてデバイス6に電流を流す。この状態で、オペアンプ31(増幅率は1でもよい)によるデバイス6の両端間電圧の差動増幅結果により、リーク欠陥の有無として良品と不良品の識別が為される。オペアンプ31の出力端は、帰還抵抗32が設けられていると共に、その帰還抵抗32が接続される−方入力端子は接地抵抗33を介して接地されている。また、オペアンプ31の出力端は、比較器34,36の各一方入力端にそれぞれ接続されている。比較器34の他方入力端には、基準値Aの電圧出力部35の出力端が接続されている。また、比較器36の他方入力端には、基準値Aよりも小さい基準値Bの電圧出力部37の出力端が接続されている。これらの比較器34,36の各出力端はタイミングコントローラ10Dに接続されている。   Further, both ends of the device 6 to be inspected and processed are connected to the respective input terminals of the operational amplifier 31. At the time of determination, the high-voltage relay 12 is turned on by the timing controller 10D and a current is passed through the device 6. In this state, a non-defective product and a defective product are identified as the presence / absence of a leak defect based on the differential amplification result of the voltage across the device 6 by the operational amplifier 31 (the amplification factor may be 1). The output terminal of the operational amplifier 31 is provided with a feedback resistor 32, and a negative input terminal to which the feedback resistor 32 is connected is grounded via a ground resistor 33. The output terminal of the operational amplifier 31 is connected to one input terminal of each of the comparators 34 and 36. The output terminal of the voltage output unit 35 for the reference value A is connected to the other input terminal of the comparator 34. The output terminal of the voltage output unit 37 having a reference value B smaller than the reference value A is connected to the other input terminal of the comparator 36. The output terminals of the comparators 34 and 36 are connected to the timing controller 10D.

オペアンプ31からの出力電圧値Xが基準値B以上基準値A以下のときにのみリーク欠陥がない良品デバイスとする。オペアンプ31からの出力電圧値Xが基準値Bよりも小さいかまたは基準値Aよりも大きいときに、リーク欠陥がある不良品デバイスとする。基準値Bを小さく設定して出力電圧値Xが0Vの場合に、接触不良と判定して、プローブによるデバイス6の各端子への接触を再度行うようにしてもよい。   Only when the output voltage value X from the operational amplifier 31 is not less than the reference value B and not more than the reference value A is a non-defective device free from leak defects. When the output voltage value X from the operational amplifier 31 is smaller than the reference value B or larger than the reference value A, a defective device having a leak defect is obtained. When the reference value B is set to a small value and the output voltage value X is 0 V, it may be determined that the contact is poor and the probe is contacted with each terminal of the device 6 again.

これらのオペアンプ31、帰還抵抗32、接地抵抗33、比較器34,36、基準値Aの電圧出力部35および基準値Bの電圧出力部37により判定手段が構成され、この判定手段は、リーク欠陥のデバイス6であるかどうかを判定する。このように、判定手段は、リペア対象デバイス6の電圧レベル検知結果を3値のレベルに分割した判定信号をタイミングコントローラ10Dに出力している。   The operational amplifier 31, the feedback resistor 32, the ground resistor 33, the comparators 34 and 36, the voltage output unit 35 of the reference value A, and the voltage output unit 37 of the reference value B constitute a determination unit. It is determined whether or not the device 6 is. As described above, the determination unit outputs a determination signal obtained by dividing the voltage level detection result of the repair target device 6 into ternary levels to the timing controller 10D.

図15は、図6のリペア装置の単位構成に別の判定回路の電流レベル検知例を加えた場合を模式的に示す回路図である。なお、図15では、図14のリペア装置の構成部材と同様の作用効果を奏する部材には同一の部材番号を付して説明する。   FIG. 15 is a circuit diagram schematically showing a case where a current level detection example of another determination circuit is added to the unit configuration of the repair device of FIG. In FIG. 15, members having the same operational effects as the constituent members of the repair device of FIG.

図15に示すように、リペア装置1Eにおいて、電流制限用の抵抗13の両端がオペアンプ31の各入力端子にそれぞれ接続されており、判定時は、タイミングコントローラ10Eにより高耐圧リレー12をオン状態にして抵抗13を通してデバイス6に電流を流す。この状態で、オペアンプ31による抵抗13の両端電圧の差動増幅結果により、リーク欠陥の有無として良品と不良品の識別が為される。オペアンプ31の出力端は、帰還抵抗32が設けられていると共に、その帰還抵抗32が接続される−方入力端子は接地抵抗33を介して接地されている。また、オペアンプ31の出力端は、比較器34,36の各一方入力端にそれぞれ接続されている。比較器34の他方入力端には、基準値Aの電圧出力部35の出力端が接続されている。また、比較器36の他方入力端には、基準値Aよりも小さい基準値Bの電圧出力部37の出力端が接続されている。これらの比較器34,36の各出力端はタイミングコントローラ10Eに接続されている。   As shown in FIG. 15, in the repair device 1E, both ends of the current limiting resistor 13 are connected to the respective input terminals of the operational amplifier 31. At the time of determination, the high-voltage relay 12 is turned on by the timing controller 10E. Thus, a current is passed through the device 6 through the resistor 13. In this state, a non-defective product and a defective product are identified as the presence or absence of a leak defect based on the differential amplification result of the voltage across the resistor 13 by the operational amplifier 31. The output terminal of the operational amplifier 31 is provided with a feedback resistor 32, and a negative input terminal to which the feedback resistor 32 is connected is grounded via a ground resistor 33. The output terminal of the operational amplifier 31 is connected to one input terminal of each of the comparators 34 and 36. The output terminal of the voltage output unit 35 for the reference value A is connected to the other input terminal of the comparator 34. The output terminal of the voltage output unit 37 having a reference value B smaller than the reference value A is connected to the other input terminal of the comparator 36. The output terminals of the comparators 34 and 36 are connected to the timing controller 10E.

電流制限用の抵抗13を流れる電流値を電圧値に変換しており、オペアンプ31からの出力電圧値Xが基準値B以上基準値A以下のときのみリーク欠陥がない良品デバイスとする。オペアンプ31からの出力電圧値Xが基準値Bよりも小さいかまたは基準値Aよりも大きいときに、リーク欠陥がある不良品デバイスとする。基準値Bを小さく設定して出力電圧値Xが0Vの場合に、接触不良と判定して、プローブによるデバイス6の各端子への接触を再度行うようにしてもよい。   The current value flowing through the current limiting resistor 13 is converted into a voltage value. Only when the output voltage value X from the operational amplifier 31 is not less than the reference value B and not more than the reference value A, a non-defective device is obtained. When the output voltage value X from the operational amplifier 31 is smaller than the reference value B or larger than the reference value A, a defective device having a leak defect is obtained. When the reference value B is set to a small value and the output voltage value X is 0 V, it may be determined that the contact is poor and the probe is contacted with each terminal of the device 6 again.

これらのオペアンプ31、帰還抵抗32、接地抵抗33、比較器34,36、基準値Aの電圧出力部35および基準値Bの電圧出力部37により判定手段が構成され、判定手段は、リーク欠陥のデバイス6であるかどうかを判定する。このように、判定手段は、リペア対象デバイス6の電流レベル検知結果を3値のレベルに分割した判定信号をタイミングコントローラ10Eに出力する。   The operational amplifier 31, the feedback resistor 32, the ground resistor 33, the comparators 34 and 36, the voltage output unit 35 of the reference value A, and the voltage output unit 37 of the reference value B constitute a determination unit. It is determined whether it is the device 6 or not. In this way, the determination unit outputs a determination signal obtained by dividing the current level detection result of the repair target device 6 into three levels, to the timing controller 10E.

図16は、図6のリペア装置の単位構成に更に別の判定回路の電圧レベル検知と電流レベル検知の両方の事例を加えた場合を模式的に示す回路図である。なお、図16では、図14のリペア装置の構成部材と同様の作用効果を奏する部材には同一の部材番号を付して説明する。   FIG. 16 is a circuit diagram schematically showing a case where both cases of voltage level detection and current level detection of still another determination circuit are added to the unit configuration of the repair device of FIG. In FIG. 16, members having the same operational effects as the constituent members of the repair device of FIG.

図16に示すように、リペア装置1Fにおいて、検査および処理対象のデバイス6の両端および、電流制限用の抵抗13の両端がそれぞれ、オペアンプ31の各入力端子にそれぞれ接続されており、判定時は、タイミングコントローラ10Fにより高耐圧リレー12をオン状態にして抵抗13を通してデバイス6に電流を流す。この状態で、二つのオペアンプ31の差動増幅結果により、リーク欠陥の有無として良品と不良品の識別が為される。二つのオペアンプ31の出力端はそれぞれ、帰還抵抗32が設けられていると共に、その帰還抵抗32が接続される−方入力端子は接地抵抗33を介して接地されている。また、二つのオペアンプ31の出力端はそれぞれ、比較器34,36の各一方入力端にそれぞれ接続されている。比較器34の他方入力端には、基準値Aの電圧出力部35の出力端が接続されている。また、比較器36の他方入力端には、基準値Aよりも小さい基準値Bの電圧出力部37の出力端が接続されている。これらの比較器34,36の各出力端は2系統でタイミングコントローラ10Fにそれぞれ接続されている。   As shown in FIG. 16, in the repair device 1F, both ends of the device 6 to be inspected and processed and both ends of the current limiting resistor 13 are connected to the input terminals of the operational amplifier 31, respectively. The high-voltage relay 12 is turned on by the timing controller 10 </ b> F, and a current is supplied to the device 6 through the resistor 13. In this state, the non-defective product and the defective product are identified as the presence or absence of a leak defect based on the differential amplification result of the two operational amplifiers 31. The output terminals of the two operational amplifiers 31 are each provided with a feedback resistor 32, and a negative input terminal to which the feedback resistor 32 is connected is grounded via a ground resistor 33. The output terminals of the two operational amplifiers 31 are connected to one input terminals of the comparators 34 and 36, respectively. The output terminal of the voltage output unit 35 for the reference value A is connected to the other input terminal of the comparator 34. The output terminal of the voltage output unit 37 having a reference value B smaller than the reference value A is connected to the other input terminal of the comparator 36. Each output terminal of the comparators 34 and 36 is connected to the timing controller 10F in two systems.

これらのオペアンプ31、帰還抵抗32、接地抵抗33、比較器34,36、基準値Aの電圧出力部35および基準値Bの電圧出力部37により、電圧レベル検知と電流レベル検知の2系統の判定手段がそれぞれ構成されており、二つの判定手段はそれぞれ、リーク欠陥のデバイス6であるかどうかをそれぞれより正確に判定することができる。このように、判定手段は、リペア対象デバイス6の電圧レベル検知結果と電流レベル検知結果の両方を各3値のレベルに分割した各判定信号をタイミングコントローラ10Fに出力する。   These operational amplifier 31, feedback resistor 32, ground resistor 33, comparators 34 and 36, reference value A voltage output unit 35, and reference value B voltage output unit 37 are used to determine two systems of voltage level detection and current level detection. Each means is configured, and each of the two determination means can more accurately determine whether or not the device 6 has a leak defect. As described above, the determination unit outputs each determination signal obtained by dividing both the voltage level detection result and the current level detection result of the repair target device 6 into ternary levels to the timing controller 10F.

また、良または不良の2値のレベルに分割した判定信号をタイミングコントローラ10D、10Eまたは10Fに出力する場合は、図17に示すように、オペアンプ31、帰還抵抗32、接地抵抗33、比較器34および基準値Aの電圧出力部35により、電圧レベル検知と電流レベル検知の少なくともいずれかの判定手段が構成され、この判定手段は、リーク欠陥のデバイス6であるかどうかを判定することができる。このように、この判定手段は、リペア対象デバイス6の電圧レベル検知結果と電流レベル検知結果の少なくともいずれかを2値のレベルに分割した判定信号をタイミングコントローラ10D、10Eまたは10Fに出力する。   Further, when a determination signal divided into good or bad binary levels is output to the timing controller 10D, 10E, or 10F, as shown in FIG. 17, an operational amplifier 31, a feedback resistor 32, a ground resistor 33, and a comparator 34 are provided. The voltage output unit 35 of the reference value A constitutes at least one of voltage level detection and current level detection. This determination unit can determine whether the device 6 has a leak defect. As described above, the determination unit outputs a determination signal obtained by dividing at least one of the voltage level detection result and the current level detection result of the repair target device 6 into binary levels to the timing controller 10D, 10E, or 10F.

タイミングコントローラ10D、10Eまたは10Fは、電荷ストレス(電圧ストレス)および電流ストレスの2種類のストレス印加を選択することができる。   The timing controller 10D, 10E, or 10F can select two types of stress application: charge stress (voltage stress) and current stress.

判定手段は、リペア対象の電圧レベル検知と電流レベル検知のうちの少なくともいずれかを行い、その良否判定やその詳細判定の結果を2値または3値などの複数値のレベルに分割した判定信号をタイミングコントローラ10D、10Eまたは10Fに出力する。このタイミングコントローラ10D、10Eまたは10F内では、判定手段による判定結果の良不良または不良の程度を基に処理するフローが決定される。判定結果が良の場合はリペア処理を終了し、判定結果が不良の場合は、その不良の程度に応じてリペア処理を行う。例えば不良の程度がもう少しで良であれば、ストレスを小さくしてリペア処理を行う。例えば不良の程度が大きいのであれば、ストレスを大にしてリペア処理を行う。また、このタイミングコントローラ10D、10Eまたは10F内では、判定手段による判定結果の良不良または不良の程度を基にリペア処理フローの回数が設定される。リペア処理フローの回数(ループ回数)は、最低回数、例えば10回を予め設定しておく。1回目の判定データをタイミングコントローラ10D、10Eまたは10F内の記憶部に記憶しておき、その判定データと、最低リペア処理回数の処理後の判定データとを比較して、全く回復していない場合はリペア処理を終了し、回復の兆しがあると判定した場合は、最低リペア処理回数から、比較結果に応じた所定リペア処理回数だけ増加させてリペア処理を行う。このとき、ストレス条件も同時に、比較結果に応じたストレス条件(ストレスの大小)に設定する。ストレスの大小は、コンデンサ数またはコンデンサ容量を増やすほどストレスが大きくなり、出力抵抗5の抵抗値を増やすほどストレスが小さくなる。   The determination means performs at least one of voltage level detection and current level detection to be repaired, and determines a determination signal obtained by dividing the result of the pass / fail determination or the detailed determination into a plurality of levels such as binary or ternary values. Output to the timing controller 10D, 10E or 10F. In the timing controller 10D, 10E, or 10F, a flow to be processed is determined based on the quality of the determination result by the determination unit or the degree of the failure. If the determination result is good, the repair process is terminated. If the determination result is bad, the repair process is performed according to the degree of the defect. For example, if the degree of failure is a little better, the repair process is performed with the stress reduced. For example, if the degree of failure is large, the repair process is performed with a large stress. In the timing controller 10D, 10E, or 10F, the number of repair process flows is set based on the quality of the determination result by the determination unit or the degree of failure. The number of repair processing flows (the number of loops) is set in advance to a minimum number, for example, 10 times. When the first determination data is stored in the storage unit in the timing controller 10D, 10E, or 10F, the determination data is compared with the determination data after the minimum number of repair processes, and the data is not recovered at all When the repair process is completed and it is determined that there is a sign of recovery, the repair process is performed by increasing the minimum number of repair processes by a predetermined number of repair processes according to the comparison result. At this time, the stress condition is also set to the stress condition (stress level) according to the comparison result. The stress increases as the number of capacitors or the capacitor capacity increases, and the stress decreases as the resistance value of the output resistor 5 increases.

判定手段の判定結果に応じて、タイミングコントローラ10D、10Eまたは10Fにより可変設定手段としての選択手段が、コンデンサ7の容量および出力抵抗5の抵抗値を可変設定することができる。即ち、図18に示すように、タイミングコントローラ10D、10Eまたは10Fから出力される制御信号に基づいて、選択手段としてのセレクタ回路38,39を制御して、予め搭載されている容量手段群7Aおよび抵抗群5Aから容量手段の数および抵抗の数を選択して、コンデンサ容量および出力抵抗5の抵抗値を可変設定することができる。   Depending on the determination result of the determination means, the selection means as the variable setting means can variably set the capacitance of the capacitor 7 and the resistance value of the output resistor 5 by the timing controller 10D, 10E or 10F. That is, as shown in FIG. 18, based on the control signal output from the timing controller 10D, 10E or 10F, the selector circuits 38 and 39 as the selection means are controlled, and the capacity means group 7A and the pre-mounted capacity means group 7A and By selecting the number of capacitive means and the number of resistors from the resistor group 5A, the capacitor capacitance and the resistance value of the output resistor 5 can be variably set.

図19は、図16のリペア装置1Fの動作を示すフローチャートである。図20は、図16のリペア装置1Fの動作を説明するための図である。   FIG. 19 is a flowchart showing the operation of the repair device 1F of FIG. FIG. 20 is a diagram for explaining the operation of the repair device 1F of FIG.

図19に示すように、ステップS11でデバイス6の通常動作試験を行う。高電圧電源2の出力電圧値を、動作電圧の例えば3Vや5Vに可変して行う。   As shown in FIG. 19, a normal operation test of the device 6 is performed in step S11. The output voltage value of the high voltage power supply 2 is changed to an operating voltage of 3V or 5V, for example.

即ち、図20に示すように、タイミングコントローラ10Fにより充電用の高耐圧リレー3がオンして高電圧電源2からの電流が高圧コンデンサ7に蓄積される。このとき、放電用の高耐圧リレー4はタイミングコントローラ10Fによりオフ状態とされている。   That is, as shown in FIG. 20, the high-voltage relay 3 for charging is turned on by the timing controller 10 </ b> F, and the current from the high-voltage power supply 2 is accumulated in the high-voltage capacitor 7. At this time, the high-voltage relay 4 for discharge is turned off by the timing controller 10F.

続いて、タイミングコントローラ10Fにより充電用の高耐圧リレー3がオフした後に、放電用の高耐圧リレー4をオンするように制御が為される。これによって、高圧コンデンサ7に蓄積された所定電圧が、高耐圧リレー4から印加抵抗5を通して検査対象のデバイス6の一方端子に印加される。このとき、高耐圧リレー12はタイミングコントローラ10Fによりオフ状態とされている。   Subsequently, after the charging high-voltage relay 3 is turned off by the timing controller 10F, control is performed so that the discharging high-voltage relay 4 is turned on. As a result, the predetermined voltage accumulated in the high-voltage capacitor 7 is applied from the high-voltage relay 4 to the one terminal of the device 6 to be inspected through the application resistor 5. At this time, the high voltage relay 12 is turned off by the timing controller 10F.

次に、ステップS12のESD試験を行う。   Next, the ESD test in step S12 is performed.

タイミングコントローラ10Fにより高電圧電源2の出力電圧をESD試験用の高電圧に設定すると共に、高耐圧リレー3の接点をオンして高電圧電源2からの電流が各高圧コンデンサ7に流れ込んで高電圧電源2のESD試験用の高電圧に均等に蓄積される。このとき、高耐圧リレー4はタイミングコントローラ10Fによってオフ状態とされている。   The timing controller 10F sets the output voltage of the high-voltage power supply 2 to a high voltage for ESD testing, and turns on the contact of the high-voltage relay 3 so that the current from the high-voltage power supply 2 flows into each high-voltage capacitor 7 The power supply 2 is evenly accumulated in the high voltage for the ESD test. At this time, the high-voltage relay 4 is turned off by the timing controller 10F.

続いて、タイミングコントローラ10Fにより高耐圧リレー3がオフした後に、高耐圧リレー4の接点がオンするように制御が為される。これによって、各高圧コンデンサ7に蓄積されたESD試験用の高電圧が、高耐圧リレー4から各印加抵抗5をそれぞれ通して検査対象の各デバイス6の一方端子にそれぞれ印加される。この場合、各高圧コンデンサ7と検査対象の各デバイス6とは1対1に対応しており、明確でかつ正確なESD試験が大幅に効率よく行われる。   Subsequently, after the high voltage relay 3 is turned off by the timing controller 10F, control is performed so that the contact of the high voltage relay 4 is turned on. Thereby, the high voltage for ESD test stored in each high-voltage capacitor 7 is applied to one terminal of each device 6 to be inspected from the high-voltage relay 4 through each application resistor 5. In this case, each high-voltage capacitor 7 and each device 6 to be inspected have a one-to-one correspondence, and a clear and accurate ESD test can be performed significantly efficiently.

その後、ステップS13のESD試験判定を行う。   Thereafter, the ESD test determination in step S13 is performed.

所定のESD試験判定の結果が、問題がない場合は試験を終了する。また、ESD試験判定の結果が、不良デバイスであって問題がある場合は、次のステップS14のリペア処理を行って不良デバイスを救済処理する。   If there is no problem as a result of the predetermined ESD test determination, the test is terminated. If the result of the ESD test determination is a defective device and there is a problem, the repair process in the next step S14 is performed to repair the defective device.

ステップS14の電圧印加によるリペア処理を行う。   Repair processing is performed by applying voltage in step S14.

この電圧印加によるリペア処理は、タイミングコントローラ10Fにより高電圧電源2の出力電圧をリペア処理用の電圧に設定すると共に、高耐圧リレー3をオンして高電圧電源2からの電流が各高圧コンデンサ7に流れ込んで高電圧電源2のリペア処理用の電圧に均等に蓄積される。このとき、高耐圧リレー4の接点はタイミングコントローラ10Fによってオフ状態とされている。   In the repair process by applying the voltage, the output voltage of the high voltage power source 2 is set to a voltage for repair process by the timing controller 10F, and the high voltage relay 3 is turned on so that the current from the high voltage power source 2 is supplied to each high voltage capacitor 7. Into the voltage for repair processing of the high-voltage power supply 2 evenly. At this time, the contact of the high voltage relay 4 is turned off by the timing controller 10F.

続いて、タイミングコントローラ10Fにより高耐圧リレー3がオフした後に、高耐圧リレー4がオンするように制御が為される。これによって、各高圧コンデンサ7に蓄積されたリペア処理用の電圧が、高耐圧リレー4から各印加抵抗5をそれぞれ通してリペア処理対象の各デバイス6の一方端子にそれぞれ印加される。この場合、各高圧コンデンサ7とリペア処理対象の各デバイス6とは1対1に対応しており、明確でかつ正確なリペア処理が大幅に効率よく行われる。   Subsequently, after the high voltage relay 3 is turned off by the timing controller 10F, control is performed so that the high voltage relay 4 is turned on. As a result, the voltage for repair processing stored in each high-voltage capacitor 7 is applied from the high-voltage relay 4 to the one terminal of each device 6 to be repaired through each applied resistor 5. In this case, each high-voltage capacitor 7 and each device 6 to be repaired have a one-to-one correspondence, and a clear and accurate repair process can be performed greatly efficiently.

このように、これらの高耐圧リレー3,4をタイミングコントローラ10Fにより高電圧電源2側からリペア処理対象の各デバイス6側に切替えて、8個の高圧コンデンサ7を充電または放電させて、リペア処理対象の各デバイス6にそれぞれ、8個の高圧コンデンサ7から所定の明確でかつ正確なリペア処理用の電圧をそれぞれ各電圧出力部から印加させる。高耐圧リレー3,4の切替動作は、タイミングコントローラ10Fにより規定のタイミングで行われる。   As described above, the high-voltage relays 3 and 4 are switched from the high-voltage power supply 2 side to the respective devices 6 to be repaired by the timing controller 10F, and the eight high-voltage capacitors 7 are charged or discharged to perform repair processing. A predetermined clear and accurate voltage for repair processing is applied from each of the voltage output units to each of the target devices 6 from the eight high-voltage capacitors 7. The switching operation of the high breakdown voltage relays 3 and 4 is performed at a specified timing by the timing controller 10F.

その後、ステップS15のリペア処理判定を行う。   Then, the repair process determination of step S15 is performed.

このとき、高耐圧リレー12をオンして処理対象のデバイス6に所定電流を供給した状態で、オペアンプ31が処理対象のデバイス6の両端電位差および抵抗13の電流値に対応した電圧値を検出する。オペアンプ31からの検出信号Xは、比較器34に入力されて基準値Aと比較されると共に、比較器36に入力されて基準値Bと比較される。この検出信号Xは、検出信号X>A、A≧検出信号X≧B、またはB>検出信号Xの3値に分かれる。分かれた3値がタイミングコントローラ10Fに入力される。タイミングコントローラ10Fは、A≧検出信号X≧Bの場合に処理対象のデバイス6が良品であると判定し、検出信号X>AおよびB>検出信号Xの場合に、処理対象のデバイス6が不良品であると判定する。   At this time, the operational amplifier 31 detects a voltage value corresponding to the potential difference between both ends of the device 6 to be processed and the current value of the resistor 13 in a state in which the high-voltage relay 12 is turned on and a predetermined current is supplied to the device 6 to be processed. . The detection signal X from the operational amplifier 31 is input to the comparator 34 and compared with the reference value A, and is input to the comparator 36 and compared with the reference value B. This detection signal X is divided into three values: detection signal X> A, A ≧ detection signal X ≧ B, or B> detection signal X. The divided three values are input to the timing controller 10F. The timing controller 10F determines that the device 6 to be processed is a non-defective product when A ≧ detection signal X ≧ B, and the device 6 to be processed is not good when the detection signal X> A and B> detection signal X. Judged to be non-defective.

処理対象のデバイス6が良品の場合(Pass)は処理を終了し、処理対象のデバイス6が不良品の場合(Fail)は、次のステップS16で定電流供給による別のリペア処理を行う。   If the device 6 to be processed is a non-defective product (Pass), the process is terminated. If the device 6 to be processed is a defective product (Fail), another repair process is performed by supplying a constant current in the next step S16.

ステップS16の定電流供給によるリペア処理は、タイミングコントローラ10Fにより高耐圧リレー3、4をオフさせた後に、定電流供給用の高耐圧リレー12をオンするように制御が為される。これによって、電流源による定電流ストレスが、高電圧電源2から高耐圧リレー12さらに抵抗13を通して処理対象のデバイス6の一方端子に通電処理される。   The repair process by the constant current supply in step S16 is controlled so that the high voltage relays 3 and 4 are turned off by the timing controller 10F and then the high voltage relay 12 for supplying constant current is turned on. As a result, the constant current stress caused by the current source is energized to one terminal of the device 6 to be processed from the high-voltage power supply 2 through the high-voltage relay 12 and further the resistor 13.

このように、これらの充電および放電用の高耐圧リレー3,4および定電流供給用の高耐圧リレー12をタイミングコントローラ10Fによりオン/オフ切替をして、ステップS14で高圧コンデンサ7を充電または放電して所定電圧を印加すると共に、その後のステップS16で定電流ストレスを処理対象のデバイス6に供給することができる。高耐圧リレー3,4および12の切替動作は、タイミングコントローラ10Fにより規定のタイミングで行われる。定電流ストレスは、高耐圧リレー12による規定時間の間、処理対象のデバイス6に対して定電流源による定電流ストレス供給が実施される。   Thus, the high voltage relays 3 and 4 for charging and discharging and the high voltage relay 12 for supplying constant current are switched on / off by the timing controller 10F, and the high voltage capacitor 7 is charged or discharged in step S14. Then, a predetermined voltage can be applied, and a constant current stress can be supplied to the device 6 to be processed in a subsequent step S16. The switching operation of the high-voltage relays 3, 4 and 12 is performed at a specified timing by the timing controller 10F. The constant current stress is supplied to the device 6 to be processed by a constant current source for a specified time by the high voltage relay 12.

要するに、高電圧電源2から電圧印加および電流供給回路20A、さらにソケット・アームなどの接触治具を介して処理対象のデバイス6に所定電圧および定電流が順次供給される。処理対象のデバイス6に対して所定電圧および定電流の供給源側端子(1本)とGND側端子(1本)を処理対象のデバイス6の各端子に接触させて所定電圧および定電流を供給する。この場合、処理対象のデバイス6毎に所定電圧印加および定電流印加処理が順次行われる。   In short, a predetermined voltage and a constant current are sequentially supplied from the high voltage power supply 2 to the device 6 to be processed through a voltage application and current supply circuit 20A and a contact jig such as a socket arm. Supply a predetermined voltage and constant current to the device 6 to be processed by bringing the supply side terminal (one) and the GND side terminal (one) of the predetermined voltage and constant current into contact with each terminal of the device 6 to be processed. To do. In this case, predetermined voltage application and constant current application processing are sequentially performed for each device 6 to be processed.

この定電流供給処理後、ステップS17のリペア処理判定を行う。   After the constant current supply process, the repair process determination in step S17 is performed.

このとき、高耐圧リレー12をオンして処理対象のデバイス6に所定電流を供給した状態で、オペアンプ31が処理対象のデバイス6の両端電位差および抵抗13の電流値に対応した電圧値を検出する。オペアンプ31からの検出信号Xは、比較器34に入力されて基準値Aと比較されると共に、比較器36に入力されて基準値Bと比較される。この検出信号Xは、検出信号X>A、A≧検出信号X≧B、またはB>検出信号Xの3値に分かれる。分かれた3値がタイミングコントローラ10Fに入力される。タイミングコントローラ10Fは、A≧検出信号X≧Bの場合に処理対象のデバイス6が良品であると判定し、検出信号X>AおよびB>検出信号Xの場合に、処理対象のデバイス6が不良品であると判定する。   At this time, the operational amplifier 31 detects a voltage value corresponding to the potential difference between both ends of the device 6 to be processed and the current value of the resistor 13 in a state in which the high-voltage relay 12 is turned on and a predetermined current is supplied to the device 6 to be processed. . The detection signal X from the operational amplifier 31 is input to the comparator 34 and compared with the reference value A, and is input to the comparator 36 and compared with the reference value B. This detection signal X is divided into three values: detection signal X> A, A ≧ detection signal X ≧ B, or B> detection signal X. The divided three values are input to the timing controller 10F. The timing controller 10F determines that the device 6 to be processed is a non-defective product when A ≧ detection signal X ≧ B, and the device 6 to be processed is not good when the detection signal X> A and B> detection signal X. Judged to be non-defective.

所定のリペア処理判定の結果、処理対象のデバイス6が良品であって問題がない場合は処理を終了する。また、リペア処理判定の結果、まだ不良デバイスであって問題がある場合は、次のステップS18で規定回数が終わったかどうかを判定し、規定回数が終わった場合にはリペア処理を終了する。ステップS18で規定回数が終わっていない場合には、規定回数に達するまで、ステップS13のESD試験判定処理に移行し、それ以降のリペア処理およびその判定処理を順次行う。規定回数の各リペア処理を順次行い、その判定結果が不良デバイスであって問題がある場合であっても、不良デバイスと判定して処理を終了する。   As a result of the predetermined repair process determination, if the device 6 to be processed is a non-defective product and there is no problem, the process ends. As a result of the repair process determination, if it is still a defective device and there is a problem, it is determined whether or not the specified number of times has ended in the next step S18, and when the specified number of times has ended, the repair process is terminated. If the specified number of times is not over in step S18, the process proceeds to the ESD test determination process in step S13 until the specified number is reached, and the subsequent repair process and its determination process are sequentially performed. Each repair process of the prescribed number of times is sequentially performed, and even if the determination result is a defective device and there is a problem, it is determined as a defective device and the process is terminated.

なお、不良デバイスのリーク欠陥部に対して、強いストレス条件に変更してもよいし、所定電圧印加によるリペア処理と定電流印加によるリペア処理の両方を同時により強いストレス印加を行って、リーク欠陥部を焼き切って通常絶縁状態に回復させることもできるし、さらに規定回数を増やすようにしてリーク欠陥部を焼き切って通常絶縁状態に回復させることもできる。   Note that the leak defect part of the defective device may be changed to a strong stress condition, or both the repair process by applying a predetermined voltage and the repair process by applying a constant current are simultaneously applied with a stronger stress to The part can be burned out to be restored to the normal insulation state, and the leak defect can be burned out to be restored to the normal insulation state by increasing the specified number of times.

図21は、パーソナルコンピュータPCを主体にしたウエハマップとプロービング管理を示すブロック図である。   FIG. 21 is a block diagram showing a wafer map and probing management mainly for the personal computer PC.

図21において、本実施形態1のリペア装置1、1A、1B、1C、1D、1Eまたは1Fは、プロービング管理を行うパーソナルコンピュータPCと、1台の高電圧電源2と、パーソナルコンピュータPCからの指示を受けて駆動するタイミングコントローラ10、10A、10B、10C、10D、10Eまたは10Fと、高電圧電源2から定電流供給用の1個の高耐圧リレー12と1個の抵抗13の1回路分が共通で、タイミングコントローラ10、10A、10B、10C、10D、10Eまたは10Fにより、高耐圧リレー11の8接点(または高耐圧リレー3をオン)を同時に高電圧電源2側に切り換えて8個の高圧コンデンサ7に高電圧電源2からの所定電圧を蓄積し、その後、所定のタイミングで高耐圧リレー11の8接点(または高耐圧リレー4をオン)を同時に8個の各印加抵抗5側に切り替える8つの並列回路で構成され、高電圧電源2からの所定の電圧および定電流を順次、複数の検査およびリペア処理対象のデバイス6に対して一括して同時に供給する電圧印加回路20または電圧印加および定電流供給回路20A(ESD回路を含む)と、電圧印加回路20または電圧印加および定電流供給回路20Aからの印加電圧や定電流を、ウエハステージ15上の半導体ウエハ16を移動させた後に上昇させて、8個のデバイス6の各端子6a,6bにプローブカード25のプローブ24a,24bの8セットをそれぞれ接触させてそのプローブ24a,24bの8セットによりその各端子6a,6bに印加または供給するためのプローバ29とを有している。半導体ウエハ16の10万個もの多数のチップを順次ESD試験、所定電圧印加のリペア処理および定電流供給のリペア処理をする場合、プローバ29などの自動搬送装置を用いて連続的にプロービングを行う。   In FIG. 21, the repair device 1, 1A, 1B, 1C, 1D, 1E, or 1F of the first embodiment is a personal computer PC that performs probing management, one high-voltage power supply 2, and an instruction from the personal computer PC. The timing controller 10, 10 A, 10 B, 10 C, 10 D, 10 E or 10 F that is driven in response to one circuit, one high-voltage relay 12 for supplying a constant current from the high-voltage power supply 2, and one resistor 13. Commonly, eight high-voltage relay 11 contacts (or high-voltage relay 3 is turned on) are simultaneously switched to the high-voltage power supply 2 side by the timing controllers 10, 10A, 10B, 10C, 10D, 10E, or 10F. A predetermined voltage from the high-voltage power source 2 is stored in the capacitor 7, and then the eight contacts of the high-voltage relay 11 at a predetermined timing. Alternatively, the high-voltage relay 4 is turned on) and is configured by eight parallel circuits that simultaneously switch to the eight applied resistors 5 side, and a predetermined voltage and constant current from the high-voltage power supply 2 are sequentially subjected to a plurality of inspection and repair processing targets. The voltage application circuit 20 or the voltage application and constant current supply circuit 20A (including the ESD circuit) that supplies the device 6 simultaneously and collectively, and the applied voltage from the voltage application circuit 20 or the voltage application and constant current supply circuit 20A The constant current is increased after the semiconductor wafer 16 on the wafer stage 15 is moved, and the eight sets of probes 24a and 24b of the probe card 25 are brought into contact with the terminals 6a and 6b of the eight devices 6, respectively. A prober 29 for applying or supplying to each of the terminals 6a and 6b by 8 sets of the probes 24a and 24b.When performing as many as 100,000 chips of the semiconductor wafer 16 sequentially as an ESD test, a repair process of applying a predetermined voltage and a repair process of supplying a constant current, probing is continuously performed using an automatic transfer device such as a prober 29.

プロービング管理は、パーソナルコンピュータPCを主体にして、半導体ウエハ16上のウエハマップ、即ち半導体ウエハ16上にマトリクス状に配置された多数(例えば10万個)の半導体チップ(デバイス)の位置を示すアドレスに対して、どのアドレス範囲の半導体チップ(デバイス)をESD試験、所定電圧印加のリペア処理および定電流供給のリペア処理をし、どのアドレスの半導体チップ(デバイス)がESD耐圧不良なのかを記憶部に記憶することができる。ESD耐圧不良は、半導体チップ(デバイス)のダイオード構造の逆方向電圧によるリーク電流(リーク欠陥)が所定値を上回った場合にこれを測定器によって測定して不良デバイスと認定し、その半導体チップ(デバイス)のアドレスをパーソナルコンピュータPCに記憶する。   In the probing management, the personal computer PC is mainly used as a wafer map on the semiconductor wafer 16, that is, an address indicating the position of a large number (for example, 100,000) of semiconductor chips (devices) arranged in a matrix on the semiconductor wafer 16. In contrast, the semiconductor chip (device) in which address range is subjected to the ESD test, the repair process for applying a predetermined voltage and the repair process for supplying a constant current, and the semiconductor chip (device) in which address is defective in ESD withstand voltage Can be memorized. The ESD breakdown voltage is determined by measuring the leakage current (leakage defect) due to the reverse voltage of the diode structure of the semiconductor chip (device) with a measuring instrument and certifying it as a defective device. Device) address is stored in the personal computer PC.

タイミングコントローラ10、10A、10B、10C、10D、10Eまたは10Fは、高耐圧リレー11,12の動作制御(時間とタイミング)だけではなく、印加すべき電圧および電流レベルの設定や印加回数、印加する極性条件をプログラム等で予め設定したシーケンシャルに従って動作する。   The timing controller 10, 10A, 10B, 10C, 10D, 10E or 10F applies not only the operation control (time and timing) of the high-voltage relays 11 and 12, but also the setting of the voltage and current level to be applied and the number of times of application. It operates according to the sequential that the polarity condition is preset by a program or the like.

以上により、本実施形態1によれば、デバイス6のリーク欠陥部分に対して電気的ストレスを供給してリーク欠陥部分の絶縁状態を正常化するリペア装置1、1A、1B、1C、1D、1Eまたは1Fにおいて、電気的ストレス源とする高電圧電源2と、高電圧電源2により充電される複数のコンデンサ7からの各電荷ストレスを複数のデバイス6にそれぞれ一括して同時に印加する電圧印加手段と、高電圧電源2からの電流ストレスを複数のデバイス6に供給する電流供給手段とのうちの少なくとも電圧印加手段を有している。   As described above, according to the first embodiment, the repair device 1, 1A, 1B, 1C, 1D, 1E that normalizes the insulation state of the leak defect portion by supplying electrical stress to the leak defect portion of the device 6 is provided. Alternatively, in 1F, a high voltage power source 2 serving as an electrical stress source, and voltage applying means for simultaneously applying each charge stress from the plurality of capacitors 7 charged by the high voltage power source 2 to the plurality of devices 6 simultaneously. And at least voltage application means of current supply means for supplying current stress from the high voltage power supply 2 to the plurality of devices 6.

これによって、電圧源としての高電圧電源2により充電される一または複数の電圧容量手段としての高圧コンデンサ7からの一または複数の電荷ストレスを一または複数のデバイス6に印加するため、高電圧電源2の電源容量が小さくても一または複数の高圧コンデンサに一旦蓄えることにより電源容量には依存せず、より十分な電流容量を確保することができて、より効率よく不良デバイスを正常な絶縁状態に回復させることができる。   Accordingly, in order to apply one or more charge stresses from the high-voltage capacitor 7 as one or more voltage capacity means charged by the high-voltage power source 2 as the voltage source to the one or more devices 6, Even if the power supply capacity of 2 is small, it is not dependent on the power supply capacity by temporarily storing it in one or a plurality of high-voltage capacitors, so that a sufficient current capacity can be secured, and a defective device can be efficiently insulated normally. Can be recovered.

また、量産時に、検査およびリペア処理対象の複数個のデバイス6に対して一括して、規格に適合したESD印加電圧波形によるESD後に、均一な所定電圧波形や定電流波形で明確かつ正確に電圧印加のリペア処理および定電流供給のリペア処理を行うことにより、電気的バイアス処理を多数個一括で行って、より効率よく不良デバイスを正常な絶縁状態に回復させることができる。   In addition, during mass production, a plurality of devices 6 to be inspected and repaired are collectively subjected to ESD with an ESD applied voltage waveform conforming to the standard, and then the voltage is clearly and accurately expressed with a uniform predetermined voltage waveform or constant current waveform. By performing the applied repair process and the constant current supply repair process, a large number of electrical bias processes can be performed at once, and the defective device can be more efficiently recovered to a normal insulation state.

さらに、電圧印加手段および電流供給手段のうちの少なくとも電圧印加手段に対して、デバイス6がリーク欠陥デバイスであるかどうかを自動判定する判定手段を設けたため、電気的バイアス処理を多数個一括で行った後の良不良判定処理をより効率よく自動的に行うことができる。   Further, since at least the voltage application means of the voltage application means and the current supply means is provided with a determination means for automatically determining whether the device 6 is a leak defect device, a large number of electrical bias processes are performed at once. After that, it is possible to automatically perform the good / bad determination process more efficiently.

なお、上記実施形態1では、特に詳細には説明しなかったが、本発明のリペア方法は、デバイス6のリーク欠陥部分に対して電気的ストレスを供給してそのリーク欠陥部分の絶縁状態を正常化するリペア方法において、電圧印加手段が、電圧源としての高電圧電源2により充電される複数のコンデンサ容量からの各電荷ストレスを複数のデバイスにそれぞれ一括して同時に印加する電圧印加工程と、電流供給手段が、高電圧電源2からの電流ストレスを複数のデバイス6に供給する電流供給工程とのうちの少なくとも電圧印加工程を有している。さらに、本発明のリペア方法は、これらの電圧印加工程と電流供給工程とのうちの少なくとも電圧印加工程に対して、判定手段が、デバイス6がリーク欠陥デバイスであるかどうかを判定する判定工程を更に有している。   Although not particularly described in detail in the first embodiment, the repair method of the present invention supplies electrical stress to the leak defect portion of the device 6 to normalize the insulation state of the leak defect portion. A voltage applying step in which the voltage applying means simultaneously applies each charge stress from a plurality of capacitor capacitors charged by a high voltage power source 2 as a voltage source to a plurality of devices simultaneously, The supply means has at least a voltage application step of a current supply step of supplying current stress from the high voltage power supply 2 to the plurality of devices 6. Furthermore, the repair method of the present invention includes a determination step in which the determination unit determines whether or not the device 6 is a leak defect device for at least the voltage application step of the voltage application step and the current supply step. In addition.

デバイスの製造方法は、上記リペア装置1、、1A、1B、1C、1D、1Eまたは1Fを用いて、デバイス6のリーク欠陥部分に対して電気的ストレスを供給してそのリーク欠陥部分の絶縁状態を正常化することにより、デバイスを製造方法で製造して不良となった不良デバイスをも回復させてデバイスを製造するものである。   The device manufacturing method uses the repair device 1, 1A, 1B, 1C, 1D, 1E, or 1F to supply electrical stress to the leak defect portion of the device 6 and to insulate the leak defect portion. By normalizing the device, the device is manufactured by recovering the defective device that has become defective by manufacturing the device by the manufacturing method.

なお、上記実施形態1では、例えばLSI素子の保護用ダイオードや、LED素子およびレーザ素子などの発光素子などの対象デバイス6に対して、デバイス6のリーク欠陥部分として、例えば絶縁膜のピンホール部分に上部導電材が入り込んでリークする場合の他、ダストによるリーク欠陥部や、絶縁膜の膜厚差や段差部上の絶縁膜で切れたりひびが入ったりすることに起因するリーク欠陥部について説明し、このリーク欠陥部に電気的ストレスを加えて絶縁的に正常化させるリペア処理について説明したが、これに限らず、LSI素子などの配線部においてリーク欠陥部が存在する場合に、配線間に電圧および電流を供給してリーク部分を焼き切る場合にも、本発明のリペア装置1、1A〜1Fのいずれかを用いることができる。   In the first embodiment, for example, a pinhole portion of an insulating film as a leak defect portion of the device 6 with respect to the target device 6 such as a protection diode of an LSI element or a light emitting element such as an LED element and a laser element. Explains about leak defect due to dust, leak defect due to film thickness difference of insulation film or insulation film on stepped part and cracks other than when upper conductive material enters and leaks The repair process for applying an electrical stress to the leak defect to normalize the leak has been described. However, the present invention is not limited to this, and when there is a leak defect in a wiring part such as an LSI element, the repair process is performed. Any of the repair devices 1, 1A to 1F of the present invention can also be used when supplying the voltage and current to burn out the leak portion.

以上のように、本発明の好ましい実施形態1を用いて本発明を例示してきたが、本発明は、この実施形態1に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態1の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。   As mentioned above, although this invention has been illustrated using preferable Embodiment 1 of this invention, this invention should not be limited and limited to this Embodiment 1. It is understood that the scope of the present invention should be construed only by the claims. It is understood that those skilled in the art can implement an equivalent range from the description of the specific preferred embodiment 1 of the present invention based on the description of the present invention and the common general technical knowledge. Patents, patent applications, and documents cited herein should be incorporated by reference in their entirety, as if the contents themselves were specifically described herein. Understood.

本発明は、例えばLSI素子や、LED素子およびレーザ素子などの発光素子などの検査対象デバイスに対して検査するESD耐性試験の結果や通常動作試験の結果、不良デバイスを正常な絶縁状態に回復させるリペア装置および、このリペア装置を用いた半導体装置の製造方法の分野において、電圧源により充電される一または複数の電圧容量手段からの一または複数の電荷ストレスを一または複数のデバイスに印加するため、電源容量に依存せず、より十分な電流容量を確保することができて、より効率よく不良デバイスを正常な絶縁状態に回復させることができる。また、電圧印加手段が、電圧源により充電される複数の電圧容量手段からの各電荷ストレスを複数のデバイスにそれぞれ一括して同時に印加するため、電気的バイアス処理を多数個一括で同時に行うことができて、より効率よく不良デバイスを正常な絶縁状態に回復させることができる。   The present invention restores a defective device to a normal insulation state as a result of an ESD tolerance test or a normal operation test for inspecting a device to be inspected such as a light emitting element such as an LSI element, an LED element, or a laser element. In the field of a repair apparatus and a method of manufacturing a semiconductor device using the repair apparatus, one or more charge stresses from one or more voltage capacity means charged by a voltage source are applied to one or more devices Therefore, a sufficient current capacity can be ensured without depending on the power supply capacity, and a defective device can be restored to a normal insulation state more efficiently. In addition, since the voltage applying means applies each charge stress from a plurality of voltage capacity means charged by a voltage source to a plurality of devices at the same time, a large number of electrical bias processes can be performed simultaneously. Thus, the defective device can be restored to the normal insulation state more efficiently.

1、1A〜1F リペア装置
2 高電圧電源
3,4 高耐圧リレー
5 印加抵抗
5A 抵抗群
6 デバイス
6a、6b デバイスの端子
7 高圧コンデンサ
7A 容量手段群
8 高耐圧リレー3,4の接続点
9 デバイス6の他方端子と高電圧電源2の他方端子との接続点
10、10A〜10F タイミングコントローラ
11 高耐圧リレー
12 高耐圧リレー
13 電流制限用の抵抗
14 印加抵抗5とデバイス6の接続点
20 電圧印加回路
20A 電圧印加および電流供給回路
21 回路箱(ESDを含む所定電圧および定電流供給基板箱)
22 配線
23 コネクタ
24a、24b プローブ
25 プローブカード
26 電圧印加および電流印加基板
27、28 中央円形部
29 プローバ
31 オペアンプ
32 帰還抵抗
33 接地抵抗
34、36 比較器
35 基準値Aの電圧出力部
37 基準値Bの電圧出力部
38,39 セレクタ回路
DESCRIPTION OF SYMBOLS 1, 1A-1F Repair apparatus 2 High voltage power supply 3,4 High voltage | pressure-resistant relay 5 Applied resistance 5A Resistance group 6 Device 6a, 6b Device terminal 7 High voltage capacitor 7A Capacitance means group 8 Connection point of high voltage relay 3, 4 9 Device Connection point between the other terminal 6 and the other terminal of the high-voltage power supply 10, 10 A to 10 F Timing controller 11 High-voltage relay 12 High-voltage relay 13 Current limiting resistor 14 Application resistor 5 and device 6 connection point 20 Voltage application Circuit 20A Voltage application and current supply circuit 21 Circuit box (predetermined voltage and constant current supply board box including ESD)
22 wiring 23 connector 24a, 24b probe 25 probe card 26 voltage application and current application board 27, 28 central circular part 29 prober 31 operational amplifier 32 feedback resistance 33 ground resistance 34, 36 comparator 35 voltage output part of reference value A 37 reference value B voltage output section 38, 39 selector circuit

Claims (26)

複数のデバイスのリーク欠陥部分に対して電気的ストレスをそれぞれ供給して該リーク欠陥部分の絶縁状態を正常化するリペア装置において、
電気的ストレス源とする電圧源と、該電圧源により充電される複数の電圧容量手段からの電荷ストレスを該複数のデバイスにそれぞれ一括して同時に印加する電圧印加手段とを有するリペア装置。
In a repair apparatus that normalizes the insulation state of the leak defect portions by supplying electrical stress to the leak defect portions of a plurality of devices, respectively .
A repair apparatus comprising: a voltage source serving as an electrical stress source; and a voltage applying unit that simultaneously applies each of the charge stresses from a plurality of voltage capacity units charged by the voltage source to the plurality of devices simultaneously .
請求項1に記載のリペア装置において、
前記電圧印加手段は、所定電圧を一括印加処理すべきデバイス個数分の同一回路構成を有するリペア装置。
The repair device according to claim 1,
The voltage application means is a repair device having the same circuit configuration as the number of devices to which a predetermined voltage is to be applied collectively.
請求項1または2に記載のリペア装置において、
前記電圧印加手段は、
前記電圧源からの所定の電圧を蓄積する前記複数の電圧容量手段と、該複数の電圧容量手段からの各所定の電圧を各抵抗をそれぞれ通して出力する複数の電圧出力部と、該複数の電圧容量手段をそれぞれ、該電圧源側にそれぞれ接続するかまたは該電圧出力部側にそれぞれ接続するように切り替える複数の切替手段とを有するリペア装置。
The repair device according to claim 1 or 2,
The voltage applying means includes
A plurality of voltage capacity means for storing a predetermined voltage from the voltage source; a plurality of voltage output sections for outputting each predetermined voltage from the plurality of voltage capacity means through respective resistors; and A repair device comprising a plurality of switching means for switching the voltage capacity means to be connected to the voltage source side or to be connected to the voltage output side.
請求項に記載のリペア装置において、
前記同一回路構成は、前記電圧容量手段から前記切替手段さらに前記抵抗を通して前記電圧出力部に至る回路を独立に前記一括印加処理すべきデバイス個数分有しているリペア装置。
The repair device according to claim 2 ,
The repair apparatus having the same circuit configuration having circuits for the number of devices to be collectively applied independently from the voltage capacity means to the switching means and further to the voltage output section through the resistor.
請求項に記載のリペア装置において、
前記同一回路構成を複数搭載する基板を複数有するリペア装置。
The repair device according to claim 4 ,
Repair apparatus having a plurality of substrates for mounting multiple the same circuit configuration.
請求項1に記載のリペア装置において、
前記電圧源は、一括印加処理すべきデバイス個数分の前記複数の電圧容量手段の容量に応じた充電処理能力がある1個の電圧源とするリペア装置。
The repair device according to claim 1 ,
The repair apparatus is a voltage source in which the voltage source is a single voltage source having a charge processing capability corresponding to the capacities of the plurality of voltage capacity means corresponding to the number of devices to be collectively applied.
請求項1に記載のリペア装置において、
前記電荷ストレスの電圧値は、前記デバイスの電圧・電流特性が非線形特性の場合、絶対値としてブレイクダウン電圧を超えない値でかつ該ブレイクダウン電圧の9割以上の電圧値に設定されているリペア装置。
The repair device according to claim 1,
When the voltage / current characteristic of the device is a non-linear characteristic, the charge stress voltage value is set to a value that does not exceed the breakdown voltage as an absolute value, and a voltage value that is 90% or more of the breakdown voltage. apparatus.
請求項1に記載のリペア装置において、
前記電圧源は、その出力電圧が可変自在に構成されており、静電破壊耐圧試験に対応する電圧レベルを出力可能とするリペア装置。
The repair device according to claim 1,
The voltage source has a variable output voltage, and is a repair device capable of outputting a voltage level corresponding to an electrostatic breakdown voltage test.
請求項1または3に記載のリペア装置において、
前記複数の電圧容量手段は、静電破壊耐圧試験に対応する容量値を有するリペア装置。
In the repair apparatus of Claim 1 or 3 ,
The plurality of voltage capacity means is a repair device having a capacity value corresponding to an electrostatic breakdown voltage test.
請求項3に記載のリペア装置において、
前記電圧出力部の抵抗は、静電破壊耐圧試験に対応する抵抗値を有するリペア装置。
In the repair apparatus of Claim 3 ,
The resistance of the voltage output unit is a repair device having a resistance value corresponding to an electrostatic breakdown voltage test.
請求項1または3に記載のリペア装置において、
前記電圧容量手段の充放電処理は、自動搬送処理装置を用いてリペア処理を行う場合、前記デバイスに対する、該自動搬送処理装置によるコンタクト移動期間に該電圧容量手段が充電され、該デバイスに対する、該自動搬送処理装置によるコンタクト後に該電圧容量手段から放電されるシーケンス処理を有しているリペア装置。
In the repair apparatus of Claim 1 or 3 ,
In the charge / discharge process of the voltage capacity means, when the repair process is performed using an automatic transfer processing apparatus, the voltage capacity means is charged during the contact movement period of the automatic transfer processing apparatus with respect to the device, and the device A repair device having a sequence process in which the voltage capacity means is discharged after contact by an automatic transfer processing device.
請求項に記載のリペア装置において、
前記電圧源からの電流ストレスを複数のデバイスに供給する電流供給手段を更に有するリペア装置。
The repair device according to claim 1 ,
A repair device further comprising current supply means for supplying current stress from the voltage source to a plurality of devices.
請求項12に記載のリペア装置において、
前記電荷ストレスおよび前記電流ストレスの2種類の電気的ストレスを選択動作するタイミングコントローラを有するリペア装置。
The repair device according to claim 12 , wherein
A repair device having a timing controller that selectively operates two types of electrical stress, the charge stress and the current stress.
請求項12に記載のリペア装置において、
前記電圧印加手段および前記電流供給手段のうちの少なくとも該電圧印加手段によるリペア処理後に、前記電圧源から電流を該電流供給手段により複数のデバイスに供給した状態で、該複数のデバイス中のデバイスが前記リーク欠陥デバイスであるかどうかを自動判定する判定手段が設けられているリペア装置。
The repair device according to claim 12 , wherein
After repair process in accordance with at least the voltage applying means of said voltage application means and said current supply means, while supplying by Ri to multiple devices on the current supply means a current from the voltage source, in the plurality of devices A repair device provided with determination means for automatically determining whether a device is the leak defective device.
請求項14に記載のリペア装置において、
前記判定手段は、電圧レベル検知判定と電流レベル検知判定のうちの少なくともいずれかを行うリペア装置。
The repair device according to claim 14 , wherein
The determination unit is a repair device that performs at least one of voltage level detection determination and current level detection determination.
請求項14に記載のリペア装置において、
前記判定手段と、前記電圧印加手段および前記電流供給手段のうちの少なくとも該電圧印加手段が同一基板上に設置されているリペア装置。
The repair device according to claim 14 , wherein
A repair device in which at least the voltage application means among the determination means, the voltage application means, and the current supply means is installed on the same substrate.
請求項14に記載のリペア装置において、
前記判定手段は、リペア処理後の複数のデバイスに対する電圧レベル検知判定と電流レベル検知判定のうちの少なくともいずれかの判定結果をタイミングコントローラに出力するリペア装置。
The repair device according to claim 14 , wherein
The determination unit is a repair device that outputs a determination result of at least one of a voltage level detection determination and a current level detection determination for a plurality of devices after repair processing to a timing controller.
請求項14に記載のリペア装置において、
前記判定手段は、リペア処理後の複数のデバイスに対する電圧レベル検知判定と電流レベル検知判定のうちの少なくともいずれかの判定結果を複数値のレベルに分割した判定信号としてタイミングコントローラに出力するリペア装置。
The repair device according to claim 14 , wherein
The determination unit outputs to the timing controller a determination signal obtained by dividing at least one of the voltage level detection determination and the current level detection determination for a plurality of devices after repair processing into a plurality of levels.
請求項17または18に記載のリペア装置において、
前記タイミングコントローラは、前記複数の電圧容量手段の容量値および、該複数の電圧容量手段からの所定の電圧を抵抗を通して出力する複数の電圧出力部の該抵抗の抵抗値を、前記判定手段の判定結果に応じて可変設定する可変設定手段を有するリペア装置。
The repair device according to claim 17 or 18 ,
The timing controller, the capacitance value of said plurality of voltage capacitive means and the resistance value of the resistor of the plurality of voltage output unit for outputting a predetermined voltage through a resistor from the plurality of voltage capacitive means, the determination of the determination means results repair apparatus having a variable setting Teite stage that variably set in accordance with.
請求項19に記載のリペア装置において、
前記タイミングコントローラからの制御信号に基づいて前記可変設定手段を制御して、予め搭載されている容量群および抵抗群から選択して所定の容量値および所定の抵抗値に設定するリペア装置。
The repair device according to claim 19 ,
Wherein by controlling said variable setting means based on the control signal from the timing controller, the repair device for selecting and setting the volume group and resistance group that is pre-mounted to a predetermined capacitance value and a predetermined resistance value.
請求項17または18に記載のリペア装置において、
前記タイミングコントローラは、前記判定手段の判定結果の良不良または不良の程度を基にリペア処理フローを決定するリペア装置。
The repair device according to claim 17 or 18 ,
The said timing controller is a repair apparatus which determines a repair process flow based on the quality of the determination result of the said determination means, or the grade of a defect.
請求項17または18に記載のリペア装置において、
前記タイミングコントローラは、一または複数回のリペア処理フローを設定するリペア装置。
The repair device according to claim 17 or 18 ,
The timing controller is a repair device that sets one or a plurality of repair process flows.
請求項1〜22のいずれかのリペア装置を用いて、前記デバイスのリーク欠陥部分に対して電気的ストレスを供給して該リーク欠陥部分の絶縁状態を正常化するデバイスの製造方法。 Using any of the repair apparatus of claim 1 to 22, a device manufacturing method to normalize insulation state of the leak defective portion by supplying the electrical stress against leakage defect portion of the device. 請求項1〜22のいずれかのリペア装置を用いて、複数のデバイスのリーク欠陥部分に対して電気的ストレスをそれぞれ供給して該リーク欠陥部分の絶縁状態を正常化するリペア方法において、
電圧印加手段が、電圧源により充電される複数の電圧容量手段からの電荷ストレスを複数のデバイスにそれぞれ一括して同時に印加する電圧印加工程を有するリペア方法。
In the repair method of using the repair device according to any one of claims 1 to 22 to supply an electrical stress to each of the leak defect portions of a plurality of devices to normalize the insulation state of the leak defect portions,
A repair method comprising a voltage applying step in which the voltage applying means simultaneously applies each charge stress from a plurality of voltage capacity means charged by a voltage source to a plurality of devices simultaneously .
請求項24に記載のリペア方法において、
電流供給手段が、前記電圧源からの電流ストレスを複数のデバイスに供給する電流供給工程を更に有するリペア方法。
The repair method according to claim 24 , wherein
A repair method, wherein the current supply means further includes a current supply step of supplying current stress from the voltage source to a plurality of devices.
請求項25に記載のリペア方法において、
前記電圧印加工程および前記電流供給工程のうちの少なくとも該電圧印加工程のリペア処理後に、該電圧源から電流を前記電流供給手段によりリペア対象の複数のデバイスに供給した状態で、判定手段が、該リペア対象の複数のデバイス中のデバイスが該リーク欠陥デバイスであるかどうかを判定する判定工程を有するリペア方法。
The repair method according to claim 25 ,
In the state in which the current is supplied from the voltage source to the plurality of devices to be repaired by the current supply unit after the repair process of at least the voltage application step of the voltage application step and the current supply step, A repair method including a determination step of determining whether a device in a plurality of devices to be repaired is the leak defective device.
JP2011135796A 2011-06-17 2011-06-17 Repair device, repair method, and device manufacturing method Expired - Fee Related JP5496952B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011135796A JP5496952B2 (en) 2011-06-17 2011-06-17 Repair device, repair method, and device manufacturing method
TW101116558A TW201304035A (en) 2011-06-17 2012-05-09 Repairing apparatus and repairing method, component manufacturing method
KR1020120057434A KR20120139544A (en) 2011-06-17 2012-05-30 Repair apparatus and repair method, method for manufacturing device
CN2012102059462A CN102832155A (en) 2011-06-17 2012-06-18 Repair device, repair method, and component manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011135796A JP5496952B2 (en) 2011-06-17 2011-06-17 Repair device, repair method, and device manufacturing method

Publications (2)

Publication Number Publication Date
JP2013003024A JP2013003024A (en) 2013-01-07
JP5496952B2 true JP5496952B2 (en) 2014-05-21

Family

ID=47671731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011135796A Expired - Fee Related JP5496952B2 (en) 2011-06-17 2011-06-17 Repair device, repair method, and device manufacturing method

Country Status (1)

Country Link
JP (1) JP5496952B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62145170U (en) * 1986-03-07 1987-09-12
JPS6341081A (en) * 1986-08-07 1988-02-22 Fuji Electric Co Ltd Manufacture of thin-film semiconductor device
JPH05249180A (en) * 1992-03-06 1993-09-28 Nec Corp Electrostatic breakdown testing device
JP2002190390A (en) * 2000-10-10 2002-07-05 Semiconductor Energy Lab Co Ltd Repair method and manufacturing method for light- emitting device
JP5317325B2 (en) * 2008-03-26 2013-10-16 パナソニック株式会社 Light emitting device

Also Published As

Publication number Publication date
JP2013003024A (en) 2013-01-07

Similar Documents

Publication Publication Date Title
US20220189357A1 (en) Pixel structure for repairing defects for micro device integrated systems
CN102759688B (en) High voltage detection device
JP5351214B2 (en) Repair device, repair method, and device manufacturing method
WO2013150732A1 (en) Esd test inspection device and esd test inspection method
JP4369949B2 (en) Insulation inspection device and insulation inspection method
CN104297622A (en) Method and device for detecting defects of display panel
JP5244210B2 (en) High voltage inspection device
US8884641B2 (en) Methods and system for electrostatic discharge protection of thin-film transistor backplane arrays
JP4211368B2 (en) Test method for display drive circuit
CN112014604A (en) Wafer testing device, testing system and testing method
JP5496952B2 (en) Repair device, repair method, and device manufacturing method
KR20120139544A (en) Repair apparatus and repair method, method for manufacturing device
JP4925042B2 (en) Insulation inspection equipment
JP5244212B2 (en) High voltage inspection device
US20140354317A1 (en) Circuit board inspection apparatus, circuit board inspection method and circuit board inspection tool
CN112614791B (en) Anti-fuse unit reliability test method
JP5451183B2 (en) Electrical test system and electrical test method
US7084652B2 (en) Non-destructive contact test
US7132876B2 (en) System for discharging electronic circuitry
JP2012230089A (en) High voltage inspection device
JP5425709B2 (en) Insulation inspection device and insulation inspection method
KR100788501B1 (en) Key pad tester and testing method thereof
TW201035574A (en) LED light bar inspection method and inspection apparatus thereof
CN100382270C (en) Short detection circuit and short detection method
JP4911598B2 (en) Insulation inspection device and insulation inspection method

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140305

R150 Certificate of patent or registration of utility model

Ref document number: 5496952

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

LAPS Cancellation because of no payment of annual fees