KR101297015B1 - Method of manufacturing fan-out semiconductor package using lead frame, semiconductor package thereof, and package on package thereof - Google Patents

Method of manufacturing fan-out semiconductor package using lead frame, semiconductor package thereof, and package on package thereof Download PDF

Info

Publication number
KR101297015B1
KR101297015B1 KR1020110113649A KR20110113649A KR101297015B1 KR 101297015 B1 KR101297015 B1 KR 101297015B1 KR 1020110113649 A KR1020110113649 A KR 1020110113649A KR 20110113649 A KR20110113649 A KR 20110113649A KR 101297015 B1 KR101297015 B1 KR 101297015B1
Authority
KR
South Korea
Prior art keywords
lead frame
package
semiconductor
semiconductor chip
semiconductor package
Prior art date
Application number
KR1020110113649A
Other languages
Korean (ko)
Other versions
KR20130048810A (en
Inventor
세이 헤안 소흐
유엔 지엔 시에우
권용태
Original Assignee
주식회사 네패스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 네패스 filed Critical 주식회사 네패스
Priority to KR1020110113649A priority Critical patent/KR101297015B1/en
Publication of KR20130048810A publication Critical patent/KR20130048810A/en
Application granted granted Critical
Publication of KR101297015B1 publication Critical patent/KR101297015B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24175Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047Details of electrical connections between containers
    • H01L2225/1058Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861Lead-frames fixed on or encapsulated in insulating substrates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Abstract

리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지에 관해 개시한다. Pan using a lead frame-out semiconductor package fabrication method, and starts with respect to the semiconductor package and the package on package according to this. 이를 위해 본 발명은 팬 아웃 구조의 반도체 패키지를 구현하기 위해 리드프레임을 반도체 칩 외곽에 설치한다. To this end, the present invention is installed to the lead frame to the semiconductor chip outside to implement a semiconductor package of the fan-out structure. 따라서 리드프레임을 신호리드를 이용하여 이를 평면적, 입체적으로 이용하여 복잡한 회로 디자인을 단순화시켜 메탈층의 형성 층수를 줄이고, 리드프레임을 반도체 패키지 내부에서 평면형 연결단자 혹은 입체적으로 수직형 연결단자로 활용할 수 있다. Therefore, by using a lead frame using the signal lead simplifying complex circuit design by using it as a plan view, in three dimensions, reducing the formation Number of floors of the metal layer, to take advantage of the lead frame to the planar connection terminal or three-dimensionally in a vertical-type connection terminal in the semiconductor package have.

Description

리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지{METHOD OF MANUFACTURING FAN-OUT SEMICONDUCTOR PACKAGE USING LEAD FRAME, SEMICONDUCTOR PACKAGE THEREOF, AND PACKAGE ON PACKAGE THEREOF} Pan using a lead frame-out semiconductor package manufacturing method of this semiconductor package, and the package on package {METHOD OF MANUFACTURING FAN-OUT SEMICONDUCTOR PACKAGE USING LEAD FRAME, SEMICONDUCTOR PACKAGE THEREOF, AND PACKAGE ON PACKAGE THEREOF}

본 발명은 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지에 관한 것으로, 더욱 상세하게는 리드프레임을 팬-아웃(fan-out) 달성을 위한 회로패턴 혹은 비아(via) 연결통로로 사용하는 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 상기 반도체 패키지를 상하로 적층된 구조인 패키지 온 패키지(POP; Package On Package. 이하 "POP"라 함)에 관한 것이다. The present invention is a fan with a lead frame-out semiconductor package manufacturing method, this is due to a semiconductor package and the package on package, and more particularly, to a lead frame fan-out (fan-out) circuit pattern or to achieve a via ( relates to a box package on package hereinafter "POP" d);-out semiconductor package-producing method, and thus of the semiconductor package and the package on package stacked the semiconductor package to the upper and lower structures (POP - via) pan using a communication path. .

반도체 소자는 웨이퍼 제조단계부터 선 폭(line width)을 줄이고, 내부에 포함되는 회로의 설계 단순화를 통해 그 크기를 지속적으로 줄여왔다. Semiconductor devices to reduce the wafer manufacturing line width (line width) from step, has been consistently reducing its size through a simple design of the circuits included therein. 이와 함께 하나의 반도체 소자 내에 보다 많은 기능의 전자 회로를 포함시키기 위해 끊임없는 연구 개발이 진행되어 왔다. In addition, continuous research and development to include the electronic circuitry of the increased functionality in the one of the semiconductor devices have been in progress. 이에 따라 반도체 칩의 크기는 점차 작아져 왔고, 반도체 칩 내부에 포함된 외부연결단자인 본드패드의 크기 및 간격은 더욱 조밀한 파인 피치형(pine-pitch type)으로 진화되어 왔다. Accordingly, the size of the semiconductor chip came gradually decreases, the size and spacing of the bond pads of the external connection terminals contained in the semiconductor chip has been evolved in a more dense fine-pitch type (pine-pitch type).

하지만, 반도체 칩을 사용한 반도체 패키지 제조공정에서는, 반도체 칩에 형성된 좁은 간격의 본드패드를 더욱 넓게 확장시켜야만 솔더볼(solder ball)이나 범프(bump) 등과 같은 큰 크기를 갖는 외부연결단자(external connection terminals)를 부착시킬 수 있다. However, in the semiconductor package manufacturing process using a semiconductor chip, outside having a large size, such as a bond pad of a narrow gap formed in the semiconductor chip sikyeoyaman extended more widely solder ball (solder ball) and bumps (bump) connection terminal (external connection terminals) It can be attached to. 이러한 필요를 충족시키기 위해 반도체 칩에 포함된 본드패드의 배치를 효과적으로 확장시킬 수 있는 여러 형태의 팬-아웃 반도체 패키지가 소개되고 있다. To meet this need many forms that can extend the effective placement of the bond pads on the semiconductor die includes a fan-out semiconductor package has been introduced.

한편, 반도체 패키지에 있어서 팬 아웃(fan-out) 구조란, 본드패드와 연결된 재배선 패턴이 반도체 칩의 크기보다 넓게 확장되어 재배치되는 것을 말하며, 팬-인(fan-in) 구조란, 반도체 칩의 크기 한도 내에서 본드패드가 다시 재배치되는 것을 말한다. On the other hand, the fan-out in a semiconductor package (fan-out) structure is, means that the re-wiring pattern connected to the bond pad is wider extension than the size of the semiconductor chip to be relocated, the fan-in (fan-in) structure is a semiconductor chip within the size limit refers to the bond pads are relocated again. 한국공개특허 제2011-0077213호에 팬-아웃 타입의 반도체 패키지가 개시되어 있다. Korea Patent No. 2011-0077213 disclose a pan call-out type of a semiconductor package is disclosed. 하지만, 이러한 기술로는 제조공정 단순화에 한계가 있는 단점이 있다. However, in this technique has a disadvantage that a limit to simplify the manufacturing process.

본 발명은, 리드프레임을 이용하여 재배선 금속패턴이 형성되는 층수를 줄이고, 리드프레임의 신호리드를 평면형 혹은 수직형 연결 통로로 사용함으로써, 반도체 패키지 제조공정의 공정을 단순화시키고, 제조 단가를 낮추고, 제품의 성능을 더욱 향상시킬 수 있는 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법을 제공하는 것을 목적으로 한다. The present invention, by using the lead frame to reduce the number of layers to be a metal pattern formed wiring, by using the signal lead of the lead frame to the planar or vertical passageway, and simplifies the process of a semiconductor package manufacturing process, lowering the production costs and an object thereof is to provide a method for manufacturing a semiconductor package out -, fan using a lead frame that can further improve product performance.

본 발명은, 리드프레임을 이용하여 재배선 금속패턴이 형성되는 층수를 줄이고, 리드프레임의 신호리드를 평면형 혹은 수직형 연결 통로로 사용함으로써, 반도체 패키지 제조공정의 공정을 단순화시키고, 제조 단가를 낮추고, 제품의 성능을 더욱 향상시킬 수 있는 리드프레임을 이용한 팬-아웃 반도체 패키지를 제공하는 것을 다른 목적으로 한다. The present invention, by using the lead frame to reduce the number of layers to be a metal pattern formed wiring, by using the signal lead of the lead frame to the planar or vertical passageway, and simplifies the process of a semiconductor package manufacturing process, lowering the production costs and that the further object to provide a semiconductor package out -, fan using a lead frame that can further improve product performance.

본 발명은, 리드프레임을 이용하여 재배선 금속패턴이 형성되는 층수를 줄이고, 리드프레임의 신호리드를 평면형 혹은 수직형 연결 통로로 사용함으로써, 반도체 패키지 제조공정의 공정을 단순화시키고, 제조 단가를 낮추고, 제품의 성능을 더욱 향상시킬 수 있는 리드프레임을 이용한 패키지 온 패키지(POP)를 제공하는 것을 또 다른 목적으로 한다. The present invention, by using the lead frame to reduce the number of layers to be a metal pattern formed wiring, by using the signal lead of the lead frame to the planar or vertical passageway, and simplifies the process of a semiconductor package manufacturing process, lowering the production costs , to provide a further improved performance package on package (POP) with the lead frame in the product to another object.

본 발명은, 중앙에 반도체 칩이 안착될 수 있는 개구부가 마련되고 주변에 복수개의 신호리드를 갖는 스트립 상태의 리드프레임을 준비하는 단계와, 상기 리드프레임을 제1 베이스에 부착하고, 상기 리드프레임의 개구부를 통해 상기 제1 베이스 위에 반도체 칩을 탑재하는 단계와, 상기 제1 베이스 위의 상기 반도체 칩 및 리드프레임을 봉지재로 밀봉하고 제1 베이스를 제거하는 단계와, 상기 봉지재 및 반도체 칩 위에 절연막을 형성하고 상기 봉지재의 리드 및 반도체 칩의 본드패드를 노출하는 패터닝을 진행하는 단계와, 상기 노출된 신호리드와 본드패드를 연결하는 재배선 금속패턴을 형성하고 상부에 절연막 패턴을 형성하여 상기 재배선 금속패턴의 일부를 노출하는 재배선 금속패드 형성하는 단계와, 상기 노출된 재배선 금속패드에 도전성 연 The present invention is provided with an opening that may be a semiconductor chip mounted in the center is attached to the stage and the lead frame to prepare a strip state lead frame having a plurality of signal leads around to the first base, and the lead frame and the step of sealing the first and the step of mounting a semiconductor chip on the base, wherein the first semiconductor chip and a lead frame of the base above through the opening in the encapsulant, and removing the first base, the encapsulant and the semiconductor chip forming the above insulating film to form a metal pattern wiring for connecting the step to proceed with the patterned to expose the bond pads of a lead and a semiconductor chip material the bag, the exposed signal lead and the bonding pad and forming an insulating film pattern on the upper a step of forming wiring metal pad to expose a portion of the metal wiring pattern, the conductive open on the exposed wiring metal pad 단자 부착하는 단계와, 상기 리드프레임 스트립에서 단위 반도체 패키지를 분리함과 동시에 개개의 신호라인을 분리하는 싱귤레이션 공정을 진행하는 단계를 포함하는 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법을 제공한다. Provides out semiconductor package-producing method - the terminal mounting steps and, separating the unit semiconductor packages on the leadframe strip and at the same time the fan with the lead frame including the step of proceeding a singulation process to separate the individual signal lines .

본 발명의 다른 측면에 따르면, 본 발명은, 중앙에 반도체 칩이 안착될 수 있는 개구부가 마련되고 주변에 복수개의 신호리드를 포함하고 상기 신호리드에는 하프 에칭에 의한 돌출부가 마련된 스트립 상태의 리드프레임을 준비하는 단계와, 상기 리드프레임을 제1 베이스에 부착하고, 상기 리드프레임의 개구부를 통해 상기 제1 베이스 위에 반도체 칩을 탑재하는 단계와, 상기 리드프레임의 돌출부 및 상기 반도체 칩의 밑면만을 외부로 노출시키는 몰딩 공정을 진행하고, 상기 제1 베이스를 제거하는 단계와, 상기 결과물에서 돌출부가 형성된 반대면 전체에 절연막 패턴을 형성하여 상기 리드프레임의 신호리드 및 반도체 칩의 본드 패드를 외부로 노출하는 단계와, 상기 리드프레임의 신호리드 및 반도체 칩의 본드 패드를 연결하는 하부 금속패턴을 According to another aspect of the invention there is provided an opening, which may be a semiconductor chip mounted in the center provided and comprises a plurality of signal leads around to the lead frame of the strip conditions the signal lead is provided with a projection by half-etching ; and the lead frame first attached to the base, and only the outer underside of the projections and the semiconductor chip comprising the steps of: mounting a semiconductor chip over the first base through the opening of the lead frame, the lead frame preparing proceed with the molding process for exposing to, the first exposure step and a bonding pad of the lead frame of the signal lead and the semiconductor chip to the entire surface opposite to the protrusion in the resulting product formed form an insulating film pattern to remove the base to the outside ; and a lower metal pattern connecting the bond pads of the signal lead and the semiconductor chip of the lead frame 성하는 단계와, 상기 하부 금속패턴이 형성된 결과물 전면에 절연막 패턴을 형성하고 상기 하부 금속패턴과 연결되고 절연막 패턴에 의해 외부로 노출된 하부 금속패드를 형성하는 단계와, 상기 하부 금속패드 위에 도전성 연결단자를 부착하는 단계와, 상기 리드프레임 스트립에서 단위 반도체 패키지를 분리함과 동시에 개개의 신호라인을 분리하는 싱귤레이션 공정을 진행하는 단계를 포함하는 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법을 제공한다. Forming an insulating film pattern on a step that generates and outputs the front is the lower metal pattern is formed and connected to the lower metal pattern comprising the steps of: forming a lower metal pad exposed to the outside by the insulating layer pattern, the conductive connection on the lower metal pad service out of the semiconductor package manufacturing method-steps and, separating the unit semiconductor packages on the leadframe strip and at the same time the fan with the lead frame including the step of proceeding a singulation process to separate the individual signal lines for attaching the terminal do.

본 발명의 다른 측면에 따르면, 본 발명은, 중앙에 반도체 칩이 안착될 수 있는 개구부가 마련되고 주변에 신호리드가 하프 에칭에 의한 돌출부의 형태로 마련된 스트립 상태의 리드프레임을 준비하는 단계와, 상기 리드프레임을 제1 베이스에 부착하고, 상기 리드프레임의 개구부를 통해 상기 제1 베이스 위에 반도체 칩을 탑재하는 단계와, 상기 반도체 칩 및 리드프레임을 완전히 밀봉하는 봉지재를 형성하는 단계와, 상기 봉지재 및 리드프레임의 하프 에칭부를 연마하여 신호리드를 분리하여 노출시키고 상기 제1 베이스를 제거하는 단계와, 상기 결과물에서 상기 제1 베이스가 제거된 방향의 전면에 절연막 패턴을 형성하여 상기 리드프레임의 신호리드 및 반도체 칩의 본드패드를 노출시키는 단계와, 상기 리드프레임의 신호리드 및 반도체 칩의 본 According to another aspect of the invention, the present invention includes the steps of providing an opening that may be a semiconductor chip mounted in the center, and the signal lead to the ambient preparing strip conditions lead frames arranged in the form of a projection by half-etching and, and the step of attaching the lead frame to the first base, and forming the the steps of: mounting a semiconductor chip over the first base through the opening of the lead frame, sealing material, which completely seals the semiconductor chip and the lead frame, wherein Trituration half-etching portion of the encapsulation material and the lead frame to separate the signal lead to exposure to form an insulating film pattern on a front surface of the first base is removed, the direction in the step of removing the first base, the resultant of the lead frame and the step of exposing the bonding pads of the signal lead and the semiconductor chip, the signal lead and the semiconductor chip of the lead frame 패드를 연결하는 하부 금속패턴을 형성하는 단계와, 상기 하부 금속패턴이 형성된 결과물 전면에 절연막 패턴을 형성하고 상기 하부 금속패턴과 연결되고 절연막 패턴에 의해 외부로 노출된 하부 금속패드를 형성하는 단계와, 상기 하부 금속패드 위에 도전성 연결단자를 부착하는 단계와, 상기 리드프레임 스트립에서 단위 반도체 패키지를 분리함과 동시에 개개의 신호라인을 분리하는 싱귤레이션 공정을 진행하는 단계를 포함하는 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법을 제공한다. Forming a lower metal pattern to connect the pad and forming an insulation film pattern on the resulting front surface of the lower metal pattern is formed to form the lower metal pad exposed connected to the lower metal pattern by an insulating film pattern to the outside and ,; and remove the unit semiconductor packages on the lead frame strip to attach the conductive connection terminal on the lower metal pad and at the same time the fan using a lead frame including a step of proceeding a singulation process to separate the individual signal lines - provides a method for manufacturing a semiconductor package out.

본 발명의 또 다른 측면에 따르면, 본 발명은, 반도체 칩과, 상기 반도체 칩의 밑면 및 외곽을 감싸는 봉지재와, 상기 봉지재 내부에 위치한 리드프레임 재질의 복수개의 신호리드와, 상기 반도체 칩의 본드패드와 상기 리드프레임 재질의 복수개의 신호리드를 연결하는 재배선 금속패턴과, 상기 재배선 금속패턴과 연결된 재배선 금속패드와, 상기 재배선 금속패드에 부착된 도전성 연결단자를 구비하는 리드프레임을 이용한 팬-아웃 반도체 패키지를 제공한다. In accordance with another aspect of the invention, the present invention provides a semiconductor chip, the semiconductor surrounding the bottom and outside of the chip encapsulation material, and a plurality of signal leads of the lead frame material is located within the encapsulation material, the semiconductor chip and the bond pads grown to connect the plurality of signal leads of the leadframe material line metal pattern, cultivation is associated with the re-wiring metal pattern line metal pad, the leadframe having the conductive connecting terminal attached to the metal pad, the re-wiring It provides a semiconductor package out - the fan with.

본 발명의 또 다른 측면에 따르면, 본 발명은, 반도체 칩과, 상기 반도체 칩의 외곽을 감싸며, 상기 반도체 칩과 동일 높이를 갖는 봉지재와, 상기 봉지재 내부에 위치하며 봉지재를 상하 방향으로 관통하는 형태의 리드프레임 재질의 복수개의 신호리드와, 상기 반도체 칩의 본드패드와 상기 신호리드를 연결하는 재배선 금속패턴과, 상기 재배선 금속패턴과 연결된 재배선 금속패드와, 상기 재배선 금속패드에 부착된 도전성 연결단자를 구비하는 리드프레임을 이용한 팬-아웃 반도체 패키지를 제공한다. In accordance with another aspect of the invention, the present invention provides a semiconductor chip and, surrounding the periphery of the semiconductor chip, located on the encapsulant and the encapsulation material inside which the semiconductor chip and the same level, and the encapsulation material in the vertical direction and a plurality of signal leads of the lead frame material of the type that passes through, and grown for connecting the signal lead and the bonding pad line metal pattern of the semiconductor chip and the wire metal pad cultivation associated with the re-wiring metal pattern, and the wiring metal It provides a semiconductor package out-pan with a lead frame having an electrically conductive connector attached to the pad.

본 발명의 또 다른 측면에 따르면, 본 발명은, 반도체 칩, 상기 반도체 칩의 외곽을 감싸며, 상기 반도체 칩과 동일 높이를 갖는 봉지재, 상기 봉지재 내부에 포함되며 봉지재를 상하 방향으로 관통하는 형태의 리드프레임 재질의 복수개의 신호리드, 상기 반도체 칩의 본드패드와 상기 신호리드를 연결하는 재배선 금속패턴, 상기 재배선 금속패턴과 연결된 재배선 금속패드, 및 상기 재배선 금속패드에 부착된 도전성 연결단자를 구비하는 제1 반도체 패키지와, 상기 제1 반도체 패키지 위에 도전성 연결단자를 통해 탑재되며, 반도체 칩, 상기 반도체 칩의 외곽을 감싸며, 상기 반도체 칩과 동일 높이를 갖는 봉지재, 상기 봉지재 내부에 포함되며 봉지재를 상하 방향으로 관통하는 형태의 리드프레임 재질의 복수개의 신호리드, 상기 반도체 칩의 본드패 In accordance with another aspect of the invention, the present invention provides a semiconductor chip, surrounding the periphery of the semiconductor chip, is included in the sealing material, the sealing material inside which the semiconductor chip and the same height extending through the sealing material in the vertical direction in the form of an attached to a plurality of signal leads, wiring metal pattern wiring metal pad, the wiring connected to the metal pattern to connect the signal leads and the bond pads of the semiconductor chip, and the wiring metal pad of the lead frame material and the first semiconductor package comprising an electrically conductive connector, wherein the first is mounted via a conductive connecting terminals on the semiconductor package, surrounding the semiconductor chip outside of the semiconductor chip, sealing material, the seal having the semiconductor chip and the same height included in the material inside, and a plurality of signal leads of the lead frame in the form of material that passes through the encapsulation material in the up-and-down direction, L-bonding of the semiconductor chip 와 상기 신호리드를 연결하는 재배선 금속패턴, 상기 재배선 금속패턴과 연결된 재배선 금속패드, 및 상기 재배선 금속패드에 부착된 도전성 연결단자를 구비하는 제2 반도체 패키지를 포함하는 리드프레임을 이용한 패키지 온 패키지를 제공한다. And a wiring metal pattern, wiring a metal pad coupled to the wiring metal pattern connecting the signal lead, and using a lead frame including a second semiconductor package, comprising a conductive connector attached to a metal pad, the re-wiring It provides a package on package.

본 발명에 의하면, 첫째 리드프레임에서 여러 개의 신호리드를 분리하여 사용함으로써, 팬-아웃 반도체 패키지를 제조하는데 사용되는 메탈층 형성 개수를 줄일 수 있다. According to the invention, first by using separate multiple signals read out from the lead frame, the fan-forming may reduce the number of metal layers used in manufacturing a semiconductor package out. 이때 리드프레임의 신호리드는 복잡한 회로 디자인을 단순화시키거나, 수직형 연결단자로 사용될 수 있다. At this time, as to the signal lead of the lead frame is to simplify the complicated circuit design or may be used in a vertical connection.

둘째, 리드프레임에서 하프 에칭(half etching)에 의한 돌출부를 이용하여 리드프레임의 신호리드로 사용함으로써, 별도의 비아 홀(via hole)이나 비아 콘택(via contact)을 형성하지 않고도 수직형 연결단자로 사용할 수 있다. Second, to half-etching (half etching) by using a signal lead of the lead frame by using the protrusions, separate via hole (via hole) or via contact the vertical connection terminal without having to form a (via contact) according to the lead frame It can be used. 이러한 구조는 두 개의 반도체 패키지를 수직으로 쌓아 만드는 패키지 온 패키지(POP)에서 신호연결에 유리한 장점이 있다. This structure is advantageous for signal connection in two packages on the package to create a semiconductor package stacked vertically (POP).

도 1은 본 발명의 제1 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법을 설명하기 위한 플로차트이다. 1 is a fan using a lead frame according to the first embodiment of the present invention a flow chart for explaining the method for manufacturing the semiconductor package out.
도 2 및 도 3은 본 발명의 제1 실시예에 사용되는 리드프레임을 설명하기 위한 평면도 및 단면도이다. 2 and 3 are a plan view and a sectional view illustrating a lead frame used in the first embodiment of the present invention.
도 4 내지 도 9는 본 발명의 제1 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법을 설명하기 위한 단면도들이다. 4 to 9 are a fan using a lead frame according to the first embodiment of the present invention are cross-sectional views for explaining a method for manufacturing a semiconductor package out.
도 10은 본 발명의 제2 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법을 설명하기 위한 플로차트이다. Figure 10 is a fan using a lead frame according to a second embodiment of the invention a flow chart for explaining the method for manufacturing the semiconductor package out.
도 11 및 도 12는 본 발명의 제2 실시예에 사용되는 리드프레임을 설명하기 위한 평면도 및 단면도이다. 11 and 12 are a plan view and a sectional view illustrating a lead frame used in the second embodiment of the present invention.
도 13 내지 도 18은 본 발명의 제2 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법을 설명하기 위한 단면도들이다. 13 to 18 is a fan using a lead frame according to a second embodiment of the present invention are cross-sectional views for explaining a method for manufacturing a semiconductor package out.
도 19는 본 발명의 제3 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법을 설명하기 위한 플로차트이다. Figure 19 is a fan using a lead frame according to a third embodiment of the invention a flow chart for explaining the method for manufacturing the semiconductor package out.
도 20 및 도 21은 본 발명의 제3 실시예에 사용되는 리드프레임을 설명하기 위한 평면도 및 단면도이다. 20 and 21 are a plan view and a sectional view illustrating a lead frame used in the third embodiment of the present invention.
도 22 내지 도 27은 본 발명의 제3 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법을 설명하기 위한 단면도들이다. 22 to 27 is a fan using a lead frame according to a third embodiment of the present invention are cross-sectional views for explaining a method for manufacturing a semiconductor package out.
도 28 및 도 29는 도 22 및 도 23에 대한 변형예를 보여주는 단면도들이다. 28 and 29 are sectional views showing a modification of the Fig. 22 and 23.

본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. In order to understand the configuration and effect of the invention sufficiently, with reference to the accompanying drawings will be described preferred embodiments of the present invention. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. However, the present invention is not limited to the embodiments set forth herein, may be implemented in various forms may be added a variety of changes. 단지, 본 실시예들에 대한 설명은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. Only, description of the present embodiment, and the teachings of the present invention to complete, and will be provided to those of ordinary skill in the art cycle fully convey the concept of the invention. 첨부된 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 실제보다 확대하여 도시한 것이며, 각 구성 요소의 비율은 과장되거나 축소될 수 있다. In the accompanying drawings illustrating components will by their size is enlarged than the actual for the convenience of explanation, the ratio of each component may be exaggerated or reduced.

본 발명의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다. As used in embodiments of the present invention it can be interpreted as a meaning to those of ordinary skill conventionally known in the art, unless defined differently.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써 본 발명을 상세히 설명한다. Hereinafter, the invention will be described in detail by explaining preferred embodiments of the invention with reference to the accompanying drawings. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다. Like reference numerals in the drawings denote like elements.

제1 실시예 First Embodiment

도 1은 본 발명의 제1 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법을 설명하기 위한 플로차트이다. 1 is a fan using a lead frame according to the first embodiment of the present invention a flow chart for explaining the method for manufacturing the semiconductor package out.

도 1을 참조하면, 먼저 반도체 칩이 안착될 수 있는 개구부가 마련된 도 2 및 도 3과 같은 리드프레임을 준비(S100)한다. 1, the first prepared (S100) a lead frame as shown in Fig. 2 and 3 with an opening which may be provided with a semiconductor chip mounted. 상기 리드프레임은 에치드 리드프레임(etched leadframe) 혹은 (stamped leadframe)일 수 있다. The lead frame is a lead frame Enriched (etched leadframe) or (stamped leadframe) may be in the. 하지만, 본 발명은 이에 한정되지 않고, 상기 리드프레임으로서 도전성 구조를 가지는 일반적인 도전성 플레이트(예, 금속 플레이트)가 제한 없이 적용 가능하며, 상기 리드프레임의 제조방법도 다양하게 선택될 수 있다. However, the invention The present invention is not limited, can be applied without the common conductive plate (e.g., metal plate) having a conductive structure, as the lead frame limits, and may be variously selected method of manufacturing the lead frame. 그리고 상기 리드프레임을 제1 베이스 위에 부착(S102)한다. And it is attached (S102) to the lead frame on the first base. 이와 함께 반도체 칩을 상기 리드프레임의 개구부를 통해 제1 베이스 위에 도 4와 같이 함께 부착(S104)한다. In addition to the first attachment (S104) together as shown in Figure 4 on the base through the opening of the lead frame to a semiconductor chip.

그리고 몰딩 공정(molding process)을 진행하여, 도 5와 같이 상기 제1 베이스 위에 상기 리드프레임과 반도체 칩을 밀봉하는 봉지재를 형성(S106)하고, 봉지재 형성을 위해 사용된 제1 베이스를 도 6과 같이 제거(S108)한다. And the molding process proceeds to (molding process), also the first to the lead frame and a semiconductor chip the sealing material is formed (S106) for sealing on the base as shown in FIG. 5, and Fig. The first base used for the encapsulation material forming It is removed (S108), such as 6. 그 후, 상기 제1 베이스가 제거된 결과물을 뒤집어서 필요에 따라 제2 베이스(도7의 118)를 선택적으로 결과물 하부에 부착한다. Thereafter, the second base (118 in FIG. 7) as needed, a face-down output of the first base is removed, optionally attached to a lower output. 이어서 상기 결과물 위에 절연막을 형성하고 패터닝하여 절연막 패턴을 만들어 상기 반도체 칩의 본드패드와 상기 리드프레임의 신호리드를 외부로 노출(S110)시킨다. It is then exposed (S110) to create an insulating film pattern to form an insulating film on the resultant material and patterning the signal lead of the lead frame and the bond pads of the semiconductor chip to the outside. 그리고 재배선 금속패턴을 형성하여 상기 본드패드와 신호리드를 도 8과 같이 연결(S112)시킨다. And wiring to form a metal pattern and connects (S112) as the bond pads and the signal leads with FIG. 그리고 절연막 패턴을 다시 형성하여 상기 재배선 금속패턴의 일부를 노출시키는 재배선 금속패드를 노출(S114)시킨다. And to re-form an insulating film pattern is exposed (S114) a metal pad wiring of the wiring pattern to expose a part of the metal. 그 후 상기 노출된 재배선 금속패드에 도전성 연결단자를 도 8과 같이 부착(S116)시킨다. Thereafter attaching (S116) as shown in Figure 8 the conductive connector to the exposed wiring metal pad. 상기 도전성 연결단자는 솔더볼 혹은 솔더 범프일 수 있다. The conductive connector can be solder balls or solder bumps.

한편 상기 선택적으로 부착된 제2 베이스는 도전성 연결단자를 부착한 후, 제거하는 것이 바람직하다. On the other hand, the selective attachment of the second base, it is preferable that, after removing the conductive connectors attached. 마지막으로 스트립 상태의 리드프레임에서 단위 반도체 패키지를 분리하는 싱귤레이션 공정(singulation process)을 도 9와 같이 진행(S118)하여 본 발명의 제1 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지 제조공정을 완료한다. Finally, the singulation process (singulation process) to Figure 9 and proceeds (S118) to the fan using the lead frame according to an embodiment of the present invention, of separating a unit semiconductor package on the lead frame of the strip status-out semiconductor package-producing to complete the process. 이때 상기 도2의 C1은 리드프레임 중에서 각각 분리된 신호단자가 반도체 패키지 내부에 남는 부분을 가리킨다. At this time, the degree C1 of 2 indicates the portions that each discrete signal terminals from the lead frame remains inside the semiconductor package.

도 2 및 도 3은 본 발명의 제1 실시예에 사용되는 리드프레임을 설명하기 위한 평면도 및 단면도이다. 2 and 3 are a plan view and a sectional view illustrating a lead frame used in the first embodiment of the present invention. 이때 도 3은 도 2의 3-3'의 절단면을 가리킨다. The Figure 3 indicates the cutting plane 3-3 of Figure 2.

도 2 및 도 3을 참조하면, 본 발명의 제1 실시예에 사용되는 리드프레임(100)은, 도 2와 같이 적어도 두 이상의 리드프레임이 긴 띠 모양으로 배열된 스트립(strip) 형태인 것이 적합하다. 2 and 3, the lead frame 100 used in the first embodiment of the present invention is suitably at least form two or more lead frames that the strips arranged in a long band-like (strip) as shown in Figure 2 Do. 상기 스트립 형태의 리드프레임(100)은 하나의 반도체 패키지를 형성하기 위한 단위 리드프레임이 매트릭스 형태로 복수개가 배열된 스트립 형태일 수도 있다. A lead frame of the strip-form 100 may be a unit lead frame to form a semiconductor package, a plurality of strip form is arranged in a matrix form.

상기 리드프레임(100)은 외곽에 각각의 신호리드(102)들을 지지하기 위한 댐버 라인(damber line, 106)이 형성되고, 상기 댐버 라인(106)과 연결된 복수개의 신호리드(102)가 구성되어 있다. The lead frame 100 is configured, each daembeo line (damber line, 106) is formed and a plurality of signal leads (102) coupled to the daembeo line 106 for supporting the signal lead 102 to the outside have. 한편 도 2에 도시된 신호리드(102)의 형태는, 본 발명을 설명하기 위한 예시적인 것이며, 반도체 칩과의 효과적인 연결을 위해 다양한 모양으로 변형이 가능하다. The form of the signal lead 102 shown in Figure 2, would illustrative for explaining the present invention, a modification is possible in a variety of shapes for the effective connection of the semiconductor chip.

이와 함께 본 발명의 바람직한 실시예에 의한 리드프레임(100)은, 신호리드(102) 안쪽으로 반도체 칩이 탑재될 수 있는 공간인, 개구부(104)가 마련된 특징이 있다. The lead frame 100 according to a preferred embodiment of the invention together, is characterized in that the signal lead (102) in space, the opening 104 in the inside can be a semiconductor chip provided. 통상적인 리드프레임은 중앙부에 칩 탑재부가 형성되어 개구부가 없는 형태이지만, 본 발명에 의한 리드프레임(100)은 이 곳이 비어 있는 개구부가 마련된 특징이 있으며, 이러한 구조는 팬-아웃 구조의 반도체 패키지를 만드는 과정에서 유용하게 적용됨을 후속 공정을 통해 확인할 수 있다. Conventional lead frame is mounted chip at the center portion is formed but the shape does not have the opening, a lead frame 100 according to the present invention is characterized by an opening in the area is empty, provided, such a construction is the pan-semiconductor packages out structure We can see the process through to usefully applied in a subsequent process of making.

도 4 내지 도 9는 본 발명의 제1 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법을 설명하기 위한 단면도들이다. 4 to 9 are a fan using a lead frame according to the first embodiment of the present invention are cross-sectional views for explaining a method for manufacturing a semiconductor package out.

도 4를 참조하면, 도2 및 도 3의 리드프레임(100)을 제1 베이스(112) 위에 접착성 소재를 사용하여 부착한다. 4, is attached to a lead frame 100 of FIG. 2 and 3 using an adhesive material on the first base 112. 상기 제1 베이스(112)는 고형(rigid type) 재질의 소재이면 어느 것이나 사용이 가능하며 예컨대, 몰드 성형물 혹은 폴리이미드 테이프 등을 사용할 수 있다. The first base 112 is a solid (rigid type) if the material of the material can be used which would, and the like can be used, for example, mold molding, or the polyimide tape. 이어서 반도체 칩(108)을 상기 리드프레임의 개구부(도3의 104)를 통해 접착성 소재를 사용하여 상기 제1 베이스(112) 위에 탑재한다. Then using the adhesive material of the semiconductor chip 108 through an opening (104 in Fig. 3) of the lead frame is mounted on the first base 112. 한편, 상기 반도체 칩(108)은 회로부가 형성된 활성영역(A)이 아래 방향을 향하도록 탑재되는 것이 적합하며, 회로부가 형성되지 않은 밑면(B)이 위쪽을 향하도록 탑재되는 것이 적합하다. On the other hand, the semiconductor chip 108 and the circuit is suitable to be the active region (A) is mounted so as to face the lower direction is formed, preferably the bottom surface (B) the circuit is not formed to be mounted facing upwards. 따라서 회로부가 형성된 활성영역(A)에 마련된 본드패드(110)는 상기 제1 베이스(112)와 맞닿는 형태가 된다. Therefore, the bond pads 110 to circuitry provided in the active region (A) is formed in the shape in contact with the first base 112.

도 5 내지 도 7을 참조하면, 상기 반도체 칩(108)이 탑재된 결과물에 몰딩 공정을 진행한다. Referring to FIG. 5 to 7, the molding process proceeds to the result that the semiconductor chip 108 is mounted. 상기 몰딩 공정에서 봉지재(114)를 사용하여 상기 반도체 칩(108) 및 리드프레임의 신호리드(102)를 충분히 덮도록 밀봉한다. Using a sealing material 114 in the molding process is fully sealed so as to cover the semiconductor chip 108 and the signal lead 102 of the lead frame. 상기 봉지재(114)는 에폭시 몰드 컴파운드(Epoxy Mold Compound)와 같은 고분자 화합물이 사용될 수 있다. The encapsulation material 114 may be a polymer compound such as an epoxy mold compound (Epoxy Mold Compound).

그 후, 도 6과 같이 반도체 칩(108) 및 신호리드(102)의 고정을 위해 사용된 제1 베이스(112)를 떼어내어 제거하여 패널(116)을 만든다. Then, even if removed by removing the first base 112 is used for fixing the semiconductor chip 108 and the signal lead 102, and 6 makes the panel 116. 이에 따라 패널(116)에서 반도체 칩(108)의 본드패드(110) 및 신호리드(102)가 제1 베이스(112)를 떼어낸 자리에 노출된다. In accordance with the panel 116, the bond pad 110 and the signal lead 102 of semiconductor chip 108 is exposed from the seat, remove the first base 112. 상기 제1 베이스를 떼어낸 결과물을 다시 뒤집어서 반도체 칩(108)의 밑면이 위치하는 방향에 제2 베이스(118)를 도 7과 같이 선택적으로 부착한다. The first turn over again, the results, remove the base and selectively adhere to as the second base 118 in the direction in which the underside of the semiconductor chip 108 and positions 7. 상기 제2 베이스(118) 역시 고형(rigid type) 재질의 소재이면 어느 것이나 사용이 가능하며, 일 예로 몰드 성형물 혹은 폴리이미드 테이프 등을 사용할 수 있다. The second base 118 is also solid (rigid type) material is a material which would be used, and may be for example used, such as molded or formed product polyimide tape.

도 8 및 도 9를 참조하면, 먼저 노출된 본드패드(110)와 신호리드(102)가 있는 전면에 절연막(124)을 형성하고 이를 패터닝하여 상기 본드패드(110)와 신호리드(102)가 외부로 노출되게 한다. 8 and 9, the bond pads 110 and the signal lead 102 is to form an insulating film 124 on the front and patterned to the bond pads 110 and the signal lead 102, which expose first the It should be exposed to the outside. 그리고 상기 노출된 본드패드(110)와 신호리드(102)가 있는 절연막(124) 위에 상기 본드패드(110)와 신호리드(102)를 연결하는 재배선 금속패턴(122)을 형성한다. And to form the above that the exposed bond pads 110 and the signal lead 102 is an insulating film 124 is grown to connect the bond pads 110 and the signal lead 102 of metal line pattern 122. 상기 재배선 금속패턴(122)은, 신호리드(102)와 함께 반도체 칩(108) 내에 형성된 본드패드(110)의 배열을 반도체 칩(108) 외곽에 형성된 신호리드(102)까지 확장시켜 팬-아웃 반도체 패키지를 구현하는 수단이 된다. The wiring metal pattern 122, the signal lead 102 and to expand the array of bond pads (110) formed in the semiconductor chip 108 to the signal lead 102 formed on the semiconductor chip 108, the outer pan with - a means of implementing the semiconductor package out.

이어서 상기 재배선 금속패턴(122)이 형성된 결과물에 다시 절연막(124)을 형성하고, 이를 패터닝하여 상기 재배선 금속패턴(122)의 일부를 노출시키는 재배선 금속패드를 형성한다. Then to form the wiring metal pad to expose a portion of the metal wiring pattern 122, and patterned to form a back insulating film 124 in the resultant metal wiring pattern 122 is formed. 한편, 상기 재배선 금속패드는 도 8과 같이 본드패드와 연결된 단층 구조의 금속층 패턴에 형성될 수도 있고, 필요에 따라 도 9와 같이 2층 구조에 형성된 금속층 패턴에 형성될 수도 있다. On the other hand, the wiring metal pad may be formed on the metal layer pattern formed on the two-layer structure as shown in Figure 9 in accordance with the single-layer structure, the metal layer is required, it may be formed in a pattern that is associated with the bond pads as shown in FIG. 그리고 상기 노출된 재배선 금속패드에 도전성 연결단자(126), 예컨대 솔더볼이나 솔더 범프(bump)를 부착한다. And it is attached to the conductive connector 126, such as solder balls or solder bumps (bump) on the exposed wiring metal pad. 이어서 다이아몬드 재질의 블레이드(blade) 등을 사용하여 각각의 리드프레임을 절단부(128)를 따라 분리하여 리드프레임 스트립에서 단위 반도체 패키지를 분리하는 싱귤레이션 공정을 진행한다. Then it proceeds to the singulation process to separate the semiconductor unit package in the leadframe strip by separating each of the lead frame according to a cut-out portion (128) with a blade (blade), such as a diamond material.

한편, 상기 싱귤레이션 공정은 리드프레임의 댐버 라인(도2의 106)을 포함하여 외곽부분은 모두 제거하고 도 2의 C1과 같이 신호리드(102)만 서로 분리된 상태로 남게 된다. On the other hand, the singulation process, only the signal lead 102 as the outer portions including daembeo line (106 Fig. 2) of a lead frame are all removed, and Figure 2 C1 remains in the separated state. 이러한 신호리드(도2의 102)는 팬 아웃 구조의 반도체 패키지에서 회로 배선을 평면적 혹은 수직적으로 확장시킬 수 있는 기능을 하기 때문에, 재배선 금속패턴의 층수를 낮추고, 회로 배선에 대한 디자인을 단순화시키는 수단이 될 수 있다. These signal lead (Fig. 102 in Fig. 2) is that due to the ability to extend the wiring circuit in the semiconductor package of the fan-out structure with flat or vertical, rewiring reducing the number of layers of the metal pattern, simplifying the design of the circuit wiring It can be a means. 또한, 상기 싱귤레이션 공정은 상기 블레이드를 사용한 절단 대신에 펀치(punch)를 사용한 절단을 진행하거나, 레이저(LASER)를 사용한 절단을 진행할 수도 있다. In addition, the singulation process is conducted with a cutting punch (punch), instead of cutting with the blade, or may proceed to cut with a laser (LASER).

이어서 도 9를 사용하여 본 발명의 바람직한 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지의 구조에 관해 설명한다. Then fan using a lead frame according to a preferred embodiment of the present invention will be described with reference to FIG. 9 will be described the structure of the semiconductor package out.

본 발명의 일 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지는, 반도체 칩(도7의 108)과, 상기 반도체 칩의 밑면 및 외곽을 감싸는 봉지재(도8의 114)와, 상기 반도체 칩의 본드패드(도7의 110)와 상기 리드프레임의 재질의 복수개의 신호리드(도7의 102)를 연결하는 재배선 금속패턴(122), 상기 재배선 금속패턴과 연결된 재배선 금속패드 및 상기 재배선 금속패드에 부착된 도전성 연결단자(126)를 포함한다. Pan using a lead frame according to one embodiment of the present invention-out semiconductor package, a semiconductor chip (Fig. 7 108) and (114 in FIG. 8) the encapsulation material enclosing the bottom and the outside of the semiconductor chip and the semiconductor cultivation connecting the plurality of signal leads of the material of the lead frame of chip bond pads (Fig. 110 7) (Fig. 7 102) line metal patterns 122, cultivation is associated with the re-wiring metal pattern line metal pads and and a conductive connection terminal 126 attached to the wiring metal pad.

이때 리드프레임 소재의 신호리드(도7의 102)는, 반도체 칩의 주변에 있는 봉지재 내부에 수평적 혹은 수직적으로 배치되어, 재배선 금속패턴을 형성하는 층수를 최소화시킬 수 있게 하며, 복잡한 회로 디자인을 단순화시키고, 반도체 패키지의 전기적 성능을 개선시킬 수 있는 역할을 수행한다. The lead frame signal lead (102 in FIG. 7) of the material is, and so is placed horizontally or vertically within the encapsulation material in the vicinity of the semiconductor chip, to minimize the number of layers of wiring to form a metal pattern, a complex circuit It simplifies the design and, shall serve to improve the electrical performance of the semiconductor package.

제1실시예에서는 2개의 반도체 칩(108)들이 도시되어 있지만, 본 발명은 이에 한정되지 않고, 3개 이상의 반도체 칩(108)들이 부착 가능하다. In the first embodiment, although the two semiconductor chips 108 are shown, the invention is not limited, and three or more semiconductor die 108 attached thereto are possible. 이 때, 가로-세로 방향에 대하여 반도체 칩(108)들의 매트릭스 배열이 가능하다. At this time, horizontal - with respect to the longitudinal direction can be a matrix array of semiconductor chip 108. The

도 10은 본 발명의 제2 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법을 설명하기 위한 플로차트이다. Figure 10 is a fan using a lead frame according to a second embodiment of the invention a flow chart for explaining the method for manufacturing the semiconductor package out.

도 10을 참조하면, 먼저 반도체 칩이 안착될 수 있는 개구부가 마련된 도 11 및 도 12와 같은 리드프레임을 준비(S200)한다. 10, first, preparing a lead frame as shown in Fig. 11 and 12 with an opening which may be provided with a semiconductor chip mounted (S200). 상기 리드프레임은 하프 에칭(half etching)에 의한 돌출부가 형성된 에치드 리드프레임(etched leadframe)인 것이 적합하다. The lead frame is preferably a half-etching Enriched leadframe (leadframe etched) on a projection formed by a (half etching). 이어서 상기 리드프레임을 제1 베이스 위에 부착(S202)한다. It is then attached (S202) to the lead frame on the first base. 이와 함께 반도체 칩을 상기 리드프레임의 개구부를 통해 제1 베이스 위에 도 13과 같이 함께 부착(S204)한다. In addition to the first attachment (S204) as shown in Figure 13 with the base above the through opening of the lead frame to a semiconductor chip. 이때, 반도체 칩의 본드 패드가 아래쪽을 향하도록 부착하고, 리드프레임의 돌출부는 위쪽을 향하도록 부착하는 것이 적합하다. At this time, the bond pads of the semiconductor die and attached facing down, the protruding portion of the lead frame is preferably attached so as to face upward.

그리고 몰딩 공정(molding process)을 진행하여, 상기 제1 베이스 위에 상기 리드프레임과 반도체 칩을 밀봉하는 봉지재를 형성(S206)하고, 리드프레임의 돌출부를 연마저지층(polishing stopper)으로 연마를 진행하여 신호리드의 돌출부가 도 14와 같이 외부로 노출되게 한다. And proceed to grinding with the molding process (molding process) to proceed, the first sealing material formed (S206) for sealing the lead frame and the semiconductor chip on the base, and polishing the projecting portion of the lead frame stop layer (polishing stopper) the and it causes a projection of the signal lead exposed to the outside as shown in Fig. 그리고 노출된 리드프레임의 신호리드에 상부 금속패드, 예컨대 상하 연결형 금속패드를 도 15와 같이 형성(S210)한다. And forming (S210) as the upper metal pad, such as upper and lower metal pads connected to the signal lead of the exposed lead frame shown in Fig. 15. 그 후, 봉지재 형성을 위해 사용된 제1 베이스를 제거(S212)한다. Is then removed (S212) the first base used for the encapsulation material is formed.

이어서 상기 결과물에서 돌출부가 형성된 반대면 전체에 절연막 패턴을 형성하여 상기 리드프레임의 신호리드 및 반도체 칩의 본드 패드를 외부로 노출(S214)시킨다. It is then exposed (S214) to the external bond pads of the signal lead and the semiconductor chip of the lead frame to form an insulating layer pattern on the entire surface opposite to the protrusion formed in the resultant product. 그리고 하부 금속패턴, 예컨대 재배선 금속패턴으로 리드프레임의 신호리드 및 반도체 칩의 본드 패드를 연결(S216)시키고, 상기 하부 금속패턴이 형성된 결과물 전면에 절연막 패턴을 형성하고 상기 하부 금속패턴과 연결되고 절연막 패턴에 의해 외부로 노출된 하부 금속패드를 도 16과 같이 형성(S218)한다. And lower metal patterns, such as wiring metal pattern to connect the bond pads of the signal lead and a semiconductor chip of a lead frame (S216) and, forming an insulating film pattern on the resultant front surface of the lower metal pattern is formed, and is connected to the lower metal pattern a lower metal pad exposed to the outside by the insulating layer pattern is formed (S218) as shown in Fig. 그 후 상기 노출된 재배선 금속패드에 도전성 연결단자를 도 16과 같이 부착(S220)시킨다. Thereafter attached (S220), as a conductive connecting terminals on the exposed metal pads and the redistribution traces 16. 상기 도전성 연결단자는 솔더볼 혹은 솔더 범프일 수 있다. The conductive connector can be solder balls or solder bumps.

마지막으로 스트립 상태의 리드프레임에서 단위 반도체 패키지를 분리하는 싱귤레이션 공정(singulation process)을 진행(S222)하고, 도 18과 같이 두 개의 반도체 패키지를 도전성 연결단자와 상부 금속패드를 이용하여 수직으로 탑재하여 본 발명의 제2 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지, 예컨대 패키지 온 패키지(POP)의 제조공정을 완료한다. Finally, with the two semiconductor packages, such as the singulation step of separating a unit semiconductor package on the lead frame of the strip conditions (singulation process) proceeds (S222) a, and 18 vertically using a conductive connection terminal to the overlying metal pads to the pan using a lead frame according to the second embodiment of the invention-out completes the process of manufacturing the semiconductor package, such as package on package (POP). 이때 상기 도 11의 C2는 리드프레임 중에서 각각 분리된 신호단자가 반도체 패키지 내부에 남는 부분을 가리킨다. In this case, the C2 in Fig. 11 indicate a portion that each discrete signal terminals from the lead frame remains inside the semiconductor package.

도 11 및 도 12는 본 발명의 제2 실시예에 사용되는 리드프레임을 설명하기 위한 평면도 및 단면도이다. 11 and 12 are a plan view and a sectional view illustrating a lead frame used in the second embodiment of the present invention. 여기서 도 12는 도 11의 12-12'의 절단면을 가리킨다. Wherein 12 refers to the cutting surface of the 12-12 'of Fig.

도 11 및 도 12를 참조하면, 본 발명의 제2 실시예에 사용되는 리드프레임(200)은, 외곽에 각각의 신호리드(202)들을 지지하기 위한 댐버 라인(damber line, 206)이 형성되고, 상기 댐버 라인(206)과 연결된 복수개의 신호리드(202)가 구성되어 있다. 11 and 12, the lead frame 200 used in the second embodiment of the present invention, the daembeo line (damber line, 206) for supporting each of the signal lead 202 to the outside is formed , and the daembeo line 206 a plurality of signal leads (202) associated with a consist. 한편 상기 신호리드(202)는 리드프레임의 일부만 에칭(etching)되 하프 에칭부(도12의 203)와 하프에칭이 되지 않아 돌출된 형태인 돌출부(도12의 201)를 포함한다. On the other hand, the signal lead 202 includes a partially etched (etching) are half-etched portion (203 in Fig. 12) and the projections (201 of Fig. 12) in which it does not project in the form of a half-etched lead frame. 도 11에 도시된 신호리드(202)의 형태는, 본 발명을 설명하기 위한 예시적인 것이며, 반도체 칩과의 연결을 위해 다양한 모양으로 변형되어도 무방하다. Also in the form of a signal lead 202 shown in 11, it will illustrative for explaining the present invention, but may be modified in a variety of shapes for connection to the semiconductor chip.

이와 함께 본 발명의 바람직한 실시예에 의한 리드프레임(200)은, 신호리드(202) 안쪽으로 반도체 칩이 탑재될 수 있는 공간인, 개구부(204)가 마련된 특징이 있다. In addition, the lead frame according to a preferred embodiment of the invention (200) is characterized a signal lead 202 in the inner space of which a semiconductor chip can be mounted, the opening 204 is provided. 이러한 개구부(204)의 구조는 팬-아웃 구조의 반도체 패키지를 만드는 과정에서 유용하게 적용됨을 후속 공정을 통해 확인할 수 있다. The structure of these openings 204 is fan-can be seen in the subsequent step to usefully applied in the making of the semiconductor package out of the structure.

한편, 도 11에서는 하나의 반도체 패키지에 포함되는 리드프레임(200) 형태만을 도시하였으나, 이는 적어도 두 이상의 리드프레임이 긴 띠 모양으로 배열된 스트립(strip)인 것이 적합하다. On the other hand, in Figure 11, but showing only the lead frame 200 included in the form of a semiconductor package, it is suitable that the strips (strip) arranged in a long band-like lead frame, at least two or more. 상기 스트립 형태의 리드프레임(200)은 하나의 반도체 패키지를 형성하기 위한 단위 리드프레임이 매트릭스 형태로 복수개가 배열된 스트립일 수도 있다. A lead frame of the strip-form 200 may be a unit lead frame to form a semiconductor package, a plurality of strips are arranged in a matrix form.

도 13 내지 도 18은 본 발명의 제2 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법을 설명하기 위한 단면도들이다. 13 to 18 is a fan using a lead frame according to a second embodiment of the present invention are cross-sectional views for explaining a method for manufacturing a semiconductor package out.

도 13 내지 도 15를 참조하면, 도 11 및 도 12에 도시된 리드프레임(200)을 제1 베이스(212) 위에 접착성 소재를 사용하여 부착한다. When 13 to refer to Figure 15, it is attached using an adhesive material to the lead frame 200 is shown on the first base 212 in Figs. 11 and 12. 이때, 리드프레임의 신호리드(202)에서 돌출부(도12의 201)가 위쪽을 향하도록 상기 리드프레임(200)을 부착하는 것이 적합하다. At this time, it is appropriate to attach the lead frame 200, the projections (201 in Fig. 12) in a signal lead 202 of the lead frame so as to face upward. 상기 제1 베이스(212)는 고형(rigid type) 재질의 소재이면 어느 것이나 사용이 가능하며, 일 예로 몰드 성형물 혹은 폴리이미드 테이프 등을 사용할 수 있다. The first base 212 may be used as the solid (rigid type) if the material of the material can be used which would, and an example mold molding or a polyimide tape. 이어서 반도체 칩(208)을 상기 리드프레임의 개구부(도 12의 204)를 통해 접착성 소재를 사용하여 상기 제1 베이스(212) 위에 탑재한다. Then using the adhesive material of the semiconductor chip 208 through an opening (204 in Fig. 12) of the lead frame is mounted on the first base 212. 한편, 상기 반도체 칩(208)은 회로부가 형성된 활성영역이 아래 방향을 향하도록 탑재되는 것이 적합하며, 회로부가 형성되지 않은 밑면이 위쪽을 향하도록 탑재되는 것이 적합하다. On the other hand, the semiconductor chip 208 is a circuit portion which is optimally active region is suitable to be mounted so as to face a downward direction, with the bottom of the circuit portion is not formed toward the top is formed. 따라서 회로부가 형성된 활성영역에 형성된 본드패드(210)는 상기 제1 베이스(212)와 맞닿는 형태가 된다. Therefore, the bond pads 210 formed in the active region is formed circuit is in the form in contact with the first base 212.

상기 반도체 칩(208)이 탑재된 결과물에 몰딩 공정을 진행한다. The molding process proceeds to the semiconductor chip 208 is mounted results. 상기 몰딩 공정에서 봉지재(213)를 사용하여 상기 반도체 칩(208) 및 리드프레임의 신호리드(202)를 도 13과 같이 완전히 밀봉한다. Using a sealing material 213 in the molding process is completely sealed as the signal lead 202 of the semiconductor chip 208 and the lead frame in FIG. 13. 상기 봉지재(213)는 에폭시 몰드 컴파운드(Epoxy Mold Compound)와 같은 고분자 화합물이 재질로 사용될 수 있다. The encapsulation material 213 is a polymer compound such as an epoxy mold compound (Epoxy Mold Compound) can be used as the material. 그리고 도 14와 같이 상기 리드프레임의 돌출부(201)를 연마저지층(polishing stopper)으로 봉지재(213)의 상부를 연마하여 봉지재(213) 표면에 신호리드의 돌출부(201)가 외부로 노출되도록 한다. And stop polishing the protrusions 201 of the lead frame as shown in Figure 14 layer (polishing stopper) the encapsulation material 213 is exposed to the outside on the sealing material 213, the surface is polished by the upper projecting portion 201 of the signal lead of such that.

이어서 도 15와 같이 절연막(214)을 도포한 후, 이를 패터닝하여 신호리드의 돌출부(201)가 노출되게 한 후, 상기 절연막(214) 상부에 금속막을 블랭킷(blanket) 방식으로 형성한 후, 이를 패턴닝하여 신호리드의 돌출부(201)와 전기적으로 연결된 상부 금속패드(216)를 형성한다. Then even after applying the insulating film 214 as shown in 15, is patterned to form the then presented with a projection 201 of the signal lead exposure, the insulating film 214, a metal film is blanket (blanket) manner to the upper end, it patterning to form a projecting portion 201 and the top metal electrical pad 216 is connected to the signal lead. 상기 상부 금속패드(216)는 팬-아웃 반도체 패키지를 상하 방향으로 적층하여 패키지 온 패키지(POP)를 만드는 공정에서 수직 연결 통로의 역할을 수행할 수 있다. The upper metal pad 216 is fan-can act as a vertical passageway from the process of making the package on package out to the semiconductor packages stacked in the vertical direction (POP). 그 후, 반도체 칩(208) 및 신호리드(202)의 고정을 위해 사용된 제1 베이스(212)를 떼어내어 제거한다. It is then removed to detach the first base 212 is used for fixing the semiconductor chip 208 and the signal lead (202). 다만, 상기 상부 금속패드(216)의 형성 전에, 단일 또는 복수 층의 상부 금속 패턴(미도시)을 더 형성할 수도 있다. However, prior to the formation of the upper metal pad 216 may be further formed on a top metal pattern (not shown) of single or multiple layers.

도 16을 참조하면, 상기 제1 베이스(212)를 제거한 면에 노출된 본드패드(210)와 신호리드(202)가 있는 전면에 절연막(218)을 형성하고 이를 패터닝하여 상기 본드패드(210)와 신호리드(202)가 외부로 노출되게 한다. 16, the first bond pads 210 and the signal lead (202) is the bond pad 210 to form an insulating film 218 on the front and patterned to that exposed to the surface, remove the base 212 and the signal lead 202 is exposed to the outside. 그리고 상기 노출된 본드패드(210)와 신호리드(202)가 있는 절연막(218) 위에 상기 본드패드(210)와 신호리드(202)를 연결하는 하부 금속패턴(220), 예컨대 재배선 금속패턴을 형성한다. And a lower metal pattern 220, such as wiring metal pattern connecting the bond pads 210 and the signal lead (202) over the insulating film 218 in the exposed bond pads 210 and the signal lead (202) forms. 본 실시예에서는, 하부 금속패턴(220)이 단일층으로 형성되어 있지만, 본 발명은 이에 한정되지 않고, 복수 층으로 형성될 수도 있다. In the present embodiment, the lower metal pattern 220 is formed of a single layer, the present invention is not limited to this, and may be formed of a plurality of layers. 상기 재배선 금속패턴(220)은 반도체 칩에 형성된 본드패드(210)의 배열을 반도체 칩(208) 외곽에 형성된 신호리드(202)까지 확장시켜 팬-아웃 반도체 패키지를 만드는 주요 수단이 된다. The metal wiring pattern 220 is to extend the array of bond pads 210 formed on the semiconductor chip to the signal leads 202 formed on the semiconductor chip 208, outside the fan-out is a major means to the semiconductor package.

이어서 상기 하부 금속패턴(220)이 형성된 결과물 전면에 절연막(218) 패턴을 형성하고 상기 하부 금속패턴(220)과 연결되고 절연막(218) 패턴에 의해 외부로 노출된 하부 금속패드(222)를 형성한다. Then forming the insulating film 218 the underlying metal pad 222 is exposed to the outside by forming a pattern and connected to the lower metal pattern 220 and the insulating film 218, the pattern on the front output of the lower metal pattern 220 is formed, do. 상기 절연막(218)은 동일 재질 혹은 다른 재질로 만들어진 다층 구조의 박막일 수 있다. The insulating layer 218 may be a thin film of a multilayer structure made of the same material or different materials. 그 후, 그리고 하부 금속패드(222)에 도전성 연결단자(226), 예컨대 솔더볼이나 솔더 범프(bump)를 부착한다. Then, and to attach the conductive connection terminal 226, for example, solder balls or solder bumps (bump) on the lower metal pad (222). 만일, 상기 도전성 연결단자(226)가 솔더볼 또는 솔더 범프일 경우, 상기 도전성 연결단자(226)와 상기 하부 금속패드(222) 사이에 UBM(Under Bump Metal)이 더 형성될 수도 있다. If, when the electrically conductive connection terminals 226 are solder balls or solder bumps, UBM (Under Bump Metal) between the electrically conductive connection terminal 226 and the lower metal pad 222 may be further formed. 또한, 상부 금속패드(216)에도 UBM이 더 형성될 수도 있다. In addition, in the upper metal pad 216 may be further formed on the UBM.

그리고 다이아몬드 재질의 블레이드(blade) 등을 사용하여 각각의 리드프레임을 절단(224)하여 리드프레임 스트립에서 단위 반도체 패키지를 분리하는 싱귤레이션 공정을 진행한다. And cut 224, each of the lead frame by using a blade (blade), such as a diamond material proceeds with the singulation step of separating the semiconductor unit package in the leadframe strip.

한편, 상기 싱귤레이션 공정에서 리드프레임의 일부 댐버 라인(도11의 206)을 포함하여 외곽부분은 모두 제거되고 도 11의 C2와 같이 신호리드(202)만 서로 분리된 상태로 남게 된다. On the other hand, not all daembeo line (206 in Fig. 11) the outer part of the signal lead 202 is removed as shown in C2 of Fig. 11, including all of the lead frame in the singulation process is left to separate from each other. 이러한 신호리드(도 11의 202)는, 팬 아웃 구조의 반도체 패키지에서 재배선 금속패턴의 층수를 줄이고, 하프 에칭된 계단 구조로 되어 있어 회로 디자인을 단순화시키는 수단이 될 수 있다. The signal leads (202 in FIG. 11), reduce the number of layers of the metal wire patterns grown in the semiconductor package of the fan-out structure, it is in the half-etching step structure may be a means of simplifying the circuit design. 또한, 상기 싱귤레이션 공정은 블레이드 대신에 펀치(punch)를 사용한 절단을 진행하거나, 레이저(LASER)를 사용한 절단을 진행할 수도 있다. In addition, the singulation process may proceed to cut using a punch (punch) laser (LASER) proceed to cut, or used in place of the blade.

도 17은 상기 싱귤레이션 공정에 의해 제조가 완료된 본 발명의 제2 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지의 단면이다. Figure 17 is a fan using a lead frame according to a second embodiment of the present invention produced is completed by the singulation step-out of a cross-section of a semiconductor package.

도 17을 참조하면, 본 발명의 제2 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지(230A)는, 반도체 칩(도 14의 208)과, 상기 반도체 칩의 외곽을 감싸며 상기 반도체 칩과 동일 높이를 갖는 봉지재(도14의 213A)와, 상기 봉지재 내부에 포함되며 봉지재를 상하 방향으로 관통하는 형태의 리드프레임 재질의 복수개의 신호리드(도 14의 202)와, 상기 반도체 칩의 본드패드와 상기 신호리드를 연결하는 재배선 금속패턴(220)과, 상기 재배선 금속패턴과 연결된 재배선 금속패드(222) 및 상기 재배선 금속패드(222)에 부착된 도전성 연결단자(226)를 포함하여 구성된다. 17, the second embodiment fan with a lead frame according to the present invention out of the semiconductor package (230A) includes a semiconductor chip (see FIG. 208 of 14), the semiconductor die surrounding the outside of the semiconductor chip and and the encapsulation material (213A in Fig. 14) having the same height, the sealing material is contained in the interior (202 in Fig. 14) in the form of a plurality of signal leads of the lead frame material to pass through the sealing material in the vertical direction, and the semiconductor chip and the bond pads grown for connecting the signal lead wire metal pattern 220 and the wiring metal pattern and the associated wiring metal pads 222 and the electrically conductive connector (226 attached to a metal pad 222, the re-wiring ) it is configured to include a.

여기서 상기 신호리드(202)는 팬-아웃 반도체 패키지를 제조하는데 사용되는 메탈층, 예컨대 재배선 금속패턴의 층 개수를 줄이는 역할을 수행하여 반도체 칩의 본드패드와 외부연결단자인 도전형 연결단자 사이의 경로에 있는 회로 디자인을 단순화시키는 장점이 있다. The lead 202 is the signal fan-out metal layer is used for producing a semiconductor package, for example, serve to reduce the layer number of the wiring metal pattern between the bond pad and the conductive connection terminal external connection terminals of the semiconductor chip It has the advantage of simplifying the circuit design in the path. 이와 함께, 상기 하프 에칭된 신호리드(202)는, 봉지재(213A) 내부에 별도의 비아 홀(via hole)이나 비아 콘택(via contact)을 형성하지 않고도 반도체 패키지의 상하를 관통하는 수직형 연결단자로 사용할 수 있다. In addition, the half-etching a signal lead 202, the encapsulation material (213A), a separate via hole (via hole) or via contact (via contact) the vertical connection penetrating the upper and lower sides of the semiconductor package without having formed therein It can be used as a terminal. 이러한 구조는 두 개의 반도체 패키지를 수직으로 쌓아 만드는 패키지 온 패키지(POP)에서 신호연결에 유리한 장점이 있다. This structure is advantageous for signal connection in two packages on the package to create a semiconductor package stacked vertically (POP).

도 18을 참조하면, 도 17에 도시된 리드프레임을 이용한 제1,2반도체 패키지(230B, 230A)를 상하로 적층하여 패키지 온 패키지(POP)를 제조한 단면이다. Referring to Figure 18, a first and a second semiconductor package (230B, 230A) for producing a vertical cross-section a package on package (POP) by laminating by using the lead frame shown in Fig. 이때, 도면의 D 부분처럼 제1 반도체 패키지(230B)의 신호리드 상부에 상부 금속패드(216)를 만들지 않을 수도 있다. At this time, like the D portion of the figure to the signal lead of the first upper semiconductor package (230B) you can not make the upper metal pad (216). 또한 제2 반도체 패키지(230A) 및 제1 반도체 패키지(230B)는 제2 반도체 패키지(230A)의 도전형 연결단자(226A)에 의해 서로 물리적 및 전기적으로 연결되어 있다. In addition, the second semiconductor package (230A) and a first semiconductor package (230B) are connected physically and electrically to each other by a conductive connector (226A) of the second semiconductor package (230A).

상기 제1 반도체 패키지(230B)와 상기 제2 반도체 패키지(230A)는 서로 실질적으로 동일한 구조를 가지지만, 본 발명은 이에 한정되지 않고, 서로 다른 크기 및 기능을 가질 수도 있다. The first semiconductor package (230B) and the second semiconductor package (230A) will only have substantially the same structure as each other, the present invention is not limited to this, and may have a different size and function.

한편, 제2 반도체 패키지(230A)에 상부 금속패드(216)가 형성된 경우, 저항, 커패시터 등과 같은 수동소자(228)를 추가로 부착하여 패키지 온 패키지의 기능을 개선할 수 있다. On the other hand, it is possible to improve the second case in a semiconductor package (230A), the upper metal pads 216 formed of a resistor, a passive element 228 is attached to an additional feature of the package on the package, such as a capacitor.

도 19는 본 발명의 제3 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법을 설명하기 위한 플로차트이다. Figure 19 is a fan using a lead frame according to a third embodiment of the invention a flow chart for explaining the method for manufacturing the semiconductor package out.

도 19를 참조하면, 먼저 반도체 칩이 안착될 수 있는 개구부와 하프 에칭부가 마련된 도 20 및 도 21과 같은 리드프레임을 준비(S300)한다. Referring to Figure 19, is prepared (S300) a lead frame, such as the opening and the half-etching portion 20 and 21 provided in the first semiconductor chip may be mounted. 상기 리드프레임은 하프 에칭(half etching)에 의한 돌출부가 형성된 에치드 리드프레임(etched leadframe)인 것이 적합하다. The lead frame is preferably a half-etching Enriched leadframe (leadframe etched) on a projection formed by a (half etching). 이어서 상기 리드프레임을 제1 베이스 위에 부착(S302)한다. It is then attached (S302) to the lead frame on the first base. 상기 리드프레임을 상기 제1 베이스에 부착하는 방식은 도 22와 같이 돌출부가 아래로 향하도록 부착하는 것이 적합하다. The protrusion as the lead frame of the first system is a 22 adhering to the base is suitably attached facing down. 이와 함께 반도체 칩을 상기 리드프레임의 개구부를 통해 제1 베이스 위에 함께 부착(S304)한다. In addition to the first attachment (S304) together on the base through the opening of the lead frame to a semiconductor chip. 이때, 반도체 칩의 본드 패드가 아래쪽을 향하도록 부착하는 것이 적합하다. In this case, it is preferable that the bond pad of a semiconductor chip attached facing down.

그리고 몰딩 공정(molding process)을 진행하여, 상기 제1 베이스 위에 상기 리드프레임과 반도체 칩의 상부까지 완전히 밀봉하는 봉지재를 형성(S306)하고, 상부 봉지재 및 리드프레임 하프 에칭부(도 21의 303)를 완전히 제거한다. And the molding process proceeds to (molding process), of the first base on the encapsulation material is formed (S306) for completely sealed to the top of the lead frame and the semiconductor chip and the upper sealing member and the lead frame half etching part (21 303) is completely removed. 이에 따라, 하프에칭부(도 21의 303)와 돌출부로 이루어진 신호리드(도 21의 302)는 각각 분리되면서 도 23과 같이 돌출부(302)만이 봉지재 외부로 노출(S308)되게 된다. Accordingly, the half-etched portion (303 in Fig. 21) and the signal lead made of a protrusion (302 of FIG. 21) is a projecting portion 302 as shown in FIG. 23 as separated from each other only is exposed (S308) to the outside of the encapsulation material. 그리고 노출된 리드프레임의 신호리드에 상부 금속패드, 예컨대 상하 연결형 금속패드를 도 24와 같이 형성(S310)한다. And forming (S310) as the upper metal pad, such as upper and lower metal pads connected to the signal lead of the exposed lead frame in FIG. 24. 그 후, 봉지재 형성을 위해 사용된 제1 베이스를 제거(S312)한다. Is then removed (S312) the first base used for the encapsulation material is formed.

이어서 상기 결과물에서 상부 금속패드가 형성된 반대면 전체에 절연막을 형성하고 이를 패터닝하여 상기 리드프레임의 신호리드 및 반도체 칩의 본드 패드를 외부로 노출(S314)시킨다. It is then exposed (S314) to the external bond pads of the signal lead and the semiconductor chip of the lead frame to form an insulating film on the entire surface opposite to the upper metal pads formed in the resultant material and patterning it. 그리고 하부 금속패턴, 예컨대 재배선 금속패턴으로 리드프레임의 신호리드 및 반도체 칩의 본드 패드를 연결(S316)시키고, 상기 하부 금속패턴이 형성된 결과물 전면에 절연막 패턴을 형성하고 상기 하부 금속패턴과 연결되고 절연막 패턴에 의해 외부로 노출된 하부 금속패드를 도 25와 같이 형성(S318)한다. And lower metal patterns, such as wiring metal pattern to connect the bond pads of the signal lead and a semiconductor chip of a lead frame (S316) and, forming an insulating film pattern on the resultant front surface of the lower metal pattern is formed, and is connected to the lower metal pattern a lower metal pad exposed to the outside by the insulating layer pattern is formed (S318) as shown in Fig. 상기 노출된 재배선 금속패드에 도전성 연결단자를 도 26과 같이 부착(S320)시킨다. It is attached (S320), as a conductive connecting terminals on the exposed metal pads and the redistribution traces 26. 상기 도전성 연결단자는 솔더볼 혹은 솔더 범프일 수 있다. The conductive connector can be solder balls or solder bumps.

마지막으로 스트립 상태의 리드프레임에서 단위 반도체 패키지를 분리하는 싱귤레이션 공정(singulation process)을 진행(S322)하고, 도 27과 같이 두 개의 반도체 패키지를 도전성 연결단자를 이용하여 수직으로 탑재하여 본 발명의 제3 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지, 예컨대 패키지 온 패키지(POP)의 제조공정을 완료(S324)한다. Finally, with the two semiconductor packages, such as the singulation step of separating a unit semiconductor package on the lead frame of the strip conditions (singulation process) proceeds (S322) a, and 27 vertically using a conductive connector of the present invention completes (S324) the process of manufacturing the semiconductor package out, for example, package on package (POP) - the third embodiment fan with a lead frame by way of example. 이때 상기 도 20의 C3에서 돌출부(301)는 리드프레임 중에서 각각 분리된 신호단자가 반도체 패키지 내부에 남는 부분을 가리킨다. At this time, the projecting portion 301 in C3 of Fig. 20 refers to a portion that each discrete signal terminals from the lead frame remains inside the semiconductor package.

도 20 및 도 21은 본 발명의 제3 실시예에 사용되는 리드프레임을 설명하기 위한 평면도 및 단면도이다. 20 and 21 are a plan view and a sectional view illustrating a lead frame used in the third embodiment of the present invention. 도 21은 도 20의 21-21'의 절단면을 가리킨다. Figure 21 refers to the cutting surface of the 21-21 'of Figure 20.

도 20 및 도 21을 참조하면, 본 발명의 제3 실시예에 사용되는 리드프레임(300)은 앞서 설명된 리드프레임들과 같이 댐버 라인은 포함하지 않고, 하프 에칭된 평판형의 하프에칭부(303)에 오직 신호리드로 사용될 돌출부(302)만이 장방형으로 형성되어 있다. When Figs. 20 and 21, the lead frame 300 used in the third embodiment of the present invention does not include daembeo line as shown in the above-described lead frame, the half half-etching portions of the etched plate-like ( 303) only the projections (302) to be used as signal leads, the only is formed in a rectangular shape. 상기 신호리드 즉 돌출부(302)의 형태는 다양한 모양으로 변형되어도 무방하다. The form of the signal that is read protrusion 302 but may be modified in a variety of shapes.

이와 함께 본 발명의 바람직한 실시예에 의한 리드프레임(300)은, 중앙부에 반도체 칩이 탑재될 수 있는 공간인, 개구부(304)가 마련된 특징이 있다. The lead frame 300 according to an embodiment of the present invention together, is characterized in that provided in the opening 304, the space in the semiconductor chip can be mounted on the central portion. 이러한 개구부(304)의 구조는 팬-아웃 구조의 반도체 패키지를 만드는 과정에서 유용하게 적용됨을 후속 공정을 통해 확인할 수 있다. The structure of these openings 304 is fan-can be seen in the subsequent step to usefully applied in the making of the semiconductor package out of the structure.

한편, 도 20 및 21에서는 하나의 반도체 패키지에 포함되는 리드프레임(300) 형태만을 도시하였으나, 이는 적어도 두 이상의 리드프레임이 긴 띠 모양으로 배열된 스트립(strip)인 것이 적합하다. On the other hand, in FIGS. 20 and 21 but showing only the lead frame 300 in the form contained in a single semiconductor package, it is suitable that the strips (strip) arranged in a long band-like lead frame, at least two or more. 상기 스트립 형태의 리드프레임(300)은 하나의 반도체 패키지를 형성하기 위한 단위 리드프레임이 매트릭스 형태로 복수개가 배열된 스트립일 수도 있다. A lead frame of the strip-form 300 may be a unit lead frame to form a semiconductor package, a plurality of strips are arranged in a matrix form.

도 22 내지 도 27은 본 발명의 제3 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법을 설명하기 위한 단면도들이다. 22 to 27 is a fan using a lead frame according to a third embodiment of the present invention are cross-sectional views for explaining a method for manufacturing a semiconductor package out.

도 22 내지 도 24를 참조하면, 도 20 및 도 21에 도시된 리드프레임(300)을 제1 베이스(312) 위에 접착성 소재를 사용하여 부착한다. When 22 to refer to Figure 24, it is attached using an adhesive material to the lead frame 300 is shown on the first base 312 in Fig. 20 and 21. 이때, 리드프레임에서 돌출부(도 22의 302)가 아래쪽을 향하도록 상기 리드프레임(300)을 부착하는 것이 적합하다. At this time, it is appropriate to attach the lead frame 300, the projections (302 in Fig. 22) in the lead frame so as to face downward. 상기 제1 베이스(312)는 고형(rigid type) 재질의 소재이면 어느 것이나 사용이 가능하며, 일 예로 몰드 성형물 혹은 폴리이미드 테이프 등을 사용할 수 있다. The first base 312 may be used as the solid (rigid type) if the material of the material can be used which would, and an example mold molding or a polyimide tape. 이어서 반도체 칩(308)을 상기 리드프레임의 개구부(도 21의 304)를 통해 접착성 소재를 사용하여 상기 제1 베이스(312) 위에 탑재한다. Then using the adhesive material of the semiconductor chip 308 through the opening 304 (Fig. 21) of the lead frame is mounted on the first base 312. 한편, 상기 반도체 칩(308)은 회로부가 형성된 활성영역이 아래 방향을 향하도록 탑재되는 것이 적합하며, 회로부가 형성되지 않은 밑면이 위쪽을 향하도록 탑재되는 것이 적합하다. On the other hand, the semiconductor chip 308 is a circuit portion which is optimally active region is suitable to be mounted so as to face a downward direction, with the bottom of the circuit portion is not formed toward the top is formed. 따라서 회로부가 형성된 활성영역에 형성된 본드패드(310)는 상기 제1 베이스(312)와 맞닿는 형태가 된다. Therefore, the bond pads 310 formed in the active region is formed circuit is in the form in contact with the first base 312.

상기 반도체 칩(308)이 탑재된 결과물에 몰딩 공정을 진행한다. The molding process proceeds to the semiconductor chip 308 with the result. 상기 몰딩 공정에서 봉지재(314)를 사용하여 상기 반도체 칩(308) 상부 및 리드프레임(300)의 상부를 도 22와 같이 완전히 밀봉한다. It is completely sealed as the upper portion of the semiconductor chip 308 and the upper lead frame 300 by using the sealing material 314 in the molding process, and Fig. 상기 봉지재(314)는 에폭시 몰드 컴파운드(Epoxy Mold Compound)와 같은 고분자 화합물이 재질로 사용될 수 있다. The sealing material 314 is a polymer compound such as an epoxy mold compound (Epoxy Mold Compound) can be used as the material.

이어서 도 23과 같이 봉지재(314)의 상부 및 리드프레임(300)의 하프 에칭부(도 21의 303)를 완전히 연마하여 리드프레임(300)에서 돌출부 형태의 신호리드(302)가 각각 분리됨과 동시에 봉지재(314) 표면으로 노출되도록 한다. Then with the upper portion and the half etched portion (303 in FIG. 21) to completely polished by the signal lead 302 of the protrusions form the lead frame 300 of the lead frame 300 of encapsulation material 314 separated, respectively, as shown in FIG. 23 At the same time, so as to be exposed to the surface sealing material 314. the 이때, 하프 에칭부(303)를 연마하면서 상기 반도체 칩(308)의 밑면도 함께 연마될 수 있다. At this time, while grinding a half-etching portion 303 can also be polished with the underside of the semiconductor chip 308. 변형예로, 반도체 칩(308)을 밑면이 연마되지 않도록 하기 위해서는, 미래 반도체 칩(308)을 연마된 상태로 부착하는 방식을 사용할 수도 있다. In order to prevent a variation, the bottom is not polishing a semiconductor chip 308, it is also possible to use a method of attaching to the polished future semiconductor chip 308 state.

또한, 상기 돌출부의 분리는 다음과 같이 수행될 수도 있다. In addition, separation of the projecting portion may be carried out as follows. 도 28을 참조하면, 리드프레임(300')의 돌출부(302v)의 두께가 상기 반도체 칩(308)의 두께보다 큰 상태에서 봉지재(314')에 덮여 있는 상태에서 연마가 수행되면, 도 29와 같이 상기 반도체 칩(308)의 밑면이 연마되지 않게 된다. When Referring to Figure 28, grinding is performed in a state, the thickness of the projecting portion (302v) of the encapsulation material (314 in greater than the thickness of the semiconductor chip 308, the lead frame 300 'is covered on), 29 the bottom surface of the semiconductor chip 308 can no longer be polished as shown. 이 때, 상기 반도체 칩(308)은 봉지재(314A')에 의하여 덮인 상태이다. At this time, the semiconductor chip 308 is a state covered by the encapsulation material (314A ').

다시 도 24를 참조하면, 절연막(316)을 도포한 후, 이를 패터닝하여 신호리드(302)가 노출되게 한 후, 상기 절연막(316) 상부에 금속막을 블랭킷(blanket) 방식으로 형성한 후, 이를 패터닝하여 신호리드(302)와 전기적으로 연결된 상부 금속패드(320)를 형성한다. Referring back to Figure 24, after application of the insulating film 316 is patterned by the signal lead 302 is formed in then exposed, the insulating film 316, a metal film is blanket (blanket) manner to the upper end, it It is patterned to form the signal lead 302 and the upper metal electrical pad 320 is connected to. 상기 상부 금속패드(320)는 팬-아웃 반도체 패키지를 상하 방향으로 적층하여 패키지 온 패키지(POP)를 만드는 공정에서 수직 연결 통로의 역할을 수행할 수 있다. The upper metal pad 320 is fan-can act as a vertical passageway from the process of making the package on package out to the semiconductor packages stacked in the vertical direction (POP). 그 후, 반도체 칩(308) 및 신호리드(302)의 고정을 위해 사용된 제1 베이스(312)를 떼어내어 제거한다. It is then removed to detach the first base 312 is used for fixing the semiconductor chip 308 and the signal lead (302). 다만, 상기 상부 금속패드(320)의 형성 전에, 단일 또는 복수 층의 상부 금속 패턴(미도시)을 더 형성할 수도 있다. However, prior to the formation of the upper metal pad 320 may be further formed on a top metal pattern (not shown) of single or multiple layers.

도 25를 참조하면, 상기 제1 베이스(312)를 제거한 면에 노출된 본드패드(310)와 신호리드(302)가 있는 전면에 다른 절연막(322)을 형성하고 이를 패터닝하여 상기 본드패드(310)와 신호리드(302)가 외부로 노출되게 한다. Referring to Figure 25, the first base 312 to form a bond pad 310 and the signal lead (302), the front insulating film 322, different to that exposed to the surface and patterned to remove the bond pads (310 ) and causes the signal lead 302 is exposed to the outside. 그리고 상기 노출된 본드패드(310)와 신호리드(302)가 있는 절연막(322) 위에 상기 본드패드(310)와 신호리드(302)를 연결하는 하부 금속패턴(324), 예컨대 재배선 금속패턴을 형성한다. And a lower metal pattern 324, such as wiring metal pattern connecting the bond pads 310 and the signal lead (302) on the in the exposed bond pads 310 and the signal lead 302 is an insulating film 322, forms. 본 실시예에서는, 하부 금속패턴(324)이 단일층으로 형성되어 있지만, 본 발명은 이에 한정되지 않고, 복수 층으로 형성될 수도 있다. In the present embodiment, the lower metal pattern 324 is formed of a single layer, the present invention is not limited to this, and may be formed of a plurality of layers. 상기 재배선 금속패턴(324)은 반도체 칩에 형성된 본드패드(310)의 배열을 반도체 칩(308) 외곽에 형성된 신호리드(302)까지 확장시켜 팬-아웃 반도체 패키지를 만드는 주요 수단이 된다. The metal wiring pattern 324 extends an array of bonding pads 310 formed on the semiconductor chip to the signal leads 302 formed on the semiconductor chip 308, outside the fan-out is a major means to the semiconductor package.

이어서 상기 하부 금속패턴(324)이 형성된 결과물 전면에 절연막(322) 패턴을 형성하고 상기 하부 금속패턴(324)과 상하 방향으로 연결되고 절연막(322) 패턴에 의해 외부로 노출된 하부 금속패드(326)를 형성한다. Then the lower metal pattern 324 is formed, the result over the entire surface of the insulating film 322 to form a pattern and connected to the lower metal pattern 324 and the vertical direction is the insulating film 322, a lower metal pad (326 exposed to the outside by the pattern ) to form. 상기 절연막(322)은 동일 재질 혹은 다른 재질로 만들어진 다층 구조의 박막일 수 있다. The insulating layer 322 may be a thin film of a multilayer structure made of the same material or different materials. 그 후, 그리고 하부 금속패드(326)에 도전성 연결단자(328), 예컨대 솔더볼이나 솔더 범프(bump)를 부착한다. Then, and to attach the conductive connection terminal 328, for example, solder balls or solder bumps (bump) on the lower metal pad 326. 그리고 다이아몬드 재질의 블레이드(blade) 등을 사용하여 각각의 리드프레임을 절단(330)하여 리드프레임 스트립에서 단위 반도체 패키지를 분리하는 싱귤레이션 공정을 진행한다. And cut 330, each of the lead frame by using a blade (blade), such as a diamond material proceeds with the singulation step of separating the semiconductor unit package in the leadframe strip. 상기 싱귤레이션 공정은 블레이드 대신에 펀치(punch)를 사용한 절단을 진행하거나, 레이저(LASER)를 사용한 절단을 진행할 수도 있다. The singulation process may proceed to cut using a punch (punch) laser (LASER) proceed to cut, or used in place of the blade.

한편, 본 실시예에 의한 신호리드(도 21의 302)는, 봉지재(314) 내부에 별도의 비아 홀(via hole)이나 비아 콘택(via contact)을 형성하지 않고도 반도체 패키지의 상하를 관통하는 수직형 연결단자로 사용할 수 있다. On the other hand, the signal lead (302 of FIG. 21) according to the present embodiment, the encapsulation material 314 separate the via hole (via hole) or without forming a via contact (via contact) penetrating through the top and bottom of the semiconductor package therein It can be used in a vertical connection. 이러한 구조는 두 개의 반도체 패키지를 수직으로 쌓아 만드는 패키지 온 패키지(POP)에서 신호 연결에 유리한 장점이 있다. This structure is advantageous for signal connection in two packages on the package to create a semiconductor package stacked vertically (POP).

도 26은 도 25의 싱귤레이션 공정에 의해 제조가 완료된 본 발명의 제3 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지의 단면도이다. 26 is a fan using a lead frame according to the third embodiment of the present invention produced is completed by the singulation process of Figure 25 - a cross-sectional view of the semiconductor package out.

도 26을 참조하면, 본 발명의 제3 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지(340)는, 반도체 칩(도 23의 308)과, 상기 반도체 칩의 외곽을 감싸며 상기 반도체 칩과 동일 높이를 갖는 봉지재(도 23의 314A)와, 상기 봉지재 내부에 포함되며 봉지재를 상하 방향으로 관통하는 형태의 리드프레임 재질의 복수개의 신호리드(도 23의 302)와, 상기 반도체 칩의 본드패드와 상기 신호리드를 연결하는 재배선 금속패턴(324)과, 상기 재배선 금속패턴과 연결된 재배선 금속패드(326) 및 상기 재배선 금속패드(326)에 부착된 도전성 연결단자(328)를 포함하여 구성된다. Referring to Figure 26, a third embodiment fan with a lead frame according to the embodiment of the present invention out of the semiconductor package 340, the footprint of the semiconductor die (308 in FIG. 23) and the semiconductor chip surrounding the semiconductor chip and and the encapsulation material (314A in FIG. 23) having the same height, the sealing material is contained within the sealing material to the plurality of signal leads (302 in FIG. 23) in the form of a lead frame material penetrating in the vertical direction, the semiconductor chip cultivation for connecting the signal lead and the bonding pad line metal pattern 324 and the cultivation is associated with the re-wiring metal pattern line metal pad 326 and the rewiring metal pad 326, the conductive connecting terminal (328 attached to the ) it is configured to include a.

여기서 상기 신호리드(302)는 봉지재(314A) 내부에 별도의 비아 홀(via hole)이나 비아 콘택(via contact)을 형성하지 않고도 반도체 패키지의 상하를 관통하는 수직형 연결단자로 사용할 수 있다. The lead 302 the signal may be used as a vertical-type connector to pass through the top and bottom of the semiconductor package without forming a separate via hole (via hole) or via contact (via contact) the inner encapsulant (314A). 이러한 구조는 두 개의 반도체 패키지를 수직으로 쌓아 만드는 패키지 온 패키지(POP)에서 신호연결에 유리한 장점이 있다. This structure is advantageous for signal connection in two packages on the package to create a semiconductor package stacked vertically (POP).

도 27을 참조하면, 도 26에 도시된 리드프레임을 이용한 제1,2 패키지(340B, 340A)를 상하로 적층하여 패키지 온 패키지(POP)를 제조한 단면이다. Referring to Figure 27, the first and second package (340B, 340A) the cross-section are stacked up and down producing a package on package (POP) with the lead frame shown in Fig. 이때, 상기 제1 반도체 패키지(340B)의 신호리드 상부에 상부 금속패드(320)를 만들지 않을 수도 있다. At this time, the signal lead of the first upper semiconductor package (340B) can not make the upper metal pad 320. 또한 상기 제2 반도체 패키지(340A) 및 상기 제2 반도체 패키지(340B)는 상기 제2 반도체 패키지(340A)의 도전성 연결단자(328)에 의해 서로 물리적 및 전기적으로 연결되어 있다. In addition, the second semiconductor package (340A) and the second semiconductor package (340B) are connected physically and electrically to each other by a conductive connection terminal 328 of the second semiconductor package (340A). 상기 도전성 연결단자(328)가 솔더볼이나 솔더범프일 경우, 상부 금속패드(320) 및 하부 금속패드(326)에는 UBM이 더 형성될 수도 있다. The conductive connector 328 when the solder ball or solder bump, the upper metal pad 320 and the underlying metal pad 326, it may be further formed on the UBM.

상기 제1 반도체 패키지(340B)와 상기 제2 반도체 패키지(340A)는 서로 실질적으로 동일한 구조를 가지지만, 본 발명은 이에 한정되지 않고, 서로 다른 크기 및 기능을 가질 수도 있다. The first semiconductor package (340B) and the second semiconductor package (340A) will only have substantially the same structure as each other, the present invention is not limited to this, and may have a different size and function.

한편, 상기 제2 반도체 패키지(340A)에 상부 금속패드가 형성된 경우, 저항, 커패시터 등과 같은 수동소자(330)를 추가로 부착하여 패키지 온 패키지의 기능을 개선할 수 있다. On the other hand, the first case may be the top metal pads formed on a second semiconductor package (340A), by attaching an additional passive element 330, such as resistors, capacitors, to improve the functionality of the package on package.

100: 리드프레임, 102: 신호리드, 100: lead frames 102: signal leads,
104: 개구부, 106: 댐버 라인(damber line), 104: opening, 106: daembeo line (damber line),
108: 반도체 칩, 110: 본드 패드, 108: semiconductor chip, 110: bonding pad,
112: 제1 베이스, 114: 봉지재, 112: first base, 114: sealing material,
116: 패널, 118: 제2 베이스, 116: panel, 118: second base,
122: 재배선 금속패턴, 124: 절연막, 122: metal wiring pattern, 124: insulating film,
126: 도전성 연결단자. 126: conductive connector. 128: 절단부. 128: cutout.

Claims (21)

  1. 삭제 delete
  2. 삭제 delete
  3. 삭제 delete
  4. 삭제 delete
  5. 중앙에 반도체 칩이 안착될 수 있는 개구부가 마련되고 주변에 복수개의 신호리드를 포함하고 상기 신호리드에는 하프 에칭에 의한 돌출부가 마련된 스트립 상태의 리드프레임을 준비하는 단계; The step of providing an opening that may be a semiconductor chip mounted in the center and comprises a plurality of signal leads around to prepare a lead frame of a strip state the projections provided by the half-etching, the signal lead;
    상기 리드프레임을 제1 베이스에 부착하고, 상기 리드프레임의 개구부를 통해 상기 제1 베이스 위에 반도체 칩을 탑재하는 단계; Attaching the lead frame to the first base, and mounting the semiconductor chip over the first base through the opening of the lead frame;
    상기 리드프레임의 돌출부 및 상기 반도체 칩의 밑면만을 외부로 노출시키는 몰딩 공정을 진행하고, 상기 제1 베이스를 제거하는 단계; Step to proceed with the molding process of the bottom of the only exposed to the outside of the protrusions and the semiconductor chip of the lead frame, and removing the first base;
    상기 제1 베이스를 제거한 후, 상기 돌출부가 형성된 반대면 전체에 절연막 패턴을 형성하여 상기 리드프레임의 신호리드 및 반도체 칩의 본드 패드를 외부로 노출하는 단계; After removal of the first base, the method comprising exposing to the outside the bond pads of the signal lead and the semiconductor chip of the lead frame to form an insulating layer pattern on the entire opposite surface on which the projecting portion is formed;
    상기 리드프레임의 신호리드 및 반도체 칩의 본드 패드를 연결하는 하부 금속패턴을 형성하는 단계; Forming a lower metal pattern connecting the bond pads of the signal lead and the semiconductor chip of the lead frame;
    상기 하부 금속패턴이 형성된 결과물 전면에 절연막 패턴을 형성하고 상기 하부 금속패턴과 연결되고 절연막 패턴에 의해 외부로 노출된 하부 금속패드를 형성하는 단계; Forming an insulating film pattern on the front output of the lower metal pattern is formed and connected to the lower metal pattern is formed to the lower metal pad exposed to the outside by the insulation film pattern;
    상기 하부 금속패드 위에 도전성 연결단자를 부착하는 단계; Attaching a conductive connecting terminals on the lower metal pad; And
    상기 리드프레임 스트립에서 단위 반도체 패키지를 분리함과 동시에 개개의 신호라인을 분리하는 싱귤레이션 공정을 진행하는 단계를 포함하는 것을 특징으로 하는 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법. The lead frame and at the same time to remove the unit from the semiconductor package using the lead frame strip fan characterized in that it comprises the step of proceeding a singulation process to separate individual signals line-out semiconductor package-producing method.
  6. 청구항 5에 있어서, The method according to claim 5,
    상기 리드프레임의 돌출부 및 상기 반도체 칩의 밑면만을 외부로 노출시키는 몰딩 공정을 진행하는 방법은, How to only the underside of the projection and the semiconductor chip of the lead frame the molding process proceeds to expose to outside,
    봉지재를 상기 리드프레임의 돌출부 및 반도체 칩의 밑면을 덮도록 몰딩하는 단계; The method comprising molding a sealing material so as to cover the underside of the projection and the semiconductor chip of the lead frame; And
    상기 리드프레임의 돌출부 및 반도체 칩의 밑면이 노출되도록 상기 봉지재를 연마하는 단계를 포함하는 것을 특징으로 하는 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법. Pan using the lead frame comprises a step of polishing said encapsulation material such that the bottom of the exposure of the projecting portion and the semiconductor chip of the lead frame-method-out semiconductor package manufacturing.
  7. 청구항 5에 있어서, The method according to claim 5,
    상기 리드프레임의 돌출부 및 상기 반도체 칩의 밑면만을 노출시키는 몰딩 공정 후, 상기 제1 베이스를 제거하기 전에, After the molding step of protrusions and only exposed bottom surface of the semiconductor chip of the lead frame, before removing the first base,
    상기 노출된 리드프레임의 돌출부에 상부 금속패드를 형성하는 단계를 더 진행하는 것을 특징으로 하는 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법. Out semiconductor package manufacturing method - a fan using a lead frame according to claim 1, further proceed with the steps of forming the upper metal pad on the projecting portion of the lead frame exposed.
  8. 청구항 5 또는 청구항 7에 있어서 The method according to claim 5 or claim 7
    상기 싱귤레이션 공정 후에, After the singulation process,
    상기 싱귤레이션이 진행된 두 개의 반도체 패키지를 상기 도전성 연결단자를 이용하여 상하로 탑재하여 패키지 온 패키지(POP)를 제조하는 단계를 더 진행하는 것을 특징으로 하는 것을 특징으로 하는 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법. Pan using a lead frame according to claim, characterized in that the method further proceed to the step of mounting to the top and bottom using two said semiconductor packages conductive connector is the singulation advanced manufacturing a package on package (POP) - Out how semiconductor package manufacturing.
  9. 청구항 8에 있어서, The method according to claim 8,
    상기 패키지 온 패키지에서 상부 반도체 패키지의 상부 금속패드 위에 수동소자를 탑재하는 단계를 더 진행하는 것을 특징으로 하는 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법. The package-on fan using a lead frame according to claim 1, further proceeds to steps for mounting the passive element on an upper metal pads of the semiconductor package on the upper package-out semiconductor package-producing method.
  10. 중앙에 반도체 칩이 안착될 수 있는 개구부가 마련되고 주변에 신호리드가 하프 에칭에 의한 돌출부의 형태로 마련된 스트립 상태의 리드프레임을 준비하는 단계; The step of providing an opening that may be a semiconductor chip mounted in the center and ready states the strip lead frames arranged in the form of a projection of the signal lead around the half-etching;
    상기 리드프레임을 제1 베이스에 부착하고, 상기 리드프레임의 개구부를 통해 상기 제1 베이스 위에 반도체 칩을 탑재하는 단계; Attaching the lead frame to the first base, and mounting the semiconductor chip over the first base through the opening of the lead frame;
    상기 반도체 칩 및 리드프레임을 완전히 밀봉하는 봉지재를 형성하는 단계; Forming a sealing material which completely seals the semiconductor chip and the lead frame;
    상기 봉지재와 함께 상기 리드프레임에서의 신호리드를 제외한 부분인 하프 에칭부를 연마하여 상기 신호리드를 분리하여 노출시키고 상기 제1 베이스를 제거하는 단계; A step of polishing with the sealing material of the half etching areas other than the signal leads in the lead frame portion is exposed by separating the signal leads, removing the first base;
    상기 제1 베이스를 제거한 후, 상기 제1 베이스가 제거된 방향의 전면에 절연막 패턴을 형성하여 상기 리드프레임의 신호리드 및 반도체 칩의 본드패드를 노출시키는 단계; After removal of the first base, the method comprising: the first base is formed by an insulation film pattern on a front surface of the pull-out direction exposes the bond pads of the signal lead and the semiconductor chip of the lead frame;
    상기 리드프레임의 신호리드 및 반도체 칩의 본드 패드를 연결하는 하부 금속패턴을 형성하는 단계; Forming a lower metal pattern connecting the bond pads of the signal lead and the semiconductor chip of the lead frame;
    상기 하부 금속패턴이 형성된 결과물 전면에 절연막 패턴을 형성하고 상기 하부 금속패턴과 연결되고 절연막 패턴에 의해 외부로 노출된 하부 금속패드를 형성하는 단계; Forming an insulating film pattern on the front output of the lower metal pattern is formed and connected to the lower metal pattern is formed to the lower metal pad exposed to the outside by the insulation film pattern;
    상기 하부 금속패드 위에 도전성 연결단자를 부착하는 단계; Attaching a conductive connecting terminals on the lower metal pad; And
    상기 리드프레임 스트립에서 단위 반도체 패키지를 분리하는 싱귤레이션 공정을 진행하는 단계를 포함하는 것을 특징으로 하는 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법. Pan using the lead frame comprises a step of proceeding a singulation process to separate the semiconductor unit package from the lead frame strip-out semiconductor package-producing method.
  11. 청구항 10에 있어서, The method according to claim 10,
    상기 리드프레임 및 상기 반도체 칩을 상기 제1 베이스에 부착하는 방법은, How to attach the lead frame and the semiconductor chip to the first base,
    상기 리드프레임의 돌출부가 아래로 향하고, 상기 반도체 칩에서 회로부가 형성된 활성영역이 아래로 향하도록 부착하는 것을 특징으로 하는 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법. Heading down the projecting portion of the lead frame, a fan using the lead frame, characterized in that the active region is formed in the semiconductor circuit chip attached facing down-out semiconductor package-producing method.
  12. 청구항 10에 있어서, The method according to claim 10,
    상기 봉지재 및 리드프레임의 하프 에칭부를 연마하여 상기 신호리드를 분리하는 방법은, Method for separating the signal read by grinding a half-etched portion of the sealing material and the leadframe,
    중앙에 탑재된 반도체 칩의 밑면도 함께 연마하는 것을 특징으로 하는 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법. Pan using the lead frame, characterized in that for polishing the underside also with a semiconductor chip mounted on a central-out semiconductor package-producing method.
  13. 청구항 10에 있어서, The method according to claim 10,
    상기 봉지재 및 리드프레임의 하프 에칭부를 연마하여 상기 신호리드를 분리하여 노출시키는 단계 후, 상기 제1 베이스를 제거하는 단계 전에, After exposing to separate the signal lead polished half-etching portion of the sealing material and a lead frame, prior to the step of removing said first base,
    상기 노출된 신호리드 위에 상부 금속패드를 형성하는 단계를 더 진행하는 것을 특징으로 하는 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법. Using the lead frame according to claim 1, further proceed with the steps of forming the upper metal pad on the exposed signal lead fan-out semiconductor package-producing method.
  14. 청구항 13에 있어서, The method according to claim 13,
    상기 싱귤레이션 공정 후에, After the singulation process,
    상기 싱귤레이션이 진행된 두 개의 반도체 패키지를 상기 도전성 연결단자를 이용하여 상하로 탑재하여 패키지 온 패키지(POP)를 제조하는 단계를 더 진행하는 것을 특징으로 하는 것을 특징으로 하는 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법. Pan using a lead frame according to claim, characterized in that the method further proceed to the step of mounting to the top and bottom using two said semiconductor packages conductive connector is the singulation advanced manufacturing a package on package (POP) - Out how semiconductor package manufacturing.
  15. 청구항 14에 있어서, The method according to claim 14,
    상기 패키지 온 패키지에서 상부 반도체 패키지의 상부 금속패드 위에 수동소자를 탑재하는 단계를 더 진행하는 것을 특징으로 하는 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법. The package-on fan using a lead frame according to claim 1, further proceeds to steps for mounting the passive element on an upper metal pads of the semiconductor package on the upper package-out semiconductor package-producing method.
  16. 삭제 delete
  17. 반도체 칩; A semiconductor chip;
    상기 반도체 칩의 외곽을 감싸며, 상기 반도체 칩과 동일 높이를 갖는 봉지재; The encapsulant having the semiconductor chip and the same height surrounding the periphery of the semiconductor chip;
    상기 봉지재 내부에 위치하며 봉지재를 상하 방향으로 관통하는 형태의 리드프레임 재질의 복수개의 신호리드; The sealing material located in the interior and a plurality of signal leads of the lead frame in the form of material that passes through the encapsulation material in the vertical direction;
    상기 반도체 칩의 본드패드와 상기 신호리드를 연결하는 재배선 금속패턴; Grown to connect the signal leads and the bond pads of the semiconductor chip, a metal wire pattern;
    상기 재배선 금속패턴과 연결된 재배선 금속패드; Re-wiring and metal pads connected to the metal wiring pattern; And
    상기 재배선 금속패드에 부착된 도전성 연결단자를 구비하는 것을 특징으로 하는 리드프레임을 이용한 팬-아웃 반도체 패키지. Pan using the lead frame, characterized in that it comprises a conductive connector is attached to the wiring metal pad-out semiconductor package.
  18. 청구항 17에 있어서, The method according to claim 17,
    상기 팬-아웃 반도체 패키지는, The fan-out semiconductor package,
    상기 재배선 금속패턴과 연결되는 반대 방향의 신호리드에 형성된 상하 연결형 상부 금속패드를 더 구비하는 것을 특징으로 하는 리드프레임을 이용한 팬-아웃 반도체 패키지. The wiring formed on the signal lead of the opposite direction is connected with the metal pattern down the fan using a lead frame according to claim 1, further comprising a metal pad connected upper-out semiconductor package.
  19. 청구항 17에 기재된 제1 반도체 패키지; The first semiconductor package as set forth in claim 17; And
    상기 제1 반도체 패키지 위에 도전성 연결단자를 통해 탑재되고, 청구항 17에 기재된 제2 반도체 패키지를 구비하는 것을 특징으로 하는 패키지 온 패키지(POP). The first package on the package is mounted through a conductive connecting terminals on the semiconductor package, comprising the second semiconductor package as set forth in claim 17 (POP).
  20. 청구항 19에 있어서, The method according to claim 19,
    상기 제1 및 제2 반도체 패키지는, The first and the second semiconductor package,
    상기 재배선 금속패턴과 연결되는 반대 방향의 신호리드에 형성된 상하 연결형 상부 금속패드를 더 구비하는 것을 특징으로 하는 패키지 온 패키지(POP). The upper and lower wiring formed in a signal lead in the opposite direction is connected with the metal pattern package according to claim 1, further comprising a metal pad on the top, connected package (POP).
  21. 청구항 19에 있어서, The method according to claim 19,
    상기 제2 반도체 패키지는 상기 제1 반도체 패키지와 동일 구조를 갖는 것을 특징으로 하는 패키지 온 패키지(POP). The second semiconductor package, wherein the package on the package comprising the same structure of the first semiconductor package (POP).
KR1020110113649A 2011-11-03 2011-11-03 Method of manufacturing fan-out semiconductor package using lead frame, semiconductor package thereof, and package on package thereof KR101297015B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110113649A KR101297015B1 (en) 2011-11-03 2011-11-03 Method of manufacturing fan-out semiconductor package using lead frame, semiconductor package thereof, and package on package thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110113649A KR101297015B1 (en) 2011-11-03 2011-11-03 Method of manufacturing fan-out semiconductor package using lead frame, semiconductor package thereof, and package on package thereof
PCT/KR2011/009049 WO2013065895A1 (en) 2011-11-03 2011-11-25 Method for manufacturing a fanout semiconductor package using a lead frame, and semiconductor package and package-on-package for same

Publications (2)

Publication Number Publication Date
KR20130048810A KR20130048810A (en) 2013-05-13
KR101297015B1 true KR101297015B1 (en) 2013-08-14

Family

ID=48192223

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110113649A KR101297015B1 (en) 2011-11-03 2011-11-03 Method of manufacturing fan-out semiconductor package using lead frame, semiconductor package thereof, and package on package thereof

Country Status (2)

Country Link
KR (1) KR101297015B1 (en)
WO (1) WO2013065895A1 (en)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5592055B2 (en) 2004-11-03 2014-09-17 テッセラ,インコーポレイテッド Improvement of the laminated packaging
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101128063B1 (en) 2011-05-03 2012-04-23 테세라, 인코포레이티드 Package-on-package assembly with wire bonds to encapsulation surface
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
CN105659379B (en) * 2013-08-29 2018-09-21 罗伯特·博世有限公司 Molded lead frame having an embedded die package
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010039537A (en) * 1999-10-15 2001-05-15 마이클 디. 오브라이언 semiconductor package and its manufacturing method
JP2005294443A (en) 2004-03-31 2005-10-20 Sony Corp Semiconductor device and its manufacturing method
JP2010073893A (en) 2008-09-18 2010-04-02 Shinko Electric Ind Co Ltd Semiconductor device and production process thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010039537A (en) * 1999-10-15 2001-05-15 마이클 디. 오브라이언 semiconductor package and its manufacturing method
JP2005294443A (en) 2004-03-31 2005-10-20 Sony Corp Semiconductor device and its manufacturing method
JP2010073893A (en) 2008-09-18 2010-04-02 Shinko Electric Ind Co Ltd Semiconductor device and production process thereof

Also Published As

Publication number Publication date
KR20130048810A (en) 2013-05-13
WO2013065895A1 (en) 2013-05-10

Similar Documents

Publication Publication Date Title
US6906415B2 (en) Semiconductor device assemblies and packages including multiple semiconductor devices and methods
JP3436254B2 (en) Lead frame and a method of manufacturing the same
CN103325779B (en) A method of manufacturing a microelectronic package
US7799611B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7573136B2 (en) Semiconductor device assemblies and packages including multiple semiconductor device components
US7915084B2 (en) Method for making a stacked package semiconductor module having packages stacked in a cavity in the module substrate
KR101076598B1 (en) Stacked semiconductor package assembly having hollowed substrate
JP4416760B2 (en) Stacked package module
US7919875B2 (en) Semiconductor device with recess portion over pad electrode
US7312519B2 (en) Stacked integrated circuit package-in-package system
KR100930841B1 (en) Multi-column lead frame
KR100265563B1 (en) Ball grid array package and fabricating method thereof
EP2852974B1 (en) Method of making a substrate-less stackable package with wire-bond interconnect
US20020027297A1 (en) Semiconductor package
US20040259288A1 (en) Multichip packages with exposed dice
US8878353B2 (en) Structure for microelectronic packaging with bond elements to encapsulation surface
US7545048B2 (en) Stacked die package
US20020121650A1 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
KR101037246B1 (en) Multi Chip Leadframe Package
US8247896B2 (en) Stacked semiconductor device and fabrication method for same
KR101722264B1 (en) Integrated circuit devices and semiconductor device package with through-body conductive vias, and methods of making semiconductor device
US20040106229A1 (en) Methods for assembling multiple semiconductor devices
US7224045B2 (en) Leadless type semiconductor package, and production process for manufacturing such leadless type semiconductor package
US7485491B1 (en) Secure digital memory card using land grid array structure
KR100727889B1 (en) Semiconductor module with a semiconductor stack, and methods for its production

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160729

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 6