KR101289796B1 - 회로 기판 및 그 제조 방법 - Google Patents
회로 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101289796B1 KR101289796B1 KR1020080063622A KR20080063622A KR101289796B1 KR 101289796 B1 KR101289796 B1 KR 101289796B1 KR 1020080063622 A KR1020080063622 A KR 1020080063622A KR 20080063622 A KR20080063622 A KR 20080063622A KR 101289796 B1 KR101289796 B1 KR 101289796B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- etching
- lead line
- pad
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 135
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052737 gold Inorganic materials 0.000 claims abstract description 28
- 239000010931 gold Substances 0.000 claims abstract description 28
- 239000002253 acid Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000000203 mixture Substances 0.000 claims description 17
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 claims description 15
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 claims description 15
- XFXPMWWXUTWYJX-UHFFFAOYSA-N Cyanide Chemical compound N#[C-] XFXPMWWXUTWYJX-UHFFFAOYSA-N 0.000 claims description 8
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 8
- 239000002245 particle Substances 0.000 claims description 6
- DKNPRRRKHAEUMW-UHFFFAOYSA-N Iodine aqueous Chemical compound [K+].I[I-]I DKNPRRRKHAEUMW-UHFFFAOYSA-N 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 abstract description 26
- 229910052759 nickel Inorganic materials 0.000 abstract description 13
- 239000010410 layer Substances 0.000 description 179
- 238000000034 method Methods 0.000 description 22
- 239000000243 solution Substances 0.000 description 22
- 239000010408 film Substances 0.000 description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 14
- 229910052802 copper Inorganic materials 0.000 description 13
- 239000010949 copper Substances 0.000 description 13
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 11
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 10
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 10
- 229910017604 nitric acid Inorganic materials 0.000 description 10
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 239000011259 mixed solution Substances 0.000 description 6
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonium chloride Substances [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 4
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 4
- 235000011114 ammonium hydroxide Nutrition 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 3
- 229910001431 copper ion Inorganic materials 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- MNWBNISUBARLIT-UHFFFAOYSA-N sodium cyanide Chemical compound [Na+].N#[C-] MNWBNISUBARLIT-UHFFFAOYSA-N 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 239000003637 basic solution Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000003755 preservative agent Substances 0.000 description 1
- 230000002335 preservative effect Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 235000011149 sulphuric acid Nutrition 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/067—Etchants
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
- H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/025—Abrading, e.g. grinding or sand blasting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
도전막을 용이하게 식각할 수 있도록, 본 발명은 절연성 기판상에 금속으로 패드부 및 상기 패드부와 연결되는 리드 라인부를 형성하는 단계, 상기 패드부 및 리드 라인부상에 니켈을 함유하는 제1 도전층 및 상기 제1 도전층상에 형성되고 금을 함유하는 제2 도전층을 구비하는 도전층을 형성하는 단계, 상기 도전층의 영역 중 상기 리드 라인부에 대응되는 영역을 노출하도록 상기 도전층상에 식각 마스크를 형성하는 단계, 상기 식각 마스크에 의하여 노출된 상기 리드 라인부의 영역과 상기 리드 라인부에 대응되는 상기 도전층의 영역을 산을 포함하는 식각 용액으로 식각하는 단계 및 상기 식각 마스크를 제거하는 단계를 포함하는 회로 기판 제조 방법을 제공한다.
Description
본 발명은 회로 기판 제조 방법에 관한 것으로 더 상세하게는 도전막을 용이하게 식각할 수 있는 회로 기판 제조 방법에 관한 것이다.
각종 전자 제품은 다수의 부품을 필요로 한다. 소형의 전자 부품은 통상적으로 회로 기판에 장착된다. 회로 기판은 절연체를 포함하는 기판상에 도전막을 형성하고, 도전막에 회로 패턴을 형성하여 제조된다 회로 기판은 내층 회로가 형성된 베이스 기판, 층간 절연층, 외층 회로층, 레지스트층등을 포함한다.
회로 기판은 반도체등과의 연결을 위하여 노출된 도전막을 포함한다. 도전막은 구리 등을 포함할 수 있으나 그러한 경우 구리가 부식되거나 산화되기 쉬워서 구리위에 니켈을 도금한 후에 금을 박막으로 도금하게 된다.
회로 기판에 일정 패턴을 형성하는 경우에 포토 리소그래피법 등을 이용하여 금을 포함하는 도전막을 식각하게 된다. 특히 전해 도금을 하기 위하여 전압이 인가되는 리드 라인부를 식각하는 에치백 공정을 수행하는 경우에 도전막을 식각하는 공정은 회로 기판의 품질에 영향을 끼치게 된다. 그러나 금, 니켈 및 구리등과 같 은 다양한 금속을 포함하는 도전막을 식각하는 것이 용이하지 않다.
또한 도전막을 식각하는 과정에서 이물질이 발생하거나 과식각되기도 하고 식각이 덜 되는 경우가 발생하여 회로 기판의 품질을 향상하는 데 한계가 있었다.
본 발명은 도전막을 용이하게 식각할 수 있는 회로 기판 제조 방법을 제공할 수 있다.
본 발명은 절연성 기판상에 금속으로 패드부 및 상기 패드부와 연결되는 리드 라인부를 형성하는 단계, 상기 패드부 및 리드 라인부상에 니켈을 함유하는 제1 도전층 및 상기 제1 도전층상에 형성되고 금을 함유하는 제2 도전층을 구비하는 도전층을 형성하는 단계, 상기 도전층의 영역 중 상기 리드 라인부에 대응되는 영역을 노출하도록 상기 도전층상에 식각 마스크를 형성하는 단계, 상기 식각 마스크에 의하여 노출된 상기 리드 라인부의 영역과 상기 리드 라인부에 대응되는 상기 도전층의 영역을 산을 포함하는 식각 용액으로 식각하는 단계 및 상기 식각 마스크를 제거하는 단계를 포함하는 회로 기판 제조 방법을 개시한다.
본 발명의 다른 측면에 따르면 절연성 기판상에 금속으로 제1 패드부, 제2 패드부 및 상기 제1 패드부와 연결되는 리드 라인부를 형성하는 단계, 상기 제2 패드부를 덮도록 레지스트를 형성하는 단계, 상기 제1 패드부 및 리드 라인부상에 니켈을 함유하는 제1 도전층 및 상기 제1 도전층상에 형성되고 금을 함유하는 제2 도 전층을 구비하는 도전층을 형성하는 단계, 상기 레지스트를 제거하는 단계, 상기 제2 패드부, 상기 도전층의 영역 중 상기 제1 패드부에 대응되는 영역을 덮도록 식각 마스크를 형성하는 단계, 상기 식각 마스크에 의하여 노출된 상기 도전층의 영역과 상기 리드 라인부를 산을 포함하는 식각 용액으로 식각하는 단계, 상기 식각 마스크를 제거하는 단계 및 상기 제1 패드부상에 OSP 처리 하는 단계를 포함하는 회로 기판 제조 방법을 개시한다.
본 발명에 있어서 상기 도전층은 전해 도금법으로 형성하는 단계를 포함할 수 있다.
본 발명에 있어서 상기 식각 용액은 질산과 황산의 혼합액 또는 질산과 염산의 혼합액을 포함할 수 있다.
본 발명에 있어서 상기 식각단계는 요오드-요오드화 칼륨을 이용하여 상기 제2 도전층을 식각하는 단계 및 산을 이용하여 상기 제1 도전층을 식각하는 단계를 포함하고, 상기 산은 염화동(CuCl2), 염화철(FeCl3), H2SO4 와 H2O2의 혼합물, Na2(SO4)2 및 NH4(SO4)2로 이루어지는 군으로부터 선택된 어느 하나를 포함할 수 있다.
본 발명에 있어서 상기 식각단계는 시안화물을 이용하여 상기 제2 도전층을 식각하는 단계 및 산을 이용하여 상기 제1 도전층을 식각하는 단계를 포함하고, 상기 산은 염화동(CuCl2), 염화철(FeCl3), H2SO4 와 H2O2의 혼합물, Na2(SO4)2 및 NH4(SO4)2로 이루어지는 군으로부터 선택된 어느 하나를 포함할 수 있다.
본 발명에 있어서 상기 시안화물은 KCN 및 NaCN을 포함할 수 있다.
본 발명에 있어서 상기 식각단계는 알루미나 입자를 상기 제2 도전층의 표면과 마찰하도록 하여 상기 제2 도전층에 상기 제1 도전층이 노출되도록 홀을 형성하는 단계 및 산을 이용하여 상기 제1 도전층을 식각하는 단계를 포함하고, 상기 산은 염화동(CuCl2),염화철(FeCl3), H2SO4 와 H2O2의 혼합물, Na2(SO4)2 및 NH4(SO4)2로 이루어지는 군으로부터 선택된 어느 하나를 포함할 수 있다.
본 발명에 관한 회로 기판 제조 방법은 도전막을 용이하게 식각 할 수 있다.
도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
이하 첨부된 도면들에 도시된 본 발명에 관한 실시예를 참조하여 본 발명의 구성 및 작용을 상세히 설명한다.
도 1 내지 도 8은 본 발명의 일 실시예에 관한 회로 기판 제조 방법을 순차적으로 도시한 단면도 및 평면도들이다.
도면을 차례대로 참조하면서 본 발명의 일 실시예에 관한 회로 기판 제조 방법을 순차적으로 설명하기로 한다.
도 1을 참조하면 기판(101)상에 리드 라인부(111) 및 패드부(112)를 형성한다. 기판(101)은 절연성 물질로 형성한다. 기판(101)은 수지와 같은 유연성이 있는 소재를 포함할 수 있다.
패드부(112) 및 리드 라인부(111)는 동일한 소재로 형성한다. 리드 라인부(111)및 패드부(112)는 구리를 포함할 수 있다. 기판(101)상에 구리막을 형성한 후에 마스크를 이용하여 패터닝하여 리드 라인부(111)및 패드부(112)를 동시에 형성할 수 있다.
리드 라인부(111)는 패드부(112)와 연결되어 있다. 리드 라인부(111)를 통하여 외부에서 전압이 인가될 수 있다.
도 2는 도 1의 A방향에서 본 평면도이다. 패드부(112)에 연결된 리드 라인부(111)는 기판(101)의 일단까지 연장된다. 이는 추후에 리드 라인부(111)에 전압을 용이하게 인가하기 하기 위함이다. 도시하지 않았으나 리드 라인부(111)가 기판(101)의 일단까지 연장되지 않을 수도 있다.
도 2에는 패드부(112)가 사각형의 형태이나 본 발명은 이에 한정되지 않는다. 패드부(112)는 원형의 평면 형태를 가질 수도 있다. 패드부(112)는 복수 개가 형성될 수 있다. 또한 복수 개의 패드부(112)는 각각 하나의 리드 라인부(111)에 연결될 수도 있고 복수의 패드부(112)에 공통으로 연결되도록 리드 라인부(111)를 형성하는 것도 가능하다.
상술한 공정이 완료된후 도 3을 참조하면 도전층(120)을 형성한다. 도전층(120)은 단일층으로 형성될 수 있고 복수의 층으로 형성할 수 있다. 도전층(120) 의 최외곽 즉 도전층(120)의 부분 중 외부와 접하는 가장 바깥쪽에는 금을 함유하도록 한다. 본 실시예의 도전층(120)은 두 개의 층을 포함한다. 도전층(120)은 제1 도전층(121) 및 제2 도전층(122)을 포함할 수 있다. 제1 도전층(121)은 니켈을 포함하고 제2 도전층(122)은 금을 포함할 수 있다.
도전층(120)은 전해 도금법을 이용하여 형성할 수 있다. 리드 라인부(111)를 통하여 전압을 인가하여 니켈과 금을 순차적으로 도금하여 도전층(120)을 형성할 수 있다. 도전층(120)은 리드 라인부(111)와 패드부(112)상에 형성되고 리드 라인부(111)와 패드부(112)와 동일한 패턴으로 적층된다.
그 다음으로 도 4를 참조하면 도전층(120)상에 식각 마스크(130)를 형성한다. 식각 마스크(130)는 도전층(120)의 영역 중 리드 라인부(111)에 대응되는 부분을 노출하도록 형성된다. 도전층(120)의 영역 중 패드부(112)에 대응되는 부분은 식각 마스크(130)로 덮는다. 또한 패드부(112)의 측면 및 패드부 측면(112)과 연결되는 도전층(120)의 측면도 식각 마스크(130)로 덮는다.
도 5를 참조하면 식각 마스크(130)로 덮이지 않은 도전층(120)의 부분 및 리드 라인부(111)를 식각 용액으로 식각한다. 도전층(120)을 형성하고 나서는 회로의 단락을 방지하기 위하여 리드 라인부(111)를 제거하기 위함이다.
식각 단계에서 요오드-요오드화 칼륨 용액을 이용하여 식각 마스크(130)로 덮이지 않은 제2 도전층(122)의 영역을 식각한다. 제2 도전층(122)을 식각하고 나서 염화동(CuCl2), 염화철(FeCl3), H2SO4 와 H2O2의 혼합물, Na2(SO4)2 및 NH4(SO4)2로 이루어지는 군으로부터 선택된 어느 하나를 포함하는 용액으로 제1 도전층(121)을 식각한다. 이 때 제2 도전층(122)의 식각 영역에 대응되는 제1 도전층(121)의 영역을 식각한다. 결과적으로 제1 도전층(121) 및 제2 도전층(122)의 영역 중 리드 라인부(111)에 대응되는 영역을 식각하게 된다.
제1 도전층(121)을 식각하는 단계에서 그 하부의 리드 라인부(111)도 동시에 식각한다. 제1 도전층(121)을 식각하는 데 사용되는 상술한 물질은 니켈 및 구리를 모두 식각할 수 있기 때문에 제1 도전층(121)과 리드 라인부(111)를 동시에 식각할 수 있다.
본 발명의 식각 단계는 이에 한정되지 않는다. 식각 단계의 다른 변형예에서는 시안화물을 이용하여 식각 마스크(130)로 덮이지 않은 제2 도전층(122)의 영역을 식각한다. 시안화물은 KCN 및 NaCN을 포함할 수 있다.
제2 도전층(122)을 식각하고 나서 염화동(CuCl2), 염화철(FeCl3), H2SO4 와 H2O2의 혼합물, Na2(SO4)2 및 NH4(SO4)2로 이루어지는 군으로부터 선택된 어느 하나를 포함하는 용액으로 제1 도전층(121)을 식각한다.
식각 단계의 또 다른 변형예는 알루미나(Al2O3) 입자를 제2 도전층(122)의 표면과 마찰하는 단계를 포함한다. 알루미나를 제2 도전층(122)상부에 분사하여 제2 도전층(122)의 표면에 스크래치를 발생한다. 나아가 금을 포함하는 제2 도전층(122)에 핀홀과 같은 미세한 홀들이 생성되도록 한다. 이러한 홀들은 제1 도전층(121)과 연결되도록 형성된다.
알루미나의 입자는 50um 내지 100um의 직경을 갖는 것이 바람직하다.
그리고 나서 염화동(CuCl2), 염화철(FeCl3), H2SO4 와 H2O2의 혼합물, Na2(SO4)2 및 NH4(SO4)2로 이루어지는 군으로부터 선택된 어느 하나를 포함하는 용액으로 제1 도전층(121)을 식각한다. 제2 도전층(122)에 생긴 미세한 홀들을 통하여 상술한 용액들이 침투한다. 침투한 용액은 제1 도전층(121)을 식각한다. 또한 제1 도전층(121)하부의 리드 라인부(111)도 동시에 식각하게 된다.
제1 도전층(121) 및 리드 라인부(111)가 식각되어 제거되면 제2 도전층(122)하부가 비게 되어 제2 도전층(122)은 쉽게 박리된다. 이를 통하여 별도의 식각 용액 없이도 제2 도전층(122)을 용이하게 제거할 수 있다.
제2 도전층(122)을 식각하기 위한 식각 용액을 필요로 하지 않으므로 별도의 식각 용기를 필요로 하지 않는다.
또한 리드 라인부(111), 제1 도전층(121) 및 제2 도전층(122)을 식각하기 위한 식각액의 종류를 최소화한다. 식각액을 이용한 식각작업을 최소화하여 각 층 별로 식각 속도가 차이가 나는 것을 방지할 수 있다. 각 층 별 식각 속도가 차이가 나면 각 층의 식각 단면이 불규칙하게 된다. 특히 최하부층인 리드 라인부(111)가 과식각 되면 상부의 제1 도전층(121) 및 제2 도전층(122)이 함몰되기 쉽다.
그러나 본 실시예는 식각액을 이용한 제2 도전층(122)의 식각 작업을 생략하여 각 층의 식각 단면이 직선 또는 완만한 곡선의 형태를 갖도록 할 수 있다.
식각 단계의 또 다른 변형예에서 질산과 황산의 혼합액을 사용하여 식각 마 스크(130)로 덮이지 않은 제2 도전층(122)의 영역, 그 하부의 제1 도전층(121)의 영역 및 리드 라인부(111)을 식각한다. 이 경우 질산과 황산의 비는 1:3으로 할 수 있다.
또한 질산과 염산의 혼합액을 사용하여 식각 마스크(130)로 덮이지 않은 제2 도전층(122)의 영역, 그 하부의 제1 도전층(121)의 영역 및 리드 라인부(111)을 식각한다. 이 경우 질산과 염산의 비는 1:3으로 할 수 있다.
한 가지의 혼합액으로 제2 도전층(122), 제1 도전층(121) 및 리드 라인부(111)를 동시에 식각하므로 공정을 단축하는 효과가 있다. 또한 리드 라인부(111), 제1 도전층(121) 및 제2 도전층(122)을 식각하기 위한 식각액의 종류를 최소화하여 식각속도 차이에 따른 각 층의 오버 에치를 방지할 수 있다.
즉 종류가 다른 식각액을 이용하지 않고 한 가지의 용액으로 식각 작업을 진행하여 각 층이 불균일하게 식각되는 것을 최소화할 수 있다. 이를 통하여 각 층의 식각 단면이 직선 또는 완만한 곡선의 형태를 갖도록 할 수 있다.
종래에 리드 라인부(111)를 제거하는 에치백 공정은 레이저 조사 방법을 이용할 수 있었다. 그러나 레이저 조사 방법을 이용할 경우 미세 패턴의 정확성을 확보하기 힘들고 레이저 조사 단면에 피식각재의 잔존물이 남아 불량을 발생하였다.
또한 염기성 용액인 암모니아를 사용하여 리드 라인부(111)를 제거할 수 있었다. 구리를 포함하는 리드 라인부(111)에 드라이 필름 등으로 마스킹을 한 후에 패드부(112)상에 니켈 및 금을 도금하여 도전층(120)을 형성하고 나서 드라이 필름을 제거하고 리드 라인부(111)를 암모니아로 식각하였다.
이 경우 암모니아로 리드 라인부(111)를 식각하는 과정에서 식각된 리드 라인부(111)의 구리 이온들이 암모니아 용액에서 재석출될 수 있다. 구리 이온이 금을 포함하는 도전층(120)상에 재석출되면 도전층(120)의 표면의 전기적 특성이 저하된다. 결과적으로 도전층(120)과 반도체 부품등을 전기적으로 연결하는 경우에 접촉 불량을 발생한다.
그래서 추가적으로 도전층(120)의 표면을 세정하는 공정을 필요로 한다. 또한 구리 이온이 암모니아 용액에서 석출되어 암모니아 용액의 농도를 계속적으로 유지하기가 힘들어 식각 공정의 관리가 용이하지 않았다.
그러나 본 발명은 암모니아 용액을 사용하지 않고 전술한 다양한 용액을 이용하여 리드 라인부(111)등을 제거한다. 그러므로 구리가 암모니아에서 석출되는 문제를 방지할 수 있다. 또한 리드 라인부(111)를 제거하는 경우에는 패드부(112)에 대응되는 영역은 식각 마스크(130)로 덮이므로 도전층(120)상에 오염이 발생하는 것을 방지할 수 있다. 그러므로 도전층(120)의 표면을 세정하는 별도의 공정을 필요로 하지 않는다.
도 6은 도 5의 B를 확대한 도면이다. 도 6을 참조하면 식각 단계후에 패드부(112), 제1 도전층(121) 및 제2 도전층(122)의 단면을 도시하고 있다. 상술한 실시예들의 식각 방법을 사용하면 구리와 니켈의 식각 속도를 유사하게 조절할 수 있다. 이를 통하여 패드부(112)와 제1 도전층(121)의 식각 단면이 서로 완만한 형태로 연결되도록 할 수 있다.
또한 제2 도전층(122)도 그 하부의 제1 도전층(121)과 유사한 식각 속도를 갖게 하여 식각 단면을 완만한 형태를 갖게 할 수 있다. 종래에는 하부의 패드부(112)가 그 상부의 제1 도전층(121)보다 식각 속도가 빨라 제1 도전층(121)의 하부에 패드부(112)가 식각되어 부분적으로 비게 되는 경우가 있었다. 이 경우 상부에서 압력을 가할 경우 제1 도전층(121)이 함몰되게 되고 회로 기판의 전기적 불량을 발생하였다. 그러나 본 발명은 패드부(112)와 제1 도전층 및 제2 도전층의 식각속도를 유사하게 조절하여 식각 단면이 서로 연결되도록 할 수 있다.
도 7을 참조하면 식각 마스크(130)를 제거하여 회로 기판(100)을 제조한 것을 도시하고 있다. 도 8은 도 7의 C방향에서 본 평면도이다. 회로 기판(100)은 기판(101), 패드부(112), 패드부(112)상에 형성된 제1 도전층(121) 및 제2 도전층(122)을 포함한다. 회로 기판(100)의 단락을 방지하기 위하여 리드 라인부(111)는 제거된다.
도 9 내지 19는 본 발명의 제2 실시예에 관한 회로 기판 제조 방법을 순차적으로 도시한 단면도 및 평면도들이다. 설명의 편의를 위하여 전술한 실시예와 상이한 점을 중심으로 설명하기로 한다.
도 10을 참조하면 기판(201)상에 리드 라인부(211), 제1 패드부(212) 및 제2패드부(213)를 형성한다. 기판(101)은 절연성 물질로 형성한다. 기판(201)은 수지와 같은 유연성이 있는 소재를 포함할 수 있다.
제1 패드부(212), 제2 패드부(213) 및 리드 라인부(211)는 동일한 소재로 형성한다. 리드 라인부(211), 제1 패드부(212) 및 제2 패드부(213)는 구리를 포함할 수 있다. 기판(201)상에 구리막을 형성한 후에 마스크를 이용하여 패터닝하여 리드 라인부(211), 제1 패드부(212) 및 제2 패드부(213)를 동시에 형성한다.
리드 라인부(211)는 제1 패드부(211)와 연결되어 있다. 리드 라인부(111)를 통하여 외부에서 전압이 인가될 수 있다. 제2 패드부(212)는 제1 패드부(211)와 연결되지 않아도 상관없다.
도 10은 도 9의 D방향에서 본 평면도이다. 제1 패드부(212)에 연결된 리드 라인부(211)는 기판(201)의 일단까지 연장된다. 도 10에는 제1 패드부(212)가 사각형의 형태이고, 제2 패드부(213)는 원형의 형태를 갖고 있으나 본 발명은 이에 한정되지 않는다. 제1 패드부(212) 및 제2 패드부(213)의 형태는 공정 조건 및 사용하고자 하는 분야에 따라 다양한 평면 형태를 가질 수도 있으며 제1 패드부(212) 및 제2 패드부(213)의 평면 형태는 동일하거나 상이할 수 있다.
제1 패드부(211) 및 제2 패드부(212)는 복수 개가 형성될 수 있다. 도 10에는 한 개의 제1 패드부(212)에 한 개의 리드 라인부(211)가 연결되어 있는 것이 도시되어 있다. 그러나 복수 개의 제1 패드부(211)에 공통으로 연결되도록 리드 라인부(211)를 형성하는 것도 가능하다.
또한 도 10에는 제1 패드부(212)와 제2 패드부(213)가 동일 평면에 형성되었으나 서로 다른 평면에 형성되어 회로 기판의 다양한 분야에 사용할 수 있다.
그 다음으로 도 11을 참조하면 레지스트(215)를 형성한다. 제2 패드부(213)를 덮도록 레지스트(215)를 형성한다. 레지스트(215)는 제2 패드부(213)을 완전히 덮도록 충분한 두께와 폭을 갖도록 형성한다. 다만 리드 라인부(211)와 제1 패드부(212)상에 형성되지 않도록 주의한다. 레지스트(215)는 추후에 도전층이 형성될 때 제2 패드부(213)을 보호하는 역할을 하기만 하면 그 재료에 제한이 없다.
그 다음에 도 12를 참조하면 도전층(220)을 형성한다. 도전층(220)은 한 개의 층으로 형성할 수 있고 복수의 층으로 형성할 수 있다. 도전층(220)의 최외곽층 즉 가장 바깥쪽에는 금을 함유하도록 한다. 본 실시예에서는 도전층(220)을 2개의 층으로 형성한다. 도전층(220)은 제1 도전층(221) 및 제2 도전층(222)을 포함한다. 제1 도전층(221)은 니켈을 포함하고 제2 도전층(222)은 금을 포함한다.
도전층(220)은 전해 도금법을 이용하여 형성할 수 있다. 리드 라인부(211)를 통하여 전압을 인가하여 니켈과 금을 순차적으로 도금하여 도전층(220)을 형성할 수 있다. 도전층(220)은 리드 라인부(211)와 패드부(212)상에 형성되고 리드 라인부(211)와 제1 패드부(212)와 동일한 패턴으로 적층된다.
그 다음으로 도 13을 참조하면 레지스트(215)를 박리한다. 결과적으로 제2 패드부(213)상에는 도전층이 존재하지 않고, 제1 패드부(212)와 리드 라인부(211)상에만 도전층(220)이 존재하게 된다.
그 다음에 도 14를 참조하면 식각 마스크(230)를 형성한다. 식각 마스크(130)는 도전층(220)의 영역 중 리드 라인부(211)에 대응되는 부분을 노출하도록 형성된다. 즉 식각 마스크(230)는 제2 패드부(213)를 덮도록 형성된다. 그리고 식각 마스크(230)는 도전층(220)의 영역 중 제1 패드부(212)에 대응되는 부분을 덮도록 형성된다.
그 다음으로 도 15를 참조하면 식각 마스크(230)로 덮이지 않은 도전층(220)의 부분 및 리드 라인부(211)를 식각 용액으로 식각한다. 도전층(220)을 형성하고 나서는 회로의 단락을 방지하기 위하여 리드 라인부(211)를 제거하기 위함이다.
식각 단계에서 요오드-요오드화 칼륨 용액을 이용하여 식각 마스크(230)로 덮이지 않은 제2 도전층(222)의 영역을 식각한다. 제2 도전층(222)을 식각하고 나서 염화동(CuCl2), 염화철(FeCl3), H2SO4 와 H2O2의 혼합물, Na2(SO4)2 및 NH4(SO4)2로 이루어지는 군으로부터 선택된 어느 하나를 포함하는 용액으로 제1 도전층(221)을 식각한다. 제2 도전층(222)의 식각 영역에 대응되는 제1 도전층(221)의 영역을 식각한다. 결과적으로 제1 도전층(221) 및 제2 도전층(222)의 영역 중 리드 라인부(211)에 대응되는 영역을 식각하게 된다.
제1 도전층(221)을 식각하는 단계에서 그 하부의 리드 라인부(211)도 동시에식각한다.
본 발명의 식각 단계는 이에 한정되지 않는다. 식각 단계의 다른 변형예에서는 시안화물을 이용하여 식각 마스크(230)로 덮이지 않은 제2 도전층(222)의 영역을 식각한다. 시안화물은 KCN 및 NaCN을 포함할 수 있다.
제2 도전층(222)을 식각하고 나서 염화동(CuCl2),염화철(FeCl3), H2SO4 와 H2O2의 혼합물, Na2(SO4)2 및 NH4((SO4)2로 이루어지는 군으로부터 선택된 어느 하나를 포함하는 용액으로 제1 도전층(221)을 식각한다.
식각 단계의 또 다른 변형예는 알루미나(Al2O3) 입자를 제2 도전층(222)의 표면과 마찰하는 단계를 포함한다. 알루미나를 제2 도전층(222)에 분사하여 제2 도전층(222)의 표면에 스크래치를 발생한다. 나아가 금을 포함하는 제2 도전층(222) 에 핀홀과 같은 미세한 홀들이 생성한다. 이러한 홀들은 제1 도전층(221)과 연결되도록 형성된다.
그리고 나서 염화동(CuCl2),염화철(FeCl3), H2SO4 와 H2O2의 혼합물, Na2(SO4)2 및 NH4((SO4)2로 이루어지는 군으로부터 선택된 어느 하나를 포함하는 용액으로 제1 도전층(221)을 식각한다. 제2 도전층(222)에 생긴 미세한 홀들을 통하여 상술한 용액들이 침투한다. 침투한 용액은 제1 도전층(221)을 식각한다. 또한 제1 도전층(221)하부의 리드 라인부(211)도 동시에 식각하게 된다. 구체적인 효과 등에 대한 설명은 전술한 실시예와 동일하므로 생략한다.
식각 단계의 또 다른 변형예에서 질산과 황산의 혼합액을 사용하여 식각 마스크(230)로 덮이지 않은 제2 도전층(222)의 영역, 그 하부의 제1 도전층(221)의 영역 및 리드 라인부(211)을 식각한다. 이 경우 질산과 황산의 비는 1:3으로 할 수 있다.
또한 질산과 염산의 혼합액을 사용하여 식각 마스크(230)로 덮이지 않은 제2 도전층(222)의 영역, 그 하부의 제1 도전층(221)의 영역 및 리드 라인부(211)을 식각한다. 이 경우 질산과 염산의 비는 1:3으로 할 수 있다. 한 가지의 혼합액으로 제2 도전층(222), 제1 도전층(221) 및 리드 라인부(211)를 동시에 식각하므로 공정을 단축하는 효과가 있다.
기타 구체적인 효과 등에 대한 설명은 전술한 실시예와 동일하므로 생략한다.
도 16은 도 15의 E를 확대한 도면이다. 도 16을 참조하면 식각 단계후에 제1 패드부(212), 제1 도전층(221) 및 제2 도전층(222)의 단면을 도시하고 있다. 상술한 용액들을 사용하면 구리와 니켈의 식각 속도를 유사하게 조절할 수 있다. 이를 통하여 제1 패드부(212)와 제1 도전층(221)의 식각 단면이 서로 완만한 형태로 연결되도록 할 수 있다.
또한 제2 도전층(222)도 그 하부의 제1 도전층(221)과 유사한 식각 속도를 갖게 하여 식각 단면이 완만한 형태로 연결되도록 할 수 있다. 기타 자세한 설명은 전술한 실시예와 동일하므로 생략하기로 한다.
그 다음으로 도 17을 참조하면 식각 마스크(230)를 제거한 것을 도시하고 있다. 제1 패드부(212)상에는 도전층(220)이 형성되어 있고, 제2 패드부(213)상에는 도전층(220)이 형성되지 않았다. 도 18을 참조하면 제2 패드부(240)상에 OSP처리면(240)을 형성한다. OSP(organic solderbility preservative)는 수용성 산화방지 물질로 제2 패드부(213)상에 도포되어 산화를 방지한다. OSP는 구리상에서만 선택적으로 도포되는 특성을 가지므로 제2 패드부(213)상의 표면에 용이하게 OSP처리면(240)을 형성할 수 있다.
도 19는 도 18의 F방향에서 본 평면도이다. 회로 기판(200)은 기판(201), 제1 패드부(212), 제1 패드부(212)상에 형성된 제1 도전층(221) 및 제2 도전층(222)및 제2 패드부(213)를 포함한다. 회로 기판(200)의 단락을 방지하기 위하여 리드 라인부(211)는 제거된다. 제2 패드부(213)상에는 OSP처리면(240)이 형성된다. 본 실시예에 의한 제조 방법으로 다른 표면을 갖는 패드부를 갖는 회로 기판(200)을 형성하는 것이 가능하다.
즉 제1 패드부(212)상에는 도전층(220)을 형성하고, 제2 패드부(213)상에는 OSP처리면(240)을 용이하게 형성할 수 있다.
도 1 내지 도 8은 본 발명의 일 실시예에 관한 회로 기판 제조 방법을 순차적으로 도시한 단면도 및 평면도들이다.
도 9 내지 19는 본 발명의 제2 실시예에 관한 회로 기판 제조 방법을 순차적으로 도시한 단면도 및 평면도들이다.
<도면의 주요부분에 대한 부호의 간단한 설명>
100: 회로 기판 101, 201: 기판
111, 211: 리드 라인부 112: 패드부
120, 220: 도전층 121, 221: 제1 도전층
122, 222: 제2 도전층 130: 식각 마스크
212: 제1 패드부 213: 제2 패드부
215: 레지스트 230: 식각 마스크
240: OSP처리면
Claims (13)
- 삭제
- 삭제
- 삭제
- 절연성 기판상에 금속으로 패드부 및 상기 패드부와 연결되는 리드 라인부를 형성하는 단계;상기 패드부 및 리드 라인부상에 배치되고 최외곽에 금을 함유하는 도전층을 형성하는 단계;상기 도전층의 영역 중 상기 리드 라인부에 대응되는 영역을 노출하도록 상기 도전층상에 식각 마스크를 형성하는 단계;상기 식각 마스크에 의하여 노출된 상기 리드 라인부의 영역과 상기 리드 라인부에 대응되는 상기 도전층의 영역을 산을 포함하는 식각 용액으로 식각하는 단계; 및상기 식각 마스크를 제거하는 단계를 포함하며,상기 도전층은 제1 도전층 및 상기 제1 도전층상에 형성되고 금을 함유하는 제2 도전층을 구비하고,상기 식각단계는 요오드-요오드화 칼륨을 이용하여 상기 제2 도전층을 식각하는 단계 및 산을 이용하여 상기 제1 도전층을 식각하는 단계를 포함하고, 상기 산은 염화동(CuCl2), 염화철(FeCl3), H2SO4 와 H2O2의 혼합물, Na2(SO4)2 및 NH4(SO4)2로 이루어지는 군으로부터 선택된 어느 하나를 포함하는 회로 기판 제조 방법.
- 절연성 기판상에 금속으로 패드부 및 상기 패드부와 연결되는 리드 라인부를 형성하는 단계;상기 패드부 및 리드 라인부상에 배치되고 최외곽에 금을 함유하는 도전층을 형성하는 단계;상기 도전층의 영역 중 상기 리드 라인부에 대응되는 영역을 노출하도록 상기 도전층상에 식각 마스크를 형성하는 단계;상기 식각 마스크에 의하여 노출된 상기 리드 라인부의 영역과 상기 리드 라인부에 대응되는 상기 도전층의 영역을 산을 포함하는 식각 용액으로 식각하는 단계; 및상기 식각 마스크를 제거하는 단계를 포함하며,상기 도전층은 제1 도전층 및 상기 제1 도전층상에 형성되고 금을 함유하는 제2 도전층을 구비하고,상기 식각단계는 시안화물을 이용하여 상기 제2 도전층을 식각하는 단계 및 산을 이용하여 상기 제1 도전층을 식각하는 단계를 포함하고, 상기 산은 염화동(CuCl2), 염화철(FeCl3), H2SO4 와 H2O2의 혼합물, Na2(SO4)2 및 NH4(SO4)2로 이루어지는 군으로부터 선택된 어느 하나를 포함하는 회로 기판 제조 방법.
- 절연성 기판상에 금속으로 패드부 및 상기 패드부와 연결되는 리드 라인부를 형성하는 단계;상기 패드부 및 리드 라인부상에 배치되고 최외곽에 금을 함유하는 도전층을 형성하는 단계;상기 도전층의 영역 중 상기 리드 라인부에 대응되는 영역을 노출하도록 상기 도전층상에 식각 마스크를 형성하는 단계;상기 식각 마스크에 의하여 노출된 상기 리드 라인부의 영역과 상기 리드 라인부에 대응되는 상기 도전층의 영역을 산을 포함하는 식각 용액으로 식각하는 단계; 및상기 식각 마스크를 제거하는 단계를 포함하며,상기 도전층은 제1 도전층 및 상기 제1 도전층상에 형성되고 금을 함유하는 제2 도전층을 구비하고,상기 식각단계는 알루미나 입자를 상기 제2 도전층의 표면과 마찰하도록 하여 상기 제2 도전층에 상기 제1 도전층이 노출되도록 홀을 형성하는 단계 및 산을 이용하여 상기 제1 도전층을 식각하는 단계를 포함하고, 상기 산은 염화동(CuCl2),염화철(FeCl3), H2SO4 와 H2O2의 혼합물, Na2(SO4)2 및 NH4(SO4)2로 이루어지는 군으로부터 선택된 어느 하나를 포함하는 회로 기판 제조 방법.
- 삭제
- 삭제
- 삭제
- 절연성 기판상에 금속으로 제1 패드부, 제2 패드부 및 상기 제1 패드부와 연결되는 리드 라인부를 형성하는 단계;상기 제2 패드부를 덮도록 레지스트를 형성하는 단계;상기 패드부 및 리드 라인부상에 배치되고 최외곽에 금을 함유하는 도전층을 형성하는 단계;상기 레지스트를 제거하는 단계;상기 제2 패드부, 상기 도전층의 영역 중 상기 제1 패드부에 대응되는 영역을 덮도록 식각 마스크를 형성하는 단계;상기 식각 마스크에 의하여 노출된 상기 도전층의 영역과 상기 리드 라인부를 산을 포함하는 식각 용액으로 식각하는 단계;상기 식각 마스크를 제거하는 단계; 및상기 제1 패드부상에 OSP 처리하는 단계를 포함하며,상기 도전층은 제1 도전층 및 상기 제1 도전층상에 형성되고 금을 함유하는 제2 도전층을 구비하고,상기 식각단계는 요오드-요오드화 칼륨을 이용하여 상기 제2 도전층을 식각하는 단계 및 산을 이용하여 상기 제1 도전층을 식각하는 단계를 포함하고, 상기 산은 염화동(CuCl2), 염화철(FeCl3), H2SO4 와 H2O2의 혼합물, Na2(SO4)2 및 NH4(SO4)2로 이루어지는 군으로부터 선택된 어느 하나를 포함하는 회로 기판 제조 방법.
- 절연성 기판상에 금속으로 제1 패드부, 제2 패드부 및 상기 제1 패드부와 연결되는 리드 라인부를 형성하는 단계;상기 제2 패드부를 덮도록 레지스트를 형성하는 단계;상기 패드부 및 리드 라인부상에 배치되고 최외곽에 금을 함유하는 도전층을 형성하는 단계;상기 레지스트를 제거하는 단계;상기 제2 패드부, 상기 도전층의 영역 중 상기 제1 패드부에 대응되는 영역을 덮도록 식각 마스크를 형성하는 단계;상기 식각 마스크에 의하여 노출된 상기 도전층의 영역과 상기 리드 라인부를 산을 포함하는 식각 용액으로 식각하는 단계;상기 식각 마스크를 제거하는 단계; 및상기 제1 패드부상에 OSP 처리하는 단계를 포함하며,상기 도전층은 제1 도전층 및 상기 제1 도전층상에 형성되고 금을 함유하는 제2 도전층을 구비하고,상기 식각단계는 시안화물을 이용하여 상기 제2 도전층을 식각하는 단계 및 산을 이용하여 상기 제1 층을 식각하는 단계를 포함하고, 상기 산은 염화동(CuCl2),염화철(FeCl3), H2SO4 와 H2O2의 혼합물, Na2(SO4)2 및 NH4(SO4)2로 이루어지는 군으로부터 선택된 어느 하나를 포함하는 회로 기판 제조 방법.
- 절연성 기판상에 금속으로 제1 패드부, 제2 패드부 및 상기 제1 패드부와 연결되는 리드 라인부를 형성하는 단계;상기 제2 패드부를 덮도록 레지스트를 형성하는 단계;상기 패드부 및 리드 라인부상에 배치되고 최외곽에 금을 함유하는 도전층을 형성하는 단계;상기 레지스트를 제거하는 단계;상기 제2 패드부, 상기 도전층의 영역 중 상기 제1 패드부에 대응되는 영역을 덮도록 식각 마스크를 형성하는 단계;상기 식각 마스크에 의하여 노출된 상기 도전층의 영역과 상기 리드 라인부를 산을 포함하는 식각 용액으로 식각하는 단계;상기 식각 마스크를 제거하는 단계; 및상기 제1 패드부상에 OSP 처리하는 단계를 포함하며,상기 도전층은 제1 도전층 및 상기 제1 도전층상에 형성되고 금을 함유하는 제2 도전층을 구비하고,상기 식각단계는 알루미나 입자를 상기 제2 도전층의 표면과 마찰하도록 하여 상기 제2 도전층에 상기 제1 도전층이 노출되도록 홀을 형성하는 단계 및 산을 이용하여 상기 제1 도전층을 식각하는 단계를 포함하고, 상기 산은 염화동(CuCl2),염화철(FeCl3), H2SO4 와 H2O2의 혼합물, Na2(SO4)2 및 NH4(SO4)2로 이루어지는 군으로부터 선택된 어느 하나를 포함하는 회로 기판 제조 방법.
- 삭제
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080063622A KR101289796B1 (ko) | 2008-07-01 | 2008-07-01 | 회로 기판 및 그 제조 방법 |
| US12/492,382 US8431029B2 (en) | 2008-07-01 | 2009-06-26 | Circuit board and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080063622A KR101289796B1 (ko) | 2008-07-01 | 2008-07-01 | 회로 기판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100003634A KR20100003634A (ko) | 2010-01-11 |
| KR101289796B1 true KR101289796B1 (ko) | 2013-07-26 |
Family
ID=41463477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080063622A KR101289796B1 (ko) | 2008-07-01 | 2008-07-01 | 회로 기판 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8431029B2 (ko) |
| KR (1) | KR101289796B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104640361A (zh) * | 2013-11-06 | 2015-05-20 | 周海梅 | 一种铝基电路板防直接蚀刻掉油的制作方法 |
| CN105390440B (zh) * | 2015-10-29 | 2018-05-29 | 中国电子科技集团公司第四十一研究所 | 一种对软介质基板进行刻蚀形成电路的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060098759A (ko) * | 2005-03-07 | 2006-09-19 | 삼성전기주식회사 | 보드 온 칩 볼 그리드 어레이 기판 및 그 제조방법 |
| KR20080042012A (ko) * | 2006-11-08 | 2008-05-14 | 산요덴키가부시키가이샤 | 소자 탑재용 기판, 그 제조 방법, 반도체 모듈 및 휴대기기 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3964666A (en) * | 1975-03-31 | 1976-06-22 | Western Electric Company, Inc. | Bonding contact members to circuit boards |
| US4941134A (en) * | 1988-04-01 | 1990-07-10 | Arc Sonics Inc. | Sonic generator |
| TWI220781B (en) * | 2003-04-28 | 2004-09-01 | Advanced Semiconductor Eng | Multi-chip package substrate for flip-chip and wire bonding |
| KR20040106979A (ko) | 2003-06-10 | 2004-12-20 | 서재환 | 인쇄회로기판 제작방법 |
| US20080156654A1 (en) * | 2006-08-08 | 2008-07-03 | Joseph Wang | Identification Based On Compositionally Encoded Nanostructures |
| US7354336B1 (en) * | 2006-10-12 | 2008-04-08 | Pratt & Whitney Canada Corp. | Abrading tool and method for refurbishing electrical connector pin contacts |
| US7595553B2 (en) * | 2006-11-08 | 2009-09-29 | Sanyo Electric Co., Ltd. | Packaging board and manufacturing method therefor, semiconductor module and mobile apparatus |
| US8049324B1 (en) * | 2007-05-03 | 2011-11-01 | Maxim Integrated Products, Inc. | Preventing access to stub traces on an integrated circuit package |
-
2008
- 2008-07-01 KR KR1020080063622A patent/KR101289796B1/ko active IP Right Grant
-
2009
- 2009-06-26 US US12/492,382 patent/US8431029B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060098759A (ko) * | 2005-03-07 | 2006-09-19 | 삼성전기주식회사 | 보드 온 칩 볼 그리드 어레이 기판 및 그 제조방법 |
| KR20080042012A (ko) * | 2006-11-08 | 2008-05-14 | 산요덴키가부시키가이샤 | 소자 탑재용 기판, 그 제조 방법, 반도체 모듈 및 휴대기기 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100000776A1 (en) | 2010-01-07 |
| US8431029B2 (en) | 2013-04-30 |
| KR20100003634A (ko) | 2010-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102569171B (zh) | 改善冠状缺陷的线路结构及其制作方法 | |
| US10134666B2 (en) | Package substrate, method for fabricating the same, and package device including the package substrate | |
| TWI772480B (zh) | 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板 | |
| KR20110015991A (ko) | 인쇄회로기판 및 그 제조 방법 | |
| KR101289796B1 (ko) | 회로 기판 및 그 제조 방법 | |
| US9460986B2 (en) | Method of manufacturing semiconductor package substrate with limited use of film resist and semiconductor package substrate manufactured using the same | |
| JP2006100631A (ja) | 配線基板及びその製造方法 | |
| JP6217465B2 (ja) | 配線構造の作製方法、配線構造、及びこれを用いた電子機器 | |
| JP2011014644A (ja) | 配線基板およびその製造方法 | |
| US9549465B2 (en) | Printed circuit board and method of manufacturing the same | |
| JP4599132B2 (ja) | プリント基板の製造方法およびプリント基板 | |
| US9041166B2 (en) | Manufacturing method of circuit structure | |
| CN104798452B (zh) | 使用零底切技术在印刷电路板上形成触垫的方法与构件 | |
| US20190350084A1 (en) | Printed circuit board structure and method of forming the same | |
| KR20130101198A (ko) | 범프가 형성된 반도체 패키지 기판의 제조방법 및 그 제조방법에 의해 제조된 반도체 패키지 기판 | |
| JP2007329325A (ja) | 配線基板の製造方法 | |
| US7517785B2 (en) | Electronic interconnects and methods of making same | |
| KR100576652B1 (ko) | 양면 배선기판의 제조방법 | |
| KR20150083401A (ko) | 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판 | |
| US20220285251A1 (en) | Semiconductor package substrate and method of manufacturing the same, and semiconductor package and method of manufacturing the same | |
| KR101407494B1 (ko) | 전도성 패턴 형성방법 및 전도성 패턴이 형성된 구조물 | |
| JP2005129665A (ja) | 半導体装置およびその製造方法 | |
| KR100976202B1 (ko) | 인쇄회로기판 제조방법 | |
| JP2015207678A (ja) | 配線基板の製造方法 | |
| US20110151273A1 (en) | Laminate for printed circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160701 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170703 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180627 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190625 Year of fee payment: 7 |