KR101278711B1 - Apparatus and method for plating semiconductor wafers - Google Patents
Apparatus and method for plating semiconductor wafers Download PDFInfo
- Publication number
- KR101278711B1 KR101278711B1 KR1020130015800A KR20130015800A KR101278711B1 KR 101278711 B1 KR101278711 B1 KR 101278711B1 KR 1020130015800 A KR1020130015800 A KR 1020130015800A KR 20130015800 A KR20130015800 A KR 20130015800A KR 101278711 B1 KR101278711 B1 KR 101278711B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor wafer
- plating
- jig
- cleaning
- tank
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
- H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
- H01L21/67057—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing with the semiconductor substrates being dipped in baths or vessels
Abstract
Description
본 발명의 일 실시예는 반도체 웨이퍼 도금 장치 및 이를 이용한 도금 방법에 관한 것이다.One embodiment of the present invention relates to a semiconductor wafer plating apparatus and a plating method using the same.
전기 도금 공정은 전기분해 원리를 이용하여 물체 표면을 다른 금속의 얇은 막으로 덮어씌우는 방법으로, 도금되는 물체와 도금하는 금속을 전해질 용액에 담근 후 두 물체 사이 전원장치를 연결하여 도금한다.The electroplating process uses an electrolysis principle to cover an object's surface with a thin film of another metal. The electroplating process is performed by immersing the object to be plated and the metal to be plated in an electrolyte solution and connecting a power supply device between the two objects.
일반적으로 반도체 공정에서 웨이퍼를 전해액에 침적시켜 웨이퍼는 음극으로, 도금 금속은 양극으로 대전하여, 전기 도금 공정을 수행된다. In general, in a semiconductor process, a wafer is deposited in an electrolyte solution, the wafer is charged with a cathode, and the plating metal is charged with an anode, and an electroplating process is performed.
여기서, 웨이퍼는 통상적으로 웨이퍼 지그에 고정되며, 도금 프로세스 중에 웨이퍼는 균일한 도금을 행하기 위해 회전된다.Here, the wafer is typically fixed to a wafer jig, and the wafer is rotated to perform uniform plating during the plating process.
본 발명의 일 실시예는 도금 공정 및 세척 고정이 일련의 자동화를 이뤄 도금 공정의 생산성(UPH)을 향상시킬 수 있고, 공정 장비의 소형화를 이룰 수 있는 반도체 웨이퍼 도금 장치 및 도금 방법을 제공한다.One embodiment of the present invention provides a semiconductor wafer plating apparatus and a plating method capable of improving the productivity (UPH) of the plating process and the miniaturization of the process equipment by performing a series of automated plating process and cleaning fixing.
또한, 본 발명의 일 실시예는 반도체 웨이퍼의 일면에 증착되는 Au합금을 Sn-Pb계열의 합금으로 대체하여, 생산 원가를 절감할 수 있는 반도체 웨이퍼 도금 장치 및 도금 방법을 제공한다.In addition, an embodiment of the present invention provides a semiconductor wafer plating apparatus and plating method that can reduce the production cost by replacing the Au alloy deposited on one surface of the semiconductor wafer with an Sn-Pb-based alloy.
본 발명에 따른 반도체 웨이퍼 도금 장치는 반도체 웨이퍼를 고정하는 지그, 상기 지그를 척킹하여 상/하 및 좌/우로 안내하는 피딩부, 상기 피딩부 하단에 배치되어, 상기 반도체 웨이퍼에 도금을 행하는 도금조, 상기 도금조에 인접하게 배치되어, 상기 반도체 웨이퍼를 세척하는 세척조 및 상기 도금조에 전해액을 공급하는 전해액 탱크 및 상기 세척조에 세척액을 공급하는 세척액 탱크를 구비하는 탱크부를 포함하고, 상기 피딩부는 상기 반도체 웨이퍼에 음극을 인가하는 전류 인가부, 상기 지그를 척킹하는 척킹부 및 상기 척킹부에 토크를 전달하는 서보 모터를 포함한다.A semiconductor wafer plating apparatus according to the present invention includes a jig for fixing a semiconductor wafer, a feeding part for chucking the jig to guide up / down and left / right, and a plating bath disposed at a lower end of the feeding part to plate the semiconductor wafer. And a tank disposed adjacent to the plating bath, the tank including a cleaning tank for washing the semiconductor wafer, an electrolyte tank for supplying an electrolyte solution to the plating bath, and a cleaning solution tank for supplying a cleaning solution to the cleaning bath, wherein the feeding part is the semiconductor wafer. A current applying unit for applying a cathode to the chuck, the chucking unit for chucking the jig and a servo motor for transmitting torque to the chucking unit.
상기 도금조에는 주석-납(Sn-Pb) 도금 볼이 담겨 있어, 상기 반도체 웨이퍼에 주석-납 합금을 도금할 수 있다. 상기 지그는 상기 반도체 웨이퍼의 일면을 압박하는 다수의 컨택핀을 포함할 수 있다. 상기 전류 인가부는 상기 서보 모터의 토크를 전달받지 않으며, 상기 다수의 컨택핀과 전기적으로 연결될 수 있다. 상기 도금조는 상기 반도체 웨이퍼의 일면으로 질소 기포를 공급하는 기포관을 포함할 수 있다.The plating bath contains a tin-lead (Sn-Pb) plating ball, and thus the tin-lead alloy may be plated on the semiconductor wafer. The jig may include a plurality of contact pins pressing one surface of the semiconductor wafer. The current applying unit may not receive torque of the servo motor and may be electrically connected to the plurality of contact pins. The plating bath may include a bubble tube for supplying nitrogen bubbles to one surface of the semiconductor wafer.
본 발명에 따른 반도체 웨이퍼 도금 방법은 (a) 반도체 웨이퍼를 고정한 지그를 전해액 내에서 회전하고, 동시에 상기 반도체 웨이퍼의 일면으로 질소 기포를 공급하며 상기 반도체 웨이퍼를 도금하는 도금 단계, (b) 상기 지그를 회전하여 상기 반도체 웨이퍼에 묻은 전해액을 털어내는 전해액 제거 단계, (c) 제1온도의 세척액 내에서 상기 지그를 회전하며 상기 반도체 웨이퍼를 세척하는 제1단 세척 단계, (d) 상기 지그를 회전하며, 상기 제1온도보다 낮은 제2온도의 세척액과 질소 가스를 분사하여 상기 반도체 웨이퍼를 세척하는 제2단 세척 단계 및 (e) 상기 지그를 회전하며, 질소 가스를 분사하여 상기 반도체 웨이퍼를 건조하는 건조 단계를 포함한다. The semiconductor wafer plating method according to the present invention comprises: (a) a plating step of rotating a jig fixing a semiconductor wafer in an electrolyte solution and simultaneously supplying nitrogen bubbles to one surface of the semiconductor wafer and plating the semiconductor wafer, (b) the jig Removing the electrolyte to shake off the electrolyte on the semiconductor wafer by rotating the (c) the first stage washing step to wash the semiconductor wafer while rotating the jig in the cleaning solution of the first temperature, (d) rotating the jig And a second stage cleaning step of cleaning the semiconductor wafer by injecting a cleaning liquid and nitrogen gas at a second temperature lower than the first temperature, and (e) rotating the jig and drying the semiconductor wafer by spraying nitrogen gas. It includes a drying step.
상기 (b) 단계에서의 지그 회전 속도는 상기 (a) 단계에서의 지그 회전 속도보다 빠르고, 상기 (e) 단계, 상기 (d) 단계, 상기 (c) 단계 순으로 상기 지그 회전 속도가 빠를 수 있다.The jig rotational speed in step (b) is faster than the jig rotational speed in step (a), and the jig rotational speed may be faster in the order of (e), (d) and (c). have.
본 발명의 일 실시예는 도금 공정 및 세척 고정이 일련의 자동화를 이뤄 도금 공정의 생산성(UPH)을 향상시킬 수 있고, 공정 장비의 소형화를 이룰 수 있다.According to one embodiment of the present invention, the plating process and the washing fixation may be performed through a series of automation to improve the productivity (UPH) of the plating process, and to achieve miniaturization of the process equipment.
또한, 본 발명의 일 실시예는 반도체 웨이퍼의 일면에 증착되는 Au합금을 Sn-Pb계열의 합금으로 대체하여, 생산 원가를 절감할 수 있다.In addition, an embodiment of the present invention can replace the Au alloy deposited on one surface of the semiconductor wafer with an Sn-Pb-based alloy, thereby reducing the production cost.
도 1은 본 발명에 따른 반도체 웨이퍼 도금 장치를 도시한 사시도이다.
도 2a는 본 발명에 따른 반도체 웨이퍼 도금 장치의 지그를 도시한 사시도 이고, 도 2b는 본 발명에 따른 반도체 웨이퍼 도금 장치의 컨택핀을 도시한 단면도이다.
도 3a는 본 발명에 따른 반도체 웨이퍼 도금 장치의 피딩부를 도시한 측면도이고, 도 3b는 본 발명에 따른 반도체 웨이퍼 도금 장치의 피딩부를 도시한 사시도이고, 도 3c는 본 발명에 따른 반도체 웨이퍼 도금 장치의 도금조를 도시한 사시도이고, 도 3d는 본 발명에 따른 반도체 웨이퍼 도금 장치의 세척부를 도시한 사시도이고, 도 3e는 본 발명에 따른 반도체 웨이퍼 도금 장치의 탱크부를 도시한 사시도이다.
도 4a는 본 발명에 따른 반도체 웨이퍼 도금 방법을 도시한 흐름도이고, 도 4b는 본 발명에 따른 반도체 웨이퍼 도금 방법을 개략적으로 도시한 공정도이다.1 is a perspective view showing a semiconductor wafer plating apparatus according to the present invention.
Figure 2a is a perspective view showing a jig of a semiconductor wafer plating apparatus according to the present invention, Figure 2b is a cross-sectional view showing a contact pin of the semiconductor wafer plating apparatus according to the present invention.
Figure 3a is a side view showing a feeding portion of the semiconductor wafer plating apparatus according to the present invention, Figure 3b is a perspective view showing a feeding portion of the semiconductor wafer plating apparatus according to the present invention, Figure 3c is a semiconductor wafer plating apparatus of the present invention 3D is a perspective view showing a washing part of the semiconductor wafer plating apparatus according to the present invention, and FIG. 3E is a perspective view showing a tank part of the semiconductor wafer plating apparatus according to the present invention.
4A is a flowchart illustrating a semiconductor wafer plating method according to the present invention, and FIG. 4B is a process diagram schematically illustrating the semiconductor wafer plating method according to the present invention.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, so that those skilled in the art can easily carry out the present invention.
본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. 또한, 본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 더불어, 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 더욱이, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 단계, 동작, 부재, 요소, 수치 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 단계, 동작, 부재, 요소, 수치 및 /또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.As used herein, the term "and / or" includes any and all combinations of one or more of the listed items. In addition, the terminology used herein is for the purpose of describing particular embodiments only, and is not intended to be limiting of the invention. In addition, as used herein, the singular forms "a," "an," and "the" include plural referents unless the context clearly dictates otherwise. Furthermore, " comprise "and / or" comprising "as used herein specify the presence of stated steps, operations, elements, elements, numerical values and / But does not preclude the presence or addition of other steps, operations, elements, elements, numerical values and / or groups.
도 1은 본 발명에 따른 반도체 웨이퍼 도금 장치를 도시한 사시도이다.1 is a perspective view showing a semiconductor wafer plating apparatus according to the present invention.
본 발명의 일 실시예 따른 반도체 웨이퍼 도금 장치는 도 1을 참조하면, 바디(10), 컨트롤 박스(20), 조작판(30), 전원장치(40), 지그(50), 피딩부(100), 도금조(200), 세척조(300) 및 탱크부(400)를 포함한다.Referring to FIG. 1, a semiconductor wafer plating apparatus according to an exemplary embodiment of the present invention, a
상기 바디(10)는 일종의 렉장비로 구성되며 컨트롤 박스(20), 조작판(30), 전원장치(40), 지그(50), 피딩부(100), 도금조(200), 세척조(300) 및 탱크부(400)를 고정한다.The
상기 컨트롤 박스(20)는 전원장치(40), 피딩부(100), 도금조(200), 세척조(300) 및 탱크부(400)의 동작을 제어하며, 각각에 설치된 센서에서 측정되는 측정 데이터를 수렴한다.The
상기 조작판(30)에는 도금 공정의 작동을 제어하는, 작동 스위치가 설치되어 있다.The
상기 전원 장치(40)는 도금조(200) 내에서 전기 도금이 수행되도록, 후술할 반도체 웨이퍼 및 도금 볼을 각각 반대의 극성으로 대전한다.The
상기 지그(50)는 반도체 웨이퍼를 고정하며 피딩부(100)에 척킹(chucking)된다.The
다음은 도 2a 및 2b를 참조하여, 상기 지그(50)를 설명한다.Next, the
도 2a는 본 발명에 따른 반도체 웨이퍼 도금 장치의 지그를 도시한 사시도 이고, 도 2b는 본 발명에 따른 반도체 웨이퍼 도금 장치의 컨택핀을 도시한 단면도이다.Figure 2a is a perspective view showing a jig of a semiconductor wafer plating apparatus according to the present invention, Figure 2b is a cross-sectional view showing a contact pin of the semiconductor wafer plating apparatus according to the present invention.
본 발명의 일 실시예 따른 반도체 웨이퍼 도금 장치의 지그(50)는 도 2a을 참조하면, 플레이트(51), 링(52), 컨택핀(53), 힌지 부재(54) 및 고정 부재(55)를 포함한다.Referring to FIG. 2A, the
상기 플레이트(51)에 웨이퍼의 상면이 안착 되고, 상기 링(52)은 웨이퍼의 하면의 테두리를 향하도록 배치된다. The upper surface of the wafer is seated on the
상기 컨택핀(53)은 도 2a 및 도 2b를 참조하면, 상기 링(52)에 소정각도로 이격되어 각각 다수 개가 설치된다. 상기 컨택핀(53)은 통전 부재(53a), 밀폐 부재(53b) 및 쿠션 부재(53c)로 구성된다. 상기 통전 부재(53a)는 전원장치(40)에 전기적으로 연결되며, 음(-)극으로 반도체 웨이퍼를 대전시킨다. 상기 밀폐 부재(53b)는 탄성을 가지는 재질로, 통전 부재(53a)가 반도체 웨이퍼를 압박 시 통전 부재(53a)의 일측 단부를 감싸도록 형성된다. 상기 쿠션 부재(53c)는 탄성을 가지는 스프링으로 통전 부재(53a)의 타측 단부에 배치되며, 통전 부재(53a)가 웨이퍼를 압박 시 통전 부재(53a)에 쿠션을 제공한다.2A and 2B, a plurality of
상기 힌지 부재(54)는 플레이트(51)와 링(52)의 일측을 각각 결합하여, 플레이트(51)와 링(52)을 여닫는 게 가능케 한다. 상기 고정 부재(55)는 플레이트(51)와 링(52)의 타측을 고정하여, 플레이트(51)와 링(52) 사이에 웨이퍼를 견고히 고정한다.The
상기 피딩부(100)는 지그(50)를 척킹하고, 지그(50)를 상/하 및 좌/우로 안내한다.The
다음은 도 3a 및 3b를 참조하여, 상기 피딩부(100)를 설명한다.Next, the
도 3a는 본 발명에 따른 반도체 웨이퍼 도금 장치의 피딩부를 도시한 측면도이고, 도 3b는 본 발명에 따른 반도체 웨이퍼 도금 장치의 피딩부를 도시한 사시도이다.3A is a side view showing a feeding part of the semiconductor wafer plating apparatus according to the present invention, and FIG. 3B is a perspective view showing a feeding part of the semiconductor wafer plating apparatus according to the present invention.
본 발명에 따른 반도체 웨이퍼 도금 장치의 피딩부(100)는 도 1, 도 3a 및 도 3b를 참조하면, 이송 레일(101), 승강 실린더(102), 밀폐 커버(103), 서보 모터(110), 전류 인가부(120) 및 척킹부(130)를 포함한다.Referring to FIGS. 1, 3A, and 3B, the
상기 이송 레일(101)은 바디(10)의 상측에 배치되어, 척킹된 지그(50)를 좌/우로 이송한다. 즉, 상기 이송 레일(101)을 통해 지그(50)는 도금조(200)와 세척조(300) 사이로 이송된다.The
상기 승강 실린더(102)는 이송 레일(101)과 결합하여, 척킹된 지그(50)를 상/하로 이송한다. 즉, 상기 승강 실린더(102)를 통해 지그(50)는 도금조(200)와 세척조(300) 내부로 투입된다.The elevating
상기 밀폐 커버(103)는 전류 인가부(120)와 척킹부(130) 사이에 배치되며, 후술할 도금조(200)와 세척조(300)의 밀폐 패드에 결합하여, 도금조(200)와 세척조(300)의 내부를 밀폐한다.The
상기 서보 모터(110)는 컨트롤 박스(20)의 제어를 받아 회전하는 모터이며, 서보 모터(110)의 회전축에는 상기 척킹부(130)가 결합되어 있다.The
상기 전류 인가부(120)는 상기 전원장치(40)에 전기적으로 연결되며, 지그(50)에 배치된 컨택핀(53)의 통전 부재(53a)와 전기적으로 연결된다. 즉, 상기 전류 인가부(120)를 통하여, 웨이퍼(W)는 음(-)극으로 대전 된다. 여기서, 상기 전류 인가부(120)는 컨트롤 박스(20)의 제어를 받으며, 전원장치(40)와 연결되는 전선들의 꼬임을 방지하기 위하여 서보 모터(110)의 토크를 전달받지 않도록 고정 배치된다. 즉, 전류 인가부(120)는 고정되고, 서보 모터(110)의 회전축은 상기 고정된 전류 인가부(120)를 관통한다.The current applying
상기 척킹부(130)는 지그(50)를 척킹하며, 서보 모터(110)의 토크를 지그(50)에 전달한다.The
다음은 도 3c를 참조하여, 상기 도금조(200)를 설명한다.Next, the
도 3c는 본 발명에 따른 반도체 웨이퍼 도금 장치의 도금조를 도시한 사시도이다.3C is a perspective view illustrating a plating bath of a semiconductor wafer plating apparatus according to the present invention.
본 발명에 따른 반도체 웨이퍼 도금 장치의 도금조(200)는 전해액 공급 라인(210), 전해액 배수 라인(220), 오버플로우 라인(230), 밀폐 패드(240), 양극 커넥터(250), 바구니(260), 도금 볼(270) 및 기포관(280)을 포함한다.Plating
상기 전해액 공급 라인(210), 전해액 배수 라인(220) 및 오버플로우 라인(230)은 후술할 상기 탱크부(400)의 도금 탱크에 연결된다. 즉, 상기 탱크부(400)에 저장된 전해액은 도금조(200)의 전해액 공급 라인(210), 전해액 배수 라인(220) 및 오버플로우 라인(230)을 통하여, 공급, 배수 및 오버플로우시켜 순환된다. 여기서, 전해액은 후술할 탱크부(400)의 펌프 및 필터를 거친다.The
상기 밀폐 패드(240)는 도금조(200)의 상부 영역에서 지그(50)가 투입되는 홀의 테두리에 배치되며, 상기 밀폐 커버(103)와 결합하여 도금조(200) 내부를 밀폐 상태로 유지한다.The
상기 양극 커넥터(250)는 상기 도금 볼(270)을 양(+)극으로 대전 되도록 전원장치(40)에 전기적으로 연결된다. 결국, 웨이퍼(W)와 도금 볼(270) 사이에 적당한 전위차를 가함으로써, 웨이퍼(W) 표면에 도금 볼(270)의 이온(양이온)에서 환원된 금속이 석출되어 도금 피막이 형성된다.The
여기서, 상기 도금 볼(270)은 양극 커넥터(250)에 연결된 바구니(260)에 담겨 있으며, 양극으로 대전 된다. 본 발명에서 상기 도금 볼(270)은 주석-납(Sn-Pb) 계열의 합금을 이용한다. 일반적으로 웨이퍼의 뒷면에 도금되는 웨이퍼 백 메탈(Wafer Back Metal)은 스퍼터링(Sputtering) 방식을 이용한 금(Au) 증착층으로 형성된다. 따라서, 본 발명 반도체 웨이퍼의 일면에 증착되는 금(Au) 증착층을 주석-납(Sn-Pb) 계열의 도금으로 대체하므로 반도체 웨이퍼의 생산 원가를 절감할 수 있다.Here, the
상기 기포관(280)은 질소 공급 장치(미도시)에 일측이 연결되며, 타측은 웨이퍼(W)의 일면을 향하도록 배치된다. One side of the
상기 피딩부(100)를 통해 이송된 지그(50)가 도금조(200) 내로 투입되는 과정에서 웨이퍼(W)의 일면에는 불필요한 공기층(미도시)이 형성될 수 있다. 물론, 이러한 공기층이 형성된 영역에는 도금층이 형성되지 못하므로 이는 적절히 제거되어야 한다. 따라서 상기 기포관(280)을 통하여 공급되는 질소 기포는 웨이퍼(W)의 일면에 형성된 공기층을 전해액의 외부로 배출하는 역할을 수행한다.An unnecessary air layer (not shown) may be formed on one surface of the wafer W while the
다음은 도 3d를 참조하여, 상기 세척조(300)를 설명한다.Next, the
도 3d는 본 발명에 따른 반도체 웨이퍼 도금 장치의 세척조를 도시한 사시도이다.3D is a perspective view illustrating a cleaning tank of a semiconductor wafer plating apparatus according to the present invention.
본 발명에 따른 반도체 웨이퍼 도금 장치의 세척조(300)는 세척액 공급 라인(310), 세척액 배수 라인(320), 질소 공급 라인(330), 제트 라인(340), 오버플로우 라인(350) 및 밀폐 패드(260)를 포함한다.The
상기 세척액 공급 라인(310) 및 오버플로우 라인(350)은 후술할 상기 탱크부(400)의 세척 탱크에 연결된다. 즉, 상기 탱크부(400)에 저장된 세척액은 세척조(300)의 세척액 공급 라인(310) 및 오버플로우 라인(350)을 통하여, 공급, 배수 및 오버플로우시켜 순환된다. 여기서, 세척액은 후술할 탱크부(400)의 펌프를 거친다.The washing
상기 세척액 배수 라인(320)은 사용된 세척액을 완전 배수한다.The wash
상기 질소 공급 라인(330)은 질소 공급 장치(미도시)에 일측이 연결되어, 세척조(300) 내부로 질소를 공급한다.One side of the
상기 제트 라인(340)은 질소 공급 라인(330)에 연결되어, 웨이퍼(W)의 일면에 세척액과 질소를 강한 압력으로 분사한다.The
상기 밀폐 패드(360)는 세척조(300)의 상부 영역에서 지그(50)가 투입되는 홀의 테두리에 배치되며, 상기 밀폐 커버(103)와 결합하여 세척조(300) 내부를 밀폐 상태로 유지한다.The
다음은 도 3e를 참조하여, 상기 탱크부(400)를 설명한다.Next, the
도 3e는 본 발명에 따른 반도체 웨이퍼 도금 장치의 탱크부를 도시한 사시도이다.3E is a perspective view showing a tank of the semiconductor wafer plating apparatus according to the present invention.
본 발명에 따른 반도체 웨이퍼 도금 장치의 탱크부(400)는 도금 탱크(410), 세척 탱크(420), 히터(430), 수위 센서(440), 온도 센서(450), 펌프(460) 및 전해액 필터(470)를 포함한다.The
상기 도금 탱크(410)는 상기 도금조(200)로 공급되는 전해액을 저장하며, 상기 전해액 공급 라인(210), 전해액 배수 라인(220) 및 오버플로우 라인(230)이 연결된다.The
상기 세척 탱크(420)는 상기 세척조(300)로 공급되는 세척액을 저장하며, 상기 세척액 공급 라인(310) 및 오버플로우 라인(350)이 연결된다.The
상기 히터(430)는 도금 탱크(410) 및 세척 탱크(420)에 각각 배치되며, 일측에 연결된 발열 부재를 이용해 전해액 및 세척액의 온도를 높인다. 여기서, 상기 히터(430)의 발열 온도는 상기 컨트롤 박스(20)에 의하여 제어된다.The
상기 수위 센서(440)는 도금 탱크(410) 및 세척 탱크(420)에 각각 배치되며, 전해액 및 세척액의 수위 레벨을 측정한다. 여기서, 상기 수위 센서(440)는 전해액 및 세척액의 수위 정보를 지속적으로 상기 컨트롤 박스(20)에 전송한다.The
상기 온도 센서(450)는 도금 탱크(410) 및 세척 탱크(420)에 각각 배치되며, 전해액 및 세척액의 온도를 측정하여, 이 온도 정보를 지속적으로 상기 컨트롤 박스(20)에 전송한다.The
상기 펌프(460)는 도금 탱크(410) 및 세척 탱크(420)의 일측에 각각 연결되어, 전해액 및 세척액을 상기 도금조(200) 및 세척조(300)로 강제 공급한다.The
상기 전해액 필터(470)는 상기 도금 탱크(410)와 도금조(200)의 사이에 연결되어, 도금 탱크(410)로 공급 혹은 배출되는 전해액의 이물질을 거른다.
The
다음은 도 4a 및 4b를 참조하여, 본 발명에 따른 반도체 웨이퍼 도금 방법을 설명한다. 도 4a는 본 발명에 따른 반도체 웨이퍼 도금 방법을 도시한 흐름도이고, 도 4b는 본 발명에 따른 반도체 웨이퍼 도금 방법을 개략적으로 도시한 공정도이다.Next, a semiconductor wafer plating method according to the present invention will be described with reference to FIGS. 4A and 4B. 4A is a flowchart illustrating a semiconductor wafer plating method according to the present invention, and FIG. 4B is a process diagram schematically illustrating the semiconductor wafer plating method according to the present invention.
본 발명에 따른 반도체 웨이퍼 도금 방법은 도 4a를 참조하면, 도금 단계(S10), 전해액 제거 단계(S20), 제1단 세척 단계(S30), 제2단 세척 단계(S40) 및 건조 단계(S50)를 포함한다.Referring to FIG. 4A, the semiconductor wafer plating method according to the present invention includes a plating step S10, an electrolyte removing step S20, a first step cleaning step S30, a second step cleaning step S40, and a drying step S50. ).
상기 도금 단계(S10)는 상기 피딩부(100)가 지그(50)를 척킹하여 도금조(200) 내로 투입한 후 도금 공정을 수행한다. 여기서, 웨이퍼(W)는 음극으로 도금조(200) 내의 도금 볼(270)은 양극으로 각각 대전 되고, 웨이퍼(W)와 도금 볼(270) 사이에 적당한 전위차를 가함으로써, 웨이퍼(W) 표면에 도금 볼(270)의 이온(양이온)에서 환원된 금속이 석출되어 도금 피막이 형성된다.In the plating step S10, the
상기 도금 단계(S10)에서 피딩부(100)는 지그(50)를 대략 300rpm으로 회전 시켜, 웨이퍼(W) 일면에 도금 피막을 고루 형성한다. 물론, 도금 공정에서의 상기 분당 회전수(rpm)는 일 실시예에 불과할 뿐, 본 발명이 이를 한정하는 것은 아니다.In the plating step (S10), the
여기서, 상기 피딩부(100)를 통해 이송된 지그(50)가 도금조(200) 내로 투입되는 과정에서 웨이퍼(W)의 일면에는 불필요한 공기층(미도시)이 형성될 수 있다. 물론, 이러한 공기층이 형성된 영역에는 도금층이 형성되지 못하므로 이는 적절히 제거되어야 한다. 따라서 상기 기포관(280)을 통하여 질소 기포를 지속적으로 웨이퍼(W)의 일면에 공급하여, 형성된 공기층을 전해액의 외부로 배출한다.Here, an unnecessary air layer (not shown) may be formed on one surface of the wafer W while the
상기 전해액 제거 단계(S20)는 도금 단계(S10)를 종료한 후, 도금조(200) 내의 도금액을 배출하고, 지그(50)를 회전하여, 웨이퍼(W) 일면에 묻어 있는 전해액을 털어낸다. 여기서, 지그(50)는 대략 1000rpm으로 순간 고속 회전한다. 하지만, 상기 분당 회전수(rpm)는 일 실시예에 불과할 뿐, 본 발명이 이를 한정하는 것은 아니다. 또한, 전해액 제거 단계(S20)에서 전해액을 배출하는 과정에서는 전해액을 완전 배출할 필요는 없고, 웨이퍼(W)가 전해액에 닿지 않을 정도로만 배출하면 된다.In the electrolyte removing step S20, after the plating step S10 is finished, the plating solution in the
상기 제1단 세척 단계(S30)는 상기 피딩부(100)가 지그(50)를 척킹하여 세척조(300) 내로 투입한 후 세척 공정을 수행한다.In the first stage washing step (S30), the
상기 제1단 세척 단계(S30)는 세척조(300) 내에 담지된 세척액(Deionized water, DI water)에 상기 웨이퍼(W)를 담군 후, 지그(50)를 대략 500rpm으로 회전한다. 여기서 상기 히터(430)를 통해 세척액의 온도는 대략 30℃(제1온도) 이상으로 유지한다. 이는 상온 이상의 온도에서 웨이퍼(W)에 묻은 전해액 및 이물질이 용이하게 반응하여 제거된다. 물론, 세척 공정에서의 상기 분당 회전수(rpm) 및 세척액의 온도는 일 실시예에 불과할 뿐, 본 발명이 이를 한정하는 것은 아니다.The first stage cleaning step (S30), after dipping the wafer (W) in the washing solution (Deionized water, DI water) supported in the
상기 제2단 세척 단계(S40)는 제1단 세척 단계(S30)를 종료한 후, 세척조(300) 내의 세척액을 모두 배출하고, 지그(50)를 대략 1000rpm으로 회전한다. 상기 제2단 세척 단계(S40)에서의 지그(50)는 세척액 내에 담겨 있지 않으므로, 상기 제1단 세척 단계(S30)에서의 지그(50)보다 빠르게 회전하는 것이 가능하다.In the second stage washing step S40, after the first stage washing step S30 is completed, all the washing liquids in the
상기 제2단 세척 단계(S40)에서 상기 히터(430)의 동작은 정지되며, 웨이퍼(W)의 일면으로 대략 19℃(상온, 제2온도)의 세척액과 질소가스를 제트 라인(340)을 통해 함께 분사한다. 여기서 분사되는 질소가스는 공기 중 반응성이 낮으므로, 웨이퍼(W) 일면에 형성되는 산화층을 적절히 방지할 수 있다.In the second stage cleaning step S40, the operation of the
상기 건조 단계(S50)는 제2단 세척 단계(S40)를 종료한 후, 세척조(300) 내의 세척액을 모두 배출하고, 지그(50)를 대략 3000rpm으로 고속 회전한다. 동시에 질소가스를 웨이퍼(W) 일면으로 지속적으로 분사해준다. 즉, 상기 건조 단계(S50)에서는 지그(50)의 원심력 및 질소가스에 의해 웨이퍼(W) 일면에 묻은 세척액을 제거하는 것이 가능하다.The drying step (S50) after the second stage washing step (S40) is finished, all the washing liquid in the
본 발명은 상기 실시예들에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 아니하는 범위 내에서 다양하게 수정, 변형되어 실시될 수 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어서 자명한 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention. It is.
10; 바디 20; 컨트롤 박스
30; 조작판 40; 전원장치
50; 지그
100; 피딩부 200; 도금조
300; 세척조 400; 탱크부10;
30;
50; Jig
100; Feeding
300;
Claims (7)
상기 지그를 척킹하여 상/하 및 좌/우로 안내하는 피딩부;
상기 피딩부 하단에 배치되어, 상기 반도체 웨이퍼에 도금을 행하는 도금조;
상기 도금조에 인접하게 배치되어, 상기 반도체 웨이퍼를 세척하는 세척조; 및
상기 도금조에 전해액을 공급하는 전해액 탱크 및 상기 세척조에 세척액을 공급하는 세척액 탱크를 구비하는 탱크부; 를 포함하고,
상기 피딩부는 상기 반도체 웨이퍼에 음극을 인가하는 전류 인가부, 상기 지그를 척킹하는 척킹부 및 상기 척킹부에 토크를 전달하는 서보 모터를 포함하고,
상기 도금조 및 상기 세척조 각각은 상기 지그가 투입되도록 상부에 홀이 형성되고,
상기 피딩부는 상기 전류 인가부와 상기 척킹부 사이에 배치되어, 상기 도금조 및 상기 세척조의 상기 홀을 밀폐하는 밀폐 커버를 더 포함하고,
상기 지그는 상기 반도체 웨이퍼의 일면을 압박하며 소정 피치로 이격된 다수의 컨택핀을 포함하고,
상기 다수의 컨택핀 각각은 상기 반도체 웨이퍼의 일면에 일측이 접촉되는 통전 부재, 탄성을 가지는 재질로 상기 통전 부재의 일측을 감싸도록 형성되는 밀폐 부재 및 탄성을 가지는 재질로 상기 통전 부재의 타측 단부에 배치되는 쿠션 부재를 포함하는 것을 특징으로 하는 반도체 웨이퍼 도금 장치.A jig for fixing a semiconductor wafer;
Feeding unit for chucking the jig to guide up / down and left / right;
A plating bath disposed at a lower end of the feeding part to plate the semiconductor wafer;
A cleaning tank disposed adjacent to the plating bath to clean the semiconductor wafer; And
A tank unit having an electrolyte solution tank for supplying an electrolyte solution to the plating bath and a cleaning solution tank for supplying a cleaning solution to the cleaning bath; Lt; / RTI >
The feeding unit includes a current applying unit for applying a cathode to the semiconductor wafer, a chucking unit for chucking the jig and a servo motor transferring torque to the chucking unit,
Each of the plating bath and the cleaning bath has a hole formed in the upper portion so that the jig is introduced,
The feeding part further includes a sealing cover disposed between the current applying part and the chucking part to seal the hole of the plating bath and the washing bath.
The jig includes a plurality of contact pins pressed on one surface of the semiconductor wafer and spaced at a predetermined pitch,
Each of the plurality of contact pins is a conductive member having one side contacting one surface of the semiconductor wafer, a sealing member formed to surround one side of the conductive member with a material having elasticity, and a material having elasticity at the other end of the conductive member. A semiconductor wafer plating apparatus comprising a cushion member disposed.
상기 도금조에는 주석-납(Sn-Pb) 도금 볼이 담겨 있어, 상기 반도체 웨이퍼에 주석-납 합금을 도금하는 것을 특징으로 하는 반도체 웨이퍼 도금 장치The method of claim 1,
The plating bath contains a tin-lead (Sn-Pb) plating ball to plate the tin-lead alloy on the semiconductor wafer.
상기 전류 인가부는 상기 서보 모터의 토크를 전달받지 않으며, 상기 다수의 컨택핀과 전기적으로 연결된 것을 특징으로 하는 반도체 웨이퍼 도금 장치.The method of claim 1,
The current applying unit is not receiving the torque of the servo motor, the semiconductor wafer plating apparatus, characterized in that electrically connected with the plurality of contact pins.
상기 도금조는 상기 반도체 웨이퍼의 일면으로 질소 기포를 공급하는 기포관을 포함하는 것을 특징으로 하는 반도체 웨이퍼 도금 장치.The method of claim 1,
The plating bath is a semiconductor wafer plating apparatus, characterized in that it comprises a bubble tube for supplying nitrogen bubbles to one surface of the semiconductor wafer.
(a) 반도체 웨이퍼를 고정한 지그를 전해액 내에서 회전하고, 동시에 상기 반도체 웨이퍼의 일면으로 질소 기포를 공급하며 상기 반도체 웨이퍼를 도금하는 도금 단계;
(b) 상기 지그를 회전하여 상기 반도체 웨이퍼에 묻은 전해액을 털어내는 전해액 제거 단계;
(c) 제1온도의 세척액 내에서 상기 지그를 회전하며 상기 반도체 웨이퍼를 세척하는 제1단 세척 단계;
(d) 상기 지그를 회전하며, 상기 제1온도보다 낮은 제2온도의 세척액과 질소 가스를 분사하여 상기 반도체 웨이퍼를 세척하는 제2단 세척 단계; 및
(e) 상기 지그를 회전하며, 질소 가스를 분사하여 상기 반도체 웨이퍼를 건조하는 건조 단계; 를 포함하는 것을 특징으로 하는 반도체 웨이퍼 도금 방법.A semiconductor wafer plating method using the semiconductor wafer plating apparatus according to claim 1,
(a) a plating step of rotating the jig fixing the semiconductor wafer in an electrolyte solution and simultaneously supplying nitrogen bubbles to one surface of the semiconductor wafer and plating the semiconductor wafer;
(b) removing the electrolyte solution by rotating the jig to shake off the electrolyte solution deposited on the semiconductor wafer;
(c) a first stage cleaning step of cleaning the semiconductor wafer while rotating the jig in a cleaning solution at a first temperature;
(d) a second stage cleaning step of rotating the jig and cleaning the semiconductor wafer by spraying a cleaning liquid and nitrogen gas at a second temperature lower than the first temperature; And
(e) a drying step of rotating the jig and drying the semiconductor wafer by spraying nitrogen gas; Semiconductor wafer plating method comprising a.
상기 (b) 단계에서의 지그 회전 속도는 상기 (a) 단계에서의 지그 회전 속도보다 빠르고,
상기 (e) 단계, 상기 (d) 단계, 상기 (c) 단계 순으로 상기 지그 회전 속도가 빠른 것을 특징으로 하는 반도체 웨이퍼 도금 방법.The method according to claim 6,
The jig rotational speed in the step (b) is faster than the jig rotational speed in the step (a),
The method of claim (e), the step (d), the step of (c) the semiconductor wafer plating method characterized in that the rotational speed is fast.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130015800A KR101278711B1 (en) | 2013-02-14 | 2013-02-14 | Apparatus and method for plating semiconductor wafers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130015800A KR101278711B1 (en) | 2013-02-14 | 2013-02-14 | Apparatus and method for plating semiconductor wafers |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101278711B1 true KR101278711B1 (en) | 2013-06-25 |
Family
ID=48867696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130015800A KR101278711B1 (en) | 2013-02-14 | 2013-02-14 | Apparatus and method for plating semiconductor wafers |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101278711B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110408981A (en) * | 2019-09-11 | 2019-11-05 | 河南理工大学 | A kind of plate bonding device of micro wiring |
KR20200004950A (en) | 2018-07-05 | 2020-01-15 | 주식회사 테토스 | wafer plating system |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990036494A (en) * | 1997-10-21 | 1999-05-25 | 오오마사 류신 | Plating method |
KR20060097029A (en) * | 2003-10-15 | 2006-09-13 | 어플라이드 머티어리얼스, 인코포레이티드 | Apparatus for electroless deposition |
KR20070082587A (en) * | 2000-05-26 | 2007-08-21 | 가부시키가이샤 에바라 세이사꾸쇼 | Substrate processing apparatus and substrate plating apparatus |
KR20100073305A (en) * | 2008-12-23 | 2010-07-01 | 주식회사 동부하이텍 | Back metal process chamber |
-
2013
- 2013-02-14 KR KR1020130015800A patent/KR101278711B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990036494A (en) * | 1997-10-21 | 1999-05-25 | 오오마사 류신 | Plating method |
KR20070082587A (en) * | 2000-05-26 | 2007-08-21 | 가부시키가이샤 에바라 세이사꾸쇼 | Substrate processing apparatus and substrate plating apparatus |
KR20060097029A (en) * | 2003-10-15 | 2006-09-13 | 어플라이드 머티어리얼스, 인코포레이티드 | Apparatus for electroless deposition |
KR20100073305A (en) * | 2008-12-23 | 2010-07-01 | 주식회사 동부하이텍 | Back metal process chamber |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200004950A (en) | 2018-07-05 | 2020-01-15 | 주식회사 테토스 | wafer plating system |
CN110408981A (en) * | 2019-09-11 | 2019-11-05 | 河南理工大学 | A kind of plate bonding device of micro wiring |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102092416B1 (en) | Cleaning electroplating substrate holders using reverse current deplating | |
JP2005146398A (en) | Plating method and plating apparatus | |
WO2001048274A1 (en) | Apparatus for plating substrate, method for plating substrate, electrolytic processing method, and apparatus thereof | |
JP4540981B2 (en) | Plating method | |
TWI702312B (en) | Semiconductor device manufacturing device and manufacturing method | |
CN104637836B (en) | Wafer processing apparatus | |
KR102493634B1 (en) | Plating method and plating device | |
KR101278711B1 (en) | Apparatus and method for plating semiconductor wafers | |
JP5215013B2 (en) | Substrate processing method and substrate processing apparatus | |
US11542619B2 (en) | Plating method | |
JP4423359B2 (en) | Plating method | |
TW201839787A (en) | Electrolytic treatment device and electrolytic treatment method | |
JP2005133187A (en) | Plating apparatus and plating method | |
CN104625941A (en) | Wafer processing device | |
JP4423354B2 (en) | Plating method | |
KR20080087648A (en) | Electrolytic processing unit device, and method for electrolytic processing, washing, and drying | |
JP4509968B2 (en) | Plating equipment | |
JP4423358B2 (en) | Plating apparatus and plating method | |
JP4104465B2 (en) | Electrolytic plating equipment | |
JP4166131B2 (en) | Plating apparatus and plating method | |
JP2000173977A (en) | Electric planarizing method and mechanism therefor | |
JP2005163085A (en) | Plating apparatus and plating method | |
JP4423356B2 (en) | Substrate plating equipment | |
JP4361760B2 (en) | Plating method | |
JP2005029830A (en) | Plating device and plating method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
A302 | Request for accelerated examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20161019 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20170522 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20180510 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20190513 Year of fee payment: 7 |