KR101263932B1 - Method and apparatus driving data of liquid crystal display panel - Google Patents

Method and apparatus driving data of liquid crystal display panel Download PDF

Info

Publication number
KR101263932B1
KR101263932B1 KR1020050115197A KR20050115197A KR101263932B1 KR 101263932 B1 KR101263932 B1 KR 101263932B1 KR 1020050115197 A KR1020050115197 A KR 1020050115197A KR 20050115197 A KR20050115197 A KR 20050115197A KR 101263932 B1 KR101263932 B1 KR 101263932B1
Authority
KR
South Korea
Prior art keywords
data
signal
sampling
block
pbm
Prior art date
Application number
KR1020050115197A
Other languages
Korean (ko)
Other versions
KR20070056497A (en
Inventor
문국철
이준영
김웅식
송석천
이상훈
박근우
맹호석
강성욱
최필모
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020050115197A priority Critical patent/KR101263932B1/en
Priority to US11/440,275 priority patent/US7876303B2/en
Priority to CN2006101213570A priority patent/CN1975850B/en
Priority to JP2006324834A priority patent/JP5022009B2/en
Publication of KR20070056497A publication Critical patent/KR20070056497A/en
Application granted granted Critical
Publication of KR101263932B1 publication Critical patent/KR101263932B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 블록 순차적으로 구동되는 화소 블록간의 경계선 불량을 방지할 수 있는 액정 패널의 데이터 구동 방법 및 장치를 제공하는 것이다.The present invention provides a data driving method and apparatus for a liquid crystal panel capable of preventing boundary defects between pixel blocks that are sequentially driven block.

이를 위하여, 본 발명은 제1 데이터 블록에 데이터 신호를 인가하는 단계와; 상기 제1 데이터 블록과 인접한 제2 데이터 블록의 첫번째 데이터 라인에 소정의 데이터 신호를 프리차지하는 단계와; 상기 제2 데이터 블록에 데이터 신호를 인가하는 단계를 포함하는 액정 패널의 데이터 구동 방법 및 장치를 개시한다.To this end, the present invention comprises the steps of applying a data signal to the first data block; Precharging a predetermined data signal to a first data line of a second data block adjacent to the first data block; A data driving method and apparatus for a liquid crystal panel comprising applying a data signal to the second data block is disclosed.

LTPS, 블록 순차, 블록 에지 커플링, 블록 경계선, 프리 차지 LTPS, Block Sequential, Block Edge Coupling, Block Boundary, Precharge

Description

액정 표시 패널의 데이터 구동 방법 및 장치{METHOD AND APPARATUS DRIVING DATA OF LIQUID CRYSTAL DISPLAY PANEL}TECHNICAL AND APPARATUS DRIVING DATA OF LIQUID CRYSTAL DISPLAY PANEL

도 1은 종래의 액정 패널의 데이터 구동부를 도시한 회로도.1 is a circuit diagram showing a data driver of a conventional liquid crystal panel.

도 2는 본 발명의 실시예에 따른 액정 패널의 데이터 구동부를 도시한 회로도.2 is a circuit diagram illustrating a data driver of a liquid crystal panel according to an exemplary embodiment of the present invention.

도 3은 본 발명의 다른 실시예에 따른 액정 패널의 데이터 구동부를 도시한 회로도.3 is a circuit diagram illustrating a data driver of a liquid crystal panel according to another exemplary embodiment of the present invention.

도 4는 도 3에 도시된 프리차지 제어부의 상세 회로도.FIG. 4 is a detailed circuit diagram of the precharge control unit shown in FIG. 3. FIG.

< 도면의 주요 부분에 대한 부호의 설명 >Description of the Related Art

10, 30, 50 : 데이터 구동부 12, 42, 62 : 화소 전극10, 30, 50: data driver 12, 42, 62: pixel electrode

20, 40, 60 : 화상 표시부 70 : 프리차지 제어부20, 40, 60: image display unit 70: precharge control unit

SRm, SRm+1 : 쉬프트 레지스터 SBm, SBm+1 : 샘플링 스위치부SRm, SRm + 1: Shift register SBm, SBm + 1: Sampling switch

PBm, PBm+1 : 화소 블록PBm, PBm + 1: pixel block

본 발명은 액정 표시 장치에 관한 것으로, 특히 블록 순차 구동으로 인한 블록경계선 불량을 방지할 수 있는 액정 표시 패널의 데이터 구동 방법 및 장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a data driving method and apparatus for a liquid crystal display panel capable of preventing block boundary lines due to block sequential driving.

통상의 액정 표시 장치는 비디오 신호에 따라 액정셀들의 광투과율을 조정함으로써 액정셀들이 매트릭스 형태로 배열된 화상 표시부에 비디오 신호에 해당하는 화상을 표시하게 된다. 액정 표시 장치는 액티브 매트릭스 구동을 위하여 스위치 소자인 박막 트랜지스터를 이용한다. 박막 트랜지스터는 아몰퍼스 실리콘(Amorphous Silicon) 박막 또는 저온 폴리 실리콘(Low Temperature Poly Silicon; 이하, LTPS) 박막을 이용한다. 여기서 LTPS 박막은 아몰퍼스 실리콘 박막을 레이저 어닐링(Laser Annealing) 등의 방법으로 결정화한 박막으로 전자 이동도가 빨라 회로의 고집적화가 가능하므로 화상 표시부의 구동 회로를 기판 상에 내장할 수 있는 장점이 있다.A typical liquid crystal display device displays an image corresponding to a video signal on an image display unit in which liquid crystal cells are arranged in a matrix by adjusting light transmittance of liquid crystal cells according to a video signal. The liquid crystal display uses a thin film transistor that is a switch element for driving an active matrix. The thin film transistor uses an amorphous silicon thin film or a low temperature poly silicon (LTPS) thin film. Here, the LTPS thin film is a thin film obtained by crystallizing an amorphous silicon thin film by laser annealing, etc., and thus has high electron mobility, thereby enabling high integration of the circuit, and thus, the driving circuit of the image display unit may be embedded on the substrate.

LTPS 박막을 이용하여 구동 회로가 내장된 액정 표시 장치는 블록 순차 구동 방식으로 데이터를 화상 표시부에 공급한다. 다시 말하여, LTPS 박막을 이용한 액정 표시 장치는 데이터 라인들을 다수의 블록으로 분할하여 한 수평 기간 동안 블록 순차적으로 데이터 라인들을 구동한다. 그런데, 블록 순차 구동 방식에서는 각 블록의 마지막 데이터 라인과 접속된 화소 전극에 충전된 데이터 전압이 다음 블록의 데이터 충전시 첫번째 데이터 라인에 공급되는 데이터 신호의 간섭으로 변동하여 블록 경계선으로 시인되는 화질 불량이 발생하게 된다. The liquid crystal display device having a built-in driving circuit using the LTPS thin film supplies data to the image display unit in a block sequential driving method. In other words, the liquid crystal display using the LTPS thin film divides the data lines into a plurality of blocks to drive the data lines sequentially in a block for one horizontal period. However, in the block sequential driving method, the data voltage charged in the pixel electrode connected to the last data line of each block varies due to the interference of the data signal supplied to the first data line when the data of the next block is charged and thus is perceived as a block boundary line. This will occur.

이하, 도 1을 참조하여 종래 블록 순차 구동 방식에서 블록 경계선이 발생되는 원인을 구체적으로 살펴보기로 한다.Hereinafter, referring to FIG. 1, the cause of the block boundary line in the conventional block sequential driving method will be described in detail.

도 1은 종래의 LTPS 박막을 이용한 액정 패널의 박막 트랜지스터 기판 일부를 데이터 구동부 중심으로 도시한 등가 회로도이다. 도 1에 도시된 액정 패널은 화상 표시부(20)의 데이터 라인(DLm1 내지 DL(m+1)n)을 블록 순차적으로 구동하기 위한 쉬프트 레지스터(SRm, SRm+1)와 샘플링부(SBm, SBm+1)를 포함하여 내장된 데이터 구동부(10)를 구비한다.FIG. 1 is an equivalent circuit diagram of a portion of a thin film transistor substrate of a liquid crystal panel using a conventional LTPS thin film, centered on a data driver. The liquid crystal panel shown in FIG. 1 includes shift registers SRm and SRm + 1 and sampling units SBm and SBm for sequentially driving the data lines DLm1 to DL (m + 1) n of the image display unit 20 in block order. And a built-in data driver 10 including +1).

화상 표시부(20)에는 게이트 라인(GLi, GLi+1)과 데이터 라인(DLm1 내지 DL(m+1)n)의 교차로 정의된 서브 화소 영역에 형성된 화소 전극(12)과, 화소 전극(12)을 독립적으로 구동하기 위한 박막 트랜지스터(TFT)를 구비한다. 게이트 라인(GLi, GLi+1)은 액정 패널에 내장된 게이트 구동부(미도시)에 의해 순차 구동된다. 데이터 라인(DLm1 내지 DL(m+1)n)은 게이트 라인(GLi, GLi+1) 각각이 구동되는 수평 기간마다 블록 순차적으로 구동되어 데이터 구동부(10)를 통해 공급된 데이터 신호를 충전한다. 박막 트랜지스터(TFT)는 게이트 라인(GLi, GLi+1)의 스캔 신호에 응답하여 데이터 라인(DLm1 내지 DL(m+1)n)의 데이터 신호를 화소 전극(12)에 충전하여 유지되게 한다.The image display unit 20 includes a pixel electrode 12 and a pixel electrode 12 formed in a sub pixel region defined by the intersection of the gate lines GLi and GLi + 1 and the data lines DLm1 to DL (m + 1) n. And a thin film transistor (TFT) for driving independently. The gate lines GLi and GLi + 1 are sequentially driven by a gate driver (not shown) built in the liquid crystal panel. The data lines DLm1 to DL (m + 1) n are driven in block order every horizontal period during which the gate lines GLi and GLi + 1 are driven to charge data signals supplied through the data driver 10. The thin film transistor TFT charges and sustains the data signals of the data lines DLm1 to DL (m + 1) n to the pixel electrode 12 in response to the scan signals of the gate lines GLi and GLi + 1.

데이터 구동부(10)는 화상 표시부(20)의 데이터 라인(DLm1 내지 DL(m+1)n)을 블록(PBm, PBm+1) 순차적으로 구동하면서 데이터 버스(B1 내지 Bn)를 통해 공급된 데이터 신호(D1 내지 Dn)를 공급한다. 구체적으로, 데이터 구동부(10)의 m번째 및 m+1번째 쉬프트 레지스터(SRm, SRm+1)는 순차적으로 샘플링 제어 신호를 공급한다. m번째 샘플링부(SBm)의 샘플링 스위치(SW1 내지 SWn)는 m번째 쉬프트 레지스터(SRm)의 샘플링 제어 신호에 응답하여 n개의 데이터 버스(B1 내지 Bn)를 통해 공급된 n개의 데이터 신호(D1 내지 Dn) 각각을 샘플링하여 m번째 화소 블록(PBm)의 n개의 데이터 라인(DLm1 내지 DLmn) 각각에 충전한다. 이에 따라, m번째 화소 블록(PBm)에서 게이트 라인(GL)의 구동으로 턴-온된 박막 트랜지스터들(TFT)이 데이터 라인(DLm1 내지 DLmn)의 데이터 신호를 화소 전극(12)에 각각 충전한다. 이어서, m+1번째 쉬프트 레지스터(SRm+1)와 샘플링부(SBm+1)가 동일하게 구동되어 데이터 버스(B1 내지 Bn)로부터의 n개의 데이터 신호(D1 내지 Dn)를 샘플링하여 m+1번째 화소 블록(PBm+1)의 데이터 라인(DL(m+1)1 내지 DL(m+1)n) 각각에 충전한다. 이에 따라, m+1번째 화소 블록(PBm+1)에서 게이트 라인(GL)의 구동으로 턴-온된 박막 트랜지스터들(TFT)이 데이터 라인(DL(m+1)1 내지 DL(m+1)n)의 데이터 신호를 화소 전극(12)에 각각 충전한다. The data driver 10 sequentially drives the data lines DLm1 to DL (m + 1) n of the image display unit 20 to the blocks PBm and PBm + 1, and supplies the data supplied through the data buses B1 to Bn. The signals D1 to Dn are supplied. Specifically, the mth and m + 1th shift registers SRm and SRm + 1 of the data driver 10 sequentially supply sampling control signals. Sampling switches SW1 to SWn of the m th sampling unit SBm are n data signals D1 to B that are supplied through n data buses B1 to Bn in response to sampling control signals of the m th shift register SRm. Each of Dn) is sampled and charged into each of the n data lines DLm1 to DLmn of the m-th pixel block PBm. Accordingly, the thin film transistors TFT turned on by driving the gate line GL in the m-th pixel block PBm respectively charge the pixel electrodes 12 with data signals of the data lines DLm1 to DLmn. Subsequently, the m + 1 th shift register SRm + 1 and the sampling unit SBm + 1 are driven identically to sample the n data signals D1 to Dn from the data buses B1 to Bn to m + 1. Each of the data lines DL (m + 1) 1 to DL (m + 1) n of the first pixel block PBm + 1 is charged. Accordingly, the thin film transistors TFT turned on by the driving of the gate line GL in the m + 1 th pixel block PBm + 1 are the data lines DL (m + 1) 1 to DL (m + 1). The data signal of n) is charged in the pixel electrode 12, respectively.

그런데, m+1번째 화소 블록(PBm+1)의 데이터 라인(DL(m+1)1 내지 DL(m+1)n)에 데이터 신호가 충전될 때 m번째 화소 블록(PBm)의 마지막 데이터 라인(DLmn)과 접속된 화소 전극(12)에 충전된 데이터 신호가 m+1번째 화소 블록(PBm+1)의 첫번째 데이터 라인(DL(m+1)1)에 충전된 데이터 신호의 간섭으로 변동하게 된다. 이는 m번째 화소 블록(PBm)의 마지막 데이터 라인(DLmn)과 접속된 화소 전극(12)과 m+1번째 화소 블록(PBm+1)의 첫번째 데이터 라인(DL(m+1)1) 사이에 형성된 기생 캐패시턴스(Cp)의 커플링 작용에서 기인한 것이다. 이로 인하여, 순차 구동되는 m번째 및 m+1번째 화소 블록(PBm, PBm+1) 사이에 경계선이 시인되는 불량이 발생하게 된 다.However, when the data signal is charged in the data lines DL (m + 1) 1 to DL (m + 1) n of the m + 1th pixel block PBm + 1, the last data of the mth pixel block PBm is filled. The data signal charged in the pixel electrode 12 connected to the line DLmn is caused by interference of the data signal charged in the first data line DL (m + 1) 1 of the m + 1th pixel block PBm + 1. Will fluctuate. This is between the pixel electrode 12 connected to the last data line DLmn of the m-th pixel block PBm and the first data line DL (m + 1) 1 of the m + 1th pixel block PBm + 1. This is due to the coupling action of the formed parasitic capacitance Cp. As a result, a defect occurs in which a boundary line is visually recognized between the m-th and m + 1-th pixel blocks PBm and PBm + 1 which are sequentially driven.

따라서, 본 발명은 전술한 종래의 문제점을 해결하기 위하여 안출된 것으로 블록 순차적으로 구동되는 화소 블록간의 경계선 불량을 방지할 수 있는 액정 패널의 데이터 구동 방법 및 장치를 제공하는데 목적이 있다.Accordingly, an object of the present invention is to provide a method and apparatus for driving a data of a liquid crystal panel, which is designed to solve the above-described problems and can prevent boundary defects between pixel blocks that are sequentially driven blocks.

이를 위하여, 본 발명에 따른 액정 패널의 데이터 구동 방법은 n(n은 임의의 자연수)개의 데이터 라인으로 구성된 다수의 데이터 블록을 포함하는 액정 패널의 데이터 구동 방법에서, 제1 데이터 블록에 데이터 신호를 인가하는 단계와; 상기 제1 데이터 블록과 인접한 제2 데이터 블록의 첫번째 데이터 라인에 소정의 데이터 신호를 프리차지하는 단계와; 상기 제2 데이터 블록에 데이터 신호를 인가하는 단계를 포함한다.To this end, in the data driving method of the liquid crystal panel according to the present invention, in the data driving method of the liquid crystal panel including a plurality of data blocks composed of n (n is an arbitrary natural number) data lines, a data signal is applied to the first data block. Applying; Precharging a predetermined data signal to a first data line of a second data block adjacent to the first data block; Applying a data signal to the second data block.

상기 소정의 데이터 신호는 상기 제2 데이터 블록에 상기 데이터 신호를 인가하는 단계에서 상기 제2 데이터 블록의 첫번째 데이터 라인에 공급되는 데이터 신호와 동일하다.The predetermined data signal is the same as the data signal supplied to the first data line of the second data block in the step of applying the data signal to the second data block.

상기 각 데이터 블록에 상기 데이터 신호를 인가하는 단계는 상기 n개의 데이터 라인에 공급되어질 n개의 데이터 신호와 상기 소정의 데이터 신호를 입력하는 단계와; 상기 각 데이터 블록에 해당하는 샘플링 제어 신호를 발생하는 단계와; 상 기 샘플링 제어 신호에 응답하여 상기 n개의 데이터 신호와 상기 소정의 데이터 신호를 샘플링하는 단계를 추가로 포함한다.The step of applying the data signal to each data block comprises the steps of: inputting n data signals to be supplied to the n data lines and the predetermined data signal; Generating a sampling control signal corresponding to each of the data blocks; Sampling the n data signals and the predetermined data signal in response to the sampling control signal.

그리고, 본 발명에 따른 액정 패널의 데이터 구동 방법은 상기 다수의 데이터 블록을 순차 구동하는 방향을 결정하는 방향 선택 신호를 발생하는 단계를 추가로 포함한다. 또한, 상기 각 데이터 블록에 상기 데이터 신호를 인가하는 단계는 상기 방향 선택 신호에 따라 상기 소정의 데이터 신호가 프리차지 되어질 데이터 라인을 선택하는 단계를 추가로 포함한다. 상기 데이터 라인을 선택하는 단계는 상기 방향 선택 신호와 함께 상기 제1 및 제2 데이터 블록 각각의 샘플링 제어 신호를 이용하여 상기 소정의 데이터 신호가 프리차지 되어질 데이터 라인을 선택하는 단계를 포함한다. 상기 다수의 데이터 블록은 상기 방향 선택 신호에 따라 순방향 또는 역방향으로 블록 순차적으로 구동되고, 상기 제2 데이터 블록은 상기 제1 데이터 블록과 상기 순방향 또는 역방향으로 인접하게 된다.The data driving method of the liquid crystal panel according to the present invention further includes generating a direction selection signal for determining a direction in which the plurality of data blocks are sequentially driven. The applying of the data signal to each of the data blocks may further include selecting a data line to which the predetermined data signal is precharged according to the direction selection signal. The selecting of the data line includes selecting a data line to which the predetermined data signal is to be precharged by using the sampling control signal of each of the first and second data blocks together with the direction selection signal. The plurality of data blocks are sequentially driven blocks in a forward or reverse direction according to the direction selection signal, and the second data blocks are adjacent to the first data block in the forward or reverse direction.

본 발명에 따른 액정 패널의 데이터 구동 장치는 n(n은 임의의 자연수)개의 데이터 라인으로 구성된 다수의 데이터 블록을 포함하는 액정 패널과; 상기 액정 패널의 제1 데이터 블록에 데이터 신호를 인가할 때 상기 제1 데이터 블록과 인접한 제2 데이터 블록의 첫번째 데이터 라인에 소정의 데이터 신호를 프리차지 하는 데이터 구동부를 구비한다.A data driving apparatus for a liquid crystal panel according to the present invention includes: a liquid crystal panel including a plurality of data blocks composed of n (n is an arbitrary natural number) data lines; When a data signal is applied to a first data block of the liquid crystal panel, a data driver precharges a predetermined data signal to a first data line of a second data block adjacent to the first data block.

상기 데이터 구동부는 상기 n개의 데이터 라인에 공급되어질 n개의 데이터 신호를 공급하는 n개의 데이터 버스 및 상기 소정의 데이터 신호를 공급하는 보조 데이터 버스와; 상기 각 데이터 블록에 해당되는 샘플링 제어 신호를 생성하여 공 급하는 다수의 쉬프트 레지스터와; 상기 샘플링 제어 신호 각각에 응답하여 상기 다수의 데이터 블록을 순차적으로 구동하면서 인접한 다음 블록의 첫번째 데이터 라인에 상기 소정의 데이터 신호를 프리차지하는 다수의 샘플링 스위치부를 추가로 구비한다.The data driver includes: n data buses for supplying n data signals to be supplied to the n data lines, and an auxiliary data bus for supplying the predetermined data signal; A plurality of shift registers generating and supplying a sampling control signal corresponding to each data block; The apparatus further includes a plurality of sampling switch units configured to sequentially drive the plurality of data blocks in response to each of the sampling control signals and to precharge the predetermined data signal to the first data line of an adjacent next block.

상기 다수의 샘플링 스위치부 각각은 해당 샘플링 제어 신호에 응답하여 상기 n개의 데이터 버스를 해당 데이터 블록의 n개의 데이터 라인과 접속시키는 n개의 샘플링 스위치와; 상기 해당 샘플링 제어 신호에 응답하여 상기 보조 데이터 버스를 인접한 다음 블록의 첫번째 데이터 라인과 접속시키는 프리차지용 샘플링 스위치를 구비한다.Each of the plurality of sampling switch units includes: n sampling switches for connecting the n data buses with n data lines of the corresponding data block in response to a corresponding sampling control signal; And a precharge sampling switch for connecting the auxiliary data bus with the first data line of the next adjacent block in response to the corresponding sampling control signal.

상기 다수의 쉬프트 레지스터는 방향 선택 신호에 따라 순방향 또는 역방향으로 구동된다. 상기 다수의 샘플링 스위치부 각각은 해당 샘플링 제어 신호에 응답하여 상기 n개의 데이터 버스를 해당 데이터 블록의 n개의 데이터 라인과 접속시키는 n개의 샘플링 스위치와; 상기 방향 선택 신호에 따라 상기 소정의 데이터 신호가 프리차지될 다음 블록의 데이터 라인을 선택하는 프리차지부를 구비한다. 상기 프리차지부는 상기 방향 선택 신호와 함께 상기 제1 및 제2 데이터 블록 각각의 샘플링 제어 신호를 이용하여 상기 소정의 데이터 신호가 프리차지될 데이터 라인을 선택한다. The plurality of shift registers are driven in the forward or reverse direction according to the direction selection signal. Each of the plurality of sampling switch units includes: n sampling switches for connecting the n data buses with n data lines of the corresponding data block in response to a corresponding sampling control signal; And a precharge unit for selecting a data line of a next block to which the predetermined data signal is precharged according to the direction selection signal. The precharge unit selects a data line to which the predetermined data signal is precharged by using the sampling control signal of each of the first and second data blocks together with the direction selection signal.

상기 프리차지부는 상기 제2 데이터 블록에서 상기 제1 데이터 블록과 인접한 첫번째 데이터 라인과 접속된 제1 샘플링 스위치와; 상기 제1 데이터 블록에서 상기 제2 데이터 블록과 인접한 첫번째 데이터 라인과 접속된 제2 샘플링 스위치 와; 상기 제1 및 제2 데이터 블록 각각에 해당되는 제1 및 제2 샘플링 제어 신호와 상기 상기 방향 선택 신호를 이용하여 상기 제1 및 제2 샘플링 스위치 중 어느 하나를 상기 데이터 보조 버스와 접속시키는 프리차지 제어부를 구비한다.The precharge unit comprises: a first sampling switch connected to a first data line adjacent to the first data block in the second data block; A second sampling switch connected to a first data line adjacent to the second data block in the first data block; A precharge connecting one of the first and second sampling switches to the data auxiliary bus using first and second sampling control signals corresponding to each of the first and second data blocks and the direction selection signal; A control unit is provided.

상기 프리차지 제어부는 상기 제1 샘플링 제어 신호와 방향 선택 신호를 낸드(NAND) 연산하는 제1 낸드 연산기와; 상기 제1 낸드 연산기의 출력을 반전시켜 상기 제2 샘플링 스위치를 제어하는 제1 인버터와; 상기 방향 선택 신호를 반전시키는 제2 인버터와; 상기 제2 인버터를 통해 반전된 방향 선택 신호와 상기 제2 샘플링 제어 신호를 낸드 연산하는 제2 낸드 연산기와; 상기 제2 낸드 연산기의 출력을 반전시켜 상기 제1 샘플링 스위치를 제어하는 제3 인버터를 구비한다.The precharge control unit includes: a first NAND operator for performing a NAND operation on the first sampling control signal and a direction selection signal; A first inverter for inverting the output of the first NAND calculator to control the second sampling switch; A second inverter for inverting the direction selection signal; A second NAND operator NAND-operating the direction selection signal inverted through the second inverter and the second sampling control signal; And a third inverter configured to control the first sampling switch by inverting the output of the second NAND calculator.

상기 기술적 과제 외에 본 발명의 다른 기술적 과제 및 특징들은 첨부 도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other technical problems and features of the present invention in addition to the above technical problem will become apparent through the description of the embodiments with reference to the accompanying drawings.

이하, 본 발명의 실시예들을 첨부한 도 2 내지 도 4를 참조하여 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS. 2 to 4.

도 2는 본 발명의 실시예에 따른 액정 패널의 데이터 구동부가 내장된 박막 트랜지스터 기판의 일부를 도시한 등가 회로도이다. 2 is an equivalent circuit diagram of a part of a thin film transistor substrate having a data driver of a liquid crystal panel according to an exemplary embodiment of the present invention.

도 2에 도시된 액정 패널은 화상 표시부(40)의 데이터 라인(DLm1 내지 DL(m+1)n)을 블록 순차적으로 구동하기 위한 쉬프트 레지스터(SRm, SRm+1)와 샘플링부(SBm, SBm+1)를 포함하여 내장된 데이터 구동부(30)를 구비한다. The liquid crystal panel shown in FIG. 2 includes shift registers SRm and SRm + 1 and sampling units SBm and SBm for sequentially driving the data lines DLm1 to DL (m + 1) n of the image display unit 40 in block order. And a built-in data driver 30 including +1).

화상 표시부(40)는 게이트 라인(GLi, GLi+1)과 데이터 라인(DLm1 내지 DL(m+1)n)의 교차로 정의된 서브 화소 영역에 형성된 화소 전극(42)과, 화소 전극 (42)을 독립적으로 구동하기 위한 박막 트랜지스터(TFT)를 구비한다. 게이트 라인(GLi, GLi+1)은 액정 패널에 내장된 게이트 구동부(미도시)에 의해 순차 구동된다. 데이터 라인(DLm1 내지 DL(m+1)n)은 게이트 라인(GLi, GLi+1)이 구동되는 각 수평 기간에서 블록(PBm, PBm+1) 순차적으로 구동되어 데이터 구동부(30)를 통해 공급된 데이터 신호를 충전한다. 박막 트랜지스터(TFT)는 게이트 라인(GLi, GLi+1)의 스캔 신호에 응답하여 블록(PBm, PBm+1) 순차적으로 데이터 라인(DLm1 내지 DL(m+1)n)에 공급된 데이터 신호를 화소 전극(12)에 충전하여 유지되게 한다. The image display unit 40 includes a pixel electrode 42 and a pixel electrode 42 formed in a sub pixel region defined by the intersection of the gate lines GLi and GLi + 1 and the data lines DLm1 to DL (m + 1) n. And a thin film transistor (TFT) for driving independently. The gate lines GLi and GLi + 1 are sequentially driven by a gate driver (not shown) built in the liquid crystal panel. The data lines DLm1 to DL (m + 1) n are sequentially driven by the blocks PBm and PBm + 1 in each horizontal period in which the gate lines GLi and GLi + 1 are driven and supplied through the data driver 30. The data signal. The thin film transistor TFT sequentially receives the data signals supplied to the data lines DLm1 to DL (m + 1) n in blocks PBm and PBm + 1 in response to the scan signals of the gate lines GLi and GLi + 1. The pixel electrode 12 is charged and held.

특히, 화상 표시부(40)에서 m번째 화소 블록(PBm)의 데이터 라인(DLm1 내지 DLmn)에 데이터 신호가 충전될 때 m번째 화소 블록(PBm)과 가장 인접한 m+1번째 화소 블록(PBm+1)의 첫번째 데이터 라인(DL(m+1)1)이 프리차지된다. m+1번째 화소 블록(PBm+1)의 첫번째 데이터 라인(DL(m+1)1)에 프리차지된 전압은 다음의 m+1번째 화소 블록(PBm+1) 구동시 공급되어질 데이터 신호가 이용된다. 그리고, m번째 화소 블록(PBm)에 데이터를 충전한 다음 m+1번째 화소 블록(PBm+1)에 데이터를 충전하는 경우 m+1번째 화소 블록(PBm+1)의 첫번째 데이터 라인(DL(m+1)1)에는 m번째 화소 블록(PBm)의 구동시 프리차지된 전압과 동일한 데이터 신호가 공급된다. 이에 따라, m+1번째 화소 블록(PBm+1)의 첫번째 데이터 라인(DL(m+1)1)이 m번째 화소 블록(PBm)의 데이터 충전시 프리차지된 전압을 그대로 유지하면서 전압 변화가 없으므로 인접한 m번째 화소 블록(PBm)의 화소 전극(42)에 주는 신호 간섭을 최소화할 수 있게 된다. 따라서, m+1번째 화소 블록(PBm+1)의 데이터 충전시 m번째 화소 블록(PBm)의 에지부에 위치하는 화소 전극(42)의 전압 변동을 방지함으로써 각 화 소 블록(PBm, PBm+1)간의 경계선 불량을 방지할 수 있게 된다.In particular, when the data signal is charged in the data lines DLm1 to DLmn of the m th pixel block PBm in the image display unit 40, the m + 1 th pixel block PBm + 1 closest to the m th pixel block PBm. The first data line DL (m + 1) 1 of the () is precharged. The voltage precharged on the first data line DL (m + 1) 1 of the m + 1 th pixel block PBm + 1 is a data signal to be supplied when the next m + 1 th pixel block PBm + 1 is driven. Is used. Then, when data is charged in the m-th pixel block PBm and then data is charged in the m + 1-th pixel block PBm + 1, the first data line DL (of the m + 1-th pixel block PBm + 1 is filled. m + 1) 1) is supplied with the same data signal as the precharged voltage when the m-th pixel block PBm is driven. Accordingly, the first data line DL (m + 1) 1 of the m + 1th pixel block PBm + 1 maintains the precharged voltage while charging the data of the mth pixel block PBm, and thus the voltage change is maintained. Therefore, signal interference to the pixel electrode 42 of the adjacent m-th pixel block PBm can be minimized. Therefore, when the data of the m + 1 th pixel block PBm + 1 is charged, the voltage of the pixel electrode 42 positioned at the edge of the m th pixel block PBm is prevented, thereby preventing each pixel block PBm, PBm +. It is possible to prevent the boundary line defect between 1).

이를 위하여, 데이터 구동부(30)는 각 화소 블록(PBm, PBm+1)에 공급되어질 n개의 데이터 신호(D1 내지 Dn)를 공급하는 n개의 데이터 버스(B1 내지 Bn)와, 다음 화소 블록의 첫번째 데이터 라인에 프리차지될 n+1번째 데이터 신호(Dn+1)를 공급하는 n+1번째 데이터 버스(Bn+1)를 구비한다. 그리고, 데이터 구동부(30)는 각 화소 블록(PBm, PBm+1)의 순차 구동을 위한 쉬프트 레지스터(SRm, SRm+1)와 샘플링부(SBm, SBm+1)를 구비한다. To this end, the data driver 30 includes n data buses B1 to Bn for supplying n data signals D1 to Dn to be supplied to each pixel block PBm and PBm + 1, and the first of the next pixel block. And an n + 1th data bus Bn + 1 for supplying an n + 1th data signal Dn + 1 to be precharged to the data line. The data driver 30 includes the shift registers SRm and SRm + 1 and the sampling units SBm and SBm + 1 for sequentially driving the pixel blocks PBm and PBm + 1.

구체적으로, 데이터 구동부(30)의 m번째 및 m+1번째 쉬프트 레지스터(SRm, SRm+1)는 순차적으로 샘플링 제어 신호를 공급한다. m번째 샘플링부(SBm)에 구성된 n+1개의 샘플링 스위치(SW1 내지 SWn+1)는 m번째 쉬프트 레지스터(SRm)의 샘플링 제어 신호에 응답하여 동시에 턴-온된다. 이에 따라, 제1 내지 제n 샘플링 스위치(SW1 내지 SWn)는 n개의 데이터 버스(B1 내지 Bn)로부터 공급된 데이터 신호(D1 내지 Dn) 각각을 샘플링하여 m번째 화소 블록(PBm)의 n개의 데이터 라인(DLm1 내지 DLmn) 각각에 충전한다. 그리고, 제n+1 샘플링 스위치(SWn+1)는 n+1번째 데이터 버스(Bn+1)로부터 공급된 데이터 신호(n+1)를 m+1번째 화소 블록(PBm+1)의 첫번째 데이터 라인(DL(m+1)1)에 프리차지 한다. 이때, m+1번째 화소 블록(PBm+1)의 첫번째 데이터 라인(DL(m+1)1)에 프리차지된 전압은 다음의 m+1번째 화소 블록(PBm+1) 구동시 첫번째 데이터 라인(DL(m+1)1)에 공급되어질 데이터 신호가 이용된다. Specifically, the mth and m + 1th shift registers SRm and SRm + 1 of the data driver 30 sequentially supply sampling control signals. The n + 1 sampling switches SW1 to SWn + 1 configured in the mth sampling unit SBm are turned on at the same time in response to the sampling control signal of the mth shift register SRm. Accordingly, the first to n th sampling switches SW1 to SWn sample each of the data signals D1 to Dn supplied from the n data buses B1 to Bn to n data of the m th pixel block PBm. Each of the lines DLm1 to DLmn is charged. The n + 1 th sampling switch SWn + 1 receives the data signal n + 1 supplied from the n + 1 th data bus Bn + 1 and is the first data of the m + 1 th pixel block PBm + 1. Precharge to line DL (m + 1) 1. At this time, the voltage precharged on the first data line DL (m + 1) 1 of the m + 1 th pixel block PBm + 1 is the first data line when the next m + 1 th pixel block PBm + 1 is driven. The data signal to be supplied to (DL (m + 1) 1) is used.

이어서, m+1번째 샘플링부(SBm+1)에 구성된 n+1개의 샘플링 스위치(SW1 내지 SWn+1)는 m+1번째 쉬프트 레지스터(SRm+1)의 샘플링 제어 신호에 응답하여 동시에 턴-온된다. 이에 따라, 제1 내지 제n 샘플링 스위치(SW1 내지 SWn)는 n개의 데이터 버스(B1 내지 Bn)로부터 공급된 데이터 신호(D1 내지 Dn) 각각을 샘플링하여 m+1번째 화소 블록(PBm)의 n개의 데이터 라인(DL(m+1)1 내지 DL(m+1)n) 각각에 충전하고, 제n+1 샘플링 스위치(SWn+1)는 n+1번째 데이터 버스(Bn+1)로부터 공급된 데이터 신호(n+1)를 다음 화소 블록(PBm+2)의 첫번째 데이터 라인(DL(m+2)1)에 프리차지한다. 이때, m+1번째 화소 블록(PBm+1)의 첫번째 데이터 라인(DL(m+1)1)에는 m번째 화소 블록(PBm)의 구동시 프리차지된 전압과 동일한 데이터 신호가 충전된다. 다시 말하여, m+1번째 화소 블록(PBm+1)의 첫번째 데이터 라인(DL(m+1)1)에는 m번째 및 m+1번째 화소 블록(PBm, PBm+1)의 구동시 동일한 데이터 신호가 충전된다. 이를 위하여, 데이터 구동부(30)의 데이터 버스(B1 내지 Bn+1)로 데이터를 공급하는 타이밍 컨트롤러(미도시)는 m번째 화소 블록(PBm)의 구동시 제n+1 데이터 버스(Bn+1)로 공급하는 프리차지용 데이터 신호(Dn+1)로 그 다음 m+1번째 화소 블록(PBm+1)의 구동시 제1 데이터 버스(B1)를 통해 공급되어질 첫번째 데이터 신호(D1)를 공급하게 된다. 이에 따라, m+1번째 화소 블록(PBm+1)의 첫번째 데이터 라인(DL(m+1)1)이 m번째 화소 블록(PBm)의 구동시 프리차지된 전압을 그대로 유지하여 전압 변화가 없음에 따라 인접한 m번째 화소 블록(PBm)의 화소 전극(42)에 주는 신호 간섭을 최소화할 수 있게 된다. 따라서, m+1번째 화소 블록(PBm+1)의 데이터 충전시 m번째 화소 블록(PBm)의 에지부에 위치하는 화소 전극(42)의 전압 변동을 방지하여 경계선 불량을 방지할 수 있게 된다.Subsequently, the n + 1 sampling switches SW1 to SWn + 1 configured in the m + 1 th sampling unit SBm + 1 simultaneously turn on in response to the sampling control signal of the m + 1 th shift register SRm + 1. Is on. Accordingly, the first to n th sampling switches SW1 to SWn sample each of the data signals D1 to Dn supplied from the n data buses B1 to Bn and n of the m + 1 th pixel block PBm. Charges each of the two data lines DL (m + 1) 1 to DL (m + 1) n, and the n + 1th sampling switch SWn + 1 is supplied from the n + 1th data bus Bn + 1. The data signal n + 1 is precharged to the first data line DL (m + 2) 1 of the next pixel block PBm + 2. At this time, the first data line DL (m + 1) 1 of the m + 1 th pixel block PBm + 1 is charged with the same data signal as the voltage precharged when the m th pixel block PBm is driven. In other words, the first data line DL (m + 1) 1 of the m + 1 th pixel block PBm + 1 has the same data when the m th and m + 1 th pixel blocks PBm and PBm + 1 are driven. The signal is charged. To this end, a timing controller (not shown) for supplying data to the data buses B1 to Bn + 1 of the data driver 30 may drive the n + 1th data bus Bn + 1 when the mth pixel block PBm is driven. Supplies the first data signal D1 to be supplied via the first data bus B1 when the m + 1 th pixel block PBm + 1 is driven to the precharge data signal Dn + 1. Done. Accordingly, the first data line DL (m + 1) 1 of the m + 1th pixel block PBm + 1 maintains the precharged voltage when the mth pixel block PBm is driven and there is no voltage change. Accordingly, signal interference to the pixel electrode 42 of the adjacent m-th pixel block PBm can be minimized. Therefore, when the data of the m + 1 th pixel block PBm + 1 is charged, voltage variations of the pixel electrode 42 positioned at the edge of the m th pixel block PBm may be prevented, thereby preventing boundary defects.

한편, m+1번째 화소 블록(PBm+1)이 액정 패널(20)의 마지막 화소 블록인 경우 이를 구동하기 위한 m+1번째 샘플링부(SBm+1)는 n개의 샘플링 스위치(SW1 내지 SWn)만 구비하고 n+1번째 샘플링 스위치(SWn+1)를 구비하지 않는다.Meanwhile, when the m + 1 th pixel block PBm + 1 is the last pixel block of the liquid crystal panel 20, the m + 1 th sampling unit SBm + 1 for driving the m + 1 th pixel block PBm + 1 is n sampling switches SW1 to SWn. Only and no n + 1 th sampling switch SWn + 1.

도 3은 본 발명의 다른 실시예에 따른 액정 패널의 데이터 구동부가 내장된 박막 트랜지스터 기판의 일부를 도시한 등가 회로도이다. 3 is an equivalent circuit diagram illustrating a part of a thin film transistor substrate having a data driver of a liquid crystal panel according to another exemplary embodiment of the present invention.

도 3에 도시된 액정 패널의 데이터 구동부(50)는 도 2에 도시된 데이터 구동부(30)와 대비하여 양방향으로 순차 구동되는 쉬프트 레지스터(SRm, SRm+1)를 이용하고 양방향 구동에 대응하여 프리차지될 데이터 라인을 선택하는 프리차지부(80)를 추가로 구비한 것을 제외하고는 동일한 구성 요소들을 구비한다. 따라서, 중복된 구성 요소들에 대한 상세한 설명은 생략하기로 한다.The data driver 50 of the liquid crystal panel illustrated in FIG. 3 uses the shift registers SRm and SRm + 1 sequentially driven in both directions as compared to the data driver 30 illustrated in FIG. The same components are provided except that the apparatus further includes a precharge unit 80 for selecting a data line to be charged. Therefore, detailed description of the overlapping components will be omitted.

화상 표시부(40)의 데이터 라인(DLm1 내지 DL(m+1)n)은 게이트 라인(GLi, GLi+1)이 구동되는 각 수평 기간에서 블록(PBm, PBm+1) 순차적으로 구동되어 데이터 구동부(30)를 통해 공급된 데이터 신호를 충전한다. 박막 트랜지스터(TFT)는 게이트 라인(GLi, GLi+1)의 스캔 신호에 응답하여 블록(PBm, PBm+1) 순차적으로 데이터 라인(DLm1 내지 DL(m+1)n)에 공급된 데이터 신호를 화소 전극(12)에 충전하여 유지되게 한다. The data lines DLm1 to DL (m + 1) n of the image display unit 40 are sequentially driven in blocks PBm and PBm + 1 in each horizontal period during which the gate lines GLi and GLi + 1 are driven, thereby driving the data driver. The data signal supplied through 30 is charged. The thin film transistor TFT sequentially receives the data signals supplied to the data lines DLm1 to DL (m + 1) n in blocks PBm and PBm + 1 in response to the scan signals of the gate lines GLi and GLi + 1. The pixel electrode 12 is charged and held.

특히, 화상 표시부(40)에서 m번째 및 m+1번째 화소 블록(PBm)은 순방향 또는 역방향으로 순차 구동된다. 먼저, 순방향으로 순차 구동되는 경우 m번째 화소 블록(PBm)의 데이터 라인(DLm1 내지 DLmn)에 데이터 신호가 충전될 때 m+1번째 화소 블록(PBm+1)의 첫번째 데이터 라인(DL(m+1)1)이 프리차지된다. 그리고, m+1번째 화 소 블록(PBm+1)의 데이터 라인(DL(m+1)1 내지 DL(m+1)n)에 데이터가 충전될 때 그 화소 블록(PBm+1)의 첫번째 데이터 라인(DL(m+1)1)에는 m번째 화소 블록(PBm)의 구동시 프리차지된 전압과 동일한 데이터 신호가 공급된다. 반면에, 역방향으로 순차 구동되는 경우 m+1번째 화소 블록(PBm+1)의 데이터 라인(DL(m+1)1) 내지 DL(m+1)n)에 데이터 신호가 충전될 때 m+1번째 화소 블록(PBm+1)과 가장 인접한 m번째 화소 블록(PBm)의 마지막 데이터 라인(DLmn)이 프리차지된다. 그리고, m번째 화소 블록(PBm)의 데이터 라인(DLm1 내지 DLmn)에 데이터 신호가 충전될 때 마지막 데이터 라인(DLmn)에는 m+1번째 화소 블록(PBm+1)의 구동시 프리차지된 전압과 동일한 데이터 신호가 공급된다. 이에 따라, 각 화소 블록(PBm, PBm+1)은 순방향 또는 역방향, 즉 양방향 구동시 현재 화소 블록과 가장 인접한 다음 화소 블록의 데이터 라인이 프리차지되게 함으로써 각 화소 블록의 에지부에 위치하는 화소 전극(42)의 전압 변동을 최소화하여 블록간의 경계선 불량을 방지할 수 있게 된다.In particular, in the image display unit 40, the mth and m + 1th pixel blocks PBm are sequentially driven in the forward or reverse direction. First, when the data signal is charged in the data lines DLm1 to DLmn of the m th pixel block PBm when sequentially driven in the forward direction, the first data line DL (m +) of the m + 1 th pixel block PBm + 1 1) 1) is precharged. When data is filled in the data lines DL (m + 1) 1 to DL (m + 1) n of the m + 1th pixel block PBm + 1, the first of the pixel block PBm + 1 is filled. The data line DL (m + 1) 1 is supplied with the same data signal as the precharged voltage when the m-th pixel block PBm is driven. On the other hand, when sequentially driven in the reverse direction, m + when the data signal is charged in the data lines DL (m + 1) 1 to DL (m + 1) n of the m + 1 th pixel block PBm + 1. The last data line DLmn of the m-th pixel block PBm closest to the first pixel block PBm + 1 is precharged. When the data signal is charged in the data lines DLm1 to DLmn of the m-th pixel block PBm, the last data line DLmn has a voltage precharged when the m + 1 th pixel block PBm + 1 is driven. The same data signal is supplied. Accordingly, each pixel block PBm and PBm + 1 has a pixel electrode positioned at an edge portion of each pixel block by precharging the data line of the next pixel block closest to the current pixel block during forward or reverse driving. The voltage fluctuation of 42 can be minimized to prevent boundary defects between blocks.

이를 위하여, 데이터 구동부(50)는 각 화소 블록(PBm, PBm+1)에 공급되어질 n개의 데이터 신호(D1 내지 Dn)를 공급하는 n개의 데이터 버스(B1 내지 Bn)와, 다음 화소 블록의 첫번째 데이터 라인에 프리차지될 보조 데이터 신호(Da)를 공급하는 보조 데이터 버스(Ba)를 구비한다. 그리고, 데이터 구동부(50)는 각 화소 블록(PBm, PBm+1)의 양방향 순차 구동을 위한 쉬프트 레지스터(SRm, SRm+1)와 샘플링부(SBm, SBm+1)를 구비한다. 특히, 데이터 구동부(50)는 샘플링부(SBm, SBm+1) 사이에 위치하여 쉬프트 레지스터(SRm, SRm+1)의 구동 방향, 즉 방향 선택 신호(DS)에 따라 프리차지될 데이터 라인을 선택하는 프리차지부(80)를 더 구비한다. 프리차 지부(80)는 쉬프트 레지스터(SRm, SRm+1)의 샘플링 제어 신호와 방향 선택 신호(DS)를 이용한 프리차지 제어부(70)의 제어에 따라 제어되는 순방향 샘플링 스위치(SWf) 및 역방향 샘플링 스위치(SWb)를 구비한다. To this end, the data driver 50 includes n data buses B1 to Bn for supplying n data signals D1 to Dn to be supplied to each pixel block PBm and PBm + 1, and the first of the next pixel block. An auxiliary data bus Ba for supplying an auxiliary data signal Da to be precharged to the data line is provided. In addition, the data driver 50 includes shift registers SRm and SRm + 1 and sampling units SBm and SBm + 1 for bidirectional sequential driving of the pixel blocks PBm and PBm + 1. In particular, the data driver 50 is positioned between the sampling units SBm and SBm + 1 to select a data line to be precharged according to the driving direction of the shift registers SRm and SRm + 1, that is, the direction selection signal DS. A precharge unit 80 is further provided. The precharge branch unit 80 is a forward sampling switch SWf and a reverse sampling controlled according to the control of the precharge control unit 70 using the sampling control signal of the shift registers SRm and SRm + 1 and the direction selection signal DS. The switch SWb is provided.

구체적으로, 데이터 구동부(50)의 m번째 및 m+1번째 쉬프트 레지스터(SRm, SRm+1)는 방향 선택 신호(DS)에 응답하여 순방향 또는 역방향으로 샘플링 제어 신호를 순차 공급한다. 순방향으로 구동되는 경우 m번째 샘플링부(SBm)에 구성된 n개의 샘플링 스위치(SW1 내지 SWn)는 m번째 쉬프트 레지스터(SRm)의 샘플링 제어 신호에 응답하여 동시에 턴-온된다. 또한, m번째 쉬프트 레지스터(SRm)의 샘플링 제어 신호 및 방향 선택 신호(DS)에 의해 프리차지 제어부(80)에서 순방향 샘플링 스위치(SWf)가 턴-온된다. 이에 따라, 제1 내지 제n 샘플링 스위치(SW1 내지 SWn)는 n개의 데이터 버스(B1 내지 Bn)로부터 공급된 데이터 신호(D1 내지 Dn) 각각을 샘플링하여 m번째 화소 블록(PBm)의 n개의 데이터 라인(DLm1 내지 DLmn) 각각에 충전한다. 그리고, 순방향 샘플링 스위치(SWf)는 보조 데이터 버스(Ba)로부터 공급된 보조 데이터 신호(Da)를 샘플링하여 m+1번째 화소 블록(PBm+1)의 첫번째 데이터 라인(DL(m+1)1)에 프리차지 한다. 이때, m+1번째 화소 블록(PBm+1)의 첫번째 데이터 라인(DL(m+1)1)에 프리차지된 보조 데이터 신호(Da)는 다음의 m+1번째 화소 블록(PBm+1) 구동시 첫번째 데이터 라인(DL(m+1)1)에 공급되어질 데이터 신호가 이용된다. 이어서, m+1번째 샘플링부(SBm+1)가 m+1번째 쉬프트 레지스터(SRm+1)의 샘플링 제어 신호에 의해 구동되어 m+1번째 화소 블록(PBm+1)의 데이터 라인(DL(m+1)1 내지 DL(m+1)n)에 데이터 신호(D1 내지 Dn) 각각을 충전한다. 이때, m+1번째 화소 블록(PBm+1)의 첫번째 데이터 라인(DL(m+1)1)에는 m번째 화소 블록(PBm)의 구동시 프리차지된 전압과 동일한 데이터 신호가 충전된다. Specifically, the m-th and m + 1-th shift registers SRm and SRm + 1 of the data driver 50 sequentially supply the sampling control signal in the forward or reverse direction in response to the direction selection signal DS. When driven in the forward direction, the n sampling switches SW1 to SWn configured in the m th sampling unit SBm are simultaneously turned on in response to the sampling control signal of the m th shift register SRm. In addition, the forward sampling switch SWf is turned on in the precharge control unit 80 by the sampling control signal and the direction selection signal DS of the m th shift register SRm. Accordingly, the first to n th sampling switches SW1 to SWn sample each of the data signals D1 to Dn supplied from the n data buses B1 to Bn to n data of the m th pixel block PBm. Each of the lines DLm1 to DLmn is charged. In addition, the forward sampling switch SWf samples the auxiliary data signal Da supplied from the auxiliary data bus Ba, thereby first data line DL (m + 1) 1 of the m + 1 th pixel block PBm + 1. Precharge). At this time, the auxiliary data signal Da precharged to the first data line DL (m + 1) 1 of the m + 1th pixel block PBm + 1 is the next m + 1th pixel block PBm + 1. In driving, a data signal to be supplied to the first data line DL (m + 1) 1 is used. Subsequently, the m + 1 th sampling unit SBm + 1 is driven by the sampling control signal of the m + 1 th shift register SRm + 1, so that the data line DL (of the m + 1 th pixel block PBm + 1) is driven. Each of the data signals D1 to Dn is charged to m + 1) 1 to DL (m + 1) n. At this time, the first data line DL (m + 1) 1 of the m + 1 th pixel block PBm + 1 is charged with the same data signal as the voltage precharged when the m th pixel block PBm is driven.

이와 달리, 역방향으로 구동되는 경우 순방향으로 구동되는 경우 m+1번째 샘플링부(SBm+1)에 구성된 n개의 샘플링 스위치(SW1 내지 SWn)는 m+1번째 쉬프트 레지스터(SRm+1)의 샘플링 제어 신호에 응답하여 동시에 턴-온된다. 또한, m+1번째 쉬프트 레지스터(SRm+1)의 샘플링 제어 신호 및 방향 선택 신호(DS)에 의해 프리차지 제어부(80)에서 역방향 샘플링 스위치(SWb)가 턴-온된다. 이에 따라, 제1 내지 제n 샘플링 스위치(SW1 내지 SWn)는 n개의 데이터 버스(B1 내지 Bn)로부터 공급된 데이터 신호(D1 내지 Dn) 각각을 샘플링하여 m+1번째 화소 블록(PBm+1)의 n개의 데이터 라인(DL(m+1)1 내지 DL(m+1)n) 각각에 충전한다. 그리고, 역방향 샘플링 스위치(SWb)는 보조 데이터 버스(Ba)로부터 공급된 보조 데이터 신호(Da)를 샘플링하여 m번째 화소 블록(PBm)의 마지막 데이터 라인(DLmn)에 프리차지 한다. 이때, m번째 화소 블록(PBm)의 마지막 데이터 라인(DLmn)에 프리차지된 보조 데이터 신호(Da)는 다음의 m번째 화소 블록(PBm) 구동시 마지막 데이터 라인(DLmn)에 공급되어질 데이터 신호가 이용된다. 이어서, m번째 샘플링부(SBm)가 m번째 쉬프트 레지스터(SRm)의 샘플링 제어 신호에 의해 구동되어 m번째 화소 블록(PBm)의 데이터 라인(DLm1 내지 DLmn)에 데이터 신호(D1 내지 Dn) 각각을 충전한다. 이때, m번째 화소 블록(PBm)의 마지막 데이터 라인(DLmn)에는 m+1번째 화소 블록(PBm+1)의 구동시 프리차지된 전압과 동일한 데이터 신호가 충전된다.In contrast, when driven in the reverse direction, the n sampling switches SW1 to SWn configured in the m + 1 th sampling unit SBm + 1 when driven in the forward direction control the sampling of the m + 1 th shift register SRm + 1. It is turned on at the same time in response to the signal. In addition, the reverse sampling switch SWb is turned on in the precharge control unit 80 by the sampling control signal and the direction selection signal DS of the m + 1th shift register SRm + 1. Accordingly, the first to n th sampling switches SW1 to SWn sample each of the data signals D1 to Dn supplied from the n data buses B1 to Bn and m + 1th pixel block PBm + 1. Each of the n data lines DL (m + 1) 1 to DL (m + 1) n in is charged. The reverse sampling switch SWb samples the auxiliary data signal Da supplied from the auxiliary data bus Ba and precharges the last data line DLmn of the m-th pixel block PBm. At this time, the auxiliary data signal Da precharged to the last data line DLmn of the m-th pixel block PBm has a data signal to be supplied to the last data line DLmn when the next m-th pixel block PBm is driven. Is used. Subsequently, the m-th sampling unit SBm is driven by the sampling control signal of the m-th shift register SRm to supply each of the data signals D1 to Dn to the data lines DLm1 to DLmn of the m-th pixel block PBm. To charge. At this time, the last data line DLmn of the m-th pixel block PBm is charged with the same data signal as the voltage precharged when the m + 1-th pixel block PBm + 1 is driven.

이와 같이, 본 발명에 따른 액정 패널의 구동부는 순방향 또는 역방향, 즉 양방향 구동시에도 현재 화소 블록과 가장 인접한 다음 화소 블록의 데이터 라인이 프리차지되게 함으로써 각 화소 블록의 에지부에 위치하는 화소 전극의 전압 변동을 최소화하여 블록간의 경계선 불량을 방지할 수 있게 된다.As described above, the driving unit of the liquid crystal panel according to the present invention precharges the data line of the next pixel block closest to the current pixel block even in the forward or reverse direction, that is, in the bidirectional driving. By minimizing the voltage fluctuation, it is possible to prevent boundary defects between blocks.

도 4는 도 3에 도시된 프리차지부(80)의 상세 회로를 도시한 것이다.4 illustrates a detailed circuit of the precharge unit 80 shown in FIG. 3.

도 4에 도시된 프리차지부(80)는 보조 데이터 버스(Ba)와 공통 접속된 순방향 샘플링 스위치(SWf) 및 역방향 샘플링 스위치(SWb)와, 역방향 및 순방향 샘플링 스위치(SWb, SWf)를 각각 제어하는 프리차지 제어부(70)를 구비한다.The precharge unit 80 shown in FIG. 4 controls the forward sampling switch SWf and the reverse sampling switch SWb, which are commonly connected to the auxiliary data bus Ba, and the reverse and forward sampling switches SWb and SWf, respectively. The precharge control part 70 is provided.

순방향 샘플링 스위치(SWf)는 순방향 구동시 프리차지 제어부(70)의 제어에 응답하여 보조 데이터 버스(Ba)로부터의 보조 데이터 신호(Da)를 샘플링하여 m+1번째 화소 블록(PBm+1)의 제1 데이터 라인(DL(m+1)1)에 프리차지한다. 역방향 샘플링 스위치(SWb)는 역방향 구동시 프리차지 제어부(70)의 제어에 응답하여 보조 데이터 버스(Ba)로부터의 보조 데이터 신호(Da)를 샘플링하여 m번째 화소 블록(PBm)의 제n 데이터 라인(DLmn)에 프리차지한다. The forward sampling switch SWf samples the auxiliary data signal Da from the auxiliary data bus Ba in response to the control of the precharge control unit 70 in the forward driving mode, so that the forward sampling switch SWf of the m + 1 th pixel block PBm + 1 It is precharged to the first data line DL (m + 1) 1. The reverse sampling switch SWb samples the auxiliary data signal Da from the auxiliary data bus Ba in response to the control of the precharge control unit 70 during the reverse driving, so that the n th data line of the m th pixel block PBm is sampled. Precharge to (DLmn).

프리차지 제어부(70)는 m번째 및 m+1번째 쉬프트 레지스터(SRm)의 샘플링 제어 신호와, 방향 선택 신호(DS)의 논리 연산으로 역방향 및 순방향 샘플링 스위치(SWb, SWf)를 각각 제어한다. 구체적으로, 프리차지 제어부(70)는 m번째 쉬프트 레지스터(SRm)의 샘플링 제어 신호와 방향 선택 신호(DS)를 낸드(NAND) 연산하는 제1 낸드 연산기(22)와, 제1 낸드 연산기(22)의 출력을 반전시켜 순방향 샘플링 스위치(SWf)로 공급하는 제1 인버터(24)와, 제2 인버터(26)을 통해 반전된 방향 선택 신호(DS)와 m+1번째 쉬프트 레지스터(SRm+1)의 샘플링 제어 신호를 낸드 연산하는 제2 낸드 연산기(28)과, 제2 낸드 연산기(28)의 출력을 반전시켜 역방향 샘플링 스위치(SWb)로 공급하는 제3 인버터(30)를 구비한다.The precharge control unit 70 controls the reverse and forward sampling switches SWb and SWf, respectively, by the logical operation of the sampling control signal of the mth and m + 1th shift registers SRm and the direction selection signal DS. Specifically, the precharge control unit 70 includes a first NAND calculator 22 for performing NAND operation on the sampling control signal and the direction selection signal DS of the m th shift register SRm, and the first NAND calculator 22. ), The first inverter 24 which inverts the output of the PMI and is supplied to the forward sampling switch SWf, the direction selection signal DS inverted through the second inverter 26 and the m + 1 th shift register SRm + 1. A second NAND operator 28 for NAND operation of the sampling control signal of N s), and a third inverter 30 for inverting the output of the second NAND operator 28 and supplying it to the reverse sampling switch SWb.

먼저, m번째 쉬프트 레지스터(SRm)의 샘플링 제어 신호와 방향 선택 신호(DS)가 모두 하이 논리인 순방향 구동을 나타내는 경우 제1 낸드 연산기(22)를 통해 출력된 로우 논리가 제1 인버터(24)를 통해 하이 논리로 반전되어 순방향 샘플링 스위치(SWf)를 턴-온시키게 된다. 이에 따라, 턴-온된 순방향 샘플링 스위치(SWf)는 m번째 샘플링부(SBm)와 함께 턴-온되어 m번째 화소 블록(PBm)이 구동될 때 보조 데이터 버스(Ba)로부터의 보조 데이터 신호(Da)를 샘플링하여 m+1번째 화소 블록(PBm+1)의 제1 데이터 라인(DL(m+1)1)에 프리차지한다. First, when both the sampling control signal and the direction selection signal DS of the m-th shift register SRm indicate forward driving with high logic, the low logic outputted through the first NAND operator 22 is the first inverter 24. This inverts to a high logic to turn on the forward sampling switch (SWf). Accordingly, the turned-on forward sampling switch SWf is turned on together with the m th sampling unit SBm so that the auxiliary data signal Da from the auxiliary data bus Ba when the m th pixel block PBm is driven. ) Is precharged to the first data line DL (m + 1) 1 of the m + 1th pixel block PBm + 1.

반면에, m+1번째 쉬프트 레지스터(SRm+1)의 샘플링 제어 신호는 하이 논리이고 방향 선택 신호(DS)는 로우 논리인 역방향 구동을 나타내는 경우 제2 낸드 연산기(28)에는 제2 인버터(26)에 의해 하이 논리로 반전된 방향 선택 신호(DS)와 하이 논리의 m+1번째 쉬프트 레지스터(SRm+1)의 샘플링 제어 신호가 입력된다. 이에 따라, 제2 낸드 연산기(28)를 통해 출력된 로우 논리가 제3 인버터(30)를 통해 하이 논리로 반전되어 역방향 샘플링 스위치(SWb)를 턴-온 시키게 된다. 따라서, 턴-온된 역방향 샘플링 스위치(SWb)는 m+1번째 샘플링부(SBm+1)와 함께 턴-온되어 m+1번째 화소 블록(PBm+1)이 구동될 때 보조 데이터 버스(Ba)로부터의 보조 데이터 신호(Da)를 샘플링하여 m번째 화소 블록(PBm)의 제n 데이터 라인(DLmn)에 프리차지한다. On the other hand, when the sampling control signal of the m + 1 th shift register SRm + 1 is high logic and the direction selection signal DS is low logic, indicating the reverse driving, the second NAND operator 28 has a second inverter 26. ) Is inputted by the direction selection signal DS inverted to high logic and the sampling control signal of the m + 1th shift register SRm + 1 of the high logic. Accordingly, the low logic output through the second NAND calculator 28 is inverted to high logic through the third inverter 30 to turn on the reverse sampling switch SWb. Accordingly, the turned-on reverse sampling switch SWb is turned on together with the m + 1 th sampling unit SBm + 1 to drive the auxiliary data bus Ba when the m + 1 th pixel block PBm + 1 is driven. The auxiliary data signal Da from is sampled and precharged to the n-th data line DLmn of the m-th pixel block PBm.

상술한 바와 같이, 본 발명에 따른 액정 패널의 데이터 구동 방법 및 장치는 각 화소 블록의 구동시 다음 화소 블록에서 현재 화소 블록과 가장 인접한 데이터 라인에 해당 데이터 신호를 프리차지 시키고, 다음 화소 블록의 구동시 프리차지된 전압과 동일한 데이터를 재충전시킴으로써 각 화소 블록의 에지부에 위치하는 화소 전극의 전압 변동을 최소화할 수 있다. 또한, 본 발명에 따른 액정 패널의 데이터 구동 방법 및 장치는 양방향 구동시에도 구동 방향에 따라 현재 화소 블록과 가장 인접한 다음 화소 블록의 데이터 라인이 프리차지되게 함으로써 각 화소 블록의 에지부에 위치하는 화소 전극의 전압 변동을 최소화할 수 있게 된다. 따라서, 본 발명에 따른 액정 패널의 데이터 구동 방법 및 장치는 화소 블록간의 신호 간섭으로 인한 블록 경계선 불량을 방지할 수 있게 된다.As described above, the data driving method and apparatus of the liquid crystal panel according to the present invention precharge the corresponding data signal to the data line closest to the current pixel block in the next pixel block when each pixel block is driven, and drive the next pixel block. By recharging the same data as the time precharged voltage, it is possible to minimize the voltage variation of the pixel electrode positioned at the edge of each pixel block. In addition, the data driving method and apparatus of the liquid crystal panel according to the present invention allow the data line of the next pixel block closest to the current pixel block to be precharged according to the driving direction even during bidirectional driving so that the pixel is positioned at the edge of each pixel block. The voltage variation of the electrode can be minimized. Therefore, the data driving method and apparatus of the liquid crystal panel according to the present invention can prevent a block boundary defect due to signal interference between pixel blocks.

이상 설명한 내용을 통해 당업자 라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

Claims (16)

액정 패널에 구비된 n(n은 임의의 자연수)개의 데이터 라인으로 구성된 다수의 데이터 블록을 구동하는 데이터 구동 방법에 있어서,In the data driving method for driving a plurality of data blocks composed of n (n is an arbitrary natural number) data lines provided in the liquid crystal panel, 방향선택신호에 따라서 역방향 또는 순방향으로 샘플링 제어 신호들을 출력하는 단계;Outputting sampling control signals in the reverse direction or the forward direction according to the direction selection signal; 상기 샘플링 제어 신호 각각에 응답하여 상기 다수의 데이터 블록을 순차적으로 구동하는 단계; 및Sequentially driving the plurality of data blocks in response to each of the sampling control signals; And 상기 방향 선택 신호 및 상기 샘플링 제어 신호들에 근거하여, 서로 인접하는 두 개의 데이터 블록에 포함된 데이터 라인들 중 소정의 데이터 신호가 프리차지 되어질 데이터 라인을 선택하는 단계를 특징으로 하고 있는 데이터 구동 방법.Selecting a data line to which a predetermined data signal is precharged from among data lines included in two adjacent data blocks based on the direction selection signal and the sampling control signals. . 제1항에 있어서,The method of claim 1, 상기 순방향으로 상기 샘플링 제어 신호들이 출력될 경우,When the sampling control signals are output in the forward direction, 상기 다수의 데이터 블록 중 제m번째 데이터 블록에 데이터 신호가 인가될 때, 제m+1번째 데이터 블록의 첫번째 데이터 라인을 상기 소정의 데이터 신호로 프리차지 시키고,When a data signal is applied to an m th data block of the plurality of data blocks, the first data line of the m + 1 th data block is precharged with the predetermined data signal, 상기 역방향으로 상기 샘플링 제어 신호들이 출력될 경우,When the sampling control signals are output in the reverse direction, 상기 제m+1번째 데이터 블록에 데이터 신호가 인가될 때, 상기 제m번째 데이터 블록의 마지막 데이터 라인을 상기 소정의 데이터 신호로 프리차지 시키는 것을 특징으로 하는 데이터 구동 방법.And when a data signal is applied to the m + 1th data block, precharging the last data line of the mth data block with the predetermined data signal. 제1항에 있어서,The method of claim 1, 상기 샘플링 제어 신호 각각에 응답하여 상기 다수의 데이터 블록을 순차적으로 구동하는 단계는,The driving of the plurality of data blocks sequentially in response to each of the sampling control signals may include: 상기 n개의 데이터 라인에 공급되어질 n개의 데이터 신호를 수신하는 단계;Receiving n data signals to be supplied to the n data lines; 상기 각 샘플링 제어 신호에 응답하여 상기 n개의 데이터 신호를 샘플링하여 상기 n개의 데이터 라인에 인가하는 단계를 포함하는 것을 특징으로 하는 데이터 구동 방법.And sampling the n data signals in response to the sampling control signals and applying the n data signals to the n data lines. 제1항에 있어서, 상기 프리차지 되어질 데이터 라인을 선택하는 단계는,The method of claim 1, wherein the selecting of the data line to be precharged comprises: 상기 소정의 데이터 신호를 수신하는 단계;Receiving the predetermined data signal; 상기 방향 제어 신호와 상기 샘플링 제어 신호에 응답하여 상기 프리차지될 상기 데이터 라인을 선택하는 단계; 및Selecting the data line to be precharged in response to the direction control signal and the sampling control signal; And 상기 소정의 데이터 신호를 샘플링하여 상기 선택된 데이터 라인으로 인가하는 단계를 포함하는 것을 특징으로 하는 데이터 구동 방법.Sampling the predetermined data signal and applying the selected data signal to the selected data line. 삭제delete 삭제delete 삭제delete 액정 패널에 구비된 n(n은 임의의 자연수)개의 데이터 라인으로 구성된 다수의 데이터 블록을 구동하는 데이터 구동 장치는,The data driving device for driving a plurality of data blocks composed of n (n is an arbitrary natural number) data lines included in the liquid crystal panel, 방향선택신호에 따라서 역방향 또는 순방향으로 샘플링 제어 신호들을 출력하는 다수의 쉬프트 레지스터;A plurality of shift registers outputting sampling control signals in the reverse direction or the forward direction according to the direction selection signal; 상기 샘플링 제어 신호 각각에 응답하여 상기 다수의 데이터 블록을 순차적으로 구동하는 다수의 샘플링 스위치부; 및A plurality of sampling switch units sequentially driving the plurality of data blocks in response to each of the sampling control signals; And 서로 인접하는 두 개의 샘플링 스위치부 사이에 구비되고, 상기 방향 선택 신호와 상기 샘플링 제어 신호를 이용하여 소정의 데이터 신호가 프리차지될 데이터 라인을 선택하는 프리차지부를 포함하는 데이터 구동 장치.And a precharge unit provided between two sampling switch units adjacent to each other, and selecting a data line to which a predetermined data signal is precharged using the direction selection signal and the sampling control signal. 제 8 항에 있어서,9. The method of claim 8, 상기 다수의 데이터 블록 중, Of the plurality of data blocks, 상기 방향 선택 신호에 따라 선택된 제m번째 데이터 블록에 데이터 신호를 인가할 때, 제m+1번째 데이터 블록의 첫번째 데이터 라인에 상기 소정의 데이터 신호가 프리차지 되고,When the data signal is applied to the m th data block selected according to the direction selection signal, the predetermined data signal is precharged to the first data line of the m + 1 th data block, 상기 제m+1번째 데이터 블록에 데이터 신호가 인가될 때, 상기 제m번째 데이터 블록의 마지막 데이터 라인에 상기 소정의 데이터 신호가 프리차지 되는 것을 특징으로 하는 데이터 구동 장치.And when a data signal is applied to the m + 1 th data block, the predetermined data signal is precharged to the last data line of the m th data block. 제 9 항에 있어서,The method of claim 9, 상기 데이터 구동 장치는The data driving device 상기 n개의 데이터 라인에 공급되어질 n개의 데이터 신호를 공급하는 n개의 데이터 버스 및 상기 소정의 데이터 신호를 공급하는 보조 데이터 버스를 포함하는 것을 특징으로 하는 데이터 구동 장치.And n data buses for supplying n data signals to be supplied to the n data lines, and an auxiliary data bus for supplying the predetermined data signal. 제 10 항에 있어서,11. The method of claim 10, 상기 다수의 샘플링 스위치부 각각은Each of the plurality of sampling switch units 해당 샘플링 제어 신호에 응답하여 상기 n개의 데이터 버스를 해당 데이터 블록의 상기 n개의 데이터 라인과 접속시키는 n개의 샘플링 스위치를 포함하는 것을 특징으로 하는 데이터 구동 장치.And n sampling switches for connecting the n data buses with the n data lines of the data block in response to the sampling control signal. 삭제delete 삭제delete 삭제delete 제 10 항에 있어서,11. The method of claim 10, 상기 프리차지부는,The precharge unit, 상기 서로 인접하는 두 개의 샘플링 스위치부 사이에 구비되는 제1 샘플링 스위치 및 제2 샘플링 스위치를 포함하고,A first sampling switch and a second sampling switch provided between two adjacent sampling switch units; 상기 제1 및 제2 샘플링 스위치 중 어느 하나를 상기 보조 데이터 버스와 접속시키는 프리차지 제어부를 구비하는 것을 특징으로 하는 데이터 구동 장치.And a precharge control unit for connecting one of the first and second sampling switches to the auxiliary data bus. 제 15 항에 있어서,16. The method of claim 15, 상기 프리차지 제어부는The precharge control unit 제1 샘플링 제어 신호와 상기 방향 선택 신호를 낸드(NAND) 연산하는 제1 낸드 연산기와;A first NAND operator for performing a NAND operation on the first sampling control signal and the direction selection signal; 상기 제1 낸드 연산기의 출력을 반전시켜 상기 제2 샘플링 스위치를 제어하는 제1 인버터와;A first inverter for inverting the output of the first NAND calculator to control the second sampling switch; 상기 방향 선택 신호를 반전시키는 제2 인버터와;A second inverter for inverting the direction selection signal; 상기 제2 인버터를 통해 반전된 방향 선택 신호와 제2 샘플링 제어 신호를 낸드 연산하는 제2 낸드 연산기와;A second NAND operator NAND-operating the direction selection signal and the second sampling control signal inverted through the second inverter; 상기 제2 낸드 연산기의 출력을 반전시켜 상기 제1 샘플링 스위치를 제어하는 제3 인버터를 구비하는 것을 특징으로 하는 데이터 구동 장치.And a third inverter configured to invert the output of the second NAND calculator to control the first sampling switch.
KR1020050115197A 2005-11-30 2005-11-30 Method and apparatus driving data of liquid crystal display panel KR101263932B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050115197A KR101263932B1 (en) 2005-11-30 2005-11-30 Method and apparatus driving data of liquid crystal display panel
US11/440,275 US7876303B2 (en) 2005-11-30 2006-05-24 Method and apparatus for driving data in liquid crystal display panel
CN2006101213570A CN1975850B (en) 2005-11-30 2006-08-22 Method and apparatus for driving data in liquid crystal display screen
JP2006324834A JP5022009B2 (en) 2005-11-30 2006-11-30 Data drive device for liquid crystal panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050115197A KR101263932B1 (en) 2005-11-30 2005-11-30 Method and apparatus driving data of liquid crystal display panel

Publications (2)

Publication Number Publication Date
KR20070056497A KR20070056497A (en) 2007-06-04
KR101263932B1 true KR101263932B1 (en) 2013-05-15

Family

ID=38125880

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050115197A KR101263932B1 (en) 2005-11-30 2005-11-30 Method and apparatus driving data of liquid crystal display panel

Country Status (4)

Country Link
US (1) US7876303B2 (en)
JP (1) JP5022009B2 (en)
KR (1) KR101263932B1 (en)
CN (1) CN1975850B (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101311779A (en) * 2007-05-25 2008-11-26 群康科技(深圳)有限公司 LCD device
KR101510877B1 (en) * 2007-06-20 2015-04-10 엘지디스플레이 주식회사 Liquid crystal display device and driving method of the same
US7952486B2 (en) * 2007-08-02 2011-05-31 Chimei Innolux Corporation Liquid crystal display device provided with a gas detector, gas detector and method for manufacturing a gas detector
JP4466710B2 (en) 2007-10-04 2010-05-26 エプソンイメージングデバイス株式会社 Electro-optical device and electronic apparatus
KR100884450B1 (en) * 2007-11-08 2009-02-19 삼성모바일디스플레이주식회사 Organic light emitting display device
JP2013130729A (en) * 2011-12-21 2013-07-04 Japan Display Central Co Ltd Display device
KR102224080B1 (en) 2014-06-02 2021-03-10 삼성디스플레이 주식회사 Display device
TWI627741B (en) * 2017-07-04 2018-06-21 友達光電股份有限公司 Lcd display panel and lcd display apparatus
CN112748606A (en) * 2019-10-31 2021-05-04 合肥京东方显示技术有限公司 Display device and method for manufacturing the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW530287B (en) * 1998-09-03 2003-05-01 Samsung Electronics Co Ltd Display device, and apparatus and method for driving display device
GB9827988D0 (en) * 1998-12-19 1999-02-10 Koninkl Philips Electronics Nv Active matrix liquid crystal display devices
TW521241B (en) * 1999-03-16 2003-02-21 Sony Corp Liquid crystal display apparatus, its driving method, and liquid crystal display system
JP3532515B2 (en) * 2000-09-28 2004-05-31 シャープ株式会社 Active matrix substrate
JP2003195834A (en) 2001-12-28 2003-07-09 Sharp Corp Display device and its driving method
JP4188000B2 (en) * 2002-05-17 2008-11-26 株式会社半導体エネルギー研究所 Semiconductor display device
KR20040009815A (en) * 2002-07-26 2004-01-31 삼성전자주식회사 A liquid crystal display apparatus and a driving method thereof
KR100528351B1 (en) 2002-12-03 2005-11-15 학교법인 한양학원 Driving method and panel structure of Liquid Crystal Display
JP4517576B2 (en) * 2002-12-10 2010-08-04 セイコーエプソン株式会社 Electro-optic device
CN1323379C (en) * 2003-04-02 2007-06-27 友达光电股份有限公司 Data driving circuit and its method of driving data
JP2004334115A (en) * 2003-05-12 2004-11-25 Seiko Epson Corp Driving circuit for electrooptical panel, electrooptical apparatus equipped with the same, and electronic equipment
JP4071189B2 (en) 2003-11-28 2008-04-02 シャープ株式会社 Signal circuit, display device using the same, and data line driving method
JP4036184B2 (en) 2003-11-28 2008-01-23 セイコーエプソン株式会社 Display device and driving method of display device
US20060012595A1 (en) * 2004-07-19 2006-01-19 Chien-Chih Chen Driving circuit and driving process of display system

Also Published As

Publication number Publication date
KR20070056497A (en) 2007-06-04
JP2007156473A (en) 2007-06-21
CN1975850B (en) 2011-07-20
CN1975850A (en) 2007-06-06
JP5022009B2 (en) 2012-09-12
US7876303B2 (en) 2011-01-25
US20070146155A1 (en) 2007-06-28

Similar Documents

Publication Publication Date Title
KR101263932B1 (en) Method and apparatus driving data of liquid crystal display panel
US10163392B2 (en) Active matrix display device and method for driving same
US8334862B2 (en) Display panel drive technique for reducing power consumption
US7872628B2 (en) Shift register and liquid crystal display device using the same
US8344981B2 (en) Display driver, display device, and drive method
US7274351B2 (en) Driver circuit and shift register of display device and display device
JP5349620B2 (en) Display panel and inspection method thereof
US20100045638A1 (en) Column data driving circuit, display device with the same, and driving method thereof
US20070139339A1 (en) Liquid crystal display apparatus and driving method thereof
US20050206597A1 (en) Electro-optical device, method for driving electro-optical device, driving circuit, and electronic apparatus
KR20050104892A (en) Liquid crystal display and precharge method thereof
JP4059180B2 (en) Display driver, electro-optical device, and driving method of electro-optical device
US8169396B2 (en) Liquid crystal display device with reduced power consumption and driving method thereof
US8098224B2 (en) Driver circuit for display device and display device
KR101232164B1 (en) Liquid Crystal Display and Driving Method thereof
KR101385465B1 (en) Shift register and liquid crystal disslay including, method of driving the same
JP2005128153A (en) Liquid crystal display apparatus and driving circuit and method of the same
KR100598734B1 (en) Method Of Driving Liquid Crystal Display Apparatus
KR100943631B1 (en) Apparatus and method for driving gate lines of liquid crystal display panel
KR101816305B1 (en) Liquid Cyrstal Display device
JP2020085989A (en) Electro-optic device, electro-optic device drive method and electronic equipment
JP4080057B2 (en) Inspection method for liquid crystal display devices
KR101057777B1 (en) Precharging method and apparatus of liquid crystal display panel, liquid crystal panel using same and driving method thereof
KR101201192B1 (en) LCD and drive method thereof
JP2005055461A (en) Data line driving circuit and display device

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
N231 Notification of change of applicant
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee