KR100943631B1 - Apparatus and method for driving gate lines of liquid crystal display panel - Google Patents
Apparatus and method for driving gate lines of liquid crystal display panel Download PDFInfo
- Publication number
- KR100943631B1 KR100943631B1 KR1020030040125A KR20030040125A KR100943631B1 KR 100943631 B1 KR100943631 B1 KR 100943631B1 KR 1020030040125 A KR1020030040125 A KR 1020030040125A KR 20030040125 A KR20030040125 A KR 20030040125A KR 100943631 B1 KR100943631 B1 KR 100943631B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- gate lines
- control signals
- signals
- driving
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 게이트 드라이버를 단순화시킴과 아울러 신뢰성을 확보할 수 있는 액정 패널의 게이트 구동 장치 및 방법에 관한 것이다.The present invention relates to a gate driving apparatus and method for a liquid crystal panel that can simplify the gate driver and ensure reliability.
본 발명은 다수의 게이트 구동 신호들 및 다수의 제어 신호들을 발생하는 게이트 드라이브 집적 회로와; 상기 게이트 라인들을 다수의 블록으로 분할하고, 상기 다수의 제어 신호들 각각에 의해 서로 다른 기간에서 선택되어 상기 다수의 게이트 구동 신호들을 해당 블록의 게이트 라인들로 공급하는 다수의 디코더들을 구비하는 것을 특징으로 한다.
A gate drive integrated circuit for generating a plurality of gate drive signals and a plurality of control signals; And dividing the gate lines into a plurality of blocks and having a plurality of decoders selected at different periods by each of the plurality of control signals to supply the plurality of gate driving signals to the gate lines of the corresponding block. It is done.
Description
도 1은 종래의 액정 표시 장치를 개략적으로 도시한 도면.1 is a view schematically showing a conventional liquid crystal display device.
도 2는 종래의 구동 회로 실장형 액정 패널의 구성을 개략적으로 도시한 도면.2 is a diagram schematically showing a configuration of a conventional drive circuit mounted liquid crystal panel.
도 3은 종래의 일체형 게이트 드라이버의 내부 구성을 도시한 도면.3 is a diagram illustrating an internal configuration of a conventional integrated gate driver.
도 4는 본 발명의 실시 예에 따른 게이트 구동부를 포함하는 액정 패널의 구성을 개략적으로 도시한 도면.4 is a diagram schematically illustrating a configuration of a liquid crystal panel including a gate driver according to an exemplary embodiment of the present invention.
도 5는 도 4에 도시된 게이트 구동부의 상세 구성을 도시한 도면.FIG. 5 is a diagram illustrating a detailed configuration of the gate driver shown in FIG. 4. FIG.
도 6은 도 5에 도시된 게이트 구동부의 구동 파형도.FIG. 6 is a driving waveform diagram of the gate driver shown in FIG. 5; FIG.
도 7은 본 발명의 다른 실시 예에 따른 게이트 구동부의 상세 구성을 도시한 도면.7 is a view showing a detailed configuration of a gate driver according to another embodiment of the present invention.
도 8은 본 발명의 또 다른 실시 예에 따른 게이트 구동부의 상세 구성을 도시한 도면.8 is a view showing a detailed configuration of a gate driver according to another embodiment of the present invention.
도 9는 도 8에 도시된 게이트 구동부에 공급되는 제어 신호 파형도.9 is a control signal waveform diagram supplied to a gate driver shown in FIG. 8; FIG.
< 도면의 주요 부분에 대한 부호의 설명 > <Description of Symbols for Main Parts of Drawings>
2, 20, 30 : 액정 패널 4 : 게이트 드라이버2, 20, 30: liquid crystal panel 4: gate driver
6 : 데이터 드라이버 12 : 화소6: data driver 12: pixel
14, 18, 32, 42, 52 : 게이트 드라이브 IC14, 18, 32, 42, 52: gate drive IC
16, 34 : 데이터 드라이브 IC 22 : 쉬프트 레지스터16, 34: data drive IC 22: shift register
24 : 버퍼 어레이 26 : 버퍼24: buffer array 26: buffer
36 : 화상 표시부 D1 ~ Dj, DD1 내지 DDj : 디코더36: image display unit D1 to Dj, DD1 to DDj: decoder
ST1 ~ STn : 스테이지
ST1 to STn: stage
본 발명은 액정 표시 장치에 관한 것으로, 특히 액정 패널에 내장되는 구동 회로의 스트레스로 인한 소자 신뢰성을 확보하면서도 출력 채널 수를 감소시켜 컴팩트화할 수 있는 액정 패널의 게이트 구동 장치 및 방법에 관한 것이다.BACKGROUND OF THE
액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 화소 매트릭스를 갖는 액정 패널과, 액정 패널을 구동하기 위한 구동 회로를 구비한다.The liquid crystal display displays an image by adjusting the light transmittance of the liquid crystal having dielectric anisotropy using an electric field. To this end, the liquid crystal display includes a liquid crystal panel having a pixel matrix and a driving circuit for driving the liquid crystal panel.
구체적으로, 액정 표시 장치는 도 1에 도시된 바와 같이 화소 매트릭스를 갖는 액정 패널(2)과, 액정 패널(2)의 게이트 라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(4)와, 액정 패널(2)의 데이터 라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(6)와, 게이트 드라이버(4)와 데이터 드라이버(6)의 구동 타이밍을 제어하기 위한 타이밍 제어부(8)를 구비한다.Specifically, the liquid crystal display includes a
액정 패널(2)은 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 형성된 화소들(12)로 구성된 화소 매트릭스를 구비한다. 화소들(12) 각각은 화소 신호에 따라 광투과량을 조절하는 액정셀(Clc)과, 액정셀(Clc)을 구동하기 위한 박막 트랜지스터(TFT)들을 구비한다.The
박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터의 게이트 구동 신호, 즉 게이트 하이 전압(VGH)이 공급되는 경우 턴-온되어 데이터 라인(DL)으로부터의 화소 신호를 액정셀(Clc)에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터 게이트 로우 전압(VGL)이 공급되는 경우 턴-오프되어 액정셀(Clc)에 충전된 화소 신호가 유지되게 한다. The thin film transistor TFT is turned on when the gate driving signal from the gate line GL, that is, the gate high voltage VGH is supplied, and supplies the pixel signal from the data line DL to the liquid crystal cell Clc. . The thin film transistor TFT is turned off when the gate low voltage VGL is supplied from the gate line GL to maintain the pixel signal charged in the liquid crystal cell Clc.
액정셀(Clc)은 등가적으로 캐패시터로 표현되며, 액정을 사이에 두고 대면하는 공통 전극과 박막 트랜지스터(TFT)에 접속된 화소 전극으로 구성된다. 그리고, 액정셀(Clc)은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터(미도시)를 더 구비한다. 이러한 액정셀(Clc)은 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전율 이방성을 가지는 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 계조를 구현하게 된다.The liquid crystal cell Clc is equivalently represented by a capacitor and includes a common electrode facing each other with a liquid crystal interposed therebetween and a pixel electrode connected to the thin film transistor TFT. In addition, the liquid crystal cell Clc further includes a storage capacitor (not shown) so that the charged pixel signal is stably maintained until the next pixel signal is charged. In the liquid crystal cell Clc, an array state of liquid crystals having dielectric anisotropy varies according to pixel signals charged through the thin film transistor TFT, thereby adjusting grayscale.
게이트 드라이버(4)는 타이밍 제어부(8)로부터의 게이트 스타트 펄스(Gate Start Pulse; GSP)를 게이트 쉬프트 클럭(Gate Shift Clock; GSC)에 따라 쉬프트시 켜 게이트 라인들(GL1 내지 GLm)에 순차적으로 게이트 하이 전압(VGH)의 스캔 펄스를 공급한다. 그리고, 게이트 드라이버(14)는 게이트 라인들(GL)에 게이트 하이 전압(VGH)의 스캔 펄스가 공급되지 않는 나머지 기간에서는 게이트 로우 전압(VGL)을 공급하게 된다. 이러한 게이트 드라이버(4)는 게이트 라인들(GL1 내지 DLn)을 분할하여 구동하기 위하여 다수의 게이트 구동 IC(Integrated Circuit)들을 포함한다.The
데이터 드라이버(6)는 타이밍 제어부(8)로부터의 소스 스타트 펄스(Source Start Pulse; SSP)를 소스 쉬프트 클럭(Source Shift Clock; SSC)에 따라 쉬프트시켜 샘플링 신호를 발생한다. 그리고, 데이터 드라이버(6)는 상기 소스 쉬프트 클럭(SSC)에 따라 입력되는 화소 데이터(RGB)를 상기 샘플링 신호에 따라 래치한 후 소스 출력 이네이블(Source Output Enable; SOE) 신호에 응답하여 라인 단위로 공급한다. 데이터 드라이버(6)는 서로 다른 감마 전압들을 이용하여 라인 단위로 공급되는 화소 데이터(RGB)를 아날로그 화소 신호로 변환하여 데이터 라인들(DL1 내지 DLm)에 공급한다. 여기서, 데이터 드라이버(6)는 상기 화소 데이터를 화소 신호로 변환할 때 타이밍 제어부(8)로부터의 극성 제어 신호(POL)에 응답하여 그 화소 신호의 극성을 결정하게 된다. 이러한 데이터 드라이버(6)는 데이터 라인들(DL1 내지 DLm)을 분할하여 구동하기 위한 다수개의 데이터 구동 IC들을 포함한다.The data driver 6 shifts the source start pulse SSP from the timing controller 8 in accordance with the source shift clock SSC to generate a sampling signal. In addition, the data driver 6 latches the pixel data RGB input according to the source shift clock SSC according to the sampling signal, and then relies on a line unit in response to a source output enable (SOE) signal. To supply. The data driver 6 converts pixel data RGB, which is supplied in units of lines, into analog pixel signals using different gamma voltages, and supplies them to the analog pixel signals and supplies them to the data lines DL1 through DLm. Here, the data driver 6 determines the polarity of the pixel signal in response to the polarity control signal POL from the timing controller 8 when converting the pixel data into the pixel signal. The data driver 6 includes a plurality of data driving ICs for dividing and driving the data lines DL1 to DLm.
타이밍 제어부(8)는 게이트 드라이버(4)를 제어하는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC) 등을 발생하고, 데이터 드라이버(6)를 제어하 는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭(SSC), 소스 출력 이네이블 신호(SOE), 극성 제어 신호(POL) 등을 발생한다. 이 경우, 타이밍 제어부(8)는 외부로부터 입력되는 유효 데이터 구간을 알리는 데이터 이네이블(Data Enable; DE) 신호, 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 화소 데이터(RGB)의 전송 타이밍을 결정하는 도트 클럭(Dot Clock; DCLK)을 이용하여 상기 GSP, GSC, GOE, SSP, SSC, SOE, POL 등과 같은 제어신호들을 생성하게 된다.The timing controller 8 generates a gate start pulse GSP and a gate shift clock GSC for controlling the
이러한 액정 표시 장치는 주로 컴퓨터의 모니터, TV, 휴대폰의 디스플레이 등으로 사용된다. 이들 중 휴대폰에 적용되는 액정 표시 장치의 경우 도 2에 도시된 바와 같이 드라이브 IC들(14, 16, 18)이 액정 패널(20) 상에 직접 실장된 구조를 갖는다.The liquid crystal display is mainly used as a monitor of a computer, a display of a TV, a mobile phone and the like. In the liquid crystal display device applied to the mobile phone, the
도 2는 종래의 구동 회로 실장형 액정 패널을 도시한 것이다. 도 2에 도시된 구동 회로 일체형 액정 패널(20)은 화소 매트릭스를 갖는 화상 표시부(15)와, 화상 표시부(15)를 제외한 비표시 영역에 형성된 제1 및 제2 게이트 드라이브 IC들(14, 18)과, 데이터 드라이브 IC(16)를 구비한다.2 illustrates a conventional driving circuit-mounted liquid crystal panel. The driving circuit-integrated
제1 게이트 드라이브 IC(14)는 화상 표시부(15)에 형성된 게이트 라인들(GL1 내지 DLn) 중 오드(Odd) 게이트 라인들(GL1, GL3, ..., GLn-1)을 구동한다.The first gate drive IC 14 drives odd gate lines GL1, GL3,..., GLn-1 of the gate lines GL1 to DLn formed in the
제2 게이트 드라이브 IC(18)는 화상 표시부(15)에 형성된 게이트 라인들(GL1 내지 GLn) 중 이븐(Even) 게이트 라인들(GL2, GL4, ..., GLn)을 구동한다.The second gate drive IC 18 drives the even gate lines GL2, GL4,... GLn among the gate lines GL1 to GLn formed in the
데이터 드라이브 IC(16)는 화상 표시부(15)에 형성된 데이터 라인들(DL1 내지 DLm)을 구동한다.
The
이러한 드라이브 IC들(14, 16, 18)은 통상 화면 표시부(15) 위의 비표시 영역에 COG(Chip On Glass)나 COF(Chip On Film) 방식으로 실장된다. 여기서 제1 및 제2 게이트 드라이브 IC(14, 18)는 데이터 드라이브 IC(16)를 중심으로 대칭적으로 배치된다. 이에 따라, 게이트 드라이브 IC들(14, 18)과 화상 표시부(15) 사이의 게이트 라인들(GL1 내지 GLn)이 배치되는 비표시 영역을 게이트 드라이브 IC를 1개만 실장하는 경우 보다 감소시킬 수 있게 된다. 그러나, 게이트 드라이브 IC가 2개가 필요함으로써 제조 원가 상승의 문제가 있다.The
나아가, 화면 표시부(20)의 해상도가 높아짐에 따라 게이트 라인들(GL1 내지 GLn)의 수가 증가하게 됨과 아울러 제1 및 제2 게이트 드라이브 IC(14, 18)의 출력 채널 수, 즉 게이트 라인들(GL1 내지 GLn)의 수가 증가하게 된다. 이렇게 증가된 게이트 라인들(GL1 내지 GLn)의 배치를 위하여 제1 및 제2 게이트 드라이브 IC들(14, 18) 각각과 화상 표시부(15) 사이의 좌측 및 우측 비표시 영역이 증가하게 되는 문제점이 있다. 예를 들면, 휴대폰용 2인치급 액정 표시 장치의 해상도가 176*3*220의 화소수에서 240*3*320(n=320) 화소수 수준의 고해상도 제품으로 진행되고 있다. 이 경우, 제1 및 제2 게이트 드라이브 IC들(14, 18) 각각과 화상 표시부(15) 사이의 좌측 및 우측 비표시영역 각각에 160개씩의 게이트 라인들이 배치되어야 하므로 그 좌측 및 우측 비표시영역이 크게 증가하게 된다. 이 결과, 휴대폰용 액정 표시 장치의 크기가 증가함으로써 휴대폰의 컴팩트화를 저해하는 문제가 있다.Furthermore, as the resolution of the
이를 해결하기 위하여, 도 3에 도시된 바와 같이 게이트 드라이버 전체를 일 체화하여 액정 패널의 제조시 직접 형성하는 방법이 제안되고 있으나, 드라이브 IC들(14, 18)의 신뢰성 문제로 인하여 회로 수명이 단축되는 문제가 있다.In order to solve this problem, a method of directly integrating the entire gate driver as shown in FIG. 3 and forming the liquid crystal panel has been proposed. However, the circuit life is shortened due to the reliability problems of the
일반적으로 액정 패널에 직접 형성되는 게이트 드라이버는 도 3과 같이 다수의 스테이지들(ST1 내지 STn)을 구비하는 쉬프트 레지스터(22)와, 스테이지들(ST1 내지 STn) 각각의 출력 라인과 게이트 라인들(GL1 내지 GLn) 각각의 사이에 접속된 출력 버퍼들(26)로 구성된 출력 버퍼 어레이(24)를 구비한다.In general, the gate driver formed directly on the liquid crystal panel includes a
쉬프트 레지스터(24)의 제1 스테이지(ST1)는 게이트 스타트 펄스(SP)를 입력하고, 제2 내지 제n/2 스테이지들(ST2 내지 ST(n/2))은 이전단 스테이지의 출력 신호를 입력한다. 또한, 스테이지들(ST1 내지 ST(n/2))은 제1 및 제2 클럭 신호(C, C/)를 공통으로 입력한다. 이러한 스테이지들(ST1 내지 ST(n/2)) 각각은 제1 및 제2 클럭 신호(C, C/)를 이용하여 게이트 스타트 펄스(SP)를 순차적으로 쉬프트시켜 게이트 구동 신호를 출력한다.The first stage ST1 of the
출력 버퍼 어레이(24)에 포함되는 출력 버퍼들(26) 각각은 스테이지들(ST1 내지 ST(n/2)) 각각으로부터 출력된 게이트 구동 신호를 제1 및 제2 구동 전압(VDD, VSS)을 이용하여 신호 완충하여 게이트 라인들(GL1 내지 GLn) 각각으로 출력한다. Each of the output buffers 26 included in the
이렇게 게이트 드라이버를 구성하는 쉬프트 레지스터(22)와 출력 버퍼 어레이(24)는 다수개의 박막 트랜지스터들의 조합으로 구현된다. 그런데, 게이트 드라이버용 박막 트랜지스터들을 화상 표시부(15)의 박막 트랜지스터들과 동일하게 아몰퍼스 실리콘으로 형성하는 경우 신뢰성 문제로 회로 수명에 문제가 발생하게 된 다. 이는 비정질 실리콘 박막 트랜지스터에 포함된 수소에 의한 전류로 인하여 고신뢰성을 필요로 하는 드라이버용 박막 트랜지스터의 문턱 전압의 변화가 크게 일어나기 때문이다. 이 결과, 게이트 드라이버를 일체화하여 액정 패널에 직접 형성하는 것은 어려운 과제이다.
The
따라서, 본 발명의 목적은 게이트 드라이버를 단순화시킴과 아울러 신뢰성을 확보할 수 있는 액정 패널의 게이트 구동 장치 및 방법을 제공하는 것이다.
Accordingly, an object of the present invention is to provide a gate driving apparatus and method for a liquid crystal panel which can simplify the gate driver and ensure reliability.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정 패널의 게이트 구동 장치는 액정 패널의 게이트 라인들을 구동하기 위한 장치에 있어서, 다수의 게이트 구동 신호들 및 다수의 제어 신호들을 발생하는 게이트 드라이브 집적 회로와; 상기 게이트 라인들을 다수의 블록으로 분할하고, 상기 다수의 제어 신호들 각각에 의해 서로 다른 기간에서 선택되어 상기 다수의 게이트 구동 신호들을 해당 블록의 게이트 라인들로 공급하는 다수의 디코더들을 구비하는 것을 특징으로 한다.In order to achieve the above object, the gate driving device of the liquid crystal panel according to the present invention is a device for driving the gate lines of the liquid crystal panel, the gate drive integrated circuit for generating a plurality of gate driving signals and a plurality of control signals; ; And dividing the gate lines into a plurality of blocks, and having a plurality of decoders selected at different periods by each of the plurality of control signals to supply the plurality of gate driving signals to the gate lines of the corresponding block. It is done.
상기 게이트 구동 신호들의 수와 상기 제어 신호들의 수의 합은 상기 게이트 라인들의 수 보다 작은 것을 특징으로 한다.The sum of the number of gate driving signals and the number of control signals is smaller than the number of gate lines.
k(k는 양의 정수)개의 게이트 구동 신호들과, j(j는 양의 정수)개의 제어 신호들을 이용하여 k×j개의 게이트 라인들을 구동하는 것을 특징으로 한다. The k × j gate lines are driven using k (k is a positive integer) gate driving signals and j (j is a positive integer) control signals.
상기 게이트 구동 신호들의 수가 상기 제어 신호들의 수 보다 작게 설정된 것을 특징으로 한다.The number of the gate driving signals is set smaller than the number of the control signals.
상기 다수의 제어 신호들은 상기 다수의 디코더들이 순차적으로 구동되게 하는 것을 특징으로 한다.The plurality of control signals may cause the plurality of decoders to be driven sequentially.
상기 다수의 게이트 구동 신호들은 상기 디코더에 의해 선택된 해당 블록의 게이트 라인들을 순차적으로 구동되게 하는 것을 특징으로 한다.The plurality of gate driving signals may sequentially drive gate lines of a corresponding block selected by the decoder.
상기 디코더 각각은 해당 블록의 게이트 라인들 각각과 접속되고, 상기 다수의 제어 신호들 중 어느 하나의 제어 신호에 공통으로 응답하여 상기 다수의 게이트 구동 신호들 각각을 상기 해당 블록의 게이트 라인들 각각으로 공급하기 위한 다수의 스위칭 소자들을 구비하는 것을 특징으로 한다.Each of the decoders is connected to each of the gate lines of the corresponding block, and each of the plurality of gate driving signals is respectively connected to each of the gate lines of the corresponding block in response to a control signal of any one of the plurality of control signals. It is characterized by comprising a plurality of switching elements for supplying.
상기 게이트 라인들 각각이 상기 게이트 구동 신호 중 게이트 로우 전압을 유지하는 기간 중 오프 전압을 상기 게이트 라인들 각각에 공급하기 위한 다수의 오프 전압 인가용 트랜지스터들을 추가로 구비하는 것을 특징으로 한다.And a plurality of off voltage applying transistors for supplying an off voltage to each of the gate lines during a period in which each of the gate lines maintains a gate low voltage among the gate driving signals.
상기 다수의 오프 전압 인가용 트랜지스터들은 상기 게이트 라인들 각각과 병렬로 접속된 것을 특징으로 한다.The plurality of off voltage applying transistors may be connected in parallel with each of the gate lines.
상기 다수의 오프 전압 인가용 트랜지스터들은 상기 게이트 라인들과 동일한 블록 단위로 분할되고, 상기 다수의 제어 신호들 중 어느 하나의 제어 신호에 따라 그 블록 단위로 구동되는 것을 특징으로 한다.The plurality of off voltage applying transistors may be divided in the same block unit as the gate lines, and driven in the block unit according to any one of the plurality of control signals.
상기 다수의 오프 전압 인가용 트랜지스터들에 상기 블록 단위로 공급되는 제어 신호는 해당 블록의 게이트 라인들을 구동하는 디코더에 공급되는 제어 신호 와 서로 다른 것을 특징으로 한다.The control signal supplied to the plurality of off voltage applying transistors in the unit of block is different from the control signal supplied to the decoder driving the gate lines of the corresponding block.
상기 게이트 구동 집적 회로는 상기 다수의 오프 전압 인가용 트랜지스터들을 상기 블록 단위로 구동하기 위한 다수의 제2 제어 신호들을 더 공급하는 것을 특징으로 한다.The gate driving integrated circuit may further supply a plurality of second control signals for driving the plurality of off voltage applying transistors in the block unit.
상기 다수의 제2 제어 신호들 각각은 상기 제어 신호들 중 해당 블록의 게이트 라인들과 접속된 디코더에 공급되는 제어 신호와 역위상을 갖는 것을 특징으로 한다.Each of the plurality of second control signals has an antiphase with a control signal supplied to a decoder connected to gate lines of a corresponding block among the control signals.
상기 다수의 제2 제어 신호들 각각은 상기 제어 신호들 중 해당 블록의 게이트 라인들과 접속된 상기 디코더에 공급되는 다수의 제어 신호와 부분적으로 다른 위상을 갖는 것을 특징으로 한다.Each of the plurality of second control signals has a phase which is partially different from a plurality of control signals supplied to the decoder connected to gate lines of a corresponding block among the control signals.
상기 다수의 오프 전압 인가용 트랜지스터들은 상기 블록 단위로 상기 다수의 디코더들 각각에 내장된 것을 특징으로 한다.The plurality of off voltage applying transistors may be built in each of the plurality of decoders in block units.
상기 게이트 구동 집적 회로는 상기 액정 패널의 비표시 영역에 실장되고, 상기 다수의 디코더들은 상기 비표시 영역에 형성된 것을 특징으로 한다.The gate driving integrated circuit is mounted in a non-display area of the liquid crystal panel, and the plurality of decoders are formed in the non-display area.
본 발명에 따른 액정 패널의 게이트 구동 방법은 액정 패널의 게이트 라인들을 구동하는 방법에 있어서, 다수의 게이트 구동 신호들 및 다수의 제어 신호들을 발생하는 단계와; 상기 다수의 제어 신호들 각각에 의해 서로 다른 기간에서 상기 게이트 라인들을 블록 단위로 선택하는 단계와; 선택된 게이트 라인들 블록에 상기 다수의 게이트 구동 신호들을 공급하는 단계를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of driving a gate line of a liquid crystal panel, comprising: generating a plurality of gate driving signals and a plurality of control signals; Selecting the gate lines in units of blocks in different periods by each of the plurality of control signals; And supplying the plurality of gate driving signals to the selected gate lines block.
상기 다수의 제어 신호들은 상기 게이트 라인들이 블록 단위로 순차적으로 구동되게 하는 것을 특징으로 한다.The plurality of control signals may cause the gate lines to be sequentially driven in block units.
상기 다수의 게이트 구동 신호들은 선택된 블록의 게이트 라인들을 순차적으로 구동되게 하는 것을 특징으로 한다.The plurality of gate driving signals may drive the gate lines of the selected block sequentially.
상기 다수의 게이트 구동 신호들 각각은 해당 블록의 게이트 라인들 각각과 접속되고, 상기 다수의 제어 신호들 중 어느 하나의 제어 신호에 공통으로 응답하는 다수의 스위칭 소자들 각각을 통해 상기 해당 블록의 게이트 라인들 각각으로 공급되는 것을 특징으로 한다.Each of the plurality of gate driving signals is connected to each of the gate lines of the corresponding block, and the gate of the corresponding block passes through each of the plurality of switching elements that commonly respond to any one of the plurality of control signals. It is characterized by being supplied to each of the lines.
상기 게이트 라인들 각각이 상기 게이트 구동 신호 중 게이트 로우 전압을 유지하는 기간 중 오프 전압을 상기 게이트 라인들 각각에 공급하는 단계를 추가로 포함하는 것을 특징으로 한다.And supplying an off voltage to each of the gate lines while each of the gate lines maintains a gate low voltage among the gate driving signals.
상기 오프 전압은 상기 게이트 라인들 각각과 병렬로 접속된 오프 전압 인가용 트랜지스터들 각각을 통해 상기 게이트 라인들의 블록 단위로 상기 게이트 라인들에 공급되는 것을 특징으로 한다.The off voltage may be supplied to the gate lines in units of blocks of the gate lines through each of the off voltage applying transistors connected in parallel with each of the gate lines.
상기 게이트 라인들 중 어느 한 블록에 접속된 오프 전압 인가용 트랜지스터들은 상기 다수의 제어 신호들 중 어느 하나의 제어 신호에 공통으로 응답하여 상기 오프 전압을 해당 블록의 게이트 라인들에 공급하는 것을 특징으로 한다.The off voltage applying transistors connected to any one of the gate lines supply the off voltage to the gate lines of the corresponding block in response to one of the plurality of control signals in common. do.
상기 오프 전압 인가용 트랜지스터들에 블록 단위로 공급되는 제어 신호는 해당 블록의 게이트 라인들에 상기 게이트 구동 신호를 공급하기 위하여 이용되는 제어 신호와 서로 다른 위상을 갖는 것을 특징으로 한다.The control signal supplied to the off voltage applying transistors in block units has a phase different from that of the control signal used to supply the gate driving signal to the gate lines of the corresponding block.
상기 다수의 오프 전압 인가용 트랜지스터들을 상기 블록 단위로 구동하기 위한 다수의 제2 제어 신호들을 발생하는 단계를 추가로 포함하는 것을 특징으로 한다.The method may further include generating a plurality of second control signals for driving the plurality of off voltage applying transistors in the block unit.
상기 다수의 제2 제어 신호들 각각은 상기 제어 신호들 중 해당 블록의 게이트 라인들에 상기 게이트 구동 신호를 공급하기 위하여 이용되는 제어 신호와 역위상을 갖는 것을 특징으로 한다.Each of the plurality of second control signals has an inverse phase with a control signal used to supply the gate driving signal to gate lines of a corresponding block among the control signals.
상기 다수의 제2 제어 신호들 각각은 상기 제어 신호들 중 해당 블록의 게이트 라인들에 상기 게이트 구동 신호를 공급하기 위하여 이용되는 제어 신호와 부분적으로 다른 위상을 갖는 것을 특징으로 한다.Each of the plurality of second control signals has a phase that is partially different from a control signal used to supply the gate driving signal to gate lines of a corresponding block among the control signals.
상기 목적들 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above objects will become apparent from the detailed description of the embodiments with reference to the accompanying drawings.
이하, 본 발명의 바람직한 실시예들을 도 4 내지 도 9를 참조하여 상세하게 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to FIGS. 4 to 9.
도 4는 본 발명의 실시 예에 따른 게이트 구동 장치를 포함하는 액정 패널을 개략적으로 도시한 것이다.4 schematically illustrates a liquid crystal panel including a gate driving apparatus according to an exemplary embodiment of the present invention.
도 4에 도시된 액정 패널은 장치는 화소 매트릭스를 갖는 화상 표시부(36)와, 화상 표시부(36)의 게이트 라인들을 구동하기 위하여 게이트 드라이브 IC(32) 및 다수의 디코더(D1 내지 Dj)를 갖는 게이트 구동부와, 화상 표시부(36)의 데이터 라인들을 구동하기 위한 데이터 구동 IC(32)를 구비한다.The liquid crystal panel shown in FIG. 4 has an
화상 표시부(36)는 게이트 라인들과 데이터 라인들의 교차로 정의되는 영역마다 형성된 화소들로 구성된 화소 매트릭스를 구비한다. 화소들 각각은 화소 신 호에 따라 광투과량을 조절하는 액정셀과, 액정셀을 구동하기 위한 박막 트랜지스터를 구비한다. 박막 트랜지스터는 게이트 라인으로부터의 게이트 구동 신호에 응답하여 데이터 라인으로부터의 화소 신호를 액정셀을 공급한다. 이에 따라, 액정셀은 박막 트랜지스터를 통해 공급된 화소 신호에 따라 구동되어 광투과량을 조절함으로써 계조를 구현하게 된다.The
데이터 드라이브 IC(34)는 외부로부터 입력된 디지털 화소 데이터를 아날로그 화소 신호로 변환하여 데이터 라인들에 공급한다. 이러한 데이터 드라이브 IC(34)는 화상 표시부(36)의 위쪽의 비표시 영역에 실장된다.The data drive
게이트 구동부는 다수의 게이트 구동 신호 S1 내지 Sk와 다수의 제어 신호 C1 내지 Cj를 발생하는 게이트 드라이브 IC(32)와, 상기 제어 신호 C1 내지 Cj에 따라 상기 게이트 구동 신호 S1 내지 Sk를 선택하여 게이트 라인들로 공급하는 다수의 디코더 D1 내지 Dj를 구비한다. 게이트 드라이브 IC(32)는 데이터 드라이브 IC(34)와 인접하게 화상 표시부(36) 위쪽의 비표시 영역에 실장된다. 그리고, 디코더 D1 내지 Dj는 화상 표시부(36) 좌측 또는 우측의 비표시 영역에 형성된다. 여기서, 게이트 드라이브 IC(32)는 데이터 드라이브 IC(34)와 함께 별도의 IC 형태로 액정 패널(30)의 비표시 영역에 실장되고, 디코더 D1 내지 Dj는 화상 표시부(36)의 박막 트랜지스터와 함께 비표시 영역에 형성된다. The gate driver selects the
게이트 드라이브 IC(32)는 게이트 구동 신호 S1 내지 Sk를 발생하여 k개의 출력 채널을 통해 디코더 D1 내지 Dj에 공통으로 공급한다. 또한, 게이트 드라이브 IC(32)는 제어 신호 C1 내지 Cj를 발생하여 j개의 출력 채널을 통해 디코더 D1 내지 Dj 각각으로 공급한다.The
다수의 디코더 D1 내지 Dj는 게이트 라인들을 다수개로 블록으로 분할하여 구동한다. 예를 들면, 다수의 디코더 D1 내지 Dj는 도 5와 같이 게이트 라인 GL11 내지 GLjk을 k개씩 j개의 블록으로 분할하여 구동한다. 그리고, 디코더 D1 내지 Dj 각각은 k개씩의 게이트 라인들을 구동하기 위한 k개씩의 스위치 소자들을 구비한다. 구체적으로, 디코더 D1은 제1 블록의 게이트 라인들 GL11 내지 GL1k를 구동하기 위한 스위치 SW11 내지 SW1k를, 디코더 D2는 제2 블록의 게이트 라인들 GL21 내지 GL2k를 구동하기 위한 스위치 SW21 내지 SW2k를, 그리고 디코더 Dj는 제j 블록의 게이트 라인들 GLj1 내지 GLjk를 구동하기 위한 스위치 SWj1 내지 SWjk를 구비한다.The plurality of decoders D1 to Dj divide and drive the gate lines into blocks. For example, the plurality of decoders D1 to Dj divide and drive the gate lines GL11 to GLjk into j blocks by k as shown in FIG. 5. Each of the decoders D1 to Dj includes k switch elements for driving k gate lines. Specifically, decoder D1 is a switch SW11 to SW1k for driving the gate lines GL11 to GL1k of the first block, decoder D2 is a switch SW21 to SW2k for driving the gate lines GL21 to GL2k of the second block, and The decoder Dj has switches SWj1 to SWjk for driving the gate lines GLj1 to GLjk of the jth block.
이러한 디코더 D1 내지 Dj 각각은 게이트 드라이브 IC(32)에서 출력되는 게이트 구동 신호 S1 내지 Sk를 공통으로 입력한다. 그리고, 디코더 D1 내지 Dj 각각은 게이트 드라이브 IC(32)에서 출력되는 제어 신호 C1 내지 Cj 각각에 응답하여 게이트 구동 신호 S1 내지 Sk를 선택함으로써 해당 게이트 라인들로 공급한다. 이 경우, 디코더 D1 내지 Dj 각각은 제어 신호 C1 내지 Cj 중 어느 하나의 제어 신호만을 입력한다. 다시 말하여, 디코더 D1을 구성하는 스위치 SW11 내지 SW1k는 제어 신호 C1에 의해, 디코더 D2를 구성하는 스위치 SW21 내지 SW2k는 제어 신호 C2에 의해, 그리고 디코더 Dj를 구성하는 스위치 SWj1 내지 SWjk는 제어 신호 Cj에 의해 제어된다. 여기서, 제어 신호 C1 내지 Cj 각각은 특정 상태, 예를 들면 도 6과 같이 하이 상태가 순차적으로 쉬프트된 형태를 갖고, 한 프레임(1F) 주기를 갖 는다. 이에 따라, 디코더 D1 내지 Dj 각각은 제어 신호 C1 내지 Cj 각각에 의해 순차적으로 구동되므로 한 프레임(1F) 중 해당 제어 신호가 하이 상태가 되는 기간에서만 구동된다. 다시 말하여, 디코더 D1 내지 Dj를 구성하는 스위치 SW11 내지 SWjk들은 해당 제어 신호가 하이 상태가 되는 기간에서만 구동되므로 구동 스트레스를 줄일 수 있게 된다. 그리고, 도 6과 같이 하이 상태가 순차적으로 쉬프트된 형태를 갖는 게이트 구동 신호 S1 내지 Sk는 제어 신호 C1 내지 Ck 각각의 하이 상태 기간마다 반복되어 공급된다.Each of these decoders D1 to Dj commonly inputs the gate driving signals S1 to Sk output from the
이에 따라, 도 6과 같이 제어 신호 C1이 하이 상태가 되면 디코더 D1의 스위치 SW11 내지 SW1k가 동시에 턴-온되어 게이트 구동 신호 S1 내지 Sk가 제1 블록의 게이트 라인들 GL11 내지 GL1k 각각으로 공급된다. 이어서, 제어 신호 C2가 하이 상태가 되면 디코더 D2의 스위치 SW21 내지 SW2k가 동시에 턴-온되어 게이트 구동 신호 S1 내지 Sk가 제2 블록의 게이트 라인들 GL21 내지 GL2k 각각으로 공급된다. 그리고, 제어 신호 Cj가 하이 상태가 되면 디코더 Dj의 스위치 SWj1 내지 SWjk가 동시에 턴-온되어 게이트 구동 신호 S1 내지 Sk가 제j 블록의 게이트 라인들 GLj1 내지 GLjk 각각으로 공급된다. 여기서, 게이트 구동 신호 S1 내지 Sk의 하이 상태는는 화상 표시부(36)의 박막 트랜지스터를 턴-온시킬 수 있는 게이트 하이 전압으로, 로우 상태로는 그 박막 트랜지스터를 턴-오프시킬 수 있는 게이트 로우 전압으로 설정된다. Accordingly, as shown in FIG. 6, when the control signal C1 becomes high, the switches SW11 to SW1k of the decoder D1 are simultaneously turned on, and the gate driving signals S1 to Sk are supplied to the gate lines GL11 to GL1k of the first block, respectively. Subsequently, when the control signal C2 becomes high, the switches SW21 to SW2k of the decoder D2 are simultaneously turned on to supply the gate driving signals S1 to Sk to the gate lines GL21 to GL2k of the second block, respectively. When the control signal Cj becomes high, the switches SWj1 to SWjk of the decoder Dj are simultaneously turned on to supply the gate driving signals S1 to Sk to the gate lines GLj1 to GLjk of the j-th block, respectively. Here, the high state of the gate driving signals S1 to Sk is a gate high voltage for turning on the thin film transistor of the
여기서, 상기 디코더용 스위치 SW11 내지 SWjk가 게이트 구동 신호 S1 내지 Sk를 게이트 라인들 GL11 내지 GLjk 각각에 충분히 충전하기 위해서는, 제어 신호 C1 내지 Cj의 턴-온 전압(즉, 하이 상태의 전압)이 상기 게이트 구동 신호 S1 내지 Sk의 하이 상태 보다 적어도 문턱 전압 이상이 되어야 한다. Here, in order for the decoder switches SW11 to SWjk to sufficiently charge the gate driving signals S1 to Sk to the gate lines GL11 to GLjk, respectively, the turn-on voltage of the control signals C1 to Cj (that is, the high state voltage) is The threshold voltage must be at least higher than the high state of the gate driving signals S1 to Sk.
이와 같이, 본 발명에 따른 게이트 구동부에서 게이트 드라이브 IC(32)는 게이트 구동 신호 S1 내지 Sk와, 제어 신호 C1 내지 Cj의 출력을 위하여 (k+j)개의 출력 채널을 구비한다. 그리고, 디코더 D1 내지 Dj 각각이 제어 신호 C1 내지 Cj에 따라 게이트 라인 블록을 순차적으로 선택하고, 선택된 블록의 게이트 라인들에 게이트 구동 신호 S1 내지 Sk를 공급하게 된다. 다시 말하여, 본 발명에 따른 게이트 구봉부는 디코더 D1 내지 Dj를 이용하여 게이트 드라이브 IC(32)의 (k+j)개의 출력 채널로 jk개의 게이트 라인들 GL11 내지 GLjk을 순차적으로 구동할 수 있게 된다. 이에 따라, 게이트 드라이브 IC(32)의 출력 채널 수가 감소됨으로써 그 출력 채널이 차지하는 비표시 영역을 감소시킬 수 있게 된다. 예를 들어, 게이트 구동 신호 S1 내지 Sk의 수(k)를 3~4 정도로 설정하는 경우 게이트 드라이브 IC(32)의 출력 채널 수를 종래(n개) 보다 1/3 수준으로 줄일 수 있게 된다.As described above, in the gate driver according to the present invention, the
여기서, 게이트 구동 신호 S1 내지 Skj의 수(k)가 증가할 수록 그 게이트 구동 신호 S1 내지 Sk의 공급 라인에 연결된 캐패시터의 증가로 신호 지연이 발생될 우려가 있으므로 그 게이트 구동 신호 S1 내지 Sk의 수(k)를 제어 신호 C1 내지 Cj의 수(j) 보다 작게 설정한다(j>k). 이에 따라, 디코더 D1 내지 Dj 각각에 포함되는 게이트 라인들의 수(k)도 게이트 라인 GL11 내지 GLjk을 블록 단위로 분할하는 디코더 D1 내지 Dj의 수(j)를 보다 작게 설정된다(j>k).Here, as the number k of the gate driving signals S1 to Skj increases, there is a possibility that a signal delay may occur due to an increase in the capacitor connected to the supply lines of the gate driving signals S1 to Sk, and thus the number of the gate driving signals S1 to Sk. (k) is set smaller than the number j of the control signals C1 to Cj (j> k). Accordingly, the number k of gate lines included in each of the decoders D1 to Dj is also set smaller than the number j of decoders D1 to Dj for dividing the gate lines GL11 to GLjk in units of blocks (j> k).
도 7은 본 발명의 제2 실시 예에 따른 액정 패널의 게이트 구동부를 도시한 것이다. 도 7에 도시된 게이트 구동부는 도 5와 대비하여 디코더 DD1 내지 DDj 각각에 오프 전압(Voff) 인가용 트랜지스터 T11 내지 T1k, T21 내지 T2k, ..., Tj1 내지 Tjk가 추가되고, 게이트 드라이브 IC(42)가 추가적으로 오프 전압(Voff)를 출력하는 것을 제외하고는 동일한 구성 요소들을 구비한다. 이에 도 5와 중복되는 구성 요소들에 대한 상세 설명은 생략하기로 한다.7 illustrates a gate driver of a liquid crystal panel according to a second exemplary embodiment of the present invention. 7, transistors T11 to T1k, T21 to T2k, ..., Tj1 to Tjk for applying an off voltage Voff are added to each of the decoders DD1 to DDj in comparison with FIG. 5. 42 has the same components except that it additionally outputs an off voltage Voff. Therefore, detailed description of the components overlapping with FIG. 5 will be omitted.
게이트 드라이브 IC(42)는 게이트 구동 신호 S1 내지 Sk, 제어 신호 C1 내지 Cj와 함께 오프 전압(Voff)을 디코더 DD1 내지 DDj에 공급한다.The
디코더 DD1 내지 DDj 각각이 제어 신호 C1 내지 Cj 각각에 의해 선택된 다음, 그 디코더 DD1 내지 DDj 각각에 접속된 게이트 라인 GL11 내지 GL1k, GL21 내지 GL2k, ..., GLj1 내지 GLjk는 플로팅 상태가 된다. 그리고, 다음 프레임에서 해당 디코더가 선택될 때까지 신호가 인가되지 않아 누설 전류에 의해 게이트 라인 GL11 내지 GLjk의 게이트 로우 전압이 변동되는 문제가 발생할 수 있다. 이를 방지하기 위하여, 디코더 DD1 내지 DDj 각각은 게이트 라인과 병렬로 연결된 오프 전압(Voff) 인가용 트랜지스터 T11 내지 T1k, T21 내지 T2k, ..., Tj1 내지 Tjk를 구비한다. 이러한 오프 전압 인가용 트랜지스터 T11 내지 T1k, T21 내지 T2k, ..., Tj1 내지 Tjk은 도 7과 같이 디코더 DD1 내지 DDj의 내부에 배치되거나, 도시하지 않았지만 외부에 배치된다.After each of the decoders DD1 to DDj is selected by each of the control signals C1 to Cj, the gate lines GL11 to GL1k, GL21 to GL2k, ..., GLj1 to GLjk connected to each of the decoders DD1 to DDj are in a floating state. In addition, since a signal is not applied until the corresponding decoder is selected in the next frame, a problem may occur in which the gate low voltages of the gate lines GL11 to GLjk are changed by leakage current. In order to prevent this, each of the decoders DD1 to DDj includes transistors T11 to T1k, T21 to T2k, ..., Tj1 to Tjk for applying an off voltage Voff connected in parallel with the gate line. The off-voltage applying transistors T11 to T1k, T21 to T2k, ..., Tj1 to Tjk are arranged inside the decoders DD1 to DDj as shown in FIG. 7, or are arranged outside, although not shown.
구체적으로, 디코더 DD1은 제1 블록의 게이트 라인들 GL11 내지 GL1k 각각과 병렬로 접속된 트랜지스터 T11 내지 T1k를, 디코더 DD2는 제2 블록의 게이트 라인들 GL21 내지 GL2k를 구동하기 위한 트랜지스터 T21 내지 T2k를, 그리고 디코더 DDj는 제j 블록의 게이트 라인들 GLj1 내지 GLjk를 구동하기 위한 트랜지스터 Tj1 내지 Tjk를 추가로 구비한다. 이러한 오프 전압 인가용 트랜지스터 T11 내지 T1k, T21 내지 T2k, ..., Tj1 내지 Tjk는 블록 단위로 해당 디코더가 해당 제어 신호에 선택된 이후 다음 프레임에서 선택되기 전까지 적절한 시기에 다른 제어 신호에 의해 턴-온되어 오프 전압(Voff)을 해당 블록의 게이트라인들로 공급한다. 이 경우, 오프 전압(Voff) 인가용 트랜지스터 T11 내지 T1k, T21 내지 T2k, ..., Tj1 내지 Tjk를 블록 단위로 제어하는 제어 신호로는 디코더용 스위치 SW11 내지 SW1k, SW21 내지 SW2k, ..., SWj1 내지 SWjk를 블록 단위로 선택하기 위하여 이용되는 제어 신호 C1 내지 Cj 중 어느 하나를 이용한다. 단, 오프 전압(Voff) 인가용 트랜지스터의 제어 신호와 디코더용 스위치의 제어 신호가 서로 중복되지 않게 한다. In detail, the decoder DD1 performs transistors T11 through T1k connected in parallel with each of the gate lines GL11 through GL1k of the first block, and the decoder DD2 uses transistors T21 through T2k for driving the gate lines GL21 through GL2k of the second block. And the decoder DDj further includes transistors Tj1 to Tjk for driving the gate lines GLj1 to GLjk of the jth block. The off-voltage applying transistors T11 to T1k, T21 to T2k, ..., Tj1 to Tjk are turned on by a different control signal at an appropriate time until the decoder is selected in the corresponding control signal and then selected in the next frame on a block basis. On to supply an off voltage Voff to the gate lines of the block. In this case, as a control signal for controlling the transistors T11 to T1k, T21 to T2k, ..., Tj1 to Tjk for the off-voltage Voff application in block units, the decoder switches SW11 to SW1k, SW21 to SW2k, ... , One of the control signals C1 to Cj used to select SWj1 to SWjk on a block basis. However, the control signal of the transistor for applying off voltage Voff and the control signal of the switch for decoder are not overlapped with each other.
예를 들면, 디코더 DD1의 스위치 SW11 내지 SW1k는 제어 신호 C1에 의해 선택되어 게이트 구동 신호 S1 내지 Sk를 제1 블록의 게이트 라인들 GL11 내지 GL1k에 공급한다. 그리고, 디코더 DD1의 오프 전압 인가용 트랜지스터 T11 내지 T1k는 프레임의 임의의 지점, 예를 들면 중간 지점에서 하이 상태가 되는 제어 신호 Ci(여기서, i<j)에 의해 선택되어 제1 블록의 게이트 라인들 GL11 내지 GL1k에 오프 전압(Voff)을 공급함으로써 그 게이트 라인들 GL11 내지 GL1k에 충전된 게이트 로우 전압을 안정화시킬 수 있게 된다. 여기서, 제어 신호 Ci는 다른 디코더 DDi(미도시)의 스위치 SWi1 내지 SWik(미도시)를 선택하는데도 이용된다.For example, the switches SW11 to SW1k of the decoder DD1 are selected by the control signal C1 to supply the gate driving signals S1 to Sk to the gate lines GL11 to GL1k of the first block. The transistors T11 to T1k for applying the off voltage of the decoder DD1 are selected by the control signal Ci (here, i <j), which becomes high at an arbitrary point, for example, an intermediate point of the frame, so that the gate line of the first block is selected. By supplying the off voltage Voff to the GL11 to GL1k, the gate low voltage charged to the gate lines GL11 to GL1k can be stabilized. Here, the control signal Ci is also used to select switches SWi1 to SWik (not shown) of other decoders DDi (not shown).
이와 같이, 본 발명에 따른 게이트 구동부는 게이트 드라이브 IC(42)의 출력 채널 수를 감소시킬 수 있으면서도 오프 전압(Voff) 인가용 트랜지스터에 의해 게 이트 라인 GL11 내지 GL1k의 게이트 로우 전압을 안정화시킬 수 있게 된다.As described above, the gate driver according to the present invention can reduce the number of output channels of the
도 8은 본 발명의 제3 실시 예에 따른 액정 패널의 게이트 구동부를 도시한 것이다. 도 8에 도시된 게이트 구동부는 도 7과 대비하여 게이트 드라이브 IC(52)가 디코더용 스위치를 제어하기 위한 제어 신호 C1 내지 Cj와 별도로 오프 전압(Voff) 인가용 트랜지스터를 제어하기 위한 제어 신호 C(j+1) 내지 C2j를 추가로 공급하는 것을 제외하고는 동일한 구성 요소들을 구비한다. 이에 도 5 및 도 7과 중복되는 구성 요소들에 대한 상세 설명은 생략하기로 한다.8 illustrates a gate driver of a liquid crystal panel according to a third exemplary embodiment of the present invention. In contrast to FIG. 7, the gate driver illustrated in FIG. 8 controls the control signal C for controlling the transistor for applying the off voltage Voff to the gate signals
게이트 드라이브 IC(52)는 게이트 구동 신호 S1 내지 Sk와, 오프 전압(Voff)과 디코더용 스위치 제어 신호 C1 내지 Cj와, 오프 전압(Voff) 인가용 트랜지스터 제어 신호 C(j+1) 내지 C2j를 디코더 DD1 내지 DDj로 공급한다. 여기서, 트랜지스터 제어 신호 C(j+1) 내지 C2j 각각은 도 9와 같이 스위치 제어 신호 C1 내지 Cj 각각과 역위상을 갖게 한다. 또는 트랜지스터 제어 신호 C(j+1) 내지 C2j 각각은 스위치 제어 신호 C1 내지 Cj 각각의 로우 상태와 부분적으로 중첩되는 하이 상태를 갖게 한다.The
예를 들면, 디코더 DD1의 트랜지스터 T11 내지 T1k를 선택하는 제어 신호 C(j+1)의 하이 상태는 디코더 DD1의 스위치 SW11 내지 SW1k에 공급되는 제어 신호 C1의 하이 상태와 중첩되지 않게 설정된다. 다시 말하여, 제어 신호 C(j+1)는 제어 신호 Ci가 로우 상태인 기간과 전체적으로 중첩되거나 부분적으로 중첩되는 하이 상태를 갖도록 설정된다. 이에 따라, 디코더 DD1의 스위치 SW11 내지 SW1k가 제어 신호 C1의 하이 상태에 의해 선택되어 게이트 구동 신호 S1 내지 Sk를 제1 블 록의 게이트 라인들 GL11 내지 GL1k로 공급한다. 이어서, 디코더 DD1의 트랜지스터 T11 내지 T1k는 제어 신호 C(j+1)의 하이 상태에 의해 선택되어 제1 블록의 게이트 라인들 GL11 내지 GL1k에 오프 전압(Voff)을 공급함으로써 게이트 로우 전압을 안정화시킬 수 있게 된다. For example, the high state of the control signal C (j + 1) for selecting the transistors T11 to T1k of the decoder DD1 is set so as not to overlap with the high state of the control signal C1 supplied to the switches SW11 to SW1k of the decoder DD1. In other words, the control signal C (j + 1) is set to have a high state which overlaps or partially overlaps with the period during which the control signal Ci is low. Accordingly, the switches SW11 to SW1k of the decoder DD1 are selected by the high state of the control signal C1 to supply the gate driving signals S1 to Sk to the gate lines GL11 to GL1k of the first block. Subsequently, the transistors T11 to T1k of the decoder DD1 are selected by the high state of the control signal C (j + 1) to stabilize the gate low voltage by supplying the off voltage Voff to the gate lines GL11 to GL1k of the first block. It becomes possible.
이와 같이, 본 발명에 따른 게이트 구동부는 게이트 드라이브 IC(52)의 출력 채널 수를 감소시킬 수 있으면서도 오프 전압(Voff) 인가용 트랜지스터에 의해 게이트 라인 GL11 내지 GL1k의 게이트 로우 전압을 안정화시킬 수 있게 된다.
As described above, the gate driver according to the present invention can reduce the number of output channels of the
상술한 바와 같이, 본 발명에 따른 액정 패널의 게이트 구동 장치 및 방법은 디코더를 이용하여 게이트 드라이브 IC의 k+j개의 출력 채널로 k×j개의 게이트 라인들을 순차적으로 구동할 수 있게 된다. 이에 따라, 게이트 드라이브 IC의 출력 채널 수가 감소되어 그 출력 채널이 차지하는 비표시 영역을 감소시킬 수 있게 되므로 액정 패널을 컴팩트화할 수 있게 된다.As described above, the gate driving apparatus and method of the liquid crystal panel according to the present invention can sequentially drive k × j gate lines to k + j output channels of the gate drive IC using a decoder. Accordingly, the number of output channels of the gate drive IC can be reduced to reduce the non-display area occupied by the output channel, thereby making it possible to compact the liquid crystal panel.
또한, 본 발명에 따른 액정 패널의 게이트 구동 장치 및 방법은 게이트 라인에 오프 전압 인가용 트랜지스터를 병렬로 접속시킴으로써 디코더를 통한 누설 전류에 의해 게이트 라인 상의 게이트 로우 전압이 변동되는 것을 방지하여 안정화시킬 수 있게 된다.In addition, the gate driving apparatus and method of the liquid crystal panel according to the present invention can be stabilized by connecting the off voltage applying transistor to the gate line in parallel to prevent the gate low voltage on the gate line from being changed by the leakage current through the decoder. Will be.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발 명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (30)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030040125A KR100943631B1 (en) | 2003-06-20 | 2003-06-20 | Apparatus and method for driving gate lines of liquid crystal display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030040125A KR100943631B1 (en) | 2003-06-20 | 2003-06-20 | Apparatus and method for driving gate lines of liquid crystal display panel |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040110695A KR20040110695A (en) | 2004-12-31 |
KR100943631B1 true KR100943631B1 (en) | 2010-02-24 |
Family
ID=37383048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030040125A KR100943631B1 (en) | 2003-06-20 | 2003-06-20 | Apparatus and method for driving gate lines of liquid crystal display panel |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100943631B1 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101253047B1 (en) * | 2006-06-30 | 2013-04-12 | 엘지디스플레이 주식회사 | Driving circuit for liquid crystal display |
KR101676035B1 (en) * | 2010-02-12 | 2016-11-15 | 한양대학교 산학협력단 | Display apparatus and method for operating display apparatus |
CN102982768B (en) * | 2012-12-19 | 2015-07-29 | 四川虹视显示技术有限公司 | A kind of subregion of AMOLED panel row cutting, addressing method and circuit thereof |
CN103956147B (en) * | 2014-05-12 | 2016-02-03 | 深圳市华星光电技术有限公司 | Gate electrode side fan-out area circuit structure |
KR102306985B1 (en) * | 2014-12-05 | 2021-09-30 | 삼성디스플레이 주식회사 | Display device |
KR102485566B1 (en) * | 2017-11-24 | 2023-01-09 | 삼성디스플레이 주식회사 | Gate driver, display apparatus having the same and method of driving display panel using the same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05313129A (en) * | 1992-05-07 | 1993-11-26 | Fujitsu Ltd | Liquid crystal display device |
JPH09319326A (en) * | 1996-05-30 | 1997-12-12 | Sharp Corp | Scanning circuit and matrix type picture display device |
-
2003
- 2003-06-20 KR KR1020030040125A patent/KR100943631B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05313129A (en) * | 1992-05-07 | 1993-11-26 | Fujitsu Ltd | Liquid crystal display device |
JPH09319326A (en) * | 1996-05-30 | 1997-12-12 | Sharp Corp | Scanning circuit and matrix type picture display device |
Also Published As
Publication number | Publication date |
---|---|
KR20040110695A (en) | 2004-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10163392B2 (en) | Active matrix display device and method for driving same | |
KR101245944B1 (en) | Liquid crystal display device and driving method thereof | |
US8159444B2 (en) | Gate driver, display device having the same and method of driving the same | |
KR101318043B1 (en) | Liquid Crystal Display And Driving Method Thereof | |
US8325126B2 (en) | Liquid crystal display with reduced image flicker and driving method thereof | |
US8872748B2 (en) | Liquid crystal display device and driving method thereof | |
US7420533B2 (en) | Liquid crystal display and driving method thereof | |
US7760179B2 (en) | Liquid crystal panel having the dual data lines, data driver, liquid crystal display device having the same and driving method thereof | |
US9910329B2 (en) | Liquid crystal display device for cancelling out ripples generated the common electrode | |
US20100109996A1 (en) | Method of driving a gate line, gate drive circuit for performing the method and display apparatus having the gate drive circuit | |
US8243002B2 (en) | Apparatus and method for controlling display of images | |
US20070195052A1 (en) | Source driving apparatus, method of driving the same, display device having the same and method of driving the same | |
KR101308188B1 (en) | Liquid Crystal Display And Driving Method Thereof | |
KR101354432B1 (en) | Liquid Crystal Display and Driving Method Thereof | |
KR100943631B1 (en) | Apparatus and method for driving gate lines of liquid crystal display panel | |
KR101284940B1 (en) | Apparatus and method for driving a liquid crystal display | |
KR101511546B1 (en) | Liquid Crystal Display and Driving Method Thereof | |
KR101560394B1 (en) | Liquid crystal display device and driving method thereof | |
JP5244352B2 (en) | Display device and storage drive circuit thereof | |
KR20090113080A (en) | Gate drive circuit for liquid crystal display device | |
KR101622641B1 (en) | Driving circuit for liquid crystal display device and method for driving the same | |
KR101166829B1 (en) | Apparatus and method for driving of liquid crystal display device | |
KR101213924B1 (en) | Liquid crystal display device and method for driving the same | |
KR101201192B1 (en) | LCD and drive method thereof | |
KR20080036283A (en) | Display apparatus and driving method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150127 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160128 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170116 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |