JP4517576B2 - Electro-optic device - Google Patents

Electro-optic device Download PDF

Info

Publication number
JP4517576B2
JP4517576B2 JP2002357862A JP2002357862A JP4517576B2 JP 4517576 B2 JP4517576 B2 JP 4517576B2 JP 2002357862 A JP2002357862 A JP 2002357862A JP 2002357862 A JP2002357862 A JP 2002357862A JP 4517576 B2 JP4517576 B2 JP 4517576B2
Authority
JP
Japan
Prior art keywords
precharge
voltage
precharge voltage
electro
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002357862A
Other languages
Japanese (ja)
Other versions
JP2004191544A (en
Inventor
武志 降幡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002357862A priority Critical patent/JP4517576B2/en
Publication of JP2004191544A publication Critical patent/JP2004191544A/en
Application granted granted Critical
Publication of JP4517576B2 publication Critical patent/JP4517576B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、データ線にデータ電圧を供給する前に、そのデータ線をプリチャージする機能を備えた電気光学装置に関する。
【0002】
【背景技術】
近年、電気光学装置例えば電気光学素子として液晶を用いたアクティブマトリクス型液晶装置が普及している。スイッチング素子として例えば薄膜トランジスタ(TFT)では、アクティブマトリクスパネルの微細化と駆動速度の高速化が進み、サイズの小さなTFTの電流駆動能力では駆動速度の高速化に追従できなくなっている。
【0003】
そこで、TFT等のスイッチング素子を介して画素にデータ電圧を書き込む直前に、その画素に接続されているデータ線をプリチャージしておく方法が採用されている(特許文献1)。
【0004】
このように、本来のデータ電圧を画素に書き込む前に、データ線をプリチャージ電圧にプリチャージしておくことで、短い選択時間内であっても、データ線をプリチャージ電圧からデータ電圧に充放電させることができる。よって、TFTなどのスイッチング素子の能力が低くても、画素に本来のデータ電圧を書き込むことが可能となる。
【0005】
また、点順次駆動方式のアクティブマトリクス型TFTパネルにて、トレードオフの関係にある縦ストロークと縦縞とを低減するために、プリチャージ期間内の前半で黒レベルにプリチャージし、その後半でグレーレベルにプリチャージしているものもある(特許文献2)。
【0006】
【特許文献1】
特開平10−97224号公報(図1、図2)
【特許文献2】
特開2000−267067号公報(図1〜図4)
【0007】
【発明が解決しようとする課題】
しかし、上述した特許文献1,2のいずれのプリチャージ駆動でも、プリチャージ電圧を固定のDCレベルに設定するものであるため、画像信号が中間調である時に縦縞の発生を完全には防止できない。なぜなら、選択期間において、あるデータ線の電圧を、固定のプリチャージ電圧から本来のデータ電圧にするまでの間に、そのデータ線にて充放電が生じ、電圧変動が生ずるからである。選択期間中にて充放電中のデータ線に隣接するデータ線であって、既にデータ電圧に設定されているフローティング状態のデータ線は、充放電中のデータ線の電圧変動の影響を受ける。これら2本のデータ線は容量的に結合しているからである。
【0008】
特許文献2ではさらに、プリチャージ電圧を2レベルに切り替えるスイッチが不可欠となり、ドライバの構成が複雑になると共に、回路規模の増大と消費電力の増大につながる。
【0009】
本発明の目的は、特に中間調表示の場合であっても、縦縞の発生を低減することができる電気光学装置を提供することにある。
【0010】
【課題を解決するための手段】
本発明は、2枚の基板と、前記2枚の基板のいずれか一方に設けられた複数の走査線と、前記2枚の基板のいずれか一方に設けられた複数のデータ線と、前記2枚の基板間に設けられた電気光学材料とを有し、複数の画素に対応する位置に前記電気光学材料から成る複数の電気光学素子を有する電気光学装置の改良である。
【0011】
この電気光学装置に設けられた極性反転回路は、前記一水平走査期間以上の所定の周期毎に前記複数の電気光学素子の各々に印加される電圧の極性を反転させる。走査線駆動回路は、前複数の走査線を一水平走査期間毎に選択する。データ線駆動回路は、一水平走査期間を時分割した複数のブロック選択期間の各々にて、前記複数のデータ線を1本以上のデータ線毎に分割した複数のブロックの一つを順次選択し、選択されたブロック内の前記データ線に、画像信号に基づくデータ電圧を供給する。ブロックの最小単位は水平走査方向の1画素であり、この場合は点順次駆動となる。一ブロックにk(k≧2)個の画素が配置される場合、画像信号を予めk相に相展開しておくことができる。
【0012】
プリチャージ回路は、前記一水平走査期間中の前記複数のブロック選択期間の前の少なくとも一つのプリチャージ期間に、前記複数のデータ線にプリチャージ電圧をそれぞれ供給する。プリチャージ期間は、一水平走査期間中に1回設けられるものの他、一水平走査期間中の複数のブロック選択期間の各々の前にそれぞれ設けても良い。プリチャージ電圧生成回路は、前記画像信号のレベルに基づいて、前記少なくとも一つのプリチャージ期間に前記複数のデータ線に供給される前記プリチャージ電圧を生成する。
【0013】
このように、プリチャージ電圧は固定でなく、画像信号のレベルに応じて可変となる。よって、複数のブロック選択期間の前の少なくとも一つのプリチャージ期間に供給されるプリチャージ電圧は、従来の固定のプリチャージ電圧と比較して、その後のブロック選択期間においてデータ線に供給される本来のデータ電圧により近い電圧となる。このため、ブロック選択期間において、プリチャージ電圧から本来のデータ電圧になるまでにほとんど充放電が生じずに、そのデータ線での電圧変動は極小となる。ブロック選択期間でのデータ線の電圧変動が少ないと、それと容量結合している他のデータ線への悪影響(電圧変動)も少なくなり、そのため縦縞の発生が低減される。
【0014】
本発明に用いられる極性反転回路は、前記一水平走査期間毎に前記電気光学素子に印加される電圧の極性を反転することができる。あるいは、この極性反転回路は、一垂直走査期間毎に前記電気光学素子に印加される電圧の極性を反転するものであってもよい。
【0015】
前記プリチャージ電圧生成回路の一例として、前記一水平走査期間の前記画像信号を記憶するラインメモリと、前記ラインメモリへの記憶情報に基づいて、前記一水平走査期間内の前記画像信号のレベルの平均値の絶対値を算出して前記プリチャージ電圧を生成するプリチャージ電圧生成部とを有することができる。これにより、一水平走査期間内の画像信号レベルの平均値がプリチャージ電圧となる。
【0016】
前記プリチャージ電圧生成回路の他の例として、複数の水平走査期間の前記画像信号を記憶する複数のラインメモリと、前記複数のラインメモリへの記憶情報に基づいて、前記複数の水平走査期間内の前記画像信号のレベルの平均値の絶対値を算出して前記プリチャージ電圧を生成するプリチャージ電圧生成部とを有することができる。ここで、一水平走査期間毎に電気光学素子への電圧の極性を反転する場合には、複数のラインメモリの記憶情報に基づき生成されたプリチャージ電圧もまた、一水平走査期間毎に正、負となる電圧として発生させればよい。一垂直走査期間毎に電気光学素子への電圧の極性を反転させる場合には、一垂直走査期間中は同一極性のプリチャージ電圧とすればよいので簡便となる。
【0017】
前記プリチャージ電圧生成回路のさらに他の例として、一垂直走査期間の前記画像信号を記憶するフレームメモリと、前記フレームメモリへの記憶情報に基づいて、前記一垂直走査期間の前記画像信号のレベルの平均値の絶対値を算出して前記プリチャージ電圧を生成するプリチャージ電圧生成部とを有することができる。ここで、一水平走査期間毎に電気光学素子への電圧の極性を反転する場合には、フレームメモリの記憶情報に基づき生成されたプリチャージ電圧もまた、一水平走査期間毎に正、負となる電圧として発生させればよい。一垂直走査期間毎に電気光学素子への電圧の極性を反転させる場合には、一垂直走査期間中は同一極性のプリチャージ電圧とすればよいので簡便となる。
【0018】
前記プリチャージ電圧生成回路のさらに他の例として、前記複数のブロックの一つに属するデータ線本数に対応する画素数の画像信号を記憶するブロックメモリと、前記ブロックメモリへの記憶情報に基づいて、前記一ブロックに属するデータ線に同時に供給される前記画像信号のレベルの平均値の絶対値を算出して、前記プリチャージ電圧を生成するプリチャージ電圧生成部とを有することができる。この場合、画像信号は予めk相に相展開されることが好ましい。例えば3相展開される場合、1ブロックに属するデータ線の本数は3本となり、ブロックメモリには少なくとも3画素の画像信号が記憶され、その3画素の画像信号の平均値が算出される。そして、1ブロック内の3本のデータ線には、算出された共通のプリチャージ電圧が供給されることになる。
【0019】
上述した各例のプリチャージ電圧生成部は、前記記憶情報のうち、所定範囲の中間調レベルの平均値に基づいて、前記プリチャージ電圧を生成することができる。縦縞は、中間階調の時に目立つので、プリチャージ電圧として中間調レベルの画像信号の平均を求めることで、縦縞の発生をより低減できる。
【0020】
前記プリチャージ電圧生成部は、前記記憶情報に基づいて、画像信号レベルの発生頻度を算出するヒストグラム算出部をさらに有し、その算出結果に基づいて、前記プリチャージ電圧を補正することができる。画像信号の平均値だけでなく、ピーク階調値に基づいて平均値を補正することで、縦縞の発生をより低減できる。
【0021】
本発明の電気光学装置は、前記複数の走査線の各々と前記複数のデータ線の各々にそれぞれ接続された複数のスイッチング素子と、前記複数のスイッチング素子の各々にそれぞれ接続された複数の画素電極と、前記複数の画素電極に対向する共通電極と、前記共通電極の電圧を設定する電圧設定回路とをさらに有することができる。これは、いわゆるアクティブマトリクス型電気光学装置である。
【0022】
このアクティブマトリクス型電気光学装置では、前記画像信号のレベルに基づいて、前記電圧設定回路により前記共通電圧を変化させて、前記少なくとも一つのプリチャージ期間に前記電気光学素子に印加される電圧を補正することができる。その詳細を後述する通り、画素電極に印加される電位に応じて最適な共通電極が存在しており、このため共通電圧を画像信号(好ましくは一垂直走査期間中の平均値)に基づいて変化させることで、プリチャージ電圧もまた最適化することができる。ただし、共通電圧の変更は、一垂直走査期間毎に電気光学素子への電圧の極性を反転させる場合に限って実施される。
【0023】
本発明の電気光学装置は、一つの前記ブロック内の前記データ線の本数と等しい数の複数のデータ/プリチャージ電圧供給線と、前記データ電圧と前記プリチャージ電圧とを切り換えて、前記複数のデータ/プリチャージ電圧供給線に供給するスイッチとを有することができる。こうして、データ信号とプリチャージ電圧との供給経路を共通化できる。
【0024】
この場合、前記プリチャージ電圧生成部は、前記画像信号のレベルに基づいて、前記複数のブロック選択期間の前にそれぞれ設けられた複数のプリチャージ期間毎に、プリチャージ電圧をそれぞれ生成することになる。
【0025】
本発明の電気光学装置では、前記データ線駆動回路は、ブロック選択方向に沿って順次ブロックを選択することになる。この場合、前記プリチャージ電圧生成回路は、前記複数のブロックの各々についての前記プリチャージ電圧として第1及び第2のプリチャージ電圧を生成することができる。前記第1のプリチャージ電圧は、当該ブロックに対応する前記画像信号のレベルに基づいて生成され、前記第2のプリチャージ電圧は、当該ブロックよりも一つ上流側のブロックに対応する前記画像信号に基づいて生成される。前記プリチャージ電圧生成回路は、前記複数のブロックの各々にて前記ブロック選択方向の少なくとも上流端に位置するデータ線に前記第2のプリチャージ電圧を供給し、該ブロック内の他のデータ線に前記第1のプリチャージ電圧を供給する。
【0026】
各ブロック内において、縦縞の発生に影響するブロック選択方向の上流端のデータ線には、当該ブロックよりも一つ上流側のブロックに供給されるデータ電圧に近い第2のプリチャージ電圧を供給することで、それと容量結合されたデータ線での電圧変動を低減させて、縦縞の発生を低減できる。当該ブロック内の他のデータ線には、上述の通り当該ブロックに対応する画像信号のレベルに基づく第1のプリチャージ電圧を供給すればよい。なお、第2のプリチャージ電圧は、当該ブロックよりも一つ上流側のブロックに供給されるデータ電圧、またはその平均値、あるいはその平均値+ΔVとすることができる。第2のプリチャージ電圧を平均値+ΔVとすることで、そのブロックの画素に本来のデータ電圧を書き込む動作が容易となる。
【0027】
本発明をプロジェクタに適用する場合、このプロジェクタは、互いに異なる色のカラーフィルタをそれぞれ備えた複数のパネルと、複数のプリチャージ電圧生成回路とを有することができる。この場合、前記複数のパネルの各々に供給される前記プリチャージ電圧を、前記複数のプリチャージ電圧生成回路の各々にて生成することになる。
【0028】
プロジェクタの他の例として、前記複数のパネルのうち最も視感度が高い色のカラーフィルタを有する一枚のパネルに供給される前記プリチャージ電圧を、前記プリチャージ電圧生成回路に基づいて生成しても良い。
【0029】
【発明の実施の形態】
以下、本発明の一実施形態である電気光学装置、例えば液晶表示装置について、図面を参照して説明する。なお、本発明が適用される液晶表示装置は、下記に説明するアクティブマトリクス液晶表示装置に限らず、2枚の基板の一方に走査線(コモン線とも称される)とその他方にデータ線(セグメント線とも称される)とを有するパッシブマトリクス型液晶表示装置であってもよい。
【0030】
<第1実施形態>
図1は、液晶パネル例えばTFT(薄膜トランジスタ)パネル10に接続される周辺回路のブロック図であり、図2はTFTパネル10の概略説明図である。
【0031】
(アクティブマトリクスパネル)
図2は、本実施形態に係るアクティブマトリクスパネル例えばTFTパネル10の一例を示している。このTFTパネル10の画素部12には、M本の走査線例えばゲート線20と、N本のデータ線例えばソース線22とがそれぞれ交差して設けられている。
【0032】
(M×N)個の画素30の各々には、ゲート線20とソース線22とに接続されたスイッチング素子例えばTFT32が設けられ、計(M×N)個のTFT32が画素部12に設けられている。横方向に配列されたN個のTFT32のゲートは、1本のゲート線20に共通接続されている。縦方向に配列されたM個のTFT32のソースは、1本のソース線22に共通接続されている。
【0033】
各画素30のTFT32のドレインは画素電極34に接続されている。各画素30の画素電極34と対向して共通電極40が設けられ、それらの間に電気光学材料が配置されることで、各画素30に電気光学素子例えば液晶50が配置されている。なお、図示していないが、各画素30にて液晶50と並列に保持容量を配設しても良い。
【0034】
ここで、本実施形態のTFTパネル10は、2枚の基板の一方に共通電極40が設けられ、その他方に走査線20、信号線22、TFT32及び画素電極34が設けられ、その2枚の基板間に液晶50が封入されて構成される。また、TFTパネル10はカラーパネルとすることができ、この場合、2枚の基板の一方にカラーフィルタが形成される。
【0035】
以上の構成により、各画素30の液晶50に印加される電圧を制御することで、各画素30の階調値が定まり、TFTパネル10の画素部12に画像を形成できる。
【0036】
なお、本実施形態のアクティブマトリクスパネルは、上述したTFTパネル10に限らず、走査線により選択されるスイッチング素子を介して、データ線から電気光学素子に通電できるものであれば、スイッチング素子及び電気光学素子の種類は問わない。
【0037】
本実施形態のアクティブマトリクスパネル10には、図2に示すように、走査線駆動回路60、データ線駆動回路(ブロック選択回路)70及びプリチャージ回路80が搭載されている。
【0038】
走査線駆動回路60は、垂直タイミング信号CLY,DYに基づいて、一水平走査期間毎に、M本の走査線20を順次選択駆動するものである。
【0039】
ブロック選択回路として機能するデータ線駆動回路70は、水平タイミング信号CLX,DXと、入力される画像信号(本実施形態ではVID1〜3)に基づいて、N本のデータ線22に対して、一水平走査期間中にてK本(K≧1で、本実施形態ではK=3)ずつ時分割でデータ電圧をそれぞれ供給する。
【0040】
ここで、K=1とはいわゆる点順次駆動法である。本実施形態ではK≧2と設定しているので、後述するように、相展開回路106(図2参照)にて、1本の信号線上のシリアルな画像信号を、K本の画像信号線上にパラレル変換(相展開とも称する)している。本実施形態では相展開数K=3であるので、3本の画像信号線VD1〜VD3が設けられている。なお、K=1の点順次駆動のときには、相展開は不要であり、画像信号線は1本だけ設けられる。
【0041】
本実施形態のデータ線駆動回路70は、パラレルな3本の画像信号線V1〜V3上のデータをサンプリングするサンプリング回路72と、水平タイミング信号CLX,DXに基づいてサンプリングタイミングを決定するシフトレジスタ74とを有する。
【0042】
サンプリング回路72は、N本のデータ線22のいずれか1本と、3本の画像信号線V1〜V3のいずれか1本との間にそれぞれ接続された計N個のサンプリングスイッチ例えばサンプリングトランジスタ74Aを有する。
【0043】
ここで、N本のデータ線22は、相展開数Kの数ずつブロック分割され、K=3の本実施形態では、3本のデータ線22で1ブロックが形成され、計(N/K)個のブロックに分割されている。シフトレジスタ74の出力線S1,S2…も計(N/K)本設けられている。そして、シフトレジスタ回路74の各出力線S1,S2,…は、1ブロックに属しかつ3本の画像信号線V1〜V3にそれぞれ接続されたK=3個のサンプリングトランジスタ72Aのゲートに共通接続されている。
【0044】
シフトレジスタ回路74の出力線S1,S2,…は、一水平走査期間内に順次アクティブ(例えばHIGH)となる。そして、各ブロックに属するK=3個のスイッチングトランジスタ72Aが同時に、ブロック選択方向(本実施形態では図2の左から右に向かう方向)に沿って順次オンする。
【0045】
プリチャージ回路80は、プリチャージ電圧NRSを供給するプリチャージ電圧供給線82と、プリチャージタイミング信号NRGを供給するプリチャージタイミング供給線84と、N本のデータ線22にそれぞれ接続されたN個のプリチャージスイッチ86とを有する。プリチャージスイッチ86は例えばTFTにて形成され、そのゲートにプリチャージタイミング供給線84が、そのソースにプリチャージ電圧供給線82が、そのドレインにデータ線22が接続されている。
【0046】
(パネル周辺回路)
図1において、画像信号(例えばR,G,B)を処理する画像信号処理部100は、ガンマ補正部102、極性反転回路104A、相展開回路106及びD/A(デジタル−アナログ)変換回路108とを有する。ガンマ補正回路102は、液晶50の電圧−透過率特性に基づく補正を行うものである。極性反転回路104Aは、液晶50に印加される電圧の極性を所定の周期、本実施形態では一水平走査期間毎に反転するものである。相展開回路106は上述した通り、1本の信号線上のシリアルな画像信号を、K本(本実施形態はK=3)の画像信号線上にパラレル変換(相展開)するものである。1本の信号線上のシリアルな画像信号を、K本の画像信号線(VID1〜VIDK)上にパラレル変換(相展開)している。
【0047】
本実施形態では、一水平走査期間毎にプリチャージ電圧を生成するためのプリチャージ電圧生成回路110を有している。このプリチャージ電圧生成回路110は、1Hメモリ(ラインメモリ)112、ビデオ平均算出部114、ルックアップテーブル(LUT)116及びD/A変換器118にて構成されている。
【0048】
1Hメモリ112は、一水平走査期間分の画像信号を順次記憶するものである。ビデオ平均算出部114は、1Hメモリ112の記憶情報に基づいて、一水平走査期間内の画像信号の平均、例えば加算平均を算出するものである。ルックアップテーブル116は、ビデオ平均算出部114からの算出結果に応じたプリチャージ電圧指標値(デジタル値)を出力する。D/A変換器118は、ルックアップテーブル118からの出力に応じたプリチャージ電圧NRSを生成する。なお、ルックアップテーブル118は、ビデオ平均値とプリチャージ電圧指標値とを1対1で記憶しおり、外部入力に基づいてその記憶値を変更可能である。結局、このルックアップテーブル118は、従来固定であったプリチャージ電圧を、ビデオ平均値に基づいて補正する補正テーブルとして機能する。
【0049】
また、図1に示すように、タイミング回路120は、ドットクロック(DotCLK)、水平同期信号(HSYNC)及び垂直同期信号(VSYNC)に基づいて、水平・垂直タイミング信号DX,CLX,DY,CLYを生成する。また、プリチャージタイミング回路130は、タイミング回路120からの信号に基づいて、プリチャージタイミング信号NRGを生成する。
【0050】
(プリチャージ動作)
図3は、図1に示す実施形態のプリチャージ動作を説明するためのタイミングチャートである。図3に示すように、一水平走査期間(1H)を示す水平同期信号(HSYNC)が、図1のタイミング回路120に入力される。プリチャージタイミング回路130は、タイミング回路120からの信号に基づいて、図3に示すように、一水平走査期間(1H)の初期の段階で、所定期間アクティブ(HIGH)となるプリチャージタイミング信号NRGを生成する。
【0051】
ここで、図1の極性反転回路104Aにて極性反転される前の画像信号VIDが、図3に示すものであったと仮定する。この画像信号VIDは、一水平走査期間毎に1Hメモリ112に記憶され、一水平走査期間毎にビデオ平均算出部114にてビデオ平均値が算出される。
【0052】
図3に示す画像信号VIDは、ビデオ平均算出部114での算出の結果、1番目及び2番目の水平走査期間(1H)のビデオ平均値はほぼ等しくなっている。3番目の水平走査期間では、1番目及び2番目の水平走査期間のビデオ平均値よりもVaだけ低いビデオ平均値となる。4番目の水平走査期間では、1番目及び2番目の水平走査期間のビデオ平均値よりもVbだけ高いビデオ平均値となる。
【0053】
このビデオ平均値に基づいて、図1のルックアップテーブル116からプリチャージ電圧指標値(デジタル値)が出力される。さらに、このプリチャージ電圧指標値に基づいて、D/A変換器118にてプリチャージ電圧NRSが生成され、各水平走査期間毎にビデオ平均値に応じたプリチャージ電圧NRSが生成される。ここで、図3に示すように、各水平走査期間のプリチャージ電圧NRSの絶対値(極性反転前の電圧)V1,V2,V3,V4の関係は、V1=V2,V1>V3,V1<V4となる。
【0054】
実際に得られるプリチャージ電圧NRSは図3に示すように、タイミング回路120の信号に基づいて、D/A変換器118にて発生されるプリチャージ電圧NRSが、一水平走査期間毎に交互にプラス、マイナスに設定される。こうして、各水平走査期間毎のプリチャージ電圧V1,V2,V3,V4…は、ビデオ中心(共通電極40の電位)に対する電圧極性が交互に反転され、画像信号の1H反転駆動に一致するようになる。
【0055】
ここで、図3に示す各水平走査期間毎のプリチャージ期間(プリチャージタイミング信号NRGがHIGHである期間)は、各水平走査期間内にてシフトレジスタ74の出力線S1,S2,…SN/Kの電位がHIGHとなるブロック選択期間よりも前に設定されている。
【0056】
この結果、各データ信号線20には、図3に示す信号線S1,S2,…の電位がHIGHとなるブロック選択期間内に印加されるデータ電圧とほぼ等しいプリチャージ電圧(一水平走査期間内の平均電圧)が、ブロック選択期間前にプリチャージされることになる。よって、各ブロック選択期間にデータ信号線20にデータ電圧を供給する以前に、各データ信号線は事前にそのデータ電圧とほぼ等しいプリチャージ電圧になっているので、選択期間内でのデータ線20の電位変化(つまり液晶の両端電圧変化)は極く小さなものとなる。このため、データ電圧供給途中のデータ線に接続された液晶50と横方向にて隣接する他の液晶50(既にデータ電圧は確定している)に与えられる悪影響が低減される。これが、本実施形態にて縦縞を低減できる原理である。
【0057】
従来技術のプリチャージ電圧の設定は、▲1▼ノーマリホワイトモードで黒レベルとするもの、▲2▼中間調レベルとするもの、であった。しかし、いずれもプリチャージ電圧は信号レベルの変化に拘らず固定レベルであった。よって、選択期間内でのデータ線20の電位変化(つまり液晶の両端電圧変化)は、上述した本実施形態のものよりも大きい場合があり、その電位変化が大きいと縦縞が依然として生じていた。
【0058】
なお、第1実施形態では、ビデオ平均値の算出を一水平走査期間ごとに実施したが、それに限定されず、一水平走査期間以上の長さの期間毎に、1回ずつビデオ平均値を求めても良い。例えば、ラインメモリを複数設け、複数の水平走査期間毎に1回、ビデオ平均値を求めても良い。この場合、複数の水平走査期間では、その複数の水平走査期間内の画素の階調値に基づいて算出された一つのプリチャージ電圧の絶対値が、各ブロックのプリチャージ電圧として繰り返し用いられる。あるいは、1または複数のラインメモリの代わりにフレームメモリを設けて、1フレームのビデオ平均値を求めても良い。この場合、一垂直走査期間では、その一垂直走査期間内の画素の階調値に基づいて算出された一つのプリチャージ電圧の絶対値が、各ブロックのプリチャージ電圧として繰り返し用いられる。ただし、複数の水平走査期間あるいは一垂直走査期間毎にビデオ平均値を求めた場合には、そのビデオ平均値の絶対値に基づいて設定されるプリチャージ電圧は、ビデオ中心に対する極性が、一水平走査期間毎に交互に反転される。
【0059】
<第2の実施形態>
図4は、図1の一部の回路を変更した本発明の第2実施形態を示している。この第2実施形態では、第1実施形態の一水平走査期間毎に極性反転するIH反転駆動に代えて、一垂直期間毎に極性反転するIV反転を採用している。
【0060】
図4に示す画像信号処理部101は、極性反転回路104Bが1V反転駆動する点のみが、図1の画像信号処理部100と異なっている。図4ではさらに、プリチャージ電圧生成回路111は、図1のプリチャージ電圧生成回路110のラインメモリ112の代わりに、フレームメモリ113を有している。ビデオ平均算出部114は、1フレーム内の画像信号の平均値を求めることになる。
【0061】
図4ではさらに、図2に示す共通電極40へのコモン電圧LCCOMを生成するコモン電圧生成部140が増設されている。第1実施形態ではコモン電圧LCCOMは一定電圧であったが、本実施形態ではビデオ平均値に基づいてコモン電圧LDCOMを可変とした。このために、コモン電圧生成部140は、ビデオ平均算出部114からの出力によってコモン電圧指標値を選択するルックアップテーブル142と、そのコモン電圧指標値に基づいてコモン電圧LDCOMを生成するD/A変換器144とを有する。
【0062】
図5は、図4に示す第2実施形態のプリチャージ動作を示すタイミングチャートである。図5が図3と相違する点の一つは、プリチャージ電圧NRSが、水平走査期間毎でなく垂直走査期間毎に設定されている点である。すなわち、図5のビデオ平均値V1〜V4は、一垂直期間毎に、フレームメモリ113の記憶情報に基づいてビデオ平均算出部114にて生成されている。また、プリチャージ電圧NRSは、ビデオ中心LDCOMに対する電圧極性が、垂直走査期間毎に反転されている。
【0063】
図5が図3と相違する点の他の一つは、一垂直走査期間に1回だけプリチャージタイミング信号NRGがHIGHとなり、その期間がプリチャージ期間となり、図3のように一水平走査期間毎に1回のプリチャージ期間が設定されるものとことなる。この第2実施形態では、一垂直走査期間の初期に1回設定されたプリチャージ期間内に、図1のプリチャージスイッチ86を介して、全データ線20にプリチャージ電圧NRSが供給される。
【0064】
このように、第2実施形態でも、固定のプリチャージ電圧に代えて、一垂直走査期間毎に求められたビデオ平均値をプリチャージ電圧としているので、第1実施形態と同様の原理により、縦縞の発生を低減できる。
【0065】
なお、一垂直走査期間毎に極性反転する第2実施形態においても、図4に示すフレームメモリ113に代えて、図1に示す1Hメモリ112を一つまたは複数設けても良い。この場合、一水平走査期間毎に、あるいは複数の水平走査期間毎に算出されたビデオ平均に基づいてプリチャージ電圧を求めることになり、プリチャージ電圧が本来のデータ電圧により近い値となる。またこの時、第1実施形態のように一水平走査期間毎にビデオ中心に対するプリチャージ電圧の極性を反転させる必要はなく、一垂直走査期間内は同一極性でよい。
【0066】
次に、本実施形態においてビデオ中心電圧LDCOMを、ビデオ平均値に基づいて可変している理由は下記の通りである。まず、同じ絶対値の正負のデータ電位を液晶50に印加した時、実際に液晶に印加される実効電位は正負で異なり、しかもその相違量は、データ電位の絶対値の大きさに依存して異なるからである。従って、同じ絶対値の正負のデータ電圧を液晶に印加した時、その正負の電位の中間電位が、データ電圧の絶対値に応じて異なり、予め設定したコモン電圧LDCOMとずれが生ずるからである。実際のデータ電位と異なる電位が液晶50に印加される理由の一つには、画素30に設けられたTFT32がオフされた時に、そのゲート−ソース間容量Cgs成分の原因により、画素40に蓄えられた電荷がリークするからである。また、このTFT32はソース線22の正負の電圧によって電流駆動能力(書き込み能力)が異なり、N型TFTの場合、正電圧の書き込み能力は負電圧の書き込み能力よりも低いからである。そして、この正負の書き込み能力差は、データ電圧の絶対値に依存して異なる。
【0067】
そこで、一垂直期間毎に液晶に印加される電圧を反転するIV反転駆動に限って、共通電極40の電位も一垂直走査期間毎に可変とした。この可変量は、一垂直走査期間内の画像信号の平均レベルによって求められる。本実施形態では、ビデオ平均算出部114からの算出結果に基づき、ルックアップテーブル142及びA/D変換器144から成るコモン電圧生成部140にてコモン電圧LDCOMを垂直走査期間毎に生成している。これにより、正負で同一の絶対値のデータ電圧が液晶に印加された場合、その正負の電圧の中間電位に近い値に、常時コモン電圧LDCOMを設定でき、同一階調の正負の電圧を等しくして液晶50に印加することができる。
【0068】
<第3の実施形態>
図6は、図1または図4のプリチャージ電圧生成回路110,111の変形例を示している。よって、図6では、図1に示す画像信号処理部100または図4に示す画像信号処理部101のいずれかが配置される。図6に示すプリチャージ電圧生成回路200は、図1の1Hメモリ112または図4のフレームメモリ113のいずれかで構成されるメモリ202を有する。図6に示すプリチャージ電圧生成回路200は、メモリ202の記憶情報のうち、所定範囲の中間調レベルの平均値に基づいて、プリチャージ電圧を生成するものである。このために、プリチャージ電圧生成回路200は、ビデオ平均算出部204と、ヒストグラム算出部206と、ビデオ平均補正部208と、ルックアップテーブル210とを有することができる。
【0069】
上述した縦縞は、信号レベルが黒や白であれば目立たないが、中間調レベルであると目立つので、第3の実施形態では中間調領域の信号レベルに基づいてプリチャージ電圧を生成しているのである。
【0070】
図6のビデオ平均算出部204とルックアップテーブル210はそれぞれ、図1及び図4に示すビデオ平均算出部114とルックアップテーブル116と同じ機能を有する。すなわち、ビデオ平均算出部204は、メモリ202内に記憶された一水平走査期間内あるいは一垂直走査期間内の画像信号から、図7(A)に示すビデオ平均値aを算出する。ヒストグラム算出部204は、メモリ202の記憶情報に基づいて、画像信号レベルの発生頻度を算出し、例えば図7(B)に示すようなヒストグラムを算出する。図7(B)では、横軸のビデオ信号レベルに対して、その発生頻度が縦軸に示されている。
【0071】
図7(C)は、所定範囲の中間調領域のデータに基づいて、ビデオ平均算出部204で求めたビデオ平均値a(図7(A)参照)を補正する様子を示している。すなわち、図7(C)では、所定範囲の中間領域のピークが階調値の高い側のレベル(例えば白側のレベル)にあるため、平均値aより高い平均値bに補正している。この補正は、ビデオ平均算出部204からのビデオ平均aとヒストグラム算出部206からの情報が入力されるビデオ平均補正部208しても良いし、後述するようにビデオ平均算出部204にて実施しても良い。そして、ビデオ平均補正部208からの情報に基づき、ルックアップテーブル210及びD/A変換回路118にてプリチャージ電圧NRSが決定される。
【0072】
なお、補正後のビデオ平均値bは、所定範囲の中間調領域のみでビデオ平均を算出して求めてもよい。この場合、ビデオ平均算出部204がメモリ202から所定範囲の中間調領域のデータのみを読み出して平均値を算出する。よって、中間調領域の信号レベルの平均値bを求めるにあたって、必ずしもヒストグラム算出部206およびビデオ平均補正部208を用いる必要は無い。
【0073】
図7(D)は、ヒストグラム算出部206を必須として、ビデオ平均値aを補正する他の方法を示している。図7(D)では、例えば黒レベルを0%、白レベルを100%としたとき、m%〜n%(0<m,n<100)の中間調領域をさらに、信号レベルに応じて、低領域、中領域及び高領域に例えば3分割している。
【0074】
図7(D)では、m%〜n%の中間調領域のビデオ平均値Av(上述の平均値bと等しい)に対して、ピーク値はそれよりも高いレベルとなっている。このように、ヒストグラムの発生頻度に偏りがある場合には、最も頻度の高いピーク階調とレベル平均Avとの間で、重み付けなどにより最適値を求めることが好ましい。
【0075】
図6のビデオ平均補正部208は、このような最適値を求めるために、例えば、補正後の平均値=(ピーク階調値+ビデオ平均値)/2を算出する。例えば、ビデオ平均値Av=60%、ピーク階調=70%であれば、補正後の平均値=(60%+70%)/2=65%となる。この他、補正後の平均値=(ピーク階調値+係数α×ビデオ平均値)/2としても良い。係数Kは、ビデオ平均値Av重視であればα>1、ピーク階調値重視であればα<1とすることができる。このような係数αをピーク階調値に乗じてもよい。あるいはビデオ平均値に係数α1を乗じ、ピーク階調値に係数α2を乗じて、重み付けを行うようにしても良い。
【0076】
<第4の実施形態>
本発明の第4の実施形態は、相展開数Kと同じ数の画素に同時に供給されるプリチャージ電圧を、K個の画素の信号レベルに基づいて生成するものである。本実施形態では、例えば相展開数K=3であるため、図8に示すように、3本のデータ信号供給線301,302,303が設けられている。この3本のデータ号供給線301〜303は、シフトレジスタ300からの信号SS1,SS2,…により制御されるサンプリングスイッチ72Aを介して、画素部12のデータ線22(図8では省略)に接続されている。
【0077】
3本のデータ信号線301〜303の端部には、画像信号VID1〜3とプリチャージ電圧NRSとの一方を選択するスイッチ311,312,313が設けられている。これらスイッチ311〜313は、スイッチ切り換え信号VNGにより切り換えられる。このスイッチ311〜313を含む駆動回路310は、TFTパネル10の外付け回路としてもよいし、TFTパネル10内に配設しても良い。
【0078】
図9は、図8に示す装置の動作タイミングを示すタイミングチャートである。図9に示すように、水平同期信号HSYNCがHIGHとなる一水平走査期間(1H)内にて、シフトレジスタ300からの信号SS1,SS2が順次HIGHとなって、水平走査方向にて相展開数K=3と同数の3画素で構成されるブロック毎に順次選択される。ここで、最初の1ブロックを選択する信号SS1は、例えば2つの期間でHIGHとなり、最初がプリチャージ期間であり、次がデータ充電期間つまり選択期間である。他の信号SS2以降も、HIGHとなるタイミングが順次ずれる点が異なるだけで、信号SS1と同じ信号となる。このように、各ブロックの選択期間の前にそれぞれプリチャージ期間が設けられている。この信号SS1,SS2に合わせて、スイッチ311〜313をビデオ信号VID1〜3側かプリチャージ電圧NRS側に切り換える切り換え信号VNGのタイミングが定められている。
【0079】
一方、プリチャージ電圧NRSは、ブロック毎に決定される。このために、図1に示すプリチャージ電圧生成回路110と同じ回路を用いることができる。ただし、図1では、一水平走査期間(1H)のデータを記憶する1Hメモリを必須としたが、これに限らず、少なくとも相展開数Kと同じ数の画素数のデータを記憶する容量があれば良い。そして、ビデオ平均算出部114は、K画素毎に信号レベルの平均値を算出することで、ブロック毎にプリチャージ電圧を生成することができ。
【0080】
なお、図8に示す構成は、必ずしも第4の実施形態に用いるものに限らず、第1〜第3の実施形態に用いることもできる。この場合、図2に示すプリチャージ回路80は不要となる。
【0081】
<第5の実施形態>
本発明の第5の実施形態は、例えば本発明の第1の実施形態に特開2000−221476の技術を組み合わせたものである。図10において、第1の実施形態にて用いた図2の回路と異なる点は、図2のプリチャージ回路80に代えてプリチャージ回路81を設けた点である。図10のプリチャージ回路81は、図2のプリチャージ回路80が1本のプリチャージ電圧供給線82のみ有していたのに対して、計2本の第1,第2のプリチャージ電圧供給線82A,82Bを有する。第1のプリチャージ電圧供給線82Aには、第1の実施形態にて用いられたプリチャージ電圧NRSと同電圧である第1のプリチャージ電圧NRS1が供給される。この第1のプリチャージ電圧NRS1は、たとえばブロック2に供給されるものである時、ブロック2に対応する画像信号のレベルに基づいて生成される。第2のプリチャージ電圧供給線には、第2のプリチャージ電圧NRS2が供給される。この第2のプリチャージ電圧NRS2は、たとえばブロック2に供給されるものである時、ブロック2より一つ上流側のブロック1に対応する画像信号のレベルに基づいて生成される。この時、第2のプリチャージ電圧は、ブロック1のデータ線22(3)に供給されるデータ電圧、あるいはブロック1に供給される複数のデータ電圧の平均値、あるいはその平均値+ΔVなどとすることができる。なお、ブロック1の上流に位置するブロックが存在しないので、ブロック1についてのみ、第1のプリチャージ電圧NRS1=第2のプリチャージ電圧NRS2とすればよい。
【0082】
図10に示すように、各ブロックでは、第2のプリチャージ電圧供給線82Bは、1ブロック内の3本のデータ信号線22に接続された3つのプリチャージスイッチ86A〜86Cのうち、図10に示すブロック選択方向Aの上流端(すなわちブロックの左端)に位置する一つのプリチャージスイッチ86Aに接続されている。第1のプリチャージ電圧供給線82Aは、各ブロックの残りの2つのプリチャージスイッチ86B,86Cに接続されている。
【0083】
ここで、例えばブロック1がまずプリチャージ電圧→データ電圧に設定され、次にブロック2がプリチャージ電圧→データ電圧に設定される。この際、ブロック2のデータ線22(4)のプリチャージ電圧がブロック1のデータ線22(3)に印加中のデータ電圧と異なると、縦縞の発生の原因となる。なぜなら、ブロック1のデータ線22(3)のデータ電圧が、ブロック2のデータ線22(4)のプリチャージ電圧の影響によりシフトするからである。
【0084】
そこで、本実施形態では、ブロック2以降の各ブロックのうち、縦縞の発生に影響する左端(ブロック選択方向Aの上流端)のデータ線には、第2のプリチャージ電圧NRS2を供給するようにしている。例えば、ブロック2の左端のデータ線22(4)に供給される第2のプリチャージ電圧NRS2は、ブロック1に対応する画像信号のレベルに基づいて生成されている。よって、ブロック2のデータ線22(4)への第2のプリチャージ電圧NRS2は、ブロック1のデータ線22(3)のデータ電圧に近い電圧である。このため、ブロック1のデータ線22(3)のデータ電圧のシフトが抑制され、上述した縦縞の発生を低減できる。
【0085】
図11は、図10と同じ装置において、ブロック選択方向を図10に示すA方向とは逆方向のB方向に設定した場合を示している。この場合、図10とは異なり、第1のプリチャージ電圧供給線82Aに第2のプリチャージ電圧NRS2を、第2のプリチャージ電圧供給線82Bに第1のプリチャージ電圧NRS1を供給している。このように、第1,第2のプリチャージ電圧NRS1,NRS2の供給先は、ブロック選択方向に応じて、TFTパネル10の外部に設けたスイッチにて切り換えることがことができる。
【0086】
図11においても、例えばブロック1のうち、縦縞の発生に影響する右端(ブロック選択方向Bの上流端)のデータ線22(3)に供給される第2のプリチャージ電圧NRS2は、ブロック1のデータ線22(4)のデータ電圧と近いので、同様にして縦縞の発生を低減できる。なお、図11においては、例えばブロック1において、上流側の2本のデータ線22(2),22(3)のみ第2のプリチャージ電圧NRS2が供給され、残りのデータ線22(1)には第1のプリチャージ電圧NRS1が供給されることになる。
【0087】
なお、上述した第5の実施形態は、第1の実施形態の他、第2〜第4の実施形態にも適用する事ができる。
【0088】
<第6の実施形態>
本発明の第6の実施形態は、カラープロジェクタに関する。図12において、カラープロジェクタ400Aは、赤(R)フィルターを備えた液晶パネル401、緑(G)フィルターを備えた液晶パネル402、及び青(B)フィルターを備えた液晶パネル403を有する。カラープロジェクタ400Aは、これら液晶パネル401〜403をライトバルブとして用い、それらの投影画像をスクリーン上に重ねて表示するものである。
【0089】
ここで、これら液晶パネル401〜403には、例えば図1に示すプリチャージ電圧生成回路110と同一機能を有するプリチャージ電圧生成回路110R,110G,110Bがそれぞれ接続される。プリチャージ電圧生成回路110R,110G,110Bは、赤色信号R,緑色信号G,青色信号Bに基づいて、それぞれプリチャージ電圧を生成する。
【0090】
図13は、他のプロジェクタ400Bを示している。図13では、液晶パネル401〜403のうち最も視感度が高い色のカラーフィルタ、すなわち緑(G)フィルターを有する液晶パネル402にのみ、図1に示すプリチャージ電圧生成回路110と同一機能を有するプリチャージ電圧生成回路110Gが接続される。他の液晶パネル401,403には、プリチャージ電源410が接続され、例えば従来と同様に正極性、負極性でそれぞれ固定の正プリチャージ電圧及び負プリチャージ電圧が発生される。このように、視感度が最も高い緑色の画像にて縦縞の発生を低減するだけでも、縦縞の低減効果が期待できる。
【0091】
なお、本発明は上述した各種の実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【図面の簡単な説明】
【図1】 本発明の第1の実施形態に係る液晶表示装置のブロック図である。
【図2】 図1の液晶表示装置に用いられるアクティブマトリクスパネルの概略説明図である。
【図3】 図1の液晶表示装置でのプリチャージ動作を説明するためのタイミングチャートである。
【図4】 本発明の第2の実施形態に係る液晶表示装置のブロック図である。
【図5】 図4の液晶表示装置でのプリチャージ動作を説明するためのタイミングチャートである。
【図6】 本発明の第3の実施形態に係る液晶表示装置のプリチャージ電圧生成回路を示すブロック図である。
【図7】 図7(A)〜図7(D)は、図6に示すプリチャージ電圧生成回路の動作を説明するための概略説明図である。
【図8】 本発明の第4の実施形態に係る液晶表示装置の一部を示す回路図である。
【図9】 図8に示す装置の動作を説明するためのタイミングチャートである。
【図10】 本発明の第5の実施形態に係る液晶表示装置の一部を示す回路図である。
【図11】 図10の装置にてブロック選択方向を逆方向に設定した状態を示す回路図である。
【図12】 本発明をプロジェクタに適用した第6の実施形態の概略説明図である。
【図13】 図12とは異なる実施形態のプロジェクタを示す概略説明図である。
【符号の説明】
10 アクティブマトリクスパネル、12 画素部、20 走査線(ゲート線)、22 データ線(ソース線)、30 画素、32 ドレイン、34 画素電極、40 共通電極、50 電気光学素子(液晶)、60 走査線駆動回路、70 データ線駆動回路、72 相展開回路、74 極性反転回路(増幅・反転回路)、70 ブロック選択回路、72 サンプリング回路、72A サンプリングスイッチ、74 シフトレジスタ、80 プリチャージ回路、100,101画像信号処理部、102 ガンマ補正部、104A,104B 極性反転部、106 相展開回路、108 D/A変換器、110,200 プリチャージ電圧生成回路、112 1Hメモリ、113 フレームメモリ、118 D/A変換回路、120 タイミング回路、130 プリチャージタイミング回路、140 コモン電圧生成部、202 メモリ、114,204 ビデオ平均算出部、206 ヒストグラム算出部、208 ビデオ平均補正部、116,210 ルックアップテーブル、300 シフトレジスタ、301〜303 データ信号/プリチャージ電圧供給線、310 駆動回路、311〜313 スイッチ、400A,400B プロジェクタ、401〜403 液晶パネル(ライトバルブ)、410 プリチャージ電源
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electro-optical device having a function of precharging a data line before supplying a data voltage to the data line.
[0002]
[Background]
In recent years, an electro-optical device, for example, an active matrix liquid crystal device using a liquid crystal as an electro-optical element has become widespread. For example, in a thin film transistor (TFT) as a switching element, miniaturization of an active matrix panel and an increase in driving speed have progressed, and the current driving capability of a small size TFT cannot follow the increase in driving speed.
[0003]
Therefore, a method of precharging a data line connected to a pixel immediately before writing a data voltage to the pixel via a switching element such as a TFT is employed (Patent Document 1).
[0004]
Thus, by precharging the data line to the precharge voltage before writing the original data voltage to the pixel, the data line is charged from the precharge voltage to the data voltage even within a short selection time. It can be discharged. Therefore, even if the capability of a switching element such as a TFT is low, an original data voltage can be written to the pixel.
[0005]
Also, in order to reduce the vertical stroke and vertical stripes, which are in a trade-off relationship, in the active matrix TFT panel of the dot sequential driving method, the black level is precharged in the first half of the precharge period, and the gray is displayed in the second half. Some are precharged to a level (Patent Document 2).
[0006]
[Patent Document 1]
JP-A-10-97224 (FIGS. 1 and 2)
[Patent Document 2]
JP 2000-267067 A (FIGS. 1 to 4)
[0007]
[Problems to be solved by the invention]
However, in any of the precharge driving in Patent Documents 1 and 2 described above, since the precharge voltage is set to a fixed DC level, the occurrence of vertical stripes cannot be completely prevented when the image signal is halftone. . This is because, during the selection period, charging / discharging occurs in the data line until the voltage of a certain data line is changed from the fixed precharge voltage to the original data voltage, resulting in voltage fluctuation. A data line that is adjacent to a data line that is being charged / discharged during the selection period and is already set to a data voltage is affected by voltage fluctuations of the data line that is being charged / discharged. This is because these two data lines are capacitively coupled.
[0008]
Further, in Patent Document 2, a switch for switching the precharge voltage to two levels becomes indispensable, which complicates the configuration of the driver and leads to an increase in circuit scale and power consumption.
[0009]
An object of the present invention is to provide an electro-optical device capable of reducing the occurrence of vertical stripes even in the case of halftone display.
[0010]
[Means for Solving the Problems]
The present invention provides two substrates, a plurality of scanning lines provided on one of the two substrates, a plurality of data lines provided on one of the two substrates, and the 2 And an electro-optic material provided between a plurality of substrates, and an electro-optic device having a plurality of electro-optic elements made of the electro-optic material at positions corresponding to a plurality of pixels.
[0011]
The polarity inversion circuit provided in the electro-optical device inverts the polarity of the voltage applied to each of the plurality of electro-optical elements at a predetermined period equal to or longer than the one horizontal scanning period. The scanning line driving circuit selects a plurality of previous scanning lines for each horizontal scanning period. The data line driving circuit sequentially selects one of a plurality of blocks obtained by dividing the plurality of data lines into one or more data lines in each of a plurality of block selection periods obtained by time-dividing one horizontal scanning period. A data voltage based on an image signal is supplied to the data line in the selected block. The minimum unit of the block is one pixel in the horizontal scanning direction, and in this case, dot sequential driving is performed. When k (k ≧ 2) pixels are arranged in one block, the image signal can be preliminarily developed in the k phase.
[0012]
The precharge circuit supplies a precharge voltage to each of the plurality of data lines in at least one precharge period before the plurality of block selection periods in the one horizontal scanning period. The precharge period may be provided before each of a plurality of block selection periods in one horizontal scanning period in addition to one provided in one horizontal scanning period. The precharge voltage generation circuit generates the precharge voltage supplied to the plurality of data lines during the at least one precharge period based on the level of the image signal.
[0013]
As described above, the precharge voltage is not fixed but can be changed according to the level of the image signal. Therefore, the precharge voltage supplied in at least one precharge period before the plurality of block selection periods is originally supplied to the data line in the subsequent block selection period as compared with the conventional fixed precharge voltage. The voltage is closer to the data voltage. For this reason, in the block selection period, almost no charging / discharging occurs until the original data voltage is reached from the precharge voltage, and the voltage fluctuation on the data line is minimized. If the voltage variation of the data line during the block selection period is small, the adverse effect (voltage variation) on other data lines capacitively coupled with the data line is also reduced, thereby reducing the occurrence of vertical stripes.
[0014]
The polarity inversion circuit used in the present invention can invert the polarity of the voltage applied to the electro-optic element for each horizontal scanning period. Alternatively, the polarity inversion circuit may invert the polarity of the voltage applied to the electro-optic element every vertical scanning period.
[0015]
As an example of the precharge voltage generation circuit, a line memory for storing the image signal in the one horizontal scanning period, and a level of the image signal in the one horizontal scanning period based on information stored in the line memory. A precharge voltage generation unit configured to calculate the absolute value of the average value and generate the precharge voltage. Thereby, the average value of the image signal level in one horizontal scanning period becomes the precharge voltage.
[0016]
As another example of the precharge voltage generation circuit, a plurality of line memories that store the image signals in a plurality of horizontal scanning periods, and information stored in the plurality of line memories, based on information stored in the plurality of line scanning periods. A precharge voltage generation unit that calculates an absolute value of an average value of the image signal levels and generates the precharge voltage. Here, when the polarity of the voltage to the electro-optic element is inverted every horizontal scanning period, the precharge voltage generated based on the storage information of the plurality of line memories is also positive every horizontal scanning period, It may be generated as a negative voltage. When the polarity of the voltage to the electro-optic element is inverted every vertical scanning period, it is simple because the precharge voltage having the same polarity may be used during the vertical scanning period.
[0017]
As still another example of the precharge voltage generation circuit, a frame memory that stores the image signal in one vertical scanning period, and a level of the image signal in the one vertical scanning period based on information stored in the frame memory And a precharge voltage generator that generates the precharge voltage by calculating an absolute value of the average value. Here, when the polarity of the voltage to the electro-optic element is inverted every horizontal scanning period, the precharge voltage generated based on the storage information of the frame memory is also positive, negative and negative every horizontal scanning period. May be generated as a voltage. When the polarity of the voltage to the electro-optic element is inverted every vertical scanning period, it is simple because the precharge voltage having the same polarity may be used during the vertical scanning period.
[0018]
As still another example of the precharge voltage generation circuit, based on block memory that stores image signals having the number of pixels corresponding to the number of data lines belonging to one of the plurality of blocks, and information stored in the block memory A precharge voltage generation unit that calculates an absolute value of an average value of the levels of the image signals simultaneously supplied to the data lines belonging to the one block and generates the precharge voltage. In this case, it is preferable that the image signal is preliminarily developed in the k phase. For example, when three-phase development is performed, the number of data lines belonging to one block is three, and an image signal of at least three pixels is stored in the block memory, and an average value of the image signals of the three pixels is calculated. The calculated common precharge voltage is supplied to the three data lines in one block.
[0019]
The precharge voltage generation unit of each example described above can generate the precharge voltage based on an average value of halftone levels within a predetermined range in the stored information. Since vertical stripes are conspicuous at intermediate gray levels, the generation of vertical stripes can be further reduced by obtaining the average of halftone level image signals as the precharge voltage.
[0020]
The precharge voltage generation unit further includes a histogram calculation unit that calculates the occurrence frequency of the image signal level based on the stored information, and can correct the precharge voltage based on the calculation result. By correcting the average value based on not only the average value of the image signal but also the peak gradation value, the occurrence of vertical stripes can be further reduced.
[0021]
The electro-optical device of the present invention includes a plurality of switching elements respectively connected to the plurality of scanning lines and the plurality of data lines, and a plurality of pixel electrodes respectively connected to the plurality of switching elements. And a common electrode facing the plurality of pixel electrodes, and a voltage setting circuit for setting a voltage of the common electrode. This is a so-called active matrix type electro-optical device.
[0022]
In this active matrix type electro-optical device, the voltage applied to the electro-optical element during the at least one precharge period is corrected by changing the common voltage by the voltage setting circuit based on the level of the image signal. can do. As will be described in detail later, there is an optimum common electrode in accordance with the potential applied to the pixel electrode, and therefore the common voltage changes based on the image signal (preferably an average value during one vertical scanning period). By doing so, the precharge voltage can also be optimized. However, the change of the common voltage is performed only when the polarity of the voltage to the electro-optic element is reversed every vertical scanning period.
[0023]
The electro-optical device of the present invention switches the plurality of data / precharge voltage supply lines equal to the number of the data lines in one block, the data voltage and the precharge voltage, and switches the plurality of data lines. And a switch for supplying the data / precharge voltage supply line. Thus, the supply path for the data signal and the precharge voltage can be shared.
[0024]
In this case, the precharge voltage generation unit generates a precharge voltage for each of a plurality of precharge periods respectively provided before the plurality of block selection periods based on the level of the image signal. Become.
[0025]
In the electro-optical device of the present invention, the data line driving circuit sequentially selects blocks along the block selection direction. In this case, the precharge voltage generation circuit can generate first and second precharge voltages as the precharge voltages for each of the plurality of blocks. The first precharge voltage is generated based on the level of the image signal corresponding to the block, and the second precharge voltage is the image signal corresponding to a block one upstream side of the block. Is generated based on The precharge voltage generation circuit supplies the second precharge voltage to a data line located at least at an upstream end in the block selection direction in each of the plurality of blocks, and supplies the second data line to another data line in the block. The first precharge voltage is supplied.
[0026]
In each block, a second precharge voltage close to the data voltage supplied to the block upstream by one is supplied to the data line at the upstream end in the block selection direction that affects the occurrence of vertical stripes. As a result, voltage fluctuations in the data line capacitively coupled thereto can be reduced, and the occurrence of vertical stripes can be reduced. As described above, the first precharge voltage based on the level of the image signal corresponding to the block may be supplied to the other data lines in the block. Note that the second precharge voltage can be a data voltage supplied to a block one upstream side of the block, an average value thereof, or an average value + ΔV thereof. By setting the second precharge voltage to the average value + ΔV, the operation of writing the original data voltage to the pixels of the block becomes easy.
[0027]
When the present invention is applied to a projector, the projector can include a plurality of panels each provided with color filters of different colors and a plurality of precharge voltage generation circuits. In this case, the precharge voltage supplied to each of the plurality of panels is generated by each of the plurality of precharge voltage generation circuits.
[0028]
As another example of the projector, the precharge voltage supplied to one panel having a color filter having the highest visibility among the plurality of panels is generated based on the precharge voltage generation circuit. Also good.
[0029]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an electro-optical device, such as a liquid crystal display device, according to an embodiment of the present invention will be described with reference to the drawings. Note that the liquid crystal display device to which the present invention is applied is not limited to the active matrix liquid crystal display device described below, and scanning lines (also referred to as common lines) on one of the two substrates and data lines ( A passive matrix liquid crystal display device including a segment line).
[0030]
<First Embodiment>
FIG. 1 is a block diagram of a peripheral circuit connected to a liquid crystal panel such as a TFT (thin film transistor) panel 10, and FIG. 2 is a schematic explanatory diagram of the TFT panel 10.
[0031]
(Active matrix panel)
FIG. 2 shows an example of an active matrix panel, for example, a TFT panel 10 according to the present embodiment. In the pixel portion 12 of the TFT panel 10, M scanning lines such as gate lines 20 and N data lines such as source lines 22 are provided so as to intersect each other.
[0032]
Each of the (M × N) pixels 30 is provided with a switching element, for example, a TFT 32 connected to the gate line 20 and the source line 22, and a total of (M × N) TFTs 32 are provided in the pixel unit 12. ing. The gates of the N TFTs 32 arranged in the horizontal direction are commonly connected to one gate line 20. The sources of the M TFTs 32 arranged in the vertical direction are commonly connected to one source line 22.
[0033]
The drain of the TFT 32 of each pixel 30 is connected to the pixel electrode 34. A common electrode 40 is provided so as to face the pixel electrode 34 of each pixel 30, and an electro-optical material is disposed therebetween, whereby an electro-optical element, for example, a liquid crystal 50 is disposed in each pixel 30. Although not shown, a storage capacitor may be arranged in parallel with the liquid crystal 50 in each pixel 30.
[0034]
Here, in the TFT panel 10 of the present embodiment, the common electrode 40 is provided on one of the two substrates, and the scanning line 20, the signal line 22, the TFT 32, and the pixel electrode 34 are provided on the other side. A liquid crystal 50 is sealed between the substrates. The TFT panel 10 can be a color panel. In this case, a color filter is formed on one of the two substrates.
[0035]
With the above configuration, by controlling the voltage applied to the liquid crystal 50 of each pixel 30, the gradation value of each pixel 30 is determined, and an image can be formed on the pixel portion 12 of the TFT panel 10.
[0036]
The active matrix panel of the present embodiment is not limited to the TFT panel 10 described above, and any switching element and electric element can be used as long as the electro-optic element can be energized from the data line via the switching element selected by the scanning line. The kind of optical element is not ask | required.
[0037]
As shown in FIG. 2, the active matrix panel 10 of the present embodiment includes a scanning line driving circuit 60, a data line driving circuit (block selection circuit) 70, and a precharge circuit 80.
[0038]
The scanning line driving circuit 60 sequentially selects and drives the M scanning lines 20 for each horizontal scanning period based on the vertical timing signals CLY and DY.
[0039]
The data line driving circuit 70 functioning as a block selection circuit applies one to N data lines 22 based on horizontal timing signals CLX and DX and input image signals (VID 1 to 3 in this embodiment). During the horizontal scanning period, data voltages are supplied in a time-sharing manner by K lines (K ≧ 1, in this embodiment, K = 3).
[0040]
Here, K = 1 is a so-called dot sequential driving method. Since K ≧ 2 is set in the present embodiment, as will be described later, a serial image signal on one signal line is transferred onto K image signal lines by the phase expansion circuit 106 (see FIG. 2). Parallel conversion (also referred to as phase expansion) is performed. In this embodiment, since the number of phase expansion K = 3, three image signal lines VD1 to VD3 are provided. In the case of dot sequential driving with K = 1, phase expansion is not necessary, and only one image signal line is provided.
[0041]
The data line driving circuit 70 of the present embodiment includes a sampling circuit 72 that samples data on the three parallel image signal lines V1 to V3, and a shift register 74 that determines the sampling timing based on the horizontal timing signals CLX and DX. And have.
[0042]
The sampling circuit 72 includes a total of N sampling switches, for example, sampling transistors 74A, each connected between any one of the N data lines 22 and any one of the three image signal lines V1 to V3. Have
[0043]
Here, the N data lines 22 are divided into blocks by the number K of phase expansions. In this embodiment where K = 3, one block is formed by the three data lines 22 and the total (N / K) It is divided into blocks. A total (N / K) of output lines S1, S2,... Of the shift register 74 are also provided. The output lines S1, S2,... Of the shift register circuit 74 are commonly connected to the gates of K = 3 sampling transistors 72A belonging to one block and connected to the three image signal lines V1 to V3, respectively. ing.
[0044]
The output lines S1, S2,... Of the shift register circuit 74 are sequentially activated (for example, HIGH) within one horizontal scanning period. Then, K = 3 switching transistors 72A belonging to each block are simultaneously turned on simultaneously along the block selection direction (in this embodiment, the direction from left to right in FIG. 2).
[0045]
The precharge circuit 80 includes N precharge voltage supply lines 82 that supply a precharge voltage NRS, a precharge timing supply line 84 that supplies a precharge timing signal NRG, and N data lines 22 connected to the N data lines 22, respectively. Precharge switch 86. The precharge switch 86 is formed of, for example, a TFT, the precharge timing supply line 84 is connected to the gate, the precharge voltage supply line 82 is connected to the source, and the data line 22 is connected to the drain.
[0046]
(Panel peripheral circuit)
In FIG. 1, an image signal processing unit 100 that processes an image signal (for example, R, G, B) includes a gamma correction unit 102, a polarity inversion circuit 104A, a phase expansion circuit 106, and a D / A (digital-analog) conversion circuit 108. And have. The gamma correction circuit 102 performs correction based on the voltage-transmittance characteristics of the liquid crystal 50. The polarity inversion circuit 104A inverts the polarity of the voltage applied to the liquid crystal 50 in a predetermined cycle, in this embodiment, every horizontal scanning period. As described above, the phase expansion circuit 106 performs parallel conversion (phase expansion) of serial image signals on one signal line on K (in this embodiment, K = 3) image signal lines. A serial image signal on one signal line is parallel-converted (phase development) on K image signal lines (VID1 to VIDK).
[0047]
In the present embodiment, a precharge voltage generation circuit 110 for generating a precharge voltage every horizontal scanning period is provided. The precharge voltage generation circuit 110 includes a 1H memory (line memory) 112, a video average calculation unit 114, a lookup table (LUT) 116, and a D / A converter 118.
[0048]
The 1H memory 112 sequentially stores image signals for one horizontal scanning period. The video average calculation unit 114 calculates an average, for example, an average of image signals within one horizontal scanning period, based on information stored in the 1H memory 112. The lookup table 116 outputs a precharge voltage index value (digital value) according to the calculation result from the video average calculation unit 114. The D / A converter 118 generates a precharge voltage NRS corresponding to the output from the lookup table 118. Note that the look-up table 118 stores the video average value and the precharge voltage index value on a one-to-one basis, and the stored value can be changed based on an external input. Eventually, the lookup table 118 functions as a correction table for correcting the precharge voltage, which has been fixed in the past, based on the video average value.
[0049]
As shown in FIG. 1, the timing circuit 120 generates horizontal / vertical timing signals DX, CLX, DY, and CLY based on the dot clock (DotCLK), horizontal synchronization signal (HSYNC), and vertical synchronization signal (VSYNC). Generate. Further, the precharge timing circuit 130 generates a precharge timing signal NRG based on the signal from the timing circuit 120.
[0050]
(Precharge operation)
FIG. 3 is a timing chart for explaining the precharge operation of the embodiment shown in FIG. As shown in FIG. 3, a horizontal synchronization signal (HSYNC) indicating one horizontal scanning period (1H) is input to the timing circuit 120 of FIG. Based on the signal from the timing circuit 120, the precharge timing circuit 130 is a precharge timing signal NRG that becomes active (HIGH) for a predetermined period at an initial stage of one horizontal scanning period (1H), as shown in FIG. Is generated.
[0051]
Here, it is assumed that the image signal VID before polarity inversion by the polarity inversion circuit 104A in FIG. 1 is as shown in FIG. The image signal VID is stored in the 1H memory 112 for each horizontal scanning period, and the video average calculation unit 114 calculates the video average value for each horizontal scanning period.
[0052]
As a result of calculation by the video average calculation unit 114, the video signal VID shown in FIG. 3 has substantially the same video average value in the first and second horizontal scanning periods (1H). In the third horizontal scanning period, the video average value is lower by Va than the video average values in the first and second horizontal scanning periods. In the fourth horizontal scanning period, the video average value is higher by Vb than the video average value in the first and second horizontal scanning periods.
[0053]
Based on this video average value, a precharge voltage index value (digital value) is output from the lookup table 116 of FIG. Further, based on the precharge voltage index value, the D / A converter 118 generates a precharge voltage NRS, and a precharge voltage NRS corresponding to the video average value is generated for each horizontal scanning period. Here, as shown in FIG. 3, the relationship between the absolute values (voltages before polarity inversion) V1, V2, V3, and V4 of the precharge voltage NRS in each horizontal scanning period is as follows: V1 = V2, V1> V3, V1 < V4.
[0054]
As shown in FIG. 3, the precharge voltage NRS actually obtained is based on the signal from the timing circuit 120. The precharge voltage NRS generated by the D / A converter 118 is alternately changed every horizontal scanning period. Set to plus or minus. Thus, the precharge voltages V1, V2, V3, V4... For each horizontal scanning period are alternately inverted in voltage polarity with respect to the video center (the potential of the common electrode 40), and coincide with 1H inversion driving of the image signal. Become.
[0055]
Here, in the precharge period (period in which the precharge timing signal NRG is HIGH) for each horizontal scanning period shown in FIG. 3, the output lines S1, S2,. N / K Is set before the block selection period in which the potential becomes high.
[0056]
As a result, each data signal line 20 has a precharge voltage (within one horizontal scanning period) substantially equal to the data voltage applied during the block selection period in which the potentials of the signal lines S1, S2,. Is averaged) before the block selection period. Therefore, before the data voltage is supplied to the data signal line 20 in each block selection period, each data signal line has a precharge voltage that is substantially equal to the data voltage in advance, so that the data line 20 within the selection period. The change in potential (that is, change in voltage across the liquid crystal) is extremely small. For this reason, the adverse effect on the liquid crystal 50 connected to the data line in the middle of the data voltage supply and the other liquid crystal 50 adjacent in the horizontal direction (the data voltage has already been determined) is reduced. This is the principle that vertical stripes can be reduced in this embodiment.
[0057]
In the prior art, the precharge voltage is set to (1) a normally white mode with a black level and (2) a halftone level. However, in all cases, the precharge voltage was a fixed level regardless of the change in the signal level. Therefore, the potential change of the data line 20 within the selection period (that is, the voltage change across the liquid crystal) may be larger than that of the above-described embodiment, and vertical stripes still occur when the potential change is large.
[0058]
In the first embodiment, the video average value is calculated for each horizontal scanning period. However, the present invention is not limited to this, and the video average value is obtained once for each period longer than one horizontal scanning period. May be. For example, a plurality of line memories may be provided, and the video average value may be obtained once every a plurality of horizontal scanning periods. In this case, in a plurality of horizontal scanning periods, the absolute value of one precharge voltage calculated based on the gradation values of the pixels in the plurality of horizontal scanning periods is repeatedly used as the precharge voltage of each block. Alternatively, a frame memory may be provided instead of one or a plurality of line memories, and a video average value for one frame may be obtained. In this case, in one vertical scanning period, the absolute value of one precharge voltage calculated based on the gradation value of the pixel in the one vertical scanning period is repeatedly used as the precharge voltage of each block. However, when the video average value is obtained for each of a plurality of horizontal scanning periods or one vertical scanning period, the precharge voltage set based on the absolute value of the video average value has a polarity with respect to the video center of one horizontal scanning period. Inverted alternately every scanning period.
[0059]
<Second Embodiment>
FIG. 4 shows a second embodiment of the present invention in which some of the circuits in FIG. 1 are modified. In the second embodiment, instead of the IH inversion driving in which the polarity is inverted every horizontal scanning period of the first embodiment, the IV inversion that reverses the polarity every vertical period is adopted.
[0060]
The image signal processing unit 101 shown in FIG. 4 is different from the image signal processing unit 100 of FIG. 1 only in that the polarity inversion circuit 104B is driven by 1V inversion. In FIG. 4, the precharge voltage generation circuit 111 further includes a frame memory 113 instead of the line memory 112 of the precharge voltage generation circuit 110 in FIG. 1. The video average calculation unit 114 calculates the average value of the image signals in one frame.
[0061]
In FIG. 4, a common voltage generation unit 140 that generates the common voltage LCCOM to the common electrode 40 shown in FIG. 2 is further added. In the first embodiment, the common voltage LCCOM is a constant voltage, but in the present embodiment, the common voltage LDCOM is variable based on the video average value. For this purpose, the common voltage generation unit 140 selects a common voltage index value based on the output from the video average calculation unit 114, and generates a common voltage LDCOM based on the common voltage index value. And a converter 144.
[0062]
FIG. 5 is a timing chart showing the precharge operation of the second embodiment shown in FIG. One of the differences between FIG. 5 and FIG. 3 is that the precharge voltage NRS is set not for each horizontal scanning period but for each vertical scanning period. That is, the video average values V1 to V4 in FIG. 5 are generated by the video average calculation unit 114 based on the storage information of the frame memory 113 for each vertical period. Further, the precharge voltage NRS has the voltage polarity with respect to the video center LDCOM inverted every vertical scanning period.
[0063]
Another difference between FIG. 5 and FIG. 3 is that the precharge timing signal NRG becomes HIGH once in one vertical scanning period, and this period becomes the precharge period, and one horizontal scanning period as shown in FIG. One precharge period is set for each time. In the second embodiment, the precharge voltage NRS is supplied to all the data lines 20 through the precharge switch 86 of FIG. 1 within the precharge period set once in the initial stage of one vertical scanning period.
[0064]
As described above, in the second embodiment, instead of the fixed precharge voltage, the video average value obtained for each vertical scanning period is used as the precharge voltage. Can be reduced.
[0065]
In the second embodiment in which the polarity is inverted every vertical scanning period, one or more 1H memories 112 shown in FIG. 1 may be provided instead of the frame memory 113 shown in FIG. In this case, the precharge voltage is obtained based on the video average calculated every horizontal scanning period or every plural horizontal scanning periods, and the precharge voltage becomes a value closer to the original data voltage. At this time, it is not necessary to reverse the polarity of the precharge voltage with respect to the video center every horizontal scanning period as in the first embodiment, and the same polarity may be used in one vertical scanning period.
[0066]
Next, the reason why the video center voltage LDCOM is varied based on the video average value in the present embodiment is as follows. First, when positive and negative data potentials having the same absolute value are applied to the liquid crystal 50, the effective potentials actually applied to the liquid crystal differ between positive and negative, and the amount of difference depends on the magnitude of the absolute value of the data potential. Because it is different. Therefore, when positive and negative data voltages having the same absolute value are applied to the liquid crystal, the intermediate potential between the positive and negative potentials differs depending on the absolute value of the data voltage and a deviation from the preset common voltage LDCOM occurs. One of the reasons why a potential different from the actual data potential is applied to the liquid crystal 50 is that when the TFT 32 provided in the pixel 30 is turned off, it is stored in the pixel 40 due to its gate-source capacitance Cgs component. This is because the generated charge leaks. This is because the TFT 32 has different current drive capability (write capability) depending on the positive and negative voltages of the source line 22, and in the case of an N-type TFT, the positive voltage write capability is lower than the negative voltage write capability. The positive / negative write capability difference differs depending on the absolute value of the data voltage.
[0067]
Therefore, the potential of the common electrode 40 is also variable for each vertical scanning period only in IV inversion driving for inverting the voltage applied to the liquid crystal every vertical period. This variable amount is obtained by the average level of the image signal within one vertical scanning period. In this embodiment, based on the calculation result from the video average calculation unit 114, the common voltage generation unit 140 including the lookup table 142 and the A / D converter 144 generates the common voltage LDCOM for each vertical scanning period. . Thus, when a positive and negative data voltage having the same absolute value is applied to the liquid crystal, the common voltage LDCOM can always be set to a value close to the intermediate potential of the positive and negative voltages, and the positive and negative voltages of the same gradation can be made equal. Can be applied to the liquid crystal 50.
[0068]
<Third Embodiment>
FIG. 6 shows a modification of the precharge voltage generation circuits 110 and 111 of FIG. 1 or FIG. Therefore, in FIG. 6, either the image signal processing unit 100 shown in FIG. 1 or the image signal processing unit 101 shown in FIG. 4 is arranged. A precharge voltage generation circuit 200 shown in FIG. 6 includes a memory 202 configured by either the 1H memory 112 of FIG. 1 or the frame memory 113 of FIG. A precharge voltage generation circuit 200 shown in FIG. 6 generates a precharge voltage based on an average value of a predetermined range of halftone levels in the stored information of the memory 202. For this purpose, the precharge voltage generation circuit 200 can include a video average calculation unit 204, a histogram calculation unit 206, a video average correction unit 208, and a lookup table 210.
[0069]
The vertical stripes described above are inconspicuous if the signal level is black or white, but are conspicuous if the signal level is a halftone level. Therefore, in the third embodiment, the precharge voltage is generated based on the signal level in the halftone area. It is.
[0070]
The video average calculation unit 204 and the lookup table 210 in FIG. 6 have the same functions as the video average calculation unit 114 and the lookup table 116 shown in FIGS. 1 and 4, respectively. That is, the video average calculation unit 204 calculates the video average value a shown in FIG. 7A from the image signal stored in the memory 202 within one horizontal scanning period or one vertical scanning period. The histogram calculation unit 204 calculates the occurrence frequency of the image signal level based on the information stored in the memory 202, and calculates, for example, a histogram as shown in FIG. In FIG. 7B, the frequency of occurrence of the video signal level on the horizontal axis is shown on the vertical axis.
[0071]
FIG. 7C shows a state in which the video average value a (see FIG. 7A) obtained by the video average calculation unit 204 is corrected based on halftone region data within a predetermined range. That is, in FIG. 7C, since the peak of the intermediate region in the predetermined range is at a higher gradation level (for example, a white level), the average value b is corrected to be higher than the average value a. This correction may be performed by the video average correction unit 208 to which the video average a from the video average calculation unit 204 and information from the histogram calculation unit 206 are input, or is performed by the video average calculation unit 204 as described later. May be. Based on the information from the video average correction unit 208, the precharge voltage NRS is determined by the lookup table 210 and the D / A conversion circuit 118.
[0072]
The corrected video average value b may be obtained by calculating the video average only in a predetermined halftone area. In this case, the video average calculation unit 204 reads only data in a predetermined halftone area from the memory 202 and calculates an average value. Therefore, it is not always necessary to use the histogram calculation unit 206 and the video average correction unit 208 in obtaining the average value b of the signal level in the halftone area.
[0073]
FIG. 7D shows another method for correcting the video average value a by using the histogram calculation unit 206 as an essential component. In FIG. 7D, for example, when the black level is set to 0% and the white level is set to 100%, a halftone region of m% to n% (0 <m, n <100) is further represented in accordance with the signal level. For example, it is divided into a low region, a middle region, and a high region.
[0074]
In FIG. 7D, the peak value is higher than the video average value Av (equal to the above-described average value b) in the halftone region of m% to n%. Thus, when there is a bias in the frequency of occurrence of the histogram, it is preferable to obtain an optimum value by weighting or the like between the most frequent peak gradation and the level average Av.
[0075]
The video average correction unit 208 in FIG. 6 calculates, for example, corrected average value = (peak gradation value + video average value) / 2 in order to obtain such an optimum value. For example, if the video average value Av = 60% and the peak gradation = 70%, the average value after correction = (60% + 70%) / 2 = 65%. In addition, the average value after correction = (peak gradation value + coefficient α × video average value) / 2 may be used. The coefficient K can be set to α> 1 if the video average value Av is emphasized, and α <1 if the peak gradation value is emphasized. Such a coefficient α may be multiplied by the peak gradation value. Alternatively, the video average value may be multiplied by a coefficient α1, and the peak gradation value may be multiplied by a coefficient α2 to perform weighting.
[0076]
<Fourth Embodiment>
In the fourth embodiment of the present invention, a precharge voltage that is simultaneously supplied to the same number of pixels as the number K of phase expansion is generated based on the signal level of K pixels. In the present embodiment, for example, the number of phase expansion K is 3, so that three data signal supply lines 301, 302, and 303 are provided as shown in FIG. The three data signal supply lines 301 to 303 are connected to the data line 22 (not shown in FIG. 8) of the pixel unit 12 through a sampling switch 72A controlled by signals SS1, SS2,. Has been.
[0077]
At the ends of the three data signal lines 301 to 303, switches 311, 312, and 313 for selecting one of the image signals VID 1 to 3 and the precharge voltage NRS are provided. These switches 311 to 313 are switched by a switch switching signal VNG. The drive circuit 310 including the switches 311 to 313 may be an external circuit of the TFT panel 10 or may be disposed in the TFT panel 10.
[0078]
FIG. 9 is a timing chart showing the operation timing of the apparatus shown in FIG. As shown in FIG. 9, within one horizontal scanning period (1H) in which the horizontal synchronization signal HSYNC is HIGH, the signals SS1 and SS2 from the shift register 300 are sequentially HIGH and the number of phase expansions in the horizontal scanning direction. The blocks are sequentially selected for each block composed of the same number of three pixels as K = 3. Here, the signal SS1 for selecting the first block becomes HIGH, for example, in two periods, the first is a precharge period, and the next is a data charge period, that is, a selection period. The other signals SS2 and the subsequent signals are the same as the signals SS1 except that the timing of going to HIGH is sequentially shifted. Thus, the precharge period is provided before the selection period of each block. The timing of the switching signal VNG for switching the switches 311 to 313 to the video signal VID1 to VID3 side or the precharge voltage NRS side is determined in accordance with the signals SS1 and SS2.
[0079]
On the other hand, the precharge voltage NRS is determined for each block. For this purpose, the same circuit as the precharge voltage generation circuit 110 shown in FIG. 1 can be used. However, in FIG. 1, a 1H memory that stores data for one horizontal scanning period (1H) is essential. However, the present invention is not limited to this. It ’s fine. The video average calculation unit 114 can generate a precharge voltage for each block by calculating an average value of the signal level for each K pixel.
[0080]
The configuration shown in FIG. 8 is not necessarily limited to that used in the fourth embodiment, and can also be used in the first to third embodiments. In this case, the precharge circuit 80 shown in FIG. 2 is unnecessary.
[0081]
<Fifth Embodiment>
The fifth embodiment of the present invention is, for example, a combination of the first embodiment of the present invention and the technique of Japanese Patent Application Laid-Open No. 2000-212476. 10 is different from the circuit of FIG. 2 used in the first embodiment in that a precharge circuit 81 is provided instead of the precharge circuit 80 of FIG. The precharge circuit 81 of FIG. 10 has a total of two first and second precharge voltage supplies, whereas the precharge circuit 80 of FIG. 2 has only one precharge voltage supply line 82. It has lines 82A and 82B. The first precharge voltage supply line 82A is supplied with the first precharge voltage NRS1, which is the same voltage as the precharge voltage NRS used in the first embodiment. For example, when the first precharge voltage NRS1 is supplied to the block 2, the first precharge voltage NRS1 is generated based on the level of the image signal corresponding to the block 2. A second precharge voltage NRS2 is supplied to the second precharge voltage supply line. For example, when the second precharge voltage NRS2 is supplied to the block 2, the second precharge voltage NRS2 is generated based on the level of the image signal corresponding to the block 1 on the upstream side of the block 2. At this time, the second precharge voltage is a data voltage supplied to the data line 22 (3) of the block 1, an average value of a plurality of data voltages supplied to the block 1, or an average value + ΔV, or the like. be able to. Note that since there is no block located upstream of the block 1, only the block 1 needs to have the first precharge voltage NRS1 = the second precharge voltage NRS2.
[0082]
As shown in FIG. 10, in each block, the second precharge voltage supply line 82B is one of the three precharge switches 86A to 86C connected to the three data signal lines 22 in one block. Is connected to one precharge switch 86A located at the upstream end in the block selection direction A shown in FIG. The first precharge voltage supply line 82A is connected to the remaining two precharge switches 86B and 86C of each block.
[0083]
Here, for example, the block 1 is first set to precharge voltage → data voltage, and then the block 2 is set to precharge voltage → data voltage. At this time, if the precharge voltage of the data line 22 (4) of the block 2 is different from the data voltage being applied to the data line 22 (3) of the block 1, vertical stripes are generated. This is because the data voltage of the data line 22 (3) of the block 1 is shifted due to the influence of the precharge voltage of the data line 22 (4) of the block 2.
[0084]
Therefore, in the present embodiment, the second precharge voltage NRS2 is supplied to the data line at the left end (upstream end in the block selection direction A) that affects the occurrence of vertical stripes among the blocks after the block 2. ing. For example, the second precharge voltage NRS2 supplied to the leftmost data line 22 (4) of the block 2 is generated based on the level of the image signal corresponding to the block 1. Therefore, the second precharge voltage NRS2 to the data line 22 (4) of the block 2 is a voltage close to the data voltage of the data line 22 (3) of the block 1. For this reason, the shift of the data voltage of the data line 22 (3) of the block 1 is suppressed, and the occurrence of the vertical stripes described above can be reduced.
[0085]
FIG. 11 shows a case where the block selection direction is set to the B direction opposite to the A direction shown in FIG. 10 in the same apparatus as FIG. In this case, unlike FIG. 10, the second precharge voltage NRS2 is supplied to the first precharge voltage supply line 82A, and the first precharge voltage NRS1 is supplied to the second precharge voltage supply line 82B. . Thus, the supply destinations of the first and second precharge voltages NRS1 and NRS2 can be switched by the switch provided outside the TFT panel 10 in accordance with the block selection direction.
[0086]
Also in FIG. 11, for example, in the block 1, the second precharge voltage NRS2 supplied to the data line 22 (3) at the right end (upstream end in the block selection direction B) that affects the occurrence of vertical stripes is Since it is close to the data voltage of the data line 22 (4), the occurrence of vertical stripes can be reduced in the same manner. In FIG. 11, for example, in block 1, the second precharge voltage NRS2 is supplied only to the two upstream data lines 22 (2) and 22 (3), and the remaining data lines 22 (1) are supplied to the remaining data lines 22 (1). Is supplied with the first precharge voltage NRS1.
[0087]
The fifth embodiment described above can be applied to the second to fourth embodiments in addition to the first embodiment.
[0088]
<Sixth Embodiment>
The sixth embodiment of the present invention relates to a color projector. In FIG. 12, a color projector 400A includes a liquid crystal panel 401 having a red (R) filter, a liquid crystal panel 402 having a green (G) filter, and a liquid crystal panel 403 having a blue (B) filter. The color projector 400A uses these liquid crystal panels 401 to 403 as light valves and displays their projection images on a screen in an overlapping manner.
[0089]
Here, for example, precharge voltage generation circuits 110R, 110G, and 110B having the same functions as the precharge voltage generation circuit 110 shown in FIG. 1 are connected to the liquid crystal panels 401 to 403, respectively. The precharge voltage generation circuits 110R, 110G, and 110B generate precharge voltages based on the red signal R, the green signal G, and the blue signal B, respectively.
[0090]
FIG. 13 shows another projector 400B. In FIG. 13, only the liquid crystal panel 402 having the color filter having the highest visibility among the liquid crystal panels 401 to 403, that is, the green (G) filter, has the same function as the precharge voltage generation circuit 110 shown in FIG. A precharge voltage generation circuit 110G is connected. A precharge power source 410 is connected to the other liquid crystal panels 401 and 403, and for example, a positive positive precharge voltage and a negative precharge voltage are generated in a positive polarity and a negative polarity, respectively, as in the conventional case. Thus, the effect of reducing the vertical stripes can be expected only by reducing the occurrence of vertical stripes in the green image having the highest visibility.
[0091]
The present invention is not limited to the various embodiments described above, and various modifications can be made within the scope of the gist of the present invention.
[Brief description of the drawings]
FIG. 1 is a block diagram of a liquid crystal display device according to a first embodiment of the present invention.
2 is a schematic explanatory diagram of an active matrix panel used in the liquid crystal display device of FIG.
3 is a timing chart for explaining a precharge operation in the liquid crystal display device of FIG. 1; FIG.
FIG. 4 is a block diagram of a liquid crystal display device according to a second embodiment of the present invention.
5 is a timing chart for explaining a precharge operation in the liquid crystal display device of FIG. 4;
FIG. 6 is a block diagram showing a precharge voltage generation circuit of a liquid crystal display device according to a third embodiment of the present invention.
7A to 7D are schematic explanatory diagrams for explaining the operation of the precharge voltage generation circuit shown in FIG.
FIG. 8 is a circuit diagram showing a part of a liquid crystal display device according to a fourth embodiment of the present invention.
9 is a timing chart for explaining the operation of the apparatus shown in FIG.
FIG. 10 is a circuit diagram showing a part of a liquid crystal display device according to a fifth embodiment of the present invention.
11 is a circuit diagram showing a state in which the block selection direction is set in the reverse direction in the apparatus of FIG.
FIG. 12 is a schematic explanatory diagram of a sixth embodiment in which the present invention is applied to a projector.
FIG. 13 is a schematic explanatory view showing a projector according to an embodiment different from FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 Active matrix panel, 12 pixel part, 20 scanning line (gate line), 22 data line (source line), 30 pixel, 32 drain, 34 pixel electrode, 40 common electrode, 50 electro-optic element (liquid crystal), 60 scanning line Drive circuit, 70 data line drive circuit, 72 phase expansion circuit, 74 polarity inversion circuit (amplification / inversion circuit), 70 block selection circuit, 72 sampling circuit, 72A sampling switch, 74 shift register, 80 precharge circuit, 100, 101 Image signal processing unit, 102 gamma correction unit, 104A, 104B polarity inversion unit, 106 phase expansion circuit, 108 D / A converter, 110, 200 precharge voltage generation circuit, 112 1H memory, 113 frame memory, 118 D / A Conversion circuit, 120 timing circuit, 130 precharge timing Circuit, 140 common voltage generation unit, 202 memory, 114, 204 video average calculation unit, 206 histogram calculation unit, 208 video average correction unit, 116, 210 lookup table, 300 shift register, 301-303 data signal / precharge Voltage supply line, 310 drive circuit, 311 to 313 switch, 400A, 400B projector, 401 to 403 liquid crystal panel (light valve), 410 precharge power supply

Claims (7)

2枚の基板と、前記2枚の基板のいずれか一方に設けられた複数の走査線と、前記2枚の基板のいずれか一方に設けられた複数のデータ線と、前記2枚の基板間に設けられた電気光学材料とを有し、複数の画素に対応する位置に前記電気光学材料から成る複数の電気光学素子を有する電気光学装置において、
前記一水平走査期間以上の所定の周期毎に前記複数の電気光学素子の各々に印加される電圧の極性を反転させる極性反転回路と、
前記複数の走査線を一水平走査期間毎に選択する走査線駆動回路と、
一水平走査期間を時分割した複数のブロック選択期間の各々にて、前記複数のデータ線を2本以上のデータ線毎に分割した複数のブロックの一つを順次選択し、選択されたブロック内の前記データ線に、画像信号に基づくデータ電圧を供給するデータ線駆動回路と、
前記一水平走査期間中の前記複数のブロック選択期間の各々の前に設定されたプリチャージ期間に、選択されたブロック内のデータ線にプリチャージ電圧をそれぞれ供給するプリチャージ回路と、
前記画像信号のレベルに基づいて、選択されたブロック内のデータ線に供給される前記プリチャージ電圧を生成するプリチャージ電圧生成回路と、を有し、
前記データ線駆動回路は、正逆方向に切り換え可能なブロック選択方向に沿って順次ブロックを選択し、
前記プリチャージ電圧生成回路は、前記複数のブロックの各々についての前記プリチャージ電圧として第1及び第2のプリチャージ電圧を生成し、前記第1のプリチャージ電圧は、当該ブロックに対応する前記画像信号のレベルに基づいて生成され、前記第2のプリチャージ電圧は、当該ブロックよりも一つ上流側のブロックに対応する前記画像信号に基づいて生成され、前記ブロック選択方向が正方向の時と逆方向の時とで、前記第1及び第2のプリチャージ電圧が選択されたブロック内のデータ線に切り換えて供給され、前記複数のブロックの各々にて前記ブロック選択方向に対して常に上流端側に位置するデータ線に前記第2のプリチャージ電圧を供給し、該ブロック内の他のデータ線に前記第1のプリチャージ電圧を供給することを特徴とする電気光学装置。
Two substrates, a plurality of scanning lines provided on one of the two substrates, a plurality of data lines provided on one of the two substrates, and the space between the two substrates And an electro-optical device having a plurality of electro-optical elements made of the electro-optical material at positions corresponding to a plurality of pixels.
A polarity inversion circuit that inverts the polarity of the voltage applied to each of the plurality of electro-optic elements at a predetermined cycle of the one horizontal scanning period or more;
A scanning line driving circuit for selecting the plurality of scanning lines for each horizontal scanning period;
In each of a plurality of block selection periods obtained by time-dividing one horizontal scanning period, one of a plurality of blocks obtained by dividing the plurality of data lines into two or more data lines is sequentially selected, and within the selected block A data line driving circuit for supplying a data voltage based on an image signal to the data line;
A precharge circuit for supplying a precharge voltage to each data line in the selected block during a precharge period set before each of the plurality of block selection periods in the one horizontal scanning period;
A precharge voltage generation circuit for generating the precharge voltage supplied to the data line in the selected block based on the level of the image signal;
The data line driving circuit sequentially selects blocks along a block selection direction that can be switched between forward and reverse directions .
The precharge voltage generation circuit generates first and second precharge voltages as the precharge voltages for each of the plurality of blocks, and the first precharge voltage corresponds to the image corresponding to the block. The second precharge voltage is generated based on the image signal corresponding to the block one upstream side of the block, and the block selection direction is a positive direction. In the reverse direction, the first and second precharge voltages are switched and supplied to the data lines in the selected block, and are always upstream ends in the block selection direction in each of the plurality of blocks. Supplying the second precharge voltage to the data line located on the side, and supplying the first precharge voltage to the other data lines in the block. Electro-optical apparatus according to symptoms.
請求項1において、
前記極性反転回路は、前記一水平走査期間毎に前記電気光学素子に印加される電圧の極性を反転することを特徴とする電気光学装置。
In claim 1,
The electro-optical device, wherein the polarity inversion circuit inverts the polarity of a voltage applied to the electro-optical element every horizontal scanning period.
請求項1において、
前記極性反転回路は、一垂直走査期間毎に前記電気光学素子に印加される電圧の極性を反転することを特徴とする電気光学装置。
In claim 1,
The electro-optical device, wherein the polarity inversion circuit inverts the polarity of a voltage applied to the electro-optical element every vertical scanning period.
請求項3において、
前記複数の走査線の各々と前記複数のデータ線の各々にそれぞれ接続された複数のスイッチング素子と、前記複数のスイッチング素子の各々にそれぞれ接続された複数の画素電極と、前記複数の画素電極に対向する共通電極と、前記共通電極の電圧を設定する電圧設定回路と、をさらに有し、
前記画像信号のレベルに基づいて、前記電圧設定回路により前記共通電圧を変化させて、前記少なくとも一つのプリチャージ期間に前記電気光学素子に印加される電圧を補正することを特徴とする電気光学装置。
In claim 3,
A plurality of switching elements respectively connected to each of the plurality of scanning lines and each of the plurality of data lines; a plurality of pixel electrodes respectively connected to each of the plurality of switching elements; and An opposing common electrode; and a voltage setting circuit for setting a voltage of the common electrode;
An electro-optical device that corrects a voltage applied to the electro-optical element during the at least one precharge period by changing the common voltage by the voltage setting circuit based on a level of the image signal. .
請求項1乃至4のいずれかにおいて、
一つの前記ブロック内の前記データ線の本数と等しい数の複数のデータ/プリチャージ電圧供給線と、
前記データ電圧と前記プリチャージ電圧とを切り換えて、前記複数のデータ/プリチャージ電圧供給線に供給するスイッチと、
を有し、
前記プリチャージ電圧生成部は、前記画像信号のレベルに基づいて、前記複数のブロック選択期間の前にそれぞれ設けられた複数のプリチャージ期間毎に、プリチャージ電圧をそれぞれ生成することを特徴とする電気光学装置。
In any one of Claims 1 thru | or 4,
A plurality of data / precharge voltage supply lines equal in number to the number of the data lines in one block;
A switch that switches between the data voltage and the precharge voltage and supplies the plurality of data / precharge voltage supply lines;
Have
The precharge voltage generation unit generates a precharge voltage for each of a plurality of precharge periods provided before the plurality of block selection periods based on the level of the image signal. Electro-optic device.
請求項1乃至5のいずれかにおいて、
互いに異なる色のカラーフィルタをそれぞれ備えた複数のパネルと、複数のプリチャージ電圧生成回路とを有し、前記複数のパネルの各々に供給される前記プリチャージ電圧を、前記複数のプリチャージ電圧生成回路の各々にて生成することを特徴とする電気光学装置。
In any one of Claims 1 thru | or 5,
A plurality of panels each having a color filter of a different color; and a plurality of precharge voltage generation circuits, wherein the precharge voltage supplied to each of the plurality of panels is converted into the plurality of precharge voltage generations. An electro-optical device generated by each of the circuits.
請求項1乃至6のいずれかにおいて、
互いに異なる色のカラーフィルタをそれぞれ備えた複数のパネルを有し、前記複数のパネルのうち最も視感度が高い色のカラーフィルタを有する一枚のパネルに供給される前記プリチャージ電圧を、前記プリチャージ電圧生成回路に基づいて生成することを特徴とする電気光学装置。
In any one of Claims 1 thru | or 6.
A plurality of panels each having a color filter of a different color, and the precharge voltage supplied to one panel having a color filter having the highest visual sensitivity among the plurality of panels, An electro-optical device, which is generated based on a charge voltage generation circuit.
JP2002357862A 2002-12-10 2002-12-10 Electro-optic device Expired - Fee Related JP4517576B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002357862A JP4517576B2 (en) 2002-12-10 2002-12-10 Electro-optic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002357862A JP4517576B2 (en) 2002-12-10 2002-12-10 Electro-optic device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010050913A Division JP5206712B2 (en) 2010-03-08 2010-03-08 Image display device, electro-optical device driving method, and signal generation method

Publications (2)

Publication Number Publication Date
JP2004191544A JP2004191544A (en) 2004-07-08
JP4517576B2 true JP4517576B2 (en) 2010-08-04

Family

ID=32757744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002357862A Expired - Fee Related JP4517576B2 (en) 2002-12-10 2002-12-10 Electro-optic device

Country Status (1)

Country Link
JP (1) JP4517576B2 (en)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4501637B2 (en) * 2004-11-05 2010-07-14 セイコーエプソン株式会社 Electro-optical device, driving circuit thereof, driving method, and electronic apparatus
JP4624153B2 (en) 2005-03-24 2011-02-02 ルネサスエレクトロニクス株式会社 Display device drive device and display device drive method
JP2006293030A (en) * 2005-04-11 2006-10-26 Toshiba Matsushita Display Technology Co Ltd Liquid crystal display device, method for manufacturing liquid crystal display device, and transfer method of image data
JP2007047633A (en) * 2005-08-12 2007-02-22 Seiko Epson Corp Precharge voltage generation method, electrooptical apparatus, and electronic equipment
KR101263932B1 (en) * 2005-11-30 2013-05-15 삼성디스플레이 주식회사 Method and apparatus driving data of liquid crystal display panel
JP4961790B2 (en) * 2006-03-24 2012-06-27 セイコーエプソン株式会社 Electro-optical device and electronic apparatus including the same
JP2007333770A (en) * 2006-06-12 2007-12-27 Seiko Epson Corp Electrooptical device, driving circuit for electrooptical device, and driving method of electrooptical device, and electronic device
JP4957090B2 (en) * 2006-06-22 2012-06-20 ソニー株式会社 Display device and video display device
KR100819946B1 (en) * 2006-07-06 2008-04-10 엘지.필립스 엘시디 주식회사 Light Emitting Display and Method for Driving the same
JP5266725B2 (en) * 2007-11-12 2013-08-21 セイコーエプソン株式会社 Driving device and method, electro-optical device, and electronic apparatus
US9251741B2 (en) * 2010-04-14 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and driving method
JP6525547B2 (en) 2014-10-23 2019-06-05 イー インク コーポレイション Electrophoretic display device and electronic device
JP2016085401A (en) * 2014-10-28 2016-05-19 セイコーエプソン株式会社 Electro-optic device, method for controlling electro-optic device, and electronic apparatus
JP6775983B2 (en) * 2016-03-31 2020-10-28 シチズンファインデバイス株式会社 How to drive the liquid crystal display
CN113223469B (en) * 2021-03-15 2023-02-10 重庆惠科金渝光电科技有限公司 Display device and display panel thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000221476A (en) * 1999-02-04 2000-08-11 Seiko Epson Corp Electrooptical device drive circuit, electrooptical device and electronic equipment
JP2000287104A (en) * 1999-03-30 2000-10-13 Fujitsu General Ltd Video signal correction circuit
JP2002072968A (en) * 2000-08-24 2002-03-12 Advanced Display Inc Display method and display device
JP2002229529A (en) * 2000-12-01 2002-08-16 Seiko Epson Corp Liquid crystal display device, image data compensation circuit, image data compensation method and electronic equipment
JP2002244625A (en) * 2001-02-19 2002-08-30 Matsushita Electric Ind Co Ltd Display device
JP2002351427A (en) * 2001-05-29 2002-12-06 Matsushita Electric Ind Co Ltd Device and method for image displaying
JP2002351428A (en) * 2001-05-29 2002-12-06 Matsushita Electric Ind Co Ltd Device and method for image displaying

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01167734A (en) * 1987-12-23 1989-07-03 Matsushita Electric Ind Co Ltd Liquid crystal display device
JP3666161B2 (en) * 1997-01-10 2005-06-29 ソニー株式会社 Active matrix display device
JP3832125B2 (en) * 1998-01-23 2006-10-11 セイコーエプソン株式会社 Electro-optical device and electronic apparatus

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000221476A (en) * 1999-02-04 2000-08-11 Seiko Epson Corp Electrooptical device drive circuit, electrooptical device and electronic equipment
JP2000287104A (en) * 1999-03-30 2000-10-13 Fujitsu General Ltd Video signal correction circuit
JP2002072968A (en) * 2000-08-24 2002-03-12 Advanced Display Inc Display method and display device
JP2002229529A (en) * 2000-12-01 2002-08-16 Seiko Epson Corp Liquid crystal display device, image data compensation circuit, image data compensation method and electronic equipment
JP2002244625A (en) * 2001-02-19 2002-08-30 Matsushita Electric Ind Co Ltd Display device
JP2002351427A (en) * 2001-05-29 2002-12-06 Matsushita Electric Ind Co Ltd Device and method for image displaying
JP2002351428A (en) * 2001-05-29 2002-12-06 Matsushita Electric Ind Co Ltd Device and method for image displaying

Also Published As

Publication number Publication date
JP2004191544A (en) 2004-07-08

Similar Documents

Publication Publication Date Title
JP3918536B2 (en) Electro-optical device driving method, driving circuit, electro-optical device, and electronic apparatus
EP1580723B1 (en) Electro-optical display device and electronic apparatus comprising such a device
US8063875B2 (en) Electrooptic device, scanning-line driving circuit, method for driving the same, and electronic device
JP4517576B2 (en) Electro-optic device
US7495650B2 (en) Electro-optical device and electronic apparatus
US7573449B2 (en) Method of correcting unevenness of brightness, correction circuit for correcting unevenness of brightness, electro-optical device, and electronic apparatus
KR20060107805A (en) Photoelectric device, photoelectric device drive method, drive circuit, and electronic device
JP5023725B2 (en) Electro-optical device, driving method, and electronic apparatus
US20080079710A1 (en) Electrooptic device and method for driving the same
KR100653594B1 (en) Electro-optical device, precharge method thereof, image processing circuit, and electronic apparatus
JP4020158B2 (en) Electro-optical device, drive circuit, and electronic apparatus
JP4385730B2 (en) Electro-optical device driving method, electro-optical device, and electronic apparatus
KR20070112034A (en) Electro-optical device method for driving the same, and electronic apparatus
KR100501622B1 (en) Driving method of electrooptical apparatus, driving circuit and electrooptical apparatus, and electronic device
US20080180374A1 (en) Electro-optical device, processing circuit, processing method, and projector
JP2008216425A (en) Electrooptical device, driving method, and electronic equipment
JP5206712B2 (en) Image display device, electro-optical device driving method, and signal generation method
US7684092B2 (en) Electro-optical device and writing circuit of electro-optical device
JP2006003877A (en) Electro-optical device, method for driving same, and electronic apparatus
JP4678345B2 (en) Electro-optical device, display data processing circuit, processing method, and electronic apparatus
JP4023517B2 (en) Electro-optical device, drive circuit, and electronic apparatus
JP2004233808A (en) Liquid crystal device, its driving method, and electronic equipment
JP4386608B2 (en) Electro-optical device, driving method thereof, and electronic apparatus
JP2001166730A (en) Driving method for electrooptical device, driving circuit therefor, electrooptical device and electronic equipment
JP4479154B2 (en) Electro-optical device, driving method thereof, and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091030

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100510

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140528

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees