JP4501637B2 - Electro-optical device, driving circuit thereof, driving method, and electronic apparatus - Google Patents

Electro-optical device, driving circuit thereof, driving method, and electronic apparatus Download PDF

Info

Publication number
JP4501637B2
JP4501637B2 JP2004321615A JP2004321615A JP4501637B2 JP 4501637 B2 JP4501637 B2 JP 4501637B2 JP 2004321615 A JP2004321615 A JP 2004321615A JP 2004321615 A JP2004321615 A JP 2004321615A JP 4501637 B2 JP4501637 B2 JP 4501637B2
Authority
JP
Japan
Prior art keywords
data
potential
precharge
block
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004321615A
Other languages
Japanese (ja)
Other versions
JP2006133446A (en
Inventor
公司 清水
勝利 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004321615A priority Critical patent/JP4501637B2/en
Publication of JP2006133446A publication Critical patent/JP2006133446A/en
Application granted granted Critical
Publication of JP4501637B2 publication Critical patent/JP4501637B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

本発明は、電気光学物質を利用して画像を表示する技術に関し、特に、画素の階調に応
じたデータ電位が供給されるデータ線をその供給に先立って充放電(プリチャージ)する
技術に関する。
The present invention relates to a technique for displaying an image using an electro-optic material, and more particularly, to a technique for charging / discharging (precharging) a data line to which a data potential corresponding to a gradation of a pixel is supplied prior to the supply. .

特許文献1には、ひとつの走査線が選択されて各データ線にデータ電位(画素の階調に
応じた電位)が印加される期間の直前に、中間調に相当するレベルのプリチャージ電位を
総てのデータ線に対して一斉に印加する技術が開示されている。この構成によれば、各デ
ータ線に対してデータ電位が印加されたときの充放電量を低減することができるから、デ
ータ電位を印加するときの充放電に起因した表示品位の劣化が抑制される。また、特許文
献2には、正極性のデータ電位が印加されるときのプリチャージ電位と負極性のデータ電
位が印加されるときのプリチャージ電位とを、正極性のデータ電位の最高値と負極性のデ
ータ電位の最低値との中心電位に対して非対称の電位に設定し、かつ、負極性に対応する
プリチャージ電位を、負極性のデータ電位の最高値と最低値との中心電位よりも低い電位
とした構成が開示されている。この構成によれば、画素に印加される電位を制御するスイ
ッチング素子(例えばTFT(Thin Film Transistor)素子)に光が照射された結果とし
て電荷のリークが発生しても、これを原因とした縦方向のクロストーク(以下「光クロス
トーク」という)が抑制されるという利点がある。
特開平7−295521号公報(段落0013および図1) 特開2003−202847号公報(段落0062、段落0063および図2)
In Patent Document 1, a precharge potential of a level corresponding to a halftone is set immediately before a period in which one scanning line is selected and a data potential (a potential corresponding to the gradation of a pixel) is applied to each data line. A technique for applying all data lines simultaneously is disclosed. According to this configuration, since the amount of charge / discharge when a data potential is applied to each data line can be reduced, display quality deterioration due to charge / discharge when the data potential is applied is suppressed. The Patent Document 2 discloses a precharge potential when a positive data potential is applied and a precharge potential when a negative data potential is applied. The precharge potential corresponding to the negative polarity is set to be asymmetrical with respect to the central potential of the negative data potential and the central potential between the highest and lowest negative data potentials. A configuration with a low potential is disclosed. According to this configuration, even if a charge leak occurs as a result of irradiating light to a switching element (for example, a TFT (Thin Film Transistor) element) that controls a potential applied to the pixel, a vertical leak caused by this is caused. There is an advantage that direction crosstalk (hereinafter referred to as “optical crosstalk”) is suppressed.
Japanese Patent Laid-Open No. 7-295521 (paragraph 0013 and FIG. 1) Japanese Patent Laying-Open No. 2003-202847 (paragraph 0062, paragraph 0063 and FIG. 2)

ところで、例えばパーソナルコンピュータに接続された表示装置として使用される電気
光学装置においては、各々の特性が相違する複数の画像がひとつの画面内に表示される場
合がある。例えば、ウィンドウのフレームやアイコンといった人工的な画像(以下「デー
タ系の画像」という)と、自然物を撮像した静止画や動画といった複雑な画像(以下「自
然画系の画像」という)とが同時に表示されるといった具合である。ここで、データ系の
画像と自然画系の画像とでは最適なプリチャージ電位が相違する、しかしながら、従来の
技術においては、ひとつの期間に総てのデータ線に対して共通のプリチャージ電位が印加
されるようになっているため、各画像ごとに最適なプリチャージ電圧を適用することがで
きず、したがってプリチャージ電位の印加による表示品位の向上には限界があるのが現状
であった。本発明は、このような事情に鑑みてなされたものであり、互いに特性が異なる
複数の画像が表示領域に表示される場合であってもプリチャージによって表示品位を向上
させることを目的としている。
Incidentally, for example, in an electro-optical device used as a display device connected to a personal computer, a plurality of images having different characteristics may be displayed on one screen. For example, an artificial image such as a window frame or icon (hereinafter referred to as “data-related image”) and a complex image such as a still image or moving image obtained by capturing a natural object (hereinafter referred to as “natural-image-related image”) are simultaneously displayed. It is displayed. Here, the optimum precharge potential differs between the data image and the natural image. However, in the conventional technology, a common precharge potential is applied to all data lines in one period. Since the voltage is applied, the optimum precharge voltage cannot be applied for each image. Therefore, there is a limit in improving the display quality by applying the precharge potential. The present invention has been made in view of such circumstances, and an object thereof is to improve display quality by precharging even when a plurality of images having different characteristics are displayed in a display area.

この課題を解決するために、本発明に係る駆動回路の第1の特徴は、複数の走査線と所
定の本数ごとにブロックに区分された複数のデータ線との各交差に対応して画素が配置さ
れた電気光学装置を駆動する回路において、複数の走査線の各々を選択期間ごとに順次に
選択する走査線駆動回路と、ひとつの選択期間のうち各ブロックに対応するデータ出力期
間ごとに、そのブロックに属する各データ線に対し、当該データ線と走査線駆動回路が選
択した走査線との交差に対応する画素の階調に応じたデータ電位を供給するデータ線駆動
回路と、各ブロックごとのプリチャージ電位を時分割にて出力する電圧出力回路と、各ブ
ロックのデータ線にデータ電位が供給されるデータ出力期間の直前のプリチャージ期間に
おいて、電圧出力回路が当該ブロックについて出力したプリチャージ電位をそのブロック
の各データ線に供給するプリチャージ手段とを設けたことにある。
この構成によれば、データ線がブロックごとに別個のプリチャージ電位にプリチャージ
されるから、互いに特性が異なる複数の画像が表示領域に表示される場合であってもプリ
チャージによって有効に表示品位を向上させることができる。なお、第1の特徴に係る具
体的な形態は第1実施形態として後述される。
In order to solve this problem, a first feature of the drive circuit according to the present invention is that a pixel corresponds to each intersection of a plurality of scanning lines and a plurality of data lines divided into blocks every predetermined number. In the circuit for driving the arranged electro-optical device, a scanning line driving circuit for sequentially selecting each of the plurality of scanning lines for each selection period, and for each data output period corresponding to each block in one selection period, For each data line belonging to the block, a data line driving circuit for supplying a data potential corresponding to the gradation of the pixel corresponding to the intersection of the data line and the scanning line selected by the scanning line driving circuit, and for each block In the pre-charge period immediately before the data output period in which the data potential is supplied to the data line of each block and the voltage output circuit that outputs the pre-charge potential of the block in time division, the voltage output circuit Tsu is the precharge potential outputted for click in the provision of the precharge means for supplying to the data lines of the block.
According to this configuration, since the data line is precharged to a separate precharge potential for each block, even when a plurality of images having different characteristics are displayed in the display area, the display quality is effectively improved by the precharge. Can be improved. In addition, the specific form which concerns on a 1st characteristic is later mentioned as 1st Embodiment.

また、本発明に係る駆動回路の第2の特徴は、複数の走査線と所定の本数ごとにブロッ
クに区分された複数のデータ線との各交差に対応して画素が配置された電気光学装置を駆
動する回路において、複数の走査線の各々を選択期間ごとに順次に選択する走査線駆動回
路と、ひとつの選択期間に含まれるデータ出力期間において、複数のデータ線の各々に対
し、当該データ線と走査線駆動回路が選択した走査線との交差に対応する画素の階調に応
じたデータ電位を供給するデータ線駆動回路と、各々が異なるブロックに対応した複数の
プリチャージ電位を並列に出力する電圧出力回路と、データ出力期間の直前のプリチャー
ジ期間において、複数のブロックの各々に属するデータ線に対し、電圧出力回路が当該ブ
ロックについて出力したプリチャージ電位を供給するプリチャージ手段とを設けたことに
ある。
この構成においても、データ線がブロックごとに別個のプリチャージ電位にプリチャー
ジされるから、第1の特徴に係る駆動回路と同様の効果が奏される。また、第1の特徴に
係る駆動回路においては、時分割にて出力されたプリチャージ電位を各ブロックのデータ
線に分配する構成(例えば図1に示されるシフトレジスタ52)が必要であるのに対し、
第2の特徴に係る駆動回路においてはこのような構成を不要とすることができるから、駆
動回路の構成の簡略化(例えば額縁領域の狭小化)が図られる。なお、第2の特徴に係る
具体的な形態は第2実施形態として後述される。
A second feature of the drive circuit according to the present invention is that the electro-optical device has pixels arranged corresponding to each intersection of a plurality of scanning lines and a plurality of data lines divided into blocks every predetermined number. And a scanning line driving circuit that sequentially selects each of the plurality of scanning lines for each selection period, and each of the plurality of data lines in the data output period included in one selection period. A data line driving circuit that supplies a data potential corresponding to the gradation of a pixel corresponding to the intersection of the line and the scanning line selected by the scanning line driving circuit, and a plurality of precharge potentials corresponding to different blocks in parallel The voltage output circuit to output and the pre-output output from the voltage output circuit for the block for the data lines belonging to each of the plurality of blocks in the precharge period immediately before the data output period. In providing the precharge means for supplying over di potential.
Also in this configuration, since the data line is precharged to a separate precharge potential for each block, an effect similar to that of the drive circuit according to the first feature is achieved. Further, the drive circuit according to the first feature requires a configuration (for example, the shift register 52 shown in FIG. 1) that distributes the precharge potential output in time division to the data lines of each block. In contrast,
Since such a configuration can be eliminated in the drive circuit according to the second feature, the configuration of the drive circuit can be simplified (for example, the frame region can be narrowed). A specific form according to the second feature will be described later as a second embodiment.

本発明は、第1の特徴と第2のと特徴とを併せ持った駆動回路としても特定される。す
なわち、本発明に係る駆動回路の第3の特徴は、複数の走査線と所定の本数ごとにブロッ
クに区分された複数のデータ線との各交差に対応して画素が配置された電気光学装置を駆
動する回路において、複数の走査線の各々を選択期間ごとに順次に選択する走査線駆動回
路と、ひとつの選択期間のうち複数のブロックからなるブロック群の各々に対応するデー
タ出力期間ごとに、そのブロック群に属する各データ線に対し、当該データ線と走査線駆
動回路が選択した走査線との交差に対応する画素の階調に応じたデータ電位を供給するデ
ータ線駆動回路と、ブロック群に属する各ブロックのプリチャージ電位を時分割にてブロ
ック群ごとに並列に出力する電圧出力回路と、各ブロック群のデータ線にデータ電位が供
給されるデータ出力期間の直前のプリチャージ期間において、そのブロック群の各ブロッ
クに属するデータ線に対し、電圧出力回路が当該ブロックについて出力したプリチャージ
電位を供給するプリチャージ手段とを設けたことにある。
この構成においても、データ線がブロックごとに別個のプリチャージ電位にプリチャー
ジされるから、第1の特徴に係る駆動回路と同様の効果が奏される。なお、第3の特徴に
係る具体的な形態は第3実施形態として後述される。
The present invention is also specified as a drive circuit having both the first feature and the second feature. That is, the third feature of the drive circuit according to the present invention is that the electro-optical device has pixels arranged corresponding to each intersection of a plurality of scanning lines and a plurality of data lines divided into blocks for each predetermined number. A scanning line driving circuit for sequentially selecting each of the plurality of scanning lines for each selection period, and for each data output period corresponding to each of a block group composed of a plurality of blocks in one selection period. A data line driving circuit for supplying, to each data line belonging to the block group, a data potential corresponding to the gradation of the pixel corresponding to the intersection of the data line and the scanning line selected by the scanning line driving circuit; A voltage output circuit for outputting the precharge potential of each block belonging to the group in parallel for each block group in a time division manner, and a data output period in which the data potential is supplied to the data line of each block group In previous precharge period, to the data lines belonging to each block in the block group, in the provision of the precharge means for supplying a precharge potential to the voltage output circuit outputs for that block.
Also in this configuration, since the data line is precharged to a separate precharge potential for each block, an effect similar to that of the drive circuit according to the first feature is achieved. A specific form according to the third feature will be described later as a third embodiment.

なお、プリチャージ手段は、データ線駆動回路とは別個の回路として実現されてもよい
し(後述する第1ないし第3実施形態)、データ線駆動回路と一体の回路として実現され
てもよい(例えば図10の構成)。また、本発明において「データ出力期間の直前のプリ
チャージ期間」とは、あるデータ出力期間の前の期間であり、かつ、そのデータ出力期間
の前のデータ出力期間よりも後の期間という意味であり、「直前」とは言ってもプリチャ
ージ期間とデータ出力期間とが時間軸上において完全に連続していることは必須ではない
The precharge means may be realized as a circuit separate from the data line driving circuit (first to third embodiments to be described later), or may be realized as a circuit integrated with the data line driving circuit ( For example, the configuration of FIG. Further, in the present invention, the “precharge period immediately before the data output period” means a period before a data output period and a period after the data output period before the data output period. However, even if it is “immediately before”, it is not essential that the precharge period and the data output period are completely continuous on the time axis.

第1ないし第3の特徴に係る駆動回路の好ましい態様においては、複数の画素によって
表示される画像の特性をブロックごとに判定する判定手段が設けられ、電圧出力回路は、
各ブロックについて判定手段が判定した特性に応じた電位を当該ブロックのプリチャージ
電位として出力する。この態様によれば、各ブロックに表示される画像の特性に合致した
プリチャージ電位にて当該ブロックのデータ線をプリチャージすることができるから、実
際に表示される画像にとって最適なプリチャージ電位を利用して表示品位をいっそう向上
させることができる。
In a preferred aspect of the drive circuit according to the first to third features, a determination unit that determines the characteristics of the image displayed by the plurality of pixels for each block is provided, and the voltage output circuit includes:
A potential corresponding to the characteristic determined by the determining unit for each block is output as a precharge potential of the block. According to this aspect, since the data line of the block can be precharged with a precharge potential that matches the characteristics of the image displayed in each block, the optimum precharge potential for the actually displayed image is set. This can be used to further improve the display quality.

他の態様において、データ線駆動回路は、第1電位と当該第1電位よりも高い第2電位
との間(例えば図3に示される負極性データ電位範囲)にある負極性のデータ電位と、第
2電位よりも高い第3電位と当該第3電位よりも高い第4電位との間(例えば図3に示さ
れる正極性データ電位範囲)にある正極性のデータ電位との何れかを各データ線に供給し
、電圧出力回路は、正極性のデータ電位が供給されるデータ出力期間の直前のプリチャー
ジ期間においては、第3電位と第4電位との間の電位(例えば図3の電位VH1)と、第3
電位よりも低い電位(例えば図3の電位VH2)との何れかをブロックごとに選択してプリ
チャージ電位として出力する一方、負極性のデータ電位が供給されるデータ出力期間の直
前のプリチャージ期間においては、前記第1電位と前記第2電位との間の電位(例えば図
3の電位VL1または電位VL2)をプリチャージ電位として出力する。第3電位と第4電位
との間の電位および第1電位と第2電位との間の電位(特に図3の電位VL1)は、各デー
タ線の電位が所期のデータ電位に到達するまでの時間を短縮するためのプリチャージ電位
として好適である(特許文献1参照)。一方、第3電位よりも低い電位、および第1電位
と第2電位ととの間の電位(特に、図3の電位VL2のように第1電位と第2電位との中心
電位よりも低い電位)は、光クロストークを抑制するためのプリチャージ電位として好適
である(特許文献2参照)。このような電位を選択的にプリチャージ電位として出力すれ
ば、各データ線の電位が所期のデータ電位に到達するまでの時間を短縮するという効果や
光クロストークを抑制するという効果を選択的に得ることができる。
より具体的には、これらの電位の各々は、画像の特性に応じて選択されることが望まし
い。この望ましい態様においては、複数の画素によって表示される画像が自然画系の画像
であるかデータ系の画像であるかをブロックごとに判定する判定手段が設けられ、データ
線駆動回路は、第1電位と当該第1電位よりも高い第2電位との間にある負極性のデータ
電位と、第2電位よりも高い第3電位と当該第3電位よりも高い第4電位との間にある正
極性のデータ電位との何れかを各データ線に供給し、電圧出力回路は、正極性のデータ電
位が供給されるデータ出力期間の直前のプリチャージ期間において、判定手段が自然画系
の画像と判定したブロックについては第3電位と第4電位との間の電位を、判定手段がデ
ータ系の画像と判定したブロックについては第3電位と第4電位の中心電位よりも低い電
位、または、第3の電位よりも低く第1電位と第4電位の中心電位よりも高い電位を、そ
れぞれ当該ブロックのプリチャージ電位として出力する一方、負極性のデータ電位が供給
されるデータ出力期間の直前のプリチャージ期間において、判定手段が自然画系の画像と
判定したブロックについては第1電位と第2電位との間の電位を、判定手段がデータ系の
画像と判定したブロックについては第1電位と第2電位との中心電位よりも低い電位を、
それぞれ当該ブロックのプリチャージ電位として出力する。この態様によれば、画像が自
然画系の画像である場合には、各データ線の電位が所期のデータ電位に到達するまでの時
間を短縮することができ、画像がデータ系の画像である場合には、光クロストークを有効
に抑制することができる。プリチャージ電位と画像の特性との関係をこのように選定した
のは、自然画系の画像においては光クロストークがそれほど顕著とならないためにデータ
線の充放電を優先させるべきであり、データ系の画像においては光クロストークが特に顕
在化するためにその抑制を優先させるべきだからである。
なお、自然画系の画像とは、典型的には風景や動植物などの自然物を撮像した画像であ
り、各画素の階調に着目すると、互いに隣接する画素の階調が相違する回数が多く、ある
いは時間軸上において連続する画像の各画素の階調が相違する回数が多いといった特徴を
有する画像である。一方、データ系の画像とは、典型的にはパーソナルコンピュータなど
の情報処理装置にて生成されたアイコンやウィンドウのフレームなどの画像であり、各画
素の階調に着目すると、互いに隣接する画素の階調が相違する回数が少なく、あるいは時
間軸上において連続する画像の各画素の階調が相違する回数が少ないといった特徴を有す
る画像である。
In another aspect, the data line driving circuit includes a negative data potential between the first potential and a second potential higher than the first potential (eg, the negative data potential range shown in FIG. 3); Each data is a positive data potential between a third potential higher than the second potential and a fourth potential higher than the third potential (for example, the positive data potential range shown in FIG. 3). The voltage output circuit supplies the potential between the third potential and the fourth potential (for example, the potential VH1 in FIG. 3) in the precharge period immediately before the data output period in which the positive data potential is supplied. ) And the third
One of the potentials lower than the potential (for example, the potential VH2 in FIG. 3) is selected for each block and output as the precharge potential, while the precharge period immediately before the data output period in which the negative data potential is supplied. , A potential between the first potential and the second potential (for example, potential VL1 or potential VL2 in FIG. 3) is output as a precharge potential. The potential between the third potential and the fourth potential and the potential between the first potential and the second potential (particularly, the potential VL1 in FIG. 3) until the potential of each data line reaches the intended data potential. This is suitable as a precharge potential for shortening the time (see Patent Document 1). On the other hand, a potential lower than the third potential and a potential between the first potential and the second potential (particularly, a potential lower than the center potential between the first potential and the second potential, such as the potential VL2 in FIG. 3). ) Is suitable as a precharge potential for suppressing optical crosstalk (see Patent Document 2). If such a potential is selectively output as a precharge potential, the effect of shortening the time until the potential of each data line reaches the intended data potential and the effect of suppressing optical crosstalk are selectively achieved. Can get to.
More specifically, each of these potentials is desirably selected according to the characteristics of the image. In this desirable mode, there is provided determination means for determining whether an image displayed by a plurality of pixels is a natural image type image or a data type image for each block, and the data line driving circuit includes: A negative data potential between the potential and the second potential higher than the first potential; and a positive electrode between the third potential higher than the second potential and the fourth potential higher than the third potential. The data output is supplied to each data line, and the voltage output circuit determines whether the determination means is a natural image image in the precharge period immediately before the data output period in which the positive data potential is supplied. A potential between the third potential and the fourth potential is determined for the determined block, and a potential lower than the center potential of the third potential and the fourth potential is determined for the block determined by the determination means as a data system image, or Lower than 3 potential A potential higher than the central potential of the first potential and the fourth potential is output as the precharge potential of the block, respectively, and in the precharge period immediately before the data output period in which the negative data potential is supplied Is determined as a natural image-based image, a potential between the first potential and the second potential, and a block determined by the determining means as a data-related image is a central potential between the first potential and the second potential. Lower potential,
Each is output as a precharge potential of the block. According to this aspect, when the image is a natural image image, the time until the potential of each data line reaches the expected data potential can be shortened, and the image is a data image. In some cases, optical crosstalk can be effectively suppressed. The relationship between the precharge potential and the image characteristics is selected in this way because the light crosstalk is not so noticeable in the natural image system, so the charge / discharge of the data line should be given priority. This is because the suppression of the optical crosstalk should be given priority in order to make the optical crosstalk particularly apparent in the image.
Note that a natural image is typically an image of natural objects such as landscapes and animals and plants, and focusing on the gradation of each pixel, the gradation of adjacent pixels is often different. Or it is an image which has the characteristic that there are many times when the gradation of each pixel of a continuous image on a time axis is different. On the other hand, a data system image is typically an image such as an icon or a window frame generated by an information processing apparatus such as a personal computer. When attention is paid to the gradation of each pixel, pixels adjacent to each other are displayed. This is an image having a characteristic that the number of times that the gradation is different is small, or the number of times that the gradation of each pixel of the continuous image on the time axis is different is small.

本発明に係る駆動回路は、電気光学装置において画素を駆動するための回路として採用
される。電気光学装置とは、電気光学物質を利用した装置である。電気光学物質とは、電
気的なエネルギの付与によって光学的な特性(透過率や輝度)が変化する物質である。電
気光学物質の典型例は液晶であるが、本発明はこれ以外の電気光学物質を利用した電気光
学装置にも当然に採用される。この種の電気光学装置は種々の電子機器の表示装置として
採用される。本発明が適用される電子機器としては、例えば投射型表示装置や携帯電話機
などがある。また、本発明の第1ないし第3の特徴は、電気光学装置を駆動するための方
法にも適用される。
The drive circuit according to the present invention is employed as a circuit for driving a pixel in an electro-optical device. An electro-optical device is a device that uses an electro-optical material. An electro-optical material is a material whose optical characteristics (transmittance and luminance) change when electrical energy is applied. A typical example of the electro-optical material is a liquid crystal, but the present invention is naturally also applied to an electro-optical device using another electro-optical material. This type of electro-optical device is employed as a display device for various electronic devices. Examples of electronic devices to which the present invention is applied include a projection display device and a mobile phone. The first to third features of the present invention are also applied to a method for driving an electro-optical device.

<A:第1実施形態>
まず、図1を参照して、本発明の第1実施形態に係る電気光学装置の構成を説明する。
この電気光学装置は、素子基板と対向基板との間隙に電気光学物質たる液晶を封止してな
る液晶装置である。同図に示されるように、電気光学装置D1は、X方向に延在して走査
線駆動回路20に接続されたm本の走査線12と、X方向に直交するY方向に延在してデ
ータ線駆動回路40に接続された4n本のデータ線14とを有する(mおよびnはともに
自然数)。これらのデータ線14は、互いに隣接するn本を単位として4個のブロックB
1ないしB4に区分される。なお、ブロックB1ないしB4の何れかを特に特定する必要がな
い場合には単に「ブロックB」と表記する。
<A: First Embodiment>
First, the configuration of the electro-optical device according to the first embodiment of the invention will be described with reference to FIG.
This electro-optical device is a liquid crystal device in which liquid crystal as an electro-optical material is sealed in a gap between an element substrate and a counter substrate. As shown in the figure, the electro-optical device D1 includes m scanning lines 12 extending in the X direction and connected to the scanning line driving circuit 20, and extending in the Y direction orthogonal to the X direction. 4n data lines 14 connected to the data line driving circuit 40 (m and n are both natural numbers). These data lines 14 are divided into four blocks B in units of n adjacent to each other.
1 to B4. In addition, when it is not necessary to specify any of the blocks B1 to B4, they are simply expressed as “block B”.

走査線12とデータ線14との交差には画素Pが配置される。したがって、これらの画
素Pは、表示領域Ad内に、X方向およびY方向にわたって縦m行×横4n列のマトリク
ス状に配列する。図2に示されるように、ひとつの画素Pは、画素容量71とスイッチン
グ素子73とを含む。このうち画素容量71は、素子基板に形成された画素電極711と
、対向基板に形成された対向電極713と、その間隙に挟まれた液晶712とからなる容
量である。一方、スイッチング素子73は、例えば素子基板の表面に形成されたnチャネ
ル型のTFT素子である。このスイッチング素子73のゲート電極は走査線12に接続さ
れ、ソース電極はデータ線14に接続され、ドレイン電極は画素電極711に接続される
。なお、液晶712に印加される電圧を補助的に保持する蓄積容量が画素容量71と並列
に配置された構成としてもよい。
A pixel P is disposed at the intersection of the scanning line 12 and the data line 14. Accordingly, these pixels P are arranged in a matrix of m rows × 4n columns across the X and Y directions in the display area Ad. As shown in FIG. 2, one pixel P includes a pixel capacitor 71 and a switching element 73. Among these, the pixel capacitor 71 is a capacitor including a pixel electrode 711 formed on the element substrate, a counter electrode 713 formed on the counter substrate, and a liquid crystal 712 sandwiched between the gaps. On the other hand, the switching element 73 is, for example, an n-channel TFT element formed on the surface of the element substrate. The switching element 73 has a gate electrode connected to the scanning line 12, a source electrode connected to the data line 14, and a drain electrode connected to the pixel electrode 711. Note that a storage capacitor that supplementarily holds a voltage applied to the liquid crystal 712 may be arranged in parallel with the pixel capacitor 71.

図1に示される走査線駆動回路20は、各垂直走査期間(1F)においてm本の走査線
12の各々を順番に選択する回路である。さらに詳述すると、走査線駆動回路20は、図
4に示されるように、選択期間(水平走査期間)ごとに順番にアクティブレベルとなる走
査信号Y1、Y2、……、Ymを各走査線12に出力する。走査信号Yi(iは1≦i≦mを
満たす整数)がアクティブレベルになると第i行目の走査線12が選択され、この走査線
12に接続された4n個のスイッチング素子73が一斉にオン状態となる。このときにデ
ータ線14に印加されている電位(以下「データ電位」という)Xが各スイッチング素子
73を介して第i行目の各画素Pの画素容量71に保持され、この電圧に応じて画素容量
71の液晶712の配向方向が変化することによってデータ電位Xに応じた階調が表示さ
れる。本実施形態における電気光学装置D1は、画素容量71に電圧が印加されていない
ときに画素Pの階調が白色(つまり最も明るい階調)となり、画素容量71に印加される
電圧が大きいほど画素Pの階調が暗くなるノーマリーホワイトモードの表示装置である。
もっとも、ノーマリーブラックモードの表示装置にも本実施形態は同様に適用される。
The scanning line driving circuit 20 shown in FIG. 1 is a circuit that sequentially selects each of the m scanning lines 12 in each vertical scanning period (1F). More specifically, as shown in FIG. 4, the scanning line driving circuit 20 applies scanning signals Y1, Y2,..., Ym that sequentially become active levels for each selection period (horizontal scanning period) to each scanning line 12. Output to. When the scanning signal Yi (i is an integer satisfying 1 ≦ i ≦ m) becomes an active level, the scanning line 12 in the i-th row is selected, and 4n switching elements 73 connected to the scanning line 12 are simultaneously turned on. It becomes a state. At this time, a potential X (hereinafter referred to as “data potential”) X applied to the data line 14 is held in the pixel capacitor 71 of each pixel P in the i-th row via each switching element 73, and according to this voltage. A gradation corresponding to the data potential X is displayed by changing the alignment direction of the liquid crystal 712 of the pixel capacitor 71. In the electro-optical device D1 according to the present embodiment, when no voltage is applied to the pixel capacitor 71, the gradation of the pixel P becomes white (that is, the brightest gradation), and the larger the voltage applied to the pixel capacitor 71, the higher the pixel. This is a normally white mode display device in which the gradation of P becomes dark.
However, the present embodiment is similarly applied to a normally black mode display device.

本実施形態においては、図4に示されるように、各選択期間(1H)がブロックBの総
数に相当する4個の期間(以下「ブロック期間」という)Tb1ないしTb4に区分される
。各ブロック期間Tbk(kは1≦k≦4を満たす自然数)は、その始点から所定の時間
長が経過するまでの期間(以下「プリチャージ期間」という)Tpと、プリチャージ期間
Tpの終点から当該ブロック期間Tbkの終点までの期間(以下「データ出力期間」という
)Tdとを含む。ブロック期間Tbkのプリチャージ期間Tpは、ブロックBkに属するn本
のデータ線14にプリチャージ電位を印加するための期間である。一方、ブロック期間T
bkのデータ出力期間Tdは、ブロックBkに属するn本のデータ線14の各々に対してデ
ータ電位Xを順番に印加するための期間である。このように本実施形態においては、各ブ
ロックBkのデータ線14ごとに選択期間内の別個のタイミングにてプリチャージが実行
される。なお、ブロック期間Tb1ないしTb4の何れかを特に特定する必要がない場合に
は単に「ブロック期間Tb」と表記する。
In this embodiment, as shown in FIG. 4, each selection period (1H) is divided into four periods (hereinafter referred to as “block periods”) Tb1 to Tb4 corresponding to the total number of blocks B. Each block period Tbk (k is a natural number satisfying 1 ≦ k ≦ 4) is a period from the start point until a predetermined time length elapses (hereinafter referred to as “precharge period”) Tp and an end point of the precharge period Tp. And a period (hereinafter referred to as “data output period”) Td until the end of the block period Tbk. The precharge period Tp of the block period Tbk is a period for applying a precharge potential to the n data lines 14 belonging to the block Bk. Meanwhile, the block period T
The bk data output period Td is a period for sequentially applying the data potential X to each of the n data lines 14 belonging to the block Bk. As described above, in the present embodiment, the precharge is executed for each data line 14 of each block Bk at a separate timing within the selection period. In addition, when it is not necessary to specify any one of the block periods Tb1 to Tb4, it is simply expressed as “block period Tb”.

図1に示されるデータ線駆動回路40は、走査線駆動回路20が選択している走査線1
2に接続された各画素Pの階調に応じたデータ電位Xをデータ出力期間Tdにて各データ
線14に印加するための手段である。各データ線14に印加されるデータ電位Xは、予め
定められた電位(例えば対向電極713に印加される電位)VCを基準とした極性が正極
性および負極性の一方から他方に周期的に反転される。「正極性」とは、電位VCよりも
高位側の極性であり、「負極性」とは、電位VCよりも低位側の極性である。データ電位
Xの極性を反転させる方式としては、例えば、垂直走査期間ごとに極性を反転させるフレ
ーム反転方式や、互いに隣接する走査線12ごと(換言すれば選択期間ごと)に極性を反
転させる行反転方式が採用されるが、本実施形態においては、後者の行反転方式が採用さ
れた場合を想定する。
The data line driving circuit 40 shown in FIG. 1 has the scanning line 1 selected by the scanning line driving circuit 20.
2 is a means for applying the data potential X corresponding to the gradation of each pixel P connected to 2 to each data line 14 in the data output period Td. The data potential X applied to each data line 14 is periodically inverted from one of positive polarity and negative polarity to the other with respect to a predetermined potential (for example, potential applied to the counter electrode 713) VC. Is done. “Positive polarity” is the polarity on the higher side than the potential VC, and “negative polarity” is the polarity on the lower side than the potential VC. As a method for inverting the polarity of the data potential X, for example, a frame inversion method in which the polarity is inverted every vertical scanning period, or a row inversion in which the polarity is inverted every scanning line 12 adjacent to each other (in other words, every selection period). In this embodiment, the case where the latter row inversion method is adopted is assumed.

図3は、データ電位Xの範囲を模式的に示す図である。同図に示されるように、正極性
のデータ電位Xは、電位VWHから電位VHまでの範囲(図3に示す「正極性データ電位範
囲」)のなかから画素Pの階調に応じて定められる。電位VWHは電位VCよりも高い電位
であり、電位VHは電位VWHよりも更に高い電位である。一方、負極性のデータ電位Xは
、電位VLから電位VWLまでの範囲(図3に示す「負極性データ電位範囲」)のなかから
画素Pの階調に応じて定められる。電位VWLは電位VCよりも低い電位であり、電位VLは
電位WLよりも更に低い電位である。電位VHと電位VL、電位VWHと電位VWLは、それぞれ
電位VCを中心として対称となる。
FIG. 3 is a diagram schematically showing the range of the data potential X. As shown in FIG. As shown in the figure, the positive data potential X is determined according to the gradation of the pixel P from the range from the potential VWH to the potential VH ("positive data potential range" shown in FIG. 3). . The potential VWH is higher than the potential VC, and the potential VH is higher than the potential VWH. On the other hand, the negative data potential X is determined in accordance with the gradation of the pixel P from the range from the potential VL to the potential VWL (“negative data potential range” shown in FIG. 3). The potential VWL is a potential lower than the potential VC, and the potential VL is a potential lower than the potential WL. The potential VH and the potential VL, and the potential VWH and the potential VWL are symmetrical about the potential VC, respectively.

一方、プリチャージ期間Tpにて各ブロックBkのデータ線14に印加されるプリチャー
ジ電位は、そのブロックBkに表示される画像とデータ電位Xの極性とに応じて4種類の
電位(VH1、VL1、VH2、VL2)のなかから選択される。本実施形態においては、ブロッ
クBkに自然画系の画像が表示される場合にはデータ電位Xの極性に応じてプリチャージ
電位VH1およびVL1の何れかが選択されて当該ブロックBkの各データ線14をプリチャ
ージするために利用され、各ブロックBkにデータ系の画像が表示される場合にはデータ
電位Xの極性に応じてプリチャージ電位VH2およびVL2の何れかが選択されて当該ブロッ
クBkの各データ線14をプリチャージするために利用される。自然画系の画像とは、風
景や動物といった自然物を撮影して得られた画像であり、データ系の画像とは、コンピュ
ータの表示装置に表示されるアイコンやウィンドウなどの図形など直線的ないし人工的な
画像である。
On the other hand, the precharge potential applied to the data line 14 of each block Bk during the precharge period Tp is divided into four potentials (VH1, VL1) according to the image displayed in the block Bk and the polarity of the data potential X. , VH2, VL2). In the present embodiment, when a natural image image is displayed in the block Bk, either the precharge potential VH1 or VL1 is selected according to the polarity of the data potential X, and each data line 14 of the block Bk is selected. When a data system image is displayed in each block Bk, one of the precharge potentials VH2 and VL2 is selected according to the polarity of the data potential X, and each block Bk is selected. It is used for precharging the data line 14. A natural image is an image obtained by photographing a natural object such as a landscape or an animal, and a data image is a linear or artificial image such as an icon or a window displayed on a computer display device. It is a typical image.

プリチャージ電位VH1およびVL1は、データ電位Xの印加に先立ってデータ線14を充
放電させることによってデータ線14の電位が所期のデータ電位Xに到達するまでの時間
を短縮するという観点に基づいて選定された電位である(特許文献1参照)。一方、プリ
チャージ電位VH2およびVL2は、光照射によるスイッチング素子73のリークに起因した
光クロストークを抑制するという観点に基づいて選定された電位である(特許文献2参照
)。自然画系の画像を表示する場合にはスイッチング素子73のリークに起因した光クロ
ストークがそれほど目立たないため、データ線14の電位を迅速に変動させるという観点
から、本実施形態においては自然画系の画像を表示するブロックBkの各データ線14が
プリチャージ電位VH1またはVL1によってプリチャージされるようになっている。一方、
データ系の画像を表示する場合には光クロストークが視感上において特に顕著となるため
、本実施形態においてはデータ系の画像を表示するブロックBkの各データ線14がプリ
チャージ電位VH2またはVL2によってプリチャージされる。これらの各電位の具体的なレ
ベルやデータ電位の極性との関係は以下の通りである。
The precharge potentials VH1 and VL1 are based on the viewpoint that the time until the potential of the data line 14 reaches the intended data potential X is shortened by charging and discharging the data line 14 prior to the application of the data potential X. (See Patent Document 1). On the other hand, the precharge potentials VH2 and VL2 are selected based on the viewpoint of suppressing optical crosstalk caused by leakage of the switching element 73 due to light irradiation (see Patent Document 2). When displaying an image of a natural image system, the optical crosstalk due to the leakage of the switching element 73 is not so conspicuous. Therefore, from the viewpoint of rapidly changing the potential of the data line 14, in the present embodiment, the natural image system is displayed. Each data line 14 of the block Bk for displaying the image is precharged by the precharge potential VH1 or VL1. on the other hand,
When displaying a data system image, optical crosstalk becomes particularly noticeable in view. In this embodiment, each data line 14 of the block Bk displaying a data system image is connected to the precharge potential VH2 or VL2. Precharged by The relationship between the specific level of each potential and the polarity of the data potential is as follows.

プリチャージ電位VH1は、自然画系の画像が表示されるブロックBkの各データ線14
に正極性のデータ電位Xが印加されるときにその直前のプリチャージ期間Tpにおいてこ
れらのデータ線14に印加される電位である。このプリチャージ電位VH1は、正極性デー
タ電位範囲内の電位であり、より好ましくは、電位VHと電位VWHとの中心電位(すなわ
ち画素Pに中間調たる灰色を表示させるための電位)に選定される。また、プリチャージ
電位VL1は、自然画系の画像が表示されるブロックBkの各データ線14に負極性のデー
タ電位が印加されるときにその直前のプリチャージ期間Tpにおいてこれらのデータ線1
4に印加される電位である。このプリチャージ電位VL1は、負極性データ電位範囲内の電
位であり、より好ましくは、電位VLと電位VWHとの中心電位(すなわち画素Pに中間調
たる灰色を表示させるための電位)に選定される。図3に示されるように、プリチャージ
電位VH1とプリチャージ電位VL1とは電位VCを中心として対称な電位となる。
The precharge potential VH1 is applied to each data line 14 of the block Bk on which a natural image image is displayed.
Is a potential applied to these data lines 14 in the precharge period Tp immediately before the positive data potential X is applied. The precharge potential VH1 is a potential within the positive data potential range, and is more preferably selected as a center potential between the potential VH and the potential VWH (that is, a potential for displaying gray in gray on the pixel P). The Further, the precharge potential VL1 is the data line 1 in the precharge period Tp immediately before a negative data potential is applied to each data line 14 of the block Bk on which a natural image image is displayed.
4 is an electric potential applied to 4. The precharge potential VL1 is a potential within the negative data potential range, and is more preferably selected as a center potential between the potential VL and the potential VWH (that is, a potential for displaying gray in gray on the pixel P). The As shown in FIG. 3, the precharge potential VH1 and the precharge potential VL1 are symmetrical with respect to the potential VC.

一方、プリチャージ電位VH2は、データ系の画像が表示されるブロックBkの各データ
線14に正極性のデータ電位が印加されるときにその直前のプリチャージ期間Tpにおい
てこれらのデータ線14に印加される電位である。このプリチャージ電位VH2は、例えば
、電位VCと同電位またはこれよりも僅かに高い電位に選定され、より好ましくは、電位
VWHよりも低い電位とされる。また、プリチャージ電位VL2は、データ系の画像が表示さ
れるブロックBkの各データ線14に負極性のデータ電位が印加されるときにその直前の
プリチャージ期間Tpにおいてこれらのデータ線14に印加される電位である。このプリ
チャージ電位VL2は、電位VWLと電位VLとの中心電位(すなわち負極性データ電位範囲
の中心である電位VL1)よりも低い電位に選定され、より好ましくは、電位VLよりも高
い電位とされる。図3に示されるように、プリチャージ電位VH2とプリチャージ電位VL2
とは電位VCを中心として非対称な電位となる。
On the other hand, the precharge potential VH2 is applied to the data lines 14 in the immediately preceding precharge period Tp when a positive data potential is applied to each data line 14 of the block Bk on which the data image is displayed. Potential. For example, the precharge potential VH2 is selected to be the same as or slightly higher than the potential VC, and more preferably lower than the potential VWH. The precharge potential VL2 is applied to these data lines 14 in the precharge period Tp immediately before the negative data potential is applied to each data line 14 of the block Bk on which the data system image is displayed. Potential. The precharge potential VL2 is selected to be lower than the center potential between the potential VWL and the potential VL (that is, the potential VL1 that is the center of the negative data potential range), and more preferably higher than the potential VL. The As shown in FIG. 3, precharge potential VH2 and precharge potential VL2
Is an asymmetric potential around the potential VC.

図1に示される制御回路30は、電気光学装置D1の全体の動作を制御するための手段
であり、走査線駆動回路20やデータ線駆動回路40やプリチャージ回路50に対して各
種の信号を出力する。制御回路30から各部に出力される信号の具体的な波形は以下の通
りである。まず、プリチャージパルスPGは、図4に示されるように、各選択期間の始点
にて立ち上がるパルス信号であり、ひとつのプリチャージ期間Tpに相当するパルス幅を
有する。プリチャージクロックPCKは、ブロック期間Tbの時間長に相当する周期でH
レベルおよびLレベルの一方から他方に変動するクロック信号(すなわち半周期がブロッ
ク期間Tbの時間長に相当する信号)であり、反転プリチャージクロック/PCKは、プ
リチャージクロックPCKの論理レベルを反転させた信号である。
The control circuit 30 shown in FIG. 1 is a means for controlling the overall operation of the electro-optical device D1, and sends various signals to the scanning line drive circuit 20, the data line drive circuit 40, and the precharge circuit 50. Output. Specific waveforms of signals output from the control circuit 30 to the respective units are as follows. First, as shown in FIG. 4, the precharge pulse PG is a pulse signal that rises at the start point of each selection period, and has a pulse width corresponding to one precharge period Tp. The precharge clock PCK is H in a cycle corresponding to the time length of the block period Tb.
This is a clock signal that fluctuates from one of the level and the L level to the other (that is, a signal whose half cycle corresponds to the time length of the block period Tb), and the inverted precharge clock / PCK inverts the logic level of the precharge clock PCK Signal.

図1に示されるように、制御回路30は、プリチャージ信号Spreを生成してプリチャ
ージ信号線61に出力する電圧出力回路31を有する。このプリチャージ信号Spreは、
図4に示されるように、各ブロック期間TbkにおいてブロックBkに対応したプリチャー
ジ電位(より詳細には、ブロックBkに表示される画像とデータ電位Xの極性とに応じた
電位)となる信号である。したがって、電圧出力回路31は、各ブロックBkに対応した
プリチャージ電位をブロック期間Tbk(より厳密にはプリチャージ期間Tp)ごとに時分
割にて出力する手段として特定される。
As shown in FIG. 1, the control circuit 30 includes a voltage output circuit 31 that generates a precharge signal Spre and outputs it to the precharge signal line 61. The precharge signal Spre is
As shown in FIG. 4, in each block period Tbk, a signal that becomes a precharge potential corresponding to the block Bk (more specifically, a potential corresponding to the image displayed in the block Bk and the polarity of the data potential X). is there. Therefore, the voltage output circuit 31 is specified as means for outputting the precharge potential corresponding to each block Bk in a time division manner for each block period Tbk (more precisely, the precharge period Tp).

図4に示されるスタートパルスDXは、各選択期間のうち最初のブロック期間Tb1の
データ出力期間Tdの始点にて出力されるパルス信号である。一方、クロック信号CLX0
(いわゆるドットクロック)は、データ出力期間Tdのうち1本のデータ線14にデータ
電位Xが印加される時間長に相当する周期でHレベルおよびLレベルの一方から他方に変
動するクロック信号である。図4に示されるコントロール信号CTLは、データ線駆動回
路40に対してデータ出力期間Td(あるいはプリチャージ期間Tp)を指定するための信
号であり、データ出力期間Tdの始点から終点までにわたってアクティブレベル(Hレベ
ル)となる一方、プリチャージ期間Tpにおいては非アクティブレベル(Lレベル)を維
持する。詳細については後述するが、データ線駆動回路40は、コントロール信号CTL
がLレベルである期間(すなわちプリチャージ期間Tp)において各データ線14に対す
るデータ電位Xの出力を停止する。
The start pulse DX shown in FIG. 4 is a pulse signal output at the start point of the data output period Td of the first block period Tb1 in each selection period. On the other hand, the clock signal CLX0
The so-called dot clock is a clock signal that changes from one of the H level and the L level to the other in a period corresponding to the time length during which the data potential X is applied to one data line 14 in the data output period Td. . The control signal CTL shown in FIG. 4 is a signal for designating the data output period Td (or precharge period Tp) to the data line driving circuit 40, and is active level from the start point to the end point of the data output period Td. On the other hand, the inactive level (L level) is maintained during the precharge period Tp. Although the details will be described later, the data line driving circuit 40 controls the control signal CTL.
The output of the data potential X to each data line 14 is stopped in a period during which is at the L level (that is, the precharge period Tp).

画像信号Vidは、各画素Pの階調を時分割にて指定する電圧信号である。本実施形態に
おける画像信号Vidは、クロック信号CLX0の半周期に相当する時間長においてひとつ
の画素Pの階調に応じた電位となる。図1に示されるように、制御回路30には外部の機
器から画像データDが入力される。この画像データDは、各画素Pの階調を指定するデジ
タルデータである。制御回路30は、外部の機器から入力されてフレームメモリ33に書
き込まれた1画面(1フレーム)分の画像データDをクロック信号CLX0に同期してD
/A変換し、さらにデータ電位Xの極性に応じて適宜に極性反転することによって画像信
号Vidを生成し、これを画像信号線63に出力する。
The image signal Vid is a voltage signal that designates the gradation of each pixel P by time division. The image signal Vid in the present embodiment has a potential corresponding to the gradation of one pixel P in a time length corresponding to a half cycle of the clock signal CLX0. As shown in FIG. 1, image data D is input to the control circuit 30 from an external device. The image data D is digital data that designates the gradation of each pixel P. The control circuit 30 synchronizes the image data D for one screen (one frame) input from an external device and written in the frame memory 33 in synchronization with the clock signal CLX0.
The image signal Vid is generated by performing A / A conversion and appropriately inverting the polarity according to the polarity of the data potential X, and this is output to the image signal line 63.

一方、制御回路30は、フレームメモリ33に格納された画像データDに基づいて、表
示領域Adの各ブロックBkに表示される画像が自然画系およびデータ系の何れであるのか
を判定する判定回路35を有する。この判定の方法としては公知である種々の技術が採用
されるが、本実施形態における制御回路30は、互いに隣接する画素Pの階調の相違や各
画素Pの階調の経時的な変化に基づいて画像の特性を判定する。これらの判定の方法につ
いて詳述すれば以下の通りである。
On the other hand, the control circuit 30 determines, based on the image data D stored in the frame memory 33, whether the image displayed in each block Bk of the display area Ad is a natural image system or a data system. 35. Various known techniques are employed as the determination method, but the control circuit 30 in the present embodiment is adapted to the difference in gradation of adjacent pixels P and the change in gradation of each pixel P over time. Based on this, the characteristics of the image are determined. The details of these determination methods are as follows.

第1の方法は、各ブロックBk内で互いに隣接する画素Pの階調が相違する頻度に応じ
て画像の特性を判定する方法である。判定回路35は、ひとつのブロックBkに属する総
ての画素Pの各々を順番に選定する。そして、判定回路35は、ひとつの画素P(以下「
注目画素P」という)を選定するたびに、その注目画素Pに対してX方向およびY方向に
隣接する各画素Pの画像データDと注目画素Pの画像データDとが相違するか否かを判定
し、相違すると判定した回数を累算していく。この処理をブロックBkに属する総ての画
素Pについて完了すると、判定回路35は、階調が相違すると判定した回数の累算値と予
め定められた閾値とを比較し、累算値が閾値を越える場合には当該ブロックBkに表示さ
れる画像が自然画系の画像であると判定する一方、累算値が閾値を下回る場合にはブロッ
クBkに表示される画像がデータ系の画像であると判定する。この判定は、自然画系の画
像は互いに隣接する画素P同士の階調が相違する場合が多く、データ系の画像は広い範囲
の画素Pにわたって同じ階調が連続する場合が多いという一般的な傾向を基礎としている
The first method is a method for determining image characteristics according to the frequency with which the gradations of adjacent pixels P in each block Bk are different. The determination circuit 35 selects all the pixels P belonging to one block Bk in order. Then, the determination circuit 35 has one pixel P (hereinafter “
Each time a target pixel P) is selected, whether or not the image data D of each pixel P adjacent to the target pixel P in the X direction and the Y direction is different from the image data D of the target pixel P. Judgment is made and the number of times judged to be different is accumulated. When this process is completed for all the pixels P belonging to the block Bk, the determination circuit 35 compares the accumulated value of the number of times it is determined that the gradations are different with a predetermined threshold value, and the accumulated value sets the threshold value. If it exceeds, it is determined that the image displayed in the block Bk is a natural image, whereas if the accumulated value is below the threshold, the image displayed in the block Bk is a data image. judge. In this determination, a natural image is often different in gradation between adjacent pixels P, and a data image is often continuous in the same gradation over a wide range of pixels P. Based on trends.

第2の方法は、各画素Pの階調が経時的に変化する頻度に応じて画像の特性を判定する
方法である。判定回路35は、あるフレームにおける各画素Pの画像データDと、その直
後のフレームにおける当該画素Pの画像データDとが相違するか否かを判定し、両者が相
違すると判定した回数を算定する。そして、判定回路35は、階調が相違すると判定した
回数と予め定められた閾値とを比較し、この回数が閾値を越える場合には当該ブロックB
kに表示される画像が自然画系の画像(特に動画像)であると判定する一方、閾値を下回
る場合にはブロックBkに表示される画像がデータ系の画像であると判定する。この判定
は、自然画系の動画像は各画素Pの階調が時々刻々と変化していく場合が多く、データ系
の画像は各画素Pの階調が長時間にわたって変化しない場合が多いという一般的な傾向を
基礎としている。
The second method is a method for determining image characteristics according to the frequency with which the gradation of each pixel P changes over time. The determination circuit 35 determines whether or not the image data D of each pixel P in a certain frame is different from the image data D of the pixel P in the immediately following frame, and calculates the number of times it is determined that they are different. . Then, the determination circuit 35 compares the number of times that the gradation is determined to be different from a predetermined threshold, and if this number exceeds the threshold, the block B
While it is determined that the image displayed at k is a natural image (particularly a moving image), the image displayed at block Bk is determined to be a data image when it is below the threshold. In this determination, the tone of each pixel P often changes momentarily in a natural image moving image, and the tone of each pixel P often does not change for a long time in a data image. Based on general trends.

以上の説明から明らかなように、ブロックBkに表示される画像が自然画系の画像と判
定されたとしても、そのブロックBkの全域を自然画系の画像が占めるという訳ではなく
、ブロックBkの多くの部分を自然画系の画像が占める可能性が高いという意味である。
データ系の画像と判定された場合についても同様である。判定回路35は、以上の処理を
ブロックBkごとに実行することによって、各ブロックBkに表示される画像が自然画系お
よびデータ系の何れであるのかを判定する。そして、電圧出力回路31は、データ電位X
が正極性とされる選択期間において、ブロックBkに自然画系の画像が表示されると判定
された場合にはブロック期間Tbkにてプリチャージ信号Spreをプリチャージ電位VH1に
設定する一方、データ系の画像が表示されると判定された場合にはブロック期間Tbkに
てプリチャージ信号Spreをプリチャージ電位VH2に設定する。同様に、データ電位Xが
負極性とされる選択期間において、自然画系の画像と判定された場合にはブロック期間T
bkにてプリチャージ信号Spreをプリチャージ電位VL1に設定し、データ系の画像と判定
された場合にはブロック期間Tbkにてプリチャージ信号Spreをプリチャージ電位VL2に
設定する。
As is clear from the above description, even if the image displayed in the block Bk is determined to be a natural image, the natural image does not occupy the entire area of the block Bk. This means that natural images are likely to occupy many parts.
The same applies to the case where the image is determined to be a data image. The determination circuit 35 determines whether the image displayed in each block Bk is a natural image system or a data system by executing the above processing for each block Bk. Then, the voltage output circuit 31 receives the data potential X
When it is determined that a natural image image is displayed in the block Bk in the selection period in which the positive polarity is set to the positive polarity, the precharge signal Spre is set to the precharge potential VH1 in the block period Tbk, while the data system Is determined to be displayed, the precharge signal Spre is set to the precharge potential VH2 in the block period Tbk. Similarly, in the selection period in which the data potential X is negative, when it is determined that the image is a natural image, the block period T
The precharge signal Spre is set to the precharge potential VL1 at bk, and if it is determined that the image is a data image, the precharge signal Spre is set to the precharge potential VL2 at the block period Tbk.

図1に示されるように、制御回路30から出力されたコントロール信号CTLは2系統
に分岐される。このうちの一系統はデータ線駆動回路40に供給され、他系統は、制御回
路30から出力されたクロック信号CLX0とともにAND回路651に入力される。こ
のAND回路651は、両信号の論理積に相当するクロック信号CLXを出力する。上述
したようにコントロール信号CTLはプリチャージ期間TpにおいてLレベルとなるから
、AND回路651から出力されるクロック信号CLXは、図4に示されるように、デー
タ出力期間Tdにおいてはドットクロック周期にてレベル反転を繰り返す一方、プリチャ
ージ期間Tpにおいてはその反転が停止する信号となる。図1に示されるように、データ
線駆動回路40には、このクロック信号CLXと、その論理レベルをインバータ652に
よって反転した反転クロック信号/CLXとが入力される。
As shown in FIG. 1, the control signal CTL output from the control circuit 30 is branched into two systems. One of these systems is supplied to the data line driving circuit 40, and the other system is input to the AND circuit 651 together with the clock signal CLX0 output from the control circuit 30. The AND circuit 651 outputs a clock signal CLX corresponding to the logical product of both signals. As described above, since the control signal CTL becomes L level in the precharge period Tp, the clock signal CLX output from the AND circuit 651 has a dot clock cycle in the data output period Td as shown in FIG. While the level inversion is repeated, the inversion stops during the precharge period Tp. As shown in FIG. 1, the clock signal CLX and an inverted clock signal / CLX obtained by inverting the logic level by an inverter 652 are input to the data line driving circuit 40.

図1に示されるように、データ線駆動回路40は、サンプリング回路41とシフトレジ
スタ42とを有する。このうちサンプリング回路41は、各々が異なるデータ線14に対
応する4n個のサンプリングスイッチ411を有する。各サンプリングスイッチ411の
ドレイン電極はこれに対応するデータ線14の端部に接続され、各々のソース電極は画像
信号線63に対して共通に接続される。一方、シフトレジスタ42は、データ線14の総
本数に相当する4n段の単位回路421を配列した構成である。各単位回路421は、そ
の前段の単位回路421(第1段目の単位回路421にあっては制御回路30)から供給
されるスタートパルスDXをクロック信号CLXおよび反転クロック信号/CLXの立ち
上がりおよび立ち下りのタイミングにて後段の単位回路421に出力する。各単位回路4
21の出力端から出力された信号はサンプリング信号S(S1_1、S1_2、……S1_n、S2
_1、……S4_n)として各サンプリングスイッチ411のゲート電極に供給される。図4
に示されるように、サンプリング信号Sk_1、Sk_2、……、Sk_nは、ブロック期間Tbk
のデータ出力期間Tdにて順番にアクティブレベルとなる一方、クロック信号CLXや反
転クロック信号/CLXが反転を停止するプリチャージ期間Tpにおいては非アクティブ
レベルを維持する。サンプリング信号Sk_jがアクティブレベルになると、ブロックBkに
属する第j列目のサンプリングスイッチ411がオン状態となり、その時点で画像信号線
63に供給されている画像信号Vidがデータ電位Xとしてデータ線14に印加される。
As shown in FIG. 1, the data line driving circuit 40 includes a sampling circuit 41 and a shift register 42. Among these, the sampling circuit 41 has 4n sampling switches 411 each corresponding to a different data line 14. The drain electrode of each sampling switch 411 is connected to the end of the data line 14 corresponding thereto, and each source electrode is connected in common to the image signal line 63. On the other hand, the shift register 42 has a configuration in which 4n-stage unit circuits 421 corresponding to the total number of data lines 14 are arranged. Each unit circuit 421 uses the start pulse DX supplied from the preceding unit circuit 421 (or the control circuit 30 in the first stage unit circuit 421) as the rising and rising edges of the clock signal CLX and the inverted clock signal / CLX. The data is output to the subsequent unit circuit 421 at the downstream timing. Each unit circuit 4
The signal output from the output terminal 21 is a sampling signal S (S1_1, S1_2,... S1_n, S2
_1,..., S4_n) is supplied to the gate electrode of each sampling switch 411. FIG.
As shown in FIG. 4, the sampling signals Sk_1, Sk_2,..., Sk_n are in the block period Tbk.
In the data output period Td, the active level is sequentially changed to the active level, while the inactive level is maintained in the precharge period Tp in which the clock signal CLX and the inverted clock signal / CLX stop inversion. When the sampling signal Sk_j becomes an active level, the sampling switch 411 in the j-th column belonging to the block Bk is turned on, and the image signal Vid supplied to the image signal line 63 at that time is applied to the data line 14 as the data potential X. Applied.

なお、ブロックB1ないしB3の各々に対応するn個のサンプリングスイッチ411のう
ち最終段(第n列目)のサンプリングスイッチ411のゲート電極はAND回路44の出
力端に接続される。このAND回路44には、各ブロックBkに対応する単位回路421
のうち第n段目の単位回路421から出力されるサンプリング信号Sk_nと制御回路30
から出力されるコントロール信号CTLとが入力される。したがって、コントロール信号
CTLがLレベルとなるプリチャージ期間Tpにおいては、サンプリング信号Sk_nのレベ
ルに拘わらずサンプリングスイッチ411はオフ状態となる。この構成によれば、ブロッ
ク期間Tbkのプリチャージ期間TpにおいてブロックBkに対応する総てのサンプリング
スイッチ411を確実にオフ状態とすることができる。
Of the n sampling switches 411 corresponding to each of the blocks B 1 to B 3, the gate electrode of the sampling switch 411 at the final stage (n-th column) is connected to the output terminal of the AND circuit 44. The AND circuit 44 includes a unit circuit 421 corresponding to each block Bk.
Sampling signal Sk_n output from the nth unit circuit 421 and the control circuit 30.
The control signal CTL output from is input. Therefore, in the precharge period Tp in which the control signal CTL is at the L level, the sampling switch 411 is turned off regardless of the level of the sampling signal Sk_n. According to this configuration, all the sampling switches 411 corresponding to the block Bk can be reliably turned off in the precharge period Tp of the block period Tbk.

一方、プリチャージ回路50は、データ線駆動回路40と同様にサンプリング回路51
とシフトレジスタ52とを有する。このうちサンプリング回路51は、各々が異なるデー
タ線14に対応する4n個のサンプリングスイッチ511を有する。各サンプリングスイ
ッチ511のドレイン電極はこれに対応するデータ線14のうちデータ線駆動回路40と
は反対側の端部に接続され、各々のソース電極はプリチャージ信号線61に対して共通に
接続される。一方、シフトレジスタ52は、ブロックBの総数に相当する4個の単位回路
521を配列した構成である。各単位回路521は、前段の単位回路521(第1段目の
単位回路521にあっては制御回路30)から供給されるプリチャージパルスPGをプリ
チャージクロックPCKの半周期に相当する時間長(すなわちブロック期間Tbkの時間
長)だけ遅延させて次段の単位回路521に出力する。第k段目の単位回路521に入力
される信号は、サンプリング信号Pkとして、ブロックBkに対応するn個のサンプリング
スイッチ511に供給される。図4に示されるように、サンプリング信号Pkは、ひとつ
の選択期間に含まれる第k番目のプリチャージ期間Tpにおいてアクティブレベルとなる
。したがって、第k番目のプリチャージ期間Tpにおいては、ブロックBkに対応するn個
のサンプリングスイッチ511が一斉にオン状態となり、その時点でプリチャージ信号線
61に供給されているプリチャージ信号Spreのプリチャージ電位がブロックBkの総ての
データ線14に印加される。
On the other hand, the precharge circuit 50 is similar to the data line drive circuit 40 in that it includes a sampling circuit 51.
And a shift register 52. Among these, the sampling circuit 51 has 4n sampling switches 511 each corresponding to a different data line 14. The drain electrode of each sampling switch 511 is connected to the end of the corresponding data line 14 opposite to the data line driving circuit 40, and each source electrode is connected in common to the precharge signal line 61. The On the other hand, the shift register 52 has a configuration in which four unit circuits 521 corresponding to the total number of blocks B are arranged. Each unit circuit 521 uses the precharge pulse PG supplied from the previous unit circuit 521 (or the control circuit 30 in the first stage unit circuit 521) for a time length (corresponding to a half cycle of the precharge clock PCK). That is, it is delayed by the block period Tbk) and output to the next unit circuit 521. The signal input to the k-th unit circuit 521 is supplied to the n sampling switches 511 corresponding to the block Bk as the sampling signal Pk. As shown in FIG. 4, the sampling signal Pk becomes an active level in the k-th precharge period Tp included in one selection period. Therefore, in the k-th precharge period Tp, the n sampling switches 511 corresponding to the block Bk are turned on at the same time, and the precharge signal Spre supplied to the precharge signal line 61 at that time is precharged. The charge potential is applied to all the data lines 14 in the block Bk.

次に、プリチャージ電位の印加に特に注目しながら電気光学装置D1の動作を説明する

いま、図5に示されるように、表示領域AdのうちブロックB2およびB3の大部分を占
めるようにウィンドウWが表示され、このウィンドウW内に自然画系の画像が表示される
場合を想定する。ウィンドウWの外側の領域にはアイコンや他のウィンドウが表示される
。この場合、判定回路35は、ブロックB2およびB3に自然画系の画像が表示され、ブロ
ックB1およびB4にデータ系の画像が表示されていると判定する。したがって、図4に示
されるように、プリチャージ信号Spreは、データ電位Xが正極性とされる選択期間のう
ちブロック期間Tb1およびTb4においてプリチャージ電位VH2となり。ブロック期間T
b2およびTb3においてプリチャージ電位VH1となる。
Next, the operation of the electro-optical device D1 will be described with particular attention to the application of the precharge potential.
Now, as shown in FIG. 5, it is assumed that the window W is displayed so as to occupy most of the blocks B2 and B3 in the display area Ad, and a natural image image is displayed in the window W. . In the area outside the window W, icons and other windows are displayed. In this case, the determination circuit 35 determines that a natural image image is displayed in the blocks B2 and B3 and a data image is displayed in the blocks B1 and B4. Therefore, as shown in FIG. 4, the precharge signal Spre becomes the precharge potential VH2 in the block periods Tb1 and Tb4 in the selection period in which the data potential X is positive. Block period T
The precharge potential VH1 is reached at b2 and Tb3.

このようなプリチャージ信号Spreが供給される結果、プリチャージ回路50は、ブロ
ック期間Tbkごとに以下のようにプリチャージを実行する。まず、ブロック期間Tb1の
プリチャージ期間Tpにおいてはサンプリング信号P1がアクティブレベルとなり、その時
点でプリチャージ信号線61に供給されているプリチャージ信号Spreのプリチャージ電
位VH2がブロックB1の総てのデータ線14に印加される。このときブロックB1に対応す
るサンプリングスイッチ411は総てオフ状態となっているから、このブロックB1の何
れのデータ線14にもデータ電位Xは印加されない。また、ブロック期間Tb2のプリチ
ャージ期間Tpにおいてはサンプリング信号P2がアクティブレベルとなってプリチャージ
電位VH1がブロックB2の総てのデータ線14に印加され、同様にブロック期間Tb3のプ
リチャージ期間Tpにおいてはプリチャージ電位VH1がブロックB3の総てのデータ線14
に印加される。また、ブロック期間Tb4のプリチャージ期間Tpにおいてはプリチャージ
電位VH2がブロックB4の総てのデータ線14に印加される。さらに、次の選択期間にお
いてはデータ電位Xが負極性となるから、プリチャージ信号Spreの電位はブロックBkご
とにVL2→VL1→VL1→VL2という順番にて変化していく。したがって、ブロックB1お
よびB4に属する総てのデータ線14はデータ系の画像に対応したプリチャージ電位VL2
にプリチャージされ、ブロックB2およびB3に属する総てのデータ線14は自然画系の画
像に対応したプリチャージ電位VL1にプリチャージされる。なお、各プリチャージ期間T
pに挟まれたデータ出力期間Tdにおいて各ブロックBkのデータ線14に対して順番にデ
ータ電位Xが印加される点は上述した通りである。
As a result of supplying such a precharge signal Spre, the precharge circuit 50 executes precharge for each block period Tbk as follows. First, in the precharge period Tp of the block period Tb1, the sampling signal P1 becomes an active level, and the precharge potential VH2 of the precharge signal Spre supplied to the precharge signal line 61 at that time is all data of the block B1. Applied to line 14. At this time, since all the sampling switches 411 corresponding to the block B1 are in the OFF state, the data potential X is not applied to any data line 14 of the block B1. In the precharge period Tp of the block period Tb2, the sampling signal P2 becomes active level and the precharge potential VH1 is applied to all the data lines 14 in the block B2, and similarly in the precharge period Tp of the block period Tb3. The precharge potential VH1 is applied to all data lines 14 in the block B3.
To be applied. In the precharge period Tp of the block period Tb4, the precharge potential VH2 is applied to all the data lines 14 in the block B4. Further, since the data potential X is negative in the next selection period, the potential of the precharge signal Spre changes in the order of VL2->VL1->VL1-> VL2 for each block Bk. Accordingly, all the data lines 14 belonging to the blocks B1 and B4 are precharged potential VL2 corresponding to the data system image.
And all the data lines 14 belonging to the blocks B2 and B3 are precharged to a precharge potential VL1 corresponding to a natural image image. Each precharge period T
As described above, the data potential X is sequentially applied to the data line 14 of each block Bk in the data output period Td sandwiched between p.

以上に説明したように、本実施形態においては、各ブロックBkが表示する画像の特性
(自然画系およびデータ系の何れであるか)に応じて当該ブロックBkのデータ線14に
印加されるプリチャージ電位が変化するから、互いに特性が異なる複数の画像(例えば図
5に示されるウィンドウWとその背景)が表示領域Adに表示される場合であっても、画
像の特性に応じたプリチャージによって表示品位を向上させることができる。特に、本実
施形態においては、自然画系の画像が表示されるブロックBkのデータ線14にプリチャ
ージ電位VH1またはVL1が印加されることにより、表示品位を損なうことなく画素Pに対
して迅速にデータを書き込むことができるとともに、データ系の画像が表示されるブロッ
クBkのデータ線14にプリチャージ電位VH2またはVL2が印加されることによって光ク
ロストークを抑制した高品位な表示が実現される。
As described above, in the present embodiment, the pre-applied to the data line 14 of the block Bk according to the characteristic of the image displayed by each block Bk (whether it is a natural image system or a data system). Since the charge potential changes, even when a plurality of images having different characteristics (for example, the window W and its background shown in FIG. 5) are displayed in the display area Ad, precharging according to the characteristics of the image is performed. Display quality can be improved. In particular, in the present embodiment, the precharge potential VH1 or VL1 is applied to the data line 14 of the block Bk on which a natural image image is displayed, so that the pixel P can be quickly displayed without degrading the display quality. Data can be written, and high-quality display with suppressed optical crosstalk is realized by applying the precharge potential VH2 or VL2 to the data line 14 of the block Bk on which a data image is displayed.

<B:第2実施形態>
次に、本発明の第2実施形態に係る電気光学装置について説明する。なお、本実施形態
の電気光学装置のうち第1実施形態と同様の要素については共通の符号を付してその説明
を適宜に省略する。
<B: Second Embodiment>
Next, an electro-optical device according to a second embodiment of the invention will be described. In the electro-optical device according to this embodiment, the same elements as those in the first embodiment are denoted by common reference numerals, and the description thereof is omitted as appropriate.

図6は、本実施形態に係る電気光学装置の構成を示すブロック図であり、図7は、この
電気光学装置の動作を示すタイミングチャートである。図7に示されるように、本実施形
態においては、第1実施形態とは異なり、選択期間うちその始点から所定の時間長が経過
するまでのプリチャージ期間Tpにおいて4n本の総てのデータ線14が一斉にプリチャ
ージされる。このため、本実施形態に係る電気光学装置D2は、データ線14に対するデ
ータ電位Xの印加に関して、第1実施形態にて説明したコントロール信号CTLは使用さ
れない。制御回路30は、ドットクロックに相当するクロック信号CLX(第1実施形態
のクロック信号CLX0)と、その論理レベルを反転した反転クロック信号/CLXをデ
ータ線駆動回路40に出力する。したがって、各選択期間のデータ出力期間Tdにおいて
は、ブロックB1に属する第1列目のデータ線14のサンプリングスイッチ411からブ
ロックB4に属する第n列目のデータ線14のサンプリングスイッチ411までがプリチ
ャージ期間Tpを空けずに連続して順番にオン状態となり、このオン状態となったサンプ
リングスイッチ411を介して各データ線14にデータ電位Xが印加される。
FIG. 6 is a block diagram illustrating the configuration of the electro-optical device according to the present embodiment, and FIG. 7 is a timing chart illustrating the operation of the electro-optical device. As shown in FIG. 7, in the present embodiment, unlike the first embodiment, all 4n data lines in the precharge period Tp from the start point until a predetermined time length elapses in the selection period. 14 are precharged all at once. For this reason, the electro-optical device D2 according to this embodiment does not use the control signal CTL described in the first embodiment with respect to the application of the data potential X to the data line 14. The control circuit 30 outputs a clock signal CLX corresponding to a dot clock (clock signal CLX0 of the first embodiment) and an inverted clock signal / CLX in which the logic level is inverted to the data line driving circuit 40. Therefore, in the data output period Td of each selection period, the sampling switches 411 of the first data line 14 belonging to the block B1 to the sampling switches 411 of the nth data line 14 belonging to the block B4 are precharged. Without turning on the period Tp, the power supply device is sequentially turned on, and the data potential X is applied to each data line 14 via the sampling switch 411 that has been turned on.

また、制御回路30の電圧出力回路31は、各々が異なるブロックBkに対応する4種
類のプリチャージ信号Spre1ないしSpre4を生成して各々を別個のプリチャージ信号線6
1に出力する。各プリチャージ信号Sprekの電位は、ブロックBkに表示される画像の特
性とデータ電位の極性とに応じて4種類のプリチャージ電位(図3に示したVH1、VL1、
VH2、VL2)の何れかに設定される。ただし、本実施形態においては総てのデータ線14
が一斉にプリチャージされるから、ひとつのプリチャージ信号Sprekは、図7に示される
ように、選択期間の始点から終点まで同じプリチャージ電位を維持する。もっとも、本来
的には、プリチャージ信号Spre1ないしSpre4は、プリチャージ期間Tpにてプリチャー
ジ電位を維持すれば足り、その他の期間での電位は任意である。
Further, the voltage output circuit 31 of the control circuit 30 generates four types of precharge signals Spre1 to Spre4 each corresponding to a different block Bk, and each of them generates a separate precharge signal line 6.
Output to 1. Each precharge signal Sprek has four potentials (VH1, VL1, and VH1, shown in FIG. 3) according to the characteristics of the image displayed in the block Bk and the polarity of the data potential.
VH2 or VL2). However, in this embodiment, all the data lines 14
Are precharged simultaneously, one precharge signal Sprek maintains the same precharge potential from the start point to the end point of the selection period, as shown in FIG. However, the precharge signals Spre1 to Spre4 are essentially required to maintain the precharge potential in the precharge period Tp, and the potentials in other periods are arbitrary.

一方、プリチャージ回路50は、各々が異なるデータ線14に対応する4n個のサンプ
リングスイッチ511を有する。各サンプリングスイッチ511のドレイン電極はこれに
対応するデータ線14に接続される。また、ひとつのブロックBkに対応するn個のサン
プリングスイッチ511は、プリチャージ信号Sprekが供給されるプリチャージ信号線6
1に対して共通に接続される。また、総てのサンプリングスイッチ511のゲート電極に
は、制御回路30から出力されたプリチャージパルスPGが供給される。このプリチャー
ジパルスPGは、第1実施形態と同様の波形であり、図7に示されるように、各選択期間
の始点から始まるプリチャージ期間Tpにてアクティブレベルとなるパルス信号である。
On the other hand, the precharge circuit 50 includes 4n sampling switches 511 each corresponding to a different data line 14. The drain electrode of each sampling switch 511 is connected to the corresponding data line 14. The n sampling switches 511 corresponding to one block Bk are connected to the precharge signal line 6 to which the precharge signal Sprek is supplied.
1 is commonly connected. Further, the precharge pulse PG output from the control circuit 30 is supplied to the gate electrodes of all the sampling switches 511. The precharge pulse PG has the same waveform as that of the first embodiment, and is a pulse signal that becomes an active level in the precharge period Tp starting from the start point of each selection period, as shown in FIG.

次に、図7を参照して電気光学装置D2の動作を説明する。なお、ここでも第1実施形
態と同様に、図5に示される画像が表示領域Adに表示された場合を想定する。したがっ
て、制御回路30の判定回路35は、ブロックB1およびB4にデータ系の画像が表示され
ていると判定し、ブロックB2およびB3に自然画系の画像が表示されていると判定する。
Next, the operation of the electro-optical device D2 will be described with reference to FIG. Here, as in the first embodiment, it is assumed that the image shown in FIG. 5 is displayed in the display area Ad. Therefore, the determination circuit 35 of the control circuit 30 determines that the data system image is displayed in the blocks B1 and B4, and determines that the natural image system image is displayed in the blocks B2 and B3.

この場合、ブロックB1に対応するプリチャージ信号Spre1およびブロックB4に対応す
るプリチャージ信号Spre4は、データ電位Xが正極性となる選択期間(図7における左側
の選択期間)においてデータ系の画像に対応するプリチャージ電位VH2を維持し、データ
電位Xが負極性となる次の選択期間(図7における中央の選択期間)においてはプリチャ
ージ電位VL2となる。一方、ブロックB2に対応するプリチャージ信号Spre2およびブロ
ックB3に対応するプリチャージ信号Spre3は、データ電位Xが正極性となる選択期間に
おいて自然画系の画像に対応するプリチャージ電位VH1に設定され、データ電位Xが負極
性となる選択期間においてはプリチャージ電位VL1となる。したがって、プリチャージパ
ルスPGがアクティブレベルとなるプリチャージ期間Tpにおいて、ブロックB1およびB
4の各データ線14はプリチャージ電位VH2またはVL2にプリチャージされる一方、ブロ
ックB2およびB3の各データ線14はプリチャージ電位VH1またはVL1にプリチャージさ
れる。
In this case, the precharge signal Spre1 corresponding to the block B1 and the precharge signal Spre4 corresponding to the block B4 correspond to data-related images in the selection period (the selection period on the left side in FIG. 7) in which the data potential X is positive. The precharge potential VH2 is maintained and becomes the precharge potential VL2 in the next selection period (the central selection period in FIG. 7) in which the data potential X is negative. On the other hand, the precharge signal Spre2 corresponding to the block B2 and the precharge signal Spre3 corresponding to the block B3 are set to the precharge potential VH1 corresponding to the natural image image during the selection period in which the data potential X is positive. In the selection period in which the data potential X is negative, the precharge potential VL1. Therefore, in the precharge period Tp in which the precharge pulse PG is at the active level, the blocks B1 and B1
Each data line 14 of 4 is precharged to precharge potential VH2 or VL2, while each data line 14 of blocks B2 and B3 is precharged to precharge potential VH1 or VL1.

このように、本実施形態においても各ブロックBkの画像の特性に応じて当該ブロック
Bkに印加されるプリチャージ電位が選定されるから、第1実施形態と同様の効果が奏さ
れる。さらに、本実施形態においては、ブロックBkごとにプリチャージ期間Tdを設ける
必要がないから、第1実施形態にて説明したシフトレジスタ52やコントロール信号CT
Lを不要とすることができ、電気光学装置D2の構成が簡素化されるという利点がある。
As described above, also in the present embodiment, since the precharge potential applied to the block Bk is selected according to the image characteristics of each block Bk, the same effect as in the first embodiment can be obtained. Furthermore, in this embodiment, since it is not necessary to provide the precharge period Td for each block Bk, the shift register 52 and the control signal CT described in the first embodiment are used.
L can be eliminated, and there is an advantage that the configuration of the electro-optical device D2 is simplified.

<C:第3実施形態>
次に、本発明の第3実施形態に係る電気光学装置について説明する。第1実施形態にお
いては、ひとつの系統のプリチャージ信号Spreの電位が時分割にて各ブロックBkのプリ
チャージ電位となる構成を例示し、第2実施形態においては、各ブロックBkのプリチャ
ージ電位となる複数のプリチャージ信号Spre1ないしSpre4を生成する構成を例示した。
本実施形態に係る電気光学装置は、これらの形態を組み合わせた構成である。なお、本実
施形態に係る電気光学装置のうち第1実施形態または第2実施形態と同様の要素について
は共通の符号を付してその説明を適宜に省略する。
<C: Third Embodiment>
Next, an electro-optical device according to a third embodiment of the invention will be described. The first embodiment exemplifies a configuration in which the potential of the precharge signal Spre of one system becomes the precharge potential of each block Bk in a time division manner. In the second embodiment, the precharge potential of each block Bk is illustrated. A configuration for generating a plurality of precharge signals Spre1 to Spre4 is illustrated.
The electro-optical device according to this embodiment has a configuration in which these modes are combined. In the electro-optical device according to this embodiment, the same elements as those in the first embodiment or the second embodiment are denoted by the same reference numerals, and the description thereof is omitted as appropriate.

図8は、本実施形態に係る電気光学装置の構成を示すブロック図である。同図に示され
るように、この電気光学装置D3の制御回路30は、ブロックB1およびB3に対応するプ
リチャージ電位となるプリチャージ信号Spre1と、ブロックB2およびB4に対応するプリ
チャージ電位となるプリチャージ信号Spre2とを生成して各々を並列にプリチャージ信号
線61に出力する。例えばいま、図5に示されるようにブロックB1およびB4の各々にデ
ータ系の画像が表示され、ブロックB2およびB3の各々に自然画系の画像が表示される場
合を想定する。この場合、図9に示されるように、プリチャージ信号Spre1は、選択期間
(ここではデータ電位Xが正極性である選択期間)の前半であるブロック期間Tb1にお
いてブロックB1の画像に対応するプリチャージ電位VH2となり、その直後のブロック期
間Tb2においてブロックB3の画像に対応するプリチャージ電位VH1となる。同様に、プ
リチャージ信号Spre2は、ブロック期間Tb1においてブロックB2に対応するプリチャー
ジ電位VH1となり、ブロック期間Tb2においてブロックB4に対応するプリチャージ電位
VH2となる。図8に示されるように、プリチャージ回路50のうちブロックB1およびB3
に対応する各サンプリングスイッチ511のソース電極はプリチャージ信号Spre1が供給
されるプリチャージ信号線61に対して共通に接続され、ブロックB2およびB4に対応す
る各サンプリングスイッチ511のソース電極はプリチャージ信号Spre2が供給されるプ
リチャージ信号線61に対して共通に接続される。
FIG. 8 is a block diagram illustrating a configuration of the electro-optical device according to the present embodiment. As shown in the figure, the control circuit 30 of the electro-optical device D3 includes a precharge signal Spre1 that becomes a precharge potential corresponding to the blocks B1 and B3 and a precharge potential that corresponds to the blocks B2 and B4. The charge signal Spre2 is generated and output to the precharge signal line 61 in parallel. For example, as shown in FIG. 5, it is assumed that a data system image is displayed in each of the blocks B1 and B4 and a natural image system image is displayed in each of the blocks B2 and B3. In this case, as shown in FIG. 9, the precharge signal Spre1 is precharged corresponding to the image of the block B1 in the block period Tb1, which is the first half of the selection period (here, the selection period in which the data potential X is positive). It becomes the potential VH2, and in the block period Tb2 immediately after that, it becomes the precharge potential VH1 corresponding to the image of the block B3. Similarly, the precharge signal Spre2 becomes the precharge potential VH1 corresponding to the block B2 in the block period Tb1, and becomes the precharge potential VH2 corresponding to the block B4 in the block period Tb2. As shown in FIG. 8, blocks B1 and B3 in the precharge circuit 50 are shown.
Are connected in common to the precharge signal line 61 to which the precharge signal Spre1 is supplied, and the source electrodes of the sampling switches 511 corresponding to the blocks B2 and B4 are precharge signals. Commonly connected to the precharge signal line 61 to which Spre2 is supplied.

一方、プリチャージ回路50のうちブロックB1およびB2に対応する各サンプリングス
イッチ511のゲート電極には単位回路521からサンプリング信号P1が供給され、ブ
ロックB3およびB4に対応する各サンプリングスイッチ511のゲート電極には単位回路
521からサンプリング信号P2が供給される。図9に示されるように、サンプリング信
号P1はブロック期間Tb1のプリチャージ期間Tpにてアクティブレベルとなり、サンプ
リング信号P2は、ブロック期間Tb1の始点からプリチャージクロックPCKおよび反転
プリチャージクロック/PCKの半周期に相当する時間長だけ遅延したタイミングにて(
すなわちブロック期間Tb2のプリチャージ期間Tpにて)アクティブレベルとなる。なお
、ブロック期間Tb1のデータ出力期間TdにおいてはブロックB1およびB2に属する各デ
ータ線14に対して順番にデータ電位Xが印加され、ブロック期間Tb2のデータ出力期
間TdにおいてはブロックB3およびB4に属する各データ線14に対して順番にデータ電
位Xが印加される。
On the other hand, the sampling signal P1 is supplied from the unit circuit 521 to the gate electrodes of the sampling switches 511 corresponding to the blocks B1 and B2 in the precharge circuit 50, and the gate electrodes of the sampling switches 511 corresponding to the blocks B3 and B4 are supplied to the gate electrodes. The sampling signal P2 is supplied from the unit circuit 521. As shown in FIG. 9, the sampling signal P1 becomes active level during the precharge period Tp of the block period Tb1, and the sampling signal P2 is half of the precharge clock PCK and the inverted precharge clock / PCK from the start point of the block period Tb1. At the timing delayed by the length of time corresponding to the period (
That is, it becomes an active level (in the precharge period Tp of the block period Tb2). In the data output period Td of the block period Tb1, the data potential X is sequentially applied to the data lines 14 belonging to the blocks B1 and B2. In the data output period Td of the block period Tb2, the data potential X belongs to the blocks B3 and B4. A data potential X is applied to each data line 14 in order.

以上の構成のもと、ブロック期間Tb1のプリチャージ期間Tpにおいては、ブロックB
1およびB2に対応する各サンプリングスイッチ511がサンプリング信号P1によって一
斉にオン状態とされ、これらのサンプリングスイッチ511を介して、そのときのプリチ
ャージ信号Spre1およびSpre2のプリチャージ電位がブロックB1およびB2のデータ線1
4に対してそれぞれ印加される。より具体的には、このプリチャージ期間Tpにおいては
、ブロックB1の総てのデータ線14に対してプリチャージ信号Spre1のプリチャージ電
位VH2が印加され、ブロックB2の総てのデータ線14に対してプリチャージ信号Spre2
のプリチャージ電位VH1が印加される。ブロック期間Tb2のプリチャージ期間Tpにおい
ても同様の動作が繰り返されることにより、ブロックB3の各データ線14にプリチャー
ジ信号Spre1のプリチャージ電位VH1が印加されるとともに、ブロックB4の各データ線
14にプリチャージ信号Spre2のプリチャージ電位VH2が印加される。プリチャージ信号
Spre1およびSpre2の電位がデータ電位Xの極性に応じて定められる点や、各プリチャー
ジ期間Tpにおいてデータ線14に対するデータ電位Xの印加が停止される点は第1実施
形態と同様である。
With the above configuration, in the precharge period Tp of the block period Tb1, the block B
The sampling switches 511 corresponding to 1 and B2 are simultaneously turned on by the sampling signal P1, and the precharge potentials of the precharge signals Spre1 and Spre2 at that time are supplied to the blocks B1 and B2 via these sampling switches 511. Data line 1
4 respectively. More specifically, in this precharge period Tp, the precharge potential VH2 of the precharge signal Spre1 is applied to all the data lines 14 in the block B1, and all the data lines 14 in the block B2 are applied. Precharge signal Spre2
The precharge potential VH1 is applied. By repeating the same operation in the precharge period Tp of the block period Tb2, the precharge potential VH1 of the precharge signal Spre1 is applied to each data line 14 of the block B3, and to each data line 14 of the block B4. A precharge potential VH2 of the precharge signal Spre2 is applied. Similar to the first embodiment, the potentials of the precharge signals Spre1 and Spre2 are determined according to the polarity of the data potential X, and the application of the data potential X to the data line 14 is stopped in each precharge period Tp. is there.

本実施形態においても第1および第2実施形態と同様の効果が奏される。なお、本実施
形態においては、ブロックB1およびB2を含む群の各データ線14が共通のプリチャージ
期間Tpにてプリチャージされ、ブロックB3およびB4を含む群の各データ線14が共通
のプリチャージ期間Tpにてプリチャージされる構成を例示した。このように共通のプリ
チャージ期間にて同時にプリチャージされる複数のブロックからなる群が本発明にいう「
ブロック群」に相当する。
In this embodiment, the same effects as those of the first and second embodiments can be obtained. In the present embodiment, the data lines 14 of the group including the blocks B1 and B2 are precharged in a common precharge period Tp, and the data lines 14 of the group including the blocks B3 and B4 are shared. A configuration in which precharging is performed in the period Tp is illustrated. In this way, the group consisting of a plurality of blocks that are simultaneously precharged in a common precharge period is referred to as “
Corresponds to “block group”.

<D:変形例>
各実施形態には種々の変形が加えられる。具体的な変形の態様を例示すれば以下の通り
である。なお、以下の各態様を適宜に組み合わせてもよい。
<D: Modification>
Various modifications are added to each embodiment. An example of a specific modification is as follows. In addition, you may combine each following aspect suitably.

(1)各実施形態においては4n本のデータ線14が4個のブロックに区分された場合を
例示したが、ブロックBの総数や各ブロックBに属するデータ線14の本数は任意である
。したがって、第1実施形態においてひとつの選択期間に含められるブロック期間Tbの
総数や、第2実施形態において制御回路30が生成するプリチャージ信号Spreの総数、
さらに第3実施形態におけるブロック群の総数および各ブロック群に属するブロックBの
総数も任意に変更される。また、各ブロックBに属するデータ線14の本数は互いに相違
していてもよい。さらに、各実施形態においては互いに隣接するn本のデータ線14をブ
ロックBとした場合を想定したが、ひとつのブロックBに属する各データ線が列方向に分
散して配置された構成も採用される。
(1) In each embodiment, the case where the 4n data lines 14 are divided into four blocks is illustrated, but the total number of blocks B and the number of data lines 14 belonging to each block B are arbitrary. Therefore, the total number of block periods Tb included in one selection period in the first embodiment, the total number of precharge signals Spre generated by the control circuit 30 in the second embodiment,
Furthermore, the total number of block groups and the total number of blocks B belonging to each block group in the third embodiment are arbitrarily changed. Further, the number of data lines 14 belonging to each block B may be different from each other. Further, in each embodiment, it is assumed that n data lines 14 adjacent to each other are a block B. However, a configuration in which data lines belonging to one block B are distributed in the column direction is also employed. The

(2)各実施形態においては、データ線駆動回路40とは別個に配置されたプリチャージ
回路50によって各データ線14をプリチャージする構成を例示したが、データ線駆動回
路40が画像信号Vidに基づいて各データ線14のプリチャージ(いわゆるビデオプリチ
ャージ)を実行する構成としてもよい。図10は、本変形例に係る電気光学装置の構成を
示すブロック図である。同図に示されるように、この電気光学装置D4は、第1ないし第
3実施形態に示したプリチャージ回路50を備えていない。その代わりに、データ線駆動
回路40は、各々がサンプリングスイッチ411に対応する合計4n個のOR回路44を
有する。各OR回路44の出力端はこれに対応するサンプリングスイッチ411のゲート
電極に接続される。一方、制御回路30は、4系統のプリチャージパルスPG1ないしP
G4を並列に出力する。これらのプリチャージパルスPG1ないしPG4は、選択期間を4
等分したブロック期間Tb1ないしTb4の最初に位置するプリチャージ期間Tpごとに順
番にアクティブレベルとなる信号(したがってこれらの波形は図4に示したサンプリング
信号P1ないしP4と同様となる)である。各ブロックBkに対応するn個のOR回路44
の一方の入力端は、そのブロックBkに対応するプリチャージパルスPGkが供給される信
号線67に対して共通に接続される。また、各OR回路44の他方の入力端は、これに対
応する単位回路421の出力端に接続される。
(2) In each embodiment, the configuration in which each data line 14 is precharged by the precharge circuit 50 arranged separately from the data line drive circuit 40 is illustrated. However, the data line drive circuit 40 uses the image signal Vid as the image signal Vid. Based on this, it may be configured to execute precharge (so-called video precharge) of each data line 14. FIG. 10 is a block diagram illustrating a configuration of an electro-optical device according to this modification. As shown in the figure, the electro-optical device D4 does not include the precharge circuit 50 shown in the first to third embodiments. Instead, the data line driving circuit 40 has a total of 4n OR circuits 44 each corresponding to the sampling switch 411. The output terminal of each OR circuit 44 is connected to the gate electrode of the sampling switch 411 corresponding thereto. On the other hand, the control circuit 30 has four precharge pulses PG1 to PG.
G4 is output in parallel. These precharge pulses PG1 to PG4 have a selection period of 4
This signal is an active level in turn for each precharge period Tp located at the beginning of the equally divided block periods Tb1 to Tb4 (thus, these waveforms are similar to the sampling signals P1 to P4 shown in FIG. 4). N OR circuits 44 corresponding to each block Bk
Is connected in common to a signal line 67 to which a precharge pulse PGk corresponding to the block Bk is supplied. The other input terminal of each OR circuit 44 is connected to the output terminal of the corresponding unit circuit 421.

一方、制御回路30から出力される画像信号Vidは、データ出力期間Tdにおいてデー
タ電位Xとなる点で各実施形態と共通するが、各ブロック期間Tbkのプリチャージ期間
TpにおいてブロックBkのプリチャージ電位となる点で各実施形態の画像信号Vidとは相
違している。例えば、画像信号Vidは、ブロック期間Tb1のプリチャージ期間Tp(すな
わちプリチャージパルスPG1がアクティブレベルとなる期間)にてブロックB1の各デー
タ線14に印加されるべきプリチャージ電位(例えばデータ電位Xが正極性である選択期
間にて図5の画像を表示する場合にはプリチャージ電位VH2)となる。この構成のもと、
各ブロック期間Tbkのプリチャージ期間TpにてプリチャージパルスPGkがアクティブ
レベルとなってブロックBkに対応するn個のサンプリングスイッチ411が一斉にオン
状態になると、その時点における画像信号Vidの電位(すなわちプリチャージ電位)が当
該ブロックBkに属する総てのデータ線14に対して印加される。この構成によっても、
各実施形態と同様の効果が奏される。なお、ここでは第1実施形態に係る電気光学装置D
1を変形した態様を例示したが、第2実施形態の電気光学装置D2は第3実施形態の電気光
学装置D3にも同様の変形が施される。
On the other hand, the image signal Vid output from the control circuit 30 is common to each embodiment in that it is at the data potential X in the data output period Td, but the precharge potential of the block Bk in the precharge period Tp of each block period Tbk. This is different from the image signal Vid of each embodiment. For example, the image signal Vid is a precharge potential (for example, data potential X) to be applied to each data line 14 of the block B1 in the precharge period Tp of the block period Tb1 (that is, the period in which the precharge pulse PG1 is at the active level). When the image of FIG. 5 is displayed in the selection period in which is positive, the precharge potential VH2). Under this configuration,
When the precharge pulse PGk becomes an active level in the precharge period Tp of each block period Tbk and the n sampling switches 411 corresponding to the block Bk are turned on at the same time, the potential of the image signal Vid at that time (that is, (Precharge potential) is applied to all the data lines 14 belonging to the block Bk. Even with this configuration,
The same effect as each embodiment is produced. Here, the electro-optical device D according to the first embodiment
Although the mode in which 1 is modified is illustrated, the electro-optical device D2 of the second embodiment is similarly modified to the electro-optical device D3 of the third embodiment.

(3)画素Pの構成は図2に示したものに限られない。例えば、三端子型スイッチング素
子たるTFT素子に代えて、二端子型スイッチング素子たるTFD(Thin Film Diode)
を各画素Pのスイッチング素子として採用してもよい。
(3) The configuration of the pixel P is not limited to that shown in FIG. For example, instead of a TFT element as a three-terminal switching element, a TFD (Thin Film Diode) as a two-terminal switching element
May be adopted as the switching element of each pixel P.

(4)第2実施形態においては、走査線12が選択されてスイッチング素子73がオン状
態となった期間にて各データ線14にプリチャージ電位が印加される構成を例示したが、
各選択期間の間隙の期間(すなわち走査信号Yiが非アクティブレベルを維持する水平帰
線期間)にて各データ線14にプリチャージ電位を印加する構成としてもよい。この場合
には、プリチャージ電位が印加されるときにスイッチング素子73はオフ状態となってい
るため画素容量71にプリチャージ電位は書き込まれない。したがって、画面のちらつき
(フリッカ)を有効に抑制できるという利点がある。
(4) In the second embodiment, the configuration in which the precharge potential is applied to each data line 14 in the period in which the scanning line 12 is selected and the switching element 73 is turned on is exemplified.
A configuration in which a precharge potential is applied to each data line 14 in a gap period of each selection period (that is, a horizontal blanking period in which the scanning signal Yi maintains an inactive level) may be employed. In this case, since the switching element 73 is turned off when the precharge potential is applied, the precharge potential is not written in the pixel capacitor 71. Therefore, there is an advantage that flickering of the screen can be effectively suppressed.

(5)各実施形態においては電圧出力回路31とフレームメモリ33と判定回路35とが
制御回路30に含められた構成を例示したが、これらの回路が制御回路30とは別個の回
路とされた構成や、他の回路(例えば走査線駆動回路20やデータ線駆動回路40やプリ
チャージ回路50)と一体をなす構成も採用される。
(5) In each embodiment, the configuration in which the voltage output circuit 31, the frame memory 33, and the determination circuit 35 are included in the control circuit 30 is illustrated, but these circuits are separate circuits from the control circuit 30. A configuration and a configuration integrated with other circuits (for example, the scanning line driving circuit 20, the data line driving circuit 40, and the precharge circuit 50) are also employed.

(6)各実施形態においては画像データDに対する演算処理によって画像の特性が判定さ
れる構成を例示したが、画像の特性を判定するための方法は任意である。例えば、利用者
が入力装置(図示略)を操作することによって各ブロックBkの特性(例えば自然画系の
画像であるかデータ系の画像であるか)を入力すると、この入力に基づいて判定回路35
が画像の特性を判定するといった構成も採用される。
(6) In each embodiment, the configuration in which the characteristics of the image are determined by the arithmetic processing on the image data D is exemplified, but the method for determining the characteristics of the image is arbitrary. For example, when the user operates the input device (not shown) to input the characteristics of each block Bk (for example, whether the image is a natural image or a data image), the determination circuit is based on this input. 35
A configuration in which the image characteristics are determined is also employed.

(7)以上においては電気光学物質として液晶712を利用した電気光学装置D1ないし
D4を例示したが、液晶以外の電気光学物質を用いた装置にも本発明は適用される。例え
ば、有機ELや発光ポリマーなどのOLED(Organic Light Emitting Diode)素子を電
気光学物質として用いた表示装置や、着色された液体と当該液体に分散された白色の粒子
とを含むマイクロカプセルを電気光学物質として用いた電気泳動表示装置、極性が相違す
る領域ごとに異なる色に塗り分けられたツイストボールを電気光学物質として用いたツイ
ストボールディスプレイ、黒色トナーを電気光学物質として用いたトナーディスプレイ、
あるいはヘリウムやネオンなどの高圧ガスを電気光学物質として用いたプラズマディスプ
レイパネルなど各種の電気光学装置に対しても各実施形態と同様に本発明が適用される。
(7) In the above, the electro-optical devices D1 to D4 using the liquid crystal 712 as the electro-optical material have been exemplified. However, the present invention is also applicable to devices using an electro-optical material other than the liquid crystal. For example, a display device using an OLED (Organic Light Emitting Diode) element such as an organic EL or a light-emitting polymer as an electro-optical material, or a microcapsule containing a colored liquid and white particles dispersed in the liquid is electro-optical. An electrophoretic display device used as a material, a twist ball display using a twist ball painted differently for each region of different polarity as an electro-optical material, a toner display using black toner as an electro-optical material,
Alternatively, the present invention is applied to various electro-optical devices such as a plasma display panel using a high-pressure gas such as helium or neon as an electro-optical material as in the embodiments.

<E:電子機器>
次に、本発明に係る電子機器の例として、電気光学装置D1ないしD4をライトバルブと
して利用した投射型表示装置(プロジェクタ)の構成を説明する。図11は、この投射型
表示装置の構成を示す平面図である。この図に示されるように、投射型表示装置2100
の内部には、ハロゲンランプ等の白色光源からなるランプユニット2102が設けられて
いる。このランプユニット2102から射出された投射光は、内部に配置された3枚のミ
ラー2106および2枚のダイクロイックミラー2108によってR(赤)、G(緑)、
B(青)の3原色に分離されて、各原色に対応するライトバルブ100R、100Gおよ
び100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると、光路
が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123および
出射レンズ2124からなるリレーレンズ系2121を介して導かれる。
<E: Electronic equipment>
Next, as an example of the electronic apparatus according to the invention, the configuration of a projection display device (projector) that uses the electro-optical devices D1 to D4 as light valves will be described. FIG. 11 is a plan view showing the configuration of the projection display device. As shown in this figure, the projection display device 2100
Is provided with a lamp unit 2102 made of a white light source such as a halogen lamp. The projection light emitted from the lamp unit 2102 is R (red), G (green), and two dichroic mirrors 2108 disposed inside.
The three primary colors B (blue) are separated and guided to the light valves 100R, 100G, and 100B corresponding to the primary colors, respectively. Note that B light has a longer optical path than other R and G colors, and therefore, in order to prevent the loss, B light passes through a relay lens system 2121 including an incident lens 2122, a relay lens 2123, and an exit lens 2124. Led.

ここで、ライトバルブ100R、100Gおよび100Bの構成は、電気光学装置D1
ないしD4の何れかと同様の構成であり、処理回路(図示省略)から供給されるR、G、
Bの各色に対応する画像データDによってそれぞれ駆動されるものである。ライトバルブ
100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズ
ム2112に3方向から入射する。そして、このダイクロイックプリズム2112におい
て、R色およびB色の光は90度に屈折する一方、G色の光は直進する。したがって、各
色の画像が合成された後、スクリーン2120には、投射レンズ2114によってカラー
画像が投射されることとなる。
Here, the configuration of the light valves 100R, 100G and 100B is the same as that of the electro-optical device D1.
Thru | or D4, it is the structure similar to either, and R, G, supplied from a processing circuit (illustration omitted)
It is driven by image data D corresponding to each color of B. The lights modulated by the light valves 100R, 100G, and 100B are incident on the dichroic prism 2112 from three directions. In the dichroic prism 2112, the R and B light beams are refracted at 90 degrees, while the G light beam travels straight. Therefore, after the images of the respective colors are combined, a color image is projected onto the screen 2120 by the projection lens 2114.

なお、ライトバルブ100R、100Gおよび100Bには、ダイクロイックミラー2
108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設
ける必要はない。また、ライトバルブ100R、100Bの透過像は、ダイクロイックプ
リズム2112により反射した後に投射されるのに対し、ライトバルブ100Gの透過像
はそのまま投射されるので、ライトバルブ100R、100Bによる水平走査方向は、ラ
イトバルブ100Gによる水平走査方向と逆向きにして、左右反転像を表示させる構成と
なっている。
The light valves 100R, 100G, and 100B include a dichroic mirror 2
Since light corresponding to the primary colors of R, G, and B is incident by 108, there is no need to provide a color filter. In addition, the transmission images of the light valves 100R and 100B are projected after being reflected by the dichroic prism 2112, whereas the transmission image of the light valve 100G is projected as it is, so the horizontal scanning direction by the light valves 100R and 100B is The left-right reversed image is displayed in the direction opposite to the horizontal scanning direction by the light valve 100G.

また、本発明に係る電気光学装置が利用され得る電子機器としては、図11に示した投
射型表示装置のほかにも、携帯電話機、可搬型のパーソナルコンピュータ、デジタルビデ
オカメラ、液晶テレビ、ビューファインダ型(またはモニタ直視型)のビデオレコーダ、
カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステー
ション、テレビ電話、POS端末、タッチパネルを備えた機器等などが挙げられる。
In addition to the projection display device shown in FIG. 11, the electronic apparatus in which the electro-optical device according to the invention can be used includes a mobile phone, a portable personal computer, a digital video camera, a liquid crystal television, a viewfinder. Type (or monitor direct view) video recorder,
Car navigation devices, pagers, electronic notebooks, calculators, word processors, workstations, videophones, POS terminals, devices equipped with touch panels, and the like.

本発明の第1実施形態に係る電気光学装置の構成を示すブロック図である。1 is a block diagram illustrating a configuration of an electro-optical device according to a first embodiment of the invention. FIG. 各画素の構成を示す回路図である。It is a circuit diagram which shows the structure of each pixel. データ電位と各プリチャージ電位との関係を示す図である。It is a figure which shows the relationship between a data potential and each precharge potential. 第1実施形態に係る電気光学装置の動作を示すタイミングチャートである。6 is a timing chart illustrating an operation of the electro-optical device according to the first embodiment. 表示領域に表示される画像と各ブロックとの関係を例示する図である。It is a figure which illustrates the relationship between the image displayed on a display area, and each block. 本発明の第2実施形態に係る電気光学装置の構成を示すブロック図である。FIG. 6 is a block diagram illustrating a configuration of an electro-optical device according to a second embodiment of the invention. 第2実施形態に係る電気光学装置の動作を示すタイミングチャートである。12 is a timing chart illustrating an operation of the electro-optical device according to the second embodiment. 本発明の第3実施形態に係る電気光学装置の構成を示すブロック図である。FIG. 10 is a block diagram illustrating a configuration of an electro-optical device according to a third embodiment of the invention. 第3実施形態に係る電気光学装置の動作を示すタイミングチャートである。12 is a timing chart illustrating an operation of the electro-optical device according to the third embodiment. 変形例に係る電気光学装置の構成を示すブロック図である。FIG. 10 is a block diagram illustrating a configuration of an electro-optical device according to a modification. 本発明に係る電子機器の一例である投射型表示装置の構成を示す図である。It is a figure which shows the structure of the projection type display apparatus which is an example of the electronic device which concerns on this invention.

符号の説明Explanation of symbols

D1,D2,D3,D4……電気光学装置、Ad……表示領域、P……画素、12……走査線
、14……データ線、20……走査線駆動回路、30……制御回路、31……電圧出力回
路、33……フレームメモリ、35……判定回路、40……データ線駆動回路、50……
プリチャージ回路、411,511……サンプリングスイッチ、Bk(B1,B2,B3,B
4)……ブロック、Tbk(Tb1,Tb2,Tb3,Tb4)……ブロック期間、Tp……プ
リチャージ期間、Td……データ出力期間。
D1, D2, D3, D4: electro-optical device, Ad: display area, P: pixel, 12: scanning line, 14: data line, 20: scanning line drive circuit, 30: control circuit, 31 ... Voltage output circuit, 33 ... Frame memory, 35 ... Determination circuit, 40 ... Data line drive circuit, 50 ...
Precharge circuit, 411, 511... Sampling switch, Bk (B1, B2, B3, B
4)... Block, Tbk (Tb1, Tb2, Tb3, Tb4)... Block period, Tp... Precharge period, Td.

Claims (12)

複数の走査線と複数のデータ線との各交差に対応して画素が配置された表示領域を備えた電気光学装置の駆動回路であって、
前記複数の走査線の各々を選択期間ごとに順次に選択する走査線駆動回路と、
ひとつの選択期間に含まれるデータ出力期間において、前記複数のデータ線の各々に対し、当該データ線と前記走査線駆動回路が選択した走査線との交差に対応する画素の階調に応じたデータ電位を供給するデータ線駆動回路と、
前記表示領域を複数のブロックに区分して、前記ブロックに表示される画像が広い範囲の画素にわたって同じ階調が連続する画像か否かを、前記ブロックごとに判定する判定回路と、
前記判定結果に基づいて、前記複数のブロックのそれぞれに対応したプリチャージ電位を前記ブロックに属するデータ線に出力するプリチャージ電圧出力回路とを具備する
ことを特徴とする電気光学装置の駆動回路。
A drive circuit for an electro-optical device having a display area in which pixels are arranged corresponding to each intersection of a plurality of scanning lines and a plurality of data lines,
A scanning line driving circuit for sequentially selecting each of the plurality of scanning lines for each selection period;
In a data output period included in one selection period, for each of the plurality of data lines, data corresponding to the gradation of the pixel corresponding to the intersection of the data line and the scanning line selected by the scanning line driving circuit A data line driving circuit for supplying a potential;
A determination circuit that divides the display area into a plurality of blocks and determines whether the image displayed in the block is an image in which the same gradation is continuous over a wide range of pixels, for each block;
A drive circuit for an electro-optical device, comprising: a precharge voltage output circuit that outputs a precharge potential corresponding to each of the plurality of blocks to a data line belonging to the block based on the determination result.
前記判定回路は、隣接する画素の階調の相違を判定し、広い範囲の画素にわたって同じ階調が連続する場合にはデータ系の画像と判定し、他方の場合は、自然画系の画像と判定する
ことを特徴とする請求項1に記載の電気光学装置の駆動回路。
The determination circuit determines a difference in gradation between adjacent pixels. If the same gradation continues over a wide range of pixels, the determination circuit determines that the image is a data image, and in the other case, the image is a natural image image. The drive circuit of the electro-optical device according to claim 1, wherein the determination is performed.
複数の走査線と複数のデータ線との各交差に対応して画素が配置された表示領域を備えた電気光学装置の駆動回路であって、
前記複数の走査線の各々を選択期間ごとに順次に選択する走査線駆動回路と、
ひとつの選択期間に含まれるデータ出力期間において、前記複数のデータ線の各々に対し、当該データ線と前記走査線駆動回路が選択した走査線との交差に対応する画素の階調に応じたデータ電位を供給するデータ線駆動回路と、
前記表示領域を複数のブロックに区分して、前記ブロックに表示される画像が動画像か否かを、前記ブロックごとに判定する判定回路と、
前記判定結果に基づいて、前記複数のブロックのそれぞれに対応したプリチャージ電位を前記ブロックに属するデータ線に出力するプリチャージ電圧出力回路とを具備する
ことを特徴とする電気光学装置の駆動回路。
A drive circuit for an electro-optical device having a display area in which pixels are arranged corresponding to each intersection of a plurality of scanning lines and a plurality of data lines,
A scanning line driving circuit for sequentially selecting each of the plurality of scanning lines for each selection period;
In a data output period included in one selection period, for each of the plurality of data lines, data corresponding to the gradation of the pixel corresponding to the intersection of the data line and the scanning line selected by the scanning line driving circuit A data line driving circuit for supplying a potential;
A determination circuit that divides the display area into a plurality of blocks and determines whether or not an image displayed in the block is a moving image, for each block;
A drive circuit for an electro-optical device, comprising: a precharge voltage output circuit that outputs a precharge potential corresponding to each of the plurality of blocks to a data line belonging to the block based on the determination result.
前記判定回路は、画素の階調の経時的な変化を判定する
ことを特徴とする請求項3に記載の電気光学装置の駆動回路。
The drive circuit of the electro-optical device according to claim 3, wherein the determination circuit determines a change with time in gradation of a pixel.
前記プリチャージ電圧出力回路は、
前記データ出力期間の直前のプリチャージ期間において、前記ブロックに属するデータ線に対し、前記プリチャージ電位を供給する
ことを特徴とする請求項1から請求項3のいずれかに記載の電気光学装置の駆動回路。
The precharge voltage output circuit includes:
In the precharge period immediately preceding the data output period, to the data line belonging to the block, the electro-optic according to any one of claims 1 or et請 Motomeko 3, characterized in that for supplying the precharge potential Device drive circuit.
前記プリチャージ電圧出力回路は、
前記プリチャージ期間において、前記複数のブロックを順次選択して、選択したブロックに属するデータ線に前記ブロックに対応するプリチャージ電位を出力する
ことを特徴とする請求項5に記載の電気光学装置の駆動回路。
The precharge voltage output circuit includes:
6. The electro-optical device according to claim 5, wherein, in the precharge period, the plurality of blocks are sequentially selected, and a precharge potential corresponding to the block is output to a data line belonging to the selected block. Driving circuit.
前記プリチャージ電圧出力回路は、
前記プリチャージ期間において、前記複数のブロックに属するデータ線に全て選択して、前記ブロックに対応するプリチャージ電位を前記複数のブロックごとに出力する
ことを特徴とする請求項5に記載の電気光学装置の駆動回路。
The precharge voltage output circuit includes:
6. The electro-optic according to claim 5, wherein, in the precharge period, all data lines belonging to the plurality of blocks are selected and a precharge potential corresponding to the block is output for each of the plurality of blocks. Device drive circuit.
複数の走査線と複数のデータ線との各交差に対応して画素が配置された表示領域を備えた電気光学装置であって、
前記複数の走査線の各々を選択期間ごとに順次に選択する走査線駆動回路と、
ひとつの選択期間に含まれるデータ出力期間において、前記複数のデータ線の各々に対し、当該データ線と前記走査線駆動回路が選択した走査線との交差に対応する画素の階調に応じたデータ電位を供給するデータ線駆動回路と、
前記表示領域を複数のブロックに区分して、前記ブロックに表示される画像が広い範囲の画素にわたって同じ階調が連続する画像か否かを、前記ブロックごとに判定する判定回路と、
前記判定結果に基づいて、前記複数のブロックのそれぞれに対応したプリチャージ電位を前記ブロックに属するデータ線に出力するプリチャージ電圧出力回路とを具備する
ことを特徴とする電気光学装置。
An electro-optical device including a display area in which pixels are arranged corresponding to each intersection of a plurality of scanning lines and a plurality of data lines,
A scanning line driving circuit for sequentially selecting each of the plurality of scanning lines for each selection period;
In a data output period included in one selection period, for each of the plurality of data lines, data corresponding to the gradation of the pixel corresponding to the intersection of the data line and the scanning line selected by the scanning line driving circuit A data line driving circuit for supplying a potential;
A determination circuit that divides the display area into a plurality of blocks and determines whether the image displayed in the block is an image in which the same gradation is continuous over a wide range of pixels, for each block;
An electro-optical device comprising: a precharge voltage output circuit that outputs a precharge potential corresponding to each of the plurality of blocks to a data line belonging to the block based on the determination result.
複数の走査線と複数のデータ線との各交差に対応して画素が配置された表示領域を備えた電気光学装置であって、
前記複数の走査線の各々を選択期間ごとに順次に選択する走査線駆動回路と、
ひとつの選択期間に含まれるデータ出力期間において、前記複数のデータ線の各々に対し、当該データ線と前記走査線駆動回路が選択した走査線との交差に対応する画素の階調に応じたデータ電位を供給するデータ線駆動回路と、
前記表示領域を複数のブロックに区分して、前記ブロックに表示される画像が動画像か否かを、前記ブロックごとに判定する判定回路と、
前記判定結果に基づいて、前記複数のブロックのそれぞれに対応したプリチャージ電位を前記ブロックに属するデータ線に出力するプリチャージ電圧出力回路とを具備する
ことを特徴とする電気光学装置。
An electro-optical device including a display area in which pixels are arranged corresponding to each intersection of a plurality of scanning lines and a plurality of data lines,
A scanning line driving circuit for sequentially selecting each of the plurality of scanning lines for each selection period;
In a data output period included in one selection period, for each of the plurality of data lines, data corresponding to the gradation of the pixel corresponding to the intersection of the data line and the scanning line selected by the scanning line driving circuit A data line driving circuit for supplying a potential;
A determination circuit that divides the display area into a plurality of blocks and determines whether or not an image displayed in the block is a moving image, for each block;
An electro-optical device comprising: a precharge voltage output circuit that outputs a precharge potential corresponding to each of the plurality of blocks to a data line belonging to the block based on the determination result.
請求項8または請求項9に記載の電気光学装置を具備する電子機器。   An electronic apparatus comprising the electro-optical device according to claim 8. 複数の走査線と複数のデータ線との各交差に対応して画素が配置された表示領域を備えた電気光学装置の駆動方法であって、
前記複数の走査線の各々を選択期間ごとに順次に選択するステップと、
ひとつの選択期間に含まれるデータ出力期間において、前記複数のデータ線の各々に対し、当該データ線と前記走査線駆動回路が選択した走査線との交差に対応する画素の階調に応じたデータ電位を供給するステップと、
前記表示領域を複数のブロックに区分して、前記ブロックに表示される画像が広い範囲の画素にわたって同じ階調が連続する画像か否かを、前記ブロックごとに判定するステップと、
前記判定結果に基づいて、前記複数のブロックのそれぞれに対応したプリチャージ電位を前記ブロックに属するデータ線に出力するステップとを具備する
ことを特徴とする電気光学装置の駆動方法。
A driving method of an electro-optical device including a display area in which pixels are arranged corresponding to each intersection of a plurality of scanning lines and a plurality of data lines,
Sequentially selecting each of the plurality of scan lines for each selection period;
In a data output period included in one selection period, for each of the plurality of data lines, data corresponding to the gradation of the pixel corresponding to the intersection of the data line and the scanning line selected by the scanning line driving circuit Supplying a potential;
Dividing the display area into a plurality of blocks, and determining for each block whether or not the image displayed in the block is an image in which the same gradation is continuous over a wide range of pixels;
And a step of outputting a precharge potential corresponding to each of the plurality of blocks to a data line belonging to the block based on the determination result.
複数の走査線と複数のデータ線との各交差に対応して画素が配置された表示領域を備えた電気光学装置の駆動方法であって、
前記複数の走査線の各々を選択期間ごとに順次に選択するステップと、
ひとつの選択期間に含まれるデータ出力期間において、前記複数のデータ線の各々に対し、当該データ線と前記走査線駆動回路が選択した走査線との交差に対応する画素の階調に応じたデータ電位を供給するステップと、
前記表示領域を複数のブロックに区分して、前記ブロックに表示される画像が動画像か否かを、前記ブロックごとに判定するステップと、
前記判定結果に基づいて、前記複数のブロックのそれぞれに対応したプリチャージ電位を前記ブロックに属するデータ線に出力するステップとを具備する
ことを特徴とする電気光学装置。
A driving method of an electro-optical device including a display area in which pixels are arranged corresponding to each intersection of a plurality of scanning lines and a plurality of data lines,
Sequentially selecting each of the plurality of scan lines for each selection period;
In a data output period included in one selection period, for each of the plurality of data lines, data corresponding to the gradation of the pixel corresponding to the intersection of the data line and the scanning line selected by the scanning line driving circuit Supplying a potential;
Dividing the display area into a plurality of blocks, and determining for each block whether or not an image displayed in the block is a moving image;
And outputting a precharge potential corresponding to each of the plurality of blocks to a data line belonging to the block based on the determination result.
JP2004321615A 2004-11-05 2004-11-05 Electro-optical device, driving circuit thereof, driving method, and electronic apparatus Expired - Fee Related JP4501637B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004321615A JP4501637B2 (en) 2004-11-05 2004-11-05 Electro-optical device, driving circuit thereof, driving method, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004321615A JP4501637B2 (en) 2004-11-05 2004-11-05 Electro-optical device, driving circuit thereof, driving method, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2006133446A JP2006133446A (en) 2006-05-25
JP4501637B2 true JP4501637B2 (en) 2010-07-14

Family

ID=36727057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004321615A Expired - Fee Related JP4501637B2 (en) 2004-11-05 2004-11-05 Electro-optical device, driving circuit thereof, driving method, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP4501637B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5151547B2 (en) * 2008-02-27 2013-02-27 セイコーエプソン株式会社 Image rewriting control device and information display device
JP6721313B2 (en) * 2015-10-19 2020-07-15 ラピスセミコンダクタ株式会社 Display driver

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004029755A (en) * 2002-04-26 2004-01-29 Toshiba Matsushita Display Technology Co Ltd Electroluminescence display device
JP2004191544A (en) * 2002-12-10 2004-07-08 Seiko Epson Corp Electro-optical device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07110669A (en) * 1993-10-13 1995-04-25 Toshiba Corp Liquid crystal display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004029755A (en) * 2002-04-26 2004-01-29 Toshiba Matsushita Display Technology Co Ltd Electroluminescence display device
JP2004191544A (en) * 2002-12-10 2004-07-08 Seiko Epson Corp Electro-optical device

Also Published As

Publication number Publication date
JP2006133446A (en) 2006-05-25

Similar Documents

Publication Publication Date Title
KR100684097B1 (en) Electro-optical device and electronic apparatus
US20060087488A1 (en) Electro-optical device, circuit for driving electro-optical device, method of driving electro-optical device, and electronic apparatus
US20070075960A1 (en) Electro-optical device, driving method therefor, and electronic apparatus
JPWO2005076256A1 (en) Electro-optical device, driving method of electro-optical device, driving circuit, and electronic apparatus
KR100653594B1 (en) Electro-optical device, precharge method thereof, image processing circuit, and electronic apparatus
JP2007232869A (en) Electrooptical device, its driving method, driving circuit, and electronic apparatus
JP2010191038A (en) Driving method for liquid crystal display, the liquid crystal display, and electronic device
JP2013190509A (en) Output control circuit, scan line drive circuit of electro-optical device, electro-optical device and electronic apparatus
KR20070112034A (en) Electro-optical device method for driving the same, and electronic apparatus
JP2008242160A (en) Electro-optical device, driving method thereof, and electronic apparatus
JP2006023757A (en) Method and circuit for driving electrophoretic display, electrophoretic display and electronic appliance
JP2009104215A (en) Method and circuit for driving electrophoretic display, electrophoretic display and electronic equipment
JP2005148304A (en) Method for driving electrooptical device, electrooptical device, and electronic equipment
JP2005242313A (en) Electro-optical device, driving circuit of electro-optical device,driving method of electro-optical device, and electronic apparatus
JP4645494B2 (en) ELECTRO-OPTICAL DEVICE, DRIVE CIRCUIT THEREOF, AND ELECTRONIC DEVICE
JP5370021B2 (en) Liquid crystal display device, driving method, and electronic apparatus
JP2008216425A (en) Electrooptical device, driving method, and electronic equipment
JP2001100707A (en) Driving method of electrooptical device, driving circuit, electrooptical device and electronic equipment
JP4501637B2 (en) Electro-optical device, driving circuit thereof, driving method, and electronic apparatus
JP4645493B2 (en) ELECTRO-OPTICAL DEVICE, DRIVE CIRCUIT THEREOF, AND ELECTRONIC DEVICE
JP6357789B2 (en) Electro-optical device and driving method of electro-optical device
JP2006195387A (en) Electro-optical device and electronic equipment
JP2006162872A (en) Image signal supply method, image signal supply circuit, electrooptical apparatus and electronic device
JP2007010946A (en) Optoelectronic device, driving method, and electronic apparatus
JP2013156645A (en) Electro-optic device, controller of electro-optic device, and electronic equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060623

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100412

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees