KR100528351B1 - Driving method and panel structure of Liquid Crystal Display - Google Patents
Driving method and panel structure of Liquid Crystal Display Download PDFInfo
- Publication number
- KR100528351B1 KR100528351B1 KR10-2002-0076165A KR20020076165A KR100528351B1 KR 100528351 B1 KR100528351 B1 KR 100528351B1 KR 20020076165 A KR20020076165 A KR 20020076165A KR 100528351 B1 KR100528351 B1 KR 100528351B1
- Authority
- KR
- South Korea
- Prior art keywords
- data line
- signal voltage
- image signal
- block
- data
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 N×M개의 데이터 라인이 N개의 데이터 라인씩 M개의 블록으로 분할되어 있고, 상기 M개의 데이터 라인 블록에 블록 단위로 순차적으로 영상신호 전압을 인가하는 영상신호 전압 공급원을 포함하는 데이터 드라이버를 구비하는 패널 블록 액정표시장치에 있어서, 상기 영상신호 전압 공급원은 상기 각 데이터 라인 블록의 N개의 데이터 라인마다 영상신호 전압을 인가하기 위한 N개의 출력채널 이외에 하나 이상의 보상 출력채널을 추가로 포함하되, 상기 추가로 포함된 보상 출력채널은 스위치를 통하여 상기 각 데이터 라인 블록의 경계에 존재하는 데이터 라인에 연결되는 것을 특징으로 하는 액정표시장치 및 그 구동방법에 관한 것이다.According to an embodiment of the present invention, a data driver includes an N × M data line divided into M blocks of N data lines, and an image signal voltage supply source for sequentially applying an image signal voltage to each of the M data line blocks in block units. A panel block liquid crystal display device comprising: the image signal voltage source further comprises one or more compensation output channels in addition to the N output channels for applying the image signal voltage for each of the N data lines of each data line block. The compensation output channel further includes a liquid crystal display and a driving method thereof, which are connected to data lines existing at boundaries of the respective data line blocks through switches.
본 발명에 따른 액정표시장치 및 그 구동방법에 따르면, 블록 어드레스 구동시 문제되었던 각 블록 경계에서의 각 영상 신호의 상호 간섭에 의한 영상신호의 변화를 방지할 수 있다. 따라서, 픽셀 간의 간격을 좁게 제작할 수 있기 때문에 픽셀 밀도를 높일 수 있고, 픽셀의 개구율 및 표현할 수 있는 계조도 향상된다. 따라서, 소면적으로 높은 계조를 표현할 수 있고, 고밀도의 픽셀 밀도를 갖는 패널을 구현할 수 있다.According to the liquid crystal display and the driving method thereof according to the present invention, it is possible to prevent a change in the video signal due to mutual interference of each video signal at each block boundary, which is a problem when driving the block address. Therefore, since the spacing between pixels can be made narrow, the pixel density can be increased, and the aperture ratio of the pixel and the gray level that can be expressed are also improved. Therefore, a high gray scale can be expressed with a small area, and a panel having a high pixel density can be realized.
Description
본 발명은 N×M개의 데이터 라인이 N개의 데이터 라인씩 M개의 블록으로 분할되어 있고, 상기 M개의 데이터 라인 블록에 블록 단위로 순차적으로 영상신호 전압을 인가하는 영상신호 전압 공급원을 포함하는 데이터 드라이버를 구비하는 패널 블록 액정표시장치에 있어서, 상기 영상신호 전압 공급원은 상기 각 데이터 라인 블록의 N개의 데이터 라인마다 영상신호 전압을 인가하기 위한 N개의 출력채널 이외에 하나 이상의 보상 출력채널을 추가로 포함하되, 상기 추가로 포함된 보상 출력채널은 스위치를 통하여 상기 각 데이터 라인 블록의 경계에 존재하는 데이터 라인에 연결되는 것을 특징으로 하는 액정표시장치 및 그 구동방법에 관한 것이다.According to an embodiment of the present invention, a data driver includes an N × M data line divided into M blocks of N data lines, and an image signal voltage supply source for sequentially applying an image signal voltage to each of the M data line blocks in block units. A panel block liquid crystal display device comprising: the image signal voltage source further comprises one or more compensation output channels in addition to the N output channels for applying the image signal voltage for each of the N data lines of each data line block. The compensation output channel further includes a liquid crystal display and a driving method thereof, which are connected to data lines existing at boundaries of the respective data line blocks through switches.
문자, 기호 또는 그래픽을 디스플레이하기 위한 평판 디스플레이 장치 중 하나인 액정표시장치(LCD, Liquid Crystal Display)는 전기장에 의하여 분자배열이 변화하는 액정의 광학적 성질을 이용하여 액정기술과 반도체 기술을 융합한 표시장치이다. 박막트랜지스터(TFT, Thin Film Transistor) 액정표시장치는 내부의 픽셀을 온/오프시키는 스위칭 소자로서 TFT를 이용하며, 이 TFT가 온/오프됨에 따라 화소(pixel)들이 온/오프된다. 따라서, 상기 TFT의 스위치 기능에 의하여 인접 픽셀 간의 독립적인 영상신호 제어가 가능하다.Liquid crystal display (LCD), one of the flat panel display devices for displaying letters, symbols, or graphics, is a display that combines liquid crystal technology and semiconductor technology by using the optical properties of liquid crystals whose molecular arrangement is changed by an electric field. Device. A thin film transistor (TFT) liquid crystal display uses a TFT as a switching element for turning an internal pixel on and off, and the pixels are turned on and off as the TFT is turned on and off. Therefore, independent video signal control between adjacent pixels is possible by the switching function of the TFT.
일반적인 TFT 액정표시장치는 도 1에 도시된 바와 같이, 화소를 구성하는 셀(130)들이 어레이 형태로 배열되어 있고, 각 셀들은 액정 셀(134), 저장 커패시터(Storage Capacitor, CST) 및 스위치 기능을 하는 TFT(132)로 구성된다.In a typical TFT liquid crystal display device, as shown in FIG. 1, cells 130 constituting pixels are arranged in an array, and each cell includes a liquid crystal cell 134, a storage capacitor (C ST ), and a switch. It consists of TFT 132 which functions.
각각의 TFT의 소오스 전극은 컬럼(column) 방향으로 공통으로 연결되어 데이터 라인(D1∼DX)을 형성한 후, 데이터 드라이버(120)에 연결되고, 각각의 TFT의 게이트 전극은 로우(row) 방향으로 공통으로 연결되어 스캔 라인(S1∼SY)을 형성한 후, 게이트 드라이버(110)에 연결되어, X × Y 해상도를 갖는 표시장치를 구현한다. 여기서, 데이터 드라이버(120)는 소오스 드라이버 또는 컬럼 드라이버라고도 칭하고, 게이트 드라이버는 로우 드라이버 또는 스캔 드라이버라고도 칭한다.A source electrode of each TFT is connected to and then connected in common to a column (column) direction to form a data line (D1~D X), the data driver 120, a gate electrode of each TFT is low (row) The scan lines S1 to S Y are connected in common to each other, and then connected to the gate driver 110 to implement a display device having an X × Y resolution. The data driver 120 may also be referred to as a source driver or a column driver, and the gate driver may also be referred to as a row driver or a scan driver.
종래에 상기 데이터 드라이버(이하에서, "데이터 드라이버"는 따로 규정하지 않는 한, 디지털 데이터 드라이버 또는 아날로그 데이터 드라이버를 모두 포함한다)를 포함하는 능동행렬 패널을 제조함에 있어서는, 일반적으로 상기 데이터 드라이버 회로와 패널을 분리하여 제작한 후, 이를 연결하는 방식을 사용하였다.Conventionally, in manufacturing an active matrix panel including the data driver (hereinafter, the "data driver" includes both a digital data driver or an analog data driver unless otherwise specified), the data driver circuit and the After the panel was separated and manufactured, a method of connecting them was used.
그러나, 이러한 방식을 사용하는 경우, 연결에 필요한 공간이 확보되어야 하기 때문에, 픽셀이 일정 크기 이상이어야 한다. 이와 같이 픽셀을 일정 크기 이상으로 제조하여야 하기 때문에, 픽셀을 일정 크기 이하로 축소시키는 데는 한계가 있었다. 따라서, 패널의 픽셀 밀도를 높이는데는 한계가 있었다.However, when using this method, the pixels must be larger than a certain size because the space required for the connection must be secured. As such, since the pixels must be manufactured to a predetermined size or more, there is a limit in reducing the pixels to a predetermined size or less. Therefore, there was a limit to increasing the pixel density of the panel.
이러한 문제점을 해결하기 위하여 고안된 것이 패널 상에 데이터 드라이버 회로를 내장하는 방식이다. 이 방식은 패널과 데이터 드라이버 회로의 연결에 필요한 공간을 줄일 수 있으므로, 패널의 픽셀 크기를 줄여 픽셀 밀도를 높일 수 있다.It is designed to solve this problem by embedding the data driver circuit on the panel. This approach reduces the space needed to connect the panel with the data driver circuitry, resulting in higher pixel density by reducing the pixel size of the panel.
그러나, 아직은 공정기술상의 문제로 인하여 데이터 드라이버 회로 전체를 패널 상에 내장시켜 구현하는 것이 곤란하다. 즉, 상기 패널의 해상도가 높아지면, 패널에 배열되어 있는 각각의 데이터 라인도 증가하게 되고, 따라서, 모든 데이터 라인을 영상신호 전압 공급원(예를 들어, 아날로그 데이터 드라이버 중의 비디오 컨트롤러 또는 디지털 데이터 드라이버 중의 출력버퍼)의 출력과 일대일로 연결하기 위해서는 상기 영상신호 전압 공급원의 출력채널이 패널의 데이터 라인 수와 일치하도록 증가되어야 한다. 또한, 영상신호 전압 공급원의 출력과 패널의 데이터 라인을 각각 연결하여야 하므로, 픽셀을 일정 크기 이하로 줄일 수 없다.However, it is still difficult to implement the entire data driver circuit on a panel due to a process technology problem. In other words, as the resolution of the panel increases, each data line arranged in the panel also increases, so that all data lines are connected to a video signal voltage supply source (e.g., in a video controller or a digital data driver in an analog data driver). In order to connect one-to-one with the output of the output buffer, the output channel of the video signal voltage source must be increased to match the number of data lines of the panel. In addition, since the output of the image signal voltage source and the data line of the panel must be connected, the pixels cannot be reduced to a predetermined size or less.
따라서, 현재는 패널 상에 일부의 회로만을 내장시켜 구현하는 하이브리드 방식을 사용하여 높은 해상도와 높은 픽셀 밀도를 갖는 디스플레이 패널을 설계한다.Therefore, a display panel having a high resolution and a high pixel density is currently designed using a hybrid scheme in which only a part of circuits are embedded on the panel.
상기 하이브리드 방식의 한가지 예로서, 블록 어드레스 구동방식이 있다. 도 2는 종래의 블록 어드레스 구동방식으로 구동되는 아날로그 데이터 드라이버(210)를 구비한 패널 블록 액정표시장치의 패널 구조를 도시한 것이다.One example of the hybrid scheme is a block address driving scheme. 2 shows a panel structure of a panel block liquid crystal display device having an analog data driver 210 driven by a conventional block address driving method.
상기 패널 블록 액정표시장치는 N×M개의 데이터 라인이 N개의 데이터 라인씩 M개의 블록으로 분할되어 구동되는 방식이다. 상기 아날로그 데이터 드라이버(210)는 비디오 컨트롤러(220)를 구비하며, 상기 비디오 컨트롤러(220)에서는 N개의 영상신호 전압(V[0] 내지 V[N])이 출력되어, 패널 상의 N×M개의 데이터 라인을 통하여 N×M개의 픽셀에 인가되어야 한다.In the panel block liquid crystal display, N × M data lines are divided into N blocks by N data lines and driven. The analog data driver 210 includes a video controller 220, and N video signal voltages V [0] to V [N] are output from the video controller 220, whereby N × M signals on the panel are output. It must be applied to N x M pixels through the data line.
그러나, 상기 비디오 컨트롤러(220)에서 제공하는 영상신호는 N개의 채널을 통하여 제공하므로, 상기 N×M개의 데이터 라인에 동시에 영상신호 전압을 인가할 수 없다. 따라서, 상기 비디오 컨트롤러는 로우 라인 시간 동안에 M번을 반복하여 데이터 라인 블록 단위(B1 내지 BM)로 영상신호 전압을 순차적으로 인가하여야 한다.However, since the video signal provided by the video controller 220 is provided through N channels, the video signal voltage cannot be simultaneously applied to the N × M data lines. Accordingly, the video controller must sequentially apply M signal voltages in data line block units B1 to BM by repeating M times during the low line time.
이를 위하여 M번의 순차적인 출력을 인가할 수 있도록 M개의 스위치 신호를 출력하는 쉬프트 레지스터(230), 레벨 쉬프터(240) 및 출력버퍼(250) 등이 필요하고, 상기 출력버퍼(250)의 출력을 제어신호로 사용하는 스위치 배열 블록(260)이 각각의 데이터 라인 앞에 위치한다.To this end, a shift register 230 for outputting M switch signals, a level shifter 240, an output buffer 250, and the like are required to apply M sequential outputs, and the output of the output buffer 250 is required. A switch array block 260 used as a control signal is located before each data line.
상기 출력 버퍼(250)의 출력에 의하여 상기 스위치 배열 블록(260)의 스위치가 N개씩 온되어, N개씩의 데이터 라인에 영상신호 전압이 블록 단위로 순차적으로 인가되어서 각 데이터 라인에 연결되어 있는 픽셀에 영상신호 전압이 제공된다.N switches of the switch array block 260 are turned on by the output of the output buffer 250 so that the image signal voltages are sequentially applied to each of the N data lines in block units so that the pixels are connected to each data line. The video signal voltage is provided.
예를 들어, 첫 번째 데이터 라인 블록(B1)의 C[1] 내지 C[N] 상의 픽셀에 영상신호 전압이 인가된 후, 상기 비디오 컨트롤러(220)에서 제공되는 또다른 N개의 영상신호 전압이 인접한 데이터 라인 블록(B2)의 C[N+1] 내지 C[2N] 상의 픽셀에 인가된다.For example, after the image signal voltage is applied to the pixels on C [1] to C [N] of the first data line block B1, another N image signal voltages provided by the video controller 220 are applied. Is applied to pixels on C [N + 1] to C [2N] of the adjacent data line block B2.
이러한 방법으로 M번 반복하면 한 개의 로우 라인 상에 위치한 N×M개의 픽셀 모두에 영상신호 전압을 인가할 수 있다.By repeating M times in this manner, an image signal voltage may be applied to all N × M pixels located on one row line.
따라서, 인터커넥션 라인 N개로써 상기 비디오 컨트롤러(220)에서 출력되는 영상신호 전압을 패널 전체에 공급하여 구동할 수 있다.Accordingly, the video signal voltage output from the video controller 220 may be supplied to the entire panel as N interconnection lines.
그러나, 상기 블록 어드레스 방식을 사용하여 구동하는 경우, 각 데이터 라인 블록의 경계에서는 각 영상신호의 상호 간섭으로 인하여 영상신호가 변화되고, 화질이 저하된다.However, when driving using the block address method, the video signal is changed at the boundary of each data line block due to mutual interference of the video signals, and the image quality is degraded.
예를 들어 설명하면, 상기 도 2에서, 패널 상의 데이터 라인 블록(B1)의 C[1] 내지 C[N]을 통하여 픽셀 P[1] 내지 P[N]에 영상신호 전압이 인가되고 난 후에, 데이터 라인 블록(B2)의 C[N+1] 내지 C[2N]을 통하여 픽셀 P[N+1] 내지 P[2N]에 영상신호 전압이 인가된다. 이 때, 이전 블록의 구동시에 전압이 인가된 픽셀 P[N]의 픽셀 전극은 어떠한 전압 공급원과도 연결되어 있지 않은 플로팅(floating) 상태가 된다. 따라서, 상기 P[N]의 픽셀 전극의 영상신호 전압은 인접한 데이터 라인인 C[N+1] 및 그의 픽셀 P[N+1]에 해당되는 전압이 인가될 때 기생 커플링 커패시턴스(370)에 의하여 값이 변하게 된다.For example, in FIG. 2, after the image signal voltage is applied to the pixels P [1] to P [N] through C [1] to C [N] of the data line block B1 on the panel. The image signal voltage is applied to the pixels P [N + 1] to P [2N] through C [N + 1] to C [2N] of the data line block B2. At this time, the pixel electrode of the pixel P [N] to which the voltage is applied at the time of driving the previous block is in a floating state which is not connected to any voltage supply source. Accordingly, the image signal voltage of the pixel electrode of P [N] is applied to the parasitic coupling capacitance 370 when a voltage corresponding to C [N + 1], which is an adjacent data line, and a pixel P [N + 1] thereof is applied. The value is changed.
상기 P[N]의 픽셀 전극의 영상신호 전압이 변화하게 됨에 따라, 해당 픽셀의 영상 계조 표현에 변화가 생겨서 패널 전체적으로 화질의 저하가 발생한다. 상기 기생 커플링 커패시턴스에 의한 영상신호 전압의 변화는 상기한 바와 같이 각각의 데이터 라인 블록에 순차적으로 영상신호 전압을 인가할 때마다 각 데이터 라인의 블록 경계에서 발생하게 된다.As the image signal voltage of the pixel electrode of P [N] is changed, a change occurs in the expression of the image gray level of the pixel, and thus the image quality of the entire panel is degraded. As described above, the change in the image signal voltage due to the parasitic coupling capacitance occurs at the block boundary of each data line whenever the image signal voltage is sequentially applied to each data line block.
이러한 영상신호의 상호 간섭을 방지하기 위해서는 기생 커플링 커패시턴스를 감소시키기 위하여 픽셀 간의 간격을 넓힐 수 밖에 없지만, 이와 같이 픽셀 간의 간격을 넓힘에 따라 픽셀의 개구율이 낮아지고, 표현할 수 있는 계조도 낮아진다는 문제가 있다.In order to prevent such mutual interference of the video signal, the distance between the pixels must be widened to reduce the parasitic coupling capacitance, but as the distance between the pixels is widened, the aperture ratio of the pixel is lowered and the gray scale that can be expressed is also lowered. there is a problem.
이에 본 발명자들은 상기한 바와 같은 문제점을 해결하기 위하여 연구한 결과, 영상신호 전압 공급원이 소정 데이터 라인 블록에 영상신호 전압을 인가할 때, 상기 데이터 라인 블록에 인접한 데이터 라인 블록의 마지막번째 데이터 라인에도 영상신호 전압을 인가하는 경우, 데이터 라인 블록 간의 상호 간섭을 방지할 수 있음을 확인하고, 본 발명을 완성하였다.Accordingly, the present inventors have studied to solve the above-described problems, and as a result, when the image signal voltage source applies the image signal voltage to a predetermined data line block, the inventors also apply to the last data line of the data line block adjacent to the data line block. When the video signal voltage is applied, it is confirmed that mutual interference between data line blocks can be prevented, and the present invention has been completed.
따라서, 본 발명의 목적은 데이터 라인 블록 간의 상호 간섭을 방지할 수 있는 신규의 패널 블록 액정표시장치 및 그 구동방법을 제공하는 것이다.Accordingly, an object of the present invention is to provide a novel panel block liquid crystal display device and a driving method thereof which can prevent mutual interference between data line blocks.
본 발명은 N×M개의 데이터 라인이 N개의 데이터 라인씩 M개의 블록으로 분할되어 있고, 상기 M개의 데이터 라인 블록에 블록 단위로 순차적으로 영상신호 전압을 인가하는 영상신호 전압 공급원을 포함하는 데이터 드라이버를 구비하는 패널 블록 액정표시장치에 있어서,According to an embodiment of the present invention, a data driver includes an N × M data line divided into M blocks of N data lines, and an image signal voltage supply source for sequentially applying an image signal voltage to each of the M data line blocks in block units. A panel block liquid crystal display device comprising:
상기 영상신호 전압 공급원은 상기 각 데이터 라인 블록의 N개의 데이터 라인마다 영상신호 전압을 인가하기 위한 N개의 출력채널 이외에 하나 이상의 보상 출력채널을 추가로 포함하되,The image signal voltage source further includes at least one compensation output channel in addition to the N output channels for applying the image signal voltage for each of the N data lines of each data line block.
상기 추가로 포함된 보상 출력채널은 스위치를 통하여 상기 각 데이터 라인 블록의 경계에 존재하는 데이터 라인에 연결되는 것을 특징으로 하는 액정표시장치에 관한 것이다.The additionally included compensation output channel is connected to a data line existing at a boundary of each data line block through a switch.
상기 액정표시장치에 있어서, 상기 보상 출력채널은 한 개이고, 상기 각 데이터 라인 블록의 경계에 존재하는 데이터 라인은 상기 각 데이터 라인 블록의 마지막번째 데이터 라인인 것이 바람직하다.In the LCD, the compensation output channel is one, and the data line existing at the boundary of each data line block is preferably the last data line of each data line block.
이러한 경우, 상기 영상신호 전압 공급원이 상기 M개의 데이터 라인 블록 중 k번째(여기에서, k는 2 이상이고, M 이하인 정수이다) 데이터 라인 블록에 영상신호 전압을 인가할 때, 상기 k번째 데이터 라인에 인접한 (k-1)번째 데이터 라인 블록의 마지막번째 데이터 라인과 상기 보상 출력채널을 연결시키는 스위치가 온되어, 상기 보상 출력채널의 영상신호 전압을 상기 (k-1)번째 데이터 라인 블록의 마지막번째 데이터 라인에 인가할 수 있다.In this case, when the video signal voltage source applies the video signal voltage to the k-th (where k is an integer greater than or equal to 2 and less than or equal to M) data line blocks of the M data line blocks, the k-th data line A switch connecting the last data line of the (k-1) th data line block adjacent to the compensation output channel is turned on to convert the image signal voltage of the compensation output channel to the last of the (k-1) th data line block. To the first data line.
이 때, 상기 (k-1)번째 데이터 라인 블록의 마지막번째 데이터 라인에 인가되는 보상 출력채널의 영상신호 전압은, 상기 영상신호 전압 공급원이 상기 M개의 데이터 라인 블록 중 상기 (k-1)번째 데이터 라인 블록에 영상신호 전압을 인가할 때, 상기 (k-1)번째 데이터 라인 블록의 마지막번째 데이터 라인에 인가되었던 영상신호 전압과 동일하여야 상기 데이터 라인의 전압 변화를 방지할 수 있다.In this case, the image signal voltage of the compensation output channel applied to the last data line of the (k-1) th data line block is the (k-1) th of the M data line blocks. When the image signal voltage is applied to the data line block, the voltage change of the data line may be prevented by being equal to the image signal voltage applied to the last data line of the (k-1) th data line block.
여기에서 상기 데이터 드라이버가 아날로그 방식의 데이터 드라이버인 경우에, 상기 영상신호 전압 공급원은 비디오 컨트롤러를 의미하게 된다.Here, when the data driver is an analog data driver, the video signal voltage supply source means a video controller.
이와 같이 아날로그 방식의 데이터 드라이버를 사용하는 경우, 상기 비디오 컨트롤러는 상기 비디오 컨트롤러가 (k-1)번째 데이터 라인 블록의 마지막번째 데이터 라인에 인가되었던 영상신호 전압을 저장하는 메모리를 구비하여, 상기 비디오 컨트롤러가 k번째 데이터 라인 블록에 영상신호 전압을 인가할 때, 상기 메모리에 저장된 영상신호 전압을 상기 보상 출력채널을 통하여 상기 (k-1)번째 데이터 라인 블록의 마지막번째 데이터 라인에 인가할 수 있다.When the analog data driver is used as described above, the video controller includes a memory in which the video controller stores an image signal voltage applied to the last data line of the (k-1) th data line block. When the controller applies an image signal voltage to the k-th data line block, the image signal voltage stored in the memory may be applied to the last data line of the (k-1) th data line block through the compensation output channel. .
또한, 본 발명에 있어서 상기 데이터 드라이버가 디지털 방식의 데이터 드라이버인 경우에, 상기 영상신호 전압 공급원은 상기 디지털 데이터 드라이버의 출력버퍼를 의미하게 된다.In the present invention, when the data driver is a digital data driver, the video signal voltage supply means an output buffer of the digital data driver.
이와 같이, 디지털 방식의 데이터 드라이버를 사용하는 경우, 상기 데이터 드라이버는 상기 출력버퍼가 (k-1)번째 데이터 라인 블록의 마지막번째 데이터 라인에 인가되었던 영상신호 데이터를 저장하는 메모리를 구비하여, 상기 출력버퍼가 k번째 데이터 라인 블록에 영상신호 전압을 인가할 때, 상기 메모리에 저장된 영상신호 데이터를 상기 보상 출력채널을 통하여 상기 (k-1)번째 데이터 라인 블록의 마지막번째 데이터 라인에 인가할 수 있다.As such, when using a digital data driver, the data driver includes a memory for storing image signal data in which the output buffer has been applied to the last data line of the (k-1) th data line block. When the output buffer applies the image signal voltage to the k-th data line block, the image signal data stored in the memory may be applied to the last data line of the (k-1) th data line block through the compensation output channel. have.
또한, 본 발명은 N×M개의 데이터 라인이 N개의 데이터 라인씩 M개의 블록으로 분할되어 있고, 상기 M개의 데이터 라인 블록에 블록 단위로 순차적으로 영상신호 전압을 인가하는 영상신호 전압 공급원을 포함하는 데이터 드라이버를 구비하는 패널 블록 액정표시장치의 구동방법에 있어서,The present invention also provides a video signal voltage supply source in which N × M data lines are divided into M blocks by N data lines, and the video signal voltages are sequentially applied to the M data line blocks in block units. In the driving method of a panel block liquid crystal display device provided with a data driver,
상기 영상신호 전압 공급원이 상기 M개의 데이터 라인 블록 중 k번째(여기에서, k는 2 이상이고, M 이하인 정수이다) 데이터 라인 블록에 영상신호 전압을 인가할 때, 상기 k번째 데이터 라인 블록에 인접한 (k-1)번째 데이터 라인 블록의 마지막번째 데이터 라인에도 영상신호 전압을 인가하는 것을 특징으로 하는 패널 블록 액정표시장치의 구동방법에 관한 것이다.The image signal voltage source is adjacent to the k-th data line block when the image signal voltage is applied to the k-th (where k is an integer greater than 2 and less than M) data line blocks of the M data line blocks. A driving method of a panel block liquid crystal display device is characterized by applying an image signal voltage to the last data line of the (k-1) th data line block.
상기 액정표지장치의 구동방법에 있어서, 상기 (k-1)번째 데이터 라인 블록의 마지막번째 데이터 라인에 인가되는 영상신호 전압은, 상기 영상신호 전압 공급원이 상기 M개의 데이터 라인 블록 중 상기 (k-1)번째 데이터 라인 블록에 영상신호 전압을 인가할 때 상기 (k-1)번째 데이터 라인 블록의 마지막번째 데이터 라인에 인가되었던 영상신호 전압과 동일하여야 상기 데이터 라인의 전압 변화를 방지할 수 있다.In the method of driving the liquid crystal display device, the image signal voltage applied to the last data line of the (k-1) th data line block is the image signal voltage supply source of the (k−) of the M data line blocks. 1) When the image signal voltage is applied to the th data line block, the voltage change of the data line may be prevented when it is equal to the image signal voltage applied to the last data line of the (k-1) th data line block.
특히, 상기 k번째 데이터 라인 블록에 영상신호 전압을 인가할 때 상기 (k-1)번째 데이터 라인 블록의 마지막번째 데이터 라인에 영상신호 전압을 인가하는 과정은, 상기 영상신호 전압 공급원이 (k-1)번째 데이터 라인 블록에 영상신호 전압을 인가할 때 상기 (k-1)번째 데이터 라인 블록의 마지막번째 데이터 라인에 인가되었던 영상신호 전압을 메모리에 저장하는 과정, 및 상기 저장된 영상신호 전압을 상기 (k-1)번째 데이터 라인 블록의 마지막번째 데이터 라인에 인가하는 과정을 포함한다.In particular, when the image signal voltage is applied to the k-th data line block, the process of applying the image signal voltage to the last data line of the (k-1) -th data line block may include: 1) storing the image signal voltage applied to the last data line of the (k-1) th data line block in a memory when the image signal voltage is applied to the th data line block, and storing the stored image signal voltage in the memory. and applying to the last data line of the (k-1) th data line block.
이와 같이 수행함으로써, 상기 (k-1)번째 데이터 라인 블록의 마지막번째 데이터 라인에 인가되었던 영상신호 전압과 동일한 전압을, k번째 데이터 라인 블록에 영상신호 전압 인가시 다시 인가할 수 있다.By doing this, the same voltage as the image signal voltage applied to the last data line of the (k-1) th data line block may be applied again when the image signal voltage is applied to the k th data line block.
이하에서는, 도면을 참조하여 본 발명에 따른 패널 블록 액정표시장치 및 그의 구동방법의 실시예를 구체적으로 설명한다. 그러나, 본 발명이 하기 실시예에 의하여 제한되는 것은 아니다.Hereinafter, an embodiment of a panel block liquid crystal display device and a driving method thereof according to the present invention will be described in detail with reference to the drawings. However, the present invention is not limited by the following examples.
도 3은 본 발명에 따른 패널 블록 액정 표시장치의 패널구조를 도시한 것이다.3 illustrates a panel structure of a panel block liquid crystal display according to the present invention.
상기 도 3의 패널 블록 액정표시장치에서, 데이터 라인은 N개의 데이터 라인씩 M개의 블록으로 분할되어 구동되며, 총 N×M개의 데이터 라인이 존재한다. 또한, 데이터 드라이버(310)는 상기 M개의 데이터 라인 블록에 블록 단위로 순차적으로 영상신호 전압을 인가하는 영상신호 전압 공급원(320)을 구비한다.In the panel block liquid crystal display of FIG. 3, the data lines are driven by being divided into M blocks by N data lines, and there are a total of N × M data lines. In addition, the data driver 310 includes an image signal voltage supply source 320 that sequentially applies the image signal voltage to each of the M data line blocks in block units.
상기 영상신호 전압 공급원(320)은 상기 각 데이터 라인 블록의 N개의 데이터 라인마다 영상신호 전압을 인가하기 위한 N개의 출력채널 즉, V[1] 내지 V[N]을 포함하되, 이외에도 하나의 보상 출력채널 즉, V[0]를 추가로 포함한다.The image signal voltage source 320 includes N output channels for applying an image signal voltage for each of the N data lines of each data line block, that is, V [1] to V [N], in addition to one compensation. It further includes an output channel, that is, V [0].
상기 추가로 포함된 보상 출력채널 V[0]는 스위치 블록(360)을 통하여 상기 각 데이터 라인 블록의 마지막번째 데이터 라인(즉, C[N], C[2N], ... 및 C[M×N] 등)에 연결된다. 단, 첫 번째 데이터 라인 블록(B1)에 영상신호 전압이 인가되는 경우에는 V[0]가 연결되어야 할 데이터 라인이 실질적으로 존재하지 않으므로, 이때의 V[0]는 더미 라인(C[0])과 연결된다.The additionally included compensation output channel V [0] is connected to the last data line (ie C [N], C [2N], ... and C [M) of each data line block via switch block 360. XN], etc.). However, when an image signal voltage is applied to the first data line block B1, since a data line to which V [0] is to be connected does not exist substantially, V [0] is a dummy line C [0]. ).
예를 들어, 상기 영상신호 전압 공급원이 상기 M개의 데이터 라인 블록 중 첫 번째 데이터 라인 블록(B1)에 영상신호 전압을 인가할 때, V[1] 내지 V[N]의 N개 출력채널은 스위치 SW1[1] 내지 SW1[N]을 통하여 데이터 라인 C[1] 내지 C[N]에 각각 연결되어 영상신호 전압을 인가한다. V[0]가 연결되어야 할 데이터 라인은 존재하지 않으므로, 이때의 V[0]는 더미 라인(C[0])과 연결된다.For example, when the image signal voltage source applies the image signal voltage to the first data line block B1 of the M data line blocks, N output channels of V [1] to V [N] are switched. It is connected to data lines C [1] through C [N] through SW1 [1] through SW1 [N], respectively, to apply an image signal voltage. Since there is no data line to which V [0] is to be connected, V [0] is connected to the dummy line C [0] at this time.
이후, 상기 스위치 SW1[1] 내지 SW1[N]이 오프된 상태에서, 인접한 2번째 데이터 라인 블록(B2)에 영상신호 전압을 인가한다. 이 때, V[1] 내지 V[N]의 N개 출력채널은 스위치 SW2[1] 내지 SW2[N]을 통하여 데이터 라인 C[N+1] 내지 C[2N]에 각각 연결되어 영상신호 전압을 인가한다. 보상 출력채널 V[0]의 영상신호 전압은 상기 첫번째 데이터 라인 블록(B1)의 마지막번째 데이터 라인(C[N])과 상기 보상 출력채널(V[0])을 연결시키는 스위치(SW2[0])를 통하여, 상기 첫 번째 데이터 라인 블록(B1)의 마지막 데이터 라인(C[N])에 인가한다.Thereafter, while the switches SW1 [1] to SW1 [N] are turned off, an image signal voltage is applied to the adjacent second data line block B2. At this time, the N output channels of V [1] to V [N] are connected to data lines C [N + 1] to C [2N] through switches SW2 [1] to SW2 [N], respectively, so that an image signal voltage is obtained. Is applied. The image signal voltage of the compensation output channel V [0] is a switch SW2 [0 connecting the last data line C [N] of the first data line block B1 to the compensation output channel V [0]. ]) To the last data line C [N] of the first data line block B1.
이 때, 상기 첫번째 데이터 라인 블록(B1)의 마지막 데이터 라인(C[N])에 인가되는 보상 출력채널(V[0])의 영상신호 전압은, 상기 영상신호 전압 공급원(320)이 상기 첫번째 데이터 라인 블록(B1)에 영상신호 전압을 인가하였을 때, 그의 마지막 데이터 라인(C[N])에 인가되었던 영상신호 전압과 동일한 것이다. 상기 마지막 데이터 라인(C[N])에는 상기 첫 번째 데이터 라인 블록(B1) 구동시와 상기 두 번째 데이터 라인 블록(B2) 구동시 동일한 전압이 인가되므로, 기생 커플링 커패시턴스(370)에 의한 영상신호의 변화를 방지한다.At this time, the image signal voltage of the compensation output channel V [0] applied to the last data line C [N] of the first data line block B1 is set so that the image signal voltage supply source 320 is the first signal. When an image signal voltage is applied to the data line block B1, it is the same as the image signal voltage applied to the last data line C [N] thereof. Since the same voltage is applied to the last data line C [N] when the first data line block B1 is driven and when the second data line block B2 is driven, the image by the parasitic coupling capacitance 370. Prevents signal changes
상기 첫 번째 데이터 라인 블록(B1)의 C[N] 데이터 라인에 인가되었던 영상신호 전압을 다시 인가하기 위해서, 상기 영상신호 전압 공급원(320) 또는 데이터 드라이버(310)는 상기 영상신호 전압 공급원(320)이 첫 번째 데이터 라인 블록(B1)의 마지막 데이터 라인(C[N])에 인가되었던 영상신호 전압을 저장하기 위한 메모리(도시 안함)를 구비하여야 한다. 상기 구비된 메모리(도시 안함)에 상기 영상신호 전압 공급원(320)이 첫 번째 데이터 라인 블록(B1)의 마지막 데이터 라인(C[N])에 인가되었던 영상신호 전압을 저장한 후, 상기 영상신호 전압 공급원(320)은 2번째 데이터 라인 블록(B2)에 영상신호 전압을 인가할 때, 상기 메모리(도시 안함)에 저장된 영상신호 전압을 상기 첫번째 데이터 라인 블록(B1)의 C[N] 라인에 인가할 수 있다.In order to reapply the image signal voltage applied to the C [N] data line of the first data line block B1, the image signal voltage source 320 or the data driver 310 may be applied to the image signal voltage source 320. ) Is provided with a memory (not shown) for storing the image signal voltage applied to the last data line C [N] of the first data line block B1. After the image signal voltage source 320 stores the image signal voltage applied to the last data line C [N] of the first data line block B1, the image signal is stored in the provided memory (not shown). When the voltage source 320 applies the image signal voltage to the second data line block B2, the voltage source 320 stores the image signal voltage stored in the memory (not shown) on the C [N] line of the first data line block B1. Can be authorized.
상기 도 3에서, 상기 데이터 드라이버(310)가 아날로그 데이터 드라이버인 경우 상기 영상신호 전압 공급원(320)은 비디오 컨트롤러를 의미한다. 또한, 상기 데이터 드라이버(310)가 디지털 데이터 드라이버인 경우 상기 영상신호 전압 공급원(320)은 상기 데이터 드라이버(310)의 출력버퍼를 의미한다.In FIG. 3, when the data driver 310 is an analog data driver, the image signal voltage supply source 320 refers to a video controller. In addition, when the data driver 310 is a digital data driver, the image signal voltage supply source 320 means an output buffer of the data driver 310.
도 4는 본 발명에 따른 패널 블록 액정표시장치를 구동할 때 사용되는 디지털 데이터 드라이버의 예를 도시한 것이다.4 shows an example of a digital data driver used when driving a panel block liquid crystal display device according to the present invention.
여기에서, 상기 디지털 데이터 드라이버는 통상의 디지털 데이터 드라이버와 같이, 샘플링 래치(410), 홀딩 래치(420), D/A 변환기(430) 및 출력버퍼(440) 등을 포함하며, 비디오 컨트롤러로부터 N개의 채널을 통하여 N개의 영상신호를 공급받는다. 상기 디지털 데이터 드라이버 중 홀딩 래치(420), D/A 변환기(430) 및 출력버퍼(440)는 각 데이터 라인 블록의 N개의 데이터 라인마다 영상신호 전압을 인가하기 위한 N개의 채널(Ch[1] 내지 Ch[N] 또는 V[1] 내지 V[N]) 이외에 하나의 보상 출력채널(Ch[0] 또는 V[0])을 추가로 포함한다.Herein, the digital data driver includes a sampling latch 410, a holding latch 420, a D / A converter 430, an output buffer 440, and the like from a video controller. N video signals are supplied through the 4 channels. Among the digital data drivers, the holding latch 420, the D / A converter 430, and the output buffer 440 have N channels (Ch [1]) for applying an image signal voltage to each of the N data lines of each data line block. To Ch [N] or V [1] to V [N]), it further includes one compensation output channel Ch [0] or V [0].
상기 출력버퍼(440)에 추가로 포함된 보상 출력채널(V[0])은 상기한 바와 같이, 스위치를 통하여 각 데이터 라인 블록의 경계에 존재하는 데이터 라인(바람직하게는 마지막 데이터 라인즉, C[N], C[2N], ... 및 C[M×N] 등)에 연결된다.The compensation output channel V [0] additionally included in the output buffer 440 is a data line existing at the boundary of each data line block through a switch (preferably the last data line, that is, C). [N], C [2N], ... and C [M × N], etc.).
또한, 상기 디지털 데이터 드라이버는 (k-1)번째 데이터 라인 블록의 마지막번째 데이터 라인에 인가되는, 샘플링 래치(410)의 영상신호 데이터(Ch[N])를 저장하는 채널 메모리(450)를 구비한다. 상기 채널 메모리(450)에 저장된 영상신호 데이터(Ch[N])는 k번째 데이터 라인 블록에 인가하기 위한 홀딩 래치(420)의 보상 출력채널(Ch[0])에 입력되어, 상기 출력버퍼가 k번째 데이터 라인 블록에 영상신호 전압을 인가할 때 출력버퍼의 보상 출력채널(V[0])을 통하여 상기 (k-1)번째 데이터 라인 블록의 마지막번째 데이터 라인(C[N])에 인가할 수 있다.The digital data driver also includes a channel memory 450 for storing image signal data Ch [N] of the sampling latch 410, which is applied to the last data line of the (k-1) th data line block. do. The image signal data Ch [N] stored in the channel memory 450 is input to the compensation output channel Ch [0] of the holding latch 420 to be applied to a k-th data line block, thereby outputting the output buffer. When the image signal voltage is applied to the k-th data line block, it is applied to the last data line C [N] of the (k-1) th data line block through the compensation output channel V [0] of the output buffer. can do.
상기한 바와 같이, 본 발명에 따른 액정표시장치 및 그 구동방법에 따르면, 블록 어드레스 구동시 문제되었던 각 블록 경계에서의 각 영상 신호의 상호 간섭에 의한 영상신호의 변화를 방지할 수 있다. 따라서, 픽셀 간의 간격을 좁게 제작할 수 있기 때문에 픽셀 밀도를 높일 수 있고, 픽셀의 개구율 및 표현할 수 있는 계조도 향상된다. 따라서, 소면적으로 높은 계조를 표현할 수 있고, 고밀도의 픽셀 밀도를 갖는 패널을 구현할 수 있다.As described above, according to the liquid crystal display and the driving method thereof according to the present invention, it is possible to prevent a change in the video signal due to mutual interference of each video signal at each block boundary, which is a problem when driving the block address. Therefore, since the spacing between pixels can be made narrow, the pixel density can be increased, and the aperture ratio of the pixel and the gray level that can be expressed are also improved. Therefore, a high gray scale can be expressed with a small area, and a panel having a high pixel density can be realized.
도 1은 일반적인 TFT-LCD를 도시한 것이고,1 shows a typical TFT-LCD,
도 2는 일반적인 패널 블록 액정표시장치의 패널 구조를 도시한 것이며,2 illustrates a panel structure of a general panel block liquid crystal display device.
도 3은 본 발명에 따른 패널 블록 액정표시장치의 패널 구조를 도시한 것이고,3 illustrates a panel structure of a panel block liquid crystal display device according to the present invention;
도 4는 본 발명에 따른 패널 블록 액정표시장치를 구동할 때 사용되는 디지털 데이터 드라이버를 도시한 것이다.4 illustrates a digital data driver used when driving a panel block liquid crystal display device according to the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
110 : 게이트 드라이버 120 : 데이터 드라이버110: gate driver 120: data driver
122 : 영상 신호 130 : 화소 구성 셀122: video signal 130: pixel constituent cell
132 : TFT 134 : 액정 셀132: TFT 134: liquid crystal cell
210 : 아날로그 데이터 드라이버 220 : 비디오 컨트롤러210: analog data driver 220: video controller
230 : 쉬프트 레지스터 240 : 레벨 쉬프터230: shift register 240: level shifter
250 : 출력 버퍼 260 : 스위치 배열 블록250: output buffer 260: switch array block
B1 ~ BM : 패널 블록 310 : 데이터 드라이버B1 to BM: Panel Block 310: Data Driver
320 : 영상신호 전압 공급원 330 : 쉬프트 레지스터320: video signal voltage source 330: shift register
340 : 레벨 쉬프터 350 : 출력 버퍼340: level shifter 350: output buffer
360 : 스위치 배열 블록 370 : 기생 커패시턴스360: switch array block 370: parasitic capacitance
V[0] ~ V[N] : 영상신호 전압 C[1] ~ C[N×M] : 데이터 라인V [0] to V [N]: Video signal voltage C [1] to C [N × M]: Data line
P[1] ~ P[N×M] : 픽셀 410 : 샘플링 래치P [1] to P [N × M]: Pixel 410: Sampling Latch
420 : 홀딩 래치 430 : D/A 변환기420: holding latch 430: D / A converter
440 : 출력버퍼 450 : 1채널 메모리440: output buffer 450: 1 channel memory
Ch[0] ~ Ch[N] : 디지털 영상신호 채널Ch [0] ~ Ch [N]: Digital video signal channel
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0076165A KR100528351B1 (en) | 2002-12-03 | 2002-12-03 | Driving method and panel structure of Liquid Crystal Display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0076165A KR100528351B1 (en) | 2002-12-03 | 2002-12-03 | Driving method and panel structure of Liquid Crystal Display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040048447A KR20040048447A (en) | 2004-06-10 |
| KR100528351B1 true KR100528351B1 (en) | 2005-11-15 |
Family
ID=37343208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0076165A KR100528351B1 (en) | 2002-12-03 | 2002-12-03 | Driving method and panel structure of Liquid Crystal Display |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100528351B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100932553B1 (en) * | 2003-06-23 | 2009-12-17 | 엘지디스플레이 주식회사 | Analog sampling circuit for liquid crystal display and its driving method |
| KR101263932B1 (en) | 2005-11-30 | 2013-05-15 | 삼성디스플레이 주식회사 | Method and apparatus driving data of liquid crystal display panel |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09288454A (en) * | 1996-04-23 | 1997-11-04 | Sony Corp | Video display device |
| KR980012777A (en) * | 1996-07-18 | 1998-04-30 | 김영귀 | Apparatus and method for controlling temperature of battery for electric vehicle |
| JPH11212519A (en) * | 1998-01-23 | 1999-08-06 | Toshiba Corp | Liquid crystal display device and its driving method |
| EP1052615A2 (en) * | 1999-05-11 | 2000-11-15 | Kabushiki Kaisha Toshiba | Method of driving a flat panel display device |
| JP2002108295A (en) * | 2000-09-28 | 2002-04-10 | Sharp Corp | Active matrix board |
| JP2002277901A (en) * | 2001-01-20 | 2002-09-25 | Samsung Electronics Co Ltd | Liquid crystal display device of thin film transistor |
-
2002
- 2002-12-03 KR KR10-2002-0076165A patent/KR100528351B1/en not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09288454A (en) * | 1996-04-23 | 1997-11-04 | Sony Corp | Video display device |
| KR980012777A (en) * | 1996-07-18 | 1998-04-30 | 김영귀 | Apparatus and method for controlling temperature of battery for electric vehicle |
| JPH11212519A (en) * | 1998-01-23 | 1999-08-06 | Toshiba Corp | Liquid crystal display device and its driving method |
| EP1052615A2 (en) * | 1999-05-11 | 2000-11-15 | Kabushiki Kaisha Toshiba | Method of driving a flat panel display device |
| JP2002108295A (en) * | 2000-09-28 | 2002-04-10 | Sharp Corp | Active matrix board |
| JP2002277901A (en) * | 2001-01-20 | 2002-09-25 | Samsung Electronics Co Ltd | Liquid crystal display device of thin film transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040048447A (en) | 2004-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11361728B2 (en) | Gate driving circuit and display apparatus having the same | |
| US8111227B2 (en) | Liquid crystal display system capable of improving display quality and method for driving the same | |
| US7414607B2 (en) | Display device | |
| EP1052615B1 (en) | Method of driving a flat panel display device | |
| JP4168339B2 (en) | Display drive device, drive control method thereof, and display device | |
| US8154498B2 (en) | Display device | |
| US7961167B2 (en) | Display device having first and second vertical drive circuits | |
| US7508479B2 (en) | Liquid crystal display | |
| US6756953B1 (en) | Liquid crystal display device implementing gray scale based on digital data as well as portable telephone and portable digital assistance device provided with the same | |
| US8405593B2 (en) | Liquid crystal device with multi-dot inversion | |
| US7193602B2 (en) | Driver circuit, electro-optical device, and driving method | |
| KR100430100B1 (en) | Driving Method of Liquid Crystal Display | |
| EP1319223A2 (en) | Active matrix display devices | |
| US6437775B1 (en) | Flat display unit | |
| US20040257328A1 (en) | Data drive IC of liquid crystal display and driving method thereof | |
| KR20040025599A (en) | Memory Circuit, Display Circuit, and Display Device | |
| US20050264518A1 (en) | Drive circuit achieving fast processing and low power consumption, image display device with the same and portable device with the same | |
| KR101232164B1 (en) | Liquid Crystal Display and Driving Method thereof | |
| KR100528351B1 (en) | Driving method and panel structure of Liquid Crystal Display | |
| US20050156864A1 (en) | Capacitive load driving circuit and display panel driving circuit | |
| US20020186190A1 (en) | Device and method for addressing LCD pixels | |
| KR100616711B1 (en) | drive IC of Liquid Crystal Display | |
| KR100686503B1 (en) | Electro-optical device and electronic apparatus | |
| KR101238006B1 (en) | Liquid crystal display having column-gate driver | |
| US20070273635A1 (en) | Circuit Arrangement for Driving Arrangement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090930 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |