JP2002108295A - Active matrix board - Google Patents

Active matrix board

Info

Publication number
JP2002108295A
JP2002108295A JP2000297524A JP2000297524A JP2002108295A JP 2002108295 A JP2002108295 A JP 2002108295A JP 2000297524 A JP2000297524 A JP 2000297524A JP 2000297524 A JP2000297524 A JP 2000297524A JP 2002108295 A JP2002108295 A JP 2002108295A
Authority
JP
Japan
Prior art keywords
signal line
signal
block
switching element
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000297524A
Other languages
Japanese (ja)
Other versions
JP3532515B2 (en
Inventor
Hisashi Nagata
尚志 永田
Noboru Noguchi
登 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000297524A priority Critical patent/JP3532515B2/en
Priority to TW090105137A priority patent/TW526464B/en
Priority to US09/803,509 priority patent/US7176875B2/en
Priority to KR10-2001-0012416A priority patent/KR100422165B1/en
Priority to CNB01111651XA priority patent/CN1164967C/en
Publication of JP2002108295A publication Critical patent/JP2002108295A/en
Application granted granted Critical
Publication of JP3532515B2 publication Critical patent/JP3532515B2/en
Priority to US11/245,663 priority patent/US7474305B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce the failure that display condition of a block is different with respect to the peripheral areas of the block even though the boundary of the block is supplied with the same potential with that for the peripheral areas when an image is displayed by an active matrix board that conducts a block driving. SOLUTION: In a second block which is supplied with continuity signals later within a horizontal interval, a signal line c on a boundary line between the second block and an adjacent first block is supplied with preliminary polarity reversal signals which reverse polarity of the voltage of a signal line in an own block as preliminary within one horizontal interval, from a reversal signal line 3 by an auxiliary signal line switching element SWc2 that is different from a signal switch element SWc and is controlled by an auxiliary control line 2 which differs from a control line SW2. Thus, the signal line c is beforehand polarity reversed prior to a normal polarity reversal.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶表示装置など
に用いられるアクティブマトリクス基板に関するもので
ある。
The present invention relates to an active matrix substrate used for a liquid crystal display device and the like.

【0002】[0002]

【従来の技術】従来、液晶表示装置などに用いられるア
クティブマトリクス基板においては、画素に表示信号を
供給する信号線、および画素ごとに設けられたスイッチ
ング素子を駆動する走査線を有し、これらを駆動するた
めに信号線および走査線の本数と同数の出力端をもつよ
うに外部駆動回路を装着している。しかし、外部回路の
点数を減らし、また実装にかかるコストを低減するため
に、ICの数を半分や3分の1に減らし、これを分岐し
て信号線スイッチング素子によって選択して信号供給す
る方法が考えられる。具体的には信号線の端部にそれぞ
れ信号線スイッチング素子を設け、これら素子の他端は
外部回路を装着するための信号入力部と電気的に接続さ
れており、信号入力部と上記スイッチング素子の間には
信号線分岐部が設けられている。信号線スイッチング素
子の制御端には素子の導通・非導通を切り替える制御配
線が複数のブロック毎に共通に接続されており、時分割
で信号線に信号を供給できるようになっている。このよ
うな構造は例えば特開平8−234237号公報に開示
されており、上記効果に加えて駆動回路の単辺実装が容
易であるなどの効果も記載されている。ちなみにこの引
例では走査線はブロック毎に選択されるのに対し、信号
線は隣接ラインをスイッチング素子で切り替える例が記
載されているが、信号線をブロック毎としても効果は同
様であり、かえって駆動回路の構成を単純にすることが
できる。
2. Description of the Related Art Conventionally, an active matrix substrate used for a liquid crystal display device or the like has a signal line for supplying a display signal to a pixel and a scanning line for driving a switching element provided for each pixel. An external drive circuit is mounted so as to have the same number of output terminals as the number of signal lines and scanning lines for driving. However, in order to reduce the number of external circuits and the cost of mounting, a method of reducing the number of ICs to half or one third and branching the ICs to select and supply signals by signal line switching elements. Can be considered. Specifically, a signal line switching element is provided at each end of the signal line, and the other ends of these elements are electrically connected to a signal input section for mounting an external circuit. A signal line branching section is provided therebetween. A control line for switching conduction / non-conduction of the element is commonly connected to a control end of the signal line switching element for each of a plurality of blocks, so that signals can be supplied to the signal line in a time-division manner. Such a structure is disclosed in, for example, Japanese Patent Application Laid-Open No. 8-234237, and describes, in addition to the above effects, effects such as easy mounting of a drive circuit on a single side. By the way, in this reference, the scanning line is selected for each block, while the signal line switches adjacent lines by switching elements. However, the effect is the same even if the signal line is set for each block. The circuit configuration can be simplified.

【0003】[0003]

【発明が解決しようとする課題】上記構造には、信号線
と画素電極の寄生容量によってブロック切り替え時に、
ブロックの境目に当たる信号線および画素が揺動を受
け、境界線が視認されるという問題点があった。この原
理を図7および図8によって説明する。
In the above structure, when switching between blocks due to the parasitic capacitance of the signal line and the pixel electrode,
There has been a problem that the signal line and the pixel at the boundary of the block are rocked and the boundary is visually recognized. This principle will be described with reference to FIGS.

【0004】ここでは画面全体を黒表示するために、信
号線駆動回路1の出力端s1 〜s4から最大振幅の信号
が供給されている場合を例に説明する。ある走査線g1
が選択されている間に、信号線スイッチング素子(SW
a等)を導通させるために制御配線SW1 およびSW2
に順に信号が送られる。まずSW1 の選択により信号線
スイッチング素子SWa、SWbが導通する。これによ
り信号線駆動回路1からの信号が信号線a、bに供給さ
れる。走査線g1 が選択されているため、これらは画素
1 、B1 にそれぞれ書き込まれる。このときSW2
選択されていないため信号線c、dには信号は供給され
ない。次にSW1 が非選択になりSWa、SWbが非導
通となるため、信号線a、bおよび画素A1 、B1 は保
持の状態となる。そしてSW2 が選択され信号線スイッ
チング素子SWc、SWdが導通状態となると、信号線
駆動回路1からの信号が信号線c、dに供給され、走査
線g1 が選択中であるため、これらは画素C1 、D1
それぞれ書き込まれる。
Here, an example in which a signal having the maximum amplitude is supplied from the output terminals s 1 to s 4 of the signal line driving circuit 1 in order to display the entire screen in black will be described. A scan line g 1
Is selected while the signal line switching element (SW
a) are connected to control lines SW 1 and SW 2
Are sent in sequence. First SW 1 of the signal line switching element SWa by selection, SWb are turned on. As a result, the signal from the signal line driving circuit 1 is supplied to the signal lines a and b. Since the scanning line g 1 is selected, it is written to the pixel A 1, B 1. At this time SW 2 signal line because it is not selected For c, the signal is not supplied to the d. Then SWa SW 1 becomes unselected, since SWb becomes nonconductive, the signal lines a, b and the pixel A 1, B 1 is in a state of holding. The SW 2 is selected signal line switching element SWc, the SWd is turned, the supply signal from the signal line drive circuit 1 is a signal line c, to d, for the scanning line g 1 is selected, it is The data is written to the pixels C 1 and D 1 , respectively.

【0005】今画面全体を黒表示した場合を例にとって
いるため、信号線a〜dには同一信号が供給されている
が、通常はSW1 の選択とSW2 の選択の間に信号線駆
動回路1からの信号は切り替えられる。
[0005] Since taking as an example the case where the entire current screen and black display, but the signal line a~d is supplied with the same signal, typically a signal line driver during the selection selected and SW 2 SW 1 The signal from circuit 1 is switched.

【0006】ところで、画素電極と信号線の間には寄生
容量Csdが存在する。図7には画素B2部分のみのC
sdを記しているが、それぞれの信号線には信号線にそ
った画素の数だけのCsdが付加されているため、実際
には信号線全体の静電容量とくらべて無視できないだけ
の容量が存在することになる。ここで、SW1 が非選択
の状態でSW2 が選択されたとき、図8に示すように信
号線cの電位が極性反転する。信号線bは画素電極(B
2をはじめとして信号線方向の複数画素)を介して信号
線cと容量結合しており、しかもSW1 は非選択である
ため、信号線cの極性反転によって信号線bは少なから
ず電位が突き上げられる。しかもこのとき走査線g1
選択された状態であるため、この突き上げられた電位が
画素B1に供給され、この状態のまま走査線g1 が非選
択に切り替わる。
Incidentally, a parasitic capacitance Csd exists between the pixel electrode and the signal line. FIG. 7 shows C of only pixel B2.
Although sd is described, since Csd is added to each signal line by the number of pixels along the signal line, actually, the capacitance that cannot be ignored compared to the capacitance of the entire signal line is added. Will exist. Here, when the SW 1 is SW 2 is selected in the non-selected state, the potential of the signal line c as shown in FIG. 8 is polarity reversed. The signal line b is a pixel electrode (B
2 is linked signal line c and the capacitor through a plurality of pixels) of the signal line direction including the, moreover SW 1 because a non-selection signal line b by the polarity inversion of the signal line c push-up is the no small potential Can be Since moreover the scanning lines g 1 this time is the state of being selected, the push-up was potential is supplied to the pixel B 1, while the scanning line g 1 in this state is switched to the unselected.

【0007】このような動作がすべての走査線において
もたらされるため、画面全体の表示のうちで信号線bに
相当する1ライン分だけが他の画素よりも高い電圧が供
給された形となり、より黒いラインとして視認されるこ
とになるという問題が生じてしまう。
Since such an operation is performed in all the scanning lines, only one line corresponding to the signal line b in the display of the entire screen is supplied with a higher voltage than the other pixels. There is a problem that the line is visually recognized as a black line.

【0008】ちなみにSW2 が非選択でSW1 が選択さ
れた瞬間にも同様の突き上げは発生するが、走査線g1
の選択中において次のタイミングでSW2 が選択されて
正しい電位に書き換えられるため、画素C1 に関しては
表示上問題は生じない。また走査線g1 の非導通時のC
sdによる揺動は画素と容量結合する信号線によって違
いがあるが、表示期間全体の実効値としては差がなく、
問題を生じない。
By the way, the same thrust occurs at the moment when SW 2 is not selected and SW 1 is selected, but the scanning line g 1
In currently selected for SW 2 at the next timing is rewritten to the correct potential is selected, there is no display on the problems with the pixel C 1. In addition, when the scanning line g 1 is not conducting,
The swing due to sd differs depending on the signal line that is capacitively coupled to the pixel, but there is no difference as the effective value of the entire display period.
No problem.

【0009】ここでは簡単のため2ブロックにわけての
駆動について記載したが、たとえば画面全体を4ブロッ
クにわけて駆動している場合は、それぞれのブロックの
境目に、あわせて3本の黒いラインが視認されるという
問題となる。
Here, for simplicity, the driving in two blocks has been described. However, for example, when the entire screen is driven in four blocks, three black lines are added at the boundary of each block. Is visually recognized.

【0010】[0010]

【課題を解決するための手段】上記の課題を解決するた
め、本発明のアクティブマトリクス基板は、複数の画素
電極のそれぞれに接続される画素スイッチング素子と、
上記画素スイッチング素子を駆動する複数の走査線と、
上記画素スイッチング素子を介してデータ信号を上記画
素電極に印加する複数の信号線と、上記信号線に上記デ
ータ信号を供給して信号線の電圧を極性反転させる信号
入力部とを備え、一水平期間内で上記データ信号が供給
される時期によって上記信号線がブロック分けされてお
り、上記信号入力部からのデータ信号を上記各ブロック
へ分岐させる信号線分岐部と、導通・非導通を切り替え
られることによって上記信号線分岐部から上記各信号線
へのデータ信号の供給をオンオフする信号線スイッチン
グ素子と、上記ブロックごとに設けられ、上記信号線ス
イッチング素子に導通信号を供給して、上記信号線スイ
ッチング素子の導通・非導通を、上記データ信号の供給
時期に従って上記ブロックごとに切り替える制御配線と
を有するアクティブマトリクス基板において、少なくと
も2つの互いに隣接したブロックの少なくとも一方につ
いて、一水平期間内で自ブロックの制御配線よりも隣接
ブロックの制御配線のほうが先に上記データ信号を供給
されるブロックについて、隣接ブロックとの境界線上の
自ブロック内の信号線が、自ブロックの上記制御配線と
は異なる別の補助制御配線により補助導通信号の供給を
受けて制御される、自ブロックの上記制御配線により制
御される上記信号線スイッチング素子とは異なる別の補
助信号線スイッチング素子によって、一水平期間内で上
記隣接ブロックへのデータ信号供給終了より前に、予行
として、自ブロックの信号線の電圧を極性反転させる予
行極性反転信号の供給を受けることを特徴としている。
In order to solve the above-mentioned problems, an active matrix substrate according to the present invention comprises a pixel switching element connected to each of a plurality of pixel electrodes;
A plurality of scanning lines for driving the pixel switching element;
A plurality of signal lines for applying a data signal to the pixel electrode via the pixel switching element, and a signal input unit for supplying the data signal to the signal line and inverting the polarity of the voltage of the signal line; The signal line is divided into blocks according to the timing at which the data signal is supplied within a period, and a signal line branching unit that branches a data signal from the signal input unit to each of the blocks can be switched between conducting and non-conducting. A signal line switching element for turning on / off the supply of a data signal from the signal line branching unit to each of the signal lines, and a conduction signal provided to each of the blocks to supply a conduction signal to the signal line switching element. A control line for switching the conduction / non-conduction of the switching element for each of the blocks according to the supply timing of the data signal; In the matrix substrate, for at least one of at least two adjacent blocks, the control wiring of the adjacent block is supplied with the data signal earlier than the control wiring of the own block within one horizontal period. The signal line in the own block on the boundary line is controlled by receiving the supply of the auxiliary conduction signal by another auxiliary control wiring different from the control wiring of the own block, and controlled by the control wiring of the own block. By a different auxiliary signal line switching element different from the signal line switching element, a pre-run polarity in which the polarity of the signal line voltage of the own block is inverted before the end of the data signal supply to the adjacent block within one horizontal period. It is characterized by receiving an inversion signal.

【0011】上記の構成により、隣接ブロックとの境界
線上の自ブロック内の信号線が、補助信号線スイッチン
グ素子によって、予行として、自ブロックの信号線の電
圧を極性反転する。
With the above configuration, the signal line in the own block on the boundary line with the adjacent block inverts the polarity of the voltage of the signal line of the own block as a pre-run by the auxiliary signal line switching element.

【0012】したがって、信号線を予め極性反転させる
ことができるため、上記のように境界線上の画素が電位
の揺動を受けた状態で書き込まれて、それが表示期間に
わたって保持されるという現象がおこらない。それゆ
え、ブロックの境目に周辺と同じ電位を供給したにもか
かわらず周辺とは表示状態が異なるという不具合を軽減
することができる。
Therefore, since the polarity of the signal line can be inverted in advance, the phenomenon that the pixel on the boundary line is written with the fluctuation of the potential as described above and is held over the display period is generated. Will not happen. Therefore, it is possible to reduce the problem that the display state is different from that of the periphery even though the same potential is supplied to the periphery at the boundary of the block.

【0013】また、予め決定された選択順序にしたがっ
て各ブロックに導通信号が供給され、このときに表示上
不具合が生じる信号線のみに別の信号線スイッチング素
子を設ける構造である。それゆえ、不要な信号線スイッ
チング素子を設けない分、信号線スイッチング素子の形
成領域を大きくとることができる。また、別の信号線ス
イッチング素子の制御配線はブロック間に各1本でよ
い。それゆえ、制御信号も余計に生成しなくてよく、配
線の形成もレイアウトしやすくなる。
Further, a conduction signal is supplied to each block in accordance with a predetermined selection order, and another signal line switching element is provided only for a signal line which causes a display problem at this time. Therefore, the area where the signal line switching element is formed can be made large because the unnecessary signal line switching element is not provided. In addition, one control wiring for another signal line switching element may be provided between each block. Therefore, the control signal does not need to be generated excessively, and the wiring is easily formed.

【0014】また、本発明のアクティブマトリクス基板
は、上記の構成に加えて、少なくとも2つの互いに隣接
したブロックでブロックの境界線上にある両方の信号線
が、上記各補助信号線スイッチング素子を介して互いに
同一の上記予行極性反転信号の供給を受けており、一水
平期間内で、上記隣接ブロックのうち、データ信号供給
開始が早いほうのブロックの信号線へのデータ信号供給
開始までに、上記予行極性反転信号の供給が終了するこ
とを特徴としている。
In the active matrix substrate according to the present invention, in addition to the above structure, at least two adjacent signal lines on the boundary between the blocks are connected via the auxiliary signal line switching elements. The same pre-feed polarity inversion signal is supplied to each other, and within one horizontal period, the pre-feed signal is supplied to the signal line of the earlier block of the adjacent block among the adjacent blocks. The supply of the polarity inversion signal is terminated.

【0015】上記の構成により、例えば境界線上の両方
の信号線に接続された補助反転データ供給線等によっ
て、同一の上記予行極性反転信号が境界線上の両方の信
号線に供給されており、一水平期間内で、上記隣接ブロ
ックのうち、データ信号供給開始が早いほうのブロック
の信号線へのデータ信号供給開始までに、上記予行極性
反転信号の供給が終了する。したがって、この表示装置
が画像の左右反転機能を備えている場合、すなわち画像
データのスキャニングが左右どちらからも行われ、制御
配線の選択順序が入れ替わることがある場合に、どちら
のブロックが先にデータ信号の供給を受けても、データ
信号の供給による極性反転期間と予行の極性反転期間と
が重ならない。それゆえ、上記の構成による効果に加え
て、補助信号線スイッチング素子が境目の双方の信号線
に設置されていることによってこの表示装置が画像の左
右反転機能を備えている場合、すなわち画像データのス
キャニングが左右どちらからも行われ、制御配線の選択
順序が入れ替わることがある場合でも、上記のように、
ブロックの境目に周辺と同じ電位を供給したにもかかわ
らず周辺とは表示状態が異なるという不具合を軽減する
ことができる。
According to the above configuration, for example, the same preceding polarity inversion signal is supplied to both signal lines on the boundary line by the auxiliary inversion data supply line connected to both signal lines on the boundary line. Within the horizontal period, the supply of the preceding polarity reversal signal ends before the start of data signal supply to the signal line of the earlier block of the adjacent blocks among the adjacent blocks. Therefore, when this display device has a function of inverting the image horizontally, that is, when the scanning of the image data is performed from both the left and right, and the order of selecting the control wiring may be changed, either block is used first. Even if the signal is supplied, the polarity inversion period due to the supply of the data signal does not overlap with the polarity inversion period of the pre-run. Therefore, in addition to the effect of the above configuration, when the display device has a left-right reversal function of an image by providing the auxiliary signal line switching element on both signal lines at the boundary, that is, Even when scanning is performed from both the left and right and the order of selecting control wiring may be changed, as described above,
Even if the same potential as the surroundings is supplied at the boundary of the block, the problem that the display state is different from the surroundings can be reduced.

【0016】また、このような接続の仕方によると、補
助制御配線および予行極性反転信号を供給する線(補助
反転データ供給線)を共通にすることができるので、配
線形成領域の無駄がない。
Further, according to such a connection method, the auxiliary control wiring and the line for supplying the pre-inversion polarity inversion signal (auxiliary inversion data supply line) can be made common, so that the wiring formation area is not wasted.

【0017】また、本発明のアクティブマトリクス基板
は、上記の構成に加えて、上記補助制御配線は、水平期
間において自ブロックの制御配線よりも先に導通信号を
供給される他ブロックの制御配線であることを特徴とし
ている。
Further, in the active matrix substrate according to the present invention, in addition to the above configuration, the auxiliary control wiring is a control wiring of another block to which a conduction signal is supplied earlier than a control wiring of the own block in the horizontal period. It is characterized by having.

【0018】上記の構成により、上記補助制御配線は、
水平期間において自ブロックの制御配線よりも先に導通
信号を供給される他ブロックの制御配線である。したが
って、制御配線が補助制御配線を兼用できる。それゆ
え、上記の構成による効果に加えて、外部で特殊な制御
信号を生成してこれを別の信号線スイッチング素子に供
給する必要がなく、制御信号生成にかかる外部回路の煩
雑化や制御配線のレイアウト上の問題点も生じない。
According to the above configuration, the auxiliary control wiring includes:
This is a control wiring of another block to which a conduction signal is supplied before the control wiring of the own block in the horizontal period. Therefore, the control wiring can also serve as the auxiliary control wiring. Therefore, in addition to the effects of the above configuration, there is no need to generate a special control signal externally and supply it to another signal line switching element, which complicates an external circuit involved in control signal generation and reduces control wiring. Also, there is no problem in the layout.

【0019】また、本発明のアクティブマトリクス基板
は、上記の構成に加えて、上記補助制御配線は、水平期
間において自ブロックの制御配線よりも先に導通信号を
供給される、隣接ブロックの制御配線であることを特徴
としている。
In the active matrix substrate according to the present invention, in addition to the above configuration, the auxiliary control wiring is supplied with a conduction signal prior to the control wiring of the own block in the horizontal period. It is characterized by being.

【0020】上記の構成により、上記補助制御配線は、
水平期間において自ブロックの制御配線よりも先に導通
信号を供給される、隣接ブロックの制御配線である。し
たがって、補助制御配線と、隣接ブロックの制御配線と
を兼用することができる。それゆえ、上記の構成による
効果に加えて、別の信号線スイッチング素子の制御配線
は隣接ブロックの制御配線を少しの距離だけ延伸するの
みで済むため、パターンの配置が極めて容易である。
According to the above configuration, the auxiliary control wiring includes:
This is a control wiring of an adjacent block to which a conduction signal is supplied before a control wiring of the own block in the horizontal period. Therefore, the auxiliary control wiring and the control wiring of the adjacent block can be shared. Therefore, in addition to the effect of the above configuration, since the control wiring of another signal line switching element only needs to extend the control wiring of the adjacent block by a small distance, the pattern arrangement is extremely easy.

【0021】また、本発明のアクティブマトリクス基板
は、上記の構成に加えて、上記補助信号線スイッチング
素子の、信号線と接続されていないほうの端子は、自ブ
ロックの制御配線により制御される上記信号線スイッチ
ング素子の、信号線と接続されていないほうの端子が接
続されているのと同一の信号入力部に電気的に接続され
ていることを特徴としている。
Further, in the active matrix substrate according to the present invention, in addition to the above configuration, the terminal of the auxiliary signal line switching element which is not connected to the signal line is controlled by the control wiring of the own block. It is characterized in that the signal line switching element is electrically connected to the same signal input portion to which the other terminal not connected to the signal line is connected.

【0022】上記の構成により、上記補助信号線スイッ
チング素子の、信号線と接続されていないほうの端子
は、自ブロックの制御配線により制御される上記信号線
スイッチング素子の、信号線と接続されていないほうの
端子が接続されているのと同一の信号入力部に電気的に
接続されている。言い換えれば、予行極性反転信号を上
記補助信号線スイッチング素子に供給する供給元(補助
反転データ供給線)が、自ブロックの制御配線により制
御される上記信号線スイッチング素子に接続されている
上記信号入力部である。したがって、信号入力部から自
ブロックに入力されるデータ信号が自ブロックの予行極
性反転信号の役目を兼用することができる。それゆえ、
上記の構成による効果に加えて、上記別の信号線スイッ
チング素子の他端への信号入力部を設けなくてすむた
め、構造が簡単である。
According to the above arrangement, the terminal of the auxiliary signal line switching element which is not connected to the signal line is connected to the signal line of the signal line switching element controlled by the control wiring of the own block. The other terminal is electrically connected to the same signal input section to which it is connected. In other words, the supply source (auxiliary inversion data supply line) that supplies the pre-polarity inversion signal to the auxiliary signal line switching element is the signal input connected to the signal line switching element controlled by the control wiring of the own block. Department. Therefore, the data signal input to the own block from the signal input unit can also serve as the reversal polarity inversion signal of the own block. therefore,
In addition to the effect of the above configuration, the structure is simple because there is no need to provide a signal input section to the other end of the another signal line switching element.

【0023】また、信号線スイッチング素子の入出力を
並列接続して、制御配線のみを別途接続するのみである
ため、スペース的にも設けやすい。
Further, since the input and output of the signal line switching element are connected in parallel and only the control wiring is separately connected, it is easy to provide space.

【0024】また、信号入力部は別のブロックの信号が
供給されている状態にあるため、すでに極性反転してお
り、別途設ける場合のように、極性反転信号をわざわざ
生成して供給する必要がなく、信号入力にかかる部品点
数の増加も防ぐことができる。
Further, since the signal input section is in a state where a signal of another block is supplied, the polarity has already been inverted, and it is necessary to generate and supply a polarity inversion signal as in the case where it is provided separately. In addition, an increase in the number of components required for signal input can be prevented.

【0025】また、本発明のアクティブマトリクス基板
は、上記の構成に加えて、上記補助信号線スイッチング
素子の、信号線と接続されていないほうの端子は、ブロ
ックをまたいだ隣接する信号線に接続された信号線スイ
ッチング素子の、信号線と接続されていないほうの端子
が接続されているのと同一の信号入力部に電気的に接続
されていることを特徴としている。
Further, in the active matrix substrate according to the present invention, in addition to the above configuration, the terminal of the auxiliary signal line switching element that is not connected to the signal line is connected to an adjacent signal line across blocks. The signal line switching device is characterized in that it is electrically connected to the same signal input portion to which the other terminal not connected to the signal line is connected.

【0026】上記の構成により、上記補助信号線スイッ
チング素子の、信号線と接続されていないほうの端子
は、ブロックをまたいだ隣接する信号線に接続された信
号線スイッチング素子の、信号線と接続されていないほ
うの端子が接続されているのと同一の信号入力部に電気
的に接続されている。言い換えれば、予行極性反転信号
を上記補助信号線スイッチング素子に供給する供給元
(補助反転データ供給線)が、ブロックをまたいだ隣接
する信号線に接続された上記信号線スイッチング素子に
接続されている上記信号入力部である。したがって、信
号入力部から隣接ブロックに入力されるデータ信号が自
ブロックの予行極性反転信号の役目を兼用することがで
きる。それゆえ、上記の構成による効果に加えて、予め
供給される信号レベルが隣接ラインの正規の表示信号で
あるため当該信号線の正規の表示信号と同一または類似
であることが多く、黒線化といった問題はさらに生じに
くくなる。仮に生じる場合には、隣接ライン間で信号が
異なる場合、すなわち表示状態の切り替わる境目に相当
するので、視認されにくく問題にならない。
With the above arrangement, the terminal of the auxiliary signal line switching element which is not connected to the signal line is connected to the signal line of the signal line switching element connected to the adjacent signal line across the block. The other terminal is electrically connected to the same signal input unit to which it is connected. In other words, a supply source (auxiliary inversion data supply line) that supplies a pre-inversion polarity inversion signal to the auxiliary signal line switching element is connected to the signal line switching element connected to an adjacent signal line across blocks. This is the signal input section. Therefore, the data signal input from the signal input unit to the adjacent block can also serve as the reversal polarity inversion signal of the own block. Therefore, in addition to the effect of the above configuration, since the signal level supplied in advance is a normal display signal of the adjacent line, it is often the same or similar to the normal display signal of the signal line. Such a problem is less likely to occur. If it occurs, the signal is different between adjacent lines, that is, it corresponds to a boundary where the display state is switched, and therefore, it is difficult to visually recognize the problem, and there is no problem.

【0027】また、本発明のアクティブマトリクス基板
は、上記の構成に加えて、上記補助信号線スイッチング
素子の、信号線と接続されていないほうの端子は、上記
信号線に接続された画素電極と同色を表示すべき画素に
データ信号を供給し、かつ隣接ブロックにあって上記信
号線に最も近くに位置する別の信号線に接続された信号
線スイッチング素子の、信号線と接続されていないほう
の端子が接続されているのと同一の信号入力部に電気的
に接続されていることを特徴としている。
Further, in the active matrix substrate according to the present invention, in addition to the above configuration, the terminal of the auxiliary signal line switching element that is not connected to the signal line is connected to the pixel electrode connected to the signal line. A signal line switching element that supplies a data signal to a pixel to be displayed in the same color and is connected to another signal line located in the adjacent block and located closest to the signal line, which is not connected to the signal line Are electrically connected to the same signal input section to which the terminal is connected.

【0028】上記の構成により、上記補助信号線スイッ
チング素子の、信号線と接続されていないほうの端子
は、上記信号線に接続された画素電極と同色を表示すべ
き画素にデータ信号を供給し、かつ隣接ブロックにあっ
て上記信号線に最も近くに位置する別の信号線に接続さ
れた信号線スイッチング素子の、信号線と接続されてい
ないほうの端子が接続されているのと同一の信号入力部
に電気的に接続されている。言い換えれば、予行極性反
転信号を上記補助信号線スイッチング素子に供給する供
給元(補助反転データ供給線)が、上記信号線に接続さ
れた画素電極と同色を表示すべき画素にデータ信号を供
給し、かつ隣接ブロックにあって上記信号線に最も近く
に位置する別の信号線に接続された上記信号線スイッチ
ング素子に接続されている上記信号入力部である。した
がって、信号入力部から隣接ブロックに入力される同じ
色のデータ信号が自ブロックの予行極性反転信号の役目
を兼用することができる。それゆえ、上記の構成による
効果に加えて、予め供給される信号レベルが隣接ライン
の同一色の正規の表示信号であるため当該信号線の正規
の表示信号と同一または類似であることがさらに多く、
黒線化といった問題はさらに生じにくくなる。仮に生じ
る場合には、隣接ライン間で信号が異なる場合、すなわ
ち表示状態の切り替わる境目に相当するので、視認され
にくく問題にならない。
According to the above configuration, the terminal of the auxiliary signal line switching element that is not connected to the signal line supplies a data signal to a pixel that should display the same color as the pixel electrode connected to the signal line. And the same signal to which the other terminal of the signal line switching element connected to another signal line located closest to the signal line in the adjacent block and not connected to the signal line is connected. It is electrically connected to the input unit. In other words, a supply source (auxiliary inversion data supply line) that supplies a pre-polarity inversion signal to the auxiliary signal line switching element supplies a data signal to a pixel that should display the same color as the pixel electrode connected to the signal line. And the signal input unit connected to the signal line switching element connected to another signal line located in the adjacent block and closest to the signal line. Therefore, the data signal of the same color input to the adjacent block from the signal input unit can also serve as the reversal polarity inversion signal of the own block. Therefore, in addition to the effect of the above configuration, the signal level supplied in advance is the same or similar to the normal display signal of the signal line because the signal level is the normal display signal of the same color of the adjacent line. ,
Problems such as blackening are less likely to occur. If it occurs, the signal is different between adjacent lines, that is, it corresponds to a boundary where the display state is switched, and therefore, it is difficult to visually recognize the problem, and there is no problem.

【0029】また、本発明のアクティブマトリクス基板
は、上記の構成に加えて、上記信号線スイッチング素子
は、上記補助信号線スイッチング素子より、導通時に低
抵抗であることを特徴としている。
Further, in the active matrix substrate according to the present invention, in addition to the above configuration, the signal line switching element has a lower resistance when conducting than the auxiliary signal line switching element.

【0030】上記の構成により、上記信号線スイッチン
グ素子は、上記補助信号線スイッチング素子より、導通
時に低抵抗である。予め極性反転させるための補助信号
線スイッチング素子は、十分に充電するに足るほどのド
ライブ能力を持つ必要がなく、ある程度極性反転すれば
よいだけである。したがって、予め極性反転させるため
の補助信号線スイッチング素子を、正規の極性反転信号
を供給する信号線スイッチング素子と同一の大きさでし
かも十分抵抗が小さくなるように大きく形成する必要が
ない。それゆえ、上記の構成による効果に加えて、補助
信号線スイッチング素子を空間的に配置しやすい。
According to the above configuration, the signal line switching element has a lower resistance when conducting than the auxiliary signal line switching element. The auxiliary signal line switching element for inverting the polarity in advance does not need to have a driving ability enough to sufficiently charge, but only needs to invert the polarity to some extent. Therefore, the auxiliary signal line switching element for inverting the polarity in advance does not need to be formed to have the same size as the signal line switching element for supplying the normal polarity inversion signal and large enough to sufficiently reduce the resistance. Therefore, in addition to the effect of the above configuration, the auxiliary signal line switching element can be easily spatially arranged.

【0031】また、信号線は、予行の極性反転側とは高
抵抗で接続されているのに対し、正規の書き込み側とは
低抵抗で接続されているため、万一、予行の極性反転側
の信号線にノイズなどが混入しても、正規側は影響を受
けることなく信号入力部からの出力信号を得ることがで
きる。このため、表示上の安定度が向上する。
The signal line is connected with a high resistance to the polarity reversal side of the pre-run, whereas it is connected to the normal write side with a low resistance. Even if noise or the like is mixed in the signal line, the normal side can obtain an output signal from the signal input unit without being affected. For this reason, display stability is improved.

【0032】また、信号入力部側からみた負荷も、同一
の信号線スイッチング素子で接続されている場合は複数
倍となり、しかも逆極性であるため信号入力部側が揺動
をうけやすく、信号入力部側のドライブIC等のドライ
ブ能力によっては正しく出力されなかったり、ラッチア
ップが生じての信号入力部側の動作不良を生じかねない
が、本構造では同一瞬間での信号入力部側の見かけ上の
負荷は上記の場合より小さく、これらの問題点が解決さ
れる。
Also, the load seen from the signal input unit side is multiplied by a plurality when connected by the same signal line switching element, and the signal input unit side is liable to swing due to the opposite polarity, so that the signal input unit is The output may not be correct or the signal input unit may malfunction due to latch-up, depending on the drive capability of the drive IC or the like, but with this structure, the apparent appearance of the signal input unit at the same moment The load is smaller than in the above case, and these problems are solved.

【0033】[0033]

【発明の実施の形態】〔実施の形態1〕本発明の実施の
一形態について図1および図2に基づいて説明すれば、
以下の通りである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS [Embodiment 1] An embodiment of the present invention will be described with reference to FIGS.
It is as follows.

【0034】本実施の形態に係るアクティブマトリクス
基板は、走査線、信号線、画素電極を有し、アクティブ
マトリクス方式で表示駆動される表示装置としての液晶
表示装置であり、特に電位の揺動による表示晶位の低下
を防止するのに有効である。その等価回路を図1を参照
しながら説明する。
The active matrix substrate according to the present embodiment is a liquid crystal display device as a display device having scanning lines, signal lines, and pixel electrodes and driven for display in an active matrix system. This is effective for preventing the display crystal from lowering. The equivalent circuit will be described with reference to FIG.

【0035】画素電極には、それぞれデータ処理部とし
ての画素A1 、B1 、…が設けられるとともに、図示し
ないTFT(薄膜トランジスタ)等の画素スイッチング
素子が接続されている。これらの画素は液晶で構成さ
れ、これらによって液晶パネルが構成され、この液晶パ
ネルにて画像を表示する液晶表示装置が構成されてい
る。なお、実際には、図に示した以外にも同様に多くの
信号線およびそれらに対応するだけの各部材が設けられ
ているが、ここでは、説明の便宜上簡略化し、信号線
は、f’、f、a、b、c、d、e、e’の8本のみを
示し、同様に、走査線は、g1 、g2 の2本のみを示
す。
Each of the pixel electrodes is provided with a pixel A 1 , B 1 ,... As a data processing section, and a pixel switching element such as a TFT (thin film transistor) (not shown) is connected to the pixel electrode. These pixels are composed of liquid crystal, and they constitute a liquid crystal panel. A liquid crystal display device that displays an image on the liquid crystal panel is constructed. Actually, many signal lines and members corresponding thereto are provided in addition to those shown in the figure, but here, for convenience of explanation, the signal lines are simplified to f ′ , F, a, b, c, d, e, and e ′, and similarly, only two scanning lines, g 1 and g 2 .

【0036】信号線f’、f、a、bにより1つのブロ
ック(第1ブロックと称する)が構成されている。ま
た、信号線c、d、e、e’により別の1つのブロック
(第2ブロックと称する)が構成されている。本実施の
形態においてはこのように2ブロックの構成について説
明する。しかしこれに限定されない。すなわち、本実施
の形態では、従来例と同様に2ブロックの構成とする
が、より多いブロック数の場合も同様である。
One block (referred to as a first block) is constituted by the signal lines f ', f, a, and b. Another block (referred to as a second block) is constituted by the signal lines c, d, e, and e ′. In the present embodiment, a configuration of two blocks will be described. However, it is not limited to this. That is, in the present embodiment, the configuration is two blocks as in the conventional example, but the same applies to the case of a larger number of blocks.

【0037】上記信号線f’、f、a、b、c、d、
e、e’の端部に同図に示すように信号線スイッチング
素子(SWa、SWb、SWc、SWd等)を設け、こ
れら素子の他端は、外部回路を装着するための信号入力
部としての信号線駆動回路1(ドライバIC)と電気的
に接続されており、信号線駆動回路1と該信号線スイッ
チング素子の間には信号線分岐部7が設けられている。
信号線スイッチング素子はCMOSトランジスタで構成
でき、また場合によってはNMOSトランジスタで構成
することもある。また、信号線分岐部7は配線を枝分か
れさせることで構成できる。
The signal lines f ', f, a, b, c, d,
Signal line switching elements (SWa, SWb, SWc, SWd, etc.) are provided at the ends of e and e 'as shown in the figure, and the other ends of these elements serve as signal input sections for mounting an external circuit. The signal line driving circuit 1 (driver IC) is electrically connected, and a signal line branching unit 7 is provided between the signal line driving circuit 1 and the signal line switching element.
The signal line switching element can be constituted by a CMOS transistor, and in some cases, an NMOS transistor. Further, the signal line branching unit 7 can be configured by branching wiring.

【0038】そして、これら信号線スイッチング素子
は、信号線駆動回路1の出力端から出ている出力線
1 、s2 、s3 、s4 と電気的にそれぞれ接続されて
いる。上記信号線スイッチング素子SWa等の制御端に
は、信号線スイッチング素子の導通・非導通を切り替え
る制御配線SW1 およびSW2 が複数のブロック毎に共
通に接続されており、このように切り替えることによっ
て、表示信号として、信号線駆動回路1からの画像信号
(データ信号)を、時分割で信号線に供給するようにな
っている。
These signal line switching elements are electrically connected to output lines s 1 , s 2 , s 3 , and s 4 extending from the output end of the signal line driving circuit 1, respectively. To the control terminal such as the signal line switching element SWa is controlled wire SW 1 and SW 2 switches conduction and non-conduction of the signal line switching elements are connected in common to each of a plurality of blocks, by switching to such An image signal (data signal) from the signal line driving circuit 1 is supplied to the signal line in a time division manner as a display signal.

【0039】つまり、信号線や走査線をブロックに分
け、信号線であればある走査線が選択されている間(走
査線の一選択期間、一水平期間)、また走査線であれば
一垂直期間を時分割して、データ信号や走査信号を各ブ
ロックに順次印加するように、信号の印加先のブロック
を時間と共に切り替えるようにしている。そのなかで、
本実施の形態では、信号線をブロックに分け、走査線の
一選択期間を時分割して、データ信号を各ブロックに順
次印加するように、信号の印加先のブロックを時間と共
に切り替えるようにしている。走査線をブロックに分け
た場合は、一垂直期間を時分割して、走査信号を各ブロ
ックに順次印加するように、信号の印加先のブロックを
時間と共に切り替えるようにすればよい。
That is, a signal line or a scanning line is divided into blocks, and if a signal line is used, a certain scanning line is selected (one selection period of a scanning line, one horizontal period), and if it is a scanning line, one vertical line is used. The period to which the signal is applied is switched over time so that the data signal and the scanning signal are sequentially applied to each block by dividing the period. Among them,
In this embodiment mode, a signal line is divided into blocks, one selection period of a scanning line is time-divided, and a block to which a signal is applied is switched with time so that a data signal is sequentially applied to each block. I have. When the scanning lines are divided into blocks, one vertical period may be time-divided, and the block to which the signal is applied may be switched over time so that the scanning signal is sequentially applied to each block.

【0040】このようなブロック駆動を行う信号線駆動
回路1には、図示しないn個のサンプリング回路が設け
られている。ブロックの個数が上記の説明のように2個
であれば、信号線の本数はそれらの積であるため2n本
となる。
The signal line driving circuit 1 for performing such block driving is provided with n sampling circuits (not shown). If the number of blocks is two as described above, the number of signal lines is 2n because it is the product of them.

【0041】信号線駆動回路1内でシフトレジスタによ
りn個のサンプリングパルスが作られ、n個のサンプリ
ング回路にそれぞれ順次供給される。データ信号は、信
号線駆動回路1に順次n個が入力されるに従い、上記サ
ンプリングパルスの各タイミングでn個のサンプリング
回路へそれぞれ入力され、保持される。
In the signal line driving circuit 1, n shift pulses are generated by the shift register and sequentially supplied to the n shift pulses. As n data signals are sequentially input to the signal line driving circuit 1, the data signals are input to and held by the n sampling circuits at each timing of the sampling pulse.

【0042】これらのデータ信号は、所定のコントロー
ル信号が示すタイミングで、各サンプリング回路から信
号線分岐部7を経て、信号線に接続されたすべての信号
線スイッチング素子の一端へ出力される。これは例えば
第1ブロック用のデータ信号である。
These data signals are output from each sampling circuit to one end of all the signal line switching elements connected to the signal lines via the signal line branching unit 7 at the timing indicated by the predetermined control signal. This is, for example, a data signal for the first block.

【0043】それと同時に、その間に送られてくるデー
タ信号が、上記シフトレジスタにより作られる新たなサ
ンプリングパルスの各タイミングでn個のサンプリング
回路へそれぞれ入力され、保持される。これらのデータ
信号は、次の所定のタイミングで、各サンプリング回路
から信号線分岐部7を経て、信号線に接続されたすべて
の信号線スイッチング素子の一端へ出力される。これは
例えば第2ブロック用のデータ信号である。
At the same time, the data signal sent during this time is input to and held by each of the n sampling circuits at each timing of a new sampling pulse generated by the shift register. These data signals are output from the respective sampling circuits to the one ends of all the signal line switching elements connected to the signal lines via the signal line branching unit 7 at the next predetermined timing. This is, for example, a data signal for the second block.

【0044】信号線駆動回路1から出力されたデータ信
号は、制御配線SW1 やSW2 の導通信号のパルスがオ
ン(ハイ)の期間に限り、各信号線スイッチング素子
(SWaなど)を通ることができ、該当する信号線に供
給される。したがって、1水平期間内において、図2に
示すように、まずは制御配線SW1 のみをオンにして第
1ブロック(信号線bを含むブロック)のみにデータ信
号を供給し、それが完了した後、制御配線SW2 のみを
オンにして第2ブロック(信号線cを含むブロック)の
みにデータ信号を供給する。このようにして信号線のブ
ロック駆動を行っている。
The data signal output from the signal line driving circuit 1 passes through each signal line switching element (SWa, etc.) only when the pulse of the conduction signal of the control lines SW 1 and SW 2 is on (high). Is supplied to the corresponding signal line. Therefore, within one horizontal period, as shown in FIG. 2, first, only the control wiring SW1 is turned on to supply the data signal only to the first block (the block including the signal line b). supplying a data signal only to the (block including a signal line c) the second block is turned on only the control line SW 2. In this manner, block driving of the signal line is performed.

【0045】上記制御配線SW1 およびSW2 に供給さ
れて各制御配線から各信号線スイッチング素子に供給さ
れる導通信号(パルス)は、例えば以下のようにして供
給される。すなわち、PLL(phase-locked loop )発
振器でクロックCLKを生成する。このクロックCLK
および、画像信号に同期した水平同期信号HSYを、水
平カウンタでカウントし、そのカウンタの値を元に各デ
コーダで各パルスを作成する。各デコーダは、予め所定
の値がセットされており、その値に従って各パルスを出
力する。所定の値は、s1 など、g2 など、各画素や、
SWa等の個別のパラメータについて決定し、最適化し
ておく。
The conduction signal (pulse) supplied to the control lines SW 1 and SW 2 and supplied from each control line to each signal line switching element is supplied as follows, for example. That is, the clock CLK is generated by a PLL (phase-locked loop) oscillator. This clock CLK
The horizontal synchronization signal HSY synchronized with the image signal is counted by a horizontal counter, and each decoder creates each pulse based on the value of the counter. Each decoder is set to a predetermined value in advance, and outputs each pulse according to the value. Predetermined value, such as s 1, etc. g 2, and each pixel,
Individual parameters such as SWa are determined and optimized.

【0046】本実施の形態における信号線の駆動の様子
を図2に示す。図中、SWP が補助制御配線2の駆動波
形である。本実施の形態においては、信号線に印加する
データ信号はフレーム反転およびライン反転されてお
り、これは後述のいずれの実施の形態においても同様で
ある。従来例である図7と異なるのは、ブロックの境目
に相当する信号線bおよびcに、正規の信号線スイッチ
ング素子SWb、SWcと並列に、別の制御配線である
補助制御配線2によって制御される補助信号線スイッチ
ング素子SWb2、SWc2が接続されていることであ
る。正規のデータ信号(表示信号)を信号線に供給する
タイミングに先立って、補助制御配線2を選択する。こ
のとき、反転信号線3(補助反転データ供給線)には前
のフレームの信号の極性とは反対の極性の信号を供給し
ておく。その結果、予行の極性反転として、予め信号線
の極性を反転させておくことができる。これにより、後
のブロックが選択された時の極性反転によって前のブロ
ックの最端の信号線が揺動をうけて境目が視認されると
いう、上記の問題点は解決される。
FIG. 2 shows how the signal lines are driven in this embodiment. In the figure, SW P is a drive waveform of the auxiliary control wiring 2. In the present embodiment, the data signal applied to the signal line is frame-inverted and line-inverted, which is the same in any of the embodiments described later. The difference from the conventional example shown in FIG. 7 is that the signal lines b and c corresponding to the boundaries of the blocks are controlled by the auxiliary control wiring 2 which is another control wiring in parallel with the normal signal line switching elements SWb and SWc. The auxiliary signal line switching elements SWb2 and SWc2 are connected. Prior to the timing of supplying a regular data signal (display signal) to the signal line, the auxiliary control wiring 2 is selected. At this time, a signal having a polarity opposite to that of the signal of the previous frame is supplied to the inverted signal line 3 (auxiliary inverted data supply line). As a result, the polarity of the signal line can be inverted in advance as the polarity inversion of the pre-run. This solves the above-described problem in that the last signal line of the previous block swings and the boundary is visually recognized due to the polarity inversion when the subsequent block is selected.

【0047】なお、補助制御配線2も、制御配線SW1
およびSW2 の場合と同じような回路構成にて駆動する
ことができる。また、反転信号線3から供給される信号
は、信号線駆動回路1で信号線に印加する信号の元とな
る、出力の極性を決定するための極性反転の元信号(V
ref )や、その電圧値を適宜増減させた波形の信号を用
いることができる。
The auxiliary control wiring 2 is also connected to the control wiring SW 1
And it can be driven in the same circuit configuration as that of SW 2. Further, the signal supplied from the inversion signal line 3 is an original signal of the polarity inversion for determining the polarity of the output, which is the source of the signal applied to the signal line in the signal line driving circuit 1 (V
ref) or a signal having a waveform whose voltage value is appropriately increased or decreased.

【0048】上記予行の極性反転時期について、より詳
細に述べれば、信号線bでデータ信号供給のための正規
の極性反転期間の開始時期、終了時期をそれぞれSb、
Ebとする。同じく、信号線cでデータ信号供給のため
の正規の極性反転期間の開始時期、終了時期をそれぞれ
Sc、Ecとする。また、信号線bで、データ信号供給
のための正規の極性反転期間に先立つ、予行の極性反転
期間の開始時期、終了時期をそれぞれSbp、Ebpと
する。同様に、信号線cで、データ信号供給のための正
規の極性反転期間に先立つ、予行の極性反転期間の開始
時期、終了時期をそれぞれScp、Ecpとする。な
お、この定義は他の実施の形態でも同様であるとする。
More specifically, the polarity reversal timing of the pre-run is described as follows. The start timing and the end timing of the normal polarity reversal period for supplying the data signal on the signal line b are Sb and Sb, respectively.
Eb. Similarly, the start time and the end time of the normal polarity inversion period for supplying the data signal on the signal line c are Sc and Ec, respectively. The start time and the end time of the polarity inversion period of the pre-line preceding the normal polarity inversion period for supplying the data signal on the signal line b are Sbp and Ebp, respectively. Similarly, on the signal line c, the start timing and the end timing of the polarity reversal period of the pre-line preceding the normal polarity reversal period for supplying the data signal are Scp and Ecp, respectively. This definition is the same in other embodiments.

【0049】このとき、本実施の形態では、信号線bと
信号線cとで補助制御配線2が共通であるため、Ebp
=Ecpである。また、反転信号線3も共通であるた
め、信号線bにおいて、反転信号線3から、信号線cの
予行の極性反転のための予行極性反転信号が信号線bに
も入力される構造となっている。このため、信号線bの
正規の極性反転を良好に行うためには、この時期が重な
らないようにする必要があるので、Ebp≦Sbであ
る。つまり、Ecp=Ebp≦Sbである。
At this time, in the present embodiment, since the auxiliary control line 2 is common to the signal line b and the signal line c,
= Ecp. Further, since the inversion signal line 3 is also common, the signal line b has a structure in which a reversal polarity reversal signal for reversing the polarity of the preamble of the signal line c is also input from the inversion signal line 3 to the signal line b. ing. For this reason, in order to properly perform the normal polarity inversion of the signal line b, it is necessary that the timings do not overlap, so that Ebp ≦ Sb. That is, Ecp = Ebp ≦ Sb.

【0050】さらに詳しく調べると、正規のタイミング
で信号線には反転信号線3から書き込まれたのとは異な
る電位が与えられるため、この電位差に対応した揺動を
前ブロックの最端の信号線が受ける恐れがあるが、この
電位差は表示信号の極性反転と比べると十分小さく、通
常視認されない程度のものであることが多い。また、こ
れが問題となる場合には、最も視認性が高くなる中間調
での揺動を極力防ぐように、反転信号線3には中間調相
当の反転信号を供給するのがよい。
More specifically, since a potential different from that written from the inversion signal line 3 is applied to the signal line at a regular timing, the swing corresponding to this potential difference is applied to the endmost signal line of the previous block. However, this potential difference is sufficiently small as compared with the inversion of the polarity of the display signal, and is often invisible to the naked eye. If this poses a problem, it is preferable to supply an inversion signal corresponding to the halftone to the inversion signal line 3 so as to minimize the swing in the halftone where visibility becomes highest.

【0051】また、予行の補助信号線スイッチング素子
が境目の双方の信号線(bおよびc)に設置されている
ことによって、この表示装置が画像の左右反転機能を備
えている場合、すなわち画像データのスキャニングが左
右どちらからも行われ、SW1とSW2の選択順序が入
れ替わることがある場合でも、上記効果を実現すること
ができる。図1のような接続の仕方によると、SWb2
およびSWc2の制御配線および反転信号線を同図の
2、3のように共通にしているので、配線形成領域の無
駄がない。
Further, since the auxiliary signal line switching element for the pre-run is provided on both signal lines (b and c) at the boundary, this display device has a function of inverting the image horizontally, that is, the image data. Is performed from both the left and right sides, and the selection order of SW1 and SW2 may be interchanged, the above effect can be realized. According to the connection method as shown in FIG.
Since the control wiring and the inversion signal line of SWc2 are commonly used as shown in 2 and 3 in FIG.

【0052】ところで、上記効果を得るためだけであれ
ば、別の信号線スイッチング素子を設けるのでなく、正
規の制御配線および信号線を予め全体的に駆動して反転
信号を供給することも考えられる。
By the way, if only the above-mentioned effect is to be obtained, it is conceivable to supply an inverted signal by previously driving the normal control wiring and the signal line as a whole instead of providing another signal line switching element. .

【0053】これに対し、本実施の形態に係る構造で
は、通常の極性反転用信号とは別の信号で予行反転させ
るので、全ラインの極性反転にかかる消費電力の増加を
抑えることができる。また、信号線駆動回路1としての
ドライバICの駆動能力としてあまり大きなものは必要
でない。本実施の形態の構造はこの点で有利である。ま
た、上述した通り、反転信号線3には、信号線駆動回路
1からの出力の極性を決定するための極性反転の元信号
(Vref )を与えることができるため、わざわざ反転信
号を作成する必要もない。また上記のように完全に反転
した黒信号ではない所定の反転信号が必要な場合には、
対向電極への信号を供給したり、接地電位に固定するな
どの方法も効果的である。
On the other hand, in the structure according to the present embodiment, since the pre-inversion is performed by using a signal different from the normal polarity inversion signal, it is possible to suppress an increase in power consumption required for the polarity inversion of all lines. Also, a driver IC as the signal line driving circuit 1 does not need to have a very large driving capability. The structure of the present embodiment is advantageous in this respect. Further, as described above, since the original signal (Vref) of the polarity inversion for determining the polarity of the output from the signal line driving circuit 1 can be given to the inverted signal line 3, it is necessary to create the inverted signal. Nor. When a predetermined inverted signal that is not a completely inverted black signal is required as described above,
A method of supplying a signal to the counter electrode or fixing it to the ground potential is also effective.

【0054】なお、ブロックが3つ以上ある場合には、
それぞれのブロックの境目の別の補助制御配線2や反転
信号線3はパネル内や外で接続されていてもよく、パネ
ルへの信号入力部を1個所にしてもかまわない。
When there are three or more blocks,
Another auxiliary control wiring 2 and inverted signal line 3 at the boundary of each block may be connected inside or outside the panel, and the signal input section to the panel may be provided at one place.

【0055】〔実施の形態2〕本発明の他の実施の形態
について図3および図4に基づいて説明すれば、以下の
通りである。なお、説明の便宜上、前記の実施の形態の
図面に示した部材と同一の機能を有する部材には、同一
の符号を付記してその説明を省略する。
[Second Embodiment] The following will describe another embodiment of the present invention with reference to FIGS. For convenience of explanation, members having the same functions as the members shown in the drawings of the above-described embodiment are denoted by the same reference numerals, and description thereof will be omitted.

【0056】本実施の形態では、等価回路である図3に
示すように、ブロックの境目に相当する信号線b、cの
うち、正規の表示信号が供給される時期を比べた場合
に、後に正規の表示信号が供給される信号線cのほうに
のみ、正規の信号線スイッチング素子SWcと並列に、
補助制御配線2によって制御される補助信号線スイッチ
ング素子SWc2が接続されている。正規の表示信号を
信号線に供給するタイミングに先立って、別の制御配線
である補助制御配線2を選択する。このとき、反転信号
線3には前のフレームの信号の極性とは反対の極性の信
号を供給するようにしている。
In the present embodiment, as shown in FIG. 3 which is an equivalent circuit, when the timings at which the normal display signals are supplied are compared among the signal lines b and c corresponding to the boundaries of the blocks, Only in the signal line c to which the regular display signal is supplied, in parallel with the regular signal line switching element SWc,
The auxiliary signal line switching element SWc2 controlled by the auxiliary control wiring 2 is connected. Prior to the timing of supplying a regular display signal to the signal line, the auxiliary control wiring 2 which is another control wiring is selected. At this time, a signal having a polarity opposite to that of the signal of the previous frame is supplied to the inverted signal line 3.

【0057】本実施の形態における信号線の駆動の様子
を図4に示す。図中、SWP が補助制御配線2の駆動波
形である。本実施の形態の構造では、実施の形態1とは
異なり、第1ブロックの正規の書き込みタイミングの間
に補助制御配線2を選択してSWc2から反転信号を供
給することも可能である。このことにより、極性反転信
号供給用にある一定時間を所望することがないため、各
ブロックの正規の信号供給期間を最大にとることができ
る。同時に選択していても、反転信号の供給は信号線駆
動回路1とは別の反転信号線3から供給され、信号線b
とcは電気的に分離しているため、信号線駆動回路1の
出力にも、信号線bを介して行われる正規の書き込みに
もなんら影響を与えない。
FIG. 4 shows how the signal lines are driven in this embodiment. In the figure, SW P is a drive waveform of the auxiliary control wiring 2. In the structure of the present embodiment, different from the first embodiment, it is also possible to select the auxiliary control wiring 2 and supply an inversion signal from the SWc2 during the normal write timing of the first block. This eliminates the need for a certain period of time for supplying the polarity inversion signal, so that the normal signal supply period of each block can be maximized. Even if they are selected at the same time, the inversion signal is supplied from the inversion signal line 3 different from the signal line driving circuit 1 and the signal line b
Since c and c are electrically separated from each other, they do not affect the output of the signal line driving circuit 1 nor the normal writing performed via the signal line b.

【0058】すなわち、本実施の形態では、補助制御配
線2・反転信号線3は信号線bには接続されておらず、
信号線cにのみ接続されている。このため、信号線cの
予行の極性反転時期が信号線bの正規の極性反転時期と
重なっていてもよい。信号線cの予行の極性反転によっ
て信号線bが揺動を受けた後、信号線bの正規の極性反
転時期が完全にまたは部分的に存在して、極性反転すれ
ばよい。このため、本実施の形態では、Ecp<Ebで
ある。
That is, in the present embodiment, the auxiliary control wiring 2 and the inverted signal line 3 are not connected to the signal line b.
It is connected only to the signal line c. For this reason, the polarity reversal timing of the pre-run of the signal line c may overlap the normal polarity reversal timing of the signal line b. After the signal line b is oscillated by the polarity inversion of the pre-run of the signal line c, the polarity may be inverted when the normal polarity inversion timing of the signal line b exists completely or partially. Therefore, in this embodiment, Ecp <Eb.

【0059】〔実施の形態3〕本発明のさらに他の実施
の形態について図5に基づいて説明すれば、以下の通り
である。なお、説明の便宜上、前記の実施の形態の図面
に示した部材と同一の機能を有する部材には同一の符号
を付記してその説明を省略する。
[Embodiment 3] Still another embodiment of the present invention is described below with reference to FIG. For convenience of explanation, members having the same functions as the members shown in the drawings of the above-described embodiment are denoted by the same reference numerals, and description thereof will be omitted.

【0060】本実施の形態では、等価回路である図5に
示すように、後に選択されるブロックのうち、境目に相
当する信号線cに、正規の信号線スイッチング素子SW
cと並列に、補助信号線スイッチング素子SWc2が接
続されており、これら二つのスイッチング素子の入出力
は共通で、SWc2の補助制御配線は第1ブロックの制
御配線SW1 に接続されている。信号線cは、正規のデ
ータ信号を信号線に供給するタイミングに先立って、第
1ブロックの選択期間にSWc2が導通し、このとき信
号線駆動回路1(ドライバIC)からの出力s1 はすで
に前フレームの信号の極性とは反対の極性の信号が供給
されているため、上記と同様に黒線化が防止される。
In the present embodiment, as shown in FIG. 5 which is an equivalent circuit, a signal line c corresponding to a boundary of a block selected later is provided with a regular signal line switching element SW.
parallel is c, the auxiliary signal line switching element SWc2 are connected, the input and output of these two switching elements in common, the auxiliary control wiring SWc2 is connected to the control wire SW 1 of the first block. Signal line c, prior to the timing for supplying a normal data signal to the signal line, SWc2 the selection period of the first block is turned, the output s 1 from the time the signal line drive circuit 1 (driver IC) is already Since a signal having a polarity opposite to the polarity of the signal of the previous frame is supplied, blackening is prevented in the same manner as described above.

【0061】本構造では別の信号線スイッチング素子S
Wc2用に反転信号線3、補助制御配線2およびその信
号入力部が新たには必要ないため、領域的にも設計が容
易で、構造が単純である。また、信号も予行の極性反転
用に別途作成する必要がない。
In this structure, another signal line switching element S
Since the inverted signal line 3, the auxiliary control wiring 2, and its signal input portion are not newly required for Wc2, the design is easy in area and the structure is simple. Also, there is no need to separately create a signal for reversing the polarity of the pre-run.

【0062】ここで、SWc2はSWcよりも小型に設
計されている。予め極性反転させるための補助信号線ス
イッチング素子SWc2は、十分に充電するに足るほど
のドライブ能力を持つ必要がなく、ある程度極性反転す
ればよいだけであるため、正規の信号線スイッチング素
子SWcほど大きく設計する必要がないのである。この
ため、信号線1本あたりに信号線スイッチング素子を2
個ずつ配置しなければならない本実施の形態において
も、空間的に配置しやすい。さらに、万一極性反転側の
信号線にノイズなどが混入しても、極性反転側とは高抵
抗で接続されているのに対し、正規の書き込み側は低抵
抗で接続されているため、正規側は影響を受けることな
く信号線駆動回路1からの出力信号を得ることができ、
表示上の安定度が向上する。
Here, SWc2 is designed to be smaller than SWc. The auxiliary signal line switching element SWc2 for inverting the polarity in advance does not need to have a driving ability enough to sufficiently charge, and only needs to invert the polarity to some extent. There is no need to design. For this reason, two signal line switching elements are provided per signal line.
Also in the present embodiment, which must be arranged individually, it is easy to spatially arrange. Furthermore, even if noise or the like is mixed in the signal line on the polarity inversion side, it is connected to the polarity inversion side with a high resistance, while the regular writing side is connected with a low resistance. Side can obtain an output signal from the signal line driving circuit 1 without being affected,
The display stability is improved.

【0063】また、信号線駆動回路1側からみた負荷
も、同一の信号線スイッチング素子で接続されている場
合は複数倍となり、しかも逆極性であるためドライバが
揺動をうけやすく、信号線駆動回路1のドライブ能力に
よっては正しく出力されなかったり、ラッチアップが生
じて信号線駆動回路1の動作不良を生じかねないが、本
構造では同一瞬間での信号線駆動回路1の見かけ上の負
荷は上記の場合より小さく、これらの問題点が解決され
る。
Further, the load viewed from the signal line drive circuit 1 side is multiplied by a plurality when connected by the same signal line switching element, and the driver is liable to swing because of the opposite polarity, so that the signal line drive Depending on the drive capability of the circuit 1, the output may not be correct or the latch-up may occur to cause the operation failure of the signal line driving circuit 1, but in this structure, the apparent load of the signal line driving circuit 1 at the same moment is Smaller than in the above case, these problems are solved.

【0064】本実施の形態では、実施の形態2同様、図
4に示すような駆動波形であり、Ecp<Ebである。
In the present embodiment, similarly to the second embodiment, the driving waveform is as shown in FIG. 4, and Ecp <Eb.

【0065】〔実施の形態4〕本発明のさらに他の実施
の形態について図6に基づいて説明すれば、以下の通り
である。なお、説明の便宜上、前記の実施の形態の図面
に示した部材と同一の機能を有する部材には同一の符号
を付記してその説明を省略する。
[Fourth Embodiment] The following will describe another embodiment of the present invention with reference to FIG. For convenience of explanation, members having the same functions as the members shown in the drawings of the above-described embodiment are denoted by the same reference numerals, and description thereof will be omitted.

【0066】本実施の形態では、等価回路である図6に
示すように、後に選択されるブロックの内、境目に相当
する信号線cに、正規の信号線スイッチング素子SWc
と並列に、制御配線が第1ブロックの制御配線SW1
接続された信号線スイッチング素子SWc2が配置され
ており、その入力にあたる信号線駆動回路1(ドライバ
IC)側は、ブロックをまたいで隣接する信号線bの入
力にあたる信号線駆動回路1の出力s4 に接続されてい
る。信号線cを予め極性反転するために供給される信号
のレベルが、隣接ラインである信号線bの正規の表示信
号であるため、信号線cの正規の表示信号と同一または
類似であることが多く、黒線化といった問題は生じにく
い。仮に生じる場合には、隣接ライン間で信号が異なる
場合、すなわち表示状態の切り替わる境目に相当するの
で、視認されにくく問題にならない。
In the present embodiment, as shown in FIG. 6 which is an equivalent circuit, a signal line c corresponding to a boundary in a block selected later is provided with a regular signal line switching element SWc.
And in parallel, the control lines has a signal line connected switching elements SWc2 is located in a control line SW 1 of the first block, the signal line driver circuit 1 (driver IC) side corresponding to the input, the adjacent across the block It is connected to the output s 4 of the signal line drive circuit 1 corresponding to the input signal line b to. Since the level of the signal supplied for inverting the polarity of the signal line c in advance is a normal display signal of the signal line b which is an adjacent line, it may be the same or similar to the normal display signal of the signal line c. In many cases, problems such as black line hardly occur. If it occurs, the signal is different between adjacent lines, that is, it corresponds to a boundary where the display state is switched, and therefore, it is difficult to visually recognize the problem, and there is no problem.

【0067】但し、カラー表示に対応した表示装置の場
合は、隣接信号線(b)は当該信号線(c)とは異なる
色の画素に対応しているのが一般的であり、この場合は
隣接ラインとの信号レベルが類似であるとは限らない。
したがって、補助信号線スイッチング素子SWc2の入
力側は、信号線cに対応する画素と同色の画素に対応し
かつ隣接ブロックにあって信号線cに最も近くに位置す
る信号線に接続するのがよい。この構造によれば、予め
極性反転するために供給される信号レベルが隣接する同
一色の信号線の正規の表示信号であるため、当該信号線
の正規の表示信号と同一または類似であることがさらに
多く、黒線化といった問題は生じない。仮に生じる場合
には、隣接ライン間で信号が異なる場合、すなわち表示
状態の切り替わる境目に相当するので、視認されにくく
問題にならない。
However, in the case of a display device compatible with color display, the adjacent signal line (b) generally corresponds to a pixel of a color different from that of the signal line (c). In this case, The signal levels of adjacent lines are not necessarily similar.
Therefore, the input side of the auxiliary signal line switching element SWc2 is preferably connected to the signal line corresponding to the pixel of the same color as the pixel corresponding to the signal line c and located in the adjacent block and located closest to the signal line c. . According to this structure, since the signal level supplied for inverting the polarity in advance is a normal display signal of the adjacent signal line of the same color, it may be the same or similar to the normal display signal of the signal line. In many cases, the problem of blackening does not occur. If it occurs, the signal is different between adjacent lines, that is, it corresponds to a boundary where the display state is switched, and therefore, it is difficult to visually recognize the problem, and there is no problem.

【0068】本実施の形態では、実施の形態2同様、図
4に示すような駆動波形であり、Ecp<Ebである。
In the present embodiment, similarly to the second embodiment, the driving waveform is as shown in FIG. 4, and Ecp <Eb.

【0069】なお、本発明に係るアクティブマトリクス
基板は、基板上に形成された複数の画素電極と、上記画
素電極に個別に接続される画素スイッチング素子と、上
記画素スイッチング素子を駆動する複数の走査線と、上
記画素スイッチング素子を介して画素電極と接続された
複数の信号線と、上記複数の信号線に個別に一端が接続
された複数の信号線スイッチング素子と、上記信号線ス
イッチング素子の他端と電気的に接続された信号入力部
と、上記信号入力部と上記信号線スイッチング素子の間
に設けられた信号線分岐部と、複数の上記信号線スイッ
チング素子にブロック毎に共通に接続され、上記信号線
スイッチング素子の導通・非導通を切り替える制御配線
とを有するアクティブマトリクス基板において、あるブ
ロックと隣接ブロックとの境界線上の信号線が、自ブロ
ックの制御配線により制御される信号線スイッチング素
子と接続されているとともに、別の制御配線により制御
される別の信号線スイッチング素子とも接続されている
ように構成してもよい。
The active matrix substrate according to the present invention includes a plurality of pixel electrodes formed on the substrate, a pixel switching element individually connected to the pixel electrode, and a plurality of scans for driving the pixel switching element. A plurality of signal lines connected to a pixel electrode via the pixel switching element, a plurality of signal line switching elements each having one end individually connected to the plurality of signal lines, and a plurality of signal line switching elements. A signal input portion electrically connected to an end, a signal line branch portion provided between the signal input portion and the signal line switching element, and commonly connected to a plurality of the signal line switching elements for each block. A block and an adjacent block in an active matrix substrate having a control wiring for switching between conduction and non-conduction of the signal line switching element. The signal line on the boundary with the block is connected to the signal line switching element controlled by the control wiring of the own block, and is also connected to another signal line switching element controlled by another control wiring. May be configured.

【0070】また、本発明に係るアクティブマトリクス
基板は、上記構成において、水平期間内において上記隣
接ブロックの制御配線が自ブロックの制御配線よりも先
に導通信号を供給される上記境界線上の信号線が、自ブ
ロックの制御配線により制御される信号線スイッチング
素子と接続されているとともに、別の制御配線により制
御される別の信号線スイッチング素子とも接続されてい
るように構成してもよい。
Further, in the active matrix substrate according to the present invention, in the above configuration, the control line of the adjacent block is supplied with a conduction signal earlier than the control line of its own block within the horizontal period. May be connected to a signal line switching element controlled by a control wiring of the own block, and may also be connected to another signal line switching element controlled by another control wiring.

【0071】また、本発明に係るアクティブマトリクス
基板は、上記構成において、上記別の制御配線は、水平
期間において自ブロックの制御配線よりも先に導通信号
を供給される他ブロックの制御配線であるように構成し
てもよい。
Further, in the active matrix substrate according to the present invention, in the above structure, the another control wiring is a control wiring of another block to which a conduction signal is supplied earlier than the control wiring of the own block in the horizontal period. It may be configured as follows.

【0072】また、本発明に係るアクティブマトリクス
基板は、上記構成において、上記別の制御配線は、水平
期間において自ブロックの制御配線よりも先に導通信号
を供給される、上記隣接ブロックの制御配線であるよう
に構成してもよい。
Further, in the active matrix substrate according to the present invention, in the above structure, the another control wiring is supplied with a conduction signal earlier than the control wiring of the own block in the horizontal period. May be configured.

【0073】また、本発明に係るアクティブマトリクス
基板は、上記構成において、上記別の信号線スイッチン
グ素子の他端は、自ブロックの制御配線により制御され
る上記信号線スイッチング素子の他端と同一の信号入力
部に電気的に接続されているように構成してもよい。
Further, in the active matrix substrate according to the present invention, in the above configuration, the other end of the another signal line switching element is the same as the other end of the signal line switching element controlled by the control wiring of the own block. You may comprise so that it may be electrically connected to the signal input part.

【0074】また、本発明に係るアクティブマトリクス
基板は、上記構成において、上記別の信号線スイッチン
グ素子の他端は、ブロックをまたいだ隣接する信号線に
接続された信号線スイッチング素子の他端と同一の信号
入力部に電気的に接続されているように構成してもよ
い。
Further, in the active matrix substrate according to the present invention, in the above structure, the other end of the another signal line switching element is connected to the other end of the signal line switching element connected to an adjacent signal line across the block. You may comprise so that it may be electrically connected to the same signal input part.

【0075】また、本発明に係るアクティブマトリクス
基板は、上記構成において、上記別の信号線スイッチン
グ素子の他端は、上記信号線に接続された画素電極と同
色を表示すべき画素に信号を供給しかつ隣接ブロックに
あって上記信号線に最も近くに位置する別の信号線に接
続された信号線スイッチング素子の他端と同一の信号入
力部に電気的に接続されているように構成してもよい。
Further, in the active matrix substrate according to the present invention, in the above configuration, the other end of the another signal line switching element supplies a signal to a pixel which should display the same color as a pixel electrode connected to the signal line. And is electrically connected to the same signal input portion as the other end of the signal line switching element connected to another signal line located in the adjacent block and closest to the signal line. Is also good.

【0076】また、本発明に係るアクティブマトリクス
基板は、上記構成において、上記信号線スイッチング素
子は、上記別の信号線スイッチング素子より、導通時に
低抵抗であるように構成してもよい。
In the active matrix substrate according to the present invention, in the above configuration, the signal line switching element may have a lower resistance when conducting than the another signal line switching element.

【0077】[0077]

【発明の効果】以上のように、本発明のアクティブマト
リクス基板は、少なくとも2つの互いに隣接したブロッ
クの少なくとも一方について、一水平期間内で自ブロッ
クの制御配線よりも隣接ブロックの制御配線のほうが先
に上記データ信号を供給されるブロックについて、隣接
ブロックとの境界線上の自ブロック内の信号線が、自ブ
ロックの上記制御配線とは異なる別の補助制御配線によ
り補助導通信号の供給を受けて制御される、自ブロック
の上記制御配線により制御される上記信号線スイッチン
グ素子とは異なる別の補助信号線スイッチング素子によ
って、一水平期間内で上記隣接ブロックへのデータ信号
供給終了より前に、予行として、自ブロックの信号線の
電圧を極性反転させる予行極性反転信号の供給を受ける
構成である。
As described above, in the active matrix substrate of the present invention, at least one of at least two adjacent blocks has a control wiring of an adjacent block earlier than a control wiring of its own block within one horizontal period. In the block to which the data signal is supplied, the signal line in the own block on the boundary with the adjacent block is controlled by receiving the supply of the auxiliary conduction signal through another auxiliary control wiring different from the control wiring of the own block. By another auxiliary signal line switching element different from the signal line switching element controlled by the control wiring of the own block, before the end of the data signal supply to the adjacent block within one horizontal period, as a pre-line. And a supply of a pre-row polarity inversion signal for inverting the polarity of the signal line voltage of the own block.

【0078】これにより、信号線を予め極性反転させる
ことができるため、上記のように境界線上の画素が電位
の揺動を受けた状態で書き込まれて、それが表示期間に
わたって保持されるという現象がおこらない。それゆ
え、ブロックの境目に周辺と同じ電位を供給したにもか
かわらず周辺とは表示状態が異なるという不具合を軽減
することができるという効果を奏する。
As a result, since the polarity of the signal line can be inverted in advance, the pixel on the boundary line is written in a state where the potential has fluctuated as described above, and this is held over the display period. Does not occur. Therefore, it is possible to reduce an inconvenience that the display state is different from that of the periphery even when the same potential is supplied to the periphery of the block.

【0079】また、本発明のアクティブマトリクス基板
は、上記の構成に加えて、少なくとも2つの互いに隣接
したブロックでブロックの境界線上にある両方の信号線
が、上記各補助信号線スイッチング素子を介して互いに
同一の上記予行極性反転信号の供給を受けており、一水
平期間内で、上記隣接ブロックのうち、データ信号供給
開始が早いほうのブロックの信号線へのデータ信号供給
開始までに、上記予行極性反転信号の供給が終了する構
成である。
In the active matrix substrate according to the present invention, in addition to the above-described structure, at least two signal lines adjacent to each other on a boundary between the blocks are connected via the auxiliary signal line switching elements. The same pre-feed polarity inversion signal is supplied to each other, and within one horizontal period, the pre-feed signal is supplied to the signal line of the earlier block of the adjacent block among the adjacent blocks. This is a configuration in which the supply of the polarity inversion signal ends.

【0080】これにより、どちらのブロックが先にデー
タ信号の供給を受けても、データ信号の供給による極性
反転期間と予行の極性反転期間とが重ならない。それゆ
え、上記の構成による効果に加えて、画像データのスキ
ャニングが左右どちらからも行われ、制御配線の選択順
序が入れ替わることがある場合でも、上記のように、ブ
ロックの境目に周辺と同じ電位を供給したにもかかわら
ず周辺とは表示状態が異なるという不具合を軽減するこ
とができるという効果を奏する。
Thus, no matter which block receives the supply of the data signal first, the polarity inversion period due to the supply of the data signal does not overlap with the polarity inversion period of the preceding row. Therefore, in addition to the effect of the above configuration, even when the scanning of the image data is performed from both the left and right, and the selection order of the control wiring may be changed, as described above, the same potential as the surroundings is obtained at the boundary of the block. However, it is possible to reduce the problem that the display state is different from that of the surroundings despite the supply of the information.

【0081】また、本発明のアクティブマトリクス基板
は、上記の構成に加えて、上記補助制御配線は、水平期
間において自ブロックの制御配線よりも先に導通信号を
供給される他ブロックの制御配線である構成である。
In the active matrix substrate according to the present invention, in addition to the above configuration, the auxiliary control line is a control line of another block to which a conduction signal is supplied earlier than the control line of the own block in the horizontal period. There is a certain configuration.

【0082】これにより、制御配線が補助制御配線を兼
用できる。それゆえ、上記の構成による効果に加えて、
外部で特殊な制御信号を生成してこれを別の信号線スイ
ッチング素子に供給する必要がなく、制御信号生成にか
かる外部回路の煩雑化や制御配線のレイアウト上の問題
点も生じないという効果を奏する。
Thus, the control wiring can also serve as the auxiliary control wiring. Therefore, in addition to the effect of the above configuration,
There is no need to generate a special control signal externally and supply it to another signal line switching element, which eliminates the need for complicated control circuits and the layout of control wiring. Play.

【0083】また、本発明のアクティブマトリクス基板
は、上記の構成に加えて、上記補助制御配線は、水平期
間において自ブロックの制御配線よりも先に導通信号を
供給される、隣接ブロックの制御配線である構成であ
る。
In the active matrix substrate according to the present invention, in addition to the above configuration, the auxiliary control wiring is supplied with a conduction signal prior to the control wiring of the own block in the horizontal period. The configuration is as follows.

【0084】これにより、補助制御配線と、隣接ブロッ
クの制御配線とを兼用することができる。それゆえ、上
記の構成による効果に加えて、別の信号線スイッチング
素子の制御配線は隣接ブロックの制御配線を少しの距離
だけ延伸するのみで済むため、パターンの配置が極めて
容易であるという効果を奏する。
Thus, the auxiliary control wiring and the control wiring of the adjacent block can be shared. Therefore, in addition to the effect of the above configuration, since the control wiring of another signal line switching element only needs to extend the control wiring of the adjacent block by a small distance, the arrangement of the pattern is extremely easy. Play.

【0085】また、本発明のアクティブマトリクス基板
は、上記の構成に加えて、上記補助信号線スイッチング
素子の、信号線と接続されていないほうの端子は、自ブ
ロックの制御配線により制御される上記信号線スイッチ
ング素子の、信号線と接続されていないほうの端子が接
続されているのと同一の信号入力部に電気的に接続され
ている構成である。
In the active matrix substrate according to the present invention, in addition to the above configuration, the terminal of the auxiliary signal line switching element which is not connected to the signal line is controlled by the control wiring of the own block. This is a configuration in which the terminal of the signal line switching element that is not connected to the signal line is electrically connected to the same signal input unit to which the terminal is connected.

【0086】これにより、信号入力部から自ブロックに
入力されるデータ信号が自ブロックの予行極性反転信号
の役目を兼用することができる。それゆえ、上記の構成
による効果に加えて、上記別の信号線スイッチング素子
の他端への信号入力部を設けなくてすむため、構造が簡
単であるという効果を奏する。
Thus, the data signal input to the own block from the signal input unit can also serve as the reversal signal of the own block. Therefore, in addition to the effect of the above configuration, there is no need to provide a signal input portion to the other end of the another signal line switching element, so that the structure is simple.

【0087】また、本発明のアクティブマトリクス基板
は、上記の構成に加えて、上記補助信号線スイッチング
素子の、信号線と接続されていないほうの端子は、ブロ
ックをまたいだ隣接する信号線に接続された信号線スイ
ッチング素子の、信号線と接続されていないほうの端子
が接続されているのと同一の信号入力部に電気的に接続
されている構成である。
In the active matrix substrate according to the present invention, in addition to the above configuration, the terminal of the auxiliary signal line switching element that is not connected to the signal line is connected to an adjacent signal line across blocks. In this configuration, the terminal of the connected signal line switching element that is not connected to the signal line is electrically connected to the same signal input unit to which the terminal is connected.

【0088】これにより、信号入力部から隣接ブロック
に入力されるデータ信号が自ブロックの予行極性反転信
号の役目を兼用することができる。それゆえ、上記の構
成による効果に加えて、予め供給される信号レベルが隣
接ラインの正規の表示信号であるため当該信号線の正規
の表示信号と同一または類似であることが多く、黒線化
といった問題はさらに生じにくくなるという効果を奏す
る。
Thus, the data signal input to the adjacent block from the signal input unit can also serve as the pre-polarity inverted signal of the own block. Therefore, in addition to the effect of the above configuration, since the signal level supplied in advance is a normal display signal of the adjacent line, it is often the same or similar to the normal display signal of the signal line. This has the effect that the problem is more unlikely to occur.

【0089】また、本発明のアクティブマトリクス基板
は、上記の構成に加えて、上記補助信号線スイッチング
素子の、信号線と接続されていないほうの端子は、上記
信号線に接続された画素電極と同色を表示すべき画素に
データ信号を供給し、かつ隣接ブロックにあって上記信
号線に最も近くに位置する別の信号線に接続された信号
線スイッチング素子の、信号線と接続されていないほう
の端子が接続されているのと同一の信号入力部に電気的
に接続されている構成である。
Further, in the active matrix substrate according to the present invention, in addition to the above configuration, the terminal of the auxiliary signal line switching element that is not connected to the signal line is connected to the pixel electrode connected to the signal line. A signal line switching element that supplies a data signal to a pixel to be displayed in the same color and is connected to another signal line located in the adjacent block and located closest to the signal line, which is not connected to the signal line Are electrically connected to the same signal input unit to which the terminals are connected.

【0090】これにより、信号入力部から隣接ブロック
に入力される同じ色のデータ信号が自ブロックの予行極
性反転信号の役目を兼用することができる。それゆえ、
上記の構成による効果に加えて、予め供給される信号レ
ベルが隣接ラインの同一色の正規の表示信号であるため
当該信号線の正規の表示信号と同一または類似であるこ
とがさらに多く、黒線化といった問題はさらに生じにく
くなるという効果を奏する。
As a result, the data signal of the same color input to the adjacent block from the signal input unit can also serve as the reversal polarity inversion signal of the own block. therefore,
In addition to the effect of the above configuration, since the signal level supplied in advance is the same display signal of the same color on the adjacent line, it is more often the same or similar to the normal display signal of the signal line, and the black line This brings about an effect that the problem such as formation becomes more difficult to occur.

【0091】また、本発明のアクティブマトリクス基板
は、上記の構成に加えて、上記信号線スイッチング素子
は、上記補助信号線スイッチング素子より、導通時に低
抵抗である構成である。
Further, in the active matrix substrate of the present invention, in addition to the above configuration, the signal line switching element has a lower resistance when conducting than the auxiliary signal line switching element.

【0092】これにより、予め極性反転させるための補
助信号線スイッチング素子を、正規の極性反転信号を供
給する信号線スイッチング素子と同一の大きさでしかも
十分抵抗が小さくなるように大きく形成する必要がな
い。それゆえ、上記の構成による効果に加えて、補助信
号線スイッチング素子を空間的に配置しやすいという効
果を奏する。
Accordingly, it is necessary to previously form the auxiliary signal line switching element for inverting the polarity to have the same size as the signal line switching element for supplying the normal polarity inversion signal, and to increase the resistance so as to sufficiently reduce the resistance. Absent. Therefore, in addition to the effect of the above configuration, there is an effect that the auxiliary signal line switching element can be easily spatially arranged.

【図面の簡単な説明】[Brief description of the drawings]

【図1】アクティブマトリクス基板の等価回路の構成例
を示す説明図である。
FIG. 1 is an explanatory diagram showing a configuration example of an equivalent circuit of an active matrix substrate.

【図2】図1のアクティブマトリクス基板を用いた駆動
のタイミングチャートを示す説明図である。
FIG. 2 is an explanatory diagram showing a timing chart of driving using the active matrix substrate of FIG. 1;

【図3】アクティブマトリクス基板の等価回路の構成例
を示す説明図である。
FIG. 3 is an explanatory diagram illustrating a configuration example of an equivalent circuit of an active matrix substrate.

【図4】図3のアクティブマトリクス基板を用いた駆動
のタイミングチャートを示す説明図である。
FIG. 4 is an explanatory diagram showing a timing chart of driving using the active matrix substrate of FIG. 3;

【図5】アクティブマトリクス基板の等価回路の構成例
を示す説明図である。
FIG. 5 is an explanatory diagram illustrating a configuration example of an equivalent circuit of an active matrix substrate.

【図6】アクティブマトリクス基板の等価回路の構成例
を示す説明図である。
FIG. 6 is an explanatory diagram showing a configuration example of an equivalent circuit of an active matrix substrate.

【図7】従来のアクティブマトリクス基板の等価回路の
構成例を示す説明図である。
FIG. 7 is an explanatory diagram showing a configuration example of an equivalent circuit of a conventional active matrix substrate.

【図8】従来のアクティブマトリクス基板を用いた駆動
のタイミングチャートを示す説明図である。
FIG. 8 is an explanatory diagram showing a timing chart of driving using a conventional active matrix substrate.

【符号の説明】[Explanation of symbols]

1 信号線駆動回路(信号入力部) 2 補助制御配線 3 反転信号線(補助反転データ供給線) 7 信号線分岐部 a、b、c、d、e、e’、f、f’ 信号線 g1 、g2 走査線 A1 、B1 、C1 、D1 、A2 、B2 、C2 、D2
画素 s1 、s2 、s3 、s4 出力線 SW1 、SW2 制御配線 SWa、SWb、SWc、SWd 信号線スイッチン
グ素子 SWb2、SWc2 補助信号線スイッチング素子 SWP 補助導通信号
DESCRIPTION OF SYMBOLS 1 Signal line drive circuit (signal input part) 2 Auxiliary control wiring 3 Inversion signal line (auxiliary inversion data supply line) 7 Signal line branch part a, b, c, d, e, e ', f, f' signal line g 1, g 2 scan lines A 1, B 1, C 1 , D 1, A 2, B 2, C 2, D 2
Pixels s 1, s 2, s 3 , s 4 output lines SW 1, SW 2 control lines SWa, SWb, SWc, SWd signal line switching element SWb2, SWc2 auxiliary signal line switching element SW P subsidiary conduction signal

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 3/20 642 G09G 3/20 642A 680 680G Fターム(参考) 2H093 NA32 NA33 NC22 NC23 NC27 NC34 ND05 ND49 ND50 5C006 AC27 AC28 AF71 BB14 BB16 BC03 BC12 BC20 BF03 BF22 BF26 BF31 FA22 FA43 FA51 5C080 AA10 BB05 DD05 DD22 DD27 FF11 JJ02 JJ04 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) G09G 3/20 642 G09G 3/20 642A 680 680G F term (Reference) 2H093 NA32 NA33 NC22 NC23 NC27 NC34 ND05 ND49 ND50 5C006 AC27 AC28 AF71 BB14 BB16 BC03 BC12 BC20 BF03 BF22 BF26 BF31 FA22 FA43 FA51 5C080 AA10 BB05 DD05 DD22 DD27 FF11 JJ02 JJ04

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】複数の画素電極のそれぞれに接続される画
素スイッチング素子と、上記画素スイッチング素子を駆
動する複数の走査線と、上記画素スイッチング素子を介
してデータ信号を上記画素電極に印加する複数の信号線
と、上記信号線に上記データ信号を供給して信号線の電
圧を極性反転させる信号入力部とを備え、一水平期間内
で上記データ信号が供給される時期によって上記信号線
がブロック分けされており、上記信号入力部からのデー
タ信号を上記各ブロックへ分岐させる信号線分岐部と、
導通・非導通を切り替えられることによって上記信号線
分岐部から上記各信号線へのデータ信号の供給をオンオ
フする信号線スイッチング素子と、上記ブロックごとに
設けられ、上記信号線スイッチング素子に導通信号を供
給して、上記信号線スイッチング素子の導通・非導通
を、上記データ信号の供給時期に従って上記ブロックご
とに切り替える制御配線とを有するアクティブマトリク
ス基板において、 少なくとも2つの互いに隣接したブロックの少なくとも
一方について、一水平期間内で自ブロックの制御配線よ
りも隣接ブロックの制御配線のほうが先に上記データ信
号を供給されるブロックについて、隣接ブロックとの境
界線上の自ブロック内の信号線が、自ブロックの上記制
御配線とは異なる別の補助制御配線により補助導通信号
の供給を受けて制御される、自ブロックの上記制御配線
により制御される上記信号線スイッチング素子とは異な
る別の補助信号線スイッチング素子によって、一水平期
間内で上記隣接ブロックへのデータ信号供給終了より前
に、予行として、自ブロックの信号線の電圧を極性反転
させる予行極性反転信号の供給を受けることを特徴とす
るアクティブマトリクス基板。
1. A pixel switching element connected to each of a plurality of pixel electrodes, a plurality of scanning lines for driving the pixel switching element, and a plurality of data signals applied to the pixel electrode via the pixel switching element. And a signal input unit for supplying the data signal to the signal line and inverting the polarity of the voltage of the signal line, wherein the signal line is blocked according to the timing at which the data signal is supplied within one horizontal period. A signal line branching unit that branches the data signal from the signal input unit into each of the blocks;
A signal line switching element that switches on / off the supply of a data signal from the signal line branching section to each of the signal lines by being switched between conduction and non-conduction, and a conduction signal provided to each of the blocks, and a conduction signal is supplied to the signal line switching element. An active matrix substrate having a supply line and a control line for switching the conduction / non-conduction of the signal line switching element for each block according to the supply timing of the data signal; and for at least one of at least two adjacent blocks, For a block to which the control signal of the adjacent block is supplied with the data signal earlier than the control line of the own block within one horizontal period, the signal line in the own block on the boundary line with the adjacent block is A separate auxiliary control wiring different from the control wiring By the auxiliary signal line switching element different from the signal line switching element controlled by the control wiring of the own block, which is controlled by receiving the supply, from the end of the data signal supply to the adjacent block within one horizontal period An active matrix substrate, characterized in that the active matrix substrate is supplied with a pre-inversion polarity inversion signal for inverting the polarity of the signal line of the own block as a pre-execution.
【請求項2】少なくとも2つの互いに隣接したブロック
でブロックの境界線上にある両方の信号線が、上記各補
助信号線スイッチング素子を介して互いに同一の上記予
行極性反転信号の供給を受けており、 一水平期間内で、上記隣接ブロックのうち、データ信号
供給開始が早いほうのブロックの信号線へのデータ信号
供給開始までに、上記予行極性反転信号の供給が終了す
ることを特徴とする請求項1記載のアクティブマトリク
ス基板。
2. The two signal lines on at least two adjacent blocks, which are on the boundary of the blocks, are supplied with the same preceding polarity reversal signal through the auxiliary signal line switching elements. The supply of the preceding polarity reversal signal is completed by the start of the data signal supply to the signal line of the earlier block of the adjacent block within the one horizontal period. 2. The active matrix substrate according to 1.
【請求項3】上記補助制御配線は、水平期間において自
ブロックの制御配線よりも先に導通信号を供給される他
ブロックの制御配線であることを特徴とする請求項1記
載のアクティブマトリクス基板。
3. The active matrix substrate according to claim 1, wherein said auxiliary control wiring is a control wiring of another block to which a conduction signal is supplied earlier than a control wiring of the own block in a horizontal period.
【請求項4】上記補助制御配線は、水平期間において自
ブロックの制御配線よりも先に導通信号を供給される、
隣接ブロックの制御配線であることを特徴とする請求項
3記載のアクティブマトリクス基板。
4. The auxiliary control line is supplied with a conduction signal earlier than the control line of the own block in a horizontal period.
4. The active matrix substrate according to claim 3, wherein the active matrix substrate is a control wiring of an adjacent block.
【請求項5】上記補助信号線スイッチング素子の、信号
線と接続されていないほうの端子は、自ブロックの制御
配線により制御される上記信号線スイッチング素子の、
信号線と接続されていないほうの端子が接続されている
のと同一の信号入力部に電気的に接続されていることを
特徴とする請求項1ないし4のいずれかに記載のアクテ
ィブマトリクス基板。
5. The terminal of the auxiliary signal line switching element which is not connected to the signal line is connected to the signal line switching element controlled by the control wiring of the own block.
5. The active matrix substrate according to claim 1, wherein the terminal not connected to the signal line is electrically connected to the same signal input portion to which the terminal is connected.
【請求項6】上記補助信号線スイッチング素子の、信号
線と接続されていないほうの端子は、ブロックをまたい
だ隣接する信号線に接続された信号線スイッチング素子
の、信号線と接続されていないほうの端子が接続されて
いるのと同一の信号入力部に電気的に接続されているこ
とを特徴とする請求項1ないし4のいずれかに記載のア
クティブマトリクス基板。
6. A terminal of the auxiliary signal line switching element which is not connected to a signal line is not connected to a signal line of a signal line switching element connected to an adjacent signal line straddling a block. The active matrix substrate according to claim 1, wherein the active matrix substrate is electrically connected to the same signal input portion to which the other terminal is connected.
【請求項7】上記補助信号線スイッチング素子の、信号
線と接続されていないほうの端子は、上記信号線に接続
された画素電極と同色を表示すべき画素にデータ信号を
供給し、かつ隣接ブロックにあって上記信号線に最も近
くに位置する別の信号線に接続された信号線スイッチン
グ素子の、信号線と接続されていないほうの端子が接続
されているのと同一の信号入力部に電気的に接続されて
いることを特徴とする請求項1ないし4のいずれかに記
載のアクティブマトリクス基板。
7. A terminal of the auxiliary signal line switching element, which is not connected to the signal line, supplies a data signal to a pixel to be displayed in the same color as a pixel electrode connected to the signal line, and supplies the data signal to an adjacent pixel. In the same signal input section as the terminal not connected to the signal line is connected to the signal line switching element connected to another signal line located closest to the signal line in the block. The active matrix substrate according to any one of claims 1 to 4, wherein the active matrix substrate is electrically connected.
【請求項8】上記信号線スイッチング素子は、上記補助
信号線スイッチング素子より、導通時に低抵抗であるこ
とを特徴とする請求項1ないし7のいずれかに記載のア
クティブマトリクス基板。
8. The active matrix substrate according to claim 1, wherein said signal line switching element has a lower resistance when conducting than said auxiliary signal line switching element.
JP2000297524A 2000-03-10 2000-09-28 Active matrix substrate Expired - Lifetime JP3532515B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000297524A JP3532515B2 (en) 2000-09-28 2000-09-28 Active matrix substrate
TW090105137A TW526464B (en) 2000-03-10 2001-03-06 Data transfer method, image display device and signal line driving circuit, active-matrix substrate
US09/803,509 US7176875B2 (en) 2000-03-10 2001-03-09 Data transfer method, image display device and signal line driving circuit, active-matrix substrate
KR10-2001-0012416A KR100422165B1 (en) 2000-03-10 2001-03-10 Data transfer method, image display device, signal line driving circuit and active-matrix substrate
CNB01111651XA CN1164967C (en) 2000-03-10 2001-03-12 Data transmitting method, image display, signal wire drive and active matrix substrate
US11/245,663 US7474305B2 (en) 2000-03-10 2005-10-06 Data transfer method, image display device and signal line driving circuit, active-matrix substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000297524A JP3532515B2 (en) 2000-09-28 2000-09-28 Active matrix substrate

Publications (2)

Publication Number Publication Date
JP2002108295A true JP2002108295A (en) 2002-04-10
JP3532515B2 JP3532515B2 (en) 2004-05-31

Family

ID=18779629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000297524A Expired - Lifetime JP3532515B2 (en) 2000-03-10 2000-09-28 Active matrix substrate

Country Status (1)

Country Link
JP (1) JP3532515B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100528351B1 (en) * 2002-12-03 2005-11-15 학교법인 한양학원 Driving method and panel structure of Liquid Crystal Display
JP2007156473A (en) * 2005-11-30 2007-06-21 Samsung Electronics Co Ltd Data driving method and device for liquid crystal panel

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100528351B1 (en) * 2002-12-03 2005-11-15 학교법인 한양학원 Driving method and panel structure of Liquid Crystal Display
JP2007156473A (en) * 2005-11-30 2007-06-21 Samsung Electronics Co Ltd Data driving method and device for liquid crystal panel

Also Published As

Publication number Publication date
JP3532515B2 (en) 2004-05-31

Similar Documents

Publication Publication Date Title
JP2937130B2 (en) Active matrix type liquid crystal display
JP3229250B2 (en) Image display method in liquid crystal display device and liquid crystal display device
EP0678849B1 (en) Active matrix display device with precharging circuit and its driving method
US6262704B1 (en) Method of driving display device, display device and electronic apparatus
US7474305B2 (en) Data transfer method, image display device and signal line driving circuit, active-matrix substrate
US20010033278A1 (en) Display device driving circuit, driving method of display device, and image display device
JPH0634154B2 (en) Matrix-type display device drive circuit
JP2003022054A (en) Image display device
JPH04249291A (en) Liquid crystal controller, liquid crystal display unit and information processor
JP2002311908A (en) Active matrix type display device
JP2002311911A (en) Active matrix type display device
JPH11352464A (en) Liquid crystal display device and liquid crystal panel
JP2008151986A (en) Electro-optical device, scanning line drive circuit and electronic apparatus
JP2003255904A (en) Display device and driving circuit for display
JP2002108295A (en) Active matrix board
JP2001272657A (en) Liquid crystal element
JP3968925B2 (en) Display drive device
JP2002049360A (en) Liquid crystal display device
US20030112211A1 (en) Active matrix liquid crystal display devices
JP3400082B2 (en) Liquid crystal display
JP3271424B2 (en) Scanning circuit for display device and flat panel display device
JP2004117513A (en) Device and method for displaying image
JPH08320465A (en) Liquid crystal display device
JP2002132227A (en) Display device and driving method for the same
JPH09258703A (en) Driving circuit for display device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040303

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080312

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090312

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100312

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100312

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110312

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120312

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120312

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 9