JP3400082B2 - Liquid crystal display - Google Patents

Liquid crystal display

Info

Publication number
JP3400082B2
JP3400082B2 JP08585294A JP8585294A JP3400082B2 JP 3400082 B2 JP3400082 B2 JP 3400082B2 JP 08585294 A JP08585294 A JP 08585294A JP 8585294 A JP8585294 A JP 8585294A JP 3400082 B2 JP3400082 B2 JP 3400082B2
Authority
JP
Japan
Prior art keywords
signal
liquid crystal
pixel
crystal display
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP08585294A
Other languages
Japanese (ja)
Other versions
JPH07271331A (en
Inventor
範昌 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP08585294A priority Critical patent/JP3400082B2/en
Publication of JPH07271331A publication Critical patent/JPH07271331A/en
Application granted granted Critical
Publication of JP3400082B2 publication Critical patent/JP3400082B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】この発明は、液晶表示装置に関
し、特にTFT(薄膜トランジスタ)アクティブマトリ
ックス方式の液晶表示パネルを用いるものに利用して有
効な技術に関するものである。 【0002】 【従来の技術】TFTを搭載したアクティブマトリック
ス構成のカラー液晶表示装置に関しては、例えば日経マ
グロウヒル社、1984年9月10日付『日経エレクト
ロニクス』頁211等がある。TFT液晶表示装置は、
小型低消費電力のディスプレイ装置として、主としてマ
イクロコンピュータシステムにおけるモニター等に用い
られているが、オフィスオートメーション用機器におけ
るディスプレイ装置として多階調、多色カラー表示の要
求が強い。このような多色表示用のドライバーとして、
階調電圧を出力させるCMOSスイッチを用いたものが
ある。このようなドライバの例としては、(株)日立製
作所1990年3月発行『日立LCDドライバーデータ
ブック』がある。 【0003】 【発明が解決しようとする課題】TFTアクティブマト
リックス方式の液晶表示装置においては、ウィンドパタ
ーン表示時に横スミア現象が発生する。このため、従来
の液晶表示装置では、共通電極の電位を安定させるため
に、共通電極への給電部の抵抗値を小さくするという対
策がなされている。しかし、この対策を施しても完全な
解消とならないばかりか、液晶表示パネルの高精細化や
大画面化により共通電極の容量が大きくなるため別の対
策が必要になるものである。 【0004】本願発明者においては、上記横スメア現象
の原因が、信号線と共通電極間に存在する寄生容量によ
って、信号線に伝えられる信号電圧の変化が、共通電極
の電位を変化させ、画素に信号線電圧を書き込んだとき
に本来画素電極と共通電極間に印加されるべき電圧とは
異なった電圧が印加されることにあることに着目して、
上記必然的に存在する寄生容量を逆手にとって上記信号
線から共通電極に伝えられるノイズを相殺させることを
考えた。 【0005】この発明の目的は、高精細化や大画面化に
おいても安定した表示を可能にした液晶表示装置を提供
することにある。この発明の前記ならびにそのほかの目
的と新規な特徴は、本明細書の記述および添付図面から
明らかになるであろう。 【0006】 【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、信号線と走査線の交点にT
FTと画素電極からなる画素セルがマトリックス配置さ
れ、上記信号線が中央部分で分離されてなる第1の基板
に対して、液晶を挟むようにして共通電極が設けられた
第2の基板を設けて液晶表示パネルを構成し、かかる液
晶表示パネルの上記分離された信号線に対して互いに逆
極性からなる画素信号を供給する。 【0007】 【作用】上記した手段によれば、中央で分離された信号
線にそれぞれ逆極性の画素信号を供給するため、共通電
極でのノイズ成分が相殺させて電位の安定化を図ること
ができ、信号線と共通電極との寄生容量が増大する高精
細化や大画面化においても安定した表示が可能となる。 【0008】 【実施例】図1には、この発明に係る液晶表示装置の一
実施例の概略ブロック図が示されている。同図におい
て、一部の信号線と走査線が代表として例示的に示され
ている液晶表示パネル、その走査線の選択信号を形成す
るゲートトライバ、及び信号線に画素信号を伝えるドレ
インドライバが示されている。 【0009】この実施例の液晶表示パネルは、横方向に
走査線電極G1〜GMが配置され、縦方向に信号線DU
1〜DU6及びDL1〜DL6等が配置される。同図に
示すように、信号線は、中央部分で分離されており、上
記のように上側信号線DU1〜DU6と、下側信号線D
L1〜DL6のように分けられている。上記のような走
査線G1〜GMと、信号線DU1〜DU6及びDL1〜
DL6の交点には、画素セルが設けられる。 【0010】画素セルは、図2の等価回路図に示されて
いるように、特に制限されないが、ダブルゲート構造の
TFTと、画素電極からなるキャパシタCLCと、付加容
量Cadd から構成される。上記TFTのゲートは、例え
ば走査線G1に接続され、ドレインは例えば信号線DU
1に接続される。TFTのソースには、上記画素電極か
らなるキャパシタCLCと、付加容量Cadd が接続され
る。上記キャパシタCLCは、画素電極と図示しない共通
電極との間の液晶を誘電体とするキャパシタである。付
加容量Cadd は、上記画素電極の容量値を大きくして画
素信号の保持特性を向上させるためのものであり、次の
走査線G2との間に形成される。図1において、画素セ
ルが下側の走査線とも接続される示されているのは、上
記のような付加容量Cadd が設けられていることを表し
ている。 【0011】図1において、分離された信号線からみる
と、液晶表示パネルは、上下に分離される。上側のパネ
ルは、走査線G1からGNまでの複数本とされ、下側の
パネルは、走査線GN+1からGMまでの複数本とさ
れ、特に制限されないが、両者は同じ本数にされる。こ
のように液晶表示パネルは、信号線が上下に分割されて
いるにもかかわらず、走査線ドライバは、それとは無関
係に例えば走査線G1から順に走査線GMまで選択する
ような選択信号を形成する。 【0012】これに対して、上側と下側のドレインドラ
イバは、互いに逆相にれた画素信号をパラレルに出力さ
せる。例えば、図3のタイミング図に示すように、上側
パネルの走査線G1〜G4が順次選択されるとき、それ
に対応した画素信号が上側パネルに対応した信号線DU
1に順次に供給されて選択された画素に対して画素信号
の書き込みが順次に行われる。このとき、下側パネルの
信号線DL1においても、上記画素信号とは逆相にされ
た信号が供給される。ただし、上記のように上側パネル
の走査線G1〜G4が選択され、下側パネルの走査線G
N+1〜GMは全て非選択状態である。つまり、このと
きには下側パネルの信号線DL1とそれに逆相の画素信
号を供給する下側ドレインドライバはダミー動作を行う
ものである。 【0013】上記のような上側パネルへの画素信号の書
き込み時において、下側パネルがダミー動作を行うため
に、液晶表示パネルの共通電極でみると、上側パネルの
信号線DU1から伝えられるノイズ成分と、下側パネル
でのダミー動作により信号線DL1から伝えられるノイ
ズ成分とがコモンモードとなるために相殺させることが
できる。これにより、共通電極における電位の安定化が
図られて上側パネルの画素に書き込まれる画素信号は、
信号線DU1から伝えるられる本来の画素信号となる。 【0014】逆に、同図では省略されているが、下側パ
ネルへの画素信号の書き込み時において、上側パネルが
ダミー動作を行うために、液晶表示パネルの共通電極で
みると、下側パネルの信号線DL1から伝えられるノイ
ズ成分と、上側パネルでのダミー動作により信号線DU
1から伝えられるノイズ成分とがコモンモードとなるた
めに相殺させることができる。これにより、共通電極に
おける電位の安定化が図られて上側パネルの画素に書き
込まれる画素信号は、信号線DL1から伝えるられる本
来の画素信号となる。 【0015】図5には、この発明に係る液晶表示装置の
一実施例のブロック図が示されている。同図には、信号
源であるホストシステムも合わせて描かれている。TF
T液パネルは、大型で特に制限されないが、RGBの三
原色画素によりカラー多色表示が可能にされる。TFT
液晶パネルの信号線は、同図に点線で示すように上下に
分離され、かかる分離された信号線に対応して上側に複
数からなる上部ドレインドライバが設けられ、下側には
複数からなる下部ドレインドライバが設けられる。 【0016】上記のように上下に分けて設けられた複数
からなるドレインドライバは、データバスDBに共通に
接続され、クロックパルスCL2、ライン同期信号LS
YNC及び交流化信号Mがそれぞれ伝えられる。上下に
分けて設けられた各ドレインドライバは、初段のドレイ
ンドライバにおいてシリアル入力用のクロックパルスC
L2によりデータの取り込みが終了すると、直ちに上記
取り込こまれたデータを保持するだけで何も動作しない
低消費電力モードに入る。そして、同図では省略されて
いが、出力信号をロウレベルにして次段のドレインドラ
イバをアクティブにして以後のクロックパルスCL2に
よってデータを取り込む。以下、同様にして最終段のド
レインドライバまでにデータバスDBからシリアルに入
力された画素信号の取り込みが完了すると、ライン同期
信号LSYNCにより形成された図示しないクロックパ
ルスCL1により上記取り込まれたラッチデータをライ
ンデータラッチ回路に転送して、TFT液晶パネルの信
号線に画素信号をパラレルに供給し、次のラインに対応
したシリアルデータの取り込みを開始する。 【0017】走査線電極は、複数からなるゲートドライ
バにより駆動される。これら複数からなるゲートドライ
バは、それぞれ複数の出力端子を持ち、ライン同期信号
LSYNCを受けて順次に選択する走査線を切り替え
る。 【0018】タイミングコントローラは、少なくとも1
画面分の表示データを格納する画像メモリを持ち、ホス
トシステム(マイクロコンピュータ等)は上記画像メモ
リに対して表示データを入力する。タイミングコントロ
ーラは、液晶表示パネルの走査タイミングに同期して画
像メモリのデータを順次に読み出してデータバスDBに
伝えるシリアルデータとCL1やLSYNC及びM信号
等を生成する。 【0019】この実施例では、交流化信号Mがインバー
タ回路により反転させられて下側のパネルに対応して設
けられる下部ドレインドライバに供給される。これによ
り、上記のようにデータバスDBを介して上部ドレイン
ドライバと下部ドレインドライバとには同じ画素データ
が入力されるが、上記のように交流化信号Mが互いに逆
相であるために、例えば上部ドレインドライバが正極性
による画素信号の出力を行うときには、下部ドレインド
ライバは負極性による画素信号の出力を行うようにされ
る。 【0020】この実施例のように交流化信号Mを利用し
て、上部ドレインドライバと下部ドレインドライバとを
制御することにより、従来の液晶表示装置と同じタイミ
ングコントローラを用いることができる。つまり、液晶
表示パネルとして、信号線が2分割されてなるものを用
いるとともに、互いに逆相となる交流化信号を形成すす
るためのインバータ回路を設けるだけで、他は従来の液
晶表示装置に用いられていたドレインドライバ、ゲート
ドライバ及びタイミングコントローラをそのまま流用す
ることができるから、簡単な構成で高画質の液晶表示装
置を得ることができる。 【0021】図4には、図5の液晶表示装置の動作を説
明するためのタイミング図が示されている。データバス
にシリアルに入力される画素信号は、クロックパルスC
L2に同期してドレインドライバに取り込まれる。ライ
ン同期信号LSYNCが、ハイレベルにされると、ゲー
トドライバではシフト動作が行われて選択される走査線
が次の走査線に切り換えられる。上記ライン同期信号L
SYNCに基づいて形成され、その後半に発生される図
示しないクロックパルスCL1により、上記シシルに取
り込まれた画素信号が、パラレルにラインデータラッチ
回路に転送する。そして、ライン同期信号LSYNCの
ロウレベルにより次の走査線に対応した画素信号をシリ
アル取り込むようにする。 【0022】交流化信号は、複数の走査線毎にハイレベ
ルとロウレベルとされる。このように1フレーム中に交
流化信号Mの極性を切り換えられるようにすることによ
り、交流化周波数をフレーム周波数より高くして交流化
によるフリッカの発生を防止するものである。 【0023】上記の実施例から得られる作用効果は、下
記の通りである。すなわち、 (1) 信号線と走査線の交点にTFTと画素電極から
なる画素セルがマトリックス配置され、上記信号線が中
央部分で分離されてなる第1の基板に対して、液晶を挟
むようにして共通電極が設けられた第2の基板を設けて
液晶表示パネルを構成し、かかる液晶表示パネルの上記
分離された信号線に対して互いに逆極性からなる画素信
号を供給することにより、信号線から共通電極にのるノ
イズ成分が相殺され、その電位の安定化を図ることがで
きるから信号線と共通電極との寄生容量が増大する高精
細化や大画面化においても安定した表示が可能となると
いう効果が得られる。 【0024】(2) 上記液晶表示パネルの分離された
信号線を駆動する信号線駆動回路には、同じ画素信号を
シリアルに入力し、互いに逆相にされた交流化信号を供
給し、走査線を順次に選択させることにより、従来の液
晶表示装置に用いられていたドレインドライバ、ゲート
ドライバ及びタイミングコントローラをそのまま流用で
きるから簡単な構成で高画質の液晶表示装置を得ること
ができるという効果が得られる。 【0025】以上本発明者よりなされた発明を実施例に
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、走査
線は、上側と下側とが同時に選択されるようにしてもよ
い。この場合には、図5の実施例において、上部ドレイ
ンドライバと下部ドレインドライバには、それぞれに対
応して設けられたデータバスにより同時選択される2つ
の走査線に対応した画素信号がシリアルに供給される。
この場合には、厳密には上側信号線と下側信号線には対
称的な画素信号は供給されないが、全体として上側信号
線に正極性からなる画素信号が供給されるとき、下側信
号線には負極性からなる画素信号が供給されるので共通
電極にのるノイズを互いに打ち消すように作用させるこ
とができるので、安定した表示動作を行わせることがで
きる。この場合には、液晶表示パネルの大画面化や高精
細化により画素数が増加したときにおいても、画素信号
の書き換えに要する時間が半分にできるから、フレーム
周波数を高くすることができるために安定した表示を行
わせることができる。 【0026】この発明は、TFT液晶表示パネルを用い
た液晶表示装置として、マイクロコンピュータや電子手
帳のような表示端末の他、テレビビョン受像機等に広く
利用することができる。 【0027】 【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、信号線と走査線の交点にT
FTと画素電極からなる画素セルがマトリックス配置さ
れ、上記信号線が中央部分で分離されてなる第1の基板
に対して、液晶を挟むようにして共通電極が設けられた
第2の基板を設けて液晶表示パネルを構成し、かかる液
晶表示パネルの上記分離された信号線に対して互いに逆
極性からなる画素信号を供給することにより、信号線か
ら共通電極にのるノイズ成分が相殺され、その電位の安
定化を図ることができるから信号線と共通電極との寄生
容量が増大する高精細化や大画面化においても安定した
表示が可能となる。 【0028】上記液晶表示パネルの分離された信号線を
駆動する信号線駆動回路には、同じ画素信号をシリアル
に入力し、互いに逆相にされた交流化信号を供給し、走
査線を順次に選択させることにより、従来の液晶表示装
置に用いられていたドレインドライバ、ゲートドライバ
及びタイミングコントローラをそのまま流用できるから
簡単な構成で高画質の液晶表示装置を得ることができ
る。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display, and more particularly to a technique which is effective when used in a TFT (thin film transistor) active matrix type liquid crystal display panel. It is. 2. Description of the Related Art A color liquid crystal display device having an active matrix structure with a TFT mounted thereon is described in, for example, Nikkei McGraw-Hill Company, “Nikkei Electronics”, page 211, September 10, 1984. TFT liquid crystal display devices
As a small and low power consumption display device, it is mainly used for a monitor or the like in a microcomputer system, but there is a strong demand for multi-gradation and multi-color display as a display device in office automation equipment. As such a driver for multi-color display,
Some use a CMOS switch that outputs a gray scale voltage. An example of such a driver is “Hitachi LCD Driver Data Book” published in March 1990 by Hitachi, Ltd. [0003] In a TFT active matrix type liquid crystal display device, a horizontal smear phenomenon occurs when a window pattern is displayed. For this reason, in the conventional liquid crystal display device, in order to stabilize the potential of the common electrode, measures are taken to reduce the resistance value of the power supply section to the common electrode. However, even if this countermeasure is taken, not only is it not completely eliminated, but also another countermeasure is required because the capacity of the common electrode increases due to the high definition and large screen of the liquid crystal display panel. In the present inventor, the cause of the horizontal smear phenomenon is that the parasitic capacitance existing between the signal line and the common electrode causes a change in the signal voltage transmitted to the signal line to change the potential of the common electrode. Paying attention to the fact that a voltage different from the voltage that should be originally applied between the pixel electrode and the common electrode is applied when writing the signal line voltage to
It has been considered that the noise transmitted from the signal line to the common electrode is canceled by using the inevitable parasitic capacitance. An object of the present invention is to provide a liquid crystal display device capable of performing stable display even in high definition and large screen. The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings. Means for Solving the Problems The following is a brief description of an outline of a typical invention among the inventions disclosed in the present application. That is, at the intersection of the signal line and the scanning line, T
A pixel substrate composed of an FT and a pixel electrode is arranged in a matrix, and a second substrate provided with a common electrode is provided so as to sandwich a liquid crystal on a first substrate formed by separating the signal lines at a central portion. A display panel is formed, and pixel signals having opposite polarities are supplied to the separated signal lines of the liquid crystal display panel. According to the above-mentioned means, since the pixel signals of opposite polarities are supplied to the signal lines separated at the center, noise components at the common electrode cancel each other out to stabilize the potential. As a result, stable display is possible even in high definition and large screen where the parasitic capacitance between the signal line and the common electrode increases. FIG. 1 is a schematic block diagram showing one embodiment of a liquid crystal display device according to the present invention. In the figure, a liquid crystal display panel in which some signal lines and scanning lines are exemplarily shown, a gate driver for forming a selection signal of the scanning line, and a drain driver for transmitting a pixel signal to the signal line are provided. It is shown. In the liquid crystal display panel of this embodiment, scanning line electrodes G1 to GM are arranged in a horizontal direction, and signal lines DU are arranged in a vertical direction.
1 to DU6 and DL1 to DL6 are arranged. As shown in the figure, the signal lines are separated at the center, and the upper signal lines DU1 to DU6 and the lower signal lines D
They are divided as L1 to DL6. The scanning lines G1 to GM and the signal lines DU1 to DU6 and DL1 to
A pixel cell is provided at the intersection of DL6. As shown in the equivalent circuit diagram of FIG. 2, the pixel cell includes, but is not limited to, a TFT having a double gate structure, a capacitor CLC composed of a pixel electrode, and an additional capacitance Cadd. The gate of the TFT is connected to, for example, the scanning line G1, and the drain is, for example, the signal line DU.
Connected to 1. The source of the TFT is connected to the capacitor CLC comprising the pixel electrode and an additional capacitance Cadd. The capacitor CLC is a capacitor using liquid crystal as a dielectric between a pixel electrode and a common electrode (not shown). The additional capacitance Cadd is for increasing the capacitance value of the pixel electrode to improve the retention characteristics of the pixel signal, and is formed between the additional scanning electrode G2 and the next scanning line G2. In FIG. 1, the pixel cell is also connected to the lower scanning line, which indicates that the above-described additional capacitance Cadd is provided. In FIG. 1, when viewed from the separated signal lines, the liquid crystal display panel is vertically separated. The upper panel is composed of a plurality of scanning lines G1 to GN, and the lower panel is composed of a plurality of scanning lines GN + 1 to GM. Although not particularly limited, both panels have the same number. As described above, in the liquid crystal display panel, although the signal lines are divided into upper and lower parts, the scanning line driver forms a selection signal for selecting, for example, the scanning lines G1 to the scanning lines GM in order regardless of the signal lines. . On the other hand, the upper and lower drain drivers output pixel signals having phases opposite to each other in parallel. For example, as shown in the timing chart of FIG. 3, when the scanning lines G1 to G4 of the upper panel are sequentially selected, the pixel signal corresponding to the scanning lines G1 to G4 is changed to the signal line DU corresponding to the upper panel.
The pixel signals are sequentially written to the selected pixels and sequentially written to the selected pixels. At this time, a signal whose phase is opposite to that of the pixel signal is also supplied to the signal line DL1 of the lower panel. However, as described above, the scanning lines G1 to G4 of the upper panel are selected, and the scanning lines G of the lower panel are selected.
N + 1 to GM are all in a non-selected state. That is, at this time, the signal line DL1 on the lower panel and the lower drain driver for supplying pixel signals of the opposite phase perform a dummy operation. When writing pixel signals to the upper panel as described above, since the lower panel performs a dummy operation, the noise component transmitted from the signal line DU1 of the upper panel when viewed from the common electrode of the liquid crystal display panel. And the noise component transmitted from the signal line DL1 by the dummy operation in the lower panel becomes a common mode, so that it can be canceled. Thereby, the potential of the common electrode is stabilized, and the pixel signal written to the pixel of the upper panel is
It becomes an original pixel signal transmitted from the signal line DU1. Conversely, although omitted in the figure, when writing pixel signals to the lower panel, the upper panel performs a dummy operation. Of the signal line DU due to the noise component transmitted from the signal line DL1 of FIG.
Since the noise component transmitted from No. 1 becomes a common mode, it can be canceled. As a result, the potential of the common electrode is stabilized, and the pixel signal written to the pixel of the upper panel becomes an original pixel signal transmitted from the signal line DL1. FIG. 5 is a block diagram showing one embodiment of the liquid crystal display device according to the present invention. FIG. 2 also shows a host system as a signal source. TF
The T liquid panel is large and is not particularly limited. However, three primary color pixels of RGB enable multicolor display. TFT
The signal lines of the liquid crystal panel are vertically separated as shown by the dotted lines in the figure, and a plurality of upper drain drivers are provided on the upper side corresponding to the separated signal lines, and a plurality of lower drain drivers are provided on the lower side. A drain driver is provided. The plurality of drain drivers which are separately provided above and below as described above are commonly connected to the data bus DB, and include the clock pulse CL2 and the line synchronization signal LS.
The YNC and the AC signal M are transmitted. Each of the drain drivers provided separately at the top and bottom is provided with a clock pulse C for serial input in the first stage drain driver.
When the data capture is completed by L2, the apparatus immediately enters a low power consumption mode in which the captured data is only held and no operation is performed. Although not shown in the figure, the output signal is set to low level to activate the drain driver of the next stage, and data is taken in by the subsequent clock pulse CL2. Hereinafter, similarly, when the capture of the pixel signal serially input from the data bus DB to the drain driver of the last stage is completed, the latch data captured by the clock pulse CL1 (not shown) formed by the line synchronization signal LSYNC is converted to the latch data. The signal is transferred to the line data latch circuit, and the pixel signal is supplied in parallel to the signal line of the TFT liquid crystal panel to start taking in the serial data corresponding to the next line. The scanning line electrodes are driven by a plurality of gate drivers. Each of the plurality of gate drivers has a plurality of output terminals, and receives a line synchronization signal LSYNC to switch sequentially selected scanning lines. The timing controller has at least one
It has an image memory for storing display data for the screen, and a host system (microcomputer or the like) inputs display data to the image memory. The timing controller sequentially reads out the data of the image memory in synchronization with the scanning timing of the liquid crystal display panel and generates serial data to be transmitted to the data bus DB, CL1, LSYNC and M signals. In this embodiment, the AC signal M is inverted by the inverter circuit and supplied to the lower drain driver provided corresponding to the lower panel. As a result, the same pixel data is input to the upper drain driver and the lower drain driver via the data bus DB as described above. However, since the alternating signals M have opposite phases as described above, for example, When the upper drain driver outputs a pixel signal with a positive polarity, the lower drain driver outputs a pixel signal with a negative polarity. By controlling the upper drain driver and the lower drain driver using the alternating signal M as in this embodiment, the same timing controller as that of the conventional liquid crystal display device can be used. In other words, a liquid crystal display panel having a signal line divided into two is used, and an inverter circuit for forming alternating signals having phases opposite to each other is provided. Since the drain driver, gate driver, and timing controller that have been used can be used as they are, a high-quality liquid crystal display device with a simple configuration can be obtained. FIG. 4 is a timing chart for explaining the operation of the liquid crystal display device of FIG. The pixel signal serially input to the data bus is a clock pulse C
The data is taken into the drain driver in synchronization with L2. When the line synchronization signal LSYNC is set to a high level, the gate driver performs a shift operation and switches the selected scanning line to the next scanning line. The line synchronization signal L
In response to a clock pulse CL1 (not shown) generated based on the SYNC signal and generated in the latter half thereof, the pixel signal captured by the sicil is transferred to the line data latch circuit in parallel. Then, the pixel signal corresponding to the next scanning line is fetched serially according to the low level of the line synchronization signal LSYNC. The alternating signal is set to a high level and a low level for each of a plurality of scanning lines. In this way, by making it possible to switch the polarity of the AC signal M during one frame, the AC frequency is made higher than the frame frequency to prevent flicker due to AC. The operation and effect obtained from the above embodiment are as follows. That is, (1) a pixel cell including a TFT and a pixel electrode is arranged in a matrix at an intersection of a signal line and a scanning line, and a liquid crystal is sandwiched between a first substrate in which the signal line is separated at a center portion so as to sandwich a liquid crystal. A liquid crystal display panel is formed by providing a second substrate provided with electrodes, and by supplying pixel signals having polarities opposite to each other to the separated signal lines of the liquid crystal display panel, common signals are supplied from the signal lines. Noise components on the electrodes are canceled out, and the potential can be stabilized, so that the parasitic capacitance between the signal line and the common electrode increases, so that stable display can be achieved even in high definition and large screen. The effect is obtained. (2) The same pixel signal is serially input to a signal line driving circuit for driving the separated signal lines of the liquid crystal display panel, and alternating signals are supplied in opposite phases to each other. Are sequentially selected, the drain driver, gate driver, and timing controller used in the conventional liquid crystal display device can be used as they are, so that a high-quality liquid crystal display device with a simple configuration can be obtained. Can be Although the invention made by the inventor has been specifically described based on the embodiment, the invention of the present application is not limited to the embodiment, and various modifications can be made without departing from the gist of the invention. Needless to say. For example, the upper and lower scanning lines may be selected at the same time. In this case, in the embodiment shown in FIG. 5, the upper drain driver and the lower drain driver are serially supplied with the pixel signals corresponding to the two scanning lines simultaneously selected by the data buses provided correspondingly. Is done.
In this case, strictly speaking, a symmetrical pixel signal is not supplied to the upper signal line and the lower signal line, but when a pixel signal having a positive polarity is supplied to the upper signal line as a whole, the lower signal line is not supplied. Is supplied with a pixel signal having a negative polarity, the noises acting on the common electrode can be canceled each other, so that a stable display operation can be performed. In this case, even when the number of pixels is increased due to the enlargement of the screen and the definition of the liquid crystal display panel, the time required for rewriting the pixel signal can be halved, and the frame frequency can be increased. Can be displayed. The present invention can be widely used as a liquid crystal display device using a TFT liquid crystal display panel in a display terminal such as a microcomputer or an electronic organizer, as well as in a television receiver. The effects obtained by typical aspects of the invention disclosed in the present application will be briefly described as follows. That is, at the intersection of the signal line and the scanning line, T
A pixel substrate composed of an FT and a pixel electrode is arranged in a matrix, and a second substrate provided with a common electrode is provided so as to sandwich a liquid crystal on a first substrate formed by separating the signal lines at a central portion. By configuring a display panel and supplying pixel signals having opposite polarities to the separated signal lines of the liquid crystal display panel, noise components from the signal lines to the common electrode are canceled out, and the potential of the noise component is reduced. Since the stabilization can be achieved, a stable display can be achieved even in high definition and a large screen in which the parasitic capacitance between the signal line and the common electrode increases. The same pixel signals are serially input to the signal line driving circuit for driving the separated signal lines of the liquid crystal display panel, and alternating signals having phases opposite to each other are supplied to sequentially scan the scanning lines. By making the selection, the drain driver, gate driver, and timing controller used in the conventional liquid crystal display device can be used as they are, so that a high-quality liquid crystal display device with a simple configuration can be obtained.

【図面の簡単な説明】 【図1】この発明に係る液晶表示装置の一実施例を示す
概略ブロック図である。 【図2】上記液晶表示装置における画素セルの一実施例
を示す等価回路図である。 【図3】この発明に係る液晶表示装置の動作の一例を説
明するための波形図である。 【図4】この発明に係る液晶表示装置の動作の一例を説
明するためのタイミング図である。 【図5】この発明に係る液晶表示装置の一実施例を示す
ブロック図である。 【符号の説明】 G1〜GM…走査線、DU1〜DU6…上側信号線、D
L1〜DL6…下側信号線、DB…データバス、CL2
…クロックパルス、LSYNC…ライン同期信号、M…
交流化信号。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a schematic block diagram showing one embodiment of a liquid crystal display device according to the present invention. FIG. 2 is an equivalent circuit diagram showing one embodiment of a pixel cell in the liquid crystal display device. FIG. 3 is a waveform chart for explaining an example of the operation of the liquid crystal display device according to the present invention. FIG. 4 is a timing chart for explaining an example of the operation of the liquid crystal display device according to the present invention. FIG. 5 is a block diagram showing one embodiment of a liquid crystal display device according to the present invention. [Description of References] G1 to GM: scanning line, DU1 to DU6: upper signal line, D
L1 to DL6: lower signal line, DB: data bus, CL2
... Clock pulse, LSYNC ... Line synchronization signal, M ...
Alternating signal.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−249925(JP,A) 特開 昭62−269121(JP,A) 特開 平4−70625(JP,A) 特開 平4−93921(JP,A) 特開 平2−161493(JP,A) 特開 平4−186281(JP,A) 特開 平7−44139(JP,A) (58)調査した分野(Int.Cl.7,DB名) G09G 3/00 - 3/38 G02F 1/133 505-580 H04N 5/66 102 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-5-249925 (JP, A) JP-A-62-269121 (JP, A) JP-A-4-70625 (JP, A) 93921 (JP, A) JP-A-2-161493 (JP, A) JP-A-4-186281 (JP, A) JP-A-7-44139 (JP, A) (58) Fields investigated (Int. 7 , DB name) G09G 3/00-3/38 G02F 1/133 505-580 H04N 5/66 102

Claims (1)

(57)【特許請求の範囲】 【請求項1】 信号線と走査線の交点にTFTと画素電
極からなる画素セルがマトリックス配置され、上記信号
線が中央部分で分離されてなる第1の基板と、かかる第
1の基板に対して液晶を挟むようにして共通電極が設け
られた第2の基板を含む液晶表示パネルと、上記分離さ
れた信号線に対して互いに逆極性からなる画素信号を供
給する信号線駆動回路とを備え 上記液晶表示パネルの分離された信号線を駆動する信号
線駆動回路には、同じ画素信号がシリアルに入力され
て、互いに逆相にされた交流化信号に対応して互いに逆
極性にされた画素信号がパラレルに同時出力されるもの
であり、 上記液晶表示パネルの走査線は、信号線駆動回路からの
パラレル出力に同期して走査線駆動回路により1ライン
毎に順次に走査され、 TFTを介して上記走査線に接続された画素電極には、
前記画素信号のうちいずれか一方向の極性の信号が書き
込まれる ことを特徴とする液晶表示装置。
(57) A first substrate in which pixel cells each composed of a TFT and a pixel electrode are arranged in a matrix at intersections of signal lines and scanning lines, and the signal lines are separated at a central portion. And a liquid crystal display panel including a second substrate provided with a common electrode with the liquid crystal interposed between the first substrate and a pixel signal having a polarity opposite to each other is supplied to the separated signal lines. and a signal line driver circuit, a signal for driving the separated signal lines of the liquid crystal display panel
The same pixel signal is serially input to the line drive circuit.
In the opposite direction corresponding to the alternating signal
Polarized pixel signals output simultaneously in parallel
And the scanning lines of the liquid crystal display panel are supplied from the signal line driving circuit.
1 line by scanning line drive circuit in synchronization with parallel output
Each pixel is sequentially scanned, and the pixel electrode connected to the scanning line via the TFT includes:
A signal having a polarity in any one of the pixel signals is written.
A liquid crystal display device characterized by being embedded therein .
JP08585294A 1994-03-31 1994-03-31 Liquid crystal display Expired - Lifetime JP3400082B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08585294A JP3400082B2 (en) 1994-03-31 1994-03-31 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08585294A JP3400082B2 (en) 1994-03-31 1994-03-31 Liquid crystal display

Publications (2)

Publication Number Publication Date
JPH07271331A JPH07271331A (en) 1995-10-20
JP3400082B2 true JP3400082B2 (en) 2003-04-28

Family

ID=13870411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08585294A Expired - Lifetime JP3400082B2 (en) 1994-03-31 1994-03-31 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP3400082B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100228280B1 (en) * 1995-12-30 1999-11-01 윤종용 Display device display device driving circuit and its method
KR19990070226A (en) * 1998-02-18 1999-09-15 윤종용 Image signal processing apparatus for display apparatus and display apparatus using the same

Also Published As

Publication number Publication date
JPH07271331A (en) 1995-10-20

Similar Documents

Publication Publication Date Title
US7705822B2 (en) Liquid crystal display
JP3229250B2 (en) Image display method in liquid crystal display device and liquid crystal display device
JP2937130B2 (en) Active matrix type liquid crystal display
KR100767364B1 (en) Liquid crystal display device and a driving method thereof
US20040017344A1 (en) Liquid-crystal display device and driving method thereof
US20060038759A1 (en) Liquid crystal display and driving method thereof
JP2001331156A (en) Liquid crystal display device
KR20060021055A (en) Liquid crystal display, driving apparatus and method of liquid crystal display
US20060125810A1 (en) Display device and driving apparatus thereof
JP2004013153A (en) Method and circuit for reducing flicker of lcd panel
JP4902185B2 (en) Display device
JP3305931B2 (en) Liquid crystal display
KR20050062855A (en) Impulsive driving liquid crystal display and driving method thereof
JPH0792935A (en) Picture display device
JP2002311926A (en) Driving method for planar display device
JP2002149117A (en) Liquid crystal display
JP3400082B2 (en) Liquid crystal display
JP2003131630A (en) Liquid crystal display device
JP3132904B2 (en) Active matrix display
JPH10149141A (en) Liquid crystal display device
US5703608A (en) Signal processing circuit
US20020126081A1 (en) Liquid crystal display device and method for driving the same
JPH06101830B2 (en) Image display method
JP2000305063A (en) Liquid crystal display device
JPH0370279A (en) Drive method for tft active matrix liquid crystal panel

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080221

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090221

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090221

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110221

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110221

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110221

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110221

Year of fee payment: 8

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110221

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110221

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120221

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120221

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313121

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120221

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120221

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130221

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140221

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term