JPH0370279A - Drive method for tft active matrix liquid crystal panel - Google Patents

Drive method for tft active matrix liquid crystal panel

Info

Publication number
JPH0370279A
JPH0370279A JP20650789A JP20650789A JPH0370279A JP H0370279 A JPH0370279 A JP H0370279A JP 20650789 A JP20650789 A JP 20650789A JP 20650789 A JP20650789 A JP 20650789A JP H0370279 A JPH0370279 A JP H0370279A
Authority
JP
Japan
Prior art keywords
lines
odd number
liquid crystal
source
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20650789A
Other languages
Japanese (ja)
Inventor
Hiroaki Ishitani
石谷 普朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP20650789A priority Critical patent/JPH0370279A/en
Publication of JPH0370279A publication Critical patent/JPH0370279A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce flicker by forming independent source bus lines with even and odd number lines, connecting an independent source driver to the even and odd number lines and supplying a signal whose AC polarity is inverted to the even and odd number lines. CONSTITUTION:X electrodes (source bus lines) are wired so as to be independent for the even and odd number lines and different source drivers 15, 16 are connected respectively to the even and odd number lines and the polarity of AC supply is made opposite to the even and odd number lines. Thus, the source lines are wired separately to the even and odd number lines and the divers are formed separately to the even and odd number lines, then 1H period drive is always attained with a driver IC of simple constitution. Thus, requirements to a TFT(Thin Film Transistor) are relaxed and even when the polarity of AC supply on the line period is inverted, since no inversion takes place on the source bus lines, a small drive capacity is enough.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はT F T (Thin Film Tra
nsistor)アクティブマトリクス液晶パネルの駆
動方法に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] This invention is based on TFT (Thin Film Tra
This invention relates to a method for driving an active matrix liquid crystal panel.

〔従来の技術〕[Conventional technology]

第3図は従来のTFTアクティブマトリクス液晶パネル
の等価回路図である0図において、1はマトリクス状に
配された液晶セル、2は各液晶セル1と並列になされて
いる記憶用コンデンサ、3は各液晶セルl毎にその一方
の電極(ドレイン電極あるいは画素電極)に接続されて
設けられている電界効果トランジスタ(FETあるいは
TFT)であって、これら3つの素子にて一画素を構成
している。4はマトリクスの各列毎にFET3の入力電
極(ソース電極)に共通に接続された複数のXt極、5
はマトリクスの各行毎にFET3のゲート電極に共通接
続された複数のY電極である。
Fig. 3 is an equivalent circuit diagram of a conventional TFT active matrix liquid crystal panel. A field effect transistor (FET or TFT) is connected to one electrode (drain electrode or pixel electrode) of each liquid crystal cell, and these three elements constitute one pixel. . 4 is a plurality of Xt poles commonly connected to the input electrode (source electrode) of FET 3 for each column of the matrix; 5
are a plurality of Y electrodes commonly connected to the gate electrodes of the FETs 3 for each row of the matrix.

また6はY電極5に順次走査パルスを印加する走査回路
、7は映像信号をサンプリングホールドすることにより
、1水平走査線分の映像信号をX電極数の並列の映像信
号に変換し、X電極4に印加する直/並列変換回路であ
り、9は直/並列変換回路7に交流化映像信号を供給す
るため、映像信号を交流化する各R,G、 Bの交流化
回路である。8は全ての液晶セル1の他方の電極に共通
接続された共通電極である。
Further, 6 is a scanning circuit that sequentially applies scanning pulses to the Y electrodes 5, and 7 is a scanning circuit that samples and holds the video signal to convert the video signal for one horizontal scanning line into parallel video signals for the number of X electrodes. 4 is a serial/parallel conversion circuit that applies voltage to the serial/parallel conversion circuit 7, and 9 is an AC conversion circuit for each of R, G, and B that converts the video signal into AC in order to supply the AC video signal to the serial/parallel conversion circuit 7. A common electrode 8 is commonly connected to the other electrode of all liquid crystal cells 1.

第5図は第3図の各液晶セル上に配されたRlG、Bの
画素形状及び画素配列を示すものである。
FIG. 5 shows the shape and pixel arrangement of RlG and B pixels arranged on each liquid crystal cell in FIG. 3.

この図で、実線枠がほぼ同じ時刻でサンプリング表示さ
れる単位(1絵素)を示しており、この1つの駆動単位
(1絵素)がR,G、Bの各1画素よりなっている。
In this figure, the solid line frame indicates a unit (one pixel) that is sampled and displayed at approximately the same time, and this one driving unit (one pixel) is made up of one each of R, G, and B pixels. .

次に同図の表示装置を駆動する方法について説明する。Next, a method for driving the display device shown in the figure will be explained.

今、Y電極の1行目の電極をYlとすると、−Y電極5
の各電極、例えばY1〜Y4の電極には第4図のY l
”’ Y aのようなタイミングの波形信号が走査回路
6により印加されている。この走査パルスがFET3の
ゲートに加わるとその選択された行の総てのFET3は
オン状態となり、X電極4から並列映像信号に応じた電
荷がFET3を介して記憶用コンデンサ2に充電される
。そして、FET3がオフ状態になっても、記憶用コン
デンサ2に蓄えられた電荷により液晶に映像信号に対応
した電圧が印加され続けるため、各液晶セルの透過光が
映像信号により制御され表示できることになる。また、
第5図に示したような駆動単位、例えばR,G、Bを同
時刻でサンプリングし、表示するというような方法は、
直/並列変換回路7へのサンプリングクロックの与え方
等によりコントロールできる。
Now, if the first row of Y electrodes is Yl, -Y electrode 5
For each electrode, for example, the electrodes Y1 to Y4, the Y l shown in FIG.
A waveform signal with a timing like ``' Y a is applied by the scanning circuit 6. When this scanning pulse is applied to the gate of the FET 3, all the FETs 3 in the selected row are turned on, and the signal from the X electrode 4 is turned on. A charge corresponding to the parallel video signal is charged to the storage capacitor 2 via the FET 3.Even if the FET 3 is turned off, the charge stored in the storage capacitor 2 causes the liquid crystal to have a voltage corresponding to the video signal. continues to be applied, the transmitted light of each liquid crystal cell can be controlled and displayed by the video signal.Also,
The method of sampling and displaying drive units such as R, G, and B at the same time as shown in FIG.
This can be controlled by how the sampling clock is applied to the serial/parallel conversion circuit 7.

なお、液晶に同極性の電圧を印加し続けると、寿命が短
くなるという問題があるため、液晶に印加する電圧の極
性が逆になっても、はぼ同じ透過光特性を有しているこ
とを利用して、共通電極8の電位に対して画素電極の電
位がNTSC信号のフィールド周期(パネルでの表示原
理上では、)しかしながら、正確には上記交流化の際、
その極性によって若干の透過光特性の相違があり、この
ため、フィールド周期(60Hz)で明るい画面と暗い
画面が繰り返されることになり、結果的にフレーム周期
(30Hz)のフリッカが生じることになる。
Note that if the voltage of the same polarity is continuously applied to the liquid crystal, its lifespan will be shortened, so even if the polarity of the voltage applied to the liquid crystal is reversed, it has almost the same transmitted light characteristics. However, more precisely, when converting to AC,
There is a slight difference in transmitted light characteristics depending on the polarity, and as a result, a bright screen and a dark screen are repeated at a field period (60 Hz), resulting in flicker at a frame period (30 Hz).

従来、この種の大画面のフリッカの対策として、例えば
第5図に示すように正極性あるいは負極性でドライブす
る画素を図中の斜線部と無斜線部に分割して大画面プリ
ン力を低減していた。すなわち、何の対策も行わない場
合、60Hzで画面全体が明/暗と変化するが、上記の
ような対策を行なうと、画面の部分領域では同じ<60
Hzでそれぞれ明/暗を繰り返しているが、明/暗のN
域が画面内に分散されているため、視覚的なLP(ロー
パス)効果が働き、明/暗の平均輝度として認知される
訳である。しかしながら、このような対策では、少し近
づくと縦に規則正しく縞模様が発生するため、知覚され
やすいという問題があった。そこで、第2図に示したよ
うに、ゲートライン単位でも交流化の極性を変えること
が考えられたが、このようにゲートライン周期で反転さ
せると、X電極に供給すべき信号がIH(1水平期間二
T■の場合63.5μ5ec)周期となり、その基本周
波数が従来の30Hzから、15KHzと極端に高くな
る。Xt極はパネルの縦方向にパスラインとして端から
端まで配線されており、その分布容量も相当なものとな
っている。従って上記のように信号の周波数が高くなる
と、その分布容量分も含め、IH期間内でドライブする
ことがドライバの駆動能力の点で極めて難しく、第2図
のようなフリッカ対策は困難であった。
Conventionally, as a countermeasure for this kind of flicker on large screens, for example, as shown in Figure 5, pixels driven with positive or negative polarity are divided into a shaded area and a non-shaded area to reduce the printing force on large screens. Was. In other words, if no measures are taken, the entire screen will change between bright and dark at 60Hz, but if the above measures are taken, the partial area of the screen will change from <60Hz.
The light/dark cycles are repeated at each frequency, but the bright/dark N
Since the area is dispersed within the screen, a visual LP (low pass) effect works, and it is perceived as the average brightness of bright/dark. However, with this kind of countermeasure, there is a problem in that when the object approaches the object a little, a regular vertical striped pattern appears, which is easily perceived. Therefore, as shown in Figure 2, it was considered to change the polarity of the alternating current for each gate line, but if the polarity was reversed in the gate line period in this way, the signal to be supplied to the X electrode would be IH (1 When the horizontal period is 2T, the period becomes 63.5 μ5 ec), and the fundamental frequency becomes extremely high from the conventional 30 Hz to 15 KHz. The Xt poles are wired from end to end as pass lines in the vertical direction of the panel, and their distributed capacitance is also considerable. Therefore, as the signal frequency increases as mentioned above, it is extremely difficult to drive within the IH period due to the distributed capacitance, and it is difficult to prevent flicker as shown in Figure 2. .

次に第3図の直/並列変換回路7(ソースライントライ
バ)のm威について説明する。第6図はその構成国であ
り、1ライン分の交流化映像信号をX電極数分に分割し
てそれぞれの電位を保持するサンプル/ホールド回路(
S/H)10と、その各出力のドライブを制御し、かつ
ドライブ能力を上げるための時分割型ドライバ11から
戒っている0通常、第6図のようなソースドライバでは
、1ライン分の映像信号をIHの有効映像期間、S/H
L、その帰線期間にドライバに供給されるアウトプット
イネーブル信号OEの制御に基づき、−斉にドライブさ
れることになる。このため、実線のドライブ期間が帰線
期間である10μsec程度(TVの場合)しかないた
め、この間に記憶用コンデンサ2にチャージあるいはデ
ィスチャージする必要性から、TFT3のI。N(オン
電流)としてはかなり高いものが要求されることとなっ
た。そしてこのオン電流は、一般に使用されている低消
費電力で均一に底膜できる特徴を有するa−3iをチャ
ンネル材料として形成されたTFTではその実現は困難
であった。
Next, the power of the serial/parallel conversion circuit 7 (source line driver) shown in FIG. 3 will be explained. Figure 6 shows its constituent countries, and the sample/hold circuit that divides one line of AC video signal into X number of electrodes and holds each potential.
S/H) 10 and the time-sharing type driver 11 that controls the drive of each output and increases the drive capability.Normally, with a source driver like the one shown in Fig. 6, the drive of one line is The video signal is the effective video period of IH, S/H
L, - will be driven simultaneously based on the control of the output enable signal OE supplied to the driver during the retrace period. Therefore, since the drive period indicated by the solid line is the retrace period, which is only about 10 μsec (in the case of a TV), it is necessary to charge or discharge the storage capacitor 2 during this period. A considerably high N (on current) was required. It has been difficult to achieve this on-current in TFTs formed using a-3i as a channel material, which is generally used and has the characteristics of low power consumption and a uniform bottom film.

この問題を解決するために、第7図のような構成のドラ
イバが考えられる。この構成では、378回路を図中1
2.13に示すように2ライン分持っており、各ビット
の出力は選択型ドライバ14においてこれに供給される
SW信号なる制御信号に基づき、378回路の1と2を
選択する。従って、S/H1がサンプリングしているI
H期間は、そのIH前のS/Hした結果をS/H2によ
りドライブすることができ、更に次のIH期間には先は
どS/Hした結果をS/H1でドライブし、S/H2は
サンプリング用にまわすことにより、常に1H3tJI
間ドライブできる。この結果、TFTに対する制限が緩
和されることになるが、このような構成とすることはソ
ースドライバ皐2ライン分の378回路が必要となるこ
とから、大規模。
In order to solve this problem, a driver having a configuration as shown in FIG. 7 can be considered. In this configuration, 378 circuits are connected to 1 circuit in the figure.
As shown in 2.13, it has two lines, and the output of each bit selects 1 and 2 of the 378 circuits based on the control signal, which is the SW signal, supplied to the selection type driver 14. Therefore, the I that S/H1 is sampling
During the H period, the result of S/H before that IH can be driven by S/H2, and furthermore, in the next IH period, the result of S/H can be driven by S/H1, and the result of S/H can be driven by S/H2. is always 1H3tJI by turning it for sampling.
You can drive for a while. As a result, restrictions on TFTs are relaxed, but such a configuration requires 378 circuits for two lines of source drivers, which is large-scale.

複雑となる上、液晶デイスプレィはその特質さ。In addition to being complicated, the LCD display is its special feature.

、コンパクトな形態を要求されることから、ソースライ
ントライバも高集積化し、その出力ビツト数を増やすこ
とにより、ドライバICの実装個数を低減しようという
方向と相反することとなるという問題があった。
Due to the requirement for a compact form, the source line driver has also become highly integrated, and by increasing the number of output bits, this is in conflict with the aim of reducing the number of driver ICs to be mounted. .

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従来のTFTアクティブマトリクス液晶パネルの駆動方
法は以上のような方法となっていたので、フリッカが目
立つ、TFTに対する要求スペックが厳しい、ソースド
ライバのLSI化が困難等の問題が山積みされていた。
Conventional TFT active matrix liquid crystal panels have been driven using the methods described above, which have led to numerous problems such as noticeable flicker, strict specifications for TFTs, and difficulty in implementing LSI source drivers.

この発明は上記のような問題点を解消するためになされ
たもので、シンプルなドライバで、TFTに対する要求
スペックも厳しくなく、フリッカ対策についても効果的
にこれを達成できるTFTアクティブマトリクス液晶パ
ネルの駆動方法を得ることを目的とする。
This invention was made in order to solve the above-mentioned problems, and it is a simple driver, the required specifications for TFT are not strict, and it is possible to drive a TFT active matrix liquid crystal panel that can effectively achieve flicker countermeasures. The purpose is to obtain a method.

〔課題を解決するための手段〕[Means to solve the problem]

この発明に係るTFTパネルの駆動方法は、X電極(ソ
ースパスライン)を偶数ラインと奇数ラインでそれぞれ
独立となるように配線し、この偶数ラインと奇数ライン
にそれぞれ別のソースドライバを接続し、更に、交流化
する際の極性は上記偶数ラインと奇数ラインで逆極性の
関係となるようにしたものである。
The method for driving a TFT panel according to the present invention is to wire X electrodes (source pass lines) so that they are independent on even and odd lines, and connect different source drivers to the even and odd lines, respectively. Furthermore, the polarity when converting to alternating current is such that the even numbered line and the odd numbered line have opposite polarity.

〔作用〕[Effect]

この発明における、ソースラインを偶数ラインと奇数ラ
インに分離して配線し、偶数ラインと奇数ラインでドラ
イバを分割して構成する方法では、シンプルな構成のド
ライバICで、常にIH期間ドライブできるようになる
ことからTFTに対する要求スペックを緩和でき、更に
パネル上でライン周期で交流化の極性が反転していても
ソースパスライン上では反転していないため、ドライブ
能力も小さくてもよい。
In this invention, the method of separating the source lines into even and odd lines and dividing the driver between the even and odd lines makes it possible to always drive during the IH period using a driver IC with a simple configuration. Therefore, the required specifications for the TFT can be relaxed, and furthermore, even if the polarity of the alternating current is reversed at the line period on the panel, it is not reversed on the source path line, so the drive capacity may also be small.

〔実施例〕〔Example〕

以下、この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明の一実施例によるTFTアクティブマト
リクス液晶パネルの駆動方法を実現する構成を示し、こ
れは従来の第5図の画素配列パターンに対応するものと
して、第3図のX電極4(ソースパスライン)の各画素
のTFT3のソース電極に対する配線に関するパネル構
造を、ソースライントライバの接続とともに示している
0図に示すように、各ソースパスラインは偶数ラインと
奇数ラインで、それぞれ分離されて上側と下側に引き出
され、それらにはそれぞれ別のソースライントライバ1
5及び16が接続されている。
FIG. 1 shows a configuration for realizing a driving method for a TFT active matrix liquid crystal panel according to an embodiment of the present invention, which corresponds to the conventional pixel arrangement pattern shown in FIG. As shown in Figure 0, which shows the panel structure regarding the wiring for the source electrode of the TFT 3 of each pixel (source pass line) along with the connection of the source line driver, each source pass line is an even line and an odd line, respectively. It is separated and pulled out to the upper side and lower side, and a separate source line driver 1 is attached to each of them.
5 and 16 are connected.

この部分以外のTFTパネル及びその周辺の構成は従来
例と同様であるので説明を省略する。
The configuration of the TFT panel and its surroundings other than this part is the same as that of the conventional example, so the explanation will be omitted.

次に動作について説明する。Next, the operation will be explained.

まず、第1図におけるソースライントライバ15及び1
6については、第6図のような構成のドライバでよい、
すなわち、例えば今、ある奇数ラインが上側ソースドラ
イバ15により、IH前にS/Hした結果をIH期間ド
ライブされているとすると、この期間の映像信号は下側
ソースライントライバ16によりS/Hされる6次のI
H期間は上記の次のライン(偶数ライン)に、上記とは
逆に下側ソースドライバ16によりIH前にS/Hされ
た結果がドライブされ、この期間の映像信号は上側ソー
スライントライバ15によりS/Hされることになる。
First, source line drivers 15 and 1 in FIG.
6, a driver configured as shown in FIG. 6 may be used.
That is, for example, if a certain odd line is currently being driven by the upper source driver 15 for an IH period based on the result of S/H performed before IH, the video signal for this period is driven by the lower source line driver 16 for S/H. 6th order I
In the H period, the next line (even line) is driven by the result of S/H performed before IH by the lower source driver 16, contrary to the above, and the video signal in this period is driven by the upper source line driver 15. Therefore, S/H will be performed.

この過程を繰り返すことにより、第6図のような簡単な
構成のドライバでも常にIH期間、TFTをドライブで
きることになり、TFTに対するIon等のスペックに
関してその条件を緩和でき、結果的にはパネルの歩留り
向上にも寄与する。
By repeating this process, even a driver with a simple configuration as shown in Figure 6 can always drive the TFT during the IH period, and the conditions regarding the specifications of the TFT, such as Ion, can be relaxed, and as a result, the yield of the panel can be improved. It also contributes to improvement.

一方フリッカ対策については、1本のソースパスライン
に同極性の信号を1フィールド加えても、そのラインに
相当するR又はG又はBの各色信号の極性を、上側ドラ
イバ15と下側ドライバ16で逆極性となるようにVI
DEO信号を供給すれば、ライン周期で交流化の位相を
変えられることになり、従来例のようなドライバの駆動
能力による制限がなくなる。この結果、第2図に示した
ように、斜線領域と無斜線領域で、交流化の極性を反転
できるため、フリッカ対策についても大きな効果を発揮
する。
On the other hand, regarding flicker countermeasures, even if one field of signals of the same polarity is applied to one source path line, the polarity of each color signal of R, G, or B corresponding to that line is changed by the upper driver 15 and the lower driver 16. VI so that the polarity is reversed.
By supplying the DEO signal, the phase of alternating current can be changed with the line period, eliminating the limitation due to the driving ability of the driver as in the conventional example. As a result, as shown in FIG. 2, the polarity of the alternating current can be reversed between the shaded area and the non-shaded area, which is highly effective in preventing flicker.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば、偶数ラインと奇数ラ
インで独立のソースパスラインを構成し、偶数ラインと
奇数ライン用にそれぞれ独立のソースドライバを接続し
、かつ偶数ラインと奇数ラインで交流化の極性が反対の
信号を供給するようにしたので、簡易な構成のドライバ
で、TFTに対するスペックを緩和し、更にフリッカに
ついても大巾な低減効果が得られるものが得られる効果
がある。
As described above, according to the present invention, independent source path lines are formed by even-numbered lines and odd-numbered lines, independent source drivers are connected for the even-numbered lines and odd-numbered lines, and the even-numbered lines and the odd-numbered lines Since signals with opposite polarities are supplied, it is possible to obtain a driver with a simple configuration, which can ease the specifications for the TFT and further reduce flicker to a large extent.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例によるソースパスラインの配
線構造及びソースドライバの接続形態を示す図、第2図
は本発明の一実施例によるフリッカの低減効果を説明す
る図、第3図は従来のTFT液晶パネルの等価回路を示
す図、第4図は第3図の走査回路の動作を説明する図、
第5図は従来のフリッカ対策を説明する図、第6図及び
第7図はソースライントライバの構成を説明する図であ
る。 図において、1は液晶セル、2は記憶用コンデンサ、3
はFET、4はX電極、5はY電極、6は走査回路、7
は直/並列変換回路、8は共通電極、9は交流化回路、
10は1ラインS/H回路、11は時分割型ドライバ、
12は上側1ラインS/H回路l、13は下側1ライン
S/H回路2.14は選択型ドライバ、・ なお図中同一符号は同−又は相当部分を示す。 第1図 q
FIG. 1 is a diagram showing the wiring structure of the source path line and the connection form of the source driver according to an embodiment of the present invention, FIG. 2 is a diagram illustrating the flicker reduction effect according to the embodiment of the present invention, and FIG. 4 is a diagram showing an equivalent circuit of a conventional TFT liquid crystal panel, and FIG. 4 is a diagram explaining the operation of the scanning circuit in FIG. 3.
FIG. 5 is a diagram for explaining a conventional flicker countermeasure, and FIGS. 6 and 7 are diagrams for explaining the configuration of a source line driver. In the figure, 1 is a liquid crystal cell, 2 is a storage capacitor, and 3 is a liquid crystal cell.
is FET, 4 is X electrode, 5 is Y electrode, 6 is scanning circuit, 7
is a serial/parallel conversion circuit, 8 is a common electrode, 9 is an AC conversion circuit,
10 is a 1-line S/H circuit, 11 is a time division type driver,
12 is an upper 1-line S/H circuit 1, 13 is a lower 1-line S/H circuit 2, and 14 is a selective driver. In the drawings, the same reference numerals indicate the same or equivalent parts. Figure 1q

Claims (1)

【特許請求の範囲】[Claims] (1)TFTアクティブマトリクス液晶パネルの駆動方
法において、 各TFTのデータ入力電極を結ぶデータバスラインを、
その配列的に偶数ラインと奇数ラインで分割して、偶数
ライン及び奇数ラインよりなるそれぞれ独立のデータバ
スラインをそれぞれの独立の駆動回路で駆動し、 液晶を交流駆動する際、その極性を偶数ラインと奇数ラ
インで逆極性になるようにしたことを特徴とするTFT
アクティブマトリクス液晶パネルの駆動方法。
(1) In the driving method of a TFT active matrix liquid crystal panel, the data bus line connecting the data input electrodes of each TFT is
The arrangement is divided into even-numbered lines and odd-numbered lines, and each independent data bus line consisting of even-numbered lines and odd-numbered lines is driven by an independent drive circuit, and when AC driving the liquid crystal, the polarity is set to the even-numbered line. A TFT characterized by having opposite polarity on odd-numbered lines.
How to drive an active matrix liquid crystal panel.
JP20650789A 1989-08-09 1989-08-09 Drive method for tft active matrix liquid crystal panel Pending JPH0370279A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20650789A JPH0370279A (en) 1989-08-09 1989-08-09 Drive method for tft active matrix liquid crystal panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20650789A JPH0370279A (en) 1989-08-09 1989-08-09 Drive method for tft active matrix liquid crystal panel

Publications (1)

Publication Number Publication Date
JPH0370279A true JPH0370279A (en) 1991-03-26

Family

ID=16524515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20650789A Pending JPH0370279A (en) 1989-08-09 1989-08-09 Drive method for tft active matrix liquid crystal panel

Country Status (1)

Country Link
JP (1) JPH0370279A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5335700A (en) * 1992-03-24 1994-08-09 Nissan Motor Co., Ltd. Weft picking system for a fluid jet loom including a roller type traction device
JPH11161246A (en) * 1997-09-30 1999-06-18 Samsung Electron Co Ltd Liquid crystal display device and driving method thereof
KR100336683B1 (en) * 1999-07-21 2002-05-13 가나이 쓰토무 Liquid crystal display device having an improved gray-scale voltage generating circuit
KR100537885B1 (en) * 1998-03-12 2006-02-28 삼성전자주식회사 LCD and its driving method
US8269706B2 (en) 2004-03-11 2012-09-18 Lg Display Co., Ltd. Operating unit of liquid crystal display panel and method for operating the same
US9275587B2 (en) 2011-05-18 2016-03-01 Sharp Kabushiki Kaisha Array substrate, display device, liquid crystal panel, and liquid crystal display device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5335700A (en) * 1992-03-24 1994-08-09 Nissan Motor Co., Ltd. Weft picking system for a fluid jet loom including a roller type traction device
JPH11161246A (en) * 1997-09-30 1999-06-18 Samsung Electron Co Ltd Liquid crystal display device and driving method thereof
JP4638564B2 (en) * 1997-09-30 2011-02-23 三星電子株式会社 Liquid crystal display device and driving method thereof
KR100537885B1 (en) * 1998-03-12 2006-02-28 삼성전자주식회사 LCD and its driving method
KR100336683B1 (en) * 1999-07-21 2002-05-13 가나이 쓰토무 Liquid crystal display device having an improved gray-scale voltage generating circuit
US8269706B2 (en) 2004-03-11 2012-09-18 Lg Display Co., Ltd. Operating unit of liquid crystal display panel and method for operating the same
US9275587B2 (en) 2011-05-18 2016-03-01 Sharp Kabushiki Kaisha Array substrate, display device, liquid crystal panel, and liquid crystal display device

Similar Documents

Publication Publication Date Title
US5253091A (en) Liquid crystal display having reduced flicker
KR100233899B1 (en) Liquid crystal panel and liquid crystal display device
KR100678544B1 (en) Liquid crystal display
TWI489438B (en) Liquid crystal display and driving method thereof
US7489326B2 (en) Method and apparatus for driving liquid crystal display panel
EP2472503A2 (en) Liquid crystal display, liquid crystal display driving method, and television receiver
US20030189537A1 (en) Liquid crystal display and driving method thereof
US20110164076A1 (en) Cost-effective display methods and apparatuses
KR101157960B1 (en) Liquid Crystal Display
US8963912B2 (en) Display device and display device driving method
CN109410866B (en) Display panel, driving method and display device
JPH10105126A (en) Liquid crystal display device
KR20130057704A (en) Display device and driving method thereof
JPH0370279A (en) Drive method for tft active matrix liquid crystal panel
KR20140137831A (en) Display Device For Low-speed Driving And Driving Method Of The Same
KR20010036308A (en) Liquid Crystal Display apparatus having a hetro inversion method and driving method for performing thereof
KR100206563B1 (en) Driving method of thin-film transistor liquid crystal display device
JP2003131630A (en) Liquid crystal display device
KR100965587B1 (en) The liquid crystal display device and the method for driving the same
JPH02141725A (en) Active matrix type liquid crystal display device
KR100853215B1 (en) Liquid crystal display
JP2531151B2 (en) Driving method of active matrix liquid crystal display panel
KR101298402B1 (en) Liquid Crystal Panel and Liquid Crystal Display Device having the same
JP3400082B2 (en) Liquid crystal display
KR102560740B1 (en) Liquid crystal display device