KR101262788B1 - 소거 신뢰성이 향상되는 플래시 메모리 장치 및 그의 소거방법 - Google Patents

소거 신뢰성이 향상되는 플래시 메모리 장치 및 그의 소거방법 Download PDF

Info

Publication number
KR101262788B1
KR101262788B1 KR1020120023108A KR20120023108A KR101262788B1 KR 101262788 B1 KR101262788 B1 KR 101262788B1 KR 1020120023108 A KR1020120023108 A KR 1020120023108A KR 20120023108 A KR20120023108 A KR 20120023108A KR 101262788 B1 KR101262788 B1 KR 101262788B1
Authority
KR
South Korea
Prior art keywords
memory
block
sector
erase
address
Prior art date
Application number
KR1020120023108A
Other languages
English (en)
Inventor
정종배
주영동
한희현
이승근
Original Assignee
(주)피델릭스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)피델릭스 filed Critical (주)피델릭스
Priority to KR1020120023108A priority Critical patent/KR101262788B1/ko
Application granted granted Critical
Publication of KR101262788B1 publication Critical patent/KR101262788B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

소거 신뢰성이 향상되는 플래시 메모리 장치 및 그의 소거방법이 게시된다. 본 발명의 플래시 메모리 장치에서는, 하나의 메모리 블락이 다수개의 메모리 섹터들로 분할되고, 상기 하나의 메모리 블락에 대한 소거 명령에 대하여, 상기 다수개의 메모리 섹터들이 순차적으로 소거된다. 그 결과, 본 발명의 플래시 메모리 장치 및 그의 소거방법에 의하면, 메모리 그룹 혹은 메모리 블락 전체를 동시에 소거하는 종래기술에 비하여, 지정된 메모리 블락의 메모리셀들의 문턱 전압의 분포범위가 현저히 좁아진다. 따라서, 본 발명의 플래시 메모리 장치 및 그의 소거방법에 의하면, 소거 신뢰성이 향상되며, 메모리셀의 오독출의 가능성이 현저히 감소된다.

Description

소거 신뢰성이 향상되는 플래시 메모리 장치 및 그의 소거방법{Flash Memory Device having improved Erase Reliability }
본 발명은 플래시 메모리 장치에 관한 것으로, 특히 소거 신뢰성이 향상되는 플래시 메모리 장치 및 그의 소거방법에 관한 것이다.
플래시 메모리 장치는 전기적으로 재기록 가능한 불휘발성 메모리(EEPROM)의 하나로서, 플래시 메모리 장치의 메모리셀들에 저장된 데이터는 소거 동작을 통하여 일괄적으로 소거된다.
이때, 플래시 메모리 장치의 메모리셀의 소거는 문턱 전압을 기준 전압으로 조절하는 방법으로 수행된다. 이때, 과도한 소거나 미흡한 소거가 진행되는 경우, 메모리셀은 기준 전압에서 상당히 벗어난 문턱 전압을 가지게 되어, 결국 오독출을 유발하게 된다.
한편, 플래시 메모리 장치에서는, 외부 또는 내부에서 제공되는 어드레스에 대응하는 하나의 메모리 블락내의 복수개의 메모리셀들에 대하여 일괄적으로 소거 동작이 진행된다.
그런데, 최근에는, 플래시 메모리 장치가 대용량화되어 감에 따라, 하나의 메모리 블락에는 매우 많은 수의 메모리셀들이 포함된다. 이 경우, 많은 수의 메모리셀들에 대하여 과도한 소거나 미흡한 소거가 수행될 수 있으며, 소거된 메모리셀들의 문턱 전압은 매우 넓은 범위로 분포하게 된다.
그 결과, 메모리셀들의 소거 신뢰성이 저하되며, 오독출을 유발하는 경우가 발생된다.
따라서, 소거된 메모리셀들의 문턱전압의 분포범위를 좁혀, 메모리셀의 소거 신뢰성을 향상시킬 수 있는 플래시 메모리 장치 및 그에 대한 소거방법이 요구된다.
본 발명의 목적은 종래기술의 문제점을 해결하기 위한 것으로서, 소거된 메모리셀의 문턱전압의 분포범위를 좁혀, 소거 신뢰성을 향상시키는 플래시 메모리 장치 및 그에 대한 소거방법을 제공하는 데 있다.
상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일면은 플래시 메모리 장치에 관한 것이다. 본 발명의 플래시 메모리 장치는 각각이 다수개의 메모리셀들을 가지는 다수개의 메모리 블락들을 포함하는 메모리 그룹으로서, 상기 다수개의 메모리 블락들 각각은 다수개의 메모리 섹터들로 구분되는 상기 메모리 그룹을 구비한다. 이때, 상기 메모리 블락의 상기 다수개의 메모리 섹터들은 소거 모드에서 자신이 포함하는 상기 메모리 블락을 특정하는 블락 어드레스 및 소거 명령에 따라 소거 동작을 수행하되, 순차적으로 소거된다.
상기와 같은 기술적 과제를 달성하기 위한 본 발명의 다른 일면은 플래시 메모리 장치의 데이터 소거 방법에 관한 것이다. 본 발명의 플래시 메모리 장치의 데이터 소거 방법은 각각이 다수개의 메모리 섹터들로 구분되는 다수개의 메모리 블락들 중에서 어느하나를 지정하는 블락 어드레스 및 소거 명령을 수신하는 명령 수신 단계; 및 상기 소거 명령 및 상기 블락 어드레스에 따라, 지정되는 상기 메모리 블락의 상기 다수개의 메모리 섹터들에 대하여 순차적으로 소거 동작을 수행하는 소거 단계를 구비한다.
본 발명의 플래시 메모리 장치 및 그의 소거방법에 의하면, 메모리 블락의 메모리셀들의 문턱 전압의 분포범위가 현저히 좁아진다. 따라서, 본 발명의 플래시 메모리 장치 및 그의 소거방법에 의하면, 소거 신뢰성이 향상되며, 메모리셀의 오독출의 가능성이 현저히 감소된다.
본 발명에서 사용되는 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일실시예에 따른 플래시 메모리 장치를 나타내는 도면이다.
도 2는 본 발명의 일실시예에 따른 플래시 메모리 장치의 소거방법을 나타내는 순서도이다.
도 3은 본 발명의 효과를 설명하기 위한 도면이다.
본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 또한, 하기의 설명에서, 구체적인 처리흐름과 같은 많은 특정 상세들은 본 발명의 보다 전반적인 이해를 제공하기 위해 기술된다. 그러나, 이들 특정 상세들 없이도, 본 발명의 실시될 수 있다는 것은 당해 기술분야에서 통상의 지식을 가진 자에게는 자명한 사실이다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명함으로써, 본 발명을 상세히 설명한다.
도 1은 본 발명의 일실시예에 따른 플래시 메모리 장치를 나타내는 도면이다. 도 1을 참조하면, 본 발명의 플래시 메모리 장치는 메모리 그룹(100), 소거 동작 제어 블락(200) 및 섹터 지정 블락(300)을 구비한다.
상기 메모리 그룹(100)은 다수개의 메모리 블락들(BKM1, BKM2)을 구비한다. 상기 메모리 블락들(BKM1, BKM2) 각각은 다수개의 메모리셀(MC)들을 가진다. 그리고, 상기 메모리 블락들(BKM1, BKM2) 각각은 다수개(본 실시예에서, '4'개)의 메모리 섹터들(MS1, MS2, MS3, MS4)로 구분될 수 있다.
여기서, 상기 메모리셀(MC)들은 불휘발성이며, 소거 동작을 통하여 저장된 데이터가 소거된다. 그리고, 상기 메모리 블락들(BKM1, BKM2) 각각은 하나의 어드레스 그룹으로 지정될 수 있으며, 1번의 소거 명령으로 전체의 메모리셀들에 저장된 데이터가 소거될 수 있다.
상기 소거 동작 제어 블락(200)은 소거 명령(CMD)에 따라 활성화되는 소거 신호(XER)를 발생하여, 상기 메모리 그룹(100)에 대한 소거 동작을 제어한다.
상기 섹터 지정 블락(300)은 블락 어드레스(BKADD)에 따라 상기 메모리 블락들(BKM1, BKM2) 중의 어느 하나를 특정하도록 구동된다. 이때, 상기 블락 어드레스(BKADD)는 외부로부터 제공될 수도 있으며, 플래시 메모리 장치의 내부에서 발생될 수도 있다.
그리고, 상기 섹터 지정 블락(300)은 상기 소거 신호(XER)에 응답하여 상기 특정된 메모리 블락(BKM1, BKM2)의 상기 다수개의 메모리 섹터들(MS1~MS4)을 순차적으로 드라이빙하도록 구동된다.
바람직하기로는, 상기 섹터 지정 블락(300)은 섹터 어드레스 발생유닛(310) 및 섹터 드라이빙 유닛(320)을 구비한다.
상기 섹터 어드레스 발생유닛(310)은 상기 소거 신호(XER)에 대하여, 순차적으로 변화되는 섹터 어드레스(SEADD)를 발생한다.
상기 섹터 어드레스 발생유닛(310)은 구체적으로 펄스 발생기(311) 및 카운터(313)를 구비한다.
상기 펄스 발생기(311)는 상기 소거 신호(XER)에 따른 펄스 신호(XPL)를 발생한다. 상기 펄스 신호(XPL)는 상기 소거 신호(XER)의 활성화에 대하여, 반복적으로 펄스를 발생한다.
이때, 상기 펄스 신호(XPL)에서, 반복되는 펄스의 수는 하나의 메모리 블락에 포함되는 메모리 섹터의 수(본 실시예에서는, 4)와 동일한 것이 바람직하다. 또한, 상기 펄스 신호(XPL)의 펄스의 발생주기는 하나의 메모리 섹터에 대한 소거 동작에 소요되는 시간과 동일한 것이 바람직하다.
상기 카운터(313)는 상기 펄스 신호의 펄스를 카운팅하여, 상기 섹터 어드레스(SEADD)를 발생한다.
계속 도 1을 참조하면, 상기 섹터 드라이빙 유닛(320)은 상기 블락 어드레스(BKADD) 및 상기 섹터 어드레스(SEADD)에 따라, 특정된 상기 메모리 블락(BKM1, BKM2)의 상기 다수개의 메모리 섹터들(MS1~MS4)을 순차적으로 드라이빙하도록 구동된다.
바람직하기로는, 상기 섹터 드라이빙 유닛(320)은 상기 메모리 블락들(BKM1, BKM2)에 대응하는 다수개의 로우 디코더들(321_1, 321_2) 및 블락 선택부(323)를 구비한다.
상기 로우 디코더들(321_1, 321_2) 각각은 각자의 디코더 인에이블 신호(EN1, EN2)의 활성화에 의하여 인에이블되어, 상기 섹터 어드레스(SEADD)에 따라 자신에 대응하는 상기 메모리 블락(BKM1, BKM2)의 상기 다수개의 메모리 섹터들(MS1~MS4) 중의 어느 하나를 드라이빙하도록 구동된다.
상기 블락 선택부(323)는 상기 다수개의 디코더들(321_1, 321_2)에 대응하는 다수개의 상기 디코더 인에이블 신호들(EN1, EN2)을 발생한다. 이때, 상기 다수개의 디코더 인에이블 신호들(EN1, EN2)의 어느하나는 상기 블락 어드레스(BKADD)에 대응하여 활성화된다.
도 2는 본 발명의 일실시예에 따른 플래시 메모리 장치의 소거방법을 나타내는 순서도로서, 도 1의 플래시 메모리 장치에 대한 소거방법이 될 수 있다. 도 2를 참조하면, 본 발명의 플래시 메모리 장치의 소거방법은 명령 수신 단계(S100) 및 소거 단계(S200)를 구비한다.
상기 명령 수신 단계(S100)에서는, 블락 어드레스(BKADD) 및 소거 명령(CMD)이 수신된다. 이때, 상기 블락 어드레스(BKADD)에 의하여, 각각이 다수개의 메모리 섹터들(MS1~MS4)로 구분되는 다수개의 메모리 블락들(BKM1, BKM2) 중에서 어느하나가 지정된다.
상기 소거 단계(S200)에서는, 상기 소거 명령(CMD) 및 상기 블락 어드레스(BKADD)에 따라, 지정되는 상기 메모리 블락(BKM1, BKM2)에 대한 소거가 수행된다. 이때, 상기 다수개의 메모리 섹터들(MS1~MS4)에 대하여, 순차적으로 소거 동작이 수행된다.
계속하여, 상기 소거 단계(S200)가 구체적으로 기술된다.
S210 단계에서, k가 '1'로 설정된다. 그리고, S220 단계에서, 상기 블락 어드레스(BKADD)에 의하여 지정된 상기 메모리 블락(BKM1, BKM2)의 첫번째 메모리 섹터(MS1)에 대한 소거가 수행된다.
그리고, 상기 S220 단계가 수행된 후, S230에서는, 상기 k가 '4'이상인지 판단된다. 만약, k가 '4'보다 작은 경우에는, S240 단계에서, 상기 k는 1만큼 증가되고, 상기 S220 단계가 다시 수행된다.
상기와 같은 소거 단계(S200)에 의하면, 상기 블락 어드레스(BKADD)에 따라 지정되는 상기 메모리 블락(BKM1, BKM2)의 상기 메모리 섹터들(MS1~MS4)은 순차적으로 소거된다.
본 발명의 플래시 메모리 장치에서는, 하나의 메모리 블락이 다수개의 메모리 섹터들로 분할되고, 상기 하나의 메모리 블락에 대한 소거 명령에 대하여, 상기 다수개의 메모리 섹터들이 순차적으로 소거된다.
그 결과, 본 발명의 플래시 메모리 장치 및 그의 소거방법에 의하면, 메모리 그룹 혹은 메모리 블락 전체를 동시에 소거하는 종래기술에 비하여, 지정된 메모리 블락의 메모리셀들의 문턱 전압의 분포범위가 현저히 좁아진다.
따라서, 본 발명의 플래시 메모리 장치 및 그의 소거방법에 의하면, 소거 신뢰성이 향상되며, 메모리셀의 오독출의 가능성이 현저히 감소된다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (6)

  1. 플래시 메모리 장치에 있어서,
    각각이 다수개의 메모리셀들을 가지는 다수개의 메모리 블락들을 포함하는 메모리 그룹으로서, 상기 다수개의 메모리 블락들 각각은 다수개의 메모리 섹터들로 구분되는 상기 메모리 그룹;
    소거 명령에 따라 활성화되는 소거신호를 발생하여, 상기 메모리 그룹의 소거 동작을 제어하는 소거 동작 제어 블락; 및
    블락 어드레스에 따라 상기 메모리 블락들 중의 어느 하나를 특정하며, 상기 소거 신호에 응답하여 상기 특정된 메모리 블락의 상기 다수개의 메모리 섹터들을 순차적으로 드라이빙하도록 구동되는 섹터 지정 블락을 구비하며,
    상기 섹터 지정 블락은
    상기 소거 신호에 활성화에 대하여, 순차적으로 변화되는 섹터 어드레스를 발생하는 섹터 어드레스 발생유닛; 및
    상기 블락 어드레스 및 상기 섹터 어드레스에 따라, 상기 특정된 메모리 블락의 상기 다수개의 메모리 섹터들을 순차적으로 드라이빙하도록 구동되는 섹터 드라이빙 유닛을 구비하며,
    상기 섹터 어드레스 발생유닛은
    상기 소거 신호에 따른 펄스 신호를 발생하는 펄스 발생기로서, 상기 펄스 신호는 상기 소거 신호의 활성화에 대하여, 반복적으로 펄스를 발생하는 상기 펄스 발생기; 및
    상기 펄스 신호의 펄스를 카운팅하여, 상기 섹터 어드레스를 발생하는 카운터를 구비하는 것을 특징으로 하는 플래시 메모리 장치.
  2. 삭제
  3. 삭제
  4. 제1 항에 있어서, 상기 섹터 드라이빙 유닛은
    상기 메모리 블락들에 대응하는 다수개의 디코더들로서, 각자의 디코더 인에이블 신호의 활성화에 의하여 인에이블되어, 상기 섹터 어드레스에 따라 자신에 대응하는 상기 메모리 블락의 상기 다수개의 메모리 섹터들 중의 어느 하나를 드라이빙하도록 구동되는 상기 다수개의 디코더들; 및
    상기 다수개의 디코더들에 대응하는 다수개의 상기 디코더 인에이블 신호들을 발생하는 블락 선택부로서, 상기 다수개의 디코더 인에이블 신호들의 어느하나는 상기 블락 어드레스에 대응하여 활성화되는 상기 블락 선택부를 구비하는 것을 특징으로 하는 플래시 메모리 장치.
  5. 삭제
  6. 삭제
KR1020120023108A 2012-03-07 2012-03-07 소거 신뢰성이 향상되는 플래시 메모리 장치 및 그의 소거방법 KR101262788B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120023108A KR101262788B1 (ko) 2012-03-07 2012-03-07 소거 신뢰성이 향상되는 플래시 메모리 장치 및 그의 소거방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120023108A KR101262788B1 (ko) 2012-03-07 2012-03-07 소거 신뢰성이 향상되는 플래시 메모리 장치 및 그의 소거방법

Publications (1)

Publication Number Publication Date
KR101262788B1 true KR101262788B1 (ko) 2013-05-09

Family

ID=48665889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120023108A KR101262788B1 (ko) 2012-03-07 2012-03-07 소거 신뢰성이 향상되는 플래시 메모리 장치 및 그의 소거방법

Country Status (1)

Country Link
KR (1) KR101262788B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220033784A (ko) 2020-09-10 2022-03-17 삼성전자주식회사 메모리 컨트롤러, 메모리 장치 및 스토리지 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175070A (ja) 2003-12-09 2005-06-30 Renesas Technology Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175070A (ja) 2003-12-09 2005-06-30 Renesas Technology Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220033784A (ko) 2020-09-10 2022-03-17 삼성전자주식회사 메모리 컨트롤러, 메모리 장치 및 스토리지 장치
US11468952B2 (en) 2020-09-10 2022-10-11 Samsung Electronics Co., Ltd. Memory controller, memory device and storage device

Similar Documents

Publication Publication Date Title
KR102070724B1 (ko) 비휘발성 메모리 장치 및 그것의 구동 방법
JP4965106B2 (ja) 不揮発性メモリ装置及びそれの高速プログラム方法
KR102233810B1 (ko) 비휘발성 메모리 장치 및 그것의 워드라인 구동 방법
CN107564567B (zh) 对半导体存储器装置进行编程的方法
US9082503B2 (en) Semiconductor memory device and method of operating the same
KR101190742B1 (ko) 메모리의 콘트롤러 및 이를 포함하는 스토리지 시스템, 메모리의 수명 측정 방법
US20190066793A1 (en) Semiconductor memory device and operating method thereof
KR20150103932A (ko) 불휘발성 메모리 시스템 및 그것의 동작 방법
KR20130098643A (ko) 불휘발성 메모리 장치 및 그것을 포함하는 임베디드 메모리 시스템
JP2005327435A (ja) フラッシュメモリ装置及びその駆動方法
JP2013125576A (ja) 不揮発性半導体記憶装置
KR102258117B1 (ko) 불휘발성 메모리 장치 및 그것의 소거 방법
KR101601643B1 (ko) 효율적으로 리프레쉬 동작을 수행하는 플래시 메모리 장치
KR20160038160A (ko) 불 휘발성 메모리 장치 및 그것의 동작 방법
KR20120069533A (ko) 불휘발성 반도체 기억 장치
US6466480B2 (en) Method and apparatus for trimming non-volatile memory cells
CN111833949A (zh) 存储器控制器、存储器系统及其操作方法
US9672914B1 (en) Semiconductor memory device and operating method thereof
CN106024059B (zh) 半导体存储装置以及数据处理方法
KR20210145073A (ko) 반도체 기억장치 및 판독 방법
CN107045888B (zh) 数据擦除方法
JP2024063130A (ja) メモリデバイスおよびそのプログラミング方法
KR20090055797A (ko) 불휘발성 메모리 소자의 소거 방법
JP2007184073A (ja) 基準フェイルビットの確認回路及び不揮発性半導体メモリ装置
JP2006024347A (ja) ビットスキャニングプログラムを実行する不揮発性メモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160603

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180305

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190415

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200312

Year of fee payment: 8