KR101261811B1 - The printed circuit board manufacturing method - Google Patents

The printed circuit board manufacturing method Download PDF

Info

Publication number
KR101261811B1
KR101261811B1 KR1020120110477A KR20120110477A KR101261811B1 KR 101261811 B1 KR101261811 B1 KR 101261811B1 KR 1020120110477 A KR1020120110477 A KR 1020120110477A KR 20120110477 A KR20120110477 A KR 20120110477A KR 101261811 B1 KR101261811 B1 KR 101261811B1
Authority
KR
South Korea
Prior art keywords
plating
dry film
partial
pth
substrate
Prior art date
Application number
KR1020120110477A
Other languages
Korean (ko)
Inventor
정상호
정의남
Original Assignee
주식회사 에스아이 플렉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에스아이 플렉스 filed Critical 주식회사 에스아이 플렉스
Priority to KR1020120110477A priority Critical patent/KR101261811B1/en
Application granted granted Critical
Publication of KR101261811B1 publication Critical patent/KR101261811B1/en
Priority to CN201310305785.9A priority patent/CN103813657B/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

PURPOSE: A method for minimizing the thickness of a flexible printed circuit board with a copper plating part is provided to improve the flexibility of the printed circuit board by reducing deviation between a plated part and a part which is not plated. CONSTITUTION: A hole is processed by a CNC drill(S10). A chemical copper plating process is performed in the hole(S20). A laminating process is performed on both sides of a substrate to coat a dry film and a release sheet(S30). An exposure process is performed on the coated dry film and the coated release sheet(S40). The dry film and the release film are separated by injecting etchants(S50). [Reference numerals] (AA) Start; (BB) End; (S10) Hole processing process; (S20) Chemical copper plating process; (S30) Laminating process; (S40) Exposure process; (S50) Development process; (S60) Partial plating process; (S70) Dry film separating process; (S80) Plating sanding process

Description

부분 동도금이 형성된 연성 인쇄기판의 두께 최소화 방법{The printed circuit board manufacturing method}The method of minimizing the thickness of a flexible printed circuit board formed with partial copper plating {The printed circuit board manufacturing method}

본 발명은 부분 동도금이 형성된 연성 인쇄기판의 두께 최소화 방법에 관한 것으로서, 더욱 상세하게는 The present invention relates to a method for minimizing the thickness of a flexible printed circuit board formed with partial copper plating.

있도록 하는 부분 동도금이 형성된 연성 인쇄기판의 두께 최소화 방법에 관한 것이다.  The present invention relates to a method of minimizing the thickness of a flexible printed circuit board formed with partial copper plating.

반도체의 급속한 발전으로 인해 연성인쇄회로기판은 고 기능화가 되며, 두께는 얇고 파인 패턴(fine pattern)을 가진 기판을 필요로 하게 되었다. Due to the rapid development of semiconductors, flexible printed circuit boards have become highly functional, and require thin substrates with a fine pattern.

이를 위해서 많은 업체에서는 고가의 노광기 에칭기를 도입하거나, 하프에칭(half etching)을 하거나, 부분도금을 함으로서 얇은 기판을 형성할 수 있도록 하였으며, 상기 방법중에서는 부분도금이 가장 큰 효과를 도모할 수 있어 불량이 발생하더라도 이를 감안하고 진행하였다. To this end, many companies have made it possible to form a thin substrate by introducing an expensive exposure machine etching machine, half etching, or partial plating. In the above method, partial plating can achieve the greatest effect. Even if a defect occurred, it was considered and proceeded.

상기 부분도금이 진행 방식은 여러 방법이 있으나, 일반적으로 전혀 도금이 되어있지 않은 양면연성 동박에 레이저 드릴 또는 기계적 드릴 공정을 통하여 관통홀을 형성하고 코팅 노광 현상을 통하여 관통홀 부분 외 다른 영역은 드라이필름(D/F film)으로 보호함으로서 관통홀을 전기적으로 연결시킬 수 있도록 하는 부분 도금 진행 방식을 사용하였다. 상기와 같은 방법은 전체 도금을 진행하는 방식보다 패턴이 형성되는 부분에 도금 두께가 추가되지 않으므로 굴곡성이 좋아지고 파인 패턴(fine pattern) 제작이 유리하다는 장점이 있지만 실제적으로 부분 도금 방식은 일반 전체 도금 방식보다 도금이 되는 영역이 좁아 도금액이 몰리는 현상이 발생되어 부분 도금의 두께는 일반 전체 두께보다 높게 도금되는 현상이 발생되고 있으며 도금 두께 편차가 심하게 발생되는 문제점들로 도금 조건 설정에 어려움이 발생하였다. The partial plating process may be performed in various ways, but in general, through holes are formed in a double-sided flexible copper foil which is not plated at all by laser drilling or mechanical drill process, and other areas other than through holes are dried by coating exposure. The partial plating process was used to protect the film (D / F film) so as to electrically connect the through holes. The above method has the advantage that the plating thickness is not added to the portion where the pattern is formed than the whole plating method, and thus the flexibility is improved and the fine pattern production is advantageous, but the partial plating method is generally full plating. The plating area is narrower than the plating method, so the plating solution is crowded, and the thickness of the partial plating is higher than the general thickness, and the plating thickness variation is severe. .

대한민국 특허청 등록특허공보 제10-0566912호Korea Patent Office Registered Patent Publication No. 10-0566912

본 발명은 상기와 같은 종래의 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 관통홀 주변에 형성한 부분 도금의 상면을 샌딩작업하여 도금을 하지 않음 부분과의 편차를 축소화하여 패턴(patterning) 작업시 단차 부분에 에칭액이 침투하여 불량이 발생되는 것을 방지할 수 있도록 하는 부분 동도금이 형성된 연성 인쇄기판의 두께 최소화 방법을 제공하는 것이다. The present invention is to solve the conventional problems as described above, an object of the present invention by sanding the upper surface of the partial plating formed around the through-hole to reduce the deviation from the non-plating portion patterning (patterning) work It is to provide a method of minimizing the thickness of a flexible printed circuit board formed with a partial copper plating to prevent the defect from penetrating the etching solution in the stepped portion.

본 발명은 앞서 본 목적을 달성하기 위하여 다음과 같은 구성을 가진 실시예에 의해 구현된다.
In order to achieve the above object, the present invention is implemented by the following embodiments.

본 발명은 CU층, PI층 및 CU층 순으로 적층되는 인쇄회로기판에 BVH이 되는 PTH를 가공하기 위하여 자외선 레이저 드릴 또는 CNC 드릴로 홀(hole)을 가공하는 공정(S10)과, 상기 홀(hole)을 가공하는 공정(S10)에서 형성된 홀(hole)에 도전성을 부여하기 위한 화학동 처리(S20)과, 상기 도금 전처리 공정(S20)를 거친 기판의 양면에 드라이필름 및 이형지를 코팅하는 라미네이팅 처리 공정(S30)과, 코팅된 드라이필름 및 이형지의 일면에 마스크필름을 올려놓고 UV를 조사하여 회로를 형성하는 노광 공정(S40)과, 상기 노광 공정(S40)에서 경화되지 않은 드라이필름 및 이형지에 에칭액을 투입하여 PTH의 주변에 위치한 드라이필름 및 이형지를 박리하는 현상공정(S50)과, 상기 현상공정(S50)에서 드라이필름이 제거되어 오픈된 PTH에 부분 도금을 하는 부분도금공정(S60)과, 상기 부분도금공정(S60)을 거친 기판의 양면에 위치한 드라이필름 및 이형지를 박리하는 공정(S70), 상기 부분도금공정(S60)에서 PTH에 형성된 도금을 샌딩작업하여 도금의 두께를 최소화하는 도금 샌딩 공정(S80)을 포함하는 것을 특징으로 한다.
The present invention is a process (S10) for processing a hole (hole) with an ultraviolet laser drill or a CNC drill to process the PTH to be BVH on the printed circuit board laminated in the CU layer, PI layer and CU layer in order, and the hole ( lamination for coating dry film and release paper on both surfaces of the substrate subjected to the electrochemical copper treatment (S20) for imparting conductivity to the holes formed in the step S10 of processing holes and the plating pretreatment step (S20). Treatment process (S30), an exposure step (S40) for placing a mask film on one surface of the coated dry film and the release paper to form a circuit by irradiating UV, and dry film and release paper not cured in the exposure step (S40) The developing step (S50) of peeling the dry film and the release paper located in the vicinity of the PTH by adding an etching solution to the part, and the partial plating step (S60) of partially plating the open PTH by removing the dry film in the developing step (S50). And the above section Plating sanding process to minimize the thickness of the plating by sanding the plating formed on the PTH in the partial plating process (S60), the step of peeling the dry film and the release paper located on both sides of the substrate subjected to the plating process (S60) ( S80) is characterized in that it comprises a.

상기에서 도금 샌딩 공정(S80)은 상기 드라이필름 박리 공정(S70)을 거친 기판(E)의 PTH에 형성된 부분 도금을 샌딩하여 부분 도금 두께를 50%가 되도록 깎아냄으로서 부분도금을 한 부분과 전제 기판의 사이에 편차를 발생하는 것을 최소화하는 것을 특징으로 한다.
In the plating sanding step (S80) is a partial plating and premise by sanding the partial plating formed on the PTH of the substrate (E) subjected to the dry film peeling step (S70) to cut the partial plating thickness to 50% It is characterized by minimizing the occurrence of deviation between the substrates.

상기에서 도금 샌딩 공정(S80)은 진동을 주는 기계 또는 설비에 사포 또는 표면이 거친 면을 설치하여 부분 도금을 한 부분에 진동을 줌으로서 부분 도금을 깎아낼 수 있도록 하는 것을 특징으로 한다. In the plating sanding process (S80) is characterized in that the sanding or surface rough surface is installed in the vibrating machine or equipment to vibrate the partial plating by vibrating the partial plating.

상술한 바와 같이 본 발명에 따른 부분 동도금이 형성된 연성 인쇄기판의 두께 최소화 방법은 양면 또는 다층형의 인쇄기판을 제작하는 과정에 있어 전기 동도금이 기판의 도통홀 부위에만 부분적으로 이루어질 때, 부분 도금을 샌딩하여 부분 도금을 한 부분과 도금을 하지 않은 부분 사이에 편차를 최소화하여 FPCB의 회로기판의 전체적인 두께가 얇아질 수 있게 되고, 이로 인한 기판의 굴곡성이 향상될 수 있는 효과를 도모할 수 있다. As described above, in the method of minimizing the thickness of a flexible printed circuit board having partial copper plating according to the present invention, in the process of manufacturing a double-sided or multi-layered printed circuit board, when the electric copper plating is partially made only at the through-hole of the substrate, partial plating is performed. The overall thickness of the circuit board of the FPCB can be made thin by minimizing the deviation between the part plated and the part not plated by sanding, thereby improving the flexibility of the substrate.

도 1은 종래의 연성인쇄회로기판의 제조방법에 대한 순서도
도 2는 종래의 연성인쇄회로기판의 제조방법에 대한 공정도
도 3은 종래의 부분 도금으로 인해 발생된 현상을 나타내는 도면
도 4는 본 발명의 일 실시예에 따른 부분 동도금이 형성된 연성 인쇄기판의 두께 최소화 방법에 대한 순서도
도 5는 본 발명의 일 실시예에 따른 부분 동도금이 형성된 연성 인쇄기판의 두께 최소화 방법의 공정도1 is a flowchart illustrating a method of manufacturing a conventional flexible printed circuit board.
2 is a process chart for manufacturing a conventional flexible printed circuit board.
3 is a view showing a phenomenon caused by the conventional partial plating
4 is a flowchart illustrating a method for minimizing the thickness of a flexible printed circuit board with partial copper plating according to an embodiment of the present invention.
5 is a process chart of a method for minimizing the thickness of a flexible printed circuit board formed with partial copper plating according to an embodiment of the present invention.

이하에서는 본 발명에 따른 연성인쇄회로기판의 제조방법을 첨부된 도면을 참조하여 상세히 설명한다. 도면들 중 동일한 구성요소들은 가능한 어느 곳에서든지 동일한 부호들로 나타내고 있음에 유의해야 한다. 또한 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
Hereinafter, a method of manufacturing a flexible printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings. It is to be noted that like elements in the drawings are represented by the same reference numerals as possible. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail.

도 4는 본 발명의 일 실시예에 따른 부분 동도금이 형성된 연성 인쇄기판의 두께 최소화 방법에 대한 순서도이고, 도 5는 본 발명의 일 실시예에 따른 부분 동도금이 형성된 연성 인쇄기판의 두께 최소화 방법의 공정도이다.
4 is a flowchart illustrating a method for minimizing the thickness of a partially printed copper plated flexible printed circuit board according to an embodiment of the present invention, and FIG. 5 is a method of minimizing the thickness of a partially printed copper plated flexible printed board according to an embodiment of the present invention. It is a process chart.

본 발명의 일실시예에 인쇄회로기판 제조방법은 도 4 내지 도 5에 도시된 바와 같이,CU층, PI층 및 CU층 순으로 적층되는 인쇄회로기판에 BVH이 되는 PTH를 가공하기 위하여 자외선 레이저 드릴 또는 CNC 드릴로 홀(hole)을 가공하는 공정(S10)과, 상기 홀(hole)을 가공하는 공정(S10)에서 형성된 홀(hole)에 도전성을 부여하기 위한 화학동 처리(S20)과, 상기 도금 전처리 공정(S20)를 거친 기판의 양면에 드라이필름 및 이형지를 코팅하는 라미네이팅 처리 공정(S30)과, 코팅된 드라이필름 및 이형지의 일면에 마스크필름을 올려놓고 UV를 조사하여 회로를 형성하는 노광 공정(S40)과, 상기 노광 공정(S40)에서 경화되지 않은 드라이필름 및 이형지에 에칭액을 투입하여 PTH의 주변에 위치한 드라이필름 및 이형지를 박리하는 현상공정(S50)과, 상기 현상공정(S50)에서 드라이필름이 제거되어 오픈된 PTH에 부분 도금을 하는 부분도금공정(S60)과, 상기 부분도금공정(S60)을 거친 기판의 양면에 위치한 드라이필름 및 이형지를 박리하는 공정(S70), 상기 부분도금공정(S60)에서 PTH에 형성된 도금을 샌딩작업하여 도금의 두께를 최소화하는 도금 샌딩 공정(S80)을 포함한다.
The printed circuit board manufacturing method according to an embodiment of the present invention, as shown in Figures 4 to 5, UV laser to process the PTH to be BVH on the printed circuit board laminated in the order of the CU layer, PI layer and CU layer A process (S10) of processing a hole by a drill or a CNC drill, a chemical copper treatment (S20) for imparting conductivity to a hole formed in the process (S10) of processing the hole, Laminating treatment process (S30) for coating a dry film and a release paper on both sides of the substrate subjected to the plating pretreatment process (S20), and a mask film on one surface of the coated dry film and the release paper to irradiate UV to form a circuit An exposure step (S40), a developing step (S50) of peeling the dry film and the release paper located around the PTH by adding an etching solution to the dry film and the release paper not cured in the exposure step (S40), and the developing step (S50). Dry film) Partial plating process (S60) for partial plating on the removed and opened PTH, the step of peeling dry film and release paper located on both sides of the substrate subjected to the partial plating process (S60) (S70), the partial plating process (S60) ) By sanding the plating formed on the PTH to minimize the thickness of the plating (S80).

상기 홀(hole)을 가공하는 공정(S10)은 인쇄회로기판에 PTH을 가공하기 위한 공정으로 일반적인 인쇄회로기판은 절연필름의 양면에 구리박을 적층하여 형성한다. 제1공정(S10)에서 가공되는 홀(hole)은 기판(E)의 양면(표면과 이면)(한쪽 면과 반대 면) 사이를 관통하는 미세구멍(minute pore)으로서, 1장의 프린트 기판(E)에 다수 형성된다. 또한, 상기 홀(hole)(1)은, 양면의 회로 패턴(A) 사이의 도통 접속용, 또는(및) 회로 패턴(A)에 실장(mounting)되는 반도체부품 등의 부착용으로서 사용된다. 홀(hole)(1)의 공경(孔徑)은 0.2 ㎜ 이상~0.5 ㎜ 이하의 것이 많아지고 있고, 드릴공법에 의한 것으로 0.1 ㎜ 정도인 것, 레이저공법의 것으로는 0.05 ㎜ 정도인 것도 출현하고 있다.
The process (S10) of processing the hole (process) is a process for processing the PTH on the printed circuit board is a general printed circuit board is formed by laminating copper foil on both sides of the insulating film. The hole processed in the first step S10 is a minute pore penetrating between both surfaces (rear surface and rear surface) (one surface and the opposite surface) of the substrate E, and one printed substrate E A large number is formed. Further, the hole 1 is used for conducting connection between circuit patterns A on both sides or (and) for attaching a semiconductor component mounted on the circuit pattern A or the like. As for the hole diameter of the hole 1, the thing of 0.2 mm or more and 0.5 mm or less is increasing, and the thing of about 0.1 mm by the drill method and the thing of about 0.05 mm by the laser method are appearing, too. .

상기 화학동 처리 공정(S20)는 홀(hole)(1)이 가공된 기판(E)에 화학동 처리를 하여 도전성 피막(2)이 형성된다. 상기 화학동 처리는 무전해 동도금 공정을 말하며, 화학 또는 촉매도금이라고도 한다. 상기 홀(hole)(1)의 내벽에 전도체인 동을 입혀 전도성을 부여하여 PTH이 되도록 하며, 도금되는 동의 두께는 0.3~1.0㎛이고, 사용되는 촉매는 Pd가 주로 사용된다. 또한, 본 발명의 제2공정(S20)에서는 화학동 처리 대신하여 직접전해도금(Direct plating) 처리를 하여도 무방하다.
In the chemical copper treatment step S20, a chemical copper treatment is performed on the substrate E on which the hole 1 is processed to form a conductive coating 2. The chemical copper treatment refers to an electroless copper plating process, also referred to as chemical or catalytic plating. The inner wall of the hole (1) is coated with copper as a conductor to impart conductivity to be PTH, and the thickness of copper to be plated is 0.3 to 1.0 μm, and Pd is mainly used as a catalyst. In the second step (S20) of the present invention, a direct plating process may be performed instead of the chemical copper treatment.

상기 라미네이팅 처리 공정(S30)은 상기 화학동 처리 공정(S20)을 거친 기판(E)의 전면에 드라이필름(3) 및 이형지(4)를 코팅하는 공정으로서. 기판(E)의 양면에 드라이필름(3) 및 이형지(4)를 정해진 열과 압력을 압착하여 도포함으로서 기판(E)에 밀착될 수 있도록 한다.
The laminating treatment step (S30) is a process of coating the dry film (3) and the release paper (4) on the entire surface of the substrate (E) through the chemical copper treatment step (S20). Dry film 3 and the release paper 4 on both sides of the substrate (E) by pressing a predetermined heat and pressure so as to be in close contact with the substrate (E).

상기 노광 공정(S40)은 드라이필름(3) 및 이형지(4)가 코팅된 기판(E) 중 PTH(1) 부분을 마스크필름으로 가려준 상태에서 자외선(UV광) 노광을 실시하여 노광된 필름부위를 경화시켜주는 노광단계로서, 노광에서 빛을 받은 드라이필름(3) 및 이형지(4)는 경화될 수 있도록 한다.
The exposure process (S40) is a film exposed by performing ultraviolet (UV light) exposure in a state in which the mask film to cover the PTH (1) portion of the substrate (E) coated with the dry film 3 and the release paper (4) As an exposure step for curing the site, the dry film 3 and the release paper 4 which are lighted at the exposure can be cured.

상기 현상공정(S50)은 PTH에 현상액을 침투하는 공정으로서, 상기 노광 공정(S40)에 기재된 바와 같이, 드라이필름(3) 및 이형지(4)의 상면에 마스크필름을 위치시키되 PTH이 위치된 부분에 빛이 투과되어 노광될 수 있도록 함으로서 상기 PTH이 오픈된 형태로 형성될 수 있도록 한다. 경화되지 않은 이형지(4)를 제거하기 위하여 현상액을 이용하여 박리한다.
The developing step (S50) is a step of penetrating the developer into the PTH, and as described in the exposure step (S40), the mask film is placed on the upper surface of the dry film 3 and the release paper 4, but the portion where the PTH is located. By allowing light to pass through and be exposed, the PTH may be formed in an open form. In order to remove the uncured release paper 4, it peels using a developing solution.

상기 부분도금공정(S60)은 PTH에 동도금을 하는 공정으로서, 기판(E) 전체면에 대한 전기 동도금을 실시하여 드라이필름이 부분적으로 제거된 PTH 주변 부분에만 전기 동도금층이 형성되어질 수 있도록 한다. 전기 동도금은 패턴 및 홀의 내벽에 규정된 두께의 동을 전기석출법을 사용하여 2차 도금하는 공정으로 석출량은 전류밀도와 석출시간으로 결정된다.
The partial plating process (S60) is a process for copper plating on the PTH, the electro-copper plating on the entire surface of the substrate (E) so that the electro-copper plating layer can be formed only in the portion around the PTH where the dry film is partially removed. Electroplating is a process of secondary plating the copper of the thickness specified in the pattern and the inner wall of the hole by using the electroprecipitation method. The amount of precipitation is determined by the current density and the precipitation time.

상기 드라이필름 박리 공정(S70)은 기판(E) 양면의 회로가 형성될 부위에 도금방지를 위해 남아있던 드라이필름 및 이형지를 박리하는 공정이다. 상기와 같이 드라이필름(3) 및 이형지(4)를 박리하여 제거를 함으로서 동적층판의 표면에 미세회로를 형성하는 것이 용이하도록 할 수 있도록 한다.
The dry film peeling process (S70) is a process of peeling the dry film and the release paper remaining to prevent the plating on the site where the circuit on both sides of the substrate (E) is to be formed. By peeling and removing the dry film 3 and the release paper 4 as described above to make it easy to form a fine circuit on the surface of the dynamic layer plate.

상기 도금 샌딩 공정(S80)은 상기 드라이필름 박리 공정(S70)을 거친 기판(E)의 PTH에 형성된 부분 도금을 샌딩하여 부분 도금 두께를 평준화 및 최소화함으로서, 부분도금을 한 부분과 전제 기판의 사이에 편차를 발생하는 것을 최소화하여 추후 에칭액이 침투되어 불량이 발생되는 것을 방지할 수 있도록 한다. The plating sanding process S80 is performed by sanding the partial plating formed on the PTH of the substrate E through the dry film peeling process S70 to equalize and minimize the thickness of the partial plating, and thus, between the partially plated portion and the entire substrate. It is possible to prevent the occurrence of a defect by the penetration of the etchant later to minimize the occurrence of deviation in the.

상기 도금 샌딩 공정(S80)은 진동을 주는 기계 또는 설비에 사포 또는 표면이 거친 면을 설치하여 부분 도금을 한 부분에 진동을 줌으로서 부분 도금을 깎아낼 수 있도록 하는 것으로서, 부분 도금 두께의 대략 50%정도를 깎아내는 것이 바람직하다. The plating sanding process (S80) is to install the surface of the sandpaper or rough surface in the vibrating machine or equipment to vibrate the partial plated portion to cut the partial plating, approximately 50 of the thickness of the partial plating It is desirable to shave about%.

한편, 도금 샌딩 공정(S80)에서 부분 도금의 샌딩 과정은 도금의 두께에 따라 진동 횟수를 조절하는 것으로 두께가 높을수록 진동 횟수는 증가하게 됩니다. 이때, 사포 또는 표면이 거친 면의 거칠기가 높을수록 진동 횟수는 감소하나, 제품의 안정도를 위하여 거칠기는 약하면서 진동 횟수를 많이 주는 것이 바람직하다.
Meanwhile, in the plating sanding process (S80), the sanding process of the partial plating is to adjust the number of vibrations according to the thickness of the plating, the higher the thickness, the more the number of vibrations. At this time, the higher the roughness of the surface of the sandpaper or the rough surface, the number of vibrations decreases, but for the stability of the product, it is preferable to give the number of vibrations while the roughness is weak.

이상에서, 출원인은 본 발명의 다양한 실시예들을 설명하였지만, 이와 같은 실시예들은 본 발명의 기술적 사상을 구현하는 일 실시예일 뿐이며, 본 발명의 기술적 사상을 구현하는 한 어떠한 변경예 또는 수정예도 본 발명의 범위에 속하는 것으로 해석되어야 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, Should be interpreted as falling within the scope of.

S10 : 홀(hole)을 가공하는 공정
S20 : 화학동 처리
S30 : 라미네이팅 처리 공정
S40 : 노광 공정
S50 : 현상공정
S60 : 부분도금공정
S70 : 드라이필름 박리 공정
S80 : 도금 샌딩 공정S10: Process to process holes
S20: Chemical Copper Treatment
S30: Laminating Treatment Process
S40: exposure process
S50: Development Process
S60: Partial Plating Process
S70: Dry Film Peeling Process
S80: Plating Sanding Process

Claims (3)

CU층, PI층 및 CU층 순으로 적층되는 인쇄회로기판에 BVH이 되는 PTH를 가공하기 위하여 자외선 레이저 드릴 또는 CNC 드릴로 홀(hole)을 가공하는 공정(S10)과, 상기 홀(hole)을 가공하는 공정(S10)에서 형성된 홀(hole)에 도전성을 부여하기 위한 화학동 처리(S20)과, 상기 화학동 처리 공정(S20)를 거친 기판의 양면에 드라이필름 및 이형지를 코팅하는 라미네이팅 처리 공정(S30)과, 코팅된 드라이필름 및 이형지의 일면에 마스크필름을 올려놓고 UV를 조사하여 회로를 형성하는 노광 공정(S40)과, 상기 노광 공정(S40)에서 경화되지 않은 드라이필름 및 이형지에 에칭액을 투입하여 PTH의 주변에 위치한 드라이필름 및 이형지를 박리하는 현상공정(S50)과, 상기 현상공정(S50)에서 드라이필름이 제거되어 오픈된 PTH에 부분 도금을 하는 부분도금공정(S60)과, 상기 부분도금공정(S60)을 거친 기판의 양면에 위치한 드라이필름 및 이형지를 박리하는 공정(S70), 상기 부분도금공정(S60)에서 PTH에 형성된 도금을 샌딩작업하여 도금의 두께를 최소화하는 도금 샌딩 공정(S80)을 포함하며,
상기 도금 샌딩 공정(S80)은 상기 드라이필름 박리 공정(S70)을 거친 기판(E)의 PTH(1)에 형성된 부분 도금을 샌딩하여 부분 도금 두께를 50%가 되도록 깎아냄으로서 부분도금을 한 부분과 전제 기판의 사이에 편차를 발생하는 것을 최소화하는 것을 특징으로 하는 부분 동도금이 형성된 연성 인쇄기판의 두께 최소화 방법
In order to process PTH to be BVH on a printed circuit board laminated in the order of CU layer, PI layer, and CU layer, a hole is processed by an ultraviolet laser drill or a CNC drill (S10), and the hole is A chemical copper treatment (S20) for imparting conductivity to a hole formed in the processing step (S10), and a laminating treatment process for coating dry film and a release paper on both surfaces of the substrate subjected to the chemical copper treatment process (S20). (S30), an exposure step (S40) of placing a mask film on one surface of the coated dry film and the release paper and irradiating UV to form a circuit, and the etching solution on the dry film and the release paper not cured in the exposure step (S40) A developing step (S50) of peeling the dry film and the release paper located in the vicinity of the PTH by inserting the part, a partial plating step (S60) of partially plating the open PTH by removing the dry film in the developing step (S50), The partial plating process ( The process of peeling the dry film and the release paper located on both sides of the substrate (S60) (S60), the plating sanding process (S80) to minimize the thickness of the plating by sanding the plating formed on the PTH in the partial plating process (S60) Include,
The plating sanding step (S80) is a part of the partial plating by sanding the partial plating formed on the PTH (1) of the substrate (E) through the dry film peeling step (S70) to cut the partial plating thickness to 50% And a method of minimizing the thickness of the flexible printed circuit board having the partial copper plating formed therebetween, which minimizes the variation between the substrate and the entire substrate.
삭제delete 삭제delete
KR1020120110477A 2012-10-05 2012-10-05 The printed circuit board manufacturing method KR101261811B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120110477A KR101261811B1 (en) 2012-10-05 2012-10-05 The printed circuit board manufacturing method
CN201310305785.9A CN103813657B (en) 2012-10-05 2013-07-19 The printed circuit board manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120110477A KR101261811B1 (en) 2012-10-05 2012-10-05 The printed circuit board manufacturing method

Publications (1)

Publication Number Publication Date
KR101261811B1 true KR101261811B1 (en) 2013-05-07

Family

ID=48665684

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120110477A KR101261811B1 (en) 2012-10-05 2012-10-05 The printed circuit board manufacturing method

Country Status (2)

Country Link
KR (1) KR101261811B1 (en)
CN (1) CN103813657B (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105376941B (en) * 2015-11-02 2018-08-07 深圳市五株科技股份有限公司 The processing method of printed circuit board
CN114269071B (en) * 2021-12-08 2024-04-26 江苏普诺威电子股份有限公司 Through hole filling manufacturing process of multilayer board

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335704A (en) 2003-05-07 2004-11-25 Internatl Business Mach Corp <Ibm> Printed-circuit board and method for manufacturing the same
KR100477378B1 (en) 2003-03-21 2005-03-18 주식회사 에스아이 플렉스 Manufacturing method for Multi-layer Flexible Printed Circuit Board

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186373A (en) * 1994-12-28 1996-07-16 Nec Toyama Ltd Manufacture of printed wiring board
KR20090060481A (en) * 2007-12-10 2009-06-15 주식회사 에스아이 플렉스 Method of manufacture for pcb
CN101662893A (en) * 2009-09-04 2010-03-03 东莞美维电路有限公司 Manufacturing method for printed wiring board with dense disk holes
CN101951735B (en) * 2010-09-17 2012-10-17 深圳市崇达电路技术股份有限公司 Coppering and porefilling process for circuit board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477378B1 (en) 2003-03-21 2005-03-18 주식회사 에스아이 플렉스 Manufacturing method for Multi-layer Flexible Printed Circuit Board
JP2004335704A (en) 2003-05-07 2004-11-25 Internatl Business Mach Corp <Ibm> Printed-circuit board and method for manufacturing the same

Also Published As

Publication number Publication date
CN103813657A (en) 2014-05-21
CN103813657B (en) 2017-05-03

Similar Documents

Publication Publication Date Title
KR20100065690A (en) A printed circuit board comprising a plating-pattern buried in via and a method of manufacturing the same
JP4624217B2 (en) Circuit board manufacturing method
US9497853B2 (en) Printed circuit board and method for manufacturing the same
JP2009283671A (en) Method of manufacturing printed-wiring board
JP2015053363A (en) Method for manufacturing printed wiring board
KR101261811B1 (en) The printed circuit board manufacturing method
JP2006502590A (en) Method for manufacturing printed circuit board
KR101241070B1 (en) The printed circuit board manufacturing method
KR100772432B1 (en) Method of manufacturing printed circuit board
KR20040085374A (en) Method for making through-hole of multi-layer flexible printed circuit board
KR20130068660A (en) The printed circuit board and the method for manufacturing the same
KR101552082B1 (en) Manufacturing method of flexible print circuit board
KR20090078518A (en) Pcb and manufacturing method thereof
JP2005222999A (en) Method for manufacturing double-sided circuit wiring board
KR101987378B1 (en) Method of manufacturing printed circuit board
KR101715941B1 (en) The method for manufacturing the printed circuit board
KR100916649B1 (en) Manufacturing method of PCB
KR101144573B1 (en) The printed circuit board and the method for manufacturing the same
KR20120079260A (en) Printed circuit board and a method of manufacturing the same
KR20130104507A (en) The flexible printed circuit board and the method for manufacturing the same
KR100916647B1 (en) Manufacturing method of PCB
KR101119420B1 (en) A Method of printed circuit board
KR20150127823A (en) The printed circuit board and the method for manufacturing the same
KR20140016569A (en) The printed circuit board and the method for manufacturing the same
KR101231362B1 (en) The printed circuit board and the method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160303

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170303

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180309

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190404

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200305

Year of fee payment: 8