KR101259996B1 - Flip bonding type light emitting device and mehtod for fabricating the same - Google Patents
Flip bonding type light emitting device and mehtod for fabricating the same Download PDFInfo
- Publication number
- KR101259996B1 KR101259996B1 KR1020060093391A KR20060093391A KR101259996B1 KR 101259996 B1 KR101259996 B1 KR 101259996B1 KR 1020060093391 A KR1020060093391 A KR 1020060093391A KR 20060093391 A KR20060093391 A KR 20060093391A KR 101259996 B1 KR101259996 B1 KR 101259996B1
- Authority
- KR
- South Korea
- Prior art keywords
- type semiconductor
- semiconductor layer
- layer
- electrode
- light emitting
- Prior art date
Links
Images
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
본 발명은 플립본딩형 발광소자의 제조방법에 관한 것으로서, p형 반도체층 측과 n형 반도체층 측에서 LED칩의 전극층과 서브마운트의 전극패드를 연결하는 금속범프들을 충분한 변형 여유를 갖도록 연질로 형성하는 것을 기술적 과제로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a flip-bonded light emitting device, wherein the metal bumps connecting the electrode layers of the LED chip and the electrode pads of the submount on the p-type semiconductor layer and the n-type semiconductor layer are softly formed to have sufficient deformation margin. It is a technical subject to form.
이를 위해, 본 발명은, 서브마운트 및 상기 서브마운트에 플립본딩되는 LED칩를 갖는 플립본딩형 발광소자의 제조방법을 제공하며, 본 발명에 따른 플립본딩형 발광소자 제조방법은, 투명기판의 반대편에 p형 반도체층과 n형 반도체층을 단차지게 마련하고 상기 p형 반도체층 및 상기 n형 반도체층 위로 각각 제 1 및 제 2 전극층을 마련한 LED칩를 준비하는 단계와, 상기 제 1 전극층 및 상기 제 2 전극층 상 각각에 도금으로 제 1 및 제 2 금속범프를 형성하는 단계와, 상기 제 1 및 제 2 금속범프의 높이를 가변하면서, 상기 서브마운트 상의 제 1 및 제 2 전극패드와 상기 제 1 및 제 2 전극층 사이를 상기 제 1 및 제 2 금속범프로써 연결하는 단계를 포함한다.To this end, the present invention provides a method of manufacturing a flip-bonded light emitting device having a submount and an LED chip flip-bonded to the submount, the method of manufacturing a flip-bonded light-emitting device according to the present invention, the opposite side of the transparent substrate preparing an LED chip having a p-type semiconductor layer and an n-type semiconductor layer stepped and providing first and second electrode layers on the p-type semiconductor layer and the n-type semiconductor layer, respectively, the first electrode layer and the second electrode Forming first and second metal bumps on each of the electrode layers by plating, and varying heights of the first and second metal bumps, respectively, the first and second electrode pads on the submount and the first and second bumps; Connecting between the second electrode layers with the first and second metal bumps.
플립본딩, 금속범프, LED칩, 도금, 발광소자, 패턴 Flip bonding, metal bump, LED chip, plating, light emitting device, pattern
Description
도 1 내지 도 3은 본 발명의 일 실시예에 따른 플립본딩형 발광소자의 LED칩 제작과정을 설명하기 위한 개략적인 사시도들.1 to 3 are schematic perspective views for explaining a manufacturing process of the LED chip of the flip-bonded light emitting device according to an embodiment of the present invention.
도 4 내지 도 6은 본 발명의 일 실시예에 따른 플립본딩형 발광소자의 금속범프 형성 과정을 설명하기 위한 개략적인 단면도들.4 to 6 are schematic cross-sectional views for explaining a metal bump forming process of a flip-bonded light emitting device according to an embodiment of the present invention.
도 7 및 도 8은 본 발명의 일 실시예에 따라 LED칩을 서브마운트에 플립본딩하는 과정을 설명하기 위한 단면도들7 and 8 are cross-sectional views illustrating a process of flip-bonding an LED chip to a submount according to an embodiment of the present invention.
도 9는 본 발명의 일 실시예에 따라 제조된 플립본딩형 발광소자의 발광영역을 보여주는 사진도.9 is a photograph showing a light emitting area of a flip-bonded light emitting device manufactured according to an embodiment of the present invention.
도 10a 내지 도 10c는 본 발명의 다른 실시예에 따라 제조된 플립본딩형 발광소자의 발광영역을 보여주는 사진도들.10A to 10C are photographs showing light emitting regions of flip-bonded light emitting devices manufactured according to another exemplary embodiment of the present invention.
도 11은 종래 기술에 따라 제조된 플립본딩형 발광소자의 발광영역을 보여주는 사진도들.Figure 11 is a photograph showing the light emitting area of the flip-bonded light emitting device manufactured according to the prior art.
<도면의 주요부분에 대한 부호설명><Code Description of Main Parts of Drawing>
100: LED칩 10: 투명기판100: LED chip 10: transparent substrate
20: n형 반도체층 30: 활성층20: n-type semiconductor layer 30: active layer
40: p형 반도체층 52, 54: 전극층40: p-
62, 64: 금속범프 80: 서브마운트62, 64: metal bump 80: submount
본 발명은 LED칩 및 그 LED칩이 플립본딩되는 서브마운트를 갖는 플립본딩형 발광소자 및 그 제조방법에 관한 것이다.The present invention relates to a flip-bonding light emitting device having an LED chip and a submount to which the LED chip is flip-bonded, and a method of manufacturing the same.
플립본딩형 발광소자는 투명기판을 갖는 LED칩을 그 투명기판에서 광 방출이 이루어지도록 서브마운트에 플립본딩하여 제조된다. 이와 같은 플립본딩형 발광소자는 투명기판 상에 n형 반도체층, 활성층, p형 반도체층이 순서대로 형성된 LED칩을 이용한다. 이때, LED칩은 활성층과 p형 반도체층 일부 영역이 제거되어 n형 반도체층 일부가 투명기판 반대편에서 노출된 구조로 되어 있다. 또한, 투명기판 반대편의 p형 반도체층과 n형 반도체층 각각에는 예컨대, Ni/Au 계열의 전극층들이 형성된다. 위 LED칩의 플립본딩을 위해, LED칩의 전극층들과 서브마운트 상의 전극패드(또는, 전극패턴) 사이를 연결하는 금속범프들이 전극층들 각각에 형성된다. 금속범프들에 의해 LED칩의 전극층들과 서브마운트의 전극패드들이 연결됨으로써, LED칩의 투명기판은 활성층에서 발생한 광이 외부로 방출되는 영역을 이루게 된다. The flip-bonded light emitting device is manufactured by flip-bonding an LED chip having a transparent substrate to a submount so that light is emitted from the transparent substrate. The flip bonding type light emitting device uses an LED chip in which an n-type semiconductor layer, an active layer, and a p-type semiconductor layer are sequentially formed on a transparent substrate. At this time, the LED chip has a structure in which a portion of the n-type semiconductor layer is exposed from the opposite side of the transparent substrate by removing the active layer and a portion of the p-type semiconductor layer. Further, for example, Ni / Au series electrode layers are formed on each of the p-type semiconductor layer and the n-type semiconductor layer opposite to the transparent substrate. For flip bonding of the LED chip, metal bumps connecting between the electrode layers of the LED chip and the electrode pads (or electrode patterns) on the submount are formed in each of the electrode layers. As the metal bumps connect the electrode layers of the LED chip and the electrode pads of the submount, the transparent substrate of the LED chip forms an area where light generated in the active layer is emitted to the outside.
종래의 플립본딩형 발광소자의 제조방법에 있어서, 금속범프들의 형성을 위해 전자빔 증착법(E-beam Evaporation method)이 이용되고 있다. 즉, 포토레지스트와 노광을 이용하여, 전극층에 금속범프가 형성될 영역을 미리 정하고, 높은 에너 지를 갖는 전자빔을 이용해 타겟 금속물질을 증발시켜 그 증발된 금속물질을 미리 정해진 전극층 상의 영역들에 증착하는 방식으로 높은 경도의 금속범프들이 형성된다.In the conventional method of manufacturing a flip-bonded light emitting device, an E-beam Evaporation method is used to form metal bumps. That is, by using a photoresist and exposure, the area where the metal bumps are to be formed in the electrode layer is predetermined, and the target metal material is evaporated using an electron beam having a high energy to deposit the vaporized metal material in the areas on the predetermined electrode layer. In this way metal bumps of high hardness are formed.
그러나, 위와 같이 높은 경도의 금속범프들을 이용해 LED칩의 전극층들과 서브마운트의 전극패드들 사이를 연결하는 종래의 방법은 다음과 같은 문제점을 안고 있다. 먼저, 전술한 금속범프들은, 높이 방향으로의 변형 여유가 매우 작거나 없기 때문에, 서로 다른 전극층과 전극패드 사이를 연결할 때 그들 사이의 간격을 높이 방향 변형을 통해 보상할 수 없는 한계를 안고 있다. 이는 서브마운트에 대한 LED칩의 신뢰성 있는 본딩 연결을 해치며, 이로 인해, 투명기판 상측에서 봤을 때 활성층, p형 반드체층 및 그 p형 반도체층 상의 금속범프에 의해 정해지는 발광영역에는 도 11의 사진도와 같이 발광효율을 떨어뜨리는 스펙트럼이 발생한다. 또한, 종래의 플립본딩형 발광소자는 금속범프가 갖는 변형 여유의 결여와 상대적으로 작은 두께(예컨대, 1.5㎛)로 밖에 금속범프가 형성될 수 밖에 없는 공정상의 한계로 인해 발광성능의 향상을 위해 p형 반도체층, 활성층 및/또는 금속범프의 패턴을 변화시키는데 큰 한계가 있었다.However, the conventional method of connecting between the electrode layers of the LED chip and the electrode pads of the submount using metal bumps of high hardness as described above has the following problems. First, since the metal bumps described above have very little or no deformation margin in the height direction, the gaps between them are not compensated by height deformation when connecting between different electrode layers and electrode pads. This impairs the reliable bonding connection of the LED chip to the submount, and as a result, the light emitting region defined by the active layer, the p-type bond layer, and the metal bumps on the p-type semiconductor layer when viewed from above the transparent substrate is shown in FIG. As shown in the photograph, a spectrum that lowers the luminous efficiency is generated. In addition, the conventional flip-bonded light-emitting device is to improve the luminous performance due to the lack of deformation margin of the metal bump and the process limitation that the metal bump can only be formed with a relatively small thickness (for example, 1.5㎛). There was a big limitation in changing the pattern of the p-type semiconductor layer, active layer and / or metal bumps.
따라서, 본 발명의 기술적 과제는 p형 반도체층 측과 n형 반도체층 측에서 LED칩의 전극층과 서브마운트의 전극패드를 연결하는 금속범프들을 충분한 변형 여유를 갖도록 연질로 형성하여, 플립 본딩시에, 금속범프들의 높이 방향의 변형을 통해 신뢰성 있는 LED칩의 플립본딩을 가능하게 하고, 이에 따라, 플립본딩형 발광 소자의 발광성능을 향상시키는 것이다.Accordingly, the technical problem of the present invention is to softly form metal bumps connecting the electrode layers of the LED chip and the electrode pads of the submount on the p-type semiconductor layer side and the n-type semiconductor layer side so as to have a sufficient deformation margin, so that the flip-bonding may be performed. The deformation of the metal bumps in the height direction enables reliable flip bonding of the LED chip, thereby improving the light emitting performance of the flip bonding type light emitting device.
또한, 본 발명의 다른 기술적 과제는 높이방향으로 충분한 변형 여유를 갖는 연질의 금속범프들을 이용함과 동시에 활성층, p형 반도체층 및 그 p형 반도체층 상의 전극층 및 금속범프의 패턴을 발광영역을 확장시킬 수 있는 형상으로 형성하여 플립본딩형 발광소자의 발광성능을 향상시키는 것이다.In addition, another technical problem of the present invention is to extend the light emitting area by using soft metal bumps having sufficient deformation margin in the height direction and simultaneously forming patterns of the active layer, the p-type semiconductor layer, and the electrode layer and the metal bumps on the p-type semiconductor layer. It is formed in a shape capable of improving the light emitting performance of the flip-bonded light emitting device.
본 발명의 일 측면에 따라, 서브마운트 및 상기 서브마운트에 플립본딩되는 LED칩를 갖는 플립본딩형 발광소자의 제조방법이 제공되며, 이 제조방법은, 투명기판의 반대편에 p형 반도체층과 n형 반도체층을 단차지게 마련하고 상기 p형 반도체층 및 상기 n형 반도체층 위로 각각 제 1 및 제 2 전극층을 마련한 LED칩를 준비하는 단계와, 상기 제 1 전극층 및 상기 제 2 전극층 상 각각에 도금으로 제 1 및 제 2 금속범프를 연질로 형성하는 단계와, 상기 제 1 및 제 2 금속범프의 높이를 가변하면서, 상기 서브마운트 상의 제 1 및 제 2 전극패드와 상기 제 1 및 제 2 전극층 사이를 상기 제 1 및 제 2 금속범프로써 연결하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing a flip-bonded light emitting device having a submount and an LED chip flip-bonded to the submount, the manufacturing method comprising a p-type semiconductor layer and an n-type opposite the transparent substrate Preparing a LED chip having a semiconductor layer stepped and providing first and second electrode layers on the p-type semiconductor layer and the n-type semiconductor layer, respectively, by plating on each of the first electrode layer and the second electrode layer; Forming soft first and second metal bumps, varying heights of the first and second metal bumps, and between the first and second electrode pads on the submount and the first and second electrode layers. Connecting with the first and second metal bumps.
바람직하게는, 상기 제 1 및 제 2 금속범프를 형성하는 단계는, 상기 LED칩에 포토레지스트를 형성하고 상기 제 1 및 제 2 전극층 위의 포토레지스트를 패터닝 하여, 범프 형성 영역들을 각각 한정하는 단계와, 상기 범프 형성 영역들 각각에 상기 제 1 및 제 2 금속범프와 동질의 시드 금속(seed metal)를 형성하는 단계와, 상기 시드 금속 위로 도금을 행하여 상기 제 1 및 제 2 금속범프를 형성하는 단계를 포함한다.Preferably, the forming of the first and second metal bumps may include forming photoresist on the LED chip and patterning photoresist on the first and second electrode layers to define bump formation regions, respectively. And forming a seed metal homogeneous to the first and second metal bumps in each of the bump forming regions, and plating the seed metal to form the first and second metal bumps. Steps.
바람직하게는, 상기 제 1 및 제 2 금속범프를 형성하는 단계는, 상기 도금을 행하여 얻어진 상기 제 1 및 제 2 금속범프를 베이킹 열처리하여 더욱 연질화하는 단계를 더 포함한다.Preferably, the step of forming the first and second metal bumps, further comprises the step of further softening by baking heat treatment of the first and second metal bumps obtained by the plating.
바람직하게는, 상기 LED칩를 준비하는 단계는, 상기 투명기판 상에 n형 반도체층, 활성층, p형 반도체층을 차례대로 형성하는 단계와, 상기 p형 반도체층과 상기 활성층의 일부 영역을 제거하여 상기 n형 반도체층 일부를 노출시키되, 발광 영역이 되는 상기 활성층 및 상기 p형 반도체층의 영역을 상기 n형 반도체층의 노출 영역이 둘러싸도록 하는 단계를 포함한다.Preferably, the preparing of the LED chip may include sequentially forming an n-type semiconductor layer, an active layer, and a p-type semiconductor layer on the transparent substrate, and removing the p-type semiconductor layer and some regions of the active layer. Exposing a portion of the n-type semiconductor layer, wherein the exposed region of the n-type semiconductor layer surrounds an area of the active layer and the p-type semiconductor layer that is a light emitting region.
바람직하게는, 상기 제 1 전극층 및 상기 제 1 금속범프와, 상기 제 2 전극층 및 상기 제 2 금속범프는 상기 p형 반도체층 및 상기 n형 반도체층에 상응하게 형성된다. 또한, 상기 활성층 및 상기 p형 반도체층은 중앙부와 그 중앙부로부터 가지 형태로 뻗어있는 분기부를 갖는 것이 바람직하다.Preferably, the first electrode layer and the first metal bump, the second electrode layer and the second metal bump are formed corresponding to the p-type semiconductor layer and the n-type semiconductor layer. In addition, the active layer and the p-type semiconductor layer preferably has a central portion and a branch extending from the center portion in the form of a branch.
본 발명의 다른 측면에 따라, 제 1 및 제 2 전극패드를 일면에 구비한 서브마운트와, 투명기판의 반대편에 p형 반도체층과 n형 반도체층이 단차지게 마련되고 상기 p형 반도체층 및 상기 n형 반도체층 위로 각각 제 1 및 제 2 전극층이 마련된 LED칩와, 도금에 의해 상기 제 1 전극층 및 상기 제 2 전극층 상에 각각 연질로 형성되어, 누름에 의해 높이가 가변되면서, 상기 제 1 및 제 2 전극층 각각을 상기 제 1 및 제 2 전극패드에 연결하는 제 1 및 제 2 금속범프를 포함하는 플립본딩형 발광소자가 제공된다.According to another aspect of the invention, the p-type semiconductor layer and the n-type semiconductor layer and the sub-mount having the first and second electrode pads on one surface, and the opposite side of the transparent substrate is provided stepped and the p-type semiconductor layer and the The first and second LED chips are provided on the n-type semiconductor layer, respectively, and are formed on the first electrode layer and the second electrode layer by plating, respectively, and are softly formed. Provided is a flip-bonding light emitting device including first and second metal bumps connecting the second electrode layers to the first and second electrode pads, respectively.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다 음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided by way of example to ensure that the spirit of the invention to those skilled in the art can fully convey. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, widths, lengths, thicknesses, and the like of components may be exaggerated for convenience. Like numbers refer to like elements throughout.
실시예Example
이하에서는 사파이어 투명기판을 갖는 GaN계 발광소자가 하나의 예시로써 설명되지만 이는 하나의 실시예일 뿐 본 발명을 한정하는 것은 아니다.Hereinafter, a GaN-based light emitting device having a sapphire transparent substrate will be described as an example, but this is only one embodiment and is not intended to limit the present invention.
도 1 내지 도 3은 본 발명의 실시예에 따라 GaN계의 메사형 LED칩을 제작하는 공정을 설명하기 위한 도면들이다.1 to 3 are diagrams for explaining a process of manufacturing a GaN-based mesa type LED chip according to an embodiment of the present invention.
먼저, 도 1에 도시된 것과 같이, 사파이어 투명기판(10) 상에 n형 반도체층(20), 활성층(30), p형 반도체층(40)이 차례대로 형성된다. 도시하지는 않았지만, 사파이어 투명기판(10)과 n형 반도체층(20) 사이에는 격자 부정합을 완화시키기 위한 버퍼층이 개재될 수 있다. 위의 n형 반도체층(20), 활성층(30), p형 반도체층(40)의 형성을 위해, 금속 유기화학 기상증착(MOCVD), 분자선 성장(MBE) 또는 수소화물 기상 성장(HVPE) 등이 이용될 수 있다. 또한, 위의 층(20, 30, 40)들은 동일한 공정챔버 내에서 연속적으로 형성될 수 있다.First, as shown in FIG. 1, an n-
이때, 상기 n형 반도체층(20)은 n형 AlxInyGa1 -x- yN(0≤x,y,x+y≤1)으로 형성될 수 있으며, n형 클래드층을 포함할 수 있다. 또한, p형 반도체층(40)은 p형 AlxInyGa1-x-yN(0≤x,y,x+y≤1)으로 형성될 수 있으며, p형 클래드층을 포함할 수 있다. 그리고, 상기 n형 반도체층(20)은 실리콘(Si)을 도우핑하여 형성할 수 있으며, p형 반도체층(40)은 아연(Zn) 또는 마그네슘(Mg)을 도우핑하여 형성할 수 있다. 또한, 활성층(30)은 전자 및 정공이 재결합되는 영역으로서, InGaN을 포함하여 이루어진다. 상기 활성층(30)을 이루는 물질의 종류에 따라 추출되는 발광 파장이 결정된다. 상기 활성층(30)은 양자우물층과 장벽층이 반복적으로 형성된 다층막일 수 있다. 상기 양자우물층과 장벽층은 일반식 AlxInyGa1 -x- yN(0≤x,y,x+y≤1)으로 표현되는 2원 내지 4원 화합물 반도체층들일 수 있다.In this case, the n-
그 다음, 도 2에 도시된 것과 같은 메사 형성 공정, 즉, 활성층(30)과 p형 반도체층(40)의 일부를 정해진 패턴으로 식각하여, 투명기판(10)의 반대편으로 n형 반도체층(20)을 p형 반도체층(40)과 함께 노출시키는 공정이 수행된다. 도시하지는 않았지만, 상기 메사 형성 공정을 위해, 포토레지스트를 p형 반도체층(40)의 상부에 형성하고 그 포토레지스트를 상기 정해진 패턴으로 노광하는 단계들이 선행된다. 이때, 상기 식각 후에 남은 활성층(30) 및 p형 반도체층(40)은 중앙부(42)와 그 중앙부(42)로부터 가지 형태로 뻗어 있는 분기부(44)를 포함하는 형태로 이루어져 대략 십자가 형상을 이룬다. 위와 같은 활성층(30) 및 p형 반도체층(40)의 패턴은 이하 자세히 설명되는 바와 같이 플립본딩 발광소자의 발광영역을 확장시키는데 기여한다.Next, a mesa forming process as shown in FIG. 2, that is, a portion of the
그 다음, 금속패드 형태의 제 1 및 제 2 전극층(52, 54)을 도 3에 도시된 것 과 같이, p형 반도체층(40)과 n형 반도체층(20)의 노출 영역 상에 형성하는 공정이 수행된다. 본 발명의 실시예에 따라, 상기 제 1 및 제 2 전극층(52, 54)은 Ni/Au로 된 반사전극층들로 형성된다. 이때, 상기 제 1 전극층(52)은 p형 반도체층(40)의 돌출부분 형상에 상응하는 대략 십자가 형태로 형성되며, 제 2 전극층(54)은 n형 반도체층(20)의 노출된 형상에 상응하게 형성되어 상기 p형 반도체층(40)의 주변을 전체적으로 둘러싼다. 이와 같이 형성된 LED칩(100)은 도 3에 잘 도시되어 있다. 본 명세서에서, 용어 'LED칩'은 이하 설명되는 서브마운트(80)에 플립본딩되는 것을 의미하는 것으로 포괄적으로 정의한다.Next, the first and second electrode layers 52 and 54 in the form of metal pads are formed on the exposed regions of the p-
도 4 내지 도 6은 상기 LED칩(100)의 제 1 전극층(52) 및 제 2 전극층(54) 각각에 제 1 및 제 2 금속범프(62, 64; 도 6에 잘 도시됨)를 형성하는 공정을 설명하기 위한 단면도들이다. 4 to 6 illustrate first and second metal bumps 62 and 64 (shown in FIG. 6) on the
먼저, 도 4에 도시된 바와 같이, 제 1 전극층(52)과 제 2 전극층(54)를 제외한 LED칩(100)의 모든 영역, 또는 제 1 전극층(52)과 제 2 전극층(54)를 제외한 LED칩(100)의 도전성 영역에 포토레지스트(2)를 형성하여 그 제 1 및 제 2 전극층(52, 54) 상에 금속범프 형성 영역(62a, 64a)들을 미리 정한다. 이때, 상기 금속범프 형성 영역(62a, 64a)들은 포토레지스트(2)를 원하는 패턴으로 노광하는 것에 의해 상기 제 1 및 제 2 전극층(52, 54) 위에서 각각 구획 형성된다. 그리고, 상기 금속범프 형성 영역(62a, 64a)들 각각은 상기 제 1 및 제 2 전극층(52, 54)의 형상에 대략 상응하게 십자가 형태 및 그 십자가 형태를 둘러싸는 형태로 형성된다.First, as shown in FIG. 4, all regions of the
그 다음, 도 5에 도시된 것과 같이 제 1 및 제 2 전극층(52, 54) 상의 금속 범프 형성 영역(62a, 64a; 도 4 참조)에 시드 금속(62b, 64b)인 Au를 형성하는 공정이 수행된다. 본 발명의 실시예에서는, 진공 조건에 스퍼터링 방식으로 시드 금속을 상기 금속 범프 형성 영역(62a, 64a)의 전극층들(52, 54)에 증착하여 올리지만, 이외에 다른 증착 방식으로 시드 금속(62b, 64b)을 형성하는 것도 가능하다.Next, as shown in FIG. 5, a process of forming Au as
그 다음, 상기 시드 금속(62b, 64b) 위로 금속 범프(62, 64)를 형성하는 도금공정이 수행된다. 상기 도금공정은 시드 금속(62a, 62b)이 형성된 LED칩(100)을 도금액에 넣고 전기분해 방식으로 수행된다. 본 실시예에서, 도금공정은 일본의 "eeja"사로부터 구입한 모델명 "마이크로 FAB Au 310" 도금액을 이용하며 20mA의 전류 조건하에서 수행된다. 이때, 충분한 높이의 금속범프(62, 64)의 형성을 위해, 전술한 시드금속 형성 후, 그리고, 도금공전 전에, 일정 높이의 포토레지스트를 범프 형성 영역(62a, 64a) 주변에 더 형성한다(도 5 참조).A plating process is then performed to form metal bumps 62 and 64 over the
도금공정이 완료된 후 포토레지스트를 제거하면, 위의 도금 공정에 의해 도 6에 도시된 것과 같은 제 1 및 제 2 금속 범프(62, 64)가 형성된다. 이 제 1 및 제 2 금속 범프(62, 64)는 도금에 의해 형성되므로 전자빔 증착에 의해 형성되던 종래 기술에 따른 금속범프보다 연질(soft)의 특성을 갖는다. 따라서, 상기 제 1 및 제 2 금속 범프(62, 64)는 기존 플립 본딩형 발광소자에 이용되던 금속 범프보다 높이 방향으로의 변형 여유가 크며, 따라서, 이하 설명되는 LED칩(100)의 플립 본딩시에 높이가 조절되는 폭이 상대적으로 크다. 이때, 상기 제 1 및 제 2 금속범프(62, 64)를 더욱 연질화시키는 베이킹 열처리를 추가로 수행하는 것이 바람직한데, 본 실시예에서는, 대략 200℃ 온도에서 1시간 동안 제 1 및 제 2 금속범프(62, 64)에 대해 열처리를 수행한다.When the photoresist is removed after the plating process is completed, the first and second metal bumps 62 and 64 as shown in FIG. 6 are formed by the above plating process. Since the first and second metal bumps 62 and 64 are formed by plating, they have softer characteristics than the metal bumps according to the prior art formed by electron beam deposition. Therefore, the first and second metal bumps 62 and 64 have a larger deformation margin in the height direction than the metal bumps used in the conventional flip-bonded light emitting devices, and thus, flip bonding of the
도 7 및 도 8에는 제 1 및 제 2 금속범프(62, 64)를 이용하여 LED칩(100)을 서브마운트(80)에 플립본딩하는 공정이 도시되어 있다. 도 7 및 도 8을 참조하면, 상기 서브마운트(80)는, LED칩(100)의 p형 반도체층(40)과 그 위의 전극층(52) 및 금속범프(62)에 상응하는 제 1 전극패드(82)와, LED칩(100)의 n형 반도체층(20)과 그것의 전극층(54) 및 금속펌프(64)에 상응하는 제 2 전극패드(84)를 구비한다. 상기 제 2 전극패드(84)는 상기 제 1 전극패드(82) 보다 큰 높이로 형성되어 P형 반도체층(40)과 N형 반도체층(20)의 단차진 구조 하에서 제 2 금속범프(62)의 높이를 크게 늘리지 않도록 해준다.7 and 8 illustrate a process of flip-bonding the
상기 제 1 및 제 2 금속범프(62, 64)를 제 1 및 제 2 전극패드(82, 84) 각각에 위치시킨 후, LED칩(100)을 서브마운트(80)에 플립본딩하는 과정에서, LED칩(100)을 서브마운트(80)에 대해 누르는 힘(F)이 제공되며, 이 힘에 의해, 제 1 및/또는 제 2 금속범프(62, 64)는 그것이 갖는 변형 여유 내에서 수축하고, 이에 의해, 상기 LED칩(100)은 서브마운드(80)에 대해 수평을 이루면서 신뢰성 있게 플립 본딩된다. 그리고, 상기 제 1 및 제 2 금속범프(62, 64)의 높이는 대략 5㎛까지 큰 경제적 비용없이 형성될 수 있는 것이므로, 충분한 변형 여유 및 높이로 LED칩(100)과 서브마운트(80) 사이의 신뢰성 있는 플립 본딩을 가능하게 한다.In the process of placing the first and second metal bumps 62 and 64 on the first and
도금으로 된 금속범프(62, 64)를 이용한 신뢰성 있는 플립 본딩 및 전극간 전기 접촉이 구현되며, 이는 종래 플립본딩형 발광소자의 발광영역에서 발생하여 발광성능을 저해하는 스펙트럼을 없애준다. 도 9는 본 발명의 실시예에 따라 형성 된 플립본딩형 발광소자를 투명기판(10) 상측에서 본 사진도로서, 도 9를 참조하면, 활성층(30) 및 p형 반도체층(40)의 십자가 형상에 상응하는 발광 영역이 스펙트럼 없이 형성됨을 알 수 있다.Reliable flip bonding and electrical contact between electrodes using the metal bumps 62 and 64 made of plating are realized, and this eliminates the spectrum that occurs in the light emitting region of the conventional flip-bonded light emitting device and inhibits the light emitting performance. 9 is a photograph of the flip-bonded light emitting device formed according to the embodiment of the present invention seen from above the
한편, 활성층 및 p형 반도체층(40), 더 나아가서는, 그 위에 형성되는 제 1 전극층(52) 및 제 1 금속범프(64)의 형상 및 면적에 따라, 그에 상응하는 다양한 형상 및 면적의 발광영역이 형성될 수 있다. On the other hand, according to the shape and area of the active layer and the p-
도 10a, 도 10b, 도 10c는 p형 반도체층 등의 형상 및 면적에 따라 발광영역을 달리하는 본 발명의 다른 실시예들에 따른 발광소자들을 발광소자 상측에서 본 사진도들이다. 도 10a 내지 도 10c를 참조하면, 중앙부와 그 중앙부로부터 가지 형태로 뻗어 있는 분기부를 포함하는 다양한 형상의 발광영역이 발광소자에 형성됨을 알 수 있다.10A, 10B, and 10C are photographic views of light emitting devices according to other exemplary embodiments of the present disclosure, which vary light emitting regions according to shapes and areas of p-type semiconductor layers and the like. 10A to 10C, it can be seen that light emitting devices having various shapes including a central portion and branch portions extending from the center portion in a branch form are formed in the light emitting device.
이상에서는 본 발명이 특정 실시예들을 중심으로 하여 설명되었지만, 본 발명의 취지 및 첨부된 특허청구범위 내에서 다양한 변형, 변경 또는 수정이 당해 기술분야에서 있을 수 있으며, 따라서, 전술한 설명 및 도면은 본 발명의 기술사상을 한정하는 것이 아닌 본 발명을 예시하는 것으로 해석돼야 한다.While the invention has been described above with reference to specific embodiments, various modifications, changes or modifications may be made in the art within the spirit of the invention and the appended claims, and thus, the foregoing description and drawings It should be construed as illustrating the present invention, not limiting the technical spirit of the present invention.
본 발명의 실시예에 따르면, p형 반도체층 측과 n형 반도체층 측에서 LED칩의 전극층과 서브마운트의 전극패드를 연결하는 금속범프들이 충분한 변형 여유를 갖도록 연질로 형성되므로, 플립 본딩시에, 금속범프들의 높이 방향의 변형을 통해 신뢰성 있는 LED칩의 플립본딩이 가능하며, 이에 따라, 플립본딩형 발광소자의 발 광성능이 향상될 수 있다. 또한, 높이방향으로 충분한 변형 여유를 갖는 연질의 금속범프들이 이용됨과 동시에 활성층, p형 반도체층 및 그 p형 반도체층 상의 전극층 및 금속범프의 패턴이 발광영역을 확장시킬 수 있는 중앙부와 그로부터 가지 형태로 뻗은 분기부를 포함하는 형상으로 형성됨으로써 플립본딩형 발광소자의 발광성능은 더욱 더 향상될 수 있다.According to an embodiment of the present invention, since the metal bumps connecting the electrode layer of the LED chip and the electrode pad of the submount on the p-type semiconductor layer side and the n-type semiconductor layer side are formed soft so as to have sufficient deformation margin, during flip bonding In addition, through the deformation in the height direction of the metal bumps, it is possible to flip the bonding of the reliable LED chip, thereby improving the light emitting performance of the flip-bonding light emitting device. In addition, soft metal bumps having sufficient deformation margin in the height direction are used, and patterns of the active layer, the p-type semiconductor layer, and the electrode layers and metal bumps on the p-type semiconductor layer can extend the light emitting area, and the branch shape therefrom. The light emitting performance of the flip-bonded light emitting device may be further improved by being formed in a shape including branching portions extending to each other.
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060093391A KR101259996B1 (en) | 2006-09-26 | 2006-09-26 | Flip bonding type light emitting device and mehtod for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060093391A KR101259996B1 (en) | 2006-09-26 | 2006-09-26 | Flip bonding type light emitting device and mehtod for fabricating the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080028068A KR20080028068A (en) | 2008-03-31 |
KR101259996B1 true KR101259996B1 (en) | 2013-05-06 |
Family
ID=39414678
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060093391A KR101259996B1 (en) | 2006-09-26 | 2006-09-26 | Flip bonding type light emitting device and mehtod for fabricating the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101259996B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112968090B (en) * | 2021-03-15 | 2024-10-15 | 广东德力光电有限公司 | Graphical forward-mounted LED chip and manufacturing method thereof |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004356129A (en) * | 2003-05-27 | 2004-12-16 | Nichia Chem Ind Ltd | Semiconductor device and its manufacturing method |
-
2006
- 2006-09-26 KR KR1020060093391A patent/KR101259996B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004356129A (en) * | 2003-05-27 | 2004-12-16 | Nichia Chem Ind Ltd | Semiconductor device and its manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
KR20080028068A (en) | 2008-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5554792B2 (en) | Light emitting device and manufacturing method thereof | |
US9224932B2 (en) | Wafer level photonic device die structure and method of making the same | |
TWI487133B (en) | Roughened high refractive index layer/led for high light extraction | |
US8241932B1 (en) | Methods of fabricating light emitting diode packages | |
JP4699258B2 (en) | Flip chip light emitting diode and manufacturing method thereof | |
CN105789408A (en) | Method Of Fabricating Light Emitting Diode Package And Light Emitting Diode Thereof | |
JP2013034010A (en) | Vertical light-emitting device | |
US8618563B2 (en) | Light emitting device with vertically adjustable light emitting pattern | |
GB2547123A (en) | LED vertical chip structure with special coarsening morphology and preparation method therefor | |
KR101203137B1 (en) | GaN compound semiconductor light emitting element and method of manufacturing the same | |
KR101203138B1 (en) | Luminous device and the method therefor | |
KR101239852B1 (en) | GaN compound semiconductor light emitting element | |
KR100675268B1 (en) | Flip chip Light-emitting device having arrayed cells and Method of manufacturing the same | |
KR101259996B1 (en) | Flip bonding type light emitting device and mehtod for fabricating the same | |
KR100830643B1 (en) | Method of manufacturing light emitting device | |
KR100646635B1 (en) | Light-emitting device having arrayed cells and method of manufacturing the same | |
KR101115533B1 (en) | Flip chip Light-emitting device and Method of manufacturing the same | |
KR100679271B1 (en) | Luminous element and method of manufacturing thereof | |
JP6690139B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
KR101186682B1 (en) | Light emitting chips arrayed and method for manufacturing the same | |
KR20090078479A (en) | Light emitting device having vertical structure and method for manufacturing the same | |
KR100697666B1 (en) | Light emitting diode with dual buffer layer formed and method for manufacturing the same | |
KR101337613B1 (en) | Luminous device and the method therefor | |
KR101221642B1 (en) | Luminescence device and method of manufacturing the same | |
KR101115571B1 (en) | GaN compound semiconductor light emitting element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170308 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |