KR20090078479A - Light emitting device having vertical structure and method for manufacturing the same - Google Patents

Light emitting device having vertical structure and method for manufacturing the same Download PDF

Info

Publication number
KR20090078479A
KR20090078479A KR20080004323A KR20080004323A KR20090078479A KR 20090078479 A KR20090078479 A KR 20090078479A KR 20080004323 A KR20080004323 A KR 20080004323A KR 20080004323 A KR20080004323 A KR 20080004323A KR 20090078479 A KR20090078479 A KR 20090078479A
Authority
KR
South Korea
Prior art keywords
layer
electrode
light emitting
emitting device
pattern
Prior art date
Application number
KR20080004323A
Other languages
Korean (ko)
Inventor
김선정
Original Assignee
엘지전자 주식회사
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 엘지이노텍 주식회사 filed Critical 엘지전자 주식회사
Priority to KR20080004323A priority Critical patent/KR20090078479A/en
Publication of KR20090078479A publication Critical patent/KR20090078479A/en

Links

Images

Abstract

A light emitting device having a vertical structure and a manufacturing method thereof are provided to prevent a lowering effect of electrical characteristics by securing coherence between an electrode and a reflective layer or between metal layers. A light emitting device having a vertical structure includes a multi-layered semiconductor layer(200), a first electrode, and metal layers(500,510). The first electrode is positioned on the semiconductor layer. The first electrode includes surface roughness or a pattern formed on the other side of the multi-layered semiconductor layer. The metal layer is positioned on the first electrode. The multi-layered semiconductor layer is formed on the substrate. The first electrode is formed on the multi-layered semiconductor layer. The pattern is formed on the first electrode. At least one or more metal layer is formed on the first electrode including the pattern. The substrate is removed. A second electrode is formed on the exposed semiconductor layer.

Description

수직형 발광 소자 및 그 제조방법{Light emitting device having vertical structure and method for manufacturing the same}Light emitting device having vertical structure and method for manufacturing the same

본 발명은 발광 소자에 관한 것으로 특히, 수직형 발광 소자의 소자 성능, 신뢰성, 및 수율을 향상시킬 수 있는 수직형 발광 소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting device, and more particularly, to a vertical light emitting device capable of improving device performance, reliability, and yield of a vertical light emitting device, and a manufacturing method thereof.

발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화 된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다.Light Emitting Diodes (LEDs) are well-known semiconductor light emitting devices that convert current into light.In 1962, red LEDs using GaAsP compound semiconductors were commercialized, along with GaP: N series green LEDs. It has been used as a light source for display images of electronic devices, including.

이러한 LED에 의해 방출되는 광의 파장은 LED를 제조하는데 사용되는 반도체 재료에 따른다. 이는 방출된 광의 파장이 가전자대(valence band) 전자들과 전도대(conduction band) 전자들 사이의 에너지 차를 나타내는 반도체 재료의 밴드갭(band-gap)에 따르기 때문이다. The wavelength of light emitted by such LEDs depends on the semiconductor material used to make the LEDs. This is because the wavelength of the emitted light depends on the band-gap of the semiconductor material, which represents the energy difference between the valence band electrons and the conduction band electrons.

질화 갈륨 화합물 반도체(Gallium Nitride: GaN)는 높은 열적 안정성과 폭넓은 밴드갭(0.8 ~ 6.2eV)을 가지고 있어, LED를 포함한 고출력 전자부품 소자 개발 분야에서 많은 주목을 받아왔다. Gallium nitride compound semiconductors (Gallium Nitride (GaN)) have high thermal stability and wide bandgap (0.8 to 6.2 eV), which has attracted much attention in the development of high-power electronic components including LEDs.

이에 대한 이유 중 하나는 GaN이 타 원소들(인듐(In), 알루미늄(Al) 등)과 조합되어 녹색, 청색 및 백색광을 방출하는 반도체 층들을 제조할 수 있기 때문이다.One reason for this is that GaN can be combined with other elements (indium (In), aluminum (Al), etc.) to produce semiconductor layers that emit green, blue and white light.

이와 같이 방출 파장을 조절할 수 있기 때문에 특정 장치 특성에 맞추어 재료의 특징들에 맞출 수 있다. 예를 들어, GaN를 이용하여 광기록에 유익한 청색 LED와 백열등을 대치할 수 있는 백색 LED를 만들 수 있다. In this way, the emission wavelength can be adjusted to match the material's characteristics to specific device characteristics. For example, GaN can be used to create white LEDs that can replace incandescent and blue LEDs that are beneficial for optical recording.

이러한 GaN 계열 물질의 이점들로 인해, GaN 계열의 LED 시장이 급속히 성장하고 있다. 따라서, 1994년에 상업적으로 도입한 이래로 GaN 계열의 광전자장치 기술도 급격히 발달하였다. Due to the advantages of these GaN-based materials, the GaN-based LED market is growing rapidly. Therefore, since commercial introduction in 1994, GaN-based optoelectronic device technology has rapidly developed.

상술한 바와 같은 GaN 계열 물질을 이용한 LED의 휘도 또는 출력은 크게, 활성층의 구조, 빛을 외부로 추출할 수 있는 광추출 효율, LED 칩의 크기, 램프 패키지 조립 시 몰드(mold)의 종류 및 각도, 형광물질 등에 의해서 좌우된다.The brightness or output of the LED using the GaN-based material as described above is large, the structure of the active layer, the light extraction efficiency to extract light to the outside, the size of the LED chip, the type and angle of the mold (mold) when assembling the lamp package , Fluorescent material and the like.

본 발명이 이루고자 하는 기술적 과제는, 수직형 발광 소자의 구조에 있어서 전극과 반사막 사이의 결합력을 확보하여 전기적 특성을 향상시키는 동시에 광 추출 효율의 증대를 기대할 수 있는 수직형 발광 소자 및 그 제조방법을 제공하고자 한다.The technical problem to be achieved by the present invention is to provide a vertical light emitting device and a method of manufacturing the same, which can be expected to increase the light extraction efficiency while improving the electrical properties by securing the bonding force between the electrode and the reflective film in the structure of the vertical light emitting device. To provide.

상기 기술적 과제를 이루기 위한 제1관점으로서, 본 발명은, 수직형 발광 소자에 있어서, 다층 구조의 반도체층과; 상기 반도체층 상에 위치하며, 상기 반도체층의 타측면에 표면 거칠기 또는 패턴이 형성된 제1전극과; 상기 제1전극 상에 위치하는 금속층을 포함하여 구성되는 것을 특징으로 한다.As a first aspect for achieving the above technical problem, the present invention provides a vertical light emitting device comprising: a semiconductor layer having a multilayer structure; A first electrode disposed on the semiconductor layer and having a surface roughness or a pattern formed on the other side of the semiconductor layer; It characterized in that it comprises a metal layer located on the first electrode.

상기 기술적 과제를 이루기 위한 제2관점으로서, 본 발명은, 지지층과; 상기 지지층 상에 위치하는 반사층과; 상기 반사층 상에 위치하는 제1전극과; 상기 제1전극 상에 위치하는 다층 구조의 반도체층과; 상기 반도체층 상에 위치하는 제2전극을 포함하여 구성되며, 상기 반사층과 제1전극의 접촉면에는 패턴이 형성된 것을 특징으로 한다.As a 2nd viewpoint for achieving the said technical subject, this invention is a support layer; A reflective layer on the support layer; A first electrode on the reflective layer; A semiconductor layer having a multilayer structure positioned on the first electrode; And a second electrode disposed on the semiconductor layer, wherein a pattern is formed on a contact surface of the reflective layer and the first electrode.

상기 기술적 과제를 이루기 위한 제3관점으로서, 본 발명은, 기판 상에 다층 구조의 반도체층을 형성하는 단계와; 상기 반도체층 상에 제1전극을 형성하는 단계와; 상기 제1전극에 패턴을 형성하는 단계와; 상기 패턴이 형성된 제1전극 상에 적어도 1층 이상의 금속층을 형성하는 단계와; 상기 기판을 제거하는 단계와; 상기 기판을 제거하여 드러난 반도체층 상에 제2전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.As a third aspect for achieving the above technical problem, the present invention comprises the steps of forming a semiconductor layer of a multi-layer structure on a substrate; Forming a first electrode on the semiconductor layer; Forming a pattern on the first electrode; Forming at least one metal layer on the first electrode on which the pattern is formed; Removing the substrate; And removing the substrate to form a second electrode on the exposed semiconductor layer.

본 발명은 수직형 발광 소자의 전극과 반사막 또는 기타 금속층 사이의 결합력을 확보할 수 있어, 여러 금속층으로 이루어지는 구조에서 전기적 특성의 저하를 방지할 수 있으며, 이러한 결합력의 확보와 더불어 광 추출 효율을 증가시킬 수 있고, 따라서 반도체층에 별도의 광결정과 같은 광 추출 구조를 형성하지 않아도 되며, 이러한 과정의 축소는 반도체층에 광 추출 구조를 형성하는 과정에서 가해지는 손상을 방지할 수 있고, 공정의 축소는 곧 신뢰성 향상 및 비용의 감소로 이어진다. 결국 소자의 성능 및 신뢰성이 향상될 수 있고, 궁극적으로 소자 수율의 저하를 해결할 수 있는 효과가 있는 것이다.The present invention can secure the bonding force between the electrode and the reflective film or other metal layer of the vertical light emitting device, and can prevent the deterioration of the electrical properties in the structure consisting of several metal layers, and increase the light extraction efficiency along with securing the bonding force. Therefore, it is not necessary to form a light extraction structure such as a separate photonic crystal in the semiconductor layer, and the reduction of this process can prevent the damage caused in the process of forming the light extraction structure in the semiconductor layer, and the reduction of the process This leads to improved reliability and reduced costs. As a result, the performance and reliability of the device can be improved, and ultimately, there is an effect that can solve the decrease in device yield.

이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다. While the invention allows for various modifications and variations, specific embodiments thereof are illustrated by way of example in the drawings and will be described in detail below. However, it is not intended to be exhaustive or to limit the invention to the precise forms disclosed, but rather the invention includes all modifications, equivalents, and alternatives consistent with the spirit of the invention as defined by the claims.

층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다. 표면과 같은 구성 요소의 일부가 '내부(inner)'라고 표현된다면 이것은 그 요소의 다른 부분들 보다도 소자의 외측으로부터 더 멀리 있다는 것을 의미한다고 이해할 수 있을 것이다. When an element such as a layer, region or substrate is referred to as being on another component "on", it will be understood that it may be directly on another element or there may be an intermediate element in between. . If a part of a component, such as a surface, is expressed as 'inner', it will be understood that this means that it is farther from the outside of the device than other parts of the element.

나아가 '아래(beneath)' 또는 '중첩(overlies)'과 같은 상대적인 용어는 여기에서는 도면에서 도시된 바와 같이 기판 또는 기준층과 관련하여 한 층 또는 영역과 다른 층 또는 영역에 대한 한 층 또는 영역의 관계를 설명하기 위해 사용될 수 있다. Furthermore, relative terms such as "beneath" or "overlies" refer to the relationship of one layer or region to one layer or region and another layer or region with respect to the substrate or reference layer, as shown in the figures. Can be used to describe.

이러한 용어들은 도면들에서 묘사된 방향에 더하여 소자의 다른 방향들을 포함하려는 의도라는 것을 이해할 수 있을 것이다. 마지막으로 '직접(directly)'라는 용어는 중간에 개입되는 어떠한 요소가 없다는 것을 의미한다. 여기에서 사용되는 바와 같이 '및/또는'이라는 용어는 기록된 관련 항목 중의 하나 또는 그 이상의 어느 조합 및 모든 조합을 포함한다.It will be understood that these terms are intended to include other directions of the device in addition to the direction depicted in the figures. Finally, the term 'directly' means that there is no element in between. As used herein, the term 'and / or' includes any and all combinations of one or more of the recorded related items.

비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다. Although the terms first, second, etc. may be used to describe various elements, components, regions, layers, and / or regions, such elements, components, regions, layers, and / or regions It will be understood that it should not be limited by these terms.

본 발명의 실시예들은 예를 들어, 사파이어(Al2O3)계 기판과 같은 비도전성 기판상에 형성된 질화갈륨(GaN)계 발광 소자를 참조하여 설명될 것이다. 그러나 본 발명은 이러한 구조에 한정되는 것은 아니다. Embodiments of the present invention will be described with reference to a gallium nitride (GaN) based light emitting device formed on a nonconductive substrate such as, for example, a sapphire (Al 2 O 3 ) based substrate. However, the present invention is not limited to this structure.

본 발명의 실시예들은 도전성 기판을 포함하여 다른 기판을 사용할 수 있다. 따라서 GaP 기판상의 AlGaInP 다이오드, SiC 기판상의 GaN 다이오드, SiC 기판상의 SiC 다이오드, 사파이어 기판상의 SiC 다이오드, 및/또는 GaN, SiC, AlN, ZnO 및/또는 다른 기판상의 질화물계 다이오드 등의 조합이 포함될 수 있다. 더구나 본 발명은 활성영역은 다이오드 영역의 사용에 한정되는 것은 아니다. 또한 활성영역의 다른 형태들이 본 발명의 일부 실시예들에 따라서 사용될 수도 있다.Embodiments of the invention may use other substrates, including conductive substrates. Thus, combinations of AlGaInP diodes on GaP substrates, GaN diodes on SiC substrates, SiC diodes on SiC substrates, SiC diodes on sapphire substrates, and / or GaN, SiC, AlN, ZnO and / or nitride based diodes on other substrates may be included. have. Moreover, the present invention is not limited to the use of the diode region. Other forms of active area may also be used in accordance with some embodiments of the present invention.

<제1실시예>First Embodiment

질화갈륨 계열(AlInGaN) 발광 소자의 구조는 수평형 구조와 수직형 구조로 한정된다. 이 중에서 수평형 발광 소자는 구조적으로 발광효율을 증가시키는 데 한계가 있으며, 고휘도 발광소자의 제작에 적합하지 않다. 이에 대비하여 수직형 발광 소자는 양 전극이 소자의 상하단에 위치하고 있어, 전류가 한 방향으로 흐르게 되어 구조적으로 수평형 발광 소자에 비해 발광효율이 증가할 수 있다.The structure of the gallium nitride series (AlInGaN) light emitting device is limited to a horizontal structure and a vertical structure. Among these, the horizontal light emitting device has a limitation in increasing the light emitting efficiency structurally, and is not suitable for manufacturing high brightness light emitting devices. In contrast, in the vertical light emitting device, since both electrodes are positioned at the upper and lower ends of the device, current flows in one direction, and thus the light emitting efficiency of the vertical light emitting device can be structurally increased compared to the horizontal light emitting device.

도 1은 수직형 발광 소자의 일례를 나타내고 있으며, 지지층(40) 상에 금속층(30, 31)이 위치하고, 이 금속층(30, 31) 상에는 다층 구조의 제1전극층(20, 21, 22)이 위치하며, 이 전극층(20, 21, 22) 상에 반도체층(10) 및 제2전극(50)이 위치한다.1 illustrates an example of a vertical light emitting device, wherein metal layers 30 and 31 are positioned on a support layer 40, and first electrode layers 20, 21, and 22 having a multilayer structure are disposed on the metal layers 30 and 31. The semiconductor layer 10 and the second electrode 50 are positioned on the electrode layers 20, 21, 22.

이때, 제1전극층은 오믹 접촉(Ohmic contact)을 이룰 수 있으며, 이러한 오믹 접촉은 인듐 주석 산화물(indium tin oxide; ITO)과 같은 투명 물질을 이용하여 오믹전극(20)을 반도체층(10) 표면에 증착시킨 후 열처리에 의해 확보된다. 그 후, 이 오믹전극(20) 측으로 나오는 빛의 손실을 막고 광 추출 효율을 높이기 위해서 오믹전극(20) 상부에 은(Ag) 계열의 반사막(22)을 형성시킨다. In this case, the first electrode layer may form an ohmic contact, and the ohmic contact may form the ohmic electrode 20 on the surface of the semiconductor layer 10 using a transparent material such as indium tin oxide (ITO). After deposition on it is secured by heat treatment. Thereafter, a silver-based reflecting film 22 is formed on the ohmic electrode 20 in order to prevent loss of light emitted to the ohmic electrode 20 and to increase light extraction efficiency.

그러나 Ag는 흔히 산화물(oxide) 등의 막질과의 결합력(adhesion)이 좋지 않으므로 반사막(22)과 투명전극(20) 사이의 계면에 결합층(adhesion layer; 21)을 삽입시키게 된다. 이러한 결합층(21)는 보통 니켈(Ni), 텅스텐(W) 등이 사용되며, 그 두께는 반사막(22)의 반사율을 저하시키지 않기 위해 수 내지 수십 Å으로 제한된다. However, since Ag has a poor adhesion to a film such as an oxide, an insertion layer 21 is inserted into an interface between the reflective film 22 and the transparent electrode 20. Nickel (Ni), tungsten (W) and the like are usually used as the bonding layer 21, and the thickness thereof is limited to several to several tens of microwatts so as not to lower the reflectance of the reflective film 22.

그런데, 이렇게 얇은 두께의 결합층(21)은 연속적(continuous)이고 균일한(uniform) 박막 형태로 유지하기 어려우며, 공정간 큰 편차를 가져올 수 있다. However, such a thin coupling layer 21 is difficult to maintain in a continuous (uniform) thin film form, it can bring a large deviation between processes.

즉, 오믹전극(20) 형성 시 ITO와 같은 물질로 오믹접촉을 이룬 후, Ni, W 등의 결합층(21)을 수 내지 수십 Å의 두께로 증착하였다. 이 결합층(21)은 Ag, Al 등의 반사막(22)과 오믹전극(20)을 이루는 ITO가 충분한 결합력을 가지면서도 발광 소자 동작 시 불투명한 금속층에 의한 광 손실을 최소로 하기 위해 위와 같이 얇은 두께로 증착된다. That is, after forming ohmic contact with a material such as ITO at the time of forming the ohmic electrode 20, a bonding layer 21 such as Ni and W was deposited to a thickness of several tens of microseconds. The bonding layer 21 is thin as described above to minimize the light loss caused by the opaque metal layer during operation of the light emitting device while the ITO forming the reflective film 22 such as Ag and Al and the ohmic electrode 20 has sufficient bonding strength. Deposited to thickness.

그러나 이러한 결합층(21)을 이루는 금속층은 진공 챔버(vacuum chamber)에서 증착 시 기대하는 바와 같이 층 대 층(layer-by-layer) 구조로 증착되기 어렵다. 특히 산화물(oxide) 계열의 막질에 금속이 증착되는 동안 표면 이동(surface migration)이나 diffusion을 통해 계면 에너지를 줄이기 위해 서로 융합(merge)되려는 성격을 강하게 갖는다. However, the metal layer forming the bonding layer 21 is difficult to be deposited in a layer-by-layer structure as expected when deposited in a vacuum chamber. In particular, while metals are deposited on oxide films, they have a strong tendency to merge with each other to reduce interfacial energy through surface migration or diffusion.

이와 같이 불연속적(discontinuous)으로 형성된 결합층(21)은 오믹전극(20) 표면의 상당부분을 반사막(22)과 직접 접촉을 하게 함으로써 기대하던 결합력에서 손실이 발생할 수 있다. As such, the discontinuous coupling layer 21 may cause a loss in the expected coupling force by bringing a substantial portion of the surface of the ohmic electrode 20 into direct contact with the reflective layer 22.

수직형 발광 소자의 경우 웨이퍼 단위의 공정이 끝나게 되면 각 개별 발광 소자별로 분리하는 공정(chipping)을 통해 나뉘어져야 한다. 이 과정에서 과도한 인장 응력이 반사막(22) 질에 가해질 수 있으며, 상술한 불충분한 반사막(22)과 오믹전극(20) 사이의 계면 결합력에 기인하여 즉각적인 혹은 시간에 따른 박리가 일어날 수 있다. 이는 반사막(22)과 투명전극(20)의 결합뿐 아니라 수직형 발광 소자의 전기적 특성의 저하도 가져올 수도 있다. In the case of the vertical light emitting device, when the wafer unit process is completed, the vertical light emitting device must be divided by a process of separating each individual light emitting device. In this process, excessive tensile stress may be applied to the quality of the reflective film 22, and due to the interfacial bonding force between the insufficient reflective film 22 and the ohmic electrode 20 described above, immediate or time-dependent peeling may occur. This may bring about a decrease in the electrical characteristics of the vertical light emitting device as well as the coupling of the reflective film 22 and the transparent electrode 20.

<제2실시예>Second Embodiment

이하, 이러한 오믹전극과 반사막 간의 결합력을 크게 향상시킬 수 있는 전극 구조를 가지는 발광 소자의 실시예를 설명한다.Hereinafter, an embodiment of a light emitting device having an electrode structure capable of greatly improving the bonding force between the ohmic electrode and the reflective film will be described.

먼저, 도 2에서 도시하는 바와 같이, 기판(100) 상에 다층 구조의 반도체층(200)을 형성한다. 이러한 반도체층(200) n-형 반도체층(210), 활성층(220), 및 p-형 반도체층(230)이 순차적으로 위치할 수 있다.First, as shown in FIG. 2, the semiconductor layer 200 having a multilayer structure is formed on the substrate 100. The semiconductor layer 200, the n-type semiconductor layer 210, the active layer 220, and the p-type semiconductor layer 230 may be sequentially disposed.

이후, 도 3에서와 같이, 반도체층(200) 상에 금속 또는 투명 전도성 산화물을 이용하여 p-형 전극(300)이 형성되고, 이 p-형 전극(300)의 상면은 특정 패턴(310)을 가지도록 패터닝된다. 이러한 패터닝은 식각, 리소그래피 등의 다양한 방법을 통하여 형성될 수 있다. 이때, 이 패턴(310)은 주기성을 가지는 광결정 패턴일 수 있고, 각 패턴(310)의 단위 구조 사이의 평균 거리가 정해진 일정 제한을 가지는 랜덤 구조일 수도 있다.3, the p-type electrode 300 is formed on the semiconductor layer 200 using a metal or a transparent conductive oxide, and the upper surface of the p-type electrode 300 has a specific pattern 310. Is patterned to have Such patterning may be formed through various methods such as etching and lithography. In this case, the pattern 310 may be a photonic crystal pattern having a periodicity, or may be a random structure having a predetermined limit in which an average distance between the unit structures of each pattern 310 is defined.

다음에는, 도 4에서 도시하는 바와 같이, p-형 전극(300)의 상술한 패 턴(310)이 형성된 면 상에 반사층(400) 금속이 증착된다.Next, as shown in FIG. 4, the metal of the reflective layer 400 is deposited on the surface on which the above-described pattern 310 of the p-type electrode 300 is formed.

즉, 상술한 p-형 전극(300) 상의 패턴(310)은 반도체층(200)에서 발생된 빛이 효과적으로 추출될 수 있도록 하는 광결정 역할을 수행할 수 있으며, 동시에, 이 p-형 전극(300) 상에 반사층(400)이 견고하게 결합될 수 있도록 하여 p-형 전극(300)과 반사층(400) 사이의 결합력을 증가시킬 수 있다.That is, the above-described pattern 310 on the p-type electrode 300 may serve as a photonic crystal to effectively extract light generated from the semiconductor layer 200, and at the same time, the p-type electrode 300 By allowing the reflective layer 400 to be firmly coupled on the top surface, the coupling force between the p-type electrode 300 and the reflective layer 400 may be increased.

따라서, 추후 반도체층(200)에 광결정 패턴을 형성하지 않아도 충분한 광 추출 효과를 가져올 수 있고, 이러한 반도체층(200)에 패턴을 형성하는 과정에서 가해질 수 있는 반도체층(200)의 물리적 및 화학적 손상을 방지할 수 있다.Therefore, even if the photonic crystal pattern is not formed on the semiconductor layer 200 later, sufficient light extraction effect can be brought about, and physical and chemical damage of the semiconductor layer 200 that can be applied in the process of forming the pattern on the semiconductor layer 200. Can be prevented.

이러한 패턴(310)을 이루는 표면 구조의 높이와 그 폭에 따라 p-형 전극(300)과 반사층(400) 사이의 결합력(adhesion)은 증감할 수 있으나, 반사층(400)이 p-형 전극(300)의 표면에 컨포멀(conformal)한 증착을 할 수 있는 한도에서는 표면 거칠치(roughness)가 커질수록 결합력이 증가할 수 있다. The adhesion between the p-type electrode 300 and the reflective layer 400 may be increased or decreased depending on the height and width of the surface structure of the pattern 310, but the reflective layer 400 may be a p-type electrode ( As long as the surface roughness can be conformally deposited on the surface of the substrate 300, the bonding force may increase.

이렇게 p-형 전극(300)의 표면 형상(surface morphology) 변화에 따른 결합력의 증대는 결합층(adhesion layer)에 의한 그것보다 효과가 더 우수할 수 있다.Thus, the increase in the bonding force due to the change in the surface morphology of the p-type electrode 300 may be more effective than that due to the adhesion layer.

이후에는, 도 5에서와 같이, 반사층(400) 상에 지지층(600)이 형성될 수 있다. 이러한 지지층(600)으로는 금속, 금속합금, 유전체, 반도체, 및 폴리머 중 어느 하나를 포함할 수 있다.Thereafter, as shown in FIG. 5, the support layer 600 may be formed on the reflective layer 400. The support layer 600 may include any one of a metal, a metal alloy, a dielectric, a semiconductor, and a polymer.

이때, 반사층(400)과 지지층(600) 사이에는 층간 결합을 위한 결합금속층(510)이 위치할 수 있으며, 또한 결합금속층(510)과 반사층(400) 사이에는 확산방지층(500)이 더 포함될 수 있다.In this case, a coupling metal layer 510 may be positioned between the reflective layer 400 and the support layer 600, and a diffusion barrier layer 500 may be further included between the coupling metal layer 510 and the reflective layer 400. have.

상술한 지지층(600)의 형성은 도금 및 본딩과 같은 방법으로 형성될 수 있으며, 보다 구체적으로, 전기 도금(electroplating), 비전해 도금(electroless plating), PVD(physical vapor deposition), 및 CVD(chemical vapor deposition) 등의 방식으로 형성될 수 있으며, 이 경우 결합금속층(510)이 필요할 수도 필요하지 않을 수도 있다.The formation of the support layer 600 described above may be formed by a method such as plating and bonding, and more specifically, electroplating, electroless plating, physical vapor deposition (PVD), and CVD (chemical) vapor deposition), and in this case, the coupling metal layer 510 may or may not be necessary.

한편, 반도체 웨이퍼 본딩(wafer bonding) 방식으로 접합 가능하며, 이 경우 결합금속층과 같은 금속층이 지지층(600)과 반사층(400) 사이에 위치하여야 한다.On the other hand, it can be bonded by a semiconductor wafer bonding (wafer bonding), in this case a metal layer such as a bonding metal layer should be located between the support layer 600 and the reflective layer 400.

이때, 확산방지층(500)은 이러한 지지층(600) 형성 또는 부착 과정에서 금속이 다른 층에 침입하는 것을 방지할 수 있다.In this case, the diffusion barrier layer 500 may prevent the metal from invading the other layer during the formation or attachment of the support layer 600.

다음에는, 기판(100)을 제거하는 공정이 수행되고, 이와 같이 기판(100)이 제거되어 드러난 반도체층(200) 상에 n-형 전극(700)을 형성하면, 도 6과 같이, p-형 반도체층(230)과 n-형 반도체층(210)이 서로 역전된 구조의 수직형 발광 소자가 제조된다.Next, a process of removing the substrate 100 is performed, and when the n-type electrode 700 is formed on the semiconductor layer 200 where the substrate 100 is removed as described above, as shown in FIG. 6, p- A vertical light emitting device having a structure in which the type semiconductor layer 230 and the n-type semiconductor layer 210 are reversed with each other is manufactured.

도시하는 바와 같이, p-형 전극(300)과 반사층(400)의 결합면은 패턴 또는 표면 거칠기 형성에 의하여 결합력이 크게 증가되어 안정된 수직형 발광 소자 구조를 이룰 수 있다.As illustrated, the bonding surface of the p-type electrode 300 and the reflective layer 400 may have a large coupling force due to the formation of a pattern or surface roughness, thereby forming a stable vertical light emitting device structure.

이때, p-형 전극(300)의 표면 거칠기(roughness) 구조는 긴 이랑 형상, 격자 형상, 범프(bump) 형상 등 다양한 형태를 가지는 패턴을 포함할 수 있으며, 각 형상 별로 최적의 결합력과 반사효율 또는 광 추출 효율을 일으킬 수 있는 패턴의 단위 구조 사이의 폭과 깊이 등이 결정될 수 있다.In this case, the surface roughness structure of the p-type electrode 300 may include a pattern having various shapes such as a long ridge shape, a lattice shape, a bump shape, and an optimum coupling force and reflection efficiency for each shape. Alternatively, the width and the depth between the unit structures of the pattern that may cause the light extraction efficiency may be determined.

그리고 이와 같은 p-형 전극(300) 표면의 패턴을 형성하기 위해 포토 레지스트(photoresist)를 이용하여 식각 마스크를 p-형 전극(300) 표면에 형성한 후, 건식 식각(dry etching)이나 습식 식각(wet etching)을 통해 원하는 형상의 패턴 또는 표면 거칠기(roughness) 구조를 형성시킬 수 있다. In order to form the pattern of the surface of the p-type electrode 300, an etching mask is formed on the surface of the p-type electrode 300 using photoresist, followed by dry etching or wet etching. Wet etching may form a pattern or surface roughness structure of a desired shape.

또한, 이와 같은 패턴(310) 구조 형성 후에는 p-형 전극(300) 표면의 오염원을 제거하기 위해서 진공 챔버(vacuum chamber) 내에서 비활성 가스(inert gas)를 이용한 스퍼터링(sputtering)이나 화학적 식각(chemical etching)을 수행할 수 있다. 또한 패턴(310) 형성시 포토 리소그래피(photolithography)를 이용하지 않고, 비활성 가스를 이용한 스퍼터링을 통해, 보다 미세한 패턴(310) 구조를 형성시킬 수도 있다.In addition, after the formation of the pattern 310 structure, sputtering or chemical etching using an inert gas in a vacuum chamber to remove contaminants on the surface of the p-type electrode 300. chemical etching). In addition, a finer pattern 310 structure may be formed by sputtering using an inert gas without using photolithography when forming the pattern 310.

한편, 이러한 패턴은 도 7 및 도 8에서와 같은 렌즈 형상(321)을 갖는 패턴(320)을 가질 수 있다. 즉, 도 7에서와 같이, p-형 전극(300)을 기준으로 할 때, 도 7에서와 같이, 오목한 렌즈 형상(321)을 갖는 패턴(320)을 가질 수 있고, 도 8에서와 같이, 볼록한 렌즈 형상(331)을 갖는 패턴(330)을 가질 수도 있다.Meanwhile, the pattern may have a pattern 320 having a lens shape 321 as shown in FIGS. 7 and 8. That is, as shown in FIG. 7, when referring to the p-type electrode 300, as shown in FIG. 7, the pattern 320 may have a concave lens shape 321. As shown in FIG. 8, It may have a pattern 330 having a convex lens shape 331.

<제3실시예>Third Embodiment

도 9에서 도시하는 바와 같이, 지지층(600) 상에는 두 개의 금속층(500, 510)이 위치하는데, 이 금속층(500)은 각각 확산방지층(500)과 결합금속층(510)일 수 있다. 즉, 결합금속층(510)은 지지층(600)과의 결합이 용이하도록 할 수 있고, 확산방지층(500)이 p-형 전극(300)에 형성된 패턴 상에 위치하여 p-형 전극(300)과 결합되는 실시예를 도시하고 있다.As shown in FIG. 9, two metal layers 500 and 510 are positioned on the support layer 600, and the metal layers 500 may be diffusion barrier layers 500 and bonding metal layers 510, respectively. That is, the bonding metal layer 510 may be easily bonded to the support layer 600, and the diffusion barrier layer 500 may be disposed on the pattern formed on the p-type electrode 300 to be connected to the p-type electrode 300. The embodiments to be combined are shown.

이러한 p-형 전극(300) 상에는 p-형 반도체층(230), 활성층(220), 및 n-형 반도체층(210)으로 이루어지는 반도체층(200)이 위치하고, n-형 반도체층(210) 상에는 n-형 전극(700)이 위치한다.On the p-type electrode 300, the semiconductor layer 200 including the p-type semiconductor layer 230, the active layer 220, and the n-type semiconductor layer 210 is positioned, and the n-type semiconductor layer 210 is located. On the n-type electrode 700 is located.

이하, 설명되지 않은 부분은 제2실시예와 동일할 수 있다.Hereinafter, parts not described may be the same as in the second embodiment.

<제4실시예>Fourth Embodiment

본 제4실시예는, 도 10에서 도시하는 바와 같이, 지지층(600)이 p-형 전극(300)의 패턴과 직접 결합되어 형성되는 실시예를 나타내고 있다.As shown in FIG. 10, the fourth embodiment shows an embodiment in which the support layer 600 is directly bonded to the pattern of the p-type electrode 300.

즉, 지지층(600) 상에 p-형 전극(300)이 위치하고, 이 지지층(600)과 p-형 전극(300) 사이의 결합면에는 패턴이 위치한다.That is, the p-type electrode 300 is positioned on the support layer 600, and the pattern is positioned at the bonding surface between the support layer 600 and the p-type electrode 300.

이러한 p-형 전극(300) 상에는 p-형 반도체층(230), 활성층(220), 및 n-형 반도체층(210)으로 이루어지는 반도체층(200)이 위치하고, n-형 반도체층(210) 상에는 n-형 전극(700)이 위치한다.On the p-type electrode 300, the semiconductor layer 200 including the p-type semiconductor layer 230, the active layer 220, and the n-type semiconductor layer 210 is positioned, and the n-type semiconductor layer 210 is located. On the n-type electrode 700 is located.

이하, 설명되지 않은 부분은 제2실시예와 동일할 수 있다.Hereinafter, parts not described may be the same as in the second embodiment.

<제5실시예>Fifth Embodiment

도 11에서 도시하는 바와 같이, 지지층(600) 상에는 반사층(400)이 직접 형성될 수 있다. 즉, 제2실시예에서와 같이, p-형 전극(300)은 패턴을 통하여 반사층(400)과 결합되고, 반사층(400) 상에는 지지층(600)이 직접 형성된 실시예를 나타내고 있다.As shown in FIG. 11, the reflective layer 400 may be directly formed on the support layer 600. That is, as in the second embodiment, the p-type electrode 300 is coupled to the reflective layer 400 through a pattern, and the support layer 600 is directly formed on the reflective layer 400.

즉, p-형 전극(300) 상에 형성된 표면 거칠기 또는 패턴에 의하여 반사층(400)과 결합력이 증가될 수 있다.That is, the bonding force with the reflective layer 400 may be increased by the surface roughness or the pattern formed on the p-type electrode 300.

또한, 반사층(400) 상에는 금속 또는 금속 합금에 의하여 도금과 같은 방법으로 지지층(600)이 형성될 수 있다. In addition, the support layer 600 may be formed on the reflective layer 400 by a metal or a metal alloy, such as plating.

이러한 p-형 전극(300) 상에는 p-형 반도체층(230), 활성층(220), 및 n-형 반도체층(210)으로 이루어지는 반도체층(200)이 위치하고, n-형 반도체층(210) 상에는 n-형 전극(700)이 위치한다.On the p-type electrode 300, the semiconductor layer 200 including the p-type semiconductor layer 230, the active layer 220, and the n-type semiconductor layer 210 is positioned, and the n-type semiconductor layer 210 is located. On the n-type electrode 700 is located.

이하, 설명되지 않은 부분은 제2실시예와 동일할 수 있다.Hereinafter, parts not described may be the same as in the second embodiment.

상기 실시예는 본 발명의 기술적 사상을 구체적으로 설명하기 위한 일례로서, 본 발명은 상기 실시예에 한정되지 않으며, 다양한 형태의 변형이 가능하고, 이러한 기술적 사상의 여러 실시 형태는 모두 본 발명의 보호범위에 속함은 당연하다.The above embodiment is an example for explaining the technical idea of the present invention in detail, and the present invention is not limited to the above embodiment, various modifications are possible, and various embodiments of the technical idea are all protected by the present invention. It belongs to the scope.

도 1은 수직형 발광 소자의 제1실시예를 나타내는 단면도이다.1 is a cross-sectional view showing a first embodiment of a vertical light emitting device.

도 2 내지 도 8은 수직형 발광 소자의 제2실시예를 나타내는 단면도로서,2 to 8 are cross-sectional views showing a second embodiment of a vertical light emitting device,

도 2 내지 도 6은 각 제조 단계를 나타내는 단면도이다.2 to 6 are cross-sectional views showing each manufacturing step.

도 7 및 도 8은 각각 p-형 전극 상의 패턴의 실시예를 나타내는 단면도이다.7 and 8 are cross-sectional views each showing an embodiment of a pattern on a p-type electrode.

도 9는 수직형 발광 소자의 제3실시예를 나타내는 단면도이다.9 is a sectional view showing a third embodiment of a vertical light emitting device.

도 10는 수직형 발광 소자의 제4실시예를 나타내는 단면도이다.10 is a sectional view showing a fourth embodiment of a vertical light emitting device.

도 11은 수직형 발광 소자의 제5실시예를 나타내는 단면도이다.11 is a cross-sectional view showing a fifth embodiment of the vertical light emitting device.

Claims (11)

수직형 발광 소자에 있어서,In the vertical light emitting device, 다층 구조의 반도체층과;A semiconductor layer of a multilayer structure; 상기 반도체층 상에 위치하며, 상기 반도체층의 타측면에 표면 거칠기 또는 패턴이 형성된 제1전극과;A first electrode disposed on the semiconductor layer and having a surface roughness or a pattern formed on the other side of the semiconductor layer; 상기 제1전극 상에 위치하는 금속층을 포함하여 구성되는 것을 특징으로 하는 수직형 발광 소자.And a metal layer disposed on the first electrode. 제 1항에 있어서, 상기 금속층은, 상기 제1전극 상에 위치하는 반사층인 것을 특징으로 하는 수직형 발광 소자.The vertical light emitting device of claim 1, wherein the metal layer is a reflective layer positioned on the first electrode. 제 2항에 있어서, 상기 반사층 상에는, 지지층을 더 포함하는 것을 특징으로 하는 수직형 발광 소자.The vertical type light emitting device of claim 2, further comprising a support layer on the reflective layer. 제 3항에 있어서, 상기 지지층은, 금속, 금속합금, 유전체, 반도체, 및 폴리머 중 어느 하나를 포함하는 것을 특징으로 하는 수직형 발광 소자.The vertical light emitting device of claim 3, wherein the support layer comprises any one of a metal, a metal alloy, a dielectric, a semiconductor, and a polymer. 제 1항에 있어서, 상기 금속층은, 발광 소자 구조를 지지하는 지지층인 것을 특징으로 하는 수직형 발광 소자.The vertical type light emitting device of claim 1, wherein the metal layer is a support layer that supports a light emitting device structure. 제 1항에 있어서, 상기 패턴은, 격자 패턴, 요철 패턴, 및 다수의 렌즈형상 중 어느 하나인 것을 특징으로 하는 수직형 발광 소자.The vertical light emitting device according to claim 1, wherein the pattern is any one of a lattice pattern, an uneven pattern, and a plurality of lens shapes. 제 6항에 있어서, 상기 렌즈형상은, 상기 금속층을 향하여 볼록한 형상 또는 오목한 형상인 것을 특징으로 하는 수직형 발광 소자.7. The vertical light emitting device according to claim 6, wherein the lens shape is convex or concave toward the metal layer. 제 1항에 있어서, 상기 패턴은, 광결정 패턴인 것을 특징으로 하는 수직형 발광 소자.The vertical type light emitting device according to claim 1, wherein the pattern is a photonic crystal pattern. 제 1항에 있어서, 상기 제1전극은, 투명 전극층인 것을 특징으로 하는 수직형 발광 소자.The vertical type light emitting device according to claim 1, wherein the first electrode is a transparent electrode layer. 지지층과;A support layer; 상기 지지층 상에 위치하는 반사층과;A reflective layer on the support layer; 상기 반사층 상에 위치하는 제1전극과;A first electrode on the reflective layer; 상기 제1전극 상에 위치하는 다층 구조의 반도체층과;A semiconductor layer having a multilayer structure positioned on the first electrode; 상기 반도체층 상에 위치하는 제2전극을 포함하여 구성되며,Comprising a second electrode located on the semiconductor layer, 상기 반사층과 제1전극의 접촉면에는 패턴이 형성된 것을 특징으로 하는 수직형 발광 소자.And a pattern is formed on the contact surface between the reflective layer and the first electrode. 기판 상에 다층 구조의 반도체층을 형성하는 단계와;Forming a semiconductor layer of a multilayer structure on the substrate; 상기 반도체층 상에 제1전극을 형성하는 단계와;Forming a first electrode on the semiconductor layer; 상기 제1전극에 패턴을 형성하는 단계와;Forming a pattern on the first electrode; 상기 패턴이 형성된 제1전극 상에 적어도 1층 이상의 금속층을 형성하는 단계와;Forming at least one metal layer on the first electrode on which the pattern is formed; 상기 기판을 제거하는 단계와;Removing the substrate; 상기 기판을 제거하여 드러난 반도체층 상에 제2전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 수직형 발광 소자의 제조방법.And forming a second electrode on the exposed semiconductor layer by removing the substrate.
KR20080004323A 2008-01-15 2008-01-15 Light emitting device having vertical structure and method for manufacturing the same KR20090078479A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20080004323A KR20090078479A (en) 2008-01-15 2008-01-15 Light emitting device having vertical structure and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080004323A KR20090078479A (en) 2008-01-15 2008-01-15 Light emitting device having vertical structure and method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR20090078479A true KR20090078479A (en) 2009-07-20

Family

ID=41336578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080004323A KR20090078479A (en) 2008-01-15 2008-01-15 Light emitting device having vertical structure and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR20090078479A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101140140B1 (en) * 2010-01-22 2012-05-02 영남대학교 산학협력단 Light emitting diode and method of forming the same
KR20170028546A (en) * 2015-09-04 2017-03-14 엘지이노텍 주식회사 Light emitting device and display device including the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101140140B1 (en) * 2010-01-22 2012-05-02 영남대학교 산학협력단 Light emitting diode and method of forming the same
KR20170028546A (en) * 2015-09-04 2017-03-14 엘지이노텍 주식회사 Light emitting device and display device including the same

Similar Documents

Publication Publication Date Title
JP5057398B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
TWI546983B (en) High efficiency light emitting diode
KR101630152B1 (en) Hybrid light emitting diode chip and light emitting diode device having the same, and manufacturing method thereof
TWI423473B (en) Method of forming vertical structure light emitting diode with heat exhaustion structure
US7781242B1 (en) Method of forming vertical structure light emitting diode with heat exhaustion structure
US7696523B2 (en) Light emitting device having vertical structure and method for manufacturing the same
JP6410870B2 (en) Light emitting diode
JP2014112713A (en) Light-emitting device and manufacturing method therefor
JP2008091862A (en) Nitride semiconductor light emitting device, and manufacturing method of nitride semiconductor light emitting device
JP2012028773A (en) Semiconductor light-emitting element and manufacturing method of the same
JP2010232263A (en) Light-emitting diode, manufacturing method thereof, and lamp
KR100774198B1 (en) LED having vertical structure
JP5512736B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
KR20130098760A (en) High efficiency light emitting diode and method of fabricating the same
KR20070075164A (en) Luminous device and the method therefor
KR101646261B1 (en) Light emitting device and method for fabricating the same
KR100675268B1 (en) Flip chip Light-emitting device having arrayed cells and Method of manufacturing the same
KR20090078479A (en) Light emitting device having vertical structure and method for manufacturing the same
KR101115533B1 (en) Flip chip Light-emitting device and Method of manufacturing the same
JP2008060279A (en) Nitride semiconductor light-emitting diode element and its manufacturing method
KR100646635B1 (en) Light-emitting device having arrayed cells and method of manufacturing the same
JP5512735B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
CN112750931A (en) Micro light-emitting diode, micro light-emitting diode array substrate and manufacturing method thereof
KR101205524B1 (en) Flip chip Light-emitting device and Method of manufacturing the same
TWI441356B (en) Semiconductor light-emitting device and method for producing the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application