KR101330250B1 - Luminescence device - Google Patents

Luminescence device Download PDF

Info

Publication number
KR101330250B1
KR101330250B1 KR20100045658A KR20100045658A KR101330250B1 KR 101330250 B1 KR101330250 B1 KR 101330250B1 KR 20100045658 A KR20100045658 A KR 20100045658A KR 20100045658 A KR20100045658 A KR 20100045658A KR 101330250 B1 KR101330250 B1 KR 101330250B1
Authority
KR
Grant status
Grant
Patent type
Prior art keywords
layer
semiconductor layer
metal
formed
substrate
Prior art date
Application number
KR20100045658A
Other languages
Korean (ko)
Other versions
KR20100057004A (en )
Inventor
윤형수
이정훈
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Abstract

본 발명에 따른 발광소자는 호스트 기판과, 상기 호스트 기판 상에 형성된 p 형 질화물 반도체 층, 활성층 및 n 형 질화물 반도체 층을 포함하는 반도체 층 및 상기 호스트 기판과 상기 반도체 층 사이에 형성된 적어도 하나의 금속층을 포함하고, 상기 호스트 기판은 적어도 둘 이상의 금속판을 포함하는 것을 특징으로 한다. A light emitting device according to the invention is at least one metal layer formed between the host substrate and, p-type nitride semiconductor layer formed on the host substrate, the active layer and the semiconductor layer and the host substrate and the semiconductor layer including the n-type nitride semiconductor layer It said host substrate, comprising the is characterized in that it comprises at least two metal plates at least.

Description

발광 소자{Luminescence device} Luminescence light emitting element {device}

본 발명은 발광 소자에 관한 것으로, 칩 간의 분리가 용이한 호스트 기판을 포함하는 발광 소자를 제공한다. The present invention provides a device comprising a host substrate is easy to be separated between the chip of the light emitting device.

종래의 GaN에 기반을 둔 물질의 소자는 처음에 개발이 되었을 때부터, 광 소자로서의 특성을 향상시키기 위한 여러 가지 연구를 진행하여 오고 있으며, 최근에는 반도체층을 성장시키기 위해 사용한 기판을 제거하여 광 특성을 개선시키는 방법에 대한 연구가 많이 진행되고 있다. Element of a material based on a conventional GaN has since been developed for the first time, and come to proceed with a number of studies to improve the characteristics of the optical device, in recent years, light to remove the substrate used to grow the semiconductor layer It has been going on a lot of research on how to improve the characteristics. 또한, 조명 시장에서 사용될 소자 제작을 위해 GaN계 물질이 상당히 중요한 역할을 할 것으로 기대된다. In addition, the GaN-based materials are expected to play a significant role in the production device used in the lighting market.

그러나 GaN계 물질을 사용하는 반도체 소자를 조명용으로 사용하기 위해서는 GaN계 반도체 소자가 개선하여야 할 점들이 많고, 현재 이러한 문제점들을 개선하기 위한 많은 연구가 이루어지고 있다. However, many are GaN-based point to a semiconductor device using a material for illumination to be improved is the GaN-based semiconductor device, it has been made many studies to improve the present this problem. GaN계 소자의 문제 중 가장 중요한 이슈로 대두되고 있는 것은, GaN계 반도체층을 성장시킬 때 사용하는 기판으로 절연성의 사파이어를 사용함에 있다. It is having emerged as the most important issues of the problems of the GaN-based element, and the use of insulating sapphire as a substrate used to grow the GaN-based semiconductor layer. 이는 사파이어 상에 반도체층을 형성한 후, 가장 마지막 층 위에 P, N 두개의 전극을 형성하여 소자를 구동시켜야 한다. Which after forming a semiconductor layer on a sapphire, to form the last layer P, N of the two electrodes on the elements to be driven. 즉, 빛이 방출하는 방향에 두개의 전극을 형성함으로 인해 빛의 방출영역이 줄어들게 되는 문제가 발생한다. That is, the problem that the emission area of ​​light decreases caused by forming the two electrodes in the direction in which light is emitted.

또한, GaN계 반도체 소자를 조명용으로 사용하기 위해서는 반도체 물질의 특성상 구현할 수 있는 내부 양자 효율의 증대에 있어서는 그 한계가 있기 때문에, 대전류를 인가하여 발광효율을 증대시켜야 한다. In order to use a GaN-based semiconductor devices for illumination because of the limitation in the increase of the internal quantum efficiency to implement the characteristics of the semiconductor material, by applying a large current must increase the luminous efficiency. 그러나 대전류를 인가할 때 PN 접합부근에서 많은 열이 발생하게 되는데, 상술한 구조의 반도체 소자에서는 열을 충분히 방출시키지 못하기 때문에 대전류의 소자 구현이 불가능하고, 이러한 열에 의해 소자의 신뢰성 확보가 어려워지는 문제가 발생하였다. However, when applying a large current there is as much heat is generated in the vicinity of the PN junction, in the semiconductor device of the above-described structure it can not be a large current element implemented because it not sufficiently release heat, and this heat is reliability of the element to be difficult by the problem occurred.

이러한 문제를 해결하기 위해, GaN 기판을 만들어 사용하는 방법과 전도성의 기판인 SiC 기판을 이용하여 소자를 만드는 방법이 제시되었다. To solve this problem, by using a substrate of a SiC substrate made of a method of using the GaN substrate and the conductive been proposed a way to make the device. 하지만, 이들 기판의 가격이 비싸기 때문에 가격적인 측면에서 시장을 확대해 나감에 있어서 장애 요인이 되고 있다. However, due to the expensive prices of these substrates are the exit barriers in expanding the market at a price point of view. 또한, 종래에는 플립 칩(Flip Chip)을 이용하여 소자의 발광 효율을 증가시키는 방법을 사용하고 있었으나, 공정의 난이함과 수율의 저하 문제점이 있다. Further, in the prior art, but uses a method of increasing the light emitting efficiency of the device using a flip chip (Flip Chip), there is a problem of deterioration Nan and also the yield of the process.

따라서, 최근에는 기판제거를 통해 광 효율을 확대하는 방안이 차츰 각광을 받고 있다. Therefore, in recent years, it has been gradually spotlighted this way to maximize the optical efficiency through the elimination substrate. 이는 사파이어 성장 기판 상에 GaN계 반도체층을 형성한 다음, 성장 기판을 제거하기 전에 성장 기판이 제거된 GaN계 반도체층을 지지할 수 있는 호스트 기판을 GaN계 반도체층과 접합시켰다. Which form a GaN-based semiconductor layer on a sapphire growth substrate, and then, the host substrate that can support a GaN-based semiconductor layer of the growth substrate before removing the growth substrate was joined to the GaN-based semiconductor layer. 이 또한, 호스트 기판으로 도전성 기판 즉, 금속을 사용할 경우 호스트 기판을 절단하여 발광 칩 간을 분리하기 어려운 문제가 있었다. This also, in some cases to use a conductive substrate that is, the host metal substrate by cutting the host substrate is difficult to separate the liver emitting chip problems.

따라서, 본 발명은 상기의 문제점을 해결하기 위하여 하부 성장기판의 제거와 셀간의 분리가 용이한 구조의 호스트 기판을 통해 발광 셀간의 분리를 용이하게 할 수 있고, 대량 생산시 생산성을 향상시킬 수 있는 발광 소자를 제공한다. Accordingly, the present invention is that the separation between the removed and cells on the lower growth substrate may facilitate separation between through the host substrate of the ease of structure light emitting cells, to improve productivity in mass production in order to solve the above problems It provides a light emitting device.

본 발명은 n 형 질화물 반도체 층, 활성층 및 p 형 질화물 반도체 층을 포함하는 반도체 층; The present invention is a semiconductor layer including the n-type nitride semiconductor layer, an active layer and a p-type nitride semiconductor layer; 상기 반도체 층의 p 형 질화물 반도체 층 상에 구비된 투명전극층; A transparent electrode layer provided on the p-type nitride semiconductor layer of the semiconductor layer; 상기 투명전극층 상에 구비되며, 니켈, 아연, 은, 갈륨, 루테늄, 백금 또는 이리듐 중 적어도 하나를 포함하여 이루어진 본딩 금속층; The transparent electrode layer is provided on, nickel, zinc, silver, the bonding metal layer comprising an at least one of gallium, ruthenium, platinum or iridium; 및 상기 본딩 금속층 상에 구비되며, 텅스텐, 니켈, 몰리브덴, 인듐 또는 주석 중 적어도 하나를 포함하여 이루어진 층이 적어도 두 층으로 적층된 호스트 기판을 포함하는 발광소자를 제공한다. And provides a light emitting device that includes a layer made by the above is provided on the bonding metal layer, tungsten, nickel, molybdenum, and at least one of indium or tin comprising a host substrate stacked in at least two layers.
상기 호스트 기판의 적어도 두 층은 제1 금속 도금층 및 제2 금속 도금층을 포함할 수 있다. At least two layers of the host substrate may include a first metal layer and second metal coating layer.
상기 제2 금속 도금층은 상기 제1 금속 도금층 상에 구비되되, 그 너비가 작을 수 있다. And the second metal plating layer is doedoe provided on the first metal plating layer may be smaller that width.
상기 발광소자는 상기 본금 금속층 상에 상기 제1 금속 도금층이 구비될 있다. The light emitting device can be provided with the first metal plating layer on the metal layer bongeum.

삭제 delete

삭제 delete

삭제 delete

삭제 delete

삭제 delete

삭제 delete

삭제 delete

삭제 delete

삭제 delete

삭제 delete

삭제 delete

삭제 delete

삭제 delete

상술한 바와 같이, 절단패턴이 형성된 호스트 기판을 이용하여 패터닝된 반도체층을 지지하여 개개의 발광 소자를 제조하게 되면 보다 소자 간을 용이하게 분리하는 것이 가능하며 대량 생산의 경우 생산성을 향상시키는 중용한 인자로서 작용할 수 있다. As described above, when the support with a patterned semiconductor layer by using the host substrate is cut pattern is formed to manufacture the individual light emitting devices than is possible to easily remove the inter-element and a moderation to enhance the case of mass-production productivity It may act as a factor.

또한, 금속성의 호스트 기판과 반도체층 사이의 열팽장 계수의 차이에 의해 발생하는 문제도 해결할 수 있다. It is also possible to solve the problem caused by the difference in thermal expansion coefficient between the metallic host substrate and the semiconductor layer.

또한, 호스트 기판을 외부에서 제작하여 가압 본딩을 실시하지 않고, 반도체층 상에 바로 성장시킬 수 있어 공정 시간을 단축시킬 수 있고, 가압에 의한 반도체층이 손상을 방지할 수 있다. Further, without performing the press-bonding by making the substrate from an external host, may be just possible to grow it shortens the processing time on the semiconductor layer, a semiconductor layer formed by the pressure can be prevented from being damaged.

도 1은 본 발명에 따른 발광 소자를 설명하기 위한 단면 사시도. 1 is a sectional perspective view illustrating a light emitting device according to the present invention.
도 2는 본 발명에 따른 호스트 기판을 설명하기 위한 도면. Figure 2 is a view for explaining a host substrate according to the present invention.
도 3 및 도 4는 본 발명의 다른 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 단면도. 3 and 4 are cross-sectional views illustrating a method of manufacturing a light emitting device according to another embodiment of the present invention.
도 5 내지 도 10은 본 발명에 따른 발광 소자의 제조 방법을 설명하기 위한 도면. 5 to 10 are views for explaining the method of manufacturing a light emitting device according to the invention.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. With reference to the accompanying drawings, the present will be described in more detail in an embodiment of the invention. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. However, the present invention is not limited to the embodiments set forth herein will be embodied in many different forms, but the embodiment are also the teachings of the present invention to complete, and will fully convey the concept of the invention to those of ordinary skill It will be provided to make known. 도면상에서 동일 부호는 동일한 요소를 지칭한다. Same numerals in the drawings refers to the same element.

도 1은 본 발명에 따른 발광 소자를 설명하기 위한 단면 사시도이다. 1 is a cross-sectional perspective view illustrating a light emitting device according to the present invention.

도 1을 참조하면, 본 발명에 따른 발광 소자는 반도체층(120, 130, 140)과, 반도체층(120, 130, 140) 상에 마련된 소정의 절단패턴을 갖는 호스트 기판(300)을 포함한다. 1, a light emitting device according to the present invention comprises a host substrate with a predetermined cutting pattern disposed on the semiconductor layer (120, 130, 140), a semiconductor layer (120, 130, 140) (300) .

상기의 반도체층(120, 130, 140)은 N형 반도체층(120)과 P형 반도체층(140)을 지칭한다. Wherein the semiconductor layer (120, 130, 140) refers to a N-type semiconductor layer 120 and the P-type semiconductor layer 140. 또한, N형 반도체층(120)과 P형 반도체층(140) 간에 형성된 활성층(130)을 더 포함한다. [0261] The method further includes the active layer 130 formed between the N-type semiconductor layer 120 and the P-type semiconductor layer 140. 또한, N형 반도체층(120) 하부에 버퍼층(미도시)을 더 포함할 수도 있다. It is also possible to further include a buffer layer (not shown) to the lower N-type semiconductor layer 120. 또한, P형 반도체층(140) 상에 오믹 전극층을 더 포함할 수도 있다. It is also possible to further include an ohmic electrode layer on the P-type semiconductor layer 140. 물론 이에 한정되지 않고, 발광 효율을 향상시킬 수 있는 다양한 반도체 물질층이 더 포함될 수 있다. The present invention is not limited to this, but may further include various layers of semiconductor material that can improve the luminous efficiency.

호스트 기판(300)과 반도체층(120, 130, 140) 사이에 마련된 본딩을 위한 적어도 한층의 금속층을 포함한다. It comprises at least one layer of the metal layer provided for bonding between the host board 300 and the semiconductor layer (120, 130, 140). 호스트 기판(300)으로는 금, 은, 구리, 텅스텐, 니켈, 백금, 아연, 알루미늄, 몰리브텐, 실리콘, 게르마늄, 티타늄, 갈륨, 인듐, 주석 및 납 중 적어도 어느 하나를 사용한다. A host board 300 is gold, silver, copper, uses tungsten, nickel, platinum, zinc, aluminum, molybdenum ten, silicon, germanium, titanium, gallium, indium, at least one of tin and lead. 호스트 기판(300)은 성장 방법, 도금방법 등을 통해 반도체층(120, 130, 140) 상부에 형성할 수도 있고, 별도의 공정을 통해 제작한 다음, 이를 반도체층(120, 130, 140) 상에 본딩할 수도 있다. Host substrate 300 may be through a growth method, plating method, etc. formed on the upper semiconductor layer (120, 130, 140), manufactured through a separate process, and then onto this semiconductor layer (120, 130, 140) It may be bonded to.

절단 패턴은 호스트 기판(300)의 가장자리에 형성된다. Cutting pattern is formed on the edge of the host board (300). 바람직하게는 반도체층이 본딩되지 않는 영역에 형성된다. Preferably it is formed in a region that is not a semiconductor layer has been bonded. 본 실시예에서는 절단패턴의 형상은 호스트 기판(300)의 가장자리 영역에 요철형상으로 형성한다. In this embodiment, the shape of the cutting pattern is formed in a concave-convex shape on the edge areas of the host substrate (300).

반도체층(120, 130, 140) 하부에는 별도의 전극이 형성될 수도 있고, 호스트 기판(300) 상부에도 전극이 형성될 수도 있다. A lower semiconductor layer (120, 130, 140) there may be a separate electrode is formed, the electrode may be formed in the upper host board 300.

도 2는 본 발명에 따른 호스트 기판을 설명하기 위한 도면이다. 2 is a view for explaining a host substrate according to the present invention.

도 2a는 호스트 기판의 사시도이고, 도 2b는 평면도이고, 도 2c는 도 2b의 Ⅰ-Ⅰ'선상의 단면도이고, 도 2d는 도 2b의 Ⅱ-Ⅱ'선상의 단면도이다. Figure 2a is a perspective view of a host board, Figure 2b is a plan view, and Figure 2c 'is a cross-sectional view of the alignment, Figure 2d is Ⅱ-Ⅱ of Figure 2b, Ⅰ-Ⅰ of Figure 2b is a cross-sectional view on the line.

도 2a 내지 도 2d를 참조하면, 본 발명에 따른 발광 소자용 호스트 기판(300)은 도전성판(200)과 도전성판(200)의 하부 소정영역에 형성된 다수의 본딩 금속층(210)을 포함하되, 본딩 금속층(210) 사이 일부에 도전성판(200)에 절단 패턴(215)이 형성되어 있다. 2a to Referring to Figure 2d, a host for a light-emitting element according to the present invention, substrate 300 comprising a plurality of the bonding metal layer 210 formed on the lower predetermined area of ​​the conductive plate 200 and conductive plate 200, bonding a metal layer a part cut pattern 215 on the metal plate 200 is formed between the (210).

여기서 절단패턴(215)은 적어도 1개의 관통공인 것이 바람직하다. The cutting pattern 215 is preferably at least one through-accredited. 절단 패턴(215)은 관통공에 한정되지 않고, 호스트 기판(300)의 절단을 용이하게 할 수 있는 다양한 구조 및 형상이 가능하다. Cutting pattern 215 is not limited to the through hole, it is possible that various structure and shape that can facilitate cutting of the host board (300). 절단패턴(215)의 형상은 도 2a 및 도 2d에서 보여지는 바와 같이 본딩 금속층(210) 사이 영역의 중심부에 절단면 방향으로 정렬된 다수의 사각형 형상으로 형성된다. Shape of the cutting pattern 215 is formed in Figure 2a and a plurality of rectangular shape arranged in the cut direction in the center between the bonding metal layer 210 as shown in Figure 2d area. 물론 이에 한정되지 않고, 절단의 편의를 위한 다양한 형상이 가능하다. Of course not limited to this, and may be variously shaped for ease of cutting. 즉, 평면으로 보았을 경우, 다각형 형상, 원 형상, 타원 형상, 직선 형상, 메시 형상등을 포함한 다양한 형상이 가능하다. That is, when viewed in plan, may be variously shaped including a polygonal shape, a circular shape, an elliptical shape, a linear shape, a mesh shape, and the like. 이때 관통공의 폭/지름이 너무 크게 되면 하부의 반도체층을 지지할 수 없게 되는 문제가 발생하기 때문에 이를 적정하게 조절해 주어야 한다. At this time, because if the width / diameter of the through hole is too large, a problem which can not support the lower portion of the semiconductor layer should occur to properly control them. 본 실시예에서는 본딩 금속층(210) 사이 영역을 1로 하였을 경우, 관통공에 의해 관통된 영역이 차지하는 비율이 0.05 내지 0.9가 되도록 한다. The present embodiment, when the hayeoteul between the bonding metal layer 210 in the area 1, the proportion of the perforated area by the through-holes such that from 0.05 to 0.9. 바람직하게는 0.15 내지 0.7이 되도록 한다. Preferably such that from 0.15 to 0.7. 더욱 바람직하게는 0.2 내지 0.6이 되도록 한다. More preferably, such that 0.2 to 0.6.

상기의 호스트 기판(300)으로는 금, 은, 구리, 텅스텐, 니켈, 백금, 아연, 알루미늄, 몰리브텐, 실리콘, 게르마늄, 티타늄, 갈륨, 인듐, 주석 및 납 중 적어도 어느 하나를 사용한다. In the above host board 300 is gold, silver, copper, uses tungsten, nickel, platinum, zinc, aluminum, molybdenum ten, silicon, germanium, titanium, gallium, indium, at least one of tin and lead.

이하, 상술한 바와 같이 소정의 절단 패턴이 형성된 호스트 기판(300)을 이용하여 형성된 수직형 발광 소자에 관해 설명한다. It will now be described with respect to a vertical type light emitting device formed by using the host board (300) with a predetermined cutting pattern formed as described above.

도 3a, 도 3b 및 도 4는 본 발명의 다른 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 단면도이다. Figure 3a, Figure 3b and Figure 4 is a sectional view for explaining a method of manufacturing a light emitting device according to another embodiment of the present invention.

도 3a 및 도 3b를 참조하면, 성장 기판(110)상에 패터닝된 반도체층(120, 130, 140)과 호스트 기판(300)을 본딩한다. When FIG. 3a and FIG. 3b, is patterned on a growth substrate 110, a semiconductor layer (120, 130, 140) and bonded to the host substrate (300). 이때 패터닝된 반도체층(120, 130, 140) 상부에는 소정의 금속층(150, 155)이 형성되어 호스트 기판(300)의 본딩 금속층(210)과 본딩되도록 한다. In this case such that the upper semiconductor layer (120, 130, 140) is patterned with a predetermined metal layer (150, 155) is formed on the bonding and the bonding metal layer 210 of the host board (300). 이때 본딩은 금속층(150, 155)이 형성된 반도체층(120, 130, 140) 상부에 호스트 기판(300)을 장착하되, 반도체층(120, 130, 140)의 금속층(150, 155)과 호스트 기판(300)의 본딩 금속층(150, 155)을 일치시킨 다음, 가압하여 두 금속층(150, 155와 210) 간을 본딩하여 패터닝된 반도체층(120, 130, 140)과 호스트 기판(300)을 결합한다. The bonding metal layers (150, 155) is formed, the semiconductor layer (120, 130, 140) the metal layer (150, 155) of but attached to the host board 300 to the upper semiconductor layer (120, 130, 140) and the host substrate combining the bonding metal layers (150, 155) a match was then pressurized by two metal layers (150, 155 and 210) by bonding the patterned semiconductor layer between (120, 130, 140) and the host substrate 300 of 300 do.

도 4를 참조하면, 패터닝된 반도체층(120, 130, 140) 하부의 성장 기판(110)을 분리한 다음, 호스트 기판(300)을 가공하여 개개의 발광 소자를 제조한다. 4, separating the patterned semiconductor layer (120, 130, 140) of the lower growth substrate 110, and then, processing the host board 300 to produce the individual light emitting devices.

상기의 성장 기판(110)의 분리는 레이저를 이용한 분리 공정을 통해 반도체층(120, 130, 140) 하부의 성장 기판(110)을 분리한다. Separating the growth substrate 110 and separates the semiconductor layer (120, 130, 140) of the lower growth substrate 110 through a separation process using a laser. 이때, 반도체층(120, 130, 140)은 호스트 기판(300)에 본딩되어 있어 성장 기판(110) 분리시 지지될 수 있다. At this time, the semiconductor layer (120, 130, 140) may be supported when it is bonded to the host substrate 300, the growth substrate 110 is separated. 이후, 본딩 금속층(210) 사이의 호스트 기판(300)을 절단하여 개개의 발광 소자를 제조하되, 본딩 금속층(210) 사이 영역에는 관통공을 포함하는 절단패턴(215)이 형성되어있어 호스트 기판(300)의 절단이 매우 용이하다. Then, the bonding metal layer 210 was cut to the host board 300 between prepared in the individual light-emitting device, the bonding metal layer 210 between the area got a cutting pattern 215 including the through hole is formed in the host substrate ( the cut 300) is very easy. 특히, 호스트 기판(300)이 금속으로 형성된 경우 기존의 호스트 기판에는 관통공인 절단패턴(215)이 형성되지 않았으므로 이를 절단함에 있어서 많은 어려움이 있지만, 본 발명에서는 관통공 사이 영역만을 절단하면 되는 이점이 있다. In particular, the host board 300, the existing on the host substrate, if formed from a metal, the through-authorized cutting pattern 215 has not been formed much, but this difficulty, advantage is if the present invention, cutting only between the through-hole area according as the cutting them there is.

상술한 바와 같이 별도의 호스트 기판을 제작한 다음, 이를 가압하여 성장기판 제거시 패터닝된 반도체층을 지지할 수 있음 뿐 아니라 반도체층 상에 소정의 도금 공정을 통해 패터닝된 반도체층 간을 연결하기 위한 금속 도금층을 형성하여 패터닝된 반도체층을 지지할 수도 있다. For connecting the separate, making the host substrate, and then, can be supported a semiconductor layer pattern when removing the growth substrate and pressing it, as well as the semiconductor layer between the patterned through a predetermined plating process on the semiconductor layer, as described above It may support a patterned semiconductor layer to form a metal plating layer.

도 5 내지 도 10은 본 발명에 따른 발광 소자의 제조 방법을 설명하기 위한 도면들이다. Figures 5 to 10 are diagrams for explaining a method of manufacturing a light emitting device according to the present invention. 상기 도면들에서 도 5a 내지 도 10a는 단면도이고, 도 5b 내지 도 10b는 평면도이다. In the drawings Figure 5a to Figure 10a is a cross-sectional view, and Figure 5b is a plan view to Figure 10b.

도 5a 및 도 5b를 참조하면, 성장 기판(110)상에 N형 반도체층(120), 활성층(130) 및 P형 반도체층(140)을 순차적으로 형성한다. When FIG. 5a and FIG 5b, to form an N-type semiconductor layer 120, active layer 130 and the P-type semiconductor layer 140 on the growth substrate 110 in order. 패터닝 공정을 통해 P형 반도체층(140), 활성층(130) 및 N형 반도체층(140)의 일부를 제거한다. Through the patterning process to remove a portion of the P-type semiconductor layer 140, active layer 130 and the N-type semiconductor layer 140.

상기의 기판(110)으로는 Al 2 O 3 , SiC, ZnO, Si, GaAs, GaP, LiAl 2 O 3 , BN, AlN 및 GaN 중 적어도 어느 하나의 기판을 사용한다. The substrate 110 of the uses Al 2 O 3, SiC, ZnO , Si, GaAs, GaP, LiAl 2 O 3, BN, at least one of AlN and GaN of the substrate. 본 실시예에서는 사파이어 기판을 사용한다. In the present embodiment uses a sapphire substrate. 본 실시예에서는 상술한 기판(110) 상에 N형 반도체층(120) 형성시 완충역할을 하는 버퍼층(미도시)을 형성할 수 도 있다. In this embodiment, also possible to form a buffer layer (not shown) that acts as a buffer in the formation N-type semiconductor layer 120 on the above substrate 110.

상기의 N형 반도체층(120)은 N형 불순물이 주입된 질화갈륨(GaN)막을 사용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. The N-type semiconductor layer 120 can be a material layer of different semiconductor properties is not preferred, and are not limited to using N-type impurity is injected into the gallium nitride (GaN) film. 본 실시예에서는 N 형 Al x Ga 1 - x N(0≤x≤1)막을 포함하는 N형 반도체층(120)을 형성한다. In this embodiment, the N-type Al x Ga 1 - to form the N-type semiconductor layer 120 comprising a film x N (0≤x≤1). 또한, P형 반도체층(140) 또한 P형 불순물이 주입된 질화갈륨막을 사용한다. Further, P-type semiconductor layer 140 also uses a gallium nitride film is a P-type impurity implanted. 본 실시예에서는 P형 Al x Ga 1 - x N(0≤x≤1)막을 포함하는 P형 반도체층(140)을 형성한다. In this embodiment, Al x Ga 1-type P - to form a P-type semiconductor layer 140 comprising a film x N (0≤x≤1). 이뿐 아니라 상기 반도체층 막으로 InGaN막을 사용할 수 있다. Not only this InGaN film may be used as the semiconductor layer film. 또한 상기의 N형 반도체층(120) 및 P형 반도체층(140)은 다층막으로 형성할 수도 있다. In addition, the N-type semiconductor layer 120 and the P-type semiconductor layer 140 in the above may also be formed as a multilayer film. 상기에서 N형의 불순물로는 Si를 사용하고, P형의 불순물로는 InGaAlP를 사용할 경우에는 Zn을 사용하고, 질화물계일때는 Mg를 사용한다. In the in the N-type impurity is used for Si and, when using the InGaAlP type of P is an impurity, the use of Zn, and a nitride-based when uses Mg.

또한 활성층(130)으로는 N형 Al x Ga 1 - x N(0≤x≤1)막 위에 양자우물층과 장벽층이 반복적으로 형성된 다층막을 사용한다. In addition, the active layer 130 in the N-type Al x Ga 1 - uses the x N (0≤x≤1) layer quantum well layers and barrier layers are repeatedly formed in a multi-layer film above. 상기의 장벽층과 우물층은 2원 화합물인 GaN, InN, AlN 등을 사용할 수 있고, 3원 화합물 In x Ga 1 - x N(0≤x≤1), Al x Ga 1 - x N(0≤x≤1)등을 사용할 수 있고, 4원 화합물 Al x In y Ga 1 -x- y N(0≤x+y≤1)을 사용할 수 있다. The barrier layer and the well layer may be a two-won compound is GaN, InN, AlN, etc., ternary compound In x Ga 1 - x N ( 0≤x≤1), Al x Ga 1 - x N (0 and the like ≤x≤1), can be used 4 won compound Al x In y Ga 1 -x- y N (0≤x + y≤1). 물론 상기의 2원 내지 4원 화합물에 소정의 불순물을 주입하여 N형 반도체층(120) 및 P형 반도체층(140)을 형성할 수도 있다. Of course, by injecting a predetermined impurity into the 2-to 4 won the compounds of the may form a N-type semiconductor layer 120 and the P-type semiconductor layer 140.

상술한 물질층들은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등을 포함한 다양한 증착 및 성장방법을 통해 형성된다. The above-mentioned material layer are metal organic chemical vapor deposition variety of deposition and growth, including; (Hydride Vapor Phase Epitaxy HVPE) (MOCVD;; Metal Organic Chemical Vapor Deposition), a molecular beam epitaxy method (MBE Molecular Beam Epitaxy), a hydride vapor deposition method It is formed through the method.

이후, P형 반도체층(140) 상에 감광막을 도포한 다음, 마스크를 이용한 사진 식각공정을 실시하여 감광막 패턴을 형성한다. A subsequent, coating a photosensitive film on a P-type semiconductor layer 140, and then, by performing a photolithography process using a mask to form a photoresist pattern. 감광막 패턴을 식각마스크로 하는 식각공정을 실시하여 P형 반도체층(140), 활성층(130) 및 N형 반도체층(120)을 식각하여 상기의 반도체층(120, 130, 140)들을 패터닝하여 이를 전기적으로 분리한다. And by performing an etching process to the photoresist pattern as an etch mask to etch the P-type semiconductor layer 140, active layer 130 and the N-type semiconductor layer 120, patterning the semiconductor layer (120, 130, 140) of the this and electrically isolated from each other. 이후, 소정의 스트립 공정을 통해 감광막 패턴을 제거한다. Thereafter, the photoresist pattern is removed through a predetermined strip process.

다음으로, 패터닝된 P형 반도체층(140) 상에 금속층(150, 155)을 형성한다. Next, a metal layer (150, 155) on the patterned P-type semiconductor layer 140. 본 실시예에서는 금속층(150. 155)으로는 다층으로 형성한다. In this embodiment, a metal layer (150. 155) are formed in multiple layers. P형 반도체층(140) 상에 투명전극층(150)을 형성하고, 그 상부에 본딩을 위한 금속막(155)을 형성한다. Forming a transparent electrode layer 150 on a P-type semiconductor layer 140, a metal film 155 for bonding to the top. 금속층(150, 155)은 P형 반도체층(140) 상부 전영역에 형성될 수도 있고, 일부영역에 형성될 수도 있다. A metal layer (150, 155) may be formed over the entire region of P-type semiconductor layer 140 may be formed on some areas. 상기 금속층(150, 155)은 투명하고, 오믹특성을 갖는 층을 사용하는 것이 바람직하다. The metal layer (150, 155) is preferably transparent, and using a layer having an ohmic characteristic. 이러한 금속층(150, 155)을 구성하는 기본 물질로 니켈, 아연, 은, 갈륨, 루테늄, 백금 및 이리듐 중 적어도 어느 하나를 포함하는 것이 바람직하다. A base material constituting such metal layers (150, 155), nickel, zinc, silver, gallium, it is preferred to include at least one of ruthenium, platinum and iridium.

물론 이에 한정되지 않고, P형 반도체층(140) 상에 금속층(150, 155)을 형성한 다음, 금속층(150, 155) 상에 감광막 패턴을 형성한 다음, 이를 이용한 식각공정을 실시하여 금속층(150, 155), P형 반도체층(140), 활성층(130) 및 N형 반도체층(120)을 제거한다. Of course, this is not limited, to one, and then, forming a photoresist pattern on the metal layer (150, 155) forming a metal layer (150, 155) on the P-type semiconductor layer 140 is carried out and then the etching process using the same metal layer ( 150, 155) to remove the P-type semiconductor layer 140, active layer 130 and an N-type semiconductor layer 120. 또한, 상기의 식각시 성장 기판(110)의 일부도 함께 식각할 수도 있다. In addition, some of the etching during the growth substrate 110 of the Figure may be etched together.

도 6a 및 도 6b를 참조하면, P형 반도체층(140), 활성층(130) 및 N형 반도체층(120)이 제거된 영역을 소정의 베리어층(160)으로 매립한다. When FIG. 6a and FIG. 6b, and embedding a P-type semiconductor layer 140, active layer 130 and an N-type semiconductor layer 120 is removed in a predetermined region of the barrier layer (160). 이때, P형 반도체층(140) 상부에 형성된 금속층(150, 155)이 노출되도록 한다. At this time, such that the metal layer (150, 155) the impression formed in the upper P-type semiconductor layer 140.

이를 위해 전체 구조상에 패터닝된 금속층(150, 155), P형 반도체층(140), 활성층(130) 및 N형 반도체층(120) 간의 영역을 충분히 매립할 두께의 베리어층(160)을 형성한 다음, 금속층(150, 155) 상부에 형성된 베리어층(160)을 제거하여 상기 물질층이 제거된 영역을 베리어층(160)으로 매립한다. For this purpose, the formation of the metal layer (150, 155), P-type semiconductor layer 140, active layer 130 and an N-type barrier layer having a thickness sufficient to fill the region between the semiconductor layer 120, 160 is patterned on the entire structure, next, to remove the barrier layer 160 is formed on the top metal layer (150, 155) is embedded in the removed region of the material layer to the barrier layer (160). 이때, 베리어층(160)으로는 산화막, 질화막 및 감광막 등을 포함하는 물질을 사용하되, P형 반도체층(140), 활성층(130) 및 N형 반도체층(120)과 식각차가 큰 물질을 사용하는 것이 바람직하다. At this time, the barrier layer 160 include, but using a material including an oxide film, nitride film and the photosensitive film or the like, using a P-type semiconductor layer 140, active layer 130 and the N-type semiconductor layer 120 and the etching a large difference in material it is preferable to. 이로써 후속 공정을 통해 제거가 용이하도록 한다. Thereby to facilitate removal through a subsequent process.

본 실시예에서는 감광막을 이용하여 패터닝된 금속층(150, 155), P형 반도체층(140), 활성층(130) 및 N형 반도체층(120) 사이 영역에 감광막을 도포하여 베리어층(160)을 형성한다. In this embodiment, the metal layer (150, 155) patterned by using a photosensitive film, a P-type semiconductor layer 140, active layer 130 and the N-type semiconductor layer 120, the barrier layer 160 by coating a photosensitive film on an area between forms.

도 7a, 도 7b, 도 8a 및 도 8b를 참조하면, 베리어층(160)상의 일부에 절단패턴으로 사용될 적어도 한개의 관통공(185)이 형성된 제 1 금속 도금층(180)을 전체 구조상에 형성한다. Some of the first metal plating layer 180, at least one through-hole 185 of a formed to be used as a cutting pattern on a on Figure 7a, Figure 7b, when FIG. 8a and FIG. 8b, the barrier layer 160 is formed on the entire structure, .

이를 위해 먼저 베리어층(160) 상의 일부를 제외한 영역에 제 1 시드층(170)을 형성한다. To this end, first, forming a first oxide layer 170 in a region other than a portion on the barrier layer (160). 제 1 시드층(170)을 형성하기 위해 전체 구조상에 베리어층(160)의 일부를 차폐하는 소정의 마스크 패턴을 형성한 다음, 제 1 시드층(170)을 형성한다. First to form a seed layer 170 is formed a predetermined mask pattern to shield a portion of the barrier layer 160, the entire structure is formed and then the first oxide layer 170. 이때 마스크 패턴에 따라 관통공(185)의 형상이 다양하게 변화될 수 있다. At this time, there is a shape of the through hole 185 can be variously changed according to a mask pattern.

이후, 금속도금 공정을 실시하면 제 1 시드층(170)이 형성된 영역 상부에 제 1 금속 도금층(180)이 형성된다. Then, when subjected to a metal plating process, the first metal plating layer 180, the upper region is formed a first seed layer 170 is formed. 상기의 금속 도금 공정은 전기 도금, 용해금속침지도금, 용해분사도금, 증착도금, 음극분무도금등을 포함하는 다양한 도금 공정을 수행할 수 있다. Metal plating process described above can be used to perform various plating processes including electroplating, immersion plating metal dissolved, dissolution jet plating, vapor deposition plating, cathode atomization plating. 본 실시예에서는 전기 도금을 실시하여 제 1 금속 도금층(180)을 형성한다. In this embodiment, by carrying out electroplating to form a first metal plating layer (180). 제 1 금속 도금층(180)을 한번의 전기 도금을 통해 목표로 하는 두께로 형성하거나, 이 아닌 다수번의 전기 도금공정을 반복하여 목표로 하는 두께로 형성한다. Article formed with a target thickness of the first metal plate layer 180 through the electroplating of the once or repeated a number of times than the electroplating process is formed to a target thickness. 제 1 금속 도금층(180)은 0.001um이상의 두께로 형성한다. A first metal plating layer 180 is formed to a thickness 0.001um or more. 즉, 0.001 내지 1000um두께로 형성한다. In other words, it is formed to a thickness of 0.001 to 1000um. 또한, 제 1 금속도금층(180)으로 금, 은, 구리, 텅스텐, 니켈, 백금, 아연, 알루미늄, 몰리브텐, 실리콘, 게르마늄, 티타늄, 갈륨, 인듐, 주석 및 납 중 적어도 어느 하나를 사용한다. In addition, the gold in the first metal plating layer 180, silver, copper, tungsten, nickel, platinum, zinc, aluminum, molybdenum ten, silicon, germanium, titanium, gallium, indium, at least one of tin and lead is used to .

이와 같이 제 1 금속도금층(180)을 형성하여 하부의 성장 기판(110)을 제거할 때, 패터닝된 다수의 금속층(150, 155), P형 반도체층(140), 활성층(130) 및 N형 반도체층(120)을 지지하는 역할을 한다. In this manner, forming the first metal plating layer 180 to remove the lower growth substrate 110, a patterned plurality of metal layers (150, 155), P-type semiconductor layer 140, active layer 130 and an N-type It serves to support the semiconductor layer 120. 또한, P형 반도체층(140) 상에 형성되어 외부 전원을 반도체층에 인가하는 역할을 할 뿐만 아니라 반도체층에서 발산되는 열을 외부로 방출하는 역할도 할 수 있다. Further, it formed on the P-type semiconductor layer 140 may be an external power source, as well as the role to be applied to the semiconductor layer also serves to dissipate heat emitted from the semiconductor layer to the outside. 그리고, 본 발명은 금속층(150, 155) 사이의 영역에 형성되는 제 1 금속도금층(180)이 소정의 관통공(185)을 갖게 됨으로 인해 제 1 금속 도금층(180)의 절단을 용이하게 할 수 있어 성장 기판(110) 제거후, 개별 소자 형성을 위해 시 발생하는 문제점들을 줄일 수 있다. Incidentally, the present invention is to facilitate the cutting of the first metal plating layer 180 is doemeuro have a predetermined through hole 185 because of the first metal plating layer 180 is formed on the area between the metal layer (150, 155) it can be reduced after the removal of growth substrate 110, a problem that occurs when for each element formation.

관통공(185)의 형상은 도 7 및 도 8에서 보여지는 바와 같이 절단될 영역인 베리어층(160) 상부 즉, 금속층(150, 155) 사이 영역의 중심부에 절단면 방향으로 정렬된 다수의 사각형 형상으로 형성된다. The shape of the through hole 185 is 7 and the area of ​​the barrier layer 160 to be cut as shown in Figure 8 the top that is, the metal layer-like plurality of aligned intersection direction in the center between the regions (150, 155) square It is formed. 물론 이에 한정되지 않고, 절단의 편의를 위한 다양한 형상이 가능하다. Of course not limited to this, and may be variously shaped for ease of cutting. 즉, 평면으로 보았을 경우, 다각형 형상, 원 형상, 타원 형상, 직선 형상, 메시 형상등을 포함한 다양한 형상이 가능하다. That is, when viewed in plan, may be variously shaped including a polygonal shape, a circular shape, an elliptical shape, a linear shape, a mesh shape, and the like.

이때 관통공(185)의 지름이 너무 크게 되면 하부의 반도체층(120, 130, 140)을 지지할 수 없게 되는 문제가 발생하기 때문에 이를 적정하게 조절해 주어야 한다. At this time, the through hole 185 when the diameter is too large because it is a problem that can not be supported generation of a lower semiconductor layer (120, 130, 140) of the must to properly control them. 본 실시예에서는 금속층(150, 155) 사이 영역을 1로 하였을 경우, 금속층간을 연결 지지하는 제 1 금속 도금층(180)이 차지하는 비율이 0.1 내지 0.95가 되도록 한다. The present embodiment, when hayeoteul the area between the metal layer (150, 155) to 1, the first metal plating layer 180, the ratio occupied by the metal connecting support layers such that 0.1 to 0.95. 바람직하게는 0.3 내지 0.85이 되도록 한다. Preferably such that 0.3 to 0.85. 더욱 바람직하게는 0.4 내지 0.8이 되도록 한다. More preferably, such that 0.4 to 0.8.

도 9a 및 도 9b를 참조하면, 금속층(150, 155) 상부 영역의 상기 제 1 금속 도금층(180) 상에 제 2 금속 도금층(190)을 형성한다. When Fig. 9a and FIG. 9b, the metal layer (150, 155) to form the first metal plating layer 180, second metal plating layer 190 on the upper region. 이를 위해 금속층(150, 155) 상부 영역의 제 1 금속도금층(180) 상에 제 2 시드층(미도시)을 형성한 다음, 전기 도금공정을 통해 상기 제 2 시드층이 형성된 영역에 제 2 금속 도금층(190)이 형성된다. Forming a second seed layer (not shown) on the first metal plating layer 180 of the upper region the metal layer (150, 155) for this purpose, and then a second metal on a region of the second seed layer is formed through an electroplating process, the plating layer 190 is formed.

도 10을 참조하면, N형 반도체층(120) 하부의 성장 기판(110)을 제거한 다음, 패터닝된 P형 반도체층(140), 활성층(130), N형 반도체층(120) 사이 영역에 형성된 베리어층(160)을 제거한다. Referring to Figure 10, N-type removal of the semiconductor layer 120 of the lower growth substrate 110 is then formed between the patterned P-type semiconductor layer 140, an active layer (130), N-type semiconductor layer 120 region It removes the barrier layer 160. 이후, 제 1 금속 도금층(180)을 가공하여 독립된 발광 소자를 제조한다. Then, processing a first metal plating layer 180, to prepare a light emitting device independent.

여기서, 레이저 리프트 오프 공정을 통해 성장 기판(110)을 제거하고, 습식 식각을 통해 베리어층(160)을 제거한다. Here, through the laser lift-off process to remove the growth substrate 110, and removing the barrier layer 160 through a wet-etching. 이후, 제 1 금속 도금층(180)의 관통공 영역의 제 1 금속도금층(180)을 절단하여여 개개의 발광 소자를 제작한다. Then, by cutting a first metal plating layer 180 of the through-hole region of the first metal plating layer 180 is fabricated over the individual light emitting devices. 이를 통해 제 1 금속 도금층(180)의 절단이 용이해 질 수 있다. This may be to the cutting of the first metal plate layer 180 easily. 절단 패턴 즉, 관통공(185)의 사이 영역의 제 1 금속 도금층(180)은 그 폭이 얇기 때문에 쉽게 절단될 수 있다. A first metal plating layer (180) between the region of the cutting patterns that is, the through hole 185 can easily be cut so thin in width.

110 : 성장 기판 120 : N형 반도체층 110: growth substrate 120: N-type semiconductor layer
130 : 활성층 140 : P형 반도체층 130: an active layer 140: P-type semiconductor layer
150, 155 : 금속층 160 : 베리어층 150, 155: metal layer 160: barrier layer
170 : 시드층 180, 190 : 금속도금층 170: seed layer 180, 190: metal plating layer
185 : 관통공 200 : 도전성판 185: through hole 200: conductive plates
210 : 본딩 금속층 215 : 절단 패턴 210: bonding metal layer 215: cutting pattern
300 : 호스트 기판 300: The host board

Claims (7)

  1. n 형 질화물 반도체 층, 활성층 및 p 형 질화물 반도체 층을 포함하는 반도체 층; n-type nitride semiconductor layer, a semiconductor layer including an active layer and a p-type nitride semiconductor layer;
    상기 반도체 층의 p 형 질화물 반도체 층 상에 구비된 투명전극층; A transparent electrode layer provided on the p-type nitride semiconductor layer of the semiconductor layer;
    상기 투명전극층 상에 구비되며, 니켈, 아연, 은, 갈륨, 루테늄, 백금 또는 이리듐 중 적어도 하나를 포함하여 이루어진 본딩 금속층; The transparent electrode layer is provided on, nickel, zinc, silver, the bonding metal layer comprising an at least one of gallium, ruthenium, platinum or iridium; And
    상기 본딩 금속층 상에 구비되며, 텅스텐, 니켈, 몰리브덴, 인듐 또는 주석 중 적어도 하나를 포함하여 이루어진 층이 적어도 두 층으로 적층된 호스트 기판을 포함하는 발광소자. The bonding is provided on the metal layer, tungsten, nickel, molybdenum, and the light-emitting device comprising at least a host substrate stacked in two layers consisting of layers including at least one of indium or tin.
  2. 청구항 1에 있어서, 상기 호스트 기판의 적어도 두 층은 제1 금속 도금층 및 제2 금속 도금층을 포함하는 발광소자. The method according to claim 1, the light emitting device of at least two layers of the host substrate comprises a first metal layer and second metal coating layer.
  3. 청구항 2에 있어서, 상기 제2 금속 도금층은 상기 제1 금속 도금층 상에 구비되되, 상기 제2 금속 도금층의 너비는 상기 제1 금속 도금층의 너비보다 작은 발광소자. The method according to claim 2, wherein the second metal-plated layer is smaller than the width of the light-emitting device of the first doedoe provided on the metal plating layer, the width of the second metal plating layer is the first metal plating layer.
  4. 청구항 2에 있어서, 상기 본딩 금속층 상에 상기 제1 금속 도금층이 구비된 발광소자. The method according to claim 2, the light emitting element with the first metal coating layer on the bonding metal layer.
  5. 삭제 delete
  6. 삭제 delete
  7. 삭제 delete
KR20100045658A 2010-05-14 2010-05-14 Luminescence device KR101330250B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20100045658A KR101330250B1 (en) 2010-05-14 2010-05-14 Luminescence device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20100045658A KR101330250B1 (en) 2010-05-14 2010-05-14 Luminescence device

Publications (2)

Publication Number Publication Date
KR20100057004A true KR20100057004A (en) 2010-05-28
KR101330250B1 true KR101330250B1 (en) 2013-11-15

Family

ID=42280905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20100045658A KR101330250B1 (en) 2010-05-14 2010-05-14 Luminescence device

Country Status (1)

Country Link
KR (1) KR101330250B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003088318A2 (en) 2002-04-09 2003-10-23 Oriol, Inc. Method of fabricating vertical structure leds
WO2003088320A2 (en) 2002-04-09 2003-10-23 Oriol, Inc. A method of fabricating vertical devices using a metal support film

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003088318A2 (en) 2002-04-09 2003-10-23 Oriol, Inc. Method of fabricating vertical structure leds
WO2003088320A2 (en) 2002-04-09 2003-10-23 Oriol, Inc. A method of fabricating vertical devices using a metal support film

Also Published As

Publication number Publication date Type
KR20100057004A (en) 2010-05-28 application

Similar Documents

Publication Publication Date Title
US20090078954A1 (en) Semiconductor light emitting device and method for manufacturing the same
US8426227B1 (en) Method of forming a micro light emitting diode array
US20080251796A1 (en) Light Emitting Device and Method of Manufacturing the Same
US20080035953A1 (en) Gallium nitride-based light emitting diode and method of manufacturing the same
US20080048206A1 (en) Vertical gallium nitride-based light emitting diode and method of manufacturing the same
US20060270075A1 (en) Method of manufacturing light emitting diodes
KR20060059783A (en) Gan compound semiconductor light emitting element and method of manufacturing the same
US20100123147A1 (en) Semiconductor light emitting device
JP2010123717A (en) Semiconductor light emitting element and method for manufacturing it
US20100283081A1 (en) Light-emitting device
US7781242B1 (en) Method of forming vertical structure light emitting diode with heat exhaustion structure
KR20090027329A (en) Vertical semiconductior light emitting device and manufacturing method of the same
JP2008172040A (en) Semiconductor light emitting element, method of manufacturing semiconductor light emitting element, backlight, display and electronic equipment
KR20080018084A (en) Vertically structured gan type light emitting diode device and manufacturing method thereof
US20100052010A1 (en) Semiconductor light emitting device
KR100752717B1 (en) Method of manufacturing vertically structured gan type light emitting diode device
JP2010016055A (en) Manufacturing method of light emitting diode, light emitting diode, and lamp
US20050230700A1 (en) Flip chip light emitting diode with micromesas and a conductive mesh
JP2006295162A (en) Vertical structure iii nitride light emitting element and its fabrication process
JP2006210824A (en) Nitride semiconductor light emitting element
US20100127297A1 (en) Semiconductor light-emitting device
KR100682255B1 (en) Method for fabricating light emitting diode of vertical type electrode
US20130285095A1 (en) Light emitting device and light emitting device package
JP2007103951A (en) Nitride semiconductor light-emitting element and method for manufacture it
US20100248400A1 (en) Methods of fabricating a light-emitting device

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160907

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170911

Year of fee payment: 5