KR101330250B1 - Luminescence device - Google Patents

Luminescence device Download PDF

Info

Publication number
KR101330250B1
KR101330250B1 KR1020100045658A KR20100045658A KR101330250B1 KR 101330250 B1 KR101330250 B1 KR 101330250B1 KR 1020100045658 A KR1020100045658 A KR 1020100045658A KR 20100045658 A KR20100045658 A KR 20100045658A KR 101330250 B1 KR101330250 B1 KR 101330250B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
metal
layers
metal plating
Prior art date
Application number
KR1020100045658A
Other languages
Korean (ko)
Other versions
KR20100057004A (en
Inventor
윤형수
이정훈
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020100045658A priority Critical patent/KR101330250B1/en
Publication of KR20100057004A publication Critical patent/KR20100057004A/en
Application granted granted Critical
Publication of KR101330250B1 publication Critical patent/KR101330250B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명에 따른 발광소자는 호스트 기판과, 상기 호스트 기판 상에 형성된 p 형 질화물 반도체 층, 활성층 및 n 형 질화물 반도체 층을 포함하는 반도체 층 및 상기 호스트 기판과 상기 반도체 층 사이에 형성된 적어도 하나의 금속층을 포함하고, 상기 호스트 기판은 적어도 둘 이상의 금속판을 포함하는 것을 특징으로 한다. The light emitting device according to the present invention comprises a semiconductor layer comprising a host substrate, a p-type nitride semiconductor layer, an active layer and an n-type nitride semiconductor layer formed on the host substrate, and at least one metal layer formed between the host substrate and the semiconductor layer. The host substrate may include at least two metal plates.

Description

발광 소자{Luminescence device}Light emitting device

본 발명은 발광 소자에 관한 것으로, 칩 간의 분리가 용이한 호스트 기판을 포함하는 발광 소자를 제공한다. The present invention relates to a light emitting device, and provides a light emitting device including a host substrate that is easily separated between chips.

종래의 GaN에 기반을 둔 물질의 소자는 처음에 개발이 되었을 때부터, 광 소자로서의 특성을 향상시키기 위한 여러 가지 연구를 진행하여 오고 있으며, 최근에는 반도체층을 성장시키기 위해 사용한 기판을 제거하여 광 특성을 개선시키는 방법에 대한 연구가 많이 진행되고 있다. 또한, 조명 시장에서 사용될 소자 제작을 위해 GaN계 물질이 상당히 중요한 역할을 할 것으로 기대된다. Since the first GaN-based materials have been developed, various researches have been conducted to improve their characteristics as optical devices. There is a lot of research on how to improve the characteristics. In addition, GaN-based materials are expected to play a significant role in the fabrication of devices for use in the lighting market.

그러나 GaN계 물질을 사용하는 반도체 소자를 조명용으로 사용하기 위해서는 GaN계 반도체 소자가 개선하여야 할 점들이 많고, 현재 이러한 문제점들을 개선하기 위한 많은 연구가 이루어지고 있다. GaN계 소자의 문제 중 가장 중요한 이슈로 대두되고 있는 것은, GaN계 반도체층을 성장시킬 때 사용하는 기판으로 절연성의 사파이어를 사용함에 있다. 이는 사파이어 상에 반도체층을 형성한 후, 가장 마지막 층 위에 P, N 두개의 전극을 형성하여 소자를 구동시켜야 한다. 즉, 빛이 방출하는 방향에 두개의 전극을 형성함으로 인해 빛의 방출영역이 줄어들게 되는 문제가 발생한다. However, in order to use a semiconductor device using a GaN-based material for lighting, there are many improvements to the GaN-based semiconductor device, and many studies have been made to improve these problems. Among the problems of GaN-based devices, the most important issue is to use insulating sapphire as a substrate for growing a GaN-based semiconductor layer. After forming the semiconductor layer on the sapphire, the P and N two electrodes must be formed on the last layer to drive the device. That is, the problem that the emission area of the light is reduced by forming two electrodes in the direction in which the light is emitted.

또한, GaN계 반도체 소자를 조명용으로 사용하기 위해서는 반도체 물질의 특성상 구현할 수 있는 내부 양자 효율의 증대에 있어서는 그 한계가 있기 때문에, 대전류를 인가하여 발광효율을 증대시켜야 한다. 그러나 대전류를 인가할 때 PN 접합부근에서 많은 열이 발생하게 되는데, 상술한 구조의 반도체 소자에서는 열을 충분히 방출시키지 못하기 때문에 대전류의 소자 구현이 불가능하고, 이러한 열에 의해 소자의 신뢰성 확보가 어려워지는 문제가 발생하였다. In addition, in order to use GaN-based semiconductor devices for illumination, there is a limit in increasing internal quantum efficiency that can be realized due to the characteristics of semiconductor materials, and therefore, luminous efficiency should be increased by applying a large current. However, when a large current is applied, a lot of heat is generated in the vicinity of the PN junction. In the semiconductor device having the above-described structure, since the heat is not sufficiently discharged, it is impossible to implement a large current device, and it is difficult to secure the reliability of the device by such heat. A problem occurred.

이러한 문제를 해결하기 위해, GaN 기판을 만들어 사용하는 방법과 전도성의 기판인 SiC 기판을 이용하여 소자를 만드는 방법이 제시되었다. 하지만, 이들 기판의 가격이 비싸기 때문에 가격적인 측면에서 시장을 확대해 나감에 있어서 장애 요인이 되고 있다. 또한, 종래에는 플립 칩(Flip Chip)을 이용하여 소자의 발광 효율을 증가시키는 방법을 사용하고 있었으나, 공정의 난이함과 수율의 저하 문제점이 있다. To solve this problem, a method of making and using a GaN substrate and a method of making a device using a SiC substrate, which is a conductive substrate, have been proposed. However, the price of these substrates is expensive, which is an obstacle in expanding the market in terms of price. In addition, in the related art, a method of increasing the light emitting efficiency of the device using a flip chip has been used, but there are problems of difficulty of the process and a decrease in yield.

따라서, 최근에는 기판제거를 통해 광 효율을 확대하는 방안이 차츰 각광을 받고 있다. 이는 사파이어 성장 기판 상에 GaN계 반도체층을 형성한 다음, 성장 기판을 제거하기 전에 성장 기판이 제거된 GaN계 반도체층을 지지할 수 있는 호스트 기판을 GaN계 반도체층과 접합시켰다. 이 또한, 호스트 기판으로 도전성 기판 즉, 금속을 사용할 경우 호스트 기판을 절단하여 발광 칩 간을 분리하기 어려운 문제가 있었다.
Therefore, recently, the method of increasing the light efficiency by removing the substrate has been in the spotlight. This formed a GaN-based semiconductor layer on the sapphire growth substrate, and then bonded the GaN-based semiconductor layer to a host substrate capable of supporting the GaN-based semiconductor layer from which the growth substrate was removed before removing the growth substrate. In addition, when a conductive substrate, that is, a metal, is used as the host substrate, there is a problem that it is difficult to separate the light emitting chips by cutting the host substrate.

따라서, 본 발명은 상기의 문제점을 해결하기 위하여 하부 성장기판의 제거와 셀간의 분리가 용이한 구조의 호스트 기판을 통해 발광 셀간의 분리를 용이하게 할 수 있고, 대량 생산시 생산성을 향상시킬 수 있는 발광 소자를 제공한다.Therefore, the present invention can facilitate the separation between the light emitting cells through the host substrate of the structure that is easy to remove the lower growth substrate and the separation between the cells in order to solve the above problems, it is possible to improve the productivity in mass production Provided is a light emitting device.

본 발명은 n 형 질화물 반도체 층, 활성층 및 p 형 질화물 반도체 층을 포함하는 반도체 층; 상기 반도체 층의 p 형 질화물 반도체 층 상에 구비된 투명전극층; 상기 투명전극층 상에 구비되며, 니켈, 아연, 은, 갈륨, 루테늄, 백금 또는 이리듐 중 적어도 하나를 포함하여 이루어진 본딩 금속층; 및 상기 본딩 금속층 상에 구비되며, 텅스텐, 니켈, 몰리브덴, 인듐 또는 주석 중 적어도 하나를 포함하여 이루어진 층이 적어도 두 층으로 적층된 호스트 기판을 포함하는 발광소자를 제공한다.
상기 호스트 기판의 적어도 두 층은 제1 금속 도금층 및 제2 금속 도금층을 포함할 수 있다.
상기 제2 금속 도금층은 상기 제1 금속 도금층 상에 구비되되, 그 너비가 작을 수 있다.
상기 발광소자는 상기 본금 금속층 상에 상기 제1 금속 도금층이 구비될 있다.The present invention provides a semiconductor layer comprising an n-type nitride semiconductor layer, an active layer and a p-type nitride semiconductor layer; A transparent electrode layer provided on the p-type nitride semiconductor layer of the semiconductor layer; A bonding metal layer provided on the transparent electrode layer and including at least one of nickel, zinc, silver, gallium, ruthenium, platinum, or iridium; And a host substrate provided on the bonding metal layer, wherein a layer including at least one of tungsten, nickel, molybdenum, indium, or tin is stacked in at least two layers.
At least two layers of the host substrate may include a first metal plating layer and a second metal plating layer.
The second metal plating layer may be provided on the first metal plating layer, and may have a small width.
The light emitting device may include the first metal plating layer on the gold metal layer.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

상술한 바와 같이, 절단패턴이 형성된 호스트 기판을 이용하여 패터닝된 반도체층을 지지하여 개개의 발광 소자를 제조하게 되면 보다 소자 간을 용이하게 분리하는 것이 가능하며 대량 생산의 경우 생산성을 향상시키는 중용한 인자로서 작용할 수 있다. As described above, when the individual light emitting devices are manufactured by supporting the patterned semiconductor layer using the host substrate on which the cutting patterns are formed, it is possible to easily separate the devices, and in the case of mass production, it is important to improve productivity. Can act as a factor.

또한, 금속성의 호스트 기판과 반도체층 사이의 열팽장 계수의 차이에 의해 발생하는 문제도 해결할 수 있다. Moreover, the problem which arises by the difference in the thermal expansion coefficient between a metallic host substrate and a semiconductor layer can also be solved.

또한, 호스트 기판을 외부에서 제작하여 가압 본딩을 실시하지 않고, 반도체층 상에 바로 성장시킬 수 있어 공정 시간을 단축시킬 수 있고, 가압에 의한 반도체층이 손상을 방지할 수 있다. In addition, the host substrate may be manufactured externally and grown directly on the semiconductor layer without performing pressure bonding, thereby shortening the process time and preventing damage to the semiconductor layer due to pressure.

도 1은 본 발명에 따른 발광 소자를 설명하기 위한 단면 사시도.
도 2는 본 발명에 따른 호스트 기판을 설명하기 위한 도면.
도 3 및 도 4는 본 발명의 다른 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 단면도.
도 5 내지 도 10은 본 발명에 따른 발광 소자의 제조 방법을 설명하기 위한 도면.1 is a cross-sectional perspective view for explaining a light emitting device according to the present invention.
2 is a view for explaining a host substrate according to the present invention.
3 and 4 are cross-sectional views illustrating a method of manufacturing a light emitting device according to another embodiment of the present invention.
5 to 10 are views for explaining the manufacturing method of the light emitting device according to the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. It will be apparent to those skilled in the art that the present invention may be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, It is provided to let you know. Wherein like reference numerals refer to like elements throughout.

도 1은 본 발명에 따른 발광 소자를 설명하기 위한 단면 사시도이다. 1 is a cross-sectional perspective view for explaining a light emitting device according to the present invention.

도 1을 참조하면, 본 발명에 따른 발광 소자는 반도체층(120, 130, 140)과, 반도체층(120, 130, 140) 상에 마련된 소정의 절단패턴을 갖는 호스트 기판(300)을 포함한다. Referring to FIG. 1, a light emitting device according to the present invention includes a semiconductor layer 120, 130 and 140, and a host substrate 300 having a predetermined cutting pattern provided on the semiconductor layers 120, 130 and 140. .

상기의 반도체층(120, 130, 140)은 N형 반도체층(120)과 P형 반도체층(140)을 지칭한다. 또한, N형 반도체층(120)과 P형 반도체층(140) 간에 형성된 활성층(130)을 더 포함한다. 또한, N형 반도체층(120) 하부에 버퍼층(미도시)을 더 포함할 수도 있다. 또한, P형 반도체층(140) 상에 오믹 전극층을 더 포함할 수도 있다. 물론 이에 한정되지 않고, 발광 효율을 향상시킬 수 있는 다양한 반도체 물질층이 더 포함될 수 있다.The semiconductor layers 120, 130, and 140 refer to the N-type semiconductor layer 120 and the P-type semiconductor layer 140. In addition, the semiconductor device further includes an active layer 130 formed between the N-type semiconductor layer 120 and the P-type semiconductor layer 140. In addition, a buffer layer (not shown) may be further included below the N-type semiconductor layer 120. In addition, the ohmic electrode layer may be further included on the P-type semiconductor layer 140. Of course, the present invention is not limited thereto, and may further include various semiconductor material layers capable of improving luminous efficiency.

호스트 기판(300)과 반도체층(120, 130, 140) 사이에 마련된 본딩을 위한 적어도 한층의 금속층을 포함한다. 호스트 기판(300)으로는 금, 은, 구리, 텅스텐, 니켈, 백금, 아연, 알루미늄, 몰리브텐, 실리콘, 게르마늄, 티타늄, 갈륨, 인듐, 주석 및 납 중 적어도 어느 하나를 사용한다. 호스트 기판(300)은 성장 방법, 도금방법 등을 통해 반도체층(120, 130, 140) 상부에 형성할 수도 있고, 별도의 공정을 통해 제작한 다음, 이를 반도체층(120, 130, 140) 상에 본딩할 수도 있다.At least one metal layer for bonding provided between the host substrate 300 and the semiconductor layers 120, 130, and 140 is included. As the host substrate 300, at least one of gold, silver, copper, tungsten, nickel, platinum, zinc, aluminum, molybdenum, silicon, germanium, titanium, gallium, indium, tin, and lead is used. The host substrate 300 may be formed on the semiconductor layers 120, 130, and 140 through a growth method, a plating method, or the like, and may be manufactured through a separate process, and then, on the semiconductor layers 120, 130, and 140. You can also bond to.

절단 패턴은 호스트 기판(300)의 가장자리에 형성된다. 바람직하게는 반도체층이 본딩되지 않는 영역에 형성된다. 본 실시예에서는 절단패턴의 형상은 호스트 기판(300)의 가장자리 영역에 요철형상으로 형성한다. The cutting pattern is formed at the edge of the host substrate 300. Preferably, the semiconductor layer is formed in an unbonded region. In the present embodiment, the shape of the cutting pattern is formed in an uneven shape in the edge region of the host substrate 300.

반도체층(120, 130, 140) 하부에는 별도의 전극이 형성될 수도 있고, 호스트 기판(300) 상부에도 전극이 형성될 수도 있다. Separate electrodes may be formed under the semiconductor layers 120, 130, and 140, and electrodes may also be formed on the host substrate 300.

도 2는 본 발명에 따른 호스트 기판을 설명하기 위한 도면이다. 2 is a view for explaining a host substrate according to the present invention.

도 2a는 호스트 기판의 사시도이고, 도 2b는 평면도이고, 도 2c는 도 2b의 Ⅰ-Ⅰ’선상의 단면도이고, 도 2d는 도 2b의 Ⅱ-Ⅱ’선상의 단면도이다. FIG. 2A is a perspective view of the host substrate, FIG. 2B is a plan view, FIG. 2C is a sectional view taken along line II ′ of FIG. 2B, and FIG. 2D is a sectional view taken along line II-II ′ of FIG. 2B.

도 2a 내지 도 2d를 참조하면, 본 발명에 따른 발광 소자용 호스트 기판(300)은 도전성판(200)과 도전성판(200)의 하부 소정영역에 형성된 다수의 본딩 금속층(210)을 포함하되, 본딩 금속층(210) 사이 일부에 도전성판(200)에 절단 패턴(215)이 형성되어 있다. 2A to 2D, the light emitting device host substrate 300 according to the present invention includes a conductive plate 200 and a plurality of bonding metal layers 210 formed in predetermined regions under the conductive plate 200. A cutting pattern 215 is formed on the conductive plate 200 between the bonding metal layers 210.

여기서 절단패턴(215)은 적어도 1개의 관통공인 것이 바람직하다. 절단 패턴(215)은 관통공에 한정되지 않고, 호스트 기판(300)의 절단을 용이하게 할 수 있는 다양한 구조 및 형상이 가능하다. 절단패턴(215)의 형상은 도 2a 및 도 2d에서 보여지는 바와 같이 본딩 금속층(210) 사이 영역의 중심부에 절단면 방향으로 정렬된 다수의 사각형 형상으로 형성된다. 물론 이에 한정되지 않고, 절단의 편의를 위한 다양한 형상이 가능하다. 즉, 평면으로 보았을 경우, 다각형 형상, 원 형상, 타원 형상, 직선 형상, 메시 형상등을 포함한 다양한 형상이 가능하다. 이때 관통공의 폭/지름이 너무 크게 되면 하부의 반도체층을 지지할 수 없게 되는 문제가 발생하기 때문에 이를 적정하게 조절해 주어야 한다. 본 실시예에서는 본딩 금속층(210) 사이 영역을 1로 하였을 경우, 관통공에 의해 관통된 영역이 차지하는 비율이 0.05 내지 0.9가 되도록 한다. 바람직하게는 0.15 내지 0.7이 되도록 한다. 더욱 바람직하게는 0.2 내지 0.6이 되도록 한다. The cutting pattern 215 is preferably at least one through hole. The cutting pattern 215 is not limited to the through hole, and may have various structures and shapes that may facilitate the cutting of the host substrate 300. As shown in FIGS. 2A and 2D, the cutting patterns 215 may be formed in a plurality of quadrangular shapes aligned in the cutting plane direction at the center of the region between the bonding metal layers 210. Of course, it is not limited to this, various shapes are possible for the convenience of cutting. That is, when viewed in plan, various shapes including a polygonal shape, a circular shape, an elliptic shape, a linear shape, a mesh shape, and the like are possible. At this time, if the width / diameter of the through hole is too large, a problem arises in that the lower semiconductor layer cannot be supported. In the present embodiment, when the area between the bonding metal layers 210 is 1, the ratio of the area penetrated by the through hole is 0.05 to 0.9. Preferably it is 0.15 to 0.7. More preferably, it is made 0.2 to 0.6.

상기의 호스트 기판(300)으로는 금, 은, 구리, 텅스텐, 니켈, 백금, 아연, 알루미늄, 몰리브텐, 실리콘, 게르마늄, 티타늄, 갈륨, 인듐, 주석 및 납 중 적어도 어느 하나를 사용한다. The host substrate 300 includes at least one of gold, silver, copper, tungsten, nickel, platinum, zinc, aluminum, molybdenum, silicon, germanium, titanium, gallium, indium, tin, and lead.

이하, 상술한 바와 같이 소정의 절단 패턴이 형성된 호스트 기판(300)을 이용하여 형성된 수직형 발광 소자에 관해 설명한다. Hereinafter, the vertical light emitting device formed using the host substrate 300 having the predetermined cut pattern as described above will be described.

도 3a, 도 3b 및 도 4는 본 발명의 다른 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 단면도이다. 3A, 3B and 4 are cross-sectional views illustrating a method of manufacturing a light emitting device according to another embodiment of the present invention.

도 3a 및 도 3b를 참조하면, 성장 기판(110)상에 패터닝된 반도체층(120, 130, 140)과 호스트 기판(300)을 본딩한다. 이때 패터닝된 반도체층(120, 130, 140) 상부에는 소정의 금속층(150, 155)이 형성되어 호스트 기판(300)의 본딩 금속층(210)과 본딩되도록 한다. 이때 본딩은 금속층(150, 155)이 형성된 반도체층(120, 130, 140) 상부에 호스트 기판(300)을 장착하되, 반도체층(120, 130, 140)의 금속층(150, 155)과 호스트 기판(300)의 본딩 금속층(150, 155)을 일치시킨 다음, 가압하여 두 금속층(150, 155와 210) 간을 본딩하여 패터닝된 반도체층(120, 130, 140)과 호스트 기판(300)을 결합한다. 3A and 3B, the semiconductor layers 120, 130, and 140 patterned on the growth substrate 110 are bonded to the host substrate 300. In this case, predetermined metal layers 150 and 155 are formed on the patterned semiconductor layers 120, 130, and 140 to be bonded to the bonding metal layer 210 of the host substrate 300. In this case, the bonding is performed by mounting the host substrate 300 on the semiconductor layers 120, 130, and 140 on which the metal layers 150 and 155 are formed, and the metal layers 150, 155 and the host substrate of the semiconductor layers 120, 130, and 140, respectively. The bonding metal layers 150 and 155 of (300) are matched and then pressed to bond the two metal layers 150, 155 and 210 to bond the patterned semiconductor layers 120, 130 and 140 to the host substrate 300. do.

도 4를 참조하면, 패터닝된 반도체층(120, 130, 140) 하부의 성장 기판(110)을 분리한 다음, 호스트 기판(300)을 가공하여 개개의 발광 소자를 제조한다. Referring to FIG. 4, the growth substrate 110 under the patterned semiconductor layers 120, 130, and 140 is separated, and then the host substrate 300 is processed to manufacture individual light emitting devices.

상기의 성장 기판(110)의 분리는 레이저를 이용한 분리 공정을 통해 반도체층(120, 130, 140) 하부의 성장 기판(110)을 분리한다. 이때, 반도체층(120, 130, 140)은 호스트 기판(300)에 본딩되어 있어 성장 기판(110) 분리시 지지될 수 있다. 이후, 본딩 금속층(210) 사이의 호스트 기판(300)을 절단하여 개개의 발광 소자를 제조하되, 본딩 금속층(210) 사이 영역에는 관통공을 포함하는 절단패턴(215)이 형성되어있어 호스트 기판(300)의 절단이 매우 용이하다. 특히, 호스트 기판(300)이 금속으로 형성된 경우 기존의 호스트 기판에는 관통공인 절단패턴(215)이 형성되지 않았으므로 이를 절단함에 있어서 많은 어려움이 있지만, 본 발명에서는 관통공 사이 영역만을 절단하면 되는 이점이 있다.The growth substrate 110 is separated from the growth substrate 110 under the semiconductor layers 120, 130, and 140 through a separation process using a laser. In this case, the semiconductor layers 120, 130, and 140 may be bonded to the host substrate 300 to be supported when the growth substrate 110 is separated. Subsequently, individual light emitting devices are manufactured by cutting the host substrate 300 between the bonding metal layers 210, and a cutting pattern 215 including through holes is formed in the region between the bonding metal layers 210, thereby forming a host substrate ( 300) is very easy to cut. In particular, when the host substrate 300 is formed of a metal, since the cutting pattern 215 that is a through hole is not formed in the existing host substrate, there are many difficulties in cutting it. However, in the present invention, only the area between the through holes is cut. There is this.

상술한 바와 같이 별도의 호스트 기판을 제작한 다음, 이를 가압하여 성장기판 제거시 패터닝된 반도체층을 지지할 수 있음 뿐 아니라 반도체층 상에 소정의 도금 공정을 통해 패터닝된 반도체층 간을 연결하기 위한 금속 도금층을 형성하여 패터닝된 반도체층을 지지할 수도 있다. As described above, a separate host substrate may be manufactured and then pressed to support the patterned semiconductor layer when the growth substrate is removed, as well as to connect the patterned semiconductor layers through a predetermined plating process on the semiconductor layer. A metal plating layer may be formed to support the patterned semiconductor layer.

도 5 내지 도 10은 본 발명에 따른 발광 소자의 제조 방법을 설명하기 위한 도면들이다. 상기 도면들에서 도 5a 내지 도 10a는 단면도이고, 도 5b 내지 도 10b는 평면도이다. 5 to 10 are views for explaining the manufacturing method of the light emitting device according to the present invention. 5A to 10A are cross-sectional views and FIGS. 5B to 10B are plan views.

도 5a 및 도 5b를 참조하면, 성장 기판(110)상에 N형 반도체층(120), 활성층(130) 및 P형 반도체층(140)을 순차적으로 형성한다. 패터닝 공정을 통해 P형 반도체층(140), 활성층(130) 및 N형 반도체층(140)의 일부를 제거한다.5A and 5B, the N-type semiconductor layer 120, the active layer 130, and the P-type semiconductor layer 140 are sequentially formed on the growth substrate 110. A portion of the P-type semiconductor layer 140, the active layer 130, and the N-type semiconductor layer 140 is removed through the patterning process.

상기의 기판(110)으로는 Al2O3, SiC, ZnO, Si, GaAs, GaP, LiAl2O3, BN, AlN 및 GaN 중 적어도 어느 하나의 기판을 사용한다. 본 실시예에서는 사파이어 기판을 사용한다. 본 실시예에서는 상술한 기판(110) 상에 N형 반도체층(120) 형성시 완충역할을 하는 버퍼층(미도시)을 형성할 수 도 있다. As the substrate 110, at least one of Al 2 O 3 , SiC, ZnO, Si, GaAs, GaP, LiAl 2 O 3 , BN, AlN, and GaN is used. In this embodiment, a sapphire substrate is used. In the present exemplary embodiment, a buffer layer (not shown) may be formed on the substrate 110 as a buffer for forming the N-type semiconductor layer 120.

상기의 N형 반도체층(120)은 N형 불순물이 주입된 질화갈륨(GaN)막을 사용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 본 실시예에서는 N 형 AlxGa1 - xN(0≤x≤1)막을 포함하는 N형 반도체층(120)을 형성한다. 또한, P형 반도체층(140) 또한 P형 불순물이 주입된 질화갈륨막을 사용한다. 본 실시예에서는 P형 AlxGa1 - xN(0≤x≤1)막을 포함하는 P형 반도체층(140)을 형성한다. 이뿐 아니라 상기 반도체층 막으로 InGaN막을 사용할 수 있다. 또한 상기의 N형 반도체층(120) 및 P형 반도체층(140)은 다층막으로 형성할 수도 있다. 상기에서 N형의 불순물로는 Si를 사용하고, P형의 불순물로는 InGaAlP를 사용할 경우에는 Zn을 사용하고, 질화물계일때는 Mg를 사용한다. The N-type semiconductor layer 120 preferably uses a gallium nitride (GaN) film in which N-type impurities are implanted, and is not limited thereto. A material layer having various semiconductor properties may be used. In this embodiment, an N-type semiconductor layer 120 including an N-type Al x Ga 1 - x N (0 ≦ x ≦ 1) film is formed. In addition, the P-type semiconductor layer 140 also uses a gallium nitride film implanted with P-type impurities. In this embodiment, a P-type semiconductor layer 140 including a P-type Al x Ga 1 - x N (0 ≦ x ≦ 1) film is formed. In addition, an InGaN film may be used as the semiconductor layer film. In addition, the N-type semiconductor layer 120 and the P-type semiconductor layer 140 may be formed of a multilayer film. In the above, Si is used as the N-type impurity, Zn is used when InGaAlP is used as the P-type impurity, and Mg is used in the case of nitride.

또한 활성층(130)으로는 N형 AlxGa1 - xN(0≤x≤1)막 위에 양자우물층과 장벽층이 반복적으로 형성된 다층막을 사용한다. 상기의 장벽층과 우물층은 2원 화합물인 GaN, InN, AlN 등을 사용할 수 있고, 3원 화합물 InxGa1 - xN(0≤x≤1), AlxGa1 - xN(0≤x≤1)등을 사용할 수 있고, 4원 화합물 AlxInyGa1 -x- yN(0≤x+y≤1)을 사용할 수 있다. 물론 상기의 2원 내지 4원 화합물에 소정의 불순물을 주입하여 N형 반도체층(120) 및 P형 반도체층(140)을 형성할 수도 있다. As the active layer 130, a multilayer film in which a quantum well layer and a barrier layer are repeatedly formed on an N-type Al x Ga 1 - x N (0≤x≤1) film is used. As the barrier layer and the well layer, binary compounds GaN, InN, AlN, etc. may be used, and ternary compounds In x Ga 1 - x N (0 ≦ x ≦ 1 ) and Al x Ga 1 - x N (0 and the like ≤x≤1), can be used 4 won compound Al x In y Ga 1 -x- y N (0≤x + y≤1). Of course, the N-type semiconductor layer 120 and the P-type semiconductor layer 140 may be formed by implanting predetermined impurities into the two- to four-membered compounds.

상술한 물질층들은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등을 포함한 다양한 증착 및 성장방법을 통해 형성된다. The above-described material layers can be deposited and grown in a variety of ways including metal organic chemical vapor deposition (MOCVD), molecular beam growth (MBE), hydride vapor phase epitaxy (HVPE), and the like. Is formed through the method.

이후, P형 반도체층(140) 상에 감광막을 도포한 다음, 마스크를 이용한 사진 식각공정을 실시하여 감광막 패턴을 형성한다. 감광막 패턴을 식각마스크로 하는 식각공정을 실시하여 P형 반도체층(140), 활성층(130) 및 N형 반도체층(120)을 식각하여 상기의 반도체층(120, 130, 140)들을 패터닝하여 이를 전기적으로 분리한다. 이후, 소정의 스트립 공정을 통해 감광막 패턴을 제거한다. Thereafter, a photoresist film is coated on the P-type semiconductor layer 140, and then a photolithography process is performed using a mask to form a photoresist pattern. An etching process using the photoresist pattern as an etching mask is performed to etch the P-type semiconductor layer 140, the active layer 130, and the N-type semiconductor layer 120 to pattern the semiconductor layers 120, 130, and 140. Isolate electrically. Thereafter, the photoresist pattern is removed through a predetermined strip process.

다음으로, 패터닝된 P형 반도체층(140) 상에 금속층(150, 155)을 형성한다. 본 실시예에서는 금속층(150. 155)으로는 다층으로 형성한다. P형 반도체층(140) 상에 투명전극층(150)을 형성하고, 그 상부에 본딩을 위한 금속막(155)을 형성한다. 금속층(150, 155)은 P형 반도체층(140) 상부 전영역에 형성될 수도 있고, 일부영역에 형성될 수도 있다. 상기 금속층(150, 155)은 투명하고, 오믹특성을 갖는 층을 사용하는 것이 바람직하다. 이러한 금속층(150, 155)을 구성하는 기본 물질로 니켈, 아연, 은, 갈륨, 루테늄, 백금 및 이리듐 중 적어도 어느 하나를 포함하는 것이 바람직하다. Next, metal layers 150 and 155 are formed on the patterned P-type semiconductor layer 140. In this embodiment, the metal layers 150 and 155 are formed in multiple layers. The transparent electrode layer 150 is formed on the P-type semiconductor layer 140, and a metal film 155 for bonding is formed thereon. The metal layers 150 and 155 may be formed in the entire region of the upper portion of the P-type semiconductor layer 140 or may be formed in a partial region. The metal layers 150 and 155 may be transparent and use layers having ohmic characteristics. It is preferable to include at least one of nickel, zinc, silver, gallium, ruthenium, platinum, and iridium as a base material constituting the metal layers 150 and 155.

물론 이에 한정되지 않고, P형 반도체층(140) 상에 금속층(150, 155)을 형성한 다음, 금속층(150, 155) 상에 감광막 패턴을 형성한 다음, 이를 이용한 식각공정을 실시하여 금속층(150, 155), P형 반도체층(140), 활성층(130) 및 N형 반도체층(120)을 제거한다. 또한, 상기의 식각시 성장 기판(110)의 일부도 함께 식각할 수도 있다. Of course, the present invention is not limited thereto, and the metal layers 150 and 155 are formed on the P-type semiconductor layer 140, and then the photoresist pattern is formed on the metal layers 150 and 155, followed by an etching process using the same. 150 and 155, the P-type semiconductor layer 140, the active layer 130, and the N-type semiconductor layer 120 are removed. In addition, a portion of the growth substrate 110 may be etched together during the etching.

도 6a 및 도 6b를 참조하면, P형 반도체층(140), 활성층(130) 및 N형 반도체층(120)이 제거된 영역을 소정의 베리어층(160)으로 매립한다. 이때, P형 반도체층(140) 상부에 형성된 금속층(150, 155)이 노출되도록 한다. 6A and 6B, regions in which the P-type semiconductor layer 140, the active layer 130, and the N-type semiconductor layer 120 are removed are filled with a predetermined barrier layer 160. In this case, the metal layers 150 and 155 formed on the P-type semiconductor layer 140 are exposed.

이를 위해 전체 구조상에 패터닝된 금속층(150, 155), P형 반도체층(140), 활성층(130) 및 N형 반도체층(120) 간의 영역을 충분히 매립할 두께의 베리어층(160)을 형성한 다음, 금속층(150, 155) 상부에 형성된 베리어층(160)을 제거하여 상기 물질층이 제거된 영역을 베리어층(160)으로 매립한다. 이때, 베리어층(160)으로는 산화막, 질화막 및 감광막 등을 포함하는 물질을 사용하되, P형 반도체층(140), 활성층(130) 및 N형 반도체층(120)과 식각차가 큰 물질을 사용하는 것이 바람직하다. 이로써 후속 공정을 통해 제거가 용이하도록 한다. To this end, a barrier layer 160 having a thickness sufficient to fill a region between the patterned metal layers 150 and 155, the P-type semiconductor layer 140, the active layer 130, and the N-type semiconductor layer 120 is formed on the entire structure. Next, the barrier layer 160 formed on the metal layers 150 and 155 is removed to fill the barrier layer 160 with the material layer removed therefrom. In this case, the barrier layer 160 may be formed of a material including an oxide film, a nitride film, and a photoresist film, but may be formed of a material having a large etching difference with the P-type semiconductor layer 140, the active layer 130, and the N-type semiconductor layer 120. It is desirable to. This facilitates the removal through subsequent processes.

본 실시예에서는 감광막을 이용하여 패터닝된 금속층(150, 155), P형 반도체층(140), 활성층(130) 및 N형 반도체층(120) 사이 영역에 감광막을 도포하여 베리어층(160)을 형성한다. In the present embodiment, the barrier layer 160 is formed by applying a photoresist film to a region between the metal layers 150 and 155, the P-type semiconductor layer 140, the active layer 130, and the N-type semiconductor layer 120 patterned using the photoresist film. Form.

도 7a, 도 7b, 도 8a 및 도 8b를 참조하면, 베리어층(160)상의 일부에 절단패턴으로 사용될 적어도 한개의 관통공(185)이 형성된 제 1 금속 도금층(180)을 전체 구조상에 형성한다. Referring to FIGS. 7A, 7B, 8A, and 8B, a first metal plating layer 180 having at least one through hole 185 formed in a part of the barrier layer 160 to be used as a cutting pattern is formed on the entire structure. .

이를 위해 먼저 베리어층(160) 상의 일부를 제외한 영역에 제 1 시드층(170)을 형성한다. 제 1 시드층(170)을 형성하기 위해 전체 구조상에 베리어층(160)의 일부를 차폐하는 소정의 마스크 패턴을 형성한 다음, 제 1 시드층(170)을 형성한다. 이때 마스크 패턴에 따라 관통공(185)의 형상이 다양하게 변화될 수 있다. To this end, first, the first seed layer 170 is formed in a region except a part of the barrier layer 160. In order to form the first seed layer 170, a predetermined mask pattern for shielding a part of the barrier layer 160 is formed on the entire structure, and then the first seed layer 170 is formed. In this case, the shape of the through hole 185 may be variously changed according to the mask pattern.

이후, 금속도금 공정을 실시하면 제 1 시드층(170)이 형성된 영역 상부에 제 1 금속 도금층(180)이 형성된다. 상기의 금속 도금 공정은 전기 도금, 용해금속침지도금, 용해분사도금, 증착도금, 음극분무도금등을 포함하는 다양한 도금 공정을 수행할 수 있다. 본 실시예에서는 전기 도금을 실시하여 제 1 금속 도금층(180)을 형성한다. 제 1 금속 도금층(180)을 한번의 전기 도금을 통해 목표로 하는 두께로 형성하거나, 이 아닌 다수번의 전기 도금공정을 반복하여 목표로 하는 두께로 형성한다. 제 1 금속 도금층(180)은 0.001um이상의 두께로 형성한다. 즉, 0.001 내지 1000um두께로 형성한다. 또한, 제 1 금속도금층(180)으로 금, 은, 구리, 텅스텐, 니켈, 백금, 아연, 알루미늄, 몰리브텐, 실리콘, 게르마늄, 티타늄, 갈륨, 인듐, 주석 및 납 중 적어도 어느 하나를 사용한다. Thereafter, when the metal plating process is performed, the first metal plating layer 180 is formed on the region where the first seed layer 170 is formed. The metal plating process may perform a variety of plating processes, including electroplating, molten metal immersion plating, dissolution spray plating, deposition plating, cathode spray plating and the like. In the present embodiment, the first metal plating layer 180 is formed by electroplating. The first metal plating layer 180 is formed to a target thickness through one electroplating, or a plurality of electroplating processes are repeated to form a target thickness. The first metal plating layer 180 is formed to a thickness of 0.001 um or more. That is, it is formed to a thickness of 0.001 to 1000um. In addition, at least one of gold, silver, copper, tungsten, nickel, platinum, zinc, aluminum, molybdenum, silicon, germanium, titanium, gallium, indium, tin, and lead may be used as the first metal plating layer 180. .

이와 같이 제 1 금속도금층(180)을 형성하여 하부의 성장 기판(110)을 제거할 때, 패터닝된 다수의 금속층(150, 155), P형 반도체층(140), 활성층(130) 및 N형 반도체층(120)을 지지하는 역할을 한다. 또한, P형 반도체층(140) 상에 형성되어 외부 전원을 반도체층에 인가하는 역할을 할 뿐만 아니라 반도체층에서 발산되는 열을 외부로 방출하는 역할도 할 수 있다. 그리고, 본 발명은 금속층(150, 155) 사이의 영역에 형성되는 제 1 금속도금층(180)이 소정의 관통공(185)을 갖게 됨으로 인해 제 1 금속 도금층(180)의 절단을 용이하게 할 수 있어 성장 기판(110) 제거후, 개별 소자 형성을 위해 시 발생하는 문제점들을 줄일 수 있다. As described above, when the lower growth substrate 110 is removed by forming the first metal plating layer 180, the patterned plurality of metal layers 150 and 155, the P-type semiconductor layer 140, the active layer 130, and the N-type are formed. It serves to support the semiconductor layer 120. In addition, it is formed on the P-type semiconductor layer 140 may not only serve to apply external power to the semiconductor layer, but also may emit heat emitted from the semiconductor layer to the outside. In addition, the present invention may facilitate the cutting of the first metal plating layer 180 because the first metal plating layer 180 formed in the region between the metal layers 150 and 155 has a predetermined through hole 185. Therefore, after removing the growth substrate 110, problems occurring when forming individual devices may be reduced.

관통공(185)의 형상은 도 7 및 도 8에서 보여지는 바와 같이 절단될 영역인 베리어층(160) 상부 즉, 금속층(150, 155) 사이 영역의 중심부에 절단면 방향으로 정렬된 다수의 사각형 형상으로 형성된다. 물론 이에 한정되지 않고, 절단의 편의를 위한 다양한 형상이 가능하다. 즉, 평면으로 보았을 경우, 다각형 형상, 원 형상, 타원 형상, 직선 형상, 메시 형상등을 포함한 다양한 형상이 가능하다.The shape of the through hole 185 is a plurality of quadrangular shapes arranged in the cutting plane direction on the top of the barrier layer 160, that is, the region between the metal layers 150 and 155, as shown in FIGS. 7 and 8. Is formed. Of course, it is not limited to this, various shapes are possible for the convenience of cutting. That is, when viewed in plan, various shapes including a polygonal shape, a circular shape, an elliptic shape, a linear shape, a mesh shape, and the like are possible.

이때 관통공(185)의 지름이 너무 크게 되면 하부의 반도체층(120, 130, 140)을 지지할 수 없게 되는 문제가 발생하기 때문에 이를 적정하게 조절해 주어야 한다. 본 실시예에서는 금속층(150, 155) 사이 영역을 1로 하였을 경우, 금속층간을 연결 지지하는 제 1 금속 도금층(180)이 차지하는 비율이 0.1 내지 0.95가 되도록 한다. 바람직하게는 0.3 내지 0.85이 되도록 한다. 더욱 바람직하게는 0.4 내지 0.8이 되도록 한다. In this case, if the diameter of the through hole 185 is too large, a problem arises in that the lower semiconductor layers 120, 130, and 140 cannot be supported. In the present embodiment, when the area between the metal layers 150 and 155 is 1, the ratio of the first metal plating layer 180 that connects and supports the metal layers is 0.1 to 0.95. Preferably from 0.3 to 0.85. More preferably, it is 0.4-0.8.

도 9a 및 도 9b를 참조하면, 금속층(150, 155) 상부 영역의 상기 제 1 금속 도금층(180) 상에 제 2 금속 도금층(190)을 형성한다. 이를 위해 금속층(150, 155) 상부 영역의 제 1 금속도금층(180) 상에 제 2 시드층(미도시)을 형성한 다음, 전기 도금공정을 통해 상기 제 2 시드층이 형성된 영역에 제 2 금속 도금층(190)이 형성된다. 9A and 9B, a second metal plating layer 190 is formed on the first metal plating layer 180 in the upper regions of the metal layers 150 and 155. To this end, a second seed layer (not shown) is formed on the first metal plating layer 180 in the upper regions of the metal layers 150 and 155, and then the second metal is formed in the region where the second seed layer is formed through an electroplating process. The plating layer 190 is formed.

도 10을 참조하면, N형 반도체층(120) 하부의 성장 기판(110)을 제거한 다음, 패터닝된 P형 반도체층(140), 활성층(130), N형 반도체층(120) 사이 영역에 형성된 베리어층(160)을 제거한다. 이후, 제 1 금속 도금층(180)을 가공하여 독립된 발광 소자를 제조한다. Referring to FIG. 10, the growth substrate 110 under the N-type semiconductor layer 120 is removed and then formed in a region between the patterned P-type semiconductor layer 140, the active layer 130, and the N-type semiconductor layer 120. The barrier layer 160 is removed. Thereafter, the first metal plating layer 180 is processed to manufacture an independent light emitting device.

여기서, 레이저 리프트 오프 공정을 통해 성장 기판(110)을 제거하고, 습식 식각을 통해 베리어층(160)을 제거한다. 이후, 제 1 금속 도금층(180)의 관통공 영역의 제 1 금속도금층(180)을 절단하여여 개개의 발광 소자를 제작한다. 이를 통해 제 1 금속 도금층(180)의 절단이 용이해 질 수 있다. 절단 패턴 즉, 관통공(185)의 사이 영역의 제 1 금속 도금층(180)은 그 폭이 얇기 때문에 쉽게 절단될 수 있다.
Here, the growth substrate 110 is removed through a laser lift-off process, and the barrier layer 160 is removed through wet etching. Thereafter, the first metal plating layer 180 of the through hole region of the first metal plating layer 180 is cut to manufacture individual light emitting devices. Through this, cutting of the first metal plating layer 180 may be facilitated. The cutting pattern, that is, the first metal plating layer 180 in the area between the through holes 185 may be easily cut because of its width.

110 : 성장 기판 120 : N형 반도체층
130 : 활성층 140 : P형 반도체층
150, 155 : 금속층 160 : 베리어층
170 : 시드층 180, 190 : 금속도금층
185 : 관통공 200 : 도전성판
210 : 본딩 금속층 215 : 절단 패턴
300 : 호스트 기판110: growth substrate 120: N-type semiconductor layer
130: active layer 140: P-type semiconductor layer
150, 155: metal layer 160: barrier layer
170: seed layer 180, 190: metal plating layer
185: through hole 200: conductive plate
210: bonding metal layer 215: cutting pattern
300: host board

Claims (7)

n 형 질화물 반도체 층, 활성층 및 p 형 질화물 반도체 층을 포함하는 반도체 층;
상기 반도체 층의 p 형 질화물 반도체 층 상에 구비된 투명전극층;
상기 투명전극층 상에 구비되며, 니켈, 아연, 은, 갈륨, 루테늄, 백금 또는 이리듐 중 적어도 하나를 포함하여 이루어진 본딩 금속층; 및
상기 본딩 금속층 상에 구비되며, 텅스텐, 니켈, 몰리브덴, 인듐 또는 주석 중 적어도 하나를 포함하여 이루어진 층이 적어도 두 층으로 적층된 호스트 기판을 포함하는 발광소자.
a semiconductor layer comprising an n-type nitride semiconductor layer, an active layer and a p-type nitride semiconductor layer;
A transparent electrode layer provided on the p-type nitride semiconductor layer of the semiconductor layer;
A bonding metal layer provided on the transparent electrode layer and including at least one of nickel, zinc, silver, gallium, ruthenium, platinum, or iridium; And
And a host substrate provided on the bonding metal layer, wherein a layer including at least one of tungsten, nickel, molybdenum, indium, or tin is stacked in at least two layers.
청구항 1에 있어서, 상기 호스트 기판의 적어도 두 층은 제1 금속 도금층 및 제2 금속 도금층을 포함하는 발광소자.
The light emitting device of claim 1, wherein at least two layers of the host substrate include a first metal plating layer and a second metal plating layer.
청구항 2에 있어서, 상기 제2 금속 도금층은 상기 제1 금속 도금층 상에 구비되되, 상기 제2 금속 도금층의 너비는 상기 제1 금속 도금층의 너비보다 작은 발광소자.
The light emitting device of claim 2, wherein the second metal plating layer is provided on the first metal plating layer, and the width of the second metal plating layer is smaller than the width of the first metal plating layer.
청구항 2에 있어서, 상기 본딩 금속층 상에 상기 제1 금속 도금층이 구비된 발광소자.The light emitting device of claim 2, wherein the first metal plating layer is provided on the bonding metal layer. 삭제delete 삭제delete 삭제delete
KR1020100045658A 2010-05-14 2010-05-14 Luminescence device KR101330250B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100045658A KR101330250B1 (en) 2010-05-14 2010-05-14 Luminescence device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100045658A KR101330250B1 (en) 2010-05-14 2010-05-14 Luminescence device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020050007083A Division KR101165257B1 (en) 2005-01-26 2005-01-26 Luminescence device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20100057004A KR20100057004A (en) 2010-05-28
KR101330250B1 true KR101330250B1 (en) 2013-11-15

Family

ID=42280905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100045658A KR101330250B1 (en) 2010-05-14 2010-05-14 Luminescence device

Country Status (1)

Country Link
KR (1) KR101330250B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111509116A (en) * 2011-12-08 2020-08-07 亮锐控股有限公司 Semiconductor light emitting device with thick metal layer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003088318A2 (en) 2002-04-09 2003-10-23 Oriol, Inc. Method of fabricating vertical structure leds
WO2003088320A2 (en) 2002-04-09 2003-10-23 Oriol, Inc. A method of fabricating vertical devices using a metal support film

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003088318A2 (en) 2002-04-09 2003-10-23 Oriol, Inc. Method of fabricating vertical structure leds
WO2003088320A2 (en) 2002-04-09 2003-10-23 Oriol, Inc. A method of fabricating vertical devices using a metal support film

Also Published As

Publication number Publication date
KR20100057004A (en) 2010-05-28

Similar Documents

Publication Publication Date Title
EP1727218B1 (en) Method of manufacturing light emitting diodes
US7781242B1 (en) Method of forming vertical structure light emitting diode with heat exhaustion structure
US7442565B2 (en) Method for manufacturing vertical structure light emitting diode
US8853719B2 (en) Semiconductor light-emitting device and light-emitting device package having the same
US9466760B2 (en) Horizontal power LED device and method for manufacturing same
KR20080018084A (en) Vertically structured gan type light emitting diode device and manufacturing method thereof
KR100649763B1 (en) A method of producing vertical nitride light emitting devices
TWI437737B (en) Light emitting diode structure and method for manufacturing the same
JP2014086727A (en) Light-emitting device and light-emitting device package
KR20070093556A (en) Method of manufacturing light emitting device having vertical structure
KR100762003B1 (en) Method of manufacturing vertically structured nitride type light emitting diode
TWI466327B (en) Method for fabricating wafer-level light emitting diode structure
KR101209026B1 (en) Method of manufacturing LED having vertical structure
KR100675268B1 (en) Flip chip Light-emitting device having arrayed cells and Method of manufacturing the same
KR101330250B1 (en) Luminescence device
KR101165257B1 (en) Luminescence device and method of manufacturing the same
KR100752721B1 (en) Method for forming the vertically structured gan type light emitting diode device
KR101171331B1 (en) Luminous device
KR101221642B1 (en) Luminescence device and method of manufacturing the same
KR101283444B1 (en) Lateral power led and manufacturing method of the same
KR101047756B1 (en) Method of manufacturing light emitting diode using silicon nitride (SiN) layer
WO2022011635A1 (en) Semiconductor structure and manufacturing method therefor
KR101340322B1 (en) Lateral power LED
KR101179700B1 (en) Semiconductor light emitting device having patterned semiconductor layer and manufacturing method of the same
KR20090078479A (en) Light emitting device having vertical structure and method for manufacturing the same

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160907

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170911

Year of fee payment: 5