KR101259752B1 - 마스크 제조방법 - Google Patents

마스크 제조방법 Download PDF

Info

Publication number
KR101259752B1
KR101259752B1 KR1020070093262A KR20070093262A KR101259752B1 KR 101259752 B1 KR101259752 B1 KR 101259752B1 KR 1020070093262 A KR1020070093262 A KR 1020070093262A KR 20070093262 A KR20070093262 A KR 20070093262A KR 101259752 B1 KR101259752 B1 KR 101259752B1
Authority
KR
South Korea
Prior art keywords
mask
pattern
die
electron beam
spraying
Prior art date
Application number
KR1020070093262A
Other languages
English (en)
Other versions
KR20090028014A (ko
Inventor
김성윤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070093262A priority Critical patent/KR101259752B1/ko
Priority to US12/222,987 priority patent/US7691548B2/en
Publication of KR20090028014A publication Critical patent/KR20090028014A/ko
Application granted granted Critical
Publication of KR101259752B1 publication Critical patent/KR101259752B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/76—Patterning of masks by imaging
    • G03F1/78—Patterning of masks by imaging by charged particle beam [CPB], e.g. electron beam patterning of masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/143—Electron beam

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Electron Beam Exposure (AREA)

Abstract

본 발명은 반도체 장치의 제조방법에 관한 것으로, 더욱 상세하게는 반도체 패턴을 형성하기 위한 포토 마스크의 제조방법에 관한 것이다.
본 발명의 일실시예에 따른 마스크 제조방법은 메인 패턴(main pattern)을 포함하여 구성되는 복수개의 다이(die)를 형성하기 위해, 상기 마스크 상에 전자빔을 조사하는 단계; 상기 복수개의 다이 사이에서 상기 메인 패턴과 인접하는 위치에 슈도 패턴(pseudo pattern)을 삽입하기 위해, 상기 마스크 상에 전자빔을 조사하는 단계; 및 상기 마스크 상에 현상액을 분사하는 단계, DI 워터를 분사하는 단계 및 상기 마스크를 건조하는 단계를 다수회 반복하는 다중 현상(multi develop) 공정을 진행하는 단계;를 포함한다.
본 발명에 의한 마스크 제조방법에 따르면, 현상 로딩 에러를 최소화할 수 있다.
현상 로딩 에러, 다중 현상 공정, 슈도 패턴, 메인 패턴, 임계 치수

Description

마스크 제조방법{Methods of manufacturing the mask}
본 발명은 반도체 장치의 제조방법에 관한 것으로, 더욱 상세하게는 반도체 패턴을 형성하기 위한 포토 마스크의 제조방법에 관한 것이다.
반도체 패턴의 디자인 룰(design rule)이 감소함에 따라 포토마스크의 임계치수(critical dimension, CD) 균일도 관리가 더욱 중요해지고 있다. 이러한 임계치수 균일도의 변동은 포토 마스크 제조 공정의 설비의 한계 및 반도체 패턴 밀도 분포에 기인하는 것으로 알려져 있다. 반도체 패턴 밀도 분포에 기인하는 임계 치수 균일도의 변동은 전자빔의 포깅 효과 보정(Fogging Effect Correction)과 근접 효과 보정(Proximity Effect Correction)으로 어느 정도 제어할 수 있다.
도 1은 일반적인 포토 마스크의 평면도의 일부이다.
도 1을 참조하면, 포토 마스크(1) 상에 복수개의 다이(die)가 형성된다. 복수개의 다이는 메인 패턴(main pattern)을 포함하여 구성된다. 한편 복수개의 다이 사이에는 패턴이 전혀 존재하지 않는 영역이 존재한다. 편의상 이하에서는 복수개의 다이 사이에 패턴의 전혀 존재하지 않는 영역을 구분영역으로 명명한다. 예를 들어, 메인 패턴을 포함하여 구성되는 제1다이(11a)와 제2다이(11b) 사이에는 패턴 이 전혀 존재하지 않는 구분영역(12)이 존재하게 된다.
도 2는 구분영역에 인접하는 다이에 형성된 메인 패턴의 임계치수를 측정한 그래프이다.
도 1 및 도 2를 참조하면, 구분영역(12)에 인접하는 제1다이(11a)에 형성된 메인 패턴의 임계치수가 좌측(A)에 도시되고, 구분영역(12)에 인접하는 제2다이(11b)에 형성된 메인 패턴의 임계치수가 우측(C)에 도시된다. 구분영역(12)과 다이가 접하는 경계에서 1000㎛ 이내의 다이 영역에서 메인 패턴의 임계치수를 도시하였다. 구분영역(12)에 인접할수록 다이에 형성된 메인 패턴은 임계치수의 변동폭이 상대적으로 큰 것을 확인할 수 있다. 반도체 소자의 수율을 향상시키기 위해서는 메인 패턴의 임계치수 변동폭을 일정 수준 이하로 관리하는 것이 필요하다.
도 3은 종래 기술에 따른 현상 로딩 에러(develop loading error)를 도시한 도면이다.
도 3을 참조하면, 구분영역(12)에 인접하는 제1다이(11a) 및 제2다이(11b)에 형성된 메인 패턴, 예를 들어 스페이스(space) 패턴,의 현상 후의 임계치수가 도시된다. 구분영역(12)에 인접할 수록 제1다이(11a) 및 제2다이(11b)에 형성된 스페이스 패턴의 현상 후의 임계치수가 더 커지는 것을 확인할 수 있다. 구분영역(12)에 인접할수록 다이 내에 형성되는 스페이스 패턴의 밀도가 상대적으로 낮아지므로 공급되는 현상액이 스페이스 패턴을 더 확장시킬 수 있기 때문이다. 구분영역(12)과 다이가 접하는 경계에서 제1폭(W1)에 해당하는 영역에서 이러한 현상 로딩 에러가 현저하게 나타난다. 종래 기술에 따른 마스크 제조방법에 따르면 상기 제1폭이 수 백 ㎛ 정도에 해당하는 현상 로딩 에러(mid-local develop loading error)가 나타난다. 반도체 소자의 수율을 향상시키기 위해서는 이러한 현상 로딩 에러를 최소화하는 것이 필요하다.
본 발명이 이루고자 하는 기술적 과제는 현상 로딩 에러를 최소화할 수 있는 마스크 제조방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일실시예에 따른 마스크 제조방법은 바 노즐 디스펜서가 마스크 상에 상기 마스크의 폭방향으로 왕복하면서 현상액을 분사하는 제1단계; 상기 바 노즐 디스펜서가 상기 마스크의 폭방향으로 왕복하면서 DI 워터를 분사하는 제2단계; 및 상기 마스크를 건조하는 제3단계;를 순차적으로 반복하여 상기 마스크의 현상 공정을 진행할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 마스크 제조방법은 메인 패턴(main pattern)을 포함하여 구성되는 복수개의 다이(die)를 형성하기 위해, 상기 마스크 상에 전자빔을 조사하는 단계; 및 상기 복수개의 다이 사이에서 상기 메인 패턴과 인접하는 위치에 슈도 패턴(pseudo pattern)을 삽입하기 위해, 상기 마스크 상에 전자빔을 조사하는 단계;를 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 마스크 제조방법은 메인 패턴(main pattern)을 포함하여 구성되는 복수개의 다이(die)를 형성하기 위해, 상기 마스크 상에 전자빔을 조사하는 단계; 상기 복수개의 다이 사이에서 상기 메인 패턴과 인접하는 위치에 슈도 패턴(pseudo pattern)을 삽입하기 위해, 상기 마스크 상에 전자빔을 조사하는 단계; 및 상기 마스크 상에 현상액을 분사하는 단계, DI 워터를 분사하는 단계 및 상기 마스크를 건조하는 단계를 다수회 반복하는 다중 현상(multi develop) 공정을 진행하는 단계;를 포함한다. 상기 슈도 패턴은 라인 앤드 스페이스 패턴으로 구성될 수 있으며, 상기 다중 현상 공정을 진행하면 상기 마스크 상에 제거되는 패턴일 수 있다. 또한 상기 슈도 패턴은 상기 전자빔의 블러(blur) 사이즈 이하의 선폭을 가지는 패턴일 수 있으며, 바람직하게는 30nm 이하의 선폭을 가지는 패턴일 수 있다. 상기 현상액을 분사하는 단계는 디스펜서(bar nozzle dispenser)를 상기 마스크의 전체에 걸쳐 상기 마스크의 폭방향으로 왕복하면서 현상액을 분사하는 단계를 포함할 수 있으며, 상기 디스펜서는 바람직하게는 바 노즐(bar nozzle) 타입의 디스펜서일 수 있다. 상기 DI 워터를 분사하는 단계는 상기 디스펜서를 상기 마스크의 전체에 걸쳐 상기 마스크의 폭방향으로 왕복하면서 DI 워터를 분사하는 단계를 포함할 수 있으며, 상기 디스펜서는 바람직하게는 바 노즐(bar nozzle) 타입의 디스펜서일 수 있다. 한편, 상기 DI워터를 분사하는 단계는 상기 마스크를 회전하면서 상기 DI 워터를 분사하는 단계를 포함할 수 있다. 상기 마스크를 건조하는 단계는 상기 마스크를 회전하여 상기 마스크를 건조하는 단계를 포함할 수 있다.
본 발명에 의한 마스크 제조방법에 따르면, 현상 로딩 에러를 최소화할 수 있다.
첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장되어진 것이다.
명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. 명세서 전체에 걸쳐서 막, 영역, 또는 기판등과 같은 하나의 구성요소가 또 다른 구성요소 "상에" 위치한다고 언급할 때는, 상기 하나의 구성요소가 다른 구성요소에 직접 접촉하거나 중간에 개재되는 구성요소들이 존재할 수 있다고 해석될 수 있다. 또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다.
도 4a 내지 도 4c는 본 발명의 일실시예에 따른 다중 현상 공정(multi develop process)을 순차적으로 도해하는 도면들이다.
도 4a를 먼저 참조하면, 마스크(100) 상에 현상액을 분사하는 디스펜 서(dispenser, 105)가 마스크(100)의 전체에 걸쳐 마스크(100)의 폭방향으로 왕복하면서 현상액을 분사한다. 현상액은 예를 들어 TMAH 용액을 포함할 수 있다. 마스크(100)의 폭방향으로의 왕복은 도 4a에 도시된 화살표 방향으로의 리니어 스캔(linear scan)을 의미한다. 디스펜서(105)는 바 노즐 타입(bar nozzle type)의 디스펜서인 것이 바람직하다.
계속하여 도 4b를 참조하면, 디스펜서(105)가 마스크(100)의 전체에 걸쳐 마스크(100)의 폭방향으로 왕복하면서 DI(Deionized) 워터를 분사한다. DI 워터는 마스크(100) 상에 잔류하는 현상액을 린스(rinse)하는 역할을 한다. 한편, DI 워터를 분사하면서 동시에 마스크(100)를 회전하여 린스를 효율적으로 할 수 있다. 마스크(100)의 폭방향으로의 왕복은 도 4a에 도시된 화살표 방향으로의 리니어 스캔(linear scan)을 의미한다. 디스펜서(105)는 바 노즐 타입(bar nozzle type)의 디스펜서인 것이 바람직하다.
계속하여 도 4c를 참조하면, 마스크(100)를 회전하여 마스크(100) 상에 잔존하는 DI 워터를 제거하여 건조시킨다.
본 발명의 일실시예에 따른 다중 현상 공정(multi develop process)은 상기 현상액을 분사하는 단계(도 4a), DI 워터를 분사하는 단계(도 4b) 및 마스크를 건조하는 단계(도 4c)를 순차적으로 진행하는 시퀀스를 다수회 실시할 수 있다. 예를 들어, 상기 시퀀스를 4회 반복하여 다중 현상 공정을 수행할 수 있다.
도 5는 본 발명의 일실시예에 따른 다중 현상 공정을 적용한 후의 현상 로딩 에러(develop loading error)를 도시한 도면이다.
도 5를 참조하면, 구분영역(120)에 인접하는 제1다이(110a) 및 제2다이(110b)에 형성된 메인 패턴, 예를 들어 스페이스(space) 패턴,의 다중 현상 공정 후의 임계치수가 도시된다. 구분영역(120)에 인접할 수록 제1다이(110a) 및 제2다이(110b)에 형성된 스페이스 패턴의 다중 현상 공정 후의 임계치수가 더 커지는 것을 확인할 수 있다. 이는 구분영역(120)에 인접할수록 다이 내에 형성되는 스페이스 패턴의 밀도가 상대적으로 낮아지므로 공급되는 현상액이 스페이스 패턴을 더 확장시킬 수 있기 때문이다. 구분영역(120)과 다이가 접하는 경계에서 제2폭(W2)에 해당하는 영역에서 이러한 현상 로딩 에러가 현저하게 나타난다. 그러나, 종래 기술에 따르면 상기 제1폭(도 3의 W1)이 수백 ㎛ 정도에 해당하는 현상 로딩 에러(mid-local develop loading error)가 나타났지만, 본 발명의 일실시예에 따른 다중 현상 공정을 진행한 후의 상기 제2폭(W2)은 수십 ㎛ 정도에 해당하는 현상 로딩 에러(short-range develop loading error)가 나타난다. 따라서, 본 발명의 일실시예에 따른 다중 현상 공정은 현상 로딩 에러를 감소시키는 효과를 가진다.
도 6a 내지 도 6c는 전자빔 조사의 에타값에 따른 현상 로딩 에러를 측정한 실험에 관련된 도면들이다. 구체적으로, 도 6a는 마스크 상에서 전자빔의 에타값에 따른 현상 로딩 에러를 측정할 영역(M)을 거시적으로 도시하는 도면이고, 도 6b는 상기 측정할 영역(M) 내에서 전자빔의 특정 에타값에 대한 현상 로딩 에러를 측정할 영역(N)을 미시적으로 도시하는 도면이고, 도 6c는 상기 측정할 영역(N)에서 현상 로딩 에러를 측정한 결과들을 도시한 그래프이다.
먼저 도 6a를 참조하면, 마스크(100) 상에 메인 패턴을 포함하여 구성되는 복수개의 다이가 위치한다. 예를 들어, 구분영역(120)에 인접하는 제1다이(110a) 및 제2다이(110b)가 위치한다. 이러한 제1다이(110a) 및 제2다이(110b)를 포함하는 영역(M)에서 전자빔의 에타값에 따른 현상 로딩 에러를 측정한다. 여기에서 현상 로딩 에러는 다중 현상 공정을 진행한 후의 로딩 에러를 의미한다. 전자빔의 에타(η)값은 패턴의 밀도의 변화에 따라 마스크 상에 조사되는 전자빔의 강도를 조절하는 인자이다.
계속하여 도 6b를 참조하면, 영역(M) 내에서 제1다이(110a) 및 제2다이(110b) 각각에 전자빔의 에타값을 스플릿 조사하여 각각의 에타값에 따른 현상 로딩 에러를 측정하게 된다. 본 실험에서는 전자빔의 에타값을 0.48에서 0.96까지 단계적으로 적용하였다. 도 6b에 나오는 수치들은 단위가 ㎛ 이다. 구분영역(120) 인접하는 제1다이(110a) 및 제2다이(110b)에서 메인 패턴, 예를 들어 스페이스 패턴,의 임계 치수를 측정한다. 도 6b에서는 예시적으로 전자빔의 에타값이 0.64일때 제2다이(110b) 내에 위치하는 메인 패턴의 임계 치수를 측정할 영역(N)을 도시하고 있다. 측정할 영역(N)을 확대하면 라인 앤드 스페이스 패턴으로 구성되어 있다.
도 6c를 참조하면, 좌측의 그래프는 구분영역에 인접한 제1다이(110a)에서 측정된 스페이스 패턴의 임계 치수이고, 우측의 그래프는 구분영역에 인접한 제2다이(110b)에서 측정된 스페이스 패턴의 임계 치수이다. 구분영역에 인접할수록 스페이스 패턴의 임계 치수가 더 커지며, 전자빔의 에타값에 따라 그 변동폭이 달라진다는 것을 확인할 수 있다. 즉, 전자빔의 에타값이 0.96일 때 임계 치수의 변동폭(E1)이 전자빔의 에타값이 0.48일 때 임계 치수의 변동폭(E2)보다 큰 것을 확인 할 수 있다. 따라서, 전자빔의 특정 에타값에서 다중 현상 공정 후의 로딩 에러를 최소화할 수 있다. 그러나, 전자빔의 에타값은 구분영역에 인접하는 현상 로딩 에러 뿐만 아니라 다른 중요한 인자들도 고려해야 하고, 더욱이 실제 마스크 제조에서는 전자빔의 에타값을 스플릿하여 적용할 수 없는 문제점이 있다. 예를 들어, 메인 패턴을 위한 전자빔의 에타값은 0.72로 적용하였는데, 구분영역에 인접한 현상 로딩 에러를 최소화하기 위해 전자빔의 에타값을 0.48로 적용할 수는 없는 것이다. 따라서, 구분영역에 인접하는 영역의 현상 로딩 에러를 최소화하는 전자빔의 특정 에타값(상기 예에서, 0.48의 에타값)의 효과와 상응할 수 있는 기술적 대안이 필요하다. 본 발명의 다른 실시예에서는 구분영역에 인접하는 영역 부근에 메인 패턴의 밀도에 변화를 가져오는 슈도 패턴(pseudo pattern)을 도입하여 상기 전자빔의 특정 에타값(상기 예에서, 0.48의 에타값)의 효과와 동일한 효과를 얻을 수 있음을 확인하였다.
도 7a는 본 발명의 다른 실시예에 따른 마스크의 평면도의 일부이다.
도 7a를 참조하면, 마스크(100) 상에 복수개의 다이(die)가 형성된다. 복수개의 다이는 메인 패턴(main pattern)을 포함하여 구성된다. 한편 복수개의 다이 사이에는 패턴이 전혀 존재하지 않는 구분영역(120)이 존재한다. 예를 들어, 메인 패턴을 포함하여 구성되는 제1다이(110a)와 제2다이(110b) 사이에는 패턴이 전혀 존재하지 않는 구분영역(120)이 존재하게 된다. 구분영역(120) 중에서 구분영역(120)과 제1다이(110a)의 경계 및 구분영역(120)과 제2다이(110b)의 경계에서 슈도 패턴(130)이 도입된다.
도 7b는 구분영역 상에 도입되는 슈도 패턴을 상세하게 도시한 평면도이다.
도 7b를 참조하면, 제1다이(110a) 내에 라인 앤드 스페이스 패턴(111)으로 구성되는 메인 패턴이 형성된다. 구분영역(120) 상에 제1다이(110a)와 인접하여 슈도 패턴(130)이 도입된다. 슈도 패턴(130)은 라인 앤드 스페이스 패턴(131)을 포함하여 구성될 수 있다. 슈도 패턴(130)은 마스크(100) 상에 전자빔으로 조사는 되지만 선폭이 매우 작기 때문에 마스크(100) 상에 현상 및 식각 공정을 진행한 후 형성되지는 않는다. 따라서 슈도 패턴(130)은 전자빔의 블러(blur) 사이즈 이하의 선폭을 가지는 것이 바람직하다. 현재 전자빔의 기술로는 블러 사이즈 이하의 선폭은 30nm 이하의 선폭인 것이 바람직하다.
도 8은 본 발명의 실시예들에 따른 다중 현상 공정 및 슈도 패턴의 도입을 적용한 후의 현상 로딩 에러(develop loading error)를 도시한 도면이다.
도 8을 참조하면, 구분영역(120)에 인접하는 제1다이(110a) 및 제2다이(110b)에 형성된 메인 패턴, 예를 들어 스페이스(space) 패턴,의 다중 현상 공정 후의 임계치수가 도시된다. 종래 기술을 적용한 경우에는 구분영역(120)에 인접할수록 제1다이(110a) 및 제2다이(110b)에 형성된 스페이스 패턴의 임계치수가 더 커지지만, 본 발명의 실시예들에 따른 다중 현상 공정 및 슈도 패턴을 도입한 경우 구분영역(120)에 인접한 메인 패턴에서도 임계 치수의 변동폭이 거의 없음을 확인할 수 있다. 따라서, 슈도 패턴을 도입하고 다중 현상 공정을 진행하면 현상 로딩 에러를 방지할 수 있음을 확인할 수 있다.
발명의 특정 실시예들에 대한 이상의 설명은 예시 및 설명을 목적으로 제공 되었다. 따라서, 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 해당 분야에서 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
도 1은 일반적인 포토 마스크의 평면도의 일부이다.
도 2는 구분영역에 인접하는 다이에 형성된 메인 패턴의 임계치수를 측정한 그래프이다.
도 3은 종래 기술에 따른 현상 로딩 에러(develop loading error)를 도시한 도면이다.
도 4a 내지 도 4c는 본 발명의 일실시예에 따른 다중 현상 공정(multi develop process)을 순차적으로 도해하는 도면들이다.
도 5는 본 발명의 일실시예에 따른 다중 현상 공정을 적용한 후의 현상 로딩 에러(develop loading error)를 도시한 도면이다.
도 6a는 마스크 상에서 전자빔의 에타값에 따른 현상 로딩 에러를 측정할 영역(M)을 거시적으로 도시하는 도면이다.
도 6b는 측정할 영역(M) 내에서 전자빔의 특정 에타값에 대한 현상 로딩 에러를 측정할 영역(N)을 미시적으로 도시하는 도면이다.
도 6c는 측정할 영역(N)에서 현상 로딩 에러를 측정한 결과들을 도시한 그래프이다.
도 7a는 본 발명의 다른 실시예에 따른 마스크의 평면도의 일부이다.
도 7b는 구분영역 상에 도입되는 슈도 패턴을 상세하게 도시한 평면도이다.
도 8은 본 발명의 실시예들에 따른 다중 현상 공정 및 슈도 패턴의 도입을 적용한 후의 현상 로딩 에러(develop loading error)를 도시한 도면이다.

Claims (20)

  1. 메인 패턴(main pattern)을 포함하여 구성되는 복수개의 다이(die)를 형성하기 위해, 마스크 상에 전자빔을 조사하는 단계; 및
    상기 복수개의 다이 사이에서 상기 메인 패턴과 인접하는 위치에 슈도 패턴(pseudo pattern)을 삽입하기 위해, 상기 마스크 상에 전자빔을 조사하는 단계;를 포함하되,
    상기 슈도 패턴은 현상 공정을 진행하면 상기 마스크 상에 제거되는 패턴인 것을 특징으로 하는 마스크 제조방법.
  2. 제1항에 있어서, 상기 슈도 패턴은 라인 앤드 스페이스 패턴으로 구성되는 것을 특징으로 하는 마스크 제조방법.
  3. 삭제
  4. 제1항에 있어서, 상기 슈도 패턴은 0보다 크고 30nm보다 작거나 같은 크기의 선폭을 가지는 패턴인 것을 특징으로 하는 마스크 제조방법.
  5. 메인 패턴(main pattern)을 포함하여 구성되는 복수개의 다이(die)를 형성하기 위해, 마스크 상에 전자빔을 조사하는 단계;
    상기 복수개의 다이 사이에서 상기 메인 패턴과 인접하는 위치에 슈도 패턴(pseudo pattern)을 삽입하기 위해, 상기 마스크 상에 전자빔을 조사하는 단계; 및
    상기 마스크 상에 현상액을 분사하는 단계, DI 워터를 분사하는 단계 및 상기 마스크를 건조하는 단계를 다수회 반복하는 다중 현상(multi develop) 공정을 진행하는 단계;를 포함하되,
    상기 슈도 패턴은 상기 다중 현상 공정을 진행하면 상기 마스크 상에 제거되는 패턴인 것을 특징으로 하는 마스크 제조 방법.
  6. 제5항에 있어서, 상기 슈도 패턴은 라인 앤드 스페이스 패턴으로 구성되는 것을 특징으로 하는 마스크 제조방법.
  7. 삭제
  8. 제5항에 있어서, 상기 슈도 패턴은 0보다 크고 30nm보다 작거나 같은 크기의 선폭을 가지는 패턴인 것을 특징으로 하는 마스크 제조방법.
  9. 제5항에 있어서, 상기 현상액을 분사하는 단계는 디스펜서(bar nozzle dispenser)를 상기 마스크의 전체에 걸쳐 상기 마스크의 폭방향으로 왕복하면서 현상액을 분사하는 단계를 포함하는 마스크 제조방법.
  10. 제5항에 있어서, 상기 DI 워터를 분사하는 단계는 디스펜서를 상기 마스크의 전체에 걸쳐 상기 마스크의 폭방향으로 왕복하면서 DI 워터를 분사하는 단계를 포함하는 마스크 제조방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020070093262A 2007-09-13 2007-09-13 마스크 제조방법 KR101259752B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070093262A KR101259752B1 (ko) 2007-09-13 2007-09-13 마스크 제조방법
US12/222,987 US7691548B2 (en) 2007-09-13 2008-08-21 Method of manufacturing mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070093262A KR101259752B1 (ko) 2007-09-13 2007-09-13 마스크 제조방법

Publications (2)

Publication Number Publication Date
KR20090028014A KR20090028014A (ko) 2009-03-18
KR101259752B1 true KR101259752B1 (ko) 2013-04-30

Family

ID=40454860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070093262A KR101259752B1 (ko) 2007-09-13 2007-09-13 마스크 제조방법

Country Status (2)

Country Link
US (1) US7691548B2 (ko)
KR (1) KR101259752B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020090487A (ko) * 2001-05-28 2002-12-05 삼성전자 주식회사 쉐도우 패턴을 갖는 포토 마스크
KR20030002645A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 반도체소자용 레티클을 이용한 노광방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4670372A (en) * 1984-10-15 1987-06-02 Petrarch Systems, Inc. Process of developing radiation imaged photoresist with alkaline developer solution including a carboxylated surfactant
US5283374A (en) * 1993-04-05 1994-02-01 Ocg Microelectronic Materials, Inc. Selected phenolic derivatives of 4-(4-hydroxyphenyl)-cyclohexanone and their use as sensitivity enhancers for radiation sensitive mixtures
US5532106A (en) * 1994-08-31 1996-07-02 Cornell Research Foundation, Inc. Positive-tone photoresist containing diester dissolution inhibitors
KR970012976A (ko) 1995-08-30 1997-03-29 김주용 반도체 소자의 셀 영역과 주변 영역 패턴의 현상률 차이 조정방법
US5783495A (en) * 1995-11-13 1998-07-21 Micron Technology, Inc. Method of wafer cleaning, and system and cleaning solution regarding same
KR20010013818A (ko) * 1998-04-15 2001-02-26 게스레이 마크 포토레지스트 현상액 및 현상 방법
JP3605545B2 (ja) 1999-06-09 2004-12-22 東京エレクトロン株式会社 現像処理方法および現像処理装置
US6479820B1 (en) * 2000-04-25 2002-11-12 Advanced Micro Devices, Inc. Electrostatic charge reduction of photoresist pattern on development track
KR20020058440A (ko) 2000-12-30 2002-07-12 박종섭 반도체장치 제조에 있어서의 더미패드를 이용한 공정마진확보를 위한 구조
JP3869306B2 (ja) 2001-08-28 2007-01-17 東京エレクトロン株式会社 現像処理方法および現像液塗布装置
KR100489660B1 (ko) * 2003-03-17 2005-05-17 삼성전자주식회사 미세 패턴 형성 방법 및 이를 이용한 반도체 장치의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020090487A (ko) * 2001-05-28 2002-12-05 삼성전자 주식회사 쉐도우 패턴을 갖는 포토 마스크
KR20030002645A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 반도체소자용 레티클을 이용한 노광방법

Also Published As

Publication number Publication date
US7691548B2 (en) 2010-04-06
KR20090028014A (ko) 2009-03-18
US20090075186A1 (en) 2009-03-19

Similar Documents

Publication Publication Date Title
US10026589B1 (en) Alignment and registration targets for charged particle beam substrate patterning and inspection
CN109643640B (zh) 在工艺中控制衬底上图案定位的方法及计算机程序产品
JP6810734B2 (ja) 構造との放射のインタラクションをシミュレートするための方法及び装置、メトロロジ方法及び装置、並びに、デバイス製造方法
US10838309B2 (en) Device manufacturing method and patterning devices for use in device manufacturing method
KR102084026B1 (ko) 리소그래피 장치의 성능을 예측하는 방법, 리소그래피 장치의 캘리브레이션, 디바이스 제조 방법
US20070295918A1 (en) Method for fabricating semiconductor device and equipment for fabricating the same
KR101259752B1 (ko) 마스크 제조방법
KR20200123466A (ko) 계측 방법 및 관련 장치
US20150028459A1 (en) Method for semiconductor self-aligned patterning
US9529960B2 (en) Photolithography patterning system using feature parameters
US9588415B2 (en) Electron beam exposure system and methods of performing exposing and patterning processes using the same
US8921015B2 (en) Mask repair with passivation
US20220382163A1 (en) Multi-step process inspection method
KR19990072999A (ko) 전자빔셀투영어퍼쳐형성방법
CN114144730B (zh) 叠对测量目标设计
JP5200571B2 (ja) 半導体装置及びフォトマスクの製造方法
US11016399B2 (en) Method for controlling a manufacturing apparatus and associated apparatuses
US10978321B2 (en) Method and system for processing patterned structures
CN111710617A (zh) 半导体结构的检测方法及半导体结构
US20180197796A1 (en) Critical dimensions variance compensation
KR20140096750A (ko) 노광 방법 및 이를 이용한 패턴 형성 방법
KR20080012011A (ko) 반도체 소자의 오버레이 버니어 및 그를 이용한 오버레이측정 방법
JP2020047691A (ja) 摺動阻害箇所抽出方法、パターン形成方法、及び半導体装置の製造方法
KR100620157B1 (ko) 반도체 리소그래피 장치에서의 전자원 상태 예측 방법
KR20110078178A (ko) 반도체 웨이퍼 마킹 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee