KR101258690B1 - 에지드 리드 프레임 제조 방법 - Google Patents

에지드 리드 프레임 제조 방법 Download PDF

Info

Publication number
KR101258690B1
KR101258690B1 KR1020120013856A KR20120013856A KR101258690B1 KR 101258690 B1 KR101258690 B1 KR 101258690B1 KR 1020120013856 A KR1020120013856 A KR 1020120013856A KR 20120013856 A KR20120013856 A KR 20120013856A KR 101258690 B1 KR101258690 B1 KR 101258690B1
Authority
KR
South Korea
Prior art keywords
lead frame
photosensitive layer
electrolytic
plating
dry film
Prior art date
Application number
KR1020120013856A
Other languages
English (en)
Inventor
홍승유
김상진
Original Assignee
지에스티 반도체장비(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지에스티 반도체장비(주) filed Critical 지에스티 반도체장비(주)
Priority to KR1020120013856A priority Critical patent/KR101258690B1/ko
Application granted granted Critical
Publication of KR101258690B1 publication Critical patent/KR101258690B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 에지드 리드프레임 제조 방법에 관한 것이다.
즉, 본 발명은 리드프레임 원소재의 일면 또는 타면에 내 알칼리성 드라이 필름 또는 전해 감광층을 형성하는 단계와; 상기 내 알칼리성 드라이 필름 또는 전해 감광층에 포토 마스크를 배치시키고, 상기 포토 마스크를 통해 상기 내 알칼리성 드라이 필름 또는 전해 감광층을 노광하는 단계와; 상기 노광된 영역을 현상하여 상기 리드프레임 원소재가 노출된 제 1 개구를 상기 내 알칼리성 드라이 필름 또는 전해 감광층에 형성하는 단계와; 상기 내 알칼리성 드라이 필름 또는 전해 감광층의 제 1 개구에 도금층을 형성하는 단계와; 상기 내 알칼리성 드라이 필름 또는 전해 감광층을 제거하는 단계와; 상기 도금층을 감싸며, 상기 리드프레임 원소재의 일면과 타면에 드라이 필름(Dry film) 압착, 액상 감광층 도포 및 전해 감광층 형성 중 하나의 공정을 수행하는 단계와; 상기 드라이 필름, 액상 감광층 및 전해 감광층 중 하나에 포토 마스크를 배치시키고 노광하는 단계와; 상기 노광된 영역을 현상한 다음, 상기 리드프레임 원소재가 노출된 제 2 개구를 상기 드라이 필름, 액상 감광층 및 전해 감광층 중 하나에 형성하는 단계와; 상기 제 2 개구에 노출된 상기 리드프레임 원소재 영역을 에칭하는 단계를 포함한다.

Description

에지드 리드 프레임 제조 방법 { Method for manufacturing of etched lead frame }
본 발명은 에지드 리드 프레임 제조 방법에 관한 것이다.
일반적으로 리드프레임 제조에 형상을 만드는 방식에는 크게 두 가지로 분류되는데 기계적인 스템핑(Stamping) 방식과 화학적인 부식 방법인 에칭(Etching)으로 먼저 선형상을 구현하고 후도금을 진행한다.
현재에는 반도체의 고성능의 집적된 칩의 개발과 더불어 반도체 소재의 경박 단소형태의 요구가 점점 증가함에 따라 부분 도금되는 부위의 협소함과 더불어 부분적 에칭(Half Etching)이 되어있는 부위와 같이 공존해 있는 상태에서는, 기존의 탄성있는 물질로 제작된 기계적 마스크로 가려서 도금하는 방식은 위치 제어 오차 한계가 +/- 50 마이크로미터(Micrometer) 이하로는 불가능하므로 반도체 리드프레임인 MLF 나 QFN 같은 더 정밀하고 미세한 제품의 요구 조건을 만족시키기는 어렵다.
도 1은 종래 기술에 따른 도금액이 번지는 현상이 발생된 리드프레임을 설명하기 위한 일부 사시도이다.
종래 기술의 리드프레임 제조 방법에서는 미세 피치(Fine pitch)가 형성되어 있거나 부분 식각(Half etching)이 존재하는 부위에, 선택적으로 도금층을 형성하는 공정에서는 실리콘과 같은 연성 재질의 위쪽 마스크와 아래쪽 마스크 사이에 압착되면서 리드 측면 사이에 통로가 형성되어 도금액이 쉽게 침투하여 단면을 타고 번져 나가면서 원하지 않는 부위까지 도금이 되게 된다.
즉, 도 1의 리드프레임(10)의 상부면인 '11' 영역에만 도금되어야 하는데, 상기 리드프레임(10)의 측면(11a)에도 도금된다.
이와 같이, 도금액의 번짐 현상이 발생된 리드프레임으로 반도체 패키징 공정을 수행하는 경우, 리드(Lead)가 미세 피치(Fine Pitch)일 때 에폭시 몰딩 수지의 표면을 타고 은의 전이가 일어나 리드 간의 전기적 회로 합선이나 저항 변화와 같은 신뢰성 문제가 생길 수 있다.
또한, 반도체 패키지가 조립 공정을 완료한 후, 은도금 번짐 현상으로 인해서 도금 물질인 은이 비기능 부위에 존재하면 에폭시 몰딩 수지와 접합력( Adhesion)에 악 영향을 인가하여, 계면 박리(Delamination) 현상의 한 원인이 되는 문제점을 야기시킨다.
게다가, 종래 기술은 리드프레임의 선형상 후 도금 진행하기에, 기계적인 마스크로 얇은 제품의 양면을 압착하여 고압의 용액 분사로 도금 진행시 연성의 마스크 표면에 잘 달라붙어 불량을 만들고, 마스크 압착시 형상간에 기계적 충격이 가해져 굴곡된 부위에 쉽게 변형이 일어나거나 구겨짐 현상이 일어날 수 있다.
본 발명은 도금액이 번지는 현상을 근원적으로 제거하여 최종 제품의 신뢰도를 향상시킬 수 있는 과제를 해결하는 것이다.
본 발명은,
리드프레임 원소재의 일면에 내 알칼리성 드라이 필름 또는 전해 감광층을 형성하는 단계와;
상기 내 알칼리성 드라이 필름 또는 전해 감광층에 포토 마스크를 배치시키고, 상기 포토 마스크를 통해 상기 내 알칼리성 드라이 필름 또는 전해 감광층을 노광하는 단계와;
상기 노광된 영역을 현상하여 상기 리드프레임 원소재가 노출된 제 1 개구를 상기 내 알칼리성 드라이 필름 또는 전해 감광층에 형성하는 단계와;
상기 내 알칼리성 드라이 필름 또는 전해 감광층의 제 1 개구에 도금층을 형성하는 단계와;
상기 내 알칼리성 드라이 필름 또는 전해 감광층을 제거하는 단계와;
상기 도금층을 감싸며, 상기 리드프레임 원소재의 일면과 타면에 드라이 필름(Dry film) 압착, 액상 감광층 도포 및 전해 감광층 형성 중 하나의 공정을 수행하는 단계와;
상기 드라이 필름, 액상 감광층 및 전해 감광층 중 하나에 포토 마스크를 배치시키고 노광하는 단계와;
상기 노광된 영역을 현상한 다음, 상기 리드프레임 원소재가 노출된 제 2 개구를 상기 드라이 필름, 액상 감광층 및 전해 감광층 중 하나에 형성하는 단계와;
상기 제 2 개구에 노출된 상기 리드프레임 원소재 영역을 에칭하는 단계를 포함하는 에지드 리드 프레임 제조 방법이 제공된다.
그리고, 본 발명의 일실시예는 상기 리드프레임 원소재의 일면에 내 알칼리성 드라이 필름 또는 전해 감광층을 형성하는 단계는, 상기 리드프레임 원소재의 일면과 타면 각각에 내 알칼리성 드라이 필름 또는 전해 감광층을 형성하는 단계일 수 있다.
또, 상기 노광된 영역을 현상하여 상기 리드프레임 원소재가 노출된 제 1 개구를 상기 내 알칼리성 드라이 필름 또는 전해 감광층에 형성하는 단계는, 상기 내 알칼리성 드라이 필름 또는 전해 감광층에 상기 리드프레임 원소재가 노출시키는 정렬 마크용 개구를 형성하는 공정이 더 포함되어 있고, 상기 내 알칼리성 드라이 필름 또는 전해 감광층의 제 1 개구에 도금층을 형성하는 단계는, 상기 정렬 마크용 개구에 도금층으로 정렬 마크를 형성하는 공정이 더 포함되어 있으며, 상기 드라이 필름, 액상 감광층 및 전해 감광층 중 하나에 포토 마스크를 배치시키고 노광하는 단계는, 상기 정렬 마크를 이용하여 영상 처리(Image processing)법으로 상기 포토 마스크를 상기 드라이 필름, 액상 감광층 및 전해 감광층 중 하나에 배치시키고 노광하는 단계일 수 있다.
또한, 상기 제 2 개구에 노출된 상기 리드프레임 원소재 영역을 에칭하는 단계가 수행되어, MLF(Micro Lead Frame)형 리드프레임이 형성될 수 있다.
더불어, 상기 내 알칼리성 드라이 필름 또는 전해 감광층의 제 1 개구에 도금층을 형성하는 단계는, 도금액이 공급되는 도금조와; 상기 리드프레임 원소재를 상기 도금조로 이송하는 제 1 롤러(Roller)와; 상기 리드프레임 원소재를 상기 도금조에서 이탈시키는 제 2 롤러(Roller)와; 상기 도금조에 배치되어 있고, 상기 리드프레임 원소재의 측면을 가이드하는 측면 가이드 롤러와; 상기 도금조에 배치되어 있고, 리드프레임 원소재의 하부를 가이드하는 하부 가이드 롤러와; 상기 하부 가이드 롤러와 밀착되어 있는 캐소드 전극과; 상기 도금조 내부에 위치된 애노드 전극를 포함하는 도금 장치를 준비하는 단계와; 상기 리드프레임 원소재를 상기 제 1 롤러에 의해 상기 도금조로 이송시키고, 상기 하부 가이드 롤러와 상기 캐소드 전극 사이를 통과시키고, 상기 측면 가이드 롤러로 가이드하여 상기 도금조를 지나가게 하고, 상기 도금조에 있는 애노드 전극과 상기 캐소드 전극 사이의 전류에 의해, 상기 도금조에 공급된 도금 물질로 상기 리드프레임 원소재를 도금시킨 다음, 도금이 완료된 상기 리드프레임 원소재를 상기 제 2 롤러에 의해 상기 도금조로부터 이탈시키는 단계를 포함할 수 있다.
게다가, 상기 도금조에는, 상기 도금액이 분출되는 공급관이 형성할 수 있다.
또, 상기 리드프레임 원소재는, 구리, 구리 합금, 철, 철 함금으로된 릴 상태일 수 있다.
그리고, 상기 도금층은, 은(Ag), 은 합금, 금(Au), 금 합금, 백금족 원소 중 하나일 수 있다.
본 발명은 전해 감광층을 마스크로 활용하여 선도금, 후에칭 방식을 이용하여 원하는 부위에 정확하게 도금할 수 있고, 미세 피치(Fine pitch)가 형성되어 있거나, 부분 식각(Half etching)이 존재하는 부위에 선택적으로 도금층을 형성하는 공정에서 도금액이 번지는 현상을 근원적으로 제거하여 최종 제품의 신뢰도를 향상시킬 수 있는 효과가 있다.
그리고, 본 발명은 포토 마스크와 리드프레임과의 위치를 일치시키기 위한 정렬 마크를 이용하여 도금 부위와 자재 형상간의 범위 간격 오차를 현격하게 감소시킬 수 있는 효과가 있다.
또한, 본 발명은 MLF 리드프레임과 QFN 패키지에서 부분 에칭(Half Etching)이 존재하더라도 도금의 번짐 현상이 해결됨으로, 보다 작은 사이즈의 패키지 개발이 가능해지는 효과가 있다.
더불어, 본 발명은 선도금, 후에칭 방식을 적용함으로써, 얇고 부분 에칭(Half Etching)이 된 제품이라도, 후도금 시 기계적인 마스크의 압착으로 인해 변형되거나 구겨지는 현상을 피할 수 있는 효과가 있다.
그리고, 본 발명은 선도금, 후에칭 방식을 이용하여, 후도금시 리드프레임 자재를 벨트로 이송되어 도금할 때, 벨트의 접촉 자국이 형성되지 않고, 리드프레임의 가이드 레일(Guide Rail)에 도금되는 비 경제적인 방식을 피할 수 있는 효과가 있다.
게다가, 본 발명은 리드프레임 원소재를 선도금, 후에칭 공정을 릴투릴(Reel To Reel) 방식으로 수행함으로써, 일반적인 스트립(Strip) 상태로 공정을 진행하는 것에 비해 리드프레임의 구겨짐이나 자재의 변형 상태를 방지할 수 있는 효과가 있다.
또, 본 발명은 도금시 와이어 본딩 지역만 선택적 부분 도금이 가능해져 비 기능 지역에서의 도금을 제외하여 제품 생산 원가를 낮출 수 있는 효과가 있다.
도 1은 종래 기술에 따른 도금액이 번지는 현상이 발생된 리드프레임을 설명하기 위한 일부 사시도
도 2a 내지 도 2i는 본 발명의 제 1 실시예에 따른 에지드 리드 프레임 제조 방법을 설명하기 위한 개략적인 단면도
도 3a 내지 도 3c는 본 발명의 제 2 실시예에 따른 에지드 리드 프레임 제조 방법을 설명하기 위한 개략적인 단면도
도 4a 내지 도 4c는 본 발명의 제 3 실시예에 따른 에지드 리드 프레임 제조 방법을 설명하기 위한 개략적인 단면도
도 5는 본 발명의 제 3 실시예에 따른 에지드 리드 프레임 제조 방법에서 형성된 정렬 마크를 설명하기 위한 개략적인 평면도
도 6은 본 발명의 방법으로 제조된 리드 프레임을 이용한 반도체 패키지의 모식적인 단면도
도 7은 본 발명의 방법으로 도금된 리드 프레임의 일례를 도시한 일부 사시도
도 8은 본 발명의 방법에 적용할 수 있는 리드 프레임의 일례의 평면도
도 9a와 도 9b는 본 발명에 따른 방법의 공정에 적용할 수 있는 도금 장치를 설명하기 위한 개략적인 단면도 및 사시도
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하면 다음과 같다.
이 과정에서 도면에 도시된 구성요소의 크기나 형상 등은 설명의 명료성과 편의상 과장되게 도시될 수 있다. 또한, 본 발명의 구성 및 작용은 고려하여 특별히 정의된 용어들은 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 한다.
도 2a 내지 도 2i는 본 발명의 제 1 실시예에 따른 에지드 리드 프레임 제조 방법을 설명하기 위한 개략적인 단면도이다.
본 발명의 제 1 실시예에 따른 에지드 리드 프레임 제조 방법은 내 알칼리성 드라이 필름 또는 전해 감광층을 리드프레임 원소재(100)의 단면에 형성하는 방법으로, 먼저, 리드프레임 원소재(100)의 일면에 내 알칼리성 드라이 필름 또는 전해 감광층(110)을 형성한다.(도 2a)
여기서, 상기 리드프레임 원소재(100)는 구리, 구리 합금, 철, 철 함금으로된 릴 상태일 수 있다.
그리고, 상기 내 알칼리성 드라이 필름은 상기 리드프레임 원소재(100)에 라미네이션(Lamination)하여 형성한다.
또, 상기 내 알칼리성 드라이 필름 또는 전해 감광층(110)을 형성하기 전에, 도금을 위하여 상기 리드프레임 원소재(100)의 표면을 깨끗이 하기 위해 탈지, 산처리 등의 약품 전처리 공정을 수행할 수 있다.
또한, 상기 전해 감광층(110)은 용액 내에 있는 전기를 띈 전해 감광 코팅 입자가 상기 리드프레임 원소재(100)에 이동하여 전착되어 형성되며, 다시 말해 도금하듯이 전기를 걸어 코팅하여 형성된다.
이때, 인가된 전압은 100V이고, 용액의 온도는 20℃이고, 전착시간은 20-30초인 것이 바람직하다.
그리고, 상기 전해 감광층(110)은 전기를 띈 전해 감광 코팅 입자가 분산되어 있는 용액내에 스테인레스 스틸 재질로 만든 전해판을 설치하고, 양극 또는 음극 방식으로 상기 리드프레임 원소재(100)에 전류를 인가할 수 있다.
이 전해 감광층(110)은 기존의 롤러로 압착하여 부착하는 드라이 필름(Dry Film) 이나 롤러로 바르는 LPR(Liquid Photo Resist)은 알카리 약품에서 현상되고 박리가 되어 강 알카리 성의 도금액에는 오래 사용할 수가 없는 반면에, 본 발명에 적용된 전해 감광층(110)은 알카리성 용액에 반응하지 않아서 은이나 금도금액에 장시간 사용이 가능한 장점이 있다.
그리고, 상기 전해 감광층(110)은 형성된 후, 건조 및 경화시킨다.
그 후, 상기 내 알칼리성 드라이 필름 또는 전해 감광층(110)에 포토 마스크(120)를 배치시키고, 상기 포토 마스크(120)를 통해 상기 내 알칼리성 드라이 필름 또는 전해 감광층(110)을 노광한다.(도 2b)
여기서, 상기 포토 마스크(120)에는 소정의 개구(121)가 형성되어 있고, 상기 개구(121)에 노출된 상기 내 알칼리성 드라이 필름 또는 전해 감광층(110) 영역은 노광되는 것이다.
이어서, 상기 노광된 영역을 현상하여 상기 리드프레임 원소재(100)가 노출된 제 1 개구(111)를 상기 내 알칼리성 드라이 필름 또는 전해 감광층(110)에 형성한다.(도 2c)
상기 노광된 영역을 현상하는 공정은 알카리 약품으로 수행한다.
계속, 상기 내 알칼리성 드라이 필름 또는 전해 감광층(110)의 제 1 개구(111)에 도금층(130)을 형성한다.(도 2d)
상기 도금층(130)은 은(Ag), 은 합금, 금(Au), 금 합금, 백금족 원소 중 하나일 수 있다.
그리고, 상기 도금층(130)을 형성하기 전에, 치환 방치 처리 공정을 수행할 수 있다.
연이어, 상기 내 알칼리성 드라이 필름 또는 전해 감광층(110)을 제거한다.(도 2e)
상기 내 알칼리성 드라이 필름 또는 전해 감광층(110)을 제거하는 공정은 알칼리 용액으로 제거할 수 있다.
그 다음, 상기 도금층(130)을 감싸며, 상기 리드프레임 원소재(100)의 일면과 타면에 드라이 필름(Dry film) 압착, 액상 감광층 도포 및 전해 감광층(151,152) 형성 중 하나의 공정을 수행한다.(도 2f)
이후, 상기 드라이 필름, 액상 감광층 및 전해 감광층(151,152) 중 하나에 포토 마스크(161,162)를 배치시키고 노광한다.(도 2g)
이어, 상기 노광된 영역을 현상한 다음, 상기 리드프레임 원소재(100)가 노출된 제 2 개구(155)를 상기 드라이 필름, 액상 감광층 및 전해 감광층(151,152) 중 하나에 형성한다.(도 2h)
상기 노광된 영역을 현상하는 것은 알칼리 약품으로 수행할 수 있다.
마지막으로, 상기 제 2 개구(155)에 노출된 상기 리드프레임 원소재(100) 영역을 에칭한다.(도 2i)
여기서, 상기 제 2 개구(155)에 노출된 상기 리드프레임 원소재(100) 영역을 에칭하는 공정은 염화동이나 염화철 같은 부식액으로 고압 분사 방식을 이용할 수 있다.
그러므로, 본 발명은 전해 감광층을 마스크로 활용하여 선도금, 후에칭 방식을 이용하여 원하는 부위에 정확하게 도금할 수 있고, 미세 피치(Fine pitch)가 형성되어 있거나, 부분 식각(Half etching)이 존재하는 부위에 선택적으로 도금층을 형성하는 공정에서 도금액이 번지는 현상을 방지할 수 있게 되는 것이다.
즉, 전술된 도 2d의 공정이 선도금이고, 도 2i의 공정이 후에칭이다.
또한, 본 발명은 선도금, 후에칭 방식을 적용함으로써, 얇고 부분 에칭(Half Etching)이 된 제품이라도, 후도금 시 기계적인 마스크의 압착으로 인해 변형되거나 구겨지는 현상을 피할 수 있게 된다.
더불어, 본 발명은 상기 리드프레임 원소재(910)를 선도금, 후에칭 공정을 릴투릴(Reel To Reel) 방식으로 수행함으로써, 일반적인 스트립(Strip) 상태로 공정을 진행하는 것에 비해 리드프레임의 구겨짐이나 자재의 변형 상태를 방지할 수 있다.
또, 본 발명은 도금시 와이어 본딩 지역만 선택적 부분 도금이 가능해져 비 기능 지역에서의 도금을 제외하여 제품 생산 원가를 낮출 수 있는 효과도 있다.
도 3a 내지 도 3c는 본 발명의 제 2 실시예에 따른 에지드 리드 프레임 제조 방법을 설명하기 위한 개략적인 단면도이다.
본 발명의 제 2 실시예에 따른 에지드 리드 프레임 제조 방법은 내 알칼리성 드라이 필름 또는 전해 감광층을 리드프레임 원소재(100)의 양면에 형성하는 방법이다.
즉, 도 3a에 도시된 바와 같이, 리드프레임 원소재(100)의 일면과 타면 각각에 내 알칼리성 드라이 필름 또는 전해 감광층(110a,110b)을 형성하고, 이 내 알칼리성 드라이 필름 또는 전해 감광층(110a,110b)에 노광, 현상 공정을 수행하여 상기 리드프레임 원소재(100)의 일면이 노출된 개구(111)를 상기 내 알칼리성 드라이 필름 또는 전해 감광층(110)에 형성한다.
그 후, 도 3b와 같이, 상기 개구(111)에 도금층(130)을 형성한다.
그 다음, 도면에는 도시되어 있지 않지만, 전술된 제 1 실시예와 동일한 공정을 수행하여, 상기 내 알칼리성 드라이 필름 또는 전해 감광층(110)을 제거하고, 상기 도금층(130)을 감싸며, 상기 리드프레임 원소재(100)의 일면과 타면에 드라이 필름(Dry film) 압착, 액상 감광층 도포 및 전해 감광층(151,152) 형성 중 하나의 공정을 수행하고, 상기 리드프레임 원소재(100)의 일면과 타면에 형성된 드라이 필름, 액상 감광층 및 전해 감광층(151)에 포토 마스크를 배치시키고 노광하고, 상기 노광된 영역을 현상한 다음, 상기 리드프레임 원소재(100)가 노출된 개구(미도시)를 상기 드라이 필름, 액상 감광층 및 전해 감광층(151,152) 중 하나에 형성한다.
이어서, 상기 개구에 노출된 상기 리드프레임 원소재(100) 영역을 에칭하게 되면, 도 3c와 같은 리드프레임이 제조되는 것이다.
도 4a 내지 도 4c는 본 발명의 제 3 실시예에 따른 에지드 리드 프레임 제조 방법을 설명하기 위한 개략적인 단면도이고, 도 5는 본 발명의 제 3 실시예에 따른 에지드 리드 프레임 제조 방법에서 형성된 정렬 마크를 설명하기 위한 개략적인 평면도이다.
본 발명의 제 3 실시예에 따른 에지드 리드 프레임 제조 방법은 2차 노광 단계에서 포토 마스크와 리드프레임과의 위치를 일치시키기 위한 정렬 마크를 상기 리드프레임 원소재(100)에 형성하는 것이다.
그러므로, 도 4a와 같이, 상기 리드프레임 원소재(100)에 형성된 내 알칼리성 드라이 필름 또는 전해 감광층(110)에 상기 리드프레임 원소재(100)가 노출시키는 정렬 마크용 개구(112)를 형성하고, 도 4b와 같이, 그 정렬 마크용 개구(112)에 도금층으로 정렬 마크(131)를 형성한다.
이때, 상기 정렬 마크용 개구(112)는 전술된 도 2c의 제 1 개구(111)를 형성하는 공정과 동시에 형성하고, 상기 정렬 마크(131)도 도 2d의 상기 제 1 개구(111)에 도금층(130)을 형성하는 공정과 동시에 형성한다.
즉, 도 5에 도시된 바와 같이, 상기 리드프레임 원소재(100)에는 상기 정렬 마크(131)가 형성되며, 도 5의 정렬 마크(131)의 형상은 십자형이지만, 이것은 상기 정렬 마크(131)의 일례를 도시한 것이다.
그 다음, 상기 도 2i와 같이, 제 2 개구(155)에 노출된 상기 리드프레임 원소재(100) 영역을 에칭하게 되면, 상기 정렬 마크(131)가 형성된 리드프레임의 제조가 도 4c와 같이 완료되는 것이다.
여기서, 상기 정렬 마크(131)를 감싸는 상기 드라이 필름, 액상 감광층 및 전해 감광층(151,152) 중 하나는 투명 재질로 이루어져, 상기 정렬 마크(131)를 이용하여 영상 처리(Image processing)법으로 포토 마스크의 개구 측벽과 도금층의 끝단을 자동 정렬(Auto alignment)하여 맞출 수 있게 된다.
따라서, 본 발명은 포토 마스크와 리드프레임과의 위치를 일치시키기 위한 정렬 마크를 이용하여 리드프레임의 형상 오차를 현격하게 감소시킬 수 있는 장점이 있다.
도 6은 본 발명의 방법으로 제조된 리드 프레임을 이용한 반도체 패키지의 모식적인 단면도이고, 도 7은 본 발명의 방법으로 도금된 리드 프레임의 일례를 도시한 일부 사시도이며, 도 8은 본 발명의 방법에 적용할 수 있는 리드 프레임의 일례의 평면도이다.
상술된 방법에 의해 제조된 리드 프레임(200)에는 도 6에 도시된 바와 같이, 도금층(210)이 형성되어 있고, 이 도금층(210)에는 와이어(230)가 본딩된다.
그리고, 상기 리드 프레임(200), 반도체 칩(300) 및 와이어(230)를 몰딩 수지(250)로 봉지하게 된다.
이때, 도 7과 같이, 본 발명의 방법에 의해 제조된 리드 프레임(200)의 도금층(210)은 도금 물질의 번짐 현상이 발생되지 않아, 전기적 회로 합선이나 저항 변화같은 신뢰성 문제를 야기시키지 않고, 몰딩 수지(250)와 접착력 약화로 인한 계면 박리(Delamination) 현상을 방지할 수 있는 것이다.
또한, 본 발명의 방법에 적용할 수 있는 리드 프레임은 대표적으로 MLF(Micro Lead Frame)이다.
이 MLF형 리드프레임은 도 8에 도시된 바와 같이, 반도체 칩이 탑재되는 탑재판(510)과 그 탑재판(510) 주위에 배열되어 있는 리드들(520)을 포함한다.
도 9a와 도 9b는 본 발명에 따른 방법의 공정에 적용할 수 있는 도금 장치를 설명하기 위한 개략적인 단면도 및 사시도이다.
본 발명에 따른 방법의 공정에 적용할 수 있는 도금 장치는 도 9a에 도시된 바와 같이, 도금액이 공급되는 도금조(940)와; 리드프레임 원소재(910)를 상기 도금조(940)로 이송하는 제 1 롤러(Roller)(921)와; 상기 리드프레임 원소재(910)를 상기 도금조(940)에서 이탈시키는 제 2 롤러(Roller)(922)와; 상기 도금조(940)에 배치되어 있고, 상기 리드프레임 원소재(910)의 측면을 가이드하는 측면 가이드 롤러(950)와; 상기 도금조(940)에 배치되어 있고, 리드프레임 원소재(910)의 하부를 가이드하는 하부 가이드 롤러(932,962)와; 상기 하부 가이드 롤러(932,962)와 밀착되어 있는 캐소드 전극(931,961)과; 상기 도금조(940) 내부에 위치된 애노드 전극(970)를 포함하여 구성된다.
여기서, 상기 하부 가이드 롤러(932,962)와 캐소드 전극(931,961)은 밀착되어 있는데, 상기 하부 가이드 롤러(932,962)와 캐소드 전극(931,961) 사이로 리드프레임 원소재(910)가 통과하게 된다.
그러므로, 전술된 도 2c의 공정이 완료된 리드프레임 원소재(910)는 도금층을 형성하기 위하여, 릴 상태로 도 9b에 도시된 입력 통로(901)를 통과하여 상기 제 1 롤러(921)에 의해 상기 도금조(940)로 이송되고, 상기 하부 가이드 롤러(932,962)와 상기 캐소드 전극(931,961) 사이를 통과하면서 상기 측면 가이드 롤러(950)에 가이드되어 상기 도금조(940)를 지나가게 되면, 상기 도금조(940)에 있는 애노드 전극(970)과 상기 캐소드 전극(931,961) 사이의 전압에 의해, 상기 도금조(940)에 공급된 도금 물질은 상기 리드프레임 원소재(910)를 도금하게 되고, 도금이 완료된 상기 리드프레임 원소재(910)는 상기 제 2 롤러(922)에 의해 상기 도금조(940)로부터 이탈되어 출력 통로(902)를 통과하여 외부로 빠져나가게 된다.
즉, 전술된 도금 장치를 적용하여 도 2d의 공정을 수행하면, 상기 내 알칼리성 드라이 필름 또는 전해 감광층의 제 1 개구에 도금층을 형성하는 단계는, 도금액이 공급되는 도금조(940)와; 리드프레임 원소재(910)를 상기 도금조(940)로 이송하는 제 1 롤러(921)와; 상기 리드프레임 원소재(910)를 상기 도금조(940)에서 이탈시키는 제 2 롤러(922)와; 상기 도금조(940)에 배치되어 있고, 상기 리드프레임 원소재(910)의 측면을 가이드하는 측면 가이드 롤러(950)와; 상기 도금조(940)에 배치되어 있고, 리드프레임 원소재(910)의 하부를 가이드하는 하부 가이드 롤러(931,932)와; 상기 하부 가이드 롤러(931,932)와 밀착되어 있는 캐소드 전극(931,961)과; 상기 도금조(940) 내부에 위치된 애노드 전극(970)를 포함하는 도금 장치를 준비하는 단계와; 상기 리드프레임 원소재를 상기 제 1 롤러에 의해 상기 도금조로 이송시키고, 상기 하부 가이드 롤러(931,932)와 상기 캐소드 전극(931,961) 사이를 통과시키고, 상기 측면 가이드 롤러(950)로 가이드하여 상기 도금조(940)를 지나가게 하고, 상기 도금조(940)에 있는 애노드 전극(970)과 상기 캐소드 전극(931,961) 사이의 전류에 의해, 상기 도금조(940)에 공급된 도금 물질로 상기 리드프레임 원소재(910)를 도금시킨 다음, 도금이 완료된 상기 리드프레임 원소재(910)를 상기 제 2 롤러(922)에 의해 상기 도금조(940)로부터 이탈시키는 단계를 포함할 수 있다.
그리고, 도 9a에 도시된 바와 같이, 상기 도금조(940)에는 도금액이 분출되는 공급관(980)이 형성되어 있고, 이 공급관(980)은 도금액이 펌프에 의해 분출되도록 구성될 수 있다.
이상에서 본 발명에 따른 실시예들이 설명되었으나, 이는 예시적인 것에 불과하고, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 범위의 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 다음의 특허청구범위에 의해서 정해져야 할 것이다.

Claims (8)

  1. 리드프레임 원소재의 일면에 내 알칼리성 드라이 필름 또는 전해 감광층을 형성하는 단계와;
    상기 내 알칼리성 드라이 필름 또는 전해 감광층에 포토 마스크를 배치시키고, 상기 포토 마스크를 통해 상기 내 알칼리성 드라이 필름 또는 전해 감광층을 노광하는 단계와;
    상기 노광된 영역을 현상하여 상기 리드프레임 원소재가 노출된 제 1 개구를 상기 내 알칼리성 드라이 필름 또는 전해 감광층에 형성하는 단계와;
    상기 내 알칼리성 드라이 필름 또는 전해 감광층의 제 1 개구에 도금층을 형성하는 단계와;
    상기 내 알칼리성 드라이 필름 또는 전해 감광층을 제거하는 단계와;
    상기 도금층을 감싸며, 상기 리드프레임 원소재의 일면과 타면에 드라이 필름(Dry film) 압착, 액상 감광층 도포 및 전해 감광층 형성 중 하나의 공정을 수행하는 단계와;
    상기 드라이 필름, 액상 감광층 및 전해 감광층 중 하나에 포토 마스크를 배치시키고 노광하는 단계와;
    상기 노광된 영역을 현상한 다음, 상기 리드프레임 원소재가 노출된 제 2 개구를 상기 드라이 필름, 액상 감광층 및 전해 감광층 중 하나에 형성하는 단계와;
    상기 제 2 개구에 노출된 상기 리드프레임 원소재 영역을 에칭하는 단계를 포함하는 에지드 리드 프레임 제조 방법.
  2. 청구항 1에 있어서,
    상기 리드프레임 원소재의 일면에 내 알칼리성 드라이 필름 또는 전해 감광층을 형성하는 단계는,
    상기 리드프레임 원소재의 일면과 타면 각각에 내 알칼리성 드라이 필름 또는 전해 감광층을 형성하는 단계인 에지드 리드 프레임 제조 방법.
  3. 청구항 1 또는 2에 있어서,
    상기 노광된 영역을 현상하여 상기 리드프레임 원소재가 노출된 제 1 개구를 상기 내 알칼리성 드라이 필름 또는 전해 감광층에 형성하는 단계는,
    상기 내 알칼리성 드라이 필름 또는 전해 감광층에 상기 리드프레임 원소재가 노출시키는 정렬 마크용 개구를 형성하는 공정이 더 포함되어 있고,
    상기 내 알칼리성 드라이 필름 또는 전해 감광층의 제 1 개구에 도금층을 형성하는 단계는,
    상기 정렬 마크용 개구에 도금층으로 정렬 마크를 형성하는 공정이 더 포함되어 있으며,
    상기 드라이 필름, 액상 감광층 및 전해 감광층 중 하나에 포토 마스크를 배치시키고 노광하는 단계는,
    상기 정렬 마크를 이용하여 영상 처리(Image processing)법으로 상기 포토 마스크를 상기 드라이 필름, 액상 감광층 및 전해 감광층 중 하나에 배치시키고 노광하는 단계인 에지드 리드 프레임 제조 방법.
  4. 청구항 1 또는 2에 있어서,
    상기 제 2 개구에 노출된 상기 리드프레임 원소재 영역을 에칭하는 단계가 수행되어, MLF(Micro Lead Frame)형 리드프레임이 형성되는 에지드 리드 프레임 제조 방법.
  5. 청구항 1에 있어서,
    상기 내 알칼리성 드라이 필름 또는 전해 감광층의 제 1 개구에 도금층을 형성하는 단계는,
    도금액이 공급되는 도금조와; 상기 리드프레임 원소재를 상기 도금조로 이송하는 제 1 롤러와; 상기 리드프레임 원소재를 상기 도금조에서 이탈시키는 제 2 롤러와; 상기 도금조에 배치되어 있고, 상기 리드프레임 원소재의 측면을 가이드하는 측면 가이드 롤러와; 상기 도금조에 배치되어 있고, 리드프레임 원소재의 하부를 가이드하는 하부 가이드 롤러와; 상기 하부 가이드 롤러와 밀착되어 있는 캐소드 전극과; 상기 도금조 내부에 위치된 애노드 전극를 포함하는 도금 장치를 준비하는 단계와;
    상기 리드프레임 원소재를 상기 제 1 롤러에 의해 상기 도금조로 이송시키고, 상기 하부 가이드 롤러와 상기 캐소드 전극 사이를 통과시키고, 상기 측면 가이드 롤러로 가이드하여 상기 도금조를 지나가게 하고, 상기 도금조에 있는 애노드 전극과 상기 캐소드 전극 사이의 전류에 의해, 상기 도금조에 공급된 도금 물질로 상기 리드프레임 원소재를 도금시킨 다음, 도금이 완료된 상기 리드프레임 원소재를 상기 제 2 롤러에 의해 상기 도금조로부터 이탈시키는 단계를 포함하는 에지드 리드 프레임 제조 방법.
  6. 청구항 5에 있어서,
    상기 도금조에는,
    상기 도금액이 분출되는 공급관이 형성되어 있는 에지드 리드 프레임 제조 방법.
  7. 청구항 1에 있어서,
    상기 리드프레임 원소재는,
    구리, 구리 합금, 철, 철 함금으로된 릴 상태인 에지드 리드 프레임 제조 방법.
  8. 청구항 1에 있어서,
    상기 도금층은,
    은(Ag), 은 합금, 금(Au), 금 합금, 백금족 원소 중 하나인 에지드 리드 프레임 제조 방법.












KR1020120013856A 2012-02-10 2012-02-10 에지드 리드 프레임 제조 방법 KR101258690B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120013856A KR101258690B1 (ko) 2012-02-10 2012-02-10 에지드 리드 프레임 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120013856A KR101258690B1 (ko) 2012-02-10 2012-02-10 에지드 리드 프레임 제조 방법

Publications (1)

Publication Number Publication Date
KR101258690B1 true KR101258690B1 (ko) 2013-05-02

Family

ID=48665217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120013856A KR101258690B1 (ko) 2012-02-10 2012-02-10 에지드 리드 프레임 제조 방법

Country Status (1)

Country Link
KR (1) KR101258690B1 (ko)

Similar Documents

Publication Publication Date Title
TWI500131B (zh) 半導體元件用基板之製造方法及半導體裝置
US9824960B2 (en) Lead frame and method for manufacturing same
US20160300732A1 (en) Method for producing substrate for semiconductor element mounting
JP6838104B2 (ja) 半導体装置用基板および半導体装置
JP2007103450A (ja) 配線基板およびその製造方法
KR101258690B1 (ko) 에지드 리드 프레임 제조 방법
US10312187B2 (en) Multi-row wiring member for semiconductor device and method for manufacturing the same
KR20120010044A (ko) 리드프레임 제조방법과 그에 따른 리드프레임 및 반도체 패키지 제조방법과 그에 따른 반도체 패키지
JP6689691B2 (ja) 配線基板及びその製造方法
US10763202B2 (en) Multi-row wiring member for semiconductor device and method for manufacturing the same
TWI752055B (zh) 多列型ｌｅｄ用配線構件及其製造方法
JP2017055024A (ja) 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
CN107658286B (zh) 半导体元件安装用基板、半导体装置及它们的制造方法
JP6485777B2 (ja) 多列型半導体装置用配線部材及びその製造方法
JP2012146782A (ja) 半導体素子搭載用リードフレームの製造方法
JP6615654B2 (ja) 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法
KR20150005256A (ko) 분리형 몰드를 이용한 리드프레임 제조방법과 그에 따른 리드프레임 및 반도체 패키지 제조방법과 그에 따른 반도체 패키지
US10181436B2 (en) Lead frame and method of manufacturing the same
KR100828490B1 (ko) 리드프레임 제조방법
KR20020061389A (ko) 리드프레임 제조방법
JP6485776B2 (ja) 多列型半導体装置用配線部材及びその製造方法
JP2019041063A (ja) 半導体素子搭載用基板及びその製造方法
KR20210114156A (ko) 리드프레임 제조방법
JP6562493B2 (ja) 半導体装置用基板及びその製造方法
JP2022046334A (ja) リードフレーム、半導体装置及びリードフレームの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160303

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170404

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180305

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200309

Year of fee payment: 8