KR101248352B1 - 비휘발성 메모리 내의 데이터 에러 복구를 위한 장치, 방법 및 물품 - Google Patents

Abstract

에러 정정 코드(ECC) 유닛이 고체 상태 비휘발성 메모리 디바이스 내에 정정 불가능한 에러를 발견할 때, 프로세스는 에러를 위치 확인하고 정정하기 위한 시도시에 사용될 수 있다. 이 프로세스는 에러를 포함할 가능성이 높은 '저신뢰성' 메모리 셀을 먼저 식별할 수 있고, 이어서 다양한 기준에 기초하여 이들 셀 내에 어느 데이터가 정정될 가능성이 높은지를 판정할 수 있다. 새로운 데이터가 이어서 임의의 잔류 에러를 정정하기 위해 ECC 유닛에 대해 충분히 정확한지를 검증하기 위해 ECC 유닛에 의해 점검될 수 있다.

Description

비휘발성 메모리 내의 데이터 에러 복구를 위한 장치, 방법 및 물품{DATA ERROR RECOVERY IN NON-VOLATILE MEMORY}

플래시 메모리와 같은 몇몇 유형의 고체 상태 비휘발성 메모리는 메모리 셀 내에 특정량의 전하를 저장함으로써 2진 데이터를 기록한다. 데이터가 이들 전하 기반 비휘발성 메모리 중 하나로부터 판독될 때, 저장된 전하의 전압 레벨이 기준 전압에 비교된다. 이 셀로부터 판독된 데이터의 2진값은 저장된 전하의 전압이 기준 전압보다 높은지 또는 낮은지의 여부에 의존한다. 그러나, 저장된 전하는 아날로그 현상이기 때문에, 그 실제값은 정확하게 의도된 것이 아닐 수 있고, 데이터가 판독될 때 에러가 발생할 수 있다. 에러 정정 코드(ECC) 유닛이 이들 에러의 일부를 검출하여 정정하는데 사용될 수 있지만, 종종 에러는 이 방식으로 모두 정정되기에는 너무 많다. 이러한 것이 발생할 때, 데이터는 영구적으로 손실될 수 있다.

본 발명의 몇몇 실시예가 이하의 상세한 설명 및 본 발명의 실시예를 도시하는데 사용된 첨부 도면을 참조하여 이해될 수 있다.

도 1은 본 발명의 실시예에 따른 고체 상태 비휘발성 메모리를 포함하는 시스템을 도시하는 도면.
도 2는 본 발명의 실시예에 따른 비휘발성 메모리 어레이의 부분을 도시하는 도면.
도 3은 본 발명의 실시예에 따른 메모리 내의 에러 정정 방법의 흐름도.
도 4는 본 발명의 실시예에 따른 타겟 셀에 영향을 미칠 수 있는 예시적인 전하 패턴을 도시하는 도면.
도 5는 본 발명의 실시예에 따른 NV 메모리 어레이 내의 저신뢰성 셀을 식별하기 위한 패턴 정합 방법의 흐름도.
도 6은 본 발명의 실시예에 따른 NV 메모리 어레이 내의 저신뢰성 셀을 식별하기 위한 방법으로서 기준 전압에 대한 근접도를 사용하는 방법의 흐름도.
도 7은 본 발명의 실시예에 따른 아날로그 전하값의 조정을 통한 NV 메모리 내의 데이터의 정정 방법의 흐름도.

이하의 설명에서, 다수의 특정 상세가 설명된다. 그러나, 본 발명의 실시예는 이들 상세 없이도 실시될 수 있다는 것이 이해된다. 다른 경우에, 공지의 회로, 구조체 및 기술이 본 명세서의 이해를 불명료하게 하지 않기 위해 상세히 도시되지 않는다.

"일 실시예", "실시예", "예시적인 실시예", "다양한 실시예 등의 언급은 이와 같이 설명된 본 발명의 실시예(들)가 특정한 특징부, 구조 또는 특징을 포함할 수 있지만, 모든 실시예가 반드시 특정 특징부, 구조 또는 특징을 포함해야 하는 것은 아니라는 것을 지시한다. 또한, 몇몇 실시예는 다른 실시예에 대해 설명된 특징의 일부, 전체를 갖거나 이 특징을 전혀 갖지 않을 수도 있다.

이하의 상세한 설명 및 청구범위에서, 용어 "결합된" 및 "연결된"이 이들의 파생어와 함께 사용될 수 있다. 이들 용어는 서로 동의어로서 의도되는 것은 아니라는 것이 이해되어야 한다. 오히려, 특정 실시예에서, "연결된"은 2개 이상의 요소가 서로 직접적인 물리적 또는 전기적 접촉을 하고 있는 것을 지시하는데 사용된다. "결합된"은 2개 이상의 요소가 서로 협동하거나 상호 작용하지만, 이들이 직접적인 물리적 또는 전기적 접촉을 하거나 하지 않을 수도 있다는 것을 지시하는데 사용된다.

청구범위에 사용될 때, 달리 지시되지 않으면, 공통의 요소를 설명하기 위한 순서 형용사 "제 1", "제 2", "제 3" 등의 사용은 단지 유사한 요소의 상이한 사례를 칭하는 것이고, 이와 같이 설명된 요소가 시간적으로, 공간적으로, 서열적으로, 또는 임의의 다른 방식으로 주어진 순서에 있어야 하는 것을 암시하도록 의도된 것은 아니다.

본 발명의 다양한 실시예는 하드웨어, 소프트웨어 및 소프트웨어 중 하나 또는 임의의 조합으로 구현될 수 있다. 본 발명은 또한 본 명세서에 설명된 동작의 수행을 가능하게 하는 하나 이상의 프로세서에 의해 판독되어 실행될 수 있는 컴퓨터 판독 가능 매체 내에 또는 상에 포함된 명령으로서 구현될 수 있다. 컴퓨터 판독 가능 매체는 하나 이상의 컴퓨터에 의해 판독 가능한 형태의 정보를 저장하고, 전송하고, 그리고/또는 수신하기 위한 임의의 메커니즘을 포함할 수 있다. 예를 들어, 컴퓨터 판독 가능 매체는 이들에 한정되는 것은 아니지만, 판독 전용 메모리(ROM), 랜덤 액세스 메모리(RAM), 자기 디스크 저장 매체, 광학 저장 매체, 플래시 메모리 디바이스 등과 같은 유형 저장 매체를 포함할 수 있다. 컴퓨터 판독 가능 매체는 또한 이들에 한정되는 것은 아니지만 전자기, 광학 또는 음향 반송파 신호와 같은 명령을 인코딩하기 위해 변조되어 있는 전파된 신호를 포함할 수 있다.

다양한 실시예에서, 전하 기반 비휘발성 메모리의 부분으로부터 데이터를 판독할 때 정정 불가능한 에러가 발견되면, 프로세스는 데이터를 정정하는 것을 시도하도록 이어질 수 있다. 불량 데이터의 정확한 위치는 인지될 수 없기 때문에, 이 프로세스는 1) 메모리의 해당 부분 내의 '저신뢰성'(LC) 저장 셀(즉, 에어를 포함할 가능성이 다른 셀보다 높은 셀)을 식별하는 것과, 2) 이들 셀 내의 어느 데이터가 정확할 가능성이 높은지를 판정하는 것과, 3) 새로운 데이터가 정확한지를 검증하는 것을 포함할 수 있다. 저신뢰성 셀을 식별하는 것은 2개의 방식, 즉 1) 그 아날로그 전하 전압이 기준 전압에 근접한 셀을 발견하고, 또는 2) 타겟 셀 내의 데이터 손상을 발생시키는 것으로 알려진 주위 셀 내의 전하 레벨의 특정 패턴을 조사하여 수행될 수 있다. 저신뢰성 셀 내에 정확할 가능성이 높은 새로운 데이터를 판정하는 것은 2개의 방식, 즉 1) 가장 양호한 것으로 보이는 방향 및 양으로 이들 셀 내의 아날로그 전하값을 조정하고, 또는 2) LC 셀 내의 데이터의 랜덤 값을 시도하여 수행될 수 있다. 새로운 데이터가 정확한지를 검증하는 것은 임의의 적합한 방식으로 수행될 수 있지만, 통상적으로 에러 점검 및 정정(ECC) 알고리즘을 사용하여 수행될 수 있는데, 이것이 에러의 수가 특정 임계치 미만이기만 하면 유효 데이터를 생성할 수 있기 때문이다. 일단, 데이터의 정확한 값이 결정되면, 데이터는 다른 위치에 재기록될 수 있고, 여기서 유망하게는 데이터 손상의 동일한 문제를 경험하지 않게 될 것이다. 계산 집약적이지만, 이 프로세스는 중요한 데이터 내에 치명적인 에러를 포함하는 고체 상태 디스크(SSD) 내에 데이터와 같이 다른 방식으로 복구되는 것이 비실용적인 데이터의 복구에 유용할 수 있다.

도 1은 본 발명의 실시예에 따른 고체 상태 비휘발성 메모리를 포함하는 시스템을 도시한다. 도시된 시스템(100)은 프로세서(100), 메인 메모리(120), 입력-출력 로직(130) 및 비휘발성(NV) 메모리(140)를 포함한다. 이 특정 구현예에서, NV 메모리는 I/O 디바이스(이에 한정되는 것은 아니지만, 고체 상태 디스크)로서 부착되지만, 다른 실시예는 이들에 한정되는 것은 아니지만, 메인 메모리 자체의 부분, 하드 디스크 드라이브와 협동하여 동작하는 캐시 메모리와 같은 시스템의 다른 장소에 NV 메모리를 배치할 수도 있다. 본 발명의 다양한 실시예는 이들 용례 및 부분이 본 명세서에 구체적으로 설명되건 설명되지 않건간에 다양한 용례에서 그리고 시스템의 상이한 부분에 사용 가능할 수 있다.

NV 메모리는 데이터를 저장하기 위해 저장된 전하를 사용하고 판독 동작을 위해 하나 이상의 기준 전압을 사용하는 임의의 실행 가능한 유형의 NV 저장 기술을 이용할 수 있다. 단일 판독 명령으로 개별 바이트 또는 워드를 판독하기보다는, 단일 판독 명령으로 순차적인 메모리 위치의 전체 범위를 판독하는(이에 한정되는 것은 아니지만, NAND 플래시 메모리 어레이로부터의 메모리의 페이지의 판독과 같은) 것이 NV 메모리에서 특히 유용할 수 있다.

도 1에 도시된 실시예에서, NV 메모리(140)는 저장 어레이(148)와, 판독, 기록, 삭제 및 기준 전압의 조정과 같은 어레이에 의한 동작을 제어하기 위한 제어기(142)를 포함할 수 있다. 제어기(142)는 에러 점검 및 정정(ECC) 유닛(143), 에러 분석 유닛(144) 및 기준 전압 제어 유닛(145)과 같은 다른 기능 유닛으로 더 분리될 수 있다. 기준 전압 제어 유닛(145)은 어레이 내의 메모리 셀로부터 데이터를 판독할 때 사용된 하나 이상의 기준 전압의 각각을 제공할 수 있다. 기준 전압 제어 유닛(145)은 또한 본 명세서에 설명된 동작을 수행하기 위해 요구되는 바와 같이 이들 기준 전압을 상승 및/또는 하강 조정할 수 있다. NV 메모리(140) 내의 다양한 유닛이 개별 기능 유닛으로서 도시되어 있지만, 이들 중 2개 이상은 공통 회로 및/또는 코드를 공유할 수 있다.

제어기(142)가 프로세서(110) 또는 다른 디바이스로부터 판독 요청을 수신할 때마다, 제어기(142)는 메모리 어레이 내의 다수의 순차적인 위치로부터 데이터를 판독하는 동작을 개시할 수 있다. 위치의 시작 어드레스는 판독 요구에 의해 지시될 수 있고, 위치의 수는 요구시에 지정될 수 있거나 소정의 다른 방식으로 사전 규정될 수 있다. 데이터가 판독되어 버퍼 내에 배치될 때, ECC 유닛은 데이터 내의 에러를 검출하고, 이들 에러를 추적하고, 그 에러 정정 알고리즘을 통해 정정할 수 있는 에러를 정정할 수 있다. 정정 불가능한 에러(즉, ECC 유닛에 의해 정정 불가능함)가 이 방식으로 검출될 때, 순차적인 어드레스의 전체 범위(예를 들어, 메모리의 페이지 또는 섹터)로부터의 데이터는 부정확한 것으로 지정될 수 있는데, 이는 해당 범위 내의 정정 불가능한 에러의 양 및 위치가 인지되지 않기 때문이다.

도 2는 본 발명의 실시예에 따른 비휘발성 메모리 어레이의 부분을 도시한다. 도시된 예는 게이트에 인접한 저장된 전하의 양이 해당 셀 내에 저장된 데이터를 표현하는 메모리 셀을 각각의 트랜지스터가 표현하는 플래시 메모리 어레이의 공통의 표현을 도시한다. 플래시 메모리 이외의 메모리의 유형 및 도시된 것 이외의 회로가 또한 본 발명의 다양한 실시예에 포함될 수 있다. 도시된 특정 예에서, 각각의 수평 라인은 해당 열에서의 다수의 행(row)(이 예에서, 대략 32000개의 셀, 그러나 이 수는 다른 실시예에서는 상이할 수 있음)의 게이트를 연결하는 워드 라인을 표현하고, 각각의 비트 라인 열(column)은 해당 열의 인접한 셀의 각각에 연결된다. 셀은 단일 레벨 셀(SLC) 또는 멀티레벨 셀(MLC) 기술을 표현할 수 있다. 이들 용어가 이 문서에서 사용될 때, SLC는 셀당 단지 1비트만을 저장하는 기술을 칭하고, MLC는 셀당 2개 이상의 비트를 저장하는 기술을 칭한다. 도시된 어레이는 4-레벨 MLC 기술을 표현하는데, 여기서 가능한 전하의 범위는 L0 내지 L3으로 표기된 4개의 서브범위로 분할되고, 각각의 서브범위는 상이한 2-비트 조합(예를 들어, 11, 10, 00 또는 01)을 표현한다. 특정 셀 내의 전하가 이들 4개의 서브범위 중 하나 내에 있으면, 셀은 대응하는 2-비트 2진값을 저장하는 것으로 고려된다. 15개의 셀에 대한 예시적인 값이 16번째 셀 상에 인지되지 않은 전하(Vt)를 갖고 제공되어 있다.

이하의 설명에서, ECC 및 다른 유형의 에러 검출 및 정정 알고리즘이 사용되지만, 이는 순차적인 메모리 어드레스의 주어진 범위 내의 모든 에러를 정정할 수 없는 것으로 가정된다. 이러한 경우에, 에러는 이 범위 내에 포함되는 것으로 인지되지만, 어느 어드레스(및 따라서 어느 셀)가 에러를 포함하는지를 정확히 인지하지 않는다. 다수의 경우에, 에러의 수가 이들 모두를 정정하기 위한 ECC의 능력을 초과하는지를 제외하고는, 얼마나 많은 에러가 존재하는지를 인지하지 못한다. 이 설명을 위해, 전체 페이지는 ECC 유닛이 이 페이지 내의 모든 에러를 정정할 수 없기 때문에 '실패된' 것으로 고려되지만, ECC 코드 블록 크기가 페이지와는 상이한 크기를 실패된 유닛에 제공하면 페이지 이외의 유닛(예를 들어, 섹터)이 또한 이 방식으로 검사될 수 있다. 이하의 정의가 이 명세서에서 사용된다.

1) 아날로그 전하값 - 특정 셀 내에 저장된 전하에 대한 전압을 표현하는 값. 이 값은 프로세싱을 위해 이산 디지털 또는 2진수로서 표현될 수 있지만, 아날로그 전하값을 표현하고 따라서 아날로그 값이라 표기된다.

2) 전하 레벨값 - 각각의 서브범위가 상이한 2진 데이터값을 표현하는 셀 내의 전하 레벨의 서브범위 중 하나를 표현하는 값. 예를 들어, 4-레벨 MLC에서, 0의 전하 레벨값은 최저 서브범위(전하의 최소량)를 표현할 수 있고, 1은 다음의 높은 서브범위를 표현하고, 2는 다음의 높은 서브범위를 표현하고, 3은 최고 서브범위(전하의 최대량)를 표현할 수 있다.

3) 2진 데이터 값 - 셀 내에 저장되는 데이터의 2진값. 예를 들어, 4-레벨 MLC에서, 2진수 11은 0의 전하 레벨값으로 표현될 수 있고, 2진수 10은 1의 전하 레벨값으로 표현될 수 있고, 2진수 00은 2의 전하 레벨값으로 표현될 수 있고, 2진수 01은 3의 전하 레벨값으로 표현될 수 있다. 이들 특정 변환값은 하나의 전하 레벨로부터 다음의 전하 레벨로의 전이가 단지 등가의 2진값의 하나의 비트만을 변경하여 단지 2개의 가능성을 판독하는 경계선의 불확실성을 감소시키기 때문에 유리할 수 있다. 그러나, 다른 변환값이 또한 사용될 수 있다.

도 3은 본 발명의 실시예에 따른 메모리 내의 에러 정정 방법의 흐름도를 도시한다. 흐름도(300)에서, 동작 310, 314, 318 및 동작 311, 315는 실패된 것으로 고려되는 데이터의 페이지 내의 저신뢰성(LC) 셀을 식별하기 위한 2개의 상이한 방식을 표현한다. 동작 320, 324, 328 및 동작 321은 이들 LC 셀 내의 데이터를 정정하기 위한 시도를 위한 2개의 상이한 방식을 표현한다. 330에서의 검증 동작은 어떠한 식별 및 정정 프로세스의 조합이 사용되는지에 무관하게 동일할 수 있다.

패턴 정합을 통한 식별

이 프로세스는 도 3의 동작 310, 314, 318에 대응한다. 메모리 어레이에 사용된 더 소형의 기하학적 형상에 의해, 각각의 셀 내에 저장된 전하의 양은 주위 셀 내에 저장된 전하의 양에 의해 영향을 받을 수 있어, 전하를 의도된 것으로부터 위 또는 아래로 끌어당긴다. 예로서 도 2를 재차 참조하면, Vt의 전하 레벨을 갖는 셀은 Vt에 대한 주위 셀의 가능한 영향을 검사함으로써 조사되는 '타겟' 셀이다. 화살표는 그 전하 레벨이 타겟 셀에 대한 이들의 물리적 근접도 또는 전기 접속에 기인하여 전하(Vt)에 영향을 미칠 수 있는 가능한 셀의 예를 지시한다. 이 영향의 정확한 성질 및 이를 발생할 수 있는 특정 셀은 셀의 물리적 근접도, 셀 구조체, 사용된 반도체 재료, 주위 셀의 각각 및 타겟 셀 내의 실제 전하 레벨 등과 같은 어레이의 특성에 의존할 수 있다. 이러한 상호 관계는 각각의 유형의 어레이에 대해, 그리고 셀 내의 전하 분포의 각각의 패턴에 대해 결정될 수 있다.

도 4는 본 발명의 실시예에 따른 타겟에 영향을 미칠 수 있는 예시적인 전하 패턴을 도시한다. 본 명세서에 있어서, '패턴'은 사전 규정된 물리적 배열을 갖고, 서로에 대한 사전 규정된 전기 접속부를 갖고, 이들 셀 내의 사전 규정된 전하 레벨을 갖는 셀의 그룹이다. 타겟 셀은 물리적 배열 내의 사전 규정된 장소를 점유하는 셀이고, 또한 그 위의 패턴에서 다른 셀의 가능한 효과를 결정하도록 검사되는 셀이다. 특정 패턴은 타겟 셀 내의 전하 레벨을 포함하는 패턴 내의 모든 셀 내의 전하 레벨에 기초하여 규정될 수 있다. 예를 들어, 도 4에서, 타겟 셀의 양 측에서의 셀(동일한 워드 라인 상의 인접한 셀)은 L3의 전하 레벨을 갖고, 반면 타겟 셀의 바로 위 및 아래의 셀(동일한 비트 라인 상의 인접한 셀)은 L2의 전하 레벨을 갖는다. 타겟 셀 내의 정확한 전하 레벨이 L0인 것으로 추정되면, 이들 주위 셀은 L1 레벨(도시된 바와 같이)로 타겟 셀 내의 해당 전하를 끌어당길 수 있고, 따라서 타겟 셀 내의 L1의 전하를 갖는 것이 이 패턴의 부분이다. 다른 한편으로, 타겟 셀 내의 전하 레벨이 L2 또는 L3인 것으로 추정되면, 주위 셀 내의 전하는 이에 영향을 거의 미치지 않는 점에서 그 레벨에 충분히 근접될 수 있고, 배열은 탐색될 사전 규정된 패턴으로 고려되지 않을 것이다. 몇몇 실시예에서, 패턴 내의 임의의 소정의 셀에 대한 전하 레벨은 하나 초과의 레벨을 커버할 수 있다. 예로서 도 4의 패턴을 사용하면, 타겟 셀에 인접한 4개의 셀 중 임의의 것은 L2 또는 L3의 전하 레벨을 갖도록 허용될 수 있고, 이는 패턴을 정합하는 것으로서 여전히 고려될 수 있다.

이 예는 특정 전하 분포를 갖는 간단한 5-셀 패턴(동일한 워드 라인 및 비트 라인 상의 타겟 셀 및 인접 셀)을 나타내지만, 다른 패턴은 타겟 셀 주위의 셀의 상이한 배열 및/또는 셀의 상이한 양 및/또는 셀 내의 상이한 전하 분포를 포함할 수 있다. 동일한 패턴의 세트가 어레이의 큰 부분에 적용되는 것으로 예측될 수 있지만, 몇몇 패턴은 어레이의 특정 부분에만 적용 가능할 수 있다(예를 들어, 어레이의 에지에서의 타겟 셀은 일 측에서 인접한 셀을 갖지 않고, 따라서 패턴의 상이한 세트가 에지에서 셀에 대해 사용될 수 있음). 각각의 셀은 이 패턴 정합 기술로 개별적으로 검사될 수 있기 때문에, 소정의 셀은 일 경우에 타겟 셀로 고려될 수 있지만, 다른 셀이 타겟될 때에는 주위 셀 중 하나로 고려될 수 있다.

도 5는 본 발명의 실시예에 따른 NV 메모리 어레이 내의 저신뢰성 셀을 식별하기 위한 패턴 정합의 방법의 흐름도를 도시한다. 설명된 방법에서, 메모리 내의 데이터의 특정 데이터가 ECC 유닛에 의해 정정 불가능한 하나 이상의 에러를 갖고 이들 에러는 전술된 전하 분포 효과의 유형에 의해 적어도 부분적으로 발생되는 것으로 가정되어, 정확한 데이터가 이 전하 분포를 분석함으로써 결정될 수 있게 된다. 이 설명을 위해, 전체 페이지는 ECC 유닛이 해당 페이지 내의 모든 에러를 정정할 수 없기 때문에 실패된 것으로 가정되지만 ECC 코드 블록 크기가 페이지와는 상이한 크기를 실패된 유닛에 제공하면 페이지 이외의 유닛(예를 들어, 섹터)이 또한 이 방식으로 검사될 수 있다.

도시된 흐름도(500)에서, 510에서 실패된 페이지를 포함하는 전체 삭제 블록 내의 2진 데이터가 판독될 수 있다. 전체 페이지가 '실패된' 것으로 고려되지만(에러를 갖는 것으로 인지되지만 페이지 내의 에러의 위치가 인지되지 않기 때문에), 데이터의 일부가 부정확할 수 있음에도 불구하고 페이지 내의 모든 셀로부터 데이터를 여전히 판독할 수 있다. NV 메모리가 통상적으로 레이아웃되는 방식에 기인하여, 실패된 페이지보다는 전체 삭제 블록을 판독하는 것이 바람직할 수 있는데, 이는 삭제 블록 내의 정확하게 판독된 페이지 내의 셀이 동일한 삭제 블록 내의 실패된 페이지 내의 셀에 영향을 미치도록 한다.

520에서, 삭제 블록으로부터 판독된 2진 데이터는 전하 레벨값으로 변환될 수 있다. 이 변환의 정확한 방식은 얼마나 많은 전하 레벨(및 따라서, 얼마나 많은 2진 데이터의 비트)이 각각의 셀 내에 포함되는지와, 어떻게 각각의 이들 레벨이 특정 2진 데이터값을 지시하는지에 의존할 수 있다. 이 변환의 결과는 삭제 블록 내의 각각의 셀에 대한 전하 레벨값을 포함하는 전하 레벨 맵 내에 배치될 수 있다. 맵은 또한 어떻게 이들 셀이 물리적으로 및/또는 전기적으로 서로 관련되어, 이들이 후속의 패턴 정합 프로세스를 위해 의미 있는 그룹으로 함께 그룹화될 수 있게 되는지를 지시할 수 있다(예를 들어, 맵의 편성을 통해). 하나의 이러한 편성 방법은, 단지 방식만은 아니지만, 삭제 블록 내의 셀의 행 및 열 전기 레이아웃을 반영하는 2차원 어레이로 맵을 편성하는 것이다.

530에서, 실제 패턴 정합 프로세스가 수행될 수 있다. 도 4의 이전의 설명은 이 패턴 정합 프로세스의 일 예를 제공한다. 정합된 패턴 내의 타겟 셀인 각각의 셀은 540에서 저신뢰성 셀로 나타낼 수 있다. 삭제 블록 내의 모든 셀이 타겟 셀로서 셀을 갖는 패턴에 대해 검사될 필요가 있는 것은 아니다. 단지 타겟 셀이 실패된 페이지 내에 있는 셀의 그룹만이 패턴 정합을 위해 검사될 필요가 있다. 페이지는 교대하는 비트 라인에 빈번히 할당되기 때문에, 이는 패턴 정합 프로세스를 간단화할 수 있다. 도 4를 참조하면, 중심 비트 라인은 실패된 페이지 내에 있지만, 좌측 및 우측의 비트 라인은 ECC가 정확한 데이터를 포함하는 것으로 나타낸 다른 페이지 내에 있다. 따라서, 패턴 정합은 타겟 셀이 실패된 페이지 내에 있는 셀의 그룹에 적용될 필요가 있는 것은 아니다. 이는 또한 이 예에서 단지 타겟 셀과 동일한 비트 라인 상의 이들 셀만이 실패된 페이지 내에 있기 때문에, 패턴 내의 다른 셀(타겟 셀 이외의)이 부정확한 데이터를 포함하는 기회를 감소시킨다.

기준 전압 근접도를 통한 식별

이 프로세스는 도 3의 동작 311, 315에 대응한다. 셀 내에 저장된 전하의 아날로그 값이 해당 셀을 판독할 때 사용된 기준 전압에 매우 근접할 때, 전하의 전압이 그 기준 전압의 오류측에서 종료되고 부정확한 판독을 생성하기가 매우 쉽다. 도 6의 프로세스는 이 현상의 장점을 취한다.

도 6은 본 발명의 실시예에 따른 NV 메모리 어레이 내의 저신뢰성 셀을 식별하기 위한 방식으로서 기준 전압으로의 근접도를 사용하는 방법의 흐름도를 도시한다. 흐름도(600)에서, 본 명세서에서 '이동 판독 기준'(MRR)이라 칭하는 프로세스가 각각의 셀 내의 아날로그 전하값을 측정하는데 사용될 수 있다. 610에서, 각각의 판독 기준 전압은 값의 범위를 통해 증분될 수 있다. 이 증분 프로세스는 620에서 결정된 바와 같이, MRR 프로세스가 완료될 때까지 동작 610 내지 650을 통해 반복적으로 순환될 수 있다. 임의의 실행 가능한 기술이 기준 전압(들)을 증분하는데 사용될 수 있다. 다수의 기준 전압이 존재하는 멀티 레벨 셀 기술에서, 몇몇 실시예에는 각각의 새로운 사이클에 대해 단일의 기준 전압만을 증분시킬 수 있고, 반면 다른 실시예는 각각의 새로운 사이클에 대해 다수의 기준 전압을 증분시킬 수 있다. 몇몇 실시예는 각각의 새로운 사이클에 대해 모든 기준 전압을 증분시킬 수도 있다. 몇몇 실시예는 상이한 사이클에 대해 이들 대안 사이에서 스위칭할 수도 있다.

각각의 증분 후에, 실패된 페이지 내의 각각의 셀에 저장된 데이터의 2진값이 630에서 판독될 수 있다. 소정의 셀로부터 판독된 데이터가 이전의 패스에서 있었던 것과 상이하면, 640에 지시된 바와 같이, 이는 증분된 기준 전압이 아날로그 전하값을 막 넘은 것이고 아날로그 전하값이 기준 전압에 매우 근접한(일 증분의 범위 이내) 것일 수 있다는 것을 지시한다. 이 값은 이어서 650에서 아날로그 전하값의 맵에 기록될 수 있다. 이는 이전의 패스로부터 변경된 데이터를 나타내는 모든 셀에 대해 수행될 수 있다. 다수의 기준 전압을 갖는 MLC 메모리에서, 특정 전후 2진값은 기준 전압이 넘었는지를 판정하기 위해 검사될 필요가 있을 수 있고, 따라서 적절한 기준 전압이 기록될 수 있다. 610 내지 650의 프로세스는 실패된 페이지 내의 모든 셀에 대한 아날로그 전하값이 기록될 때까지 반복될 수 있다.

기준 전압의 모든 증분된 값이 시도되고 페이지 내의 모든 셀이 이들의 아날로그 전하에 대해 기록된 값을 갖는 것은 아니면, 기록되지 않은 셀은 시험된 범위의 외부에 있는 아날로그 전하값을 가질 수 있고(이 경우에, 범위는 추가의 시험을 위해 확장될 수 있음) 또는 셀은 완전히 실패된다(이 경우, 여기세 설명되지 않은 다른 정정 동작이 취해질 수 있음). 모든 셀이 기록된 값을 갖는 것으로 가정하면, 프로세스는 동작 620으로부터 동작 660으로 이동할 수 있고, 여기서 기준 전압이 이들의 원래값으로 복원될 수 있어 정상 판독 동작이 실시될 수 있게 된다.

이 시점에, 각각의 셀에 대해 기록되어 있는 아날로그 전하값은 670에서 복원된 기준 전압에 비교될 수 있다. (기준 전압의 복원된 값이 기록되고 기록된 값이 이 비교에 사용되어, 실제 셀로의 추가의 액세스가 필요하지 않을 수 있다.) 임의의 셀이 복원된 기준 전압에 근접한 아날로그 전하값을 가지면, 그 셀은 680에서 저신뢰성 셀로서 식별될 수 있다. '저신뢰성'인 것으로 고려되기 전에 아날로그 전하값이 기준 전압에 얼마나 근접할 필요가 있는지는 다양한 팩터에 의존할 수 있다. 몇몇 실시예에서, 기준 전압에 '근접한' 것으로 고려되는 아날로그 전하값의 범위 및/또는 이 범위의 중심점은 프로세싱 중에 변경될 수 있다. 예를 들어, 매우 좁은 전압의 범위가 먼저 사용될 수 있다. 이것이 만족스러운 결과를 생성하지 않으면, 범위는 '저신뢰성' 카테고리 내에 더 많은 셀을 포함하려는 시도시에 확장될 수 있다. 이들 변경의 다수의 반복이 만족스러운 결과가 얻어지기 전에 이루어질 수 있다.

전하 조정을 통한 정정

이 프로세스는 도 3의 동작 320, 324, 328에 대응한다. 일반적으로, 이는 셀로부터 정확한 데이터를 얻는 가능성을 향상시키기 위해 계획된 방식으로 저신뢰성 셀의 아날로그 전하값을 조정하는 것을 포함한다.

도 7은 본 발명의 실시예에 따른 아날로그 전하값의 조정을 통한 NV 메모리 내의 데이터 정정 방법의 흐름도를 도시한다. 실패된 페이지의 저신뢰성 셀에 대한 아날로그 전하값을 조정하기 위해, 이들 아날로그 전하값의 시작값이 인지되어야 한다. 도 6의 동작 610 내지 655의 MRR 프로세스가 저신뢰성 셀을 식별하기 위해 미리 수행되어 있으면, 이들 시작값은 이미 인지되어 있다. 만일 그렇지 않으면, MRR 프로세스는 흐름도(700)의 방법을 시작하기 전에 수행될 수 있다.

각각의 저신뢰성 셀에서, 710에서 셀로의 계획된 조정의 양(전하의 양의 변경, 이는 아날로그 전하값을 변경함) 및 방향(전하의 가산 또는 감산)이 결정될 수 있다. 임의의 실행 가능한 방법은 이 조정의 방향 및 양을 결정하는데 사용될 수 있다. 720에서, 이 조정은 아날로그 전하값으로 이루어질 수 있다. 물리적 셀 내에 존재하는 실제 전하를 변경하기보다는, 이 프로세스는 실패된 페이지에 대해 이전에 구성된 아날로그 전하 맵 내의 기록된 아날로그 전하값에 수학적으로 수행될 수 있다.

검증을 수행하기 전에 이 방식으로 조정될 저신뢰성 셀의 수는 다수의 팩터에 의존할 수 있다. 모든 저신뢰성 셀(또는 적어도 다수의 셀)을 조정하는 것은 이전의 정확한 데이터를 불량 데이터로 변경하는 위험을 발생하여, 가능하게는 문제점을 악화시킨다. 검증 전에 적은 수의 셀을 조정하는 것은 검증 중에 유효 ECC 결과를 얻기 위해 불량 셀을 충분히 변경하지 않는 위험을 발생시키고, 따라서 변경이 정확한지 아닌지를 인지하지 못한다. 그러나, 730에서 결정된 바와 같이, 이 셀의 수가 변경된 후에 변경될 셀의 수가 결정될 수 있고, 프로세스는 저신뢰성 셀에 대한 새로운 아날로그 전하값이 이들의 등가의 2진 데이터로 변환되는 740으로 이동할 수 있다.

랜덤 데이터 치환을 통한 정정

이 프로세스는 도 3의 동작 321에 대응한다. 일반적으로, 이는 ECC 프로세스에 의해서와 같이 다른 수단을 통해 에러가 정정될 수 있는 매우 적은 에러를 갖는 페이지를 생성하는 조합이 발견될 때까지 저신뢰성 셀 내의 랜덤 데이터를 시도하는 것을 포함한다. 도 7의 프로세스에 대해 설명된 바와 같이, 검증을 시도하기 전에 이 방식으로 변경하기 위한 셀의 수는 다양할 수 있다. 몇몇 실시예에서, 변경을 위한 셀의 바람직한 수는 이들에 한정되는 것은 아니지만, 1) 어느 정정 기술이 사용되는지, 2) 실패된 어드레스 범위 내에 포함된 셀의 수, 3) 기타 등등과 같은 다양한 팩터에 의존할 수 있다.

검증

검증은 도 3의 동작 330에 대응한다. 페이지 내에서의 데이터의 검증은 이들에 한정되는 것은 아니지만, 에러의 양이 ECC의 정정 능력을 넘으면, 잔류 에러를 정정할 수 있는 ECC 프로세스를 통해 2진 데이터의 페이지를 프로세싱하는 것과 같은 임의의 실행 가능한 방식을 통해 수행될 수 있다. 정정된 데이터가 이 방식으로 검증되면, 정정된 데이터는 이것이 사용될 수 있는 저장 위치에 기록될 수 있다. 이는 가능하게는 그 물리적 저장 위치 내의 결함이 우선적으로 에러를 발생시킬 수 있기 때문에, 원래 실패된 동일한 삭제 블록 내의 동일한 페이지는 아닐 것이다. 다른 한편으로, 데이터의 새로운 페이지가 여전히 정정 불가능한 에러를 가지면, 이들에 한정되는 것은 아니지만, 1) 페이지 내의 데이터가 손실된 것으로 가정하고 데이터를 폐기하고, 2) 새로운 또는 원본 데이터에 이전의 동작을 재실행하지만 데이터를 정정하기 위해 상이한 파라미터를 사용하고, 3) 상이한 저신뢰성 셀에 이전의 동작을 재실행하고, 4) 저신뢰성 셀을 결정하기 위해 상이한 검출 동작을 실행하고, 5) 기타 등등 중 하나 이상과 같은 다양한 절차가 이어질 수 있다.

몇몇 실시예에서, 이들 동작은 NV 메모리의 제어기 내에서 수행될 수 있다[예를 들어, 도 1의 에러 분석 유닛(144)에 의해]. 다른 실시예에서, 이들 동작은 NV 메모리의 외부에서 수행될 수 있다(예를 들어, 컴퓨터 시스템 내의 하나 이상의 메인 프로세서에 의해). 또 다른 실시예에서, 이들 동작은 다수의 이러한 디바이스에 의해 수행될 수 있다[예를 들어, NV 메모리 제어기 내에서 일부 동작, 메인 프로세서(들)에 의해 일부 동작]. 이들은 단지 동작이 수행될 수 있는 몇몇 방식일 뿐이다.

상기 설명은 한정적이 아니라 예시적인 것으로 의도된다. 변경이 당 기술 분야의 숙련자들에게 실시될 수 있다. 이들 변경은 이하의 청구범위의 범주에 의해서만 한정되는 본 발명의 다양한 실시예에 포함되는 것으로 의도된다.

110: 프로세서 120: 메인 메모리
130: I/O 로직 140: NV 메모리
142: 제어기 143: ECC 유닛
144: 에러 분석 유닛 145: 기준 전압 제어 유닛
148: 어레이

Claims (20)

1. 비휘발성 메모리 내의 데이터 에러 복구를 위한 방법에 있어서,
   전하 기반 비휘발성(NV) 메모리 내의 순차적인 메모리 위치의 지정된 범위로부터 판독된 2진 데이터가 상기 NV 메모리와 관련된 에러 정정 코드(ECC) 유닛에 의해 정정되지 않은 에러를 포함하는 것을 판정하는 단계와,
   상기 지정된 범위 내의 어느 메모리 셀이 에러가 있을 가능성이 있는 데이터를 생성했는지를 식별하는 단계와,
   상기 데이터에 에러가 있을 가능성이 있는 메모리 셀의 적어도 일부에 대해 상기 데이터를 변경하는 단계와,
   상기 변경된 데이터가 상기 ECC 유닛이 상기 순차적 메모리 위치의 지정된 범위 내의 상기 정정되지 않은 에러를 정정하는 것을 가능하게 하는지 여부를 검증하는 단계를 포함하며,
   상기 에러가 있을 가능성이 있는 데이터를 생성한 메모리 셀을 식별하는 단계는
   판독 기준 전압을 전압의 범위에 걸쳐 증분하는 단계와,
   각각의 증분에 대해, 상기 순차적인 메모리 위치의 지정된 범위로부터 2진 데이터를 판독하는 단계와,
   어느 메모리 셀이 이전의 증분에 비해 현재 증분에서 상이한 2진 데이터를 생성하는지를 식별하여 상기 상이한 2진 데이터를 생성한 상기 메모리 셀의 아날로그 전하값을 판정하는 단계와,
   상기 증분된 판독 기준 전압을 복원하고 상기 복원된 판독 기준 전압을 상기 상이한 2진 데이터를 생성한 상기 메모리 셀의 상기 아날로그 전하값과 비교하여 상기 지정된 범위 내의 메모리 셀 중 어느 것이 에러가 있을 가능성이 있는지를 식별하는 단계를 포함하는,
   비휘발성 메모리 내의 데이터 에러 복구 방법.
   
2. 제 1 항에 있어서,
   상기 식별 단계는,
   적어도 상기 지정된 범위 내의 상기 메모리 셀에 대해 전하 레벨값의 맵을 생성하는 단계와,
   상기 맵 내의 메모리 셀의 그룹 내의 상기 전하 레벨값을 사전 규정된 전하 레벨의 패턴과 비교하여, 상기 메모리 셀 중 어느 것이 에러가 있을 가능성이 있는 2진 데이터를 생성했는지를 식별하는 단계를 포함하는
   비휘발성 메모리 내의 데이터 에러 복구 방법.
   
3. 제 1 항에 있어서,
   상기 식별 단계는,
   상기 지정된 범위 내의 메모리 셀에 대한 아날로그 전하값을 결정하는 단계와,
   지정된 범위 내의 어느 메모리 셀이 상기 NV 메모리에 대한 판독 기준 전압의 사전 결정된 전압량 이내의 아날로그 전하값을 갖는지를 판정하는 단계를 포함하는
   비휘발성 메모리 내의 데이터 에러 복구 방법.
   
4. 제 1 항에 있어서,
   상기 변경 단계는 에러가 있을 가능성이 있는 것으로서 식별된 메모리 셀에 대한 아날로그 전하값을 조정하는 단계를 포함하는
   비휘발성 메모리 내의 데이터 에러 복구 방법.
   
5. 제 1 항에 있어서,
   상기 변경 단계는 에러가 있을 가능성이 있는 것으로서 식별된 메모리 셀로부터의 데이터를 랜덤 2진 데이터로 치환하는 단계를 포함하는
   비휘발성 메모리 내의 데이터 에러 복구 방법.
   
6. 삭제
7. 제 1 항에 있어서,
   상기 순차적 메모리 위치의 지정된 범위는 메모리의 페이지인
   비휘발성 메모리 내의 데이터 에러 복구 방법.
   
8. 비휘발성 메모리 내의 데이터 에러 복구를 위한 장치로서,
   프로세서 및 전하 기반 비휘발성(NV) 메모리를 포함하는 컴퓨터 시스템을 포함하되,
   상기 컴퓨터 시스템은,
   상기 NV 메모리 내의 순차적인 메모리 위치의 지정된 범위로부터 판독된 2진 데이터가 상기 NV 메모리와 관련된 에러 정정 코드(ECC) 유닛에 의해 정정되지 않은 에러를 포함하는 것을 판정하고,
   상기 지정된 범위 내의 어느 메모리 셀이 에러가 있을 가능성이 있는 데이터를 생성했는지를 식별하고,
   상기 데이터에 에러가 있을 가능성이 있는 메모리 셀의 적어도 일부에 대해 상기 데이터를 변경하고,
   상기 변경된 데이터가 상기 ECC 유닛이 순차적 메모리 위치의 상기 지정된 범위 내의 상기 정정되지 않은 에러를 정정하는 것을 가능하게 하는지 여부를 검증하는 것을 수행하며,
   상기 에러가 있을 가능성이 있는 데이터를 생성한 메모리 셀의 식별은, 전압의 범위를 통해 판독 기준 전압을 증분하는 것과, 각각의 증분에 대해, 상기 순차적인 메모리 위치의 지정된 범위 내로부터 2진 데이터를 판독하는 것과, 어느 메모리 셀이 이전의 증분과는 상이한 현재 증분의 2진 데이터를 생성하는지를 식별하여 상기 상이한 2진 데이터를 생성한 상기 메모리 셀의 아날로그 전하값을 판정하는 것과, 상기 증분된 판독 기준 전압을 복원하고 상기 복원된 판독 기준 전압을 상기 상이한 2진 데이터를 생성한 상기 메모리 셀의 상기 아날로그 전하값과 비교하여 상기 지정된 범위 내의 메모리 셀 중 어느 것이 에러가 있을 가능성이 있는지를 식별하는 것을 통하여 이루어지는,
   비휘발성 메모리 내의 데이터 에러 복구 장치.
   
9. 제 8 항에 있어서,
   상기 식별하는 것은,
   적어도 상기 지정된 범위 내의 메모리 셀에 대해 전하 레벨값의 맵을 생성하는 것과,
   상기 맵 내의 메모리 셀의 그룹 내의 상기 전하 레벨값을 사전 규정된 전하 레벨의 패턴과 비교하여, 상기 메모리 셀 중 어느 것이 에러가 있을 가능성이 있는 2진 데이터를 생성했는지를 식별하는 것을 포함하는
   비휘발성 메모리 내의 데이터 에러 복구 장치.
   
10. 제 8 항에 있어서,
    상기 식별하는 것은,
    상기 지정된 범위 내의 메모리 셀에 대한 아날로그 전하값을 결정하는 것과,
    상기 지정된 범위 내의 어느 메모리 셀이 상기 NV 메모리에 대한 판독 기준 전압의 사전 결정된 전압량 이내의 아날로그 전하값을 갖는지를 판정하는 것을 포함하는
    비휘발성 메모리 내의 데이터 에러 복구 장치.
    
11. 제 8 항에 있어서,
    상기 변경하는 것은 에러가 있을 가능성이 있는 것으로서 식별된 메모리 셀에 대한 아날로그 전하값을 조정하는 것을 포함하는
    비휘발성 메모리 내의 데이터 에러 복구 장치.
    
12. 제 8 항에 있어서,
    상기 변경은 에러가 있을 가능성이 있는 것으로서 식별된 메모리 셀로부터의 데이터를 랜덤 2진 데이터로 치환하는 것을 포함하는
    비휘발성 메모리 내의 데이터 에러 복구 장치.
    
13. 삭제
14. 비휘발성 메모리 내의 데이터 에러 복구를 위한 물품으로서,
    하나 이상의 프로세서에 의해 실행될 때 이하의 동작들을 수행하게 하는 명령을 포함하는 유형의 컴퓨터 판독 가능 매체를 포함하되,
    상기 동작들은,
    전하 기반 비휘발성(NV) 메모리 내의 순차적인 메모리 위치의 지정된 범위로부터 판독된 2진 데이터가 상기 NV 메모리와 관련된 에러 정정 코드(ECC) 유닛에 의해 정정되지 않은 에러를 포함하는 것을 판정하는 동작과,
    상기 지정된 범위 내의 어느 메모리 셀이 에러가 있을 가능성이 있는 데이터를 생성했는지를 식별하는 동작과,
    상기 데이터에 에러가 있을 가능성이 있는 메모리 셀의 적어도 일부에 대해 상기 데이터를 변경하는 동작과,
    상기 변경된 데이터가 상기 ECC 유닛이 순차적 메모리 위치의 상기 지정된 범위 내의 상기 정정되지 않은 에러를 정정하게 하는 것을 가능하게 하는지 여부를 검증하는 동작을 포함하며,
    상기 에러가 있을 가능성이 있는 데이터를 생성한 메모리 셀을 식별하는 동작은
    판독 기준 전압을 전압의 범위에 걸쳐 증분하는 동작과,
    각각의 증분에 대해, 상기 순차적인 메모리 위치의 지정된 범위로부터 2진 데이터를 판독하는 동작과,
    어느 메모리 셀이 이전의 증분에 비해 현재 증분에서 상이한 2진 데이터를 생성하는지를 식별하여 상기 상이한 2진 데이터를 생성한 상기 메모리 셀의 아날로그 전하값을 판정하는 동작와,
    상기 증분된 판독 기준 전압을 복원하고 상기 복원된 판독 기준 전압을 상기 상이한 2진 데이터를 생성한 상기 메모리 셀의 상기 아날로그 전하값과 비교하여 상기 지정된 범위 내의 메모리 셀 중 어느 것이 에러가 있을 가능성이 있는지를 식별하는 동작을 포함하는
    비휘발성 메모리 내의 데이터 에러 복구 물품.
    
15. 제 14 항에 있어서,
    상기 식별 동작은,
    적어도 상기 지정된 범위 내의 메모리 셀에 대해 전하 레벨값의 맵을 생성하는 동작과,
    상기 맵 내의 메모리 셀의 그룹 내의 전하 레벨값을 사전 규정된 전하 레벨의 패턴과 비교하여, 상기 메모리 셀 중 어느 것이 에러가 있을 가능성이 있는 2진 데이터를 생성했는지를 식별하는 동작을 포함하는
    비휘발성 메모리 내의 데이터 에러 복구 물품.
    
16. 제 14 항에 있어서,
    상기 식별 동작은,
    상기 지정된 범위 내의 메모리 셀에 대한 아날로그 전하값을 결정하는 동작과,
    상기 지정된 범위 내의 어느 메모리 셀이 상기 NV 메모리에 대한 판독 기준 전압의 사전 결정된 전압량 이내의 아날로그 전하값을 갖는지를 판정하는 동작을 포함하는
    비휘발성 메모리 내의 데이터 에러 복구 물품.
    
17. 제 14 항에 있어서,
    상기 변경 동작은 에러가 있을 가능성이 있는 것으로서 식별된 메모리 셀에 대한 아날로그 전하값을 조정하는 동작을 포함하는
    비휘발성 메모리 내의 데이터 에러 복구 물품.
    
18. 제 14 항에 있어서,
    상기 변경 동작은 에러가 있을 가능성이 있는 것으로서 식별된 메모리 셀로부터의 데이터를 랜덤 2진 데이터로 치환하는 동작을 포함하는
    비휘발성 메모리 내의 데이터 에러 복구 물품.
    
19. 삭제
20. 제 14 항에 있어서,
    상기 순차적 메모리 위치의 지정된 범위는 메모리의 페이지인
    비휘발성 메모리 내의 데이터 에러 복구 물품.

Images