KR101244919B1 - 절연층 누설전류 평가장치 및 그 제조방법 - Google Patents

절연층 누설전류 평가장치 및 그 제조방법 Download PDF

Info

Publication number
KR101244919B1
KR101244919B1 KR1020120000478A KR20120000478A KR101244919B1 KR 101244919 B1 KR101244919 B1 KR 101244919B1 KR 1020120000478 A KR1020120000478 A KR 1020120000478A KR 20120000478 A KR20120000478 A KR 20120000478A KR 101244919 B1 KR101244919 B1 KR 101244919B1
Authority
KR
South Korea
Prior art keywords
substrate
leakage current
insulating layer
diffusion barrier
silicon
Prior art date
Application number
KR1020120000478A
Other languages
English (en)
Inventor
주영창
연한울
이영주
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020120000478A priority Critical patent/KR101244919B1/ko
Application granted granted Critical
Publication of KR101244919B1 publication Critical patent/KR101244919B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 간단한 공정과 낮은 제조비용으로 절연층의 누설전류를 평가할 수 있는 평가장치 및 그 제조방법을 위하여, 실리콘을 포함하고 상부면에 요철 형상이 반복되는 기판, 상기 기판 상에 형성된 절연층, 상기 절연층 상에 형성된 확산장벽층 및 상기 확산장벽층 상에 형성된 도전성 패드를 포함하는, 절연층 누설전류 평가장치 및 제조방법이 제공된다.

Description

절연층 누설전류 평가장치 및 그 제조방법{Device for evaluating leakage current of dielectric layer and method of fabricating the same}
본 발명은 평가장치 및 그 제조방법에 관한 것으로서, 더 상세하게는 절연층 누설전류 평가장치 및 그 제조방법에 관한 것이다.
모바일과 유비쿼터스 센서 네트워크 센서 시대가 도래함에 따라 가볍고, 작고, 얇고, 멀티기능을 구현할 수 있는 부품에 대한 요구가 증대하고 있다. 이에 대한 여러 가지 솔루션 중 MCM(Multi Chip Module)의 개념을 수직 방향으로 확장시킨 3D IC가 최근 각광을 받고 있다. 이는 물리적인 한계에 부딪힌 반도체 집적 공정의 한계를 극복하여 지속적으로 무어의 법칙에 맞춰 집적도를 향상시킬 수 있을 뿐만 아니라 소재와 공정이 달라도 3차원적으로 집적이 가능하여 메모리와 프로세서로 대표되는 디지털 칩뿐만 아니라 아날로그/RF, 수동소자, 전력소자, 센서/액추에이터, 바이오칩 등을 하나로 패키징 할 수 있는 장점이 있기 때문이다.
이러한 3D IC를 구현하기 위한 기술 중의 하나로서, 실리콘 기판을 관통하는 비아 패턴을 형성하는 TSV(Through Silicon Via) 기술의 개발 필요성이 점점 증대하고 있다. TSV를 형성하는 기술로는 Bosch 공정으로 알려진 플라즈마 에칭 공정과 UV 레이저를 이용하는 기술이 잘 알려져 있다. Bosch 공정은 SF6 를 사용하여 실리콘을 에칭시키고 CF2 막으로 비아의 측면을 보호(passivation)하여 이방성 에칭(anisotropic etching)을 하는 공정이다.
하지만, Bosch 공정은 실리콘 기판의 비아 측면의 거칠기(roughness)를 수반한다. 비아 측면의 거칠기는 후속 공정의 어닐링(annealing)을 진행한 후에 열적-기계적 응력(thermo-mechanical stress)이 특정 부위에 집중되는 원인이 될 수 있다. 이러한 열적-기계적 응력은 비아 측면에 형성된 절연층에 크랙(crack)을 유발하여 누설전류(leakage current)가 증가될 수 있다. 따라서 다양한 파라미터들(예를 들어, 비아 측면의 거칠기, 어닐링 조건, 절연층의 특성, 확산장벽층의 특성, 도전성 패턴의 특성)의 누설전류에 대한 영향을 평가하기 위한 평가장치가 필요하게 되었다. 그러나 Bosch 공정을 적용하여 TSV를 형성한 후에 절연층, 확산장벽층, 도전성 콘택을 비아홀 내에 순차적으로 형성하는 공정은 복잡하고 제조비용이 높은 문제점을 수반한다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 상대적으로 간단한 공정과 낮은 제조비용으로 절연층의 누설전류를 평가할 수 있는 평가장치 및 그 제조방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 실리콘을 포함하고 상부면에 요철 형상이 반복되는 기판, 상기 기판 상에 형성된 절연층, 상기 절연층 상에 형성된 확산장벽층 및 상기 확산장벽층 상에 형성된 도전성 패드를 포함하는, 절연층 누설전류 평가장치가 제공된다.
상기 요철 형상이 반복되는 기판은 가리비꼴(scalloped) 형상을 가지는 요철 형상이 반복되는 기판을 포함할 수 있다.
본 발명의 다른 관점에 따르면, 실리콘을 포함하고 상부면에 요철 형상이 반복되는 기판으로 이루어진 구조체를 형성하는 단계, 상기 구조체 상에 절연층을 형성하는 단계, 상기 절연층 상에 확산장벽층을 형성하는 단계 및 상기 확산장벽층 상에 도전성 패드를 형성하는 단계를 포함하는, 절연층 누설전류 평가장치를 제조하는 방법이 제공된다.
상기 구조체를 형성하는 단계는, 상부면이 평탄한 실리콘 기판을 제공하는 단계, 상기 실리콘 기판 상에 복수의 귀금속(noble metal) 패턴들을 형성하는 단계 및 상기 실리콘 기판 중 상기 귀금속 패턴들과 접하는 부분을 선택적으로 식각하는 단계를 포함할 수 있다.
상기 복수의 귀금속(noble metal) 패턴들은 나란하게 인접하여 형성된 복수의 귀금속 나노섬유(nanofiber) 패턴들을 포함할 수 있다.
상기 귀금속 패턴은 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 루테늄(Ru) 및 이들의 임의의 합금으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다.
상기 선택적으로 식각하는 단계는 불산(HF)을 포함하는 식각용액을 사용하여 상기 실리콘 기판을 식각하는 단계를 포함할 수 있다. 나아가, 상기 불산을 포함하는 식각용액은 과산화수소수(H2O2) 또는 질산(HNO3)을 더 포함할 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 상대적으로 간단한 공정과 낮은 제조비용으로 절연층의 누설전류를 평가할 수 있는 평가장치 및 그 제조방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 절연층 누설전류 평가장치를 개략적으로 도해한 단면도이다.
도 2는 TSV 구조를 포함하는 소자와 본 발명의 일 실시예에 따른 절연층 누설전류 평가장치를 비교하여 도해한 도면들이다.
도 3 내지 도 8은 본 발명의 일 실시예에 따른 절연층 누설전류 평가장치를 제조하는 방법을 도해하는 도면들이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다.
또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 사용될 수 있다. 상대적 용어들은 도면에서 묘사되는 방향에 추가하여 구조체의 다른 방향들을 포함하는 것으로 이해될 수 있다. 예를 들어, 도면들에서 구조체의 상하가 뒤집어 진다면, 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다.
도 1은 본 발명의 일 실시예에 따른 절연층 누설전류 평가장치(100)를 개략적으로 도해한 단면도이다.
도 1을 참조하면, 절연층 누설전류 평가장치(100)는 실리콘을 포함하고 상부면에 요철 형상이 반복되는 기판(110a), 기판(110a) 상에 형성된 절연층(120a), 절연층(120a) 상에 형성된 확산장벽층(130a) 및 상기 확산장벽층(130a) 상에 형성된 도전성 패드(140a)를 포함한다.
기판(110a)은 실리콘을 포함할 수 있으며, 벌크 웨이퍼 또는 에피택셜층으로부터 가공되어 제공될 수 있다. 예를 들어, 기판(110a)은 평판 형상의 실리콘 기판, 실리콘 게르마늄 기판, SOI(Silicon On Insulator) 기판으로부터 가공되어 제공될 수 있다. 기판(110a)은 상부면에 요철 형상이 반복되는데, 상기 요철 형상은 가리비꼴(scalloped) 형상을 포함할 수 있다. 이러한 요철 형상의 거칠기는 Bosch 공정에서 수반되는 비아 측면의 거칠기와 동일하거나 유사할 수 있다.
기판(110a)의 상부면에 형성된 요철 형상 중에서 돌출된 부분(A)은 후속 공정의 어닐링(annealing)을 진행한 후에 열적-기계적 응력(thermo-mechanical stress)이 집중된다. 이러한 열적-기계적 응력은 기판(110a) 상에 형성된 절연층(120a)에 크랙(crack)을 유발하여 누설전류(leakage current)가 증가될 수 있다.
기판(110a) 상에 형성되는 절연층(120a), 확산장벽층(130a) 및 도전성 패드(140a)는 실제로 반도체 소자의 TSV 내에 형성되는 절연층, 확산장벽층 및 도전성 콘택에 각각 대응하며, 이들을 형성하는 물질은 후술하는 예시적인 물질에 한정되지 않는다.
기판(110a) 상에 형성된 절연층(120a)은 실리콘산질화물(SiON)을 포함할 수 있다. 또한 다른 예로서, 절연층(120a)은 실리콘산화물(SiO2) 또는 실리콘질화물(Si3N4)을 포함할 수 있다. 이외에도, 절연층(120a)은 HTO (high temperature oxide), MTO (medium temperature oxide), PE-TEOS (plasma enhanced tetraethyl othosilicate), SOG (spin on glass), USG (undoped silicate glass), HDP (high density plasma) CVD 산화물, TOSZ (Tonen SilaZene), 또는 이들의 조합을 포함할 수 있다.
기판(110a) 상에 형성된 절연층(120a)의 상부면은 기판(110a)의 상부면의 요철 형상을 따라 유사한 형상으로 반복될 수 있다. 예를 들어, 절연층(120a)의 상부면에 형성된 요철 형상에서 돌출된 부분(B)은 기판(110a)의 상부면에 형성된 요철 형상 중에서 돌출된 부분(A)을 따를 수 있다. 경우에 따라서는, 요철 형상이 반복되는 절연층(120a)의 상부면은 에치백(etchback) 공정 또는 화학 기계적 연마(Chemical Mechanical Polishing, CMP) 공정에 의하여 평탄화될 수도 있다.
절연층(120a) 상에 형성된 확산장벽층(130a)은 도전성 패드(140a)에서 절연층(120a)으로 확산을 방지하기 위하여 배치될 수 있으며, 반도체 공정에서 일반적으로 사용되는 확산장벽층을 포함할 수 있다. 예를 들어, 확산장벽층(130a)은 티타늄질화물(TiN)을 포함할 수 있다. 편의상 도면에서는 확산장벽층(130a)이 단일 패턴으로 도시되었으나, 서로 이격된 복수의 패턴들로 구성될 수도 있다.
확산장벽층(130a) 상에 형성된 도전성 패드(140a)는 전기전도도가 우수한 물질로서 구리(Cu), 알루미늄(Al), 금(Au) 또는 텅스텐(W)을 포함할 수 있다. TDDB (Time Dependent Dielectric Breakdown) 평가를 진행할 경우, 내재성 결함 테스트(intrinsic failure test)를 위해서는 도전성 패드(140a)가 알루미늄을 포함할 수 있으며, 외재성 결함 테스트(extrinsic failure test)를 위해서는 도전성 패드(140a)가 구리를 포함할 수 있다.
도 2는 TSV 구조를 포함하는 소자와 본 발명의 일 실시예에 따른 절연층 누설전류 평가장치를 비교하여 도해한 도면들이다.
먼저 도 2의 (a)를 참조하면, 실제로 TSV 구조를 포함하는 소자에 대하여 TDDB (Time Dependent Dielectric Breakdown) 평가를 진행하는 방법이 도해된다. TSV 구조(50) 상에 형성된 도전성 구조체(55) 상에 각각 프로브(probe)를 인가하여 누설전류를 비롯한 각종 데이터들을 측정할 수 있다.
도 2의 (b)를 참조하면, 본 발명의 일 실시예에 따른 절연층 누설전류 평가장치에 대하여 TDDB (Time Dependent Dielectric Breakdown) 평가를 진행하는 방법이 도해된다. 절연층(120a) 상에 서로 이격된 복수의 확산장벽층(130a)이 형성되고, 확산장벽층(130a) 상에 각각 형성된 도전성 패드(140a) 상에 프로브(probe)를 인가하여 누설전류를 비롯한 각종 데이터들을 측정할 수 있다.
실제로 TSV 구조를 포함하는 소자는 Bosch 공정을 적용하여 TSV를 형성한 후에 절연층, 확산장벽층, 도전성 콘택을 비아홀 내에 순차적으로 형성하는 공정을 진행해야 하므로, 제조 공정이 복잡하고 제조비용이 높은 문제점을 수반한다. 이에 반하여, 본 발명의 일 실시예에 따른 절연층 누설전류 평가장치는 Bosch 공정을 적용하여 TSV를 형성하지 않아도 되며, 절연층(120a), 확산장벽층(130a) 및 도전성 패드(140a)를 비아 내에 형성하지 않아도 되는 이점을 가지므로 제조 공정이 상대적으로 단순하고 제조비용도 낮은 이점을 가진다.
도 3 내지 도 8은 본 발명의 일 실시예에 따른 절연층 누설전류 평가장치를 제조하는 방법을 도해하는 도면들이다.
먼저, 도 3을 참조하면, 상부면(110T)이 평탄한 실리콘 기판(110)이 제공된다. 여기에서는 편의상, 실리콘 기판에 대하여 설명하지만, 본 발명은 이에 한정되지 않으며 실리콘을 포함하고 상부면이 평탄한 임의의 기판에 대하여 적용될 수 있다. 예를 들어, 실리콘 기판(110)은 상부면이 평탄한 실리콘 게르마늄 기판 또는 SOI(Silicon On Insulator) 기판으로 대체될 수 있다.
도 4를 참조하면, 실리콘 기판(110) 상에 복수의 귀금속(noble metal) 패턴(115)들을 형성한다. 귀금속(noble metal) 패턴(115)은 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 루테늄(Ru) 및 이들의 임의의 합금으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다. 이러한 귀금속은 일반적으로 화학약품에 안정하고 공기 중에서 가열하여도 용이하게 산화되지 않은 금속이다. 복수의 귀금속(noble metal) 패턴(115)들은 다양한 형태로 배치될 수 있으며, 예를 들어, 나란하게 인접하여 형성된 복수의 귀금속 나노섬유(nanofiber) 패턴들을 포함할 수 있다.
도 5는 귀금속 나노섬유(nanofiber) 패턴들을 형성하는 방법을 개념적으로 도해하는 도면이다. 도 5를 참조하면, 엘렉트로스피닝(electrospinning) 방법으로 귀금속 나노섬유(nanofiber) 패턴(115)들은 실리콘 기판(110) 상에 형성할 수 있다. 엘렉트로스피닝 공정은 나노스케일의 연속적인 긴 섬유들을 제조할 수 있는 공정으로서, 액상으로부터 나노스케일의 연속적인 긴 섬유들을 뽑기 위하여 매우 강한 전기장을 인가한다. 엘렉트로스피닝 공정은 폴리머, 산화물, 탄소 또는 금속으로 구성된 나노스케일의 섬유를 형성할 수 있다. 공정 조건을 조절하면, 귀금속 나노섬유(nanofiber) 패턴(115)들은 단일한 축방향(uniaxial)으로 나란하게 배열될 수 있다.
계속하여, 도 6과 도 7을 참조하면, 실리콘 기판(110) 중에서 귀금속 패턴(115)들과 접하는 부분을 선택적으로 식각하여, 실리콘을 포함하고 상부면에 요철 형상이 반복되는 기판(110a)을 형성한다. 이러한 요철 형상은 가리비꼴(scalloped) 형상을 포함할 수 있으며, 요철 형상의 거칠기는 Bosch 공정에서 수반되는 비아 측면의 거칠기와 동일하거나 유사할 수 있다. 따라서, 상부면에 가리비꼴(scalloped) 형상의 요철이 구현될 수 있도록, 선택적 식각의 적용시간을 적절하게 조절할 수 있다.
이러한 선택적인 식각은 귀금속 패턴(115)들과 접하는 실리콘 기판(110)이 불산(HF)을 포함하는 식각용액에 의하여 선택적으로 식각되는 현상을 이용한 것이다. 이러한 식각용액은 불산(HF) 및 과산화수소수(H2O2)를 포함하여 구성될 수 있다. 또한, 불산(HF), 질산(HNO3) 및 물(H2O)을 포함하여 구성될 수도 있다.
귀금속 패턴(115)을 사용한 실리콘 기판(110)의 선택적인 식각에 대해서, 도 7을 참조하여, 상세하게 살펴본다. 도면에서는 편의상, 귀금속 패턴(115)의 단면을 사각형으로 도시하였으나, 본 발명의 기술적 사상이 이에 한정되지 않음은 명백하다.
먼저, 1) 산화제(oxidant)가 귀금속 패턴(115)의 표면에서 우선적으로 환원되고, 2) 산화제의 환원에 기인하여 생성된 전기적으로 양성인 홀(hole)들이 귀금속 패턴(115)을 관통하여 확산하여 귀금속 패턴(115)과 접촉하는 실리콘 기판(110)으로 주입되며, 3) 상기 주입된 홀(hole)들에 의하여 실리콘 기판(110)이 산화되며, 불산(HF)에 의하여 실리콘/귀금속 계면에서 용해된다. 계속하여, 4) 홀들의 농도가 실리콘/귀금속 계면에서 최대가 되며, 따라서 귀금속 패턴(115)이 없는 실리콘 기판(110)의 부분보다 귀금속 패턴(115)과 접촉하는 실리콘 기판(110)의 부분은 불산(HF)에 의하여 더 빠르게 식각되며, 5) 홀들의 주입 속도보다 실리콘/귀금속 계면에서의 홀들의 소진 속도가 더 작으면, 홀들이 귀금속 패턴(115) 아래의 실리콘으로부터 귀금속 패턴(115)이 없는 영역으로 확산하여 빠져 나간다.
계속하여, 도 8을 참조하면, 상부면에 요철 형상이 반복되는 기판(110a)을 형성한 후에, 귀금속 패턴(115)을 제거하고, 기판(110a) 상에 절연층(120a), 확산장벽층(130a) 및 도전성 패드(140a)를 순차적으로 형성하여, 본 발명의 일 실시예에 따른 절연층 누설전류 평가장치(100)를 구현할 수 있다.
지금까지 살펴본 본 발명의 일 실시예에 따른 절연층 누설전류 평가장치의 제조방법에 따르면, 귀금속과 실리콘 계면 사이의 화학적인 반응을 이용하여 실리콘 기판을 선택적인 식각함으로써, Bosch 공정을 적용하여 TSV를 형성하지 않아도 되는 이점을 가지며, 후속에 형성되는 기판(110a) 상의 절연층(120a), 확산장벽층(130a) 및 도전성 패드(140a)도 비아 내에 형성하지 않아도 되는 이점을 가지므로 제조 공정이 상대적으로 단순하고 제조비용도 낮은 이점을 가진다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
110, 110a : 실리콘 기판
120a : 절연층
130a : 확산장벽층
140a : 도전성 패드
100 : 절연층 누설전류 평가장치

Claims (10)

  1. 실리콘을 포함하고, 상부면에 요철 형상이 반복되는 기판;
    상기 기판 상에 형성된 절연층;
    상기 절연층 상에 형성된 확산장벽층; 및
    상기 확산장벽층 상에 형성된 도전성 패드;
    를 포함하는, 절연층 누설전류 평가장치.
  2. 제1항에 있어서,
    상기 요철 형상이 반복되는 기판은 가리비꼴(scalloped) 형상을 가지는 요철 형상이 반복되는 기판을 포함하는, 절연층 누설전류 평가장치.
  3. 실리콘을 포함하고, 상부면에 요철 형상이 반복되는 기판으로 이루어진 구조체를 형성하는 단계;
    상기 구조체 상에 절연층을 형성하는 단계;
    상기 절연층 상에 확산장벽층을 형성하는 단계; 및
    상기 확산장벽층 상에 도전성 패드를 형성하는 단계;
    를 포함하는, 절연층 누설전류 평가장치를 제조하는 방법.
  4. 제3항에 있어서,
    상기 구조체를 형성하는 단계는,
    상부면이 평탄한 실리콘 기판을 제공하는 단계;
    상기 실리콘 기판 상에 복수의 귀금속(noble metal) 패턴들을 형성하는 단계; 및
    상기 실리콘 기판 중 상기 귀금속 패턴들과 접하는 부분을 선택적으로 식각하는 단계; 를 포함하는, 절연층 누설전류 평가장치를 제조하는 방법.
  5. 제4항에 있어서,
    상기 복수의 귀금속(noble metal) 패턴들은 나란하게 인접하여 형성된 복수의 귀금속 나노섬유(nanofiber) 패턴들을 포함하는, 절연층 누설전류 평가장치를 제조하는 방법.
  6. 제4항에 있어서,
    상기 귀금속 패턴은 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 루테늄(Ru) 및 이들의 임의의 합금으로 이루어진 군으로부터 선택된 적어도 하나를 포함하는, 절연층 누설전류 평가장치를 제조하는 방법.
  7. 제4항에 있어서,
    상기 선택적으로 식각하는 단계는 불산(HF)을 포함하는 식각용액을 사용하여 상기 실리콘 기판을 식각하는 단계를 포함하는, 절연층 누설전류 평가장치를 제조하는 방법.
  8. 제7항에 있어서,
    상기 불산을 포함하는 식각용액은 과산화수소수(H2O2)를 더 포함하는, 절연층 누설전류 평가장치를 제조하는 방법.
  9. 제7항에 있어서,
    상기 불산을 포함하는 식각용액은 질산(HNO3)을 더 포함하는, 절연층 누설전류 평가장치를 제조하는 방법.
  10. 제3항에 있어서,
    상기 요철 형상이 반복되는 기판은 가리비꼴(scalloped) 형상이 반복되는 기판을 포함하는, 절연층 누설전류 평가장치를 제조하는 방법.

KR1020120000478A 2012-01-03 2012-01-03 절연층 누설전류 평가장치 및 그 제조방법 KR101244919B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120000478A KR101244919B1 (ko) 2012-01-03 2012-01-03 절연층 누설전류 평가장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120000478A KR101244919B1 (ko) 2012-01-03 2012-01-03 절연층 누설전류 평가장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101244919B1 true KR101244919B1 (ko) 2013-03-18

Family

ID=48182125

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120000478A KR101244919B1 (ko) 2012-01-03 2012-01-03 절연층 누설전류 평가장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101244919B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200117415A (ko) * 2019-04-04 2020-10-14 (주)에프비지코리아 광섬유 고정방법 및 그를 이용한 측정장치
WO2021241778A1 (ko) * 2020-05-28 2021-12-02 (주)에프비지코리아 광섬유 고정방법 및 그를 이용한 측정장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189361A (ja) 1999-12-28 2001-07-10 Nec Corp 絶縁膜評価方法、絶縁膜評価装置及び絶縁膜評価システム
KR20020070892A (ko) * 2001-03-01 2002-09-11 신꼬오덴기 고교 가부시키가이샤 커패시터, 커패시터 내장 회로기판 및 그들 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189361A (ja) 1999-12-28 2001-07-10 Nec Corp 絶縁膜評価方法、絶縁膜評価装置及び絶縁膜評価システム
KR20020070892A (ko) * 2001-03-01 2002-09-11 신꼬오덴기 고교 가부시키가이샤 커패시터, 커패시터 내장 회로기판 및 그들 제조 방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1020020070892 A
논문(2011년) *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200117415A (ko) * 2019-04-04 2020-10-14 (주)에프비지코리아 광섬유 고정방법 및 그를 이용한 측정장치
KR102204376B1 (ko) * 2019-04-04 2021-01-19 (주)에프비지코리아 광섬유 고정방법 및 그를 이용한 측정장치
WO2021241778A1 (ko) * 2020-05-28 2021-12-02 (주)에프비지코리아 광섬유 고정방법 및 그를 이용한 측정장치

Similar Documents

Publication Publication Date Title
US8319329B2 (en) Stacked integrated circuit package having recessed sidewalls
TWI394221B (zh) 具有測試銲墊之矽晶圓及其測試方法
US8410599B2 (en) Power MOSFET package
US20230017047A1 (en) Methods and apparatus for scribe street probe pads with reduced die chipping during wafer dicing
TWI278050B (en) Semiconductor element and manufacturing method thereof
CN101410967A (zh) 双重布线集成电路芯片
US11107779B2 (en) Semiconductor package and manufacturing method thereof
US7642649B2 (en) Support structure for low-k dielectrics
JP2009164607A (ja) ボンディングパッド構造物及びその製造方法、並びにボンディングパッド構造物を有する半導体パッケージ
KR101244919B1 (ko) 절연층 누설전류 평가장치 및 그 제조방법
US11345590B2 (en) Semiconductor sensor and method of manufacturing the same
TW201108376A (en) Integrated circuit chip
JP2008294127A (ja) 半導体装置、半導体装置の製造方法
KR100703043B1 (ko) 검사용 프로브 기판 및 그 제조 방법
KR101232889B1 (ko) 관통형 비아를 구비한 반도체 기판 및 그 제조 방법
CN105980840B (zh) 制造具有凸起接触的半导体器件的方法
JP2005327763A (ja) 半導体装置
US8384214B2 (en) Semiconductor structure, pad structure and protection structure
KR100787745B1 (ko) 반도체 제조용 ｐｃｍ 테스트 패턴
KR100822916B1 (ko) 반도체 장치 및 그 전기적 파라미터 테스트 방법
JP2007242644A (ja) 半導体装置及びその製造方法
KR101040533B1 (ko) 반도체 소자 및 그 제조방법
JP2010016255A (ja) 半導体装置
CN108666295A (zh) 顶层金属连接层及其制作方法、焊盘结构和半导体器件
JP6713481B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160122

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170224

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180222

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190902

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200302

Year of fee payment: 8