KR101227925B1 - 다이아몬드 층을 갖는 갈륨 질화물 장치 제조 - Google Patents

다이아몬드 층을 갖는 갈륨 질화물 장치 제조 Download PDF

Info

Publication number
KR101227925B1
KR101227925B1 KR1020117015678A KR20117015678A KR101227925B1 KR 101227925 B1 KR101227925 B1 KR 101227925B1 KR 1020117015678 A KR1020117015678 A KR 1020117015678A KR 20117015678 A KR20117015678 A KR 20117015678A KR 101227925 B1 KR101227925 B1 KR 101227925B1
Authority
KR
South Korea
Prior art keywords
gallium nitride
layer
diamond layer
diamond
depositing
Prior art date
Application number
KR1020117015678A
Other languages
English (en)
Other versions
KR20110099721A (ko
Inventor
랄프 코렌스테인
스티븐 디. 베른스테인
스테판 제이. 페레이라
Original Assignee
레이티언 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레이티언 캄파니 filed Critical 레이티언 캄파니
Publication of KR20110099721A publication Critical patent/KR20110099721A/ko
Application granted granted Critical
Publication of KR101227925B1 publication Critical patent/KR101227925B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

일 실시예에서, 방법은 장치를 제조하는 단계를 포함한다. 상기 장치는 갈륨 질화물(GaN) 층, 상기 갈륨 질화물 층 상에 배치된 다이아몬드 층, 그리고 상기 갈륨 질화물 층 및 상기 다이아몬드 층과 접촉하도록 배치된 게이트 구조물을 포함한다. 다른 실시예에서, 장치는 갈륨 질화물 층, 상기 갈륨 질화물 층 상에 배치된 다이아몬드 층, 그리고 상기 갈륨 질화물 층 및 상기 다이아몬드 층과 접촉하도록 배치된 게이트 구조물을 포함한다.

Description

다이아몬드 층을 갖는 갈륨 질화물 장치 제조{FABRICATING A GALLIUM NITRIDE DEVICE WITH A DIAMOND LAYER}
본 발명은 다이아몬드 층을 갖는 갈륨 질화물 장치를 제조하는 방법에 관한 것이다.
갈륨 질화물(GaN)은 마이크로웨이브 장치와 같은 고주파 장치 사용에 매우 적합한 전기적 물리적 특성을 갖는다. 상기 고주파 장치는 장치 불량을 회피하기 위해 상기 고주파 장치에 부착되는 히트 스프레더(heat spreader)를 필요로 할 정도의 많은 양의 열을 생산한다. 이러한 히트 스프레더의 하나로 다이아몬드가 있다. 열 필라멘트 화학 기상 증착(chemical vapor deposition: CVD) 공정이 갈륨 질화물 층 상에 사용되는 다이아몬드의 형성에 사용되어 왔다. 일반적으로, 이러한 다이아몬드 층들은 갈륨 질화물 층들 위에 바로 놓여지는 것이 아니라, 결국 상기 갈륨 질화물 층과 함께 놓여지는 몇몇 다른 물질(예를 들어, 실리콘, 실리콘 탄화물 등) 위에 놓여진다.
일 실시예에서, 방법은 장치의 제조 장치를 포함한다. 상기 장치는, 갈륨 질화물(GaN) 층, 상기 갈륨 질화물 층 상에 배치된 다이아몬드 층, 그리고 상기 갈륨 질화물 층 및 상기 다이아몬드 층과 접촉하도록 배치된 게이트 구조물을 포함한다.
다른 실시예에서, 장치는 갈륨 질화물(GaN) 층, 상기 갈륨 질화물 층 상에 배치된 다이아몬드 층, 그리고 상기 갈륨 질화물 층 및 상기 다이아몬드 층과 접촉하도록 배치된 게이트 구조물을 포함한다.
또 다른 실시예에서, 방법은 갈륨 질화물(GaN)의 제1 표면 상에 다이아몬드 층을 배치하는 단계, 상기 다이아몬드 층의 일부를 제거하여 상기 갈륨 질화물의 상기 제1 표면을 노출시키는 단계 및 상기 갈륨 질화물의 상기 제1 표면 및 상기 다이아몬드 층과 접촉하는 게이트 구조물을 형성하는 단계를 포함한다.
도 1a는 일 실시예에 따른 제1 다이아몬드 층과 제2 다이아몬드 층을 갖는 갈륨 질화물 층의 다이어그램이다.
도 1b는 다른 실시예에 따른 제1 다이아몬드 층과 제2 다이아몬드 층을 갖는 갈륨 질화물 층의 다이어그램이다.
도 2는 일 실시예에 따른 제1 다이아몬드 층과 제2 다이아몬드 층을 갖는 갈륨 질화물 층의 제조 공정의 순서도이다.
도 3a 내지 3d는 도 2의 공정에 따른 다이어그램이다.
도 4는 다른 실시예에 따른 제1 다이아몬드 층과 제2 다이아몬드 층을 갖는 갈륨 질화물 층의 제조 공정의 순서도이다.
도 5a 내지 5h는 도 4의 공정에 대응하는 다이어그램들이다.
도 6은 일 실시예에 따른 다른 표면에 다이아몬드를 적층하는 공정의 순서도이다.
도 7a 내지 7f는 도 6의 공정에 대응하는 다이어그램들이다.
도 8은 다른 실시예에 따른 다른 표면에 다이아몬드를 적층하는 공정의 순서도이다.
도 9a 내지 9d는 도 6의 공정에 대응하는 다이어그램들이다.
도 10은 일 실시예에 따른 다이아몬드 층들을 갖는 장치이다.
도 11은 다른 실시예에 따른 다이아몬드 층들을 갖는 장치이다.
도 12는 다이아몬드 코팅층에 대한 열 처리를 묘사하기 위한 그래프이다.
열 필라멘트 화학 기상 증착(CVD) 공정은 갈륨 질화물(GaN) 층 상에 사용되는 1 mil 보다 작은 두께의 다이아몬드 층들을 형성하는 데에 이용되어 왔다. 히트 스프레더로서 효과적이기 위해서, 다이아몬드 층들은 2 mil 보다 두꺼워야 한다. 더욱이, 상기 열 필라멘트 CVD 공정은 공정 자체의 특성에 의해, 예를 들어 텅스텐과 같이 열 필라멘트 CVD 공정에서 사용되는 물질로 인해 오염된 거무스름한 색의 다이아몬드를 생산한다. 일반적으로, 이렇게 생산된 '오염된' 다이아몬드 층들은 순수한 다이아몬드보다 낮은 열 전도성을 갖는다. 일반적으로, 상기 열 필라멘트 CVD 공정을 사용한 다이아몬드 층들의 상기 열 전도율은 약 800에서 1000 Watts/meter-Kelvin (W/m-K) 값을 갖는다.
마이크로웨이브 플라즈마 CVD 공정은 상기 열 필라멘트 CVD 공정보다 훨씬 빠른 속도로 약 4 mil 오더(order) 이상의 매우 두꺼운 다이아몬드 층들을 생산하는 것으로 알려져 왔다. 더욱이 상기 다이아몬드 층들은 상기 열 필라멘트 CVD 공정이 생산한 1500W/m-K 보다 큰 열 전도율을 갖는 다이아몬드 층들보다 더 순수하다. 한 예로써, 상기 마이크로웨이브 플라즈마 CVD 공정을 이용해 생산된 다이아몬드의 열 전도율은 상기 열 필라멘트 CVD 공정에 의해 생산된 다이아몬드 열 전도율의 두 배이다. 하지만, 상기 마이크로웨이브 플라즈마 CVD 공정을 포함하는 상기 CVD 공정은 갈륨 질화물 상에 대한 직접적 증착에 있어서 상대적으로 덜 알려져 있다. 예를 들어, 핫 필라멘트 CVD 공정을 이용한 다이아몬드 증착은 전형적으로, 결국 갈륨 질화물 층과 함께 배치되는 몇몇 다른 물질(실리콘, 실리콘 탄화물 등) 상에 수행된다. 상기 마이크로웨이브 플라즈마 CVD 공정을 이용한 갈륨 질화물 상에 대한 직접적인 다이아몬드 증착은 상대적으로 덜 알려져 있기 때문에, 상기 갈륨 질화물 상에 대한 직접적인 다이아몬드 증착을 위한 신뢰성 있고 성공적인 공정들을 개발하고 테스트하는 데에 드는 비용은 매우 비싸다. 다이아몬드를 갈륨 질화물에 직접 증착하는 공정을 개발하는데 필요한 비용과 지출을 우회하는 하나의 방법은, 예를 들어 상기 열 필라멘트 CVD 공정을 이용하여 제조된 하급(inferior)의 다이아몬드 층에 상기 마이크로웨이브 플라즈마 CVD 공정을 이용하여 다이아몬드를 증착하는 것이다.
여기에 사용된 갈륨 질화물 층들은 순수한 갈륨 질화물, 도핑된 갈륨 질화물, 다른 성분과 합쳐진 갈륨 질화물(예를 들면 AlGaN), 또는 이들의 화합물 등을 포함할 수 있다. 실리콘 기판들은 순수한 실리콘, 도핑된 실리콘, 실리콘 이산화물, 실리콘 탄화물, 다른 성분들과 실리콘의 화합물, 또는 이들의 화합물 등을 포함할 수 있다.
도 1a 및 도 1b를 참조하면, 일 실시예에 있어서, 장치(예를 들면 고주파 장치, 고 전자 이동도 트랜지스터(HEMT), 마이크로웨이브 장치 등)를 형성하는데 사용하기 위한 구조물(10)은 제2 다이아몬드 층(12), 상기 제2 다이아몬드 층에 인접한 제1 다이아몬드 층(14), 상기 제1 다이아몬드 층에 인접한 갈륨 질화물 층(16)을 포함한다. 이러한 구성에서, 갈륨 질화물 층(16)에서 생성된 열은 제1 및 제2 다이아몬드 층들(12, 14)에 의해 형성된 히트 스프레더를 통과한다. 다른 실시예에 있어서, 장치(예를 들어 고주파 장치, 고 전자 이동도 트랜지스터, 마이크로웨이브 장치 등)를 형성하는데 사용하기 위한 구조물(20)은 구조물(10)과 유사하지만, 상기 제1 다이아몬드 층과 갈륨 질화물 층(16) 사이의 층간막(22)을 포함한다. 상기 층간막은 갈륨 질화물 상에 직접적으로 다이아몬드를 제조하는 것이 예견 가능하거나 일관적이지 않아 쉽지 않은 공정이기 때문에 요구된다. 층간막(22)은 제1 다이아몬드 층(14)을 갈륨 질화물 층(16)에 고정시키는 접착제이거나, 혹은 다이아몬드가 그 위에 쉽게 배치되는 실리콘 타입 구조물일 수 있다. 때로는 층간막(22)은 다이아몬드 층들(14, 12)보다 낮은 열 전도성을 갖기 때문에, 더 많은 열을 보유하게 된다; 바꿔 말하면, 갈륨 질화물 층(16)으로부터의 열전달이 층간막(22)에 의해 방해받는다. 따라서 구조물(10) 내에 층간막(22)을 최소화하거나 혹은 상기 층간막을 포함하지 않는 것이 바람직하다.
도 2 및 도 3a 내지 도 3d를 참조하면, 제1 다이아몬드 층과 제2 다이아몬드 층을 갖는 갈륨 질화물 층을 제조하는 하나의 공정이 공정(100)이다. 열 필라멘트 CVD 공정이 제1 다이아몬드 층(14)(예를 들어 5 내지 20㎛의 두께를 갖는 층)을 실리콘-온-인슐레이터(SOI) 기판(122) 상에 증착하는 데에 이용된다(102 단계)(도 3a). 예를 들면, 상기 인슐레이터(미도시)(예를 들어, 실리콘 이산화물)가 실리콘 기판(122)으로부터 제거되어 실리콘 기판(122')이 남게 된다(104 단계)(도 3b). 상기 마이크로웨이브 플라즈마 CVD 공정은 제2 다이아몬드 층(12)을 제1 다이아몬드 층(14)에 증착하는 데에 이용된다(108 단계)(도 3c). 갈륨 질화물은 남아있는 SOI 기판, 즉 실리콘 기판(122') 상으로 성장한다(112 단계)(도 3d).
도 4 및 도 5a 내지 도 5h를 참조하면, 제1 다이아몬드 층과 제2 다이아몬드 층을 갖는 갈륨 질화물 층을 제조하는 또 다른 공정이 공정(200)이다. 갈륨 질화물(16)은 제1 기판(230) 상에 성장한다(202 단계)(도 5a). 일 실시예에서, 상기 제1 기판은 실리콘 탄화물, 실리콘, 사파이어 등이 될 수 있다. 실리콘 층(232)(예를 들어 실리콘, 실리콘 탄화물 등)은 갈륨 질화물(16) 상으로 배치된다(204 단계)(도 5b). 일 실시예에서, 실리콘 층(232)은 접착제를 사용하여 갈륨 질화물(16)에 부착된다. 다른 실시예에서, 실리콘 층(232)은 갈륨 질화물(16) 상으로 성장한다. 다른 실시예에서, 유리 등의 다른 물질들이 실리콘 층(232) 대신 사용된다. 예를 들어, 식각을 통해 제1 기판(230)이 제거되어 갈륨 질화물/실리콘 구조물(250)이 잔류한다(208 단계)(도 5c). 열 필라멘트 CVD 공정이 사용되어 제1 다이아몬드 층(14)을 제2 기판(234)에 증착한다(212 단계)(도 5d). 예를 들어, 제2 기판(234)은 500㎛ 두께의 실리콘 기판이다. 마이크로웨이브 플라즈마 CVD 공정이 사용되어 제2 다이아몬드 층(12)을 제1 다이아몬드 층(14) 상으로 증착한다(218 단계)(도 5e). 예를 들어, 식각을 통해 제2 기판(234)이 제거된다(218 단계)(도 5f). 제1 및 제2 다이아몬드 층들(14, 12)이 갈륨 질화물/실리콘 기판(250)에 부착된다(224 단계)(도 5g). 예를 들어, 제1 다이아몬드 층(14)이 접착제를 이용해 갈륨 질화물(16)에 부착된다. 예를 들어, 식각을 통해 실리콘 층(232)이 제거된다(228 단계)(도 5h).
도 6 및 도 7a 내지 도 7f를 참조하면, 다이아몬드 층들을 갖는 갈륨 질화물 층을 제조하기 위한 다른 공정이 공정(300)이다. 공정(300)은 제3 다이아몬드 층(316)이 제1 및 제2 다이아몬드 층들(14, 12)을 갖는 제2 갈륨 질화물 표면(304)(예를 들어, 저면)(도 7F) 반대편의 제1 갈륨 질화물 표면(302)(예를 들어, 상면)(도 7f)에 배치되어 있다는 점을 제외하면, 공정(200)과 유사하다. 예를 들어, 공정 단계들 202, 204 및 208이 공정(200) 내에서 수행된다. 특히, 갈륨 질화물(16)은 제1 기판(230) 상에 성장하고(202 단계)(도 7a), 실리콘 층(232)은 갈륨 질화물(16) 상에 위치하며(204 단계)(도 7b), 제1 기판(230)은 예를 들어 식각을 통해 제거되어, 갈륨 질화물/실리콘 구조물(250)이 남게 된다(208 단계)(도 7c).
실리콘/갈륨 질화물 구조물(250)이 용액 속에 잠기고 초음파가 가해진다(312 단계). 증착(예를 들어, 314 단계)에 앞서 표면을 처리함으로써, 다이아몬드 층(316)은 증착 과정 동안에 갈륨 질화물(16) 상에 형성될 더 좋은 기회를 갖는다. 일 실시예에 있어서, 상기 용액은 다이아몬드 입자들(예를 들어, 나노 다이아몬드 입자들(10-9m)을 포함하는 이소프로필 알콜 용액이다.
제3 다이아몬드 층(316)은 실리콘/갈륨 질화물 구조물(250) 상에 배치된다(314 단계)(도 7d). 예를 들어, 상기 마이크로웨이브 플라즈마 CVD 공정이 사용되어 약 600℃ 내지 약 650℃의 온도에서 제3 다이아몬드 층(316)을 갈륨 질화물(250) 상으로 증착한다. 실리콘 층(232)은 예를 들어 식각을 통해 제거된다(228 단계)(도 7e).
예를 들어 공정 단계들 212, 214 및 218을 통해 형성된 제1 및 제2 다이아몬드 층들(14, 12)이 잔류하는 갈륨 질화물/다이아몬드 구조물에 부착되어 다이아몬드/갈륨 질화물/다이아몬드/다이아몬드 구조물(360)을 형성한다(334 단계)(도 7f). 예를 들어, 제1 다이아몬드 층(14)이 접착제를 이용해 갈륨 질화물(16)에 부착된다. 제1 다이아몬드 층(14)은 제3 다이아몬드 층(316)이 배치된 제1 표면(302)의 반대편인 제2 표면(304)에 부착된다. 제1 및 제2 다이아몬드 층들(14, 12)의 반대편 표면들에 배치된 다이아몬드 층(316)을 가짐으로써, 다이아몬드/갈륨 질화물/다이아몬드/다이아몬드 구조물(360)로부터 형성된 장치들로부터 열이 보다 효율적으로 빠져 나올 수 있다.
도 8 및 도 9a 내지 도 9d를 참조하면, 다이아몬드 층들을 갖는 갈륨 질화물 층을 제조하는 또 다른 공정이 공정(370)이다. 갈륨 질화물 층(16)과 갈륨 질화물(16)의 상기 제2 표면에 위치하는 실리콘 탄화물 층(382)을 포함하는 실리콘 탄화물/갈륨 질화물 구조물(380)이 형성된다(도 9a). 실리콘 탄화물/갈륨 질화물 구조물(380)은 나노 다이아몬드 입자를 갖는 이소프로필 알콜 용액(예를 들어, 312 단계에 사용된 용액)에 잠기고 초음파가 가해진다(372 단계). 제3 다이아몬드 층(316)은 갈륨 질화물(16) 상에 배치된다(374 단계)(도 9b). 실리콘 탄화물 층(382)은 예를 들어 식각을 통해 제거된다(376 단계)(도 9c). 제1 및 제2 다이아몬드 층들(14, 12)은, 예를 들어 공정 단계들 212, 214 및 218을 통해 형성된다. 제1 및 제2 다이아몬드 층들(14, 12)은 갈륨 질화물/다이아몬드(350)에 부착되어 다이아몬드/갈륨 질화물/다이아몬드/다이아몬드 구조물(360)을 형성한다(334 단계)(도 9d).
도 10을 참조하면, 다이아몬드/갈륨 질화물/다이아몬드/다이아몬드 구조물(360)이 사용되어 고주파 장치, 고 전자 이동도 트랜지스터(HEMT), 마이크로웨이브 장치 등과 같은 장치를 제조할 수 있다. 예를 들어, 다이아몬드 층(316)은 상기 장치들로 직접 통합되고, 열을 제거하는 데에 쓰일 뿐 아니라, 예를 들면 커패시턴스 내에서 사용되어 유전체로서의 기능을 하기도 한다. 예를 들어, 다이아몬드의 상기 유전 상수는 일반적으로 갈륨 질화물 장치에서 쓰이는 실리콘 질화물 필름들의 유전 상수 값인 약 7에 가까운 약 5.7이다. 하지만, 다이아몬드 필름들은 상기 실리콘 질화물 필름들보다 더 큰 열 전도성을 갖는다. 몇몇 실시예들에서, 다이아몬드 층(316)의 일부들이 제거되고(예를 들어, 산소 플라즈마를 이용하여), 갈륨 질화물(16)의 표면(302)이 드러난다.
일 실시예에서, 장치(400)(예를 들어 HEMT 장치)는 금속화 단계에서 갈륨 질화물 층(16)의 표면(302) 상으로 증착되는 소스(404), 드레인(406) 및 게이트(408)(예를 들어 T-게이트)를 포함한다. 게이트(408)는, 다이아몬드 층(316) 일부를 제거하여 갈륨 질화물을 노출시킨 후 다이아몬드 층(316) 내에 형성된다. 본 실시예에서, 다이아몬드 층(316) 일부의 제거로 인해, 상기 다이아몬드 층이 각각 W의 폭을 가지는 두 개의 다이아몬드 층들(316a, 316b)로 분리된다. 이러한 구성에서, 다이아몬드 층들(316a, 316b)은 유전층 역할과 게이트(408)로부터 열을 제거하는 히트 스프레더 역할을 한다. 몇몇 실시예에서, 다이아몬드 층들(316a, 316b)의 폭들은 서로 동일하지 않을 수 있다. 일 실시예에서, 게이트(408)의 일부들이 다이아몬드 층들(316a, 316b)에 인접하고 접촉한다. 또한, 게이트(408)의 다른 일부들이 상기 게이트와 다이아몬드 층들(316a, 316b) 사이에 갭들(410a, 410b)(예를 들어, 공기 갭들)을 형성한다. 일 실시예에서, 게이트(408), 갭들(410a, 410b), 다이아몬드 층들(316a, 316b)은 커패시턴스 구조물들을 형성한다. 당해 기술 분야의 통상적인 기술을 가지고 있는 자는 이러한 갭들(410a, 410b)을 형성하는 몇몇 방법들을 알 수 있을 것이다. 예를 들어, 게이트(408)를 형성하는 금속화 이전에, 하나의 물질(예를 들면, 포토레지스트)이 다이아몬드 층(316)의 표면상에 있을 수 있다. 게이트(408)가 형성된 이후, 상기 물질이 제거되어 갭들(410a, 410b)을 형성한다. 다른 실시예들에서, 장치(400)가 갭들(410a, 410b)을 포함하지 않아서, 게이트(408)가 다이아몬드 층들(316a, 316b)의 표면상에 직접 존재한다. 또 다른 실시예들에서, 다른 물질들은 커패시턴스에 기여할 수도 있고 혹은 기여하지 않을 수도 있는 갭들(410a, 410b)을 채울 수 있다.
도 11 및 도 12를 참조하면, 장치(400')는 알루미늄 갈륨 질화물 층(412) 및 순수한 갈륨 질화물 층(416)을 포함하는 갈륨 질화물 층(16)을 갖는 장치(400)와 유사하다. 다른 갈륨 질화물 타입 물질들은 알루미늄 갈륨 질화물(412)보다 갈륨 질화물 층(416)에 추가될 수 있다. 또한 갈륨 질화물 층(416)은 도핑된 갈륨 질화물 또는 다른 갈륨 질화물 타입 물질들과 교체될 수 있다. 제3 다이아몬드 층들(316a, 316b)은 게이트(408)로부터 열을 빼내어 확산시킴으로써 게이트(408)의 온도를 상당히 낮추는 데에 이용된다. 그래프(500)는 장치(400')를 이용하여 다이아몬드 층들(316a, 316b)의 폭(W)의 함수로서의 열의 효과를 나타낸다. 게이트(408)와 소스(404) 사이의 거리(D)는 1.875 ㎛이고, 다이아몬드 층들(316a, 316b) 사이의 거리(G)는 0.25㎛이다. 곡선(502)은 0.05㎛ 폭의 다이아몬드 층을 나타내고, 곡선(504)은 0.25㎛ 폭의 다이아몬드 층을 나타낸다. 상기 0.25㎛ 폭의 다이아몬드 코팅은 다이아몬드 층들(316a, 316b)을 가지지 않을 때에 비해 20%의 출력 증가를 가져오고, 15%(25℃ 초과에서 5W/㎜)의 열 저항 감소를 가져온다. 0.05㎛ 폭의 다이아몬드 코팅은 다이아몬드 층들(316a, 316b)을 가지지 않을 때에 비해 10%(25℃ 초과에서 5W/㎜)의 열 저항 감소를 가져온다.
여기에서 설명하고 있는 공정들은 여기에서 설명하는 특별한 실시예들에 한정되지 않는다. 예를 들어, 상기 공정들은 도 2, 4, 6 및 8에서의 공정 단계들의 특별한 공정 순서에 한정되지 않는다. 다시 말해, 상기 결과를 얻기 위해 필요하다면 도 2, 4, 6 및 8의 어떤 공정 단계도 반복해서 수행될 수 있고, 합쳐지거나 생략될 수 있고, 동시에 수행되거나 연속해서 수행될 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 이러한 실시예들은 당해 기술 분야에서 일반적 기술 중 하나임이 명백할 것이다. 여기에서 특별히 설명된 다른 실시예들 또한 하기의 청구범위들의 언어로 정의된 모든 범위를 가질 수 있다.

Claims (25)

  1. 갈륨 질화물(GaN) 층을 형성하는 단계;
    상기 갈륨 질화물 층 상에 다이아몬드 층을 증착하는 단계; 및
    상기 갈륨 질화물 층 및 상기 다이아몬드 층과 접촉하도록 배치된 게이트 구조물을 형성하는 단계를 포함하며,
    상기 다이아몬드 층은 제1 다이아몬드 층이고,
    상기 제1 다이아몬드 층을 증착하는 단계는 상기 갈륨 질화물 층의 제1 표면 상에 제1 다이아몬드 층을 증착하는 단계를 더 포함하며,
    상기 갈륨 질화물 층의 상기 제1 표면의 반대편인 상기 갈륨 질화물 층의 제2 표면 상에 제2 다이아몬드 층을 배치하는 단계를 더 포함하는 것을 특징으로 하는 제조 방법.
  2. 삭제
  3. 제1항에 있어서, 상기 증착 단계는 상기 갈륨 질화물 층 상에 상기 다이아몬드 층을 마이크로웨이브 플라즈마 화학 기상 증착을 사용하여 증착하는 단계를 포함하는 것을 특징으로 하는 방법.
  4. 제1항에 있어서, 상기 증착 단계는 1,000 옹스트롬보다 큰 두께를 갖는 다이아몬드 층을 증착하는 단계를 포함하는 것을 특징으로 하는 방법.
  5. 삭제
  6. 제1항에 있어서, 상기 갈륨 질화물 층의 상기 제1 표면의 반대편인 상기 갈륨 질화물 층의 제2 표면 상에 제2 다이아몬드 층을 배치하는 단계는, 상기 갈륨 질화물 층의 상기 제2 표면 상에 제1 열 전도율을 갖는 제2 다이아몬드 층 및 상기 제1 열 전도율보다 더 큰 제2 열 전도율을 가지며 상기 제2 다이아몬드 층 상에 배치된 제3 다이아몬드 층을 부착하는 단계를 포함하는 것을 특징으로 하는 방법.
  7. 제1항에 있어서, 상기 갈륨 질화물 층을 형성하는 단계는, 도핑되지 않은 갈륨 질화물, 도핑된 갈륨 질화물, 또는 다른 원소와 결합된 갈륨 질화물 중에서 적어도 하나를 포함하는 갈륨 질화물 층을 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  8. 제1항에 있어서, 상기 제조 방법은 고주파 장치, 고전자 이동도 트랜지스터 또는 마이크로웨이브 장치 중에 하나를 제조하는 것을 포함하는 것을 특징으로 하는 방법.
  9. 갈륨 질화물(GaN)의 제1 표면 상에 다이아몬드 층을 배치하는 단계;
    상기 다이아몬드 층의 일부를 제거하여 상기 갈륨 질화물의 상기 제1 표면을 노출시키는 단계; 및
    상기 갈륨 질화물의 상기 제1 표면 및 상기 다이아몬드 층과 접촉하는 게이트 구조물을 형성하는 단계를 포함하는 방법.
  10. 제9항에 있어서, 상기 다이아몬드 층은 제1 다이아몬드 층이고,
    상기 갈륨 질화물의 상기 제1 표면의 반대편인 상기 갈륨 질화물의 제2 표면에 제2 다이아몬드 층을 부착하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  11. 제9항에 있어서, 상기 다이아몬드/갈륨 질화물 구조로부터 고주파 장치, 고 전자 이동도 트랜지스터 또는 마이크로웨이브 장치 중에 적어도 하나를 제조하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  12. 제9항에 있어서, 상기 다이아몬드 층의 일부를 제거하여 상기 갈륨 질화물의 상기 제1 표면을 노출시키는 단계는, 산소 플라즈마를 사용하여 상기 다이아몬드 층의 일부를 제거하는 단계를 포함하는 것을 특징으로 하는 방법.
  13. 제9항에 있어서, 다이아몬드 층을 배치하는 단계는 다이아몬드 층을 증착하는 단계를 포함하는 것을 특징으로 하는 방법.
  14. 제13항에 있어서, 상기 다이아몬드 층을 증착하는 단계 이전에, 나노-다이아몬드 파티클들을 구비하는 용액에 담가진 상기 갈륨 질화물에 초음파를 가하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  15. 제9항에 있어서,
    제1 기판 상에 갈륨 질화물을 성장시키는 단계;
    상기 갈륨 질화물 상에 물질막을 배치하는 단계; 및
    상기 제1 기판을 제거하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  16. 제15항에 있어서, 제1 기판 상에 갈륨 질화물을 성장시키는 단계는, 실리콘 탄화물(silicon carbide), 실리콘, 또는 사파이어 중 어느 하나 상에 갈륨 질화물을 성장시키는 단계를 포함하는 것을 특징으로 하는 방법.
  17. 제15항에 있어서, 상기 갈륨 질화물 상에 물질막을 배치하는 단계는, 실리콘 층 또는 글라스(glass) 층 중에 어느 하나를 배치하는 단계를 포함하는 것을 특징으로 하는 방법.
  18. 제15항에 있어서, 다이아몬드/갈륨 질화물 구조로부터 상기 물질막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  19. 갈륨 질화물(GaN) 층;
    상기 갈륨 질화물 층 상에 배치된 다이아몬드 층; 및
    상기 갈륨 질화물 층 및 상기 다이아몬드 층과 접촉하도록 배치된 게이트 구조물을 포함하며,
    상기 다이아몬드 층은 제1 다이아몬드 층이고,
    상기 게이트 및 상기 제1 다이아몬드 층은 상기 갈륨 질화물 층의 제1 표면 상에 배치되며,
    제1 열 전도율을 가지며, 상기 갈륨 질화물의 상기 제1 표면의 반대편인 상기 갈륨 질화물의 제2 표면 상에 배치되는 제2 다이아몬드 층을 더 포함하는 것을 특징으로 하는 장치.
  20. 삭제
  21. 제19항에 있어서, 상기 제1 열 전도율보다 큰 제2 열 전도율을 가지며, 상기 제2 다이아몬드 층 상에 배치된 제 3 다이아몬드 층을 더 포함하는 것을 특징으로 하는 장치.
  22. 제19항에 있어서, 상기 제2 다이아몬드 층과 상기 갈륨 질화물 층 사이에 배치된 층간막을 더 포함하는 것을 특징으로 하는 장치.
  23. 제19항에 있어서, 상기 제2 다이아몬드 층은 2 mils 보다 크고, 상기 제1 다이아몬드 층은 1 mil 보다 작은 것을 특징으로 하는 장치.
  24. 제19항에 있어서, 상기 장치는 고주파 장치, 고 전자 이동도 트랜지스터 또는 마이크로웨이브 장치 중에 하나인 것을 특징으로 하는 장치.
  25. 제19항에 있어서, 상기 갈륨 질화물 층은 도핑되지 않은 갈륨 질화물, 도핑된 갈륨 질화물, 또는 다른 원소와 결합된 갈륨 질화물 중에서 적어도 하나를 포함하는 것을 특징으로 하는 장치.
KR1020117015678A 2008-12-22 2009-12-16 다이아몬드 층을 갖는 갈륨 질화물 장치 제조 KR101227925B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/341,115 2008-12-22
US12/341,115 US7989261B2 (en) 2008-12-22 2008-12-22 Fabricating a gallium nitride device with a diamond layer
PCT/US2009/068180 WO2010075125A1 (en) 2008-12-22 2009-12-16 Fabricating a gallium nitride device with a diamond layer

Publications (2)

Publication Number Publication Date
KR20110099721A KR20110099721A (ko) 2011-09-08
KR101227925B1 true KR101227925B1 (ko) 2013-01-30

Family

ID=41697881

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117015678A KR101227925B1 (ko) 2008-12-22 2009-12-16 다이아몬드 층을 갖는 갈륨 질화물 장치 제조

Country Status (5)

Country Link
US (2) US7989261B2 (ko)
JP (1) JP5486610B2 (ko)
KR (1) KR101227925B1 (ko)
TW (1) TWI488991B (ko)
WO (1) WO2010075125A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8236386B2 (en) * 2008-01-24 2012-08-07 Wisys Technology Foundation Nanowire and microwire fabrication technique and product
US7989261B2 (en) 2008-12-22 2011-08-02 Raytheon Company Fabricating a gallium nitride device with a diamond layer
US7888171B2 (en) * 2008-12-22 2011-02-15 Raytheon Company Fabricating a gallium nitride layer with diamond layers
US7892881B2 (en) * 2009-02-23 2011-02-22 Raytheon Company Fabricating a device with a diamond layer
GB201121655D0 (en) * 2011-12-16 2012-01-25 Element Six Ltd Substrates for semiconductor devices
GB201121666D0 (en) 2011-12-16 2012-01-25 Element Six Ltd Synthetic diamond coated compound semiconductor substrates
US8575657B2 (en) 2012-03-20 2013-11-05 Northrop Grumman Systems Corporation Direct growth of diamond in backside vias for GaN HEMT devices
US9331163B2 (en) * 2013-08-30 2016-05-03 The United States Of America, As Represented By The Secretary Of The Navy Transistor with diamond gate
EP2930754A1 (en) * 2014-04-11 2015-10-14 Nxp B.V. Semiconductor device
US10695872B2 (en) * 2015-03-11 2020-06-30 Lockheed Martin Corporation Heat spreaders fabricated from metal nanoparticles
JP6759885B2 (ja) * 2016-09-06 2020-09-23 富士通株式会社 半導体装置及び半導体装置の製造方法
US9780181B1 (en) 2016-12-07 2017-10-03 Mitsubishi Electric Research Laboratories, Inc. Semiconductor device with multi-function P-type diamond gate
US10332820B2 (en) 2017-03-20 2019-06-25 Akash Systems, Inc. Satellite communication transmitter with improved thermal management
US10374553B2 (en) * 2017-06-15 2019-08-06 Akash Systems, Inc. Microwave transmitter with improved information throughput
US10128107B1 (en) * 2017-08-31 2018-11-13 Rfhic Corporation Wafers having III-Nitride and diamond layers
CN107731903A (zh) * 2017-09-14 2018-02-23 西安电子科技大学 基于SOI结构金刚石复合衬底的GaN高电子迁移率器件及制备方法
CN108847392B (zh) * 2018-06-26 2019-12-03 苏州汉骅半导体有限公司 金刚石基氮化镓器件制造方法
EP3853567A4 (en) * 2018-09-19 2022-06-15 Akash Systems, Inc. SATELLITE COMMUNICATION SYSTEMS AND METHODS
CN110211880B (zh) * 2019-07-05 2023-04-28 苏州汉骅半导体有限公司 金刚石基氮化镓hemt结构制造方法
US11652146B2 (en) 2020-02-07 2023-05-16 Rfhic Corporation Method of forming a semiconductor wafer containing a gallium-nitride layer and two diamond layers
CN112466943A (zh) * 2020-12-01 2021-03-09 西安电子科技大学 基于p型掺杂金刚石散热层的GaN HEMT及制备方法
EP4125113A1 (en) * 2021-07-30 2023-02-01 Imec VZW Method for fabricating a gan based electronic device
CN117646275A (zh) * 2024-01-30 2024-03-05 北京大学 一种大尺寸高热导率iii族氮化物外延材料的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0457508A2 (en) 1990-05-17 1991-11-21 Sumitomo Electric Industries, Limited Diamond semiconductor device
JP2005210105A (ja) 2003-12-26 2005-08-04 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
WO2008147538A1 (en) 2007-05-23 2008-12-04 International Rectifier Corporation Iii-nitride heterojunction device

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5284709A (en) * 1987-03-30 1994-02-08 Crystallume Diamond materials with enhanced heat conductivity
US5726463A (en) * 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
JPH07321317A (ja) * 1994-05-25 1995-12-08 Sony Corp Ｍｉｓ型電界効果トランジスタ及びその作製方法
JP3116731B2 (ja) * 1994-07-25 2000-12-11 株式会社日立製作所 格子不整合系積層結晶構造およびそれを用いた半導体装置
US6063187A (en) * 1997-08-13 2000-05-16 City University Of Hong Kong Deposition method for heteroepitaxial diamond
US5962345A (en) * 1998-07-13 1999-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method to reduce contact resistance by means of in-situ ICP
US6255712B1 (en) * 1999-08-14 2001-07-03 International Business Machines Corporation Semi-sacrificial diamond for air dielectric formation
JP2003086608A (ja) * 2001-09-14 2003-03-20 Toshiba Corp 電界効果トランジスタ及びその製造方法
JP2003261399A (ja) * 2002-03-11 2003-09-16 Shin Etsu Chem Co Ltd ダイヤモンド製膜用基材およびダイヤモンド膜
JP4381666B2 (ja) * 2002-09-10 2009-12-09 新日本無線株式会社 半導体装置の製造方法
US20060113546A1 (en) * 2002-10-11 2006-06-01 Chien-Min Sung Diamond composite heat spreaders having low thermal mismatch stress and associated methods
US20070272929A1 (en) * 2003-11-25 2007-11-29 Akihiko Namba Diamond N-Type Semiconductor, Method of Manufacturing the Same, Semiconductor Device, and Electron Emitting Device
US20050139838A1 (en) * 2003-12-26 2005-06-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP4547548B2 (ja) * 2004-06-22 2010-09-22 学校法人慶應義塾 マイクロダイヤモンド電極製造方法
US7394103B2 (en) * 2004-09-13 2008-07-01 Uchicago Argonne, Llc All diamond self-aligned thin film transistor
US7288803B2 (en) * 2004-10-01 2007-10-30 International Rectifier Corporation III-nitride power semiconductor device with a current sense electrode
GB0505752D0 (en) * 2005-03-21 2005-04-27 Element Six Ltd Diamond based substrate for gan devices
GB0508889D0 (en) 2005-04-29 2005-06-08 Element Six Ltd Diamond transistor and method of manufacture thereof
JP2007157829A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体装置
EP2016618A1 (en) 2006-04-24 2009-01-21 Sören Berg Hybrid wafers
JP5273635B2 (ja) * 2006-08-25 2013-08-28 独立行政法人産業技術総合研究所 高効率間接遷移型半導体紫外線発光素子
WO2008069074A1 (ja) 2006-12-07 2008-06-12 Kabushiki Kaisha Toshiba 半導体装置及び半導体装置の製造方法
US7565038B2 (en) * 2007-01-31 2009-07-21 Alcatel-Lucent Usa Inc. Thermo-optic waveguide apparatus
WO2009073866A1 (en) * 2007-12-07 2009-06-11 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Gate after diamond transistor
US7989261B2 (en) 2008-12-22 2011-08-02 Raytheon Company Fabricating a gallium nitride device with a diamond layer
US7888171B2 (en) * 2008-12-22 2011-02-15 Raytheon Company Fabricating a gallium nitride layer with diamond layers
US7892881B2 (en) * 2009-02-23 2011-02-22 Raytheon Company Fabricating a device with a diamond layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0457508A2 (en) 1990-05-17 1991-11-21 Sumitomo Electric Industries, Limited Diamond semiconductor device
US5252840A (en) * 1990-05-17 1993-10-12 Sumitomo Electric Industries, Ltd. Semiconductor device having differently doped diamond layers
JP2005210105A (ja) 2003-12-26 2005-08-04 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
WO2008147538A1 (en) 2007-05-23 2008-12-04 International Rectifier Corporation Iii-nitride heterojunction device

Also Published As

Publication number Publication date
US20110241018A1 (en) 2011-10-06
WO2010075125A1 (en) 2010-07-01
JP5486610B2 (ja) 2014-05-07
US20100155900A1 (en) 2010-06-24
KR20110099721A (ko) 2011-09-08
TWI488991B (zh) 2015-06-21
US8174024B2 (en) 2012-05-08
JP2012513675A (ja) 2012-06-14
US7989261B2 (en) 2011-08-02
TW201035362A (en) 2010-10-01

Similar Documents

Publication Publication Date Title
KR101227925B1 (ko) 다이아몬드 층을 갖는 갈륨 질화물 장치 제조
KR101227923B1 (ko) 다이아몬드 층을 갖는 갈륨 질화물 층 제조
JP2012513675A5 (ko)
US7972930B2 (en) Transistor and method of manufacturing the same
CN111095480B (zh) 具有iii族氮化物和金刚石层的晶片
JP2018514498A (ja) ダイヤモンド−半導体複合基板を製造する方法
JP6206096B2 (ja) 半導体装置の製造方法
JP2010238982A (ja) 化合物半導体装置及びその製造方法
JP2009010107A (ja) 半導体装置及びその製造方法
CN108598036B (zh) 金刚石基氮化镓器件制造方法
US10916447B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN108922849B (zh) 半导体结构制造方法
KR20220133903A (ko) 질화갈륨/다이아몬드 웨이퍼
Izak et al. Selective area deposition of diamond films on AlGaN/GaN heterostructures
TWI802705B (zh) 半導體裝置之製造方法
US20180254337A1 (en) Semiconductor device
WO2015067681A1 (en) Epitaxial wafers avoiding edge melt-back-etching and method for fabricating the same
CN111446289B (zh) 基于石墨烯覆盖层的氮化镓器件结构及其制备方法
KR102261836B1 (ko) 반도체소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180103

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 8