KR101224442B1 - 정보 처리를 위한 결합 방법 및 정보 처리를 위한 아키텍쳐 - Google Patents

정보 처리를 위한 결합 방법 및 정보 처리를 위한 아키텍쳐 Download PDF

Info

Publication number
KR101224442B1
KR101224442B1 KR1020077014589A KR20077014589A KR101224442B1 KR 101224442 B1 KR101224442 B1 KR 101224442B1 KR 1020077014589 A KR1020077014589 A KR 1020077014589A KR 20077014589 A KR20077014589 A KR 20077014589A KR 101224442 B1 KR101224442 B1 KR 101224442B1
Authority
KR
South Korea
Prior art keywords
flux
coupling
squid
elements
ferromagnetic
Prior art date
Application number
KR1020077014589A
Other languages
English (en)
Other versions
KR20070093073A (ko
Inventor
무레이 톰
앤드류 제이. 버클리
덴 브린크 알렉산더 마센 반
Original Assignee
디-웨이브 시스템즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디-웨이브 시스템즈, 인코포레이티드 filed Critical 디-웨이브 시스템즈, 인코포레이티드
Publication of KR20070093073A publication Critical patent/KR20070093073A/ko
Application granted granted Critical
Publication of KR101224442B1 publication Critical patent/KR101224442B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F37/00—Fixed inductances not covered by group H01F17/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Power Engineering (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

본 발명은 (i) 제1 정보소자, (ii) 제2 정보소자, (iii) 제1 결합요소, 및 (iv) 제2 결합요소를 구비하는 구조체에 관한 것이다. 제1 정보소자는, 전기적으로 서로 연결된, 최소한 제1 로브와 제2 로브를 갖는다. 제2 정보소자는, 전기적으로 서로 연결된, 최소한 제1 로브와 제2 로브를 갖는다. 제1 결합요소는 상기 제1 정보소자의 제1 로브와 제2 정보소자의 제1 로브를 유도적으로 결합한다. 제2 결합요소는 상기 제1 정보소자의 제1 로브와 제2 정보소자의 제2 로브를 유도적으로 결합한다.
양자, 전자, 결합, 정보, 배선, 튜닝

Description

정보 처리를 위한 결합 방법 및 정보 처리를 위한 아키텍쳐 {COUPLING METHODS AND ARCHITECTURES FOR INFORMATION PROCESSING}
본 발명은 양자 전산(quantum computing) 분야와 초전도 장치에 관한 것이다.
1982년 리차드 파인만(Richard Feynman)은 제어가능한 양자 시스템 (controllable quantum system)이 종래 컴퓨터보다 더 효율적인 다른 양자 시스템들을 모사동작할 수 있을 것이라고 예상했다. 본 출원에서는"파인만"의 논문(International Journal of Theoretical Physics21, 1982, pp. 467~488)을 참고문헌으로서 인용한다. 이러한 제어가능한 양자 시스템은, 현재는 일반적으로, 양자 컴퓨터(quantum computer)로 불리고 있다. 아울러 양자 시스템들을 모의 동작시키거나 특화 양자 알고리즘들(specialized quantum algorithms)을 운용할 수 있는 범용 양자 컴퓨터(general purpose quantum computer)를 개발하는 데에 힘쓰고 있다. 특히, 양자 시스템의 동작을 위한 모델을 해석하는 일은 일반적으로 해밀톤 양자계 (Hamiltonian of the quantum system)와 관련된 미분방정식을 푸는 것을 의미한다. 데이비드 더치(David Deutsch)는 양자 시스템은 전산을 수행할 때 시간 절약 (나중에 지수함수로 시간을 절약된다는 것을 설명할 것이지만)을 할 수 있다고 내다봤 다. 어떠한 문제가, 해밀톤 양자계를 표현하는 방정식의 형식으로 되어 있으면, 그 양자계는 해법들(solutions)에 대한 정보를 그 방정식에 제공할 수 있도록 작용(behavior)한다. 본 출원에서는 도이치(Deutsch)의 논문(Proceedings of the Royal Society of London A 400, 1985, pp. 97117)에 기재된 내용을 참고문헌으로서 인용한다.
양자 전산 기술에서 한 가지 제한적인 문제는 양자 전산(quantum computation)을 지원할 수 있는 시스템들을 식별하는 것에 있다. 양자 전산을 수행하는 기초단위(basis)는구성단위(unit)로서, 이 다음부터는 그 구성단위(unit)은 정보소자(information device)라는 용어를 쓰기로 한다. 이러한 정보소자는 여러 가지로 구현될 수 있지만 몇 가지 필요조건을 갖추어야만 한다. 그 중 한가지 필요조건은 정보소자가 양자 이준위 시스템 (quantum two-level system)으로 나뉘어질(reducible) 수 있어야만 한다는 것이다. 이는 전산을 위하여 이용될 수 있는, 두 개로 구분될 수 있는 양자 상태를 가질 수 있어야만 한다는 것을 의미한다. 아울러 정보소자는, 얽힘(entanglement)과 중첩(superposition)과 같은, 양자효과(quantum effects)를 형성할 수 있어야만 한다. 일반적으로, 정보소자에 저장된 양자정보(quantum information)는, 반드시 필요하지는 않지만, 결맞은(coherent) 상태가 될 수 있다. 결맞음(coherency)을 갖는 소자는 심각한 열화(degradation)없이 긴 시간 동안 마이크로 초 (microseconds) 차수 또는 그 이상의 차수를 유지하는 양자상태(quantum state)를 갖는다. 큐비트(qubit)는 정보소자의 비 제한적인 예(non-limiting example)로서, 양자비트(quantum bit)로부터 생긴 용어이다. 큐비 트(qubit)는 종래 컴퓨터 (디지털 컴퓨터)의 비트(bit)와 비슷하고, 결맞음(coherence)을 필요로 하는, 일종의 정보소자이다. 결맞음을 상실한 상태를 결어긋남 (decoherence)이라고 부르기로 한다.
양자 컴퓨터의 계산력은 그 기초 빌딩 블록들(basic building blocks; 정보소자들)이 제어가능한 방식으로 서로 결합됨으로써 증가한다. 즉, 하나의 정보소자의 양자상태가, 그 정보소자가 결합된 정보소자들의 각각의 양자상태에 영향을 줄 정도로 결합한다. 이와 같은 결합 형식(form)은 얽힘(entanglement)라고 부르기로 한다. 양자 전산 기술이 갖는 또 다른 문제점은, 결어긋남을 갖는 유효한 소스를 이용하지 않고, 정보소자들의 상태들을 제어가능하게 얽히게 하는 방법을 식별해야 하는 데에 있다.
1. 양자전산을 위한 접근법
양자 컴퓨터를 설계하고 동작시키기 위해 여러 가지 일반적인 접근법들이 쓰이고 있다. 그 중에 지금까지 알려진 방법은 회로 모델 양자 전산법(circuit model quantum computing)이 있다. 회로 모델 양자 전산법은 긴 양자 결맞음(long quantum coherence) 조건을 필요로 한다. 회로 모델 양자 전산법을 지원하기 위해 양자 컴퓨터에 이용되는 정보소자의 형태(type)는 큐비트 (qubit)들이고, 이들은 정의된 대로 이상적이지만 긴 결맞음 배수 (long coherence times)를 가져야만 한다. 큐비트들이 비트와 같이 논리 게이트에서 동작할 수 있고 계산(calculations)하기 위하여 양자 로직(quantum logic)을 바탕으로 프로그램될 수 있다는 가정(premise)를 바탕으로, 회로 모델 양자 전산법은 성립한다. 양자 논리 함수 들(quantum logic functions)을 연산하기 위해 프로그램될 수 있는 큐비트들을 발전시키는 연구가 진행되고 있다. 예를 들면 이와 같은 연구에 대한 논문은 쇼어 (Shor)의 논문(arXiv.org:quant-ph/0005003, 2001) 에 기재되어 있고, 본 출원은 이를 참고문헌으로서 인용한다. 그렇지만, 큐비트로 저장된 정보가 사라지기 전에 많은 계산이 수행될 수 있도록 큐비트의 결어긋남을 줄이는 과제는 이 기술 분야에서 아직까지 성공적으로 달성되지 않았다.
"최적의 양자 전산법(optimization quantum computing)"이라고 불리는, 양자 전산법에 대한 또 다른 접근법은 양자 시스템에 흥미를 일으키는 정보소자들로 이루어진 소정의 시스템의 용도와 관련이 있다. 이 접근법은 양자 게이트 및 회로의 용도를 임계상태로 하지 않는다. 대신에, 이 접근법은 최종 상태가 해당하는 해밀톤 물리계를 표현하도록, 소정의 주어진 초기 헤밀토니안으로부터 시작하는 정보소자들을 상호작용시키는 시스템의 상태를 조작하기 위한 양자효과(quantum effect)를 바탕으로 이루어진다. 이 과정에서, 양자 결맞음은 필요조건이 아니고, 그에 따라 큐비트가 아닌, 일반적인 정보소자들이 전산 빌딩 블록들(computational building blocks)로서 사용될 수 있다. 이와 같은 형식의 접근법은 단열 양자 전산(adiabatic quantum computing) 및 모사 모사 어닐닝 (simulated annealing)을 예로 들 수 있고, 이에 대한 내용은 파하이(Farhi)등의 논문(arXiv.org:quant-ph/0201031,2002)의 에 기재되어 있으며, 본 출원에서는 이를 참고문헌으로서 인용한다.
2. 큐비트
앞서 설명한 것과 같이, 하나의 가능한 정보소자는 큐비트 (qubit; 양자 비트(quantum bit))가 된다. 종래 컴퓨터에서 쓰이는 디지털 비트(digital bit)와 비슷한 개념의 큐비트는 그 디지털 비트보다 훨씬 더 전산 잠재력을 가지고 있다. 디지털 비트는 "0"과 "1"의 두가지의 이산 상태(discrete states)를 가지고 그 중에 어느 하나의 상태가 코딩되기 위해 쓰이지만, 큐비트는 "0"과 "1"의 중첩된 상태도 가질 수 있다. 즉, 큐비트는 같은 시점에 "0"과 "1"의 두 상태에 존재할 수 있고, 그래서 동시에 이 두 상태에서 양자전산(quantum computation)을 수행할 수 있다. 일반적으로, N개의 큐비트들은 2N 상태의 중첩상태를 가질 수 있다. 양자 알고리즘은 전산(computation)의 속도를 증가시키는 중첩 특성을 이용한다.
표준 기호로서, 하나의 큐비트의 기본 상태들(basis state)은 |0〉의 상태와 |1〉의 상태로 나타낸다. 양자 전산을 수행하는 동안, 하나의 큐비트 상태는, 일반적으로, 큐비트가 |0〉의 기본 상태를 점유할 영이 아닌 확률(non-zero probability)과 동시에 |1〉의 기본 상태를 점유할 영이 아닌 확률을 갖도록, 기본 상태들의 중첩(a superposition of basis states)으로 나타낸다. 수학적으로, 기본 상태들의 중첩은 큐비트의 전체 상태 (|Ψ〉로 표시함)는
Figure 112007046701795-pct00001
의 형식으로 표현되는 것을 의미한다. 여기서, a와 b는 확률 |a|2 와 |b|2 에 각각 대응하는 계수이다. 이러한 계수들(a 와 b)은 각각 실수 성분과 허수 성분을 갖고, 이들에 의해 큐비트의 위상이 그 특성을 나타내도록 한다. 하나의 큐비트의 양자 본성 (quantum nature)은, 기본 상태들의 결맞은 중첩에서 존재하는 그 능력(ability)로 부터 도출되고, 또한 하나의 위상을 갖도록 그 큐비트의 상태를 위하여 도출된다. 하나의 큐비트는, 그 큐비트가 결어긋남 소스들로부터 충분하게 격리될 때, 기본 상태들의 결맞은 중첩으로서 존재하기 위하여 그 능력을 유지할 것이다.
하나의 큐비트를 이용하여 전산이 완료되려면, 그 큐비트의 상태가 측정되어야 한다 (예를 들어, 읽어내야 한다). 일반적으로, 큐비트를 측정하면, 큐비트의 양자 본성은 잠시 잃게 되고, 기본 상태들의 중첩이 |0〉의 기본상태 또는 |1〉의 기본상태로 붕괴되며, 그에 따라 종래의 비트와 비슷하게 된다. |0〉과 |1〉의 기본상태로 붕괴된 후 큐비트의 실제 상태는 읽어냄 동작(readout operation) 직전의 확률 (|a|2 와 |b|2)에 의존한다.
정보소자는 큐비트들의, 앞서 설명한 모든 물리적 성질들을 갖는다. 즉, 하나의 정보소자의 양자 상태는 기본상태들의 중첩으로 나타낼 수 있고,
Figure 112007046701795-pct00002
의 형식으로 표현될 수 있다. 여기서, a와 b는 확률 |a|2 와 |b|2 에 각각 대응하는 계수이다. 또한 하나의 정보소자의 양자상태는, 그 상태가 측정되었을 때, 하나의 기본 상태로 붕괴된다. 그렇지만, 2.1 절에서 설명한 것과 같이, 정보소자들은, 큐비트와는 다르게, 양자 결맞음을 위하여 엄격한 필요조건을 갖지 않는다.
3. 초전도성 정보소자
양자 컴퓨터를 구성하기 위하여 많은 서로 다른 기술들이 사용된다. 하나의 구현예로서, 초전도 재료를 이용하는 것이다. 초전도 정보소자로 구성되는 양자 컴 퓨터들은 범위성(scalability)의 이점을 갖는다. 초전도 정보소자를 이용한, 규모가 큰 양자 컴퓨터들은, 그 초전도 정보소자를 제조와 연관된 기술 및 과정이 종래 컴퓨터를 제조하는 기술 및 과정과 비슷하기 때문에, 제조 장비에 대하여 확립된 시설 및 기술 비법이 이미 존재한다는 것을 전제로 실현될 수 있다. 이렇게 알려진 제조 기술 (예를 들어, 화학 기상 증착법(chemical vapor deposition), 향상된 플라즈마 화학 기상 증착법 (plasma enhanced chemical vapor deposition) 등)은, 예를 들어, 반 짠트(Van Zant)의 저서(Microchip Fabrication, Fourth Edition, 2000, McGraw-Hill, New York), 레빈슨(Levinson)의 논문 (Principles of Lithography, 2001, The International Society for Optical Engineering, Bellingham Washington), 마두우(Madou)의 저서(Fundamentals of Microfabrication, Second Edition, 2002, CRC Press LLC, Boca Raton, Frolida), 및 코우드허리(Choudhury)의 저서(Handbook of Microlithography, Micromachining and Microfabrication Volume: Microlithography, 1997,The International Society for Optical Engineering, Bellingham Washington)에 기재되어 있다. 본 출원은 이들을 참고문헌으로서 인용한다. 이와 같은 컴퓨터를 실현하기 위하여, 쉬니르만 (Shnirman)등의 논문(1997, Physics Review Letters 79, 2371-2374) 에서 필요 양자 효과 (required quantum effects)를 생성하기 위하여 조셉슨 접합(Josephson junctions)을 포함하는 초전도 정보소자를 이용하여 초전도 양자 컴퓨터를 구현한 예를 제안했다. 본 출원에서는 쉬니르만 등의 논문을 참고문헌으로서 인용한다.
초전도 정보소자는, 정보를 코딩하기 위하여 사용되는 물리적 성질에 따라, 대여섯 가지로 나뉠 수 있다. 일반적인 분류법에 따라, 정보소자는 전하소자 (charge device)와 위상소자(phase device)로 나눌 수 있고, 이는 마크린 (Makhlin)등의 논문 (2001, Reviews of Modern Physics 73, pp. 357401)에서 큐비트들의 관계와 더불어 논의되었다. 본 출원에서는 이 논문을 참고문헌으로서 인용한다. 전하소자는 소자의 전하 상태들을 이용하여 정보를 저장하고 처리한다. 여기서, 기초 전하 (elementary charge)는 쿠퍼 쌍(Cooper pairs)이라고 불리는 전자 쌍으로 구성된다. 쿠퍼 쌍은 전하 (2e)를 가지고 소리알 상호작용 (phonon interaction)에 의하여 서로 결합된 두 개의 전자로 구성된다. 이에 대한 사항은, 예를 들어, 닐슨 (Nielson)과 추앙 (Chuang)의 공저 논문 (Quantum Computation and Quantum Information, 2000, Cambridge University Press, Cambridge, pp. 343-345)에 기재되어 있고, 본 출원은 이를 참고문헌으로서 인용한다. 한편, 위상 소자 (또는 플럭스 소자(flux device))는 소자의 위상 상태 또는 플럭스 상태를 이용하여 정보를 저장한다. 최근에, 정보를 제어하기 위하여 전하 및 위상의 자유도를 이용할 수 있는 하이브리드 소자가 개발되었다. 이와 같은 하이브리드 소자의 예는 미국 특허 제6,838,694 B2호 (Esteve 등에 대한) 및 미국 특허 출원번호 제10/934,049호(Amin 등에 대한) 에 기재되어 있고, 본 출원에서는 이들을 참고문헌으로서 인용한다.
4. 초전도성 플럭스 소자
초전도성 플럭스 소자의 설계는 복코(Bocko)등의 논문 (1997,IEEE Transactions on Applied Superconductivity 7, p. 3638)과 마크린 (Makhlin) 등의 논문 (2001, Review of Modern Physics 73, p. 357)에 기재되어 있고, 본 출원에서는 이들을 참고문헌으로서 인용한다. 지속전류 큐비트(persistent current qubit)를 포함하는 다른 많은 초전도 플럭스 소자를 설계하는 방법은, 예를 들어, 무이지 (Mooij) 등의 논문 (1999, Science 285, 1036) 와 올란도 (Orlando) 등의 논문 (1999, Physics Review B 60, 15398)에 기재되어 있고, 본 출원에서는 이를 참고문헌으로서 인용한다. 지속전류 큐비트는 3개의 조셉슨 접합(Josephson junctions)에 의해서 차단된 (interrupted) 두꺼운 초전도 재료의 루프로 구성된다. 하나의 조셉슨 접합의 임계 전류값은 다른 두 조셉슨 접합의 임계 전류값보다 작게 설정한다. 여기서, 다른 두 조셉슨 접합은 종종 같거나 비슷한 임계 전류를 갖는다. 지속전류 큐비트는 초전도 재료의 루프가 작은 영역(예를 들어, 대략 1 제곱 마이크로미터 영역)을 감싸도록 형성된다.
지속전류 큐비트는 10~100 ns 사이의 결맞음 배수를 갖고, 이는 예를 들어, 올란도 등의 논문 (1999, Physics Review B 60, 15398)과 일이체프 (Il'ichev) 등 의논문 (2003, Physics Review Letters 91, 097906)에 기재되어 있고, 본 출원에서는 이를 참고문헌으로서 인용한다. 다른 형태의 플럭스 소자는 세 개 이상 또는 그 이하의 조셉슨 접합에 의해서 차단된 초전도 루프를 포함하고, 이는 블래터 (Blatter) 등의 논문 (2001, Physics Review B 63, 174511)과 프리드만 (Friedman) 등의 논문(2000, Nature 406, 43)에 기재되어 있고, 본 출원에서는 이들 논문을 참고문헌으로서 인용한다.
구배측정 플럭스 소자들(gradiometric flux devices)은 균일한 자기장에 둔 감한, 특정한 형태의 플럭스 소자들이다. 즉, 구배측정 플럭스 소자의 전체에 대하여 균일한 자기장은 그 소자의 양자 상태에 영향을 주지 않을 것이다. 구배측정 소자의 하나의 예는 미국특허 제4,937,525호 (Daalmans에 대한)에 기재되어 있고, 본 출원에서는 이를 참고문헌으로서 인용한다. 구배측정 플럭스 소자에 대해서는 다음에 더 상세하게 설명한다.
5. 정보소자의 결합
양자 컴퓨터를 구성하는 데 이용되는 정보소자의 형태에 상관없이, 양자 컴퓨터의 정보소자는 제어가능한 방법으로 서로 상호작용하도록 구성하는 것이 좋다. 양자 컴퓨터의 정보소자들 사이의 상호작용(interaction)을 결합(coupling)이라고 부르기로 한다. 구현 방법에 따라, 다른 결합 방법들이 있을 수 있다. 아울러, 해밀톤계(system of Hamiltonian)는 정보소자들 사이의 상호작용을 서술할 뿐만 아니라 양자 컴퓨터의 정보소자들의 상태를 서술하는데 사용될 수 있다.
두 개의, 플럭스-기반 초전도 정보소자들을 함께 결합시킬 때, 해밀톤 계에서 결합 상호작용의 부호는 그 두 소자들을 포함하는 시스템의 에너지 조망 (energy landscape)을 결정한다. 일반적으로, 두 개의, 플럭스-기반 초전도 정보소자들 사이의 결합은, 플럭스 소자들이 일반적으로 그들 각각의 자기 플럭스와 상호작용하기 때문에, 강자성 (ferromagnetic)이거나 반-강자성 (anti-ferromagnetic)이 된다. 즉, 하나의 정보소자에서 플럭스의 변화는 그 정보소자와 결합된 다른 정보소자의 플럭스에 영향을 준다. 강자성 결합의 경우, 제1정보소자의 플럭스의 변화(change)에 효과적으로 적합하고, 제1정보소자의 플럭스의 변화는 그 제1 정보소 자와 결합된 제2 정보소자의 플럭스와 비슷한 변화를 생성한다. 예를 들어, 제1 정보소자와 제2 정보소자가 강자성 결합을 했을 때, 제1 정보소자의 플럭스의 증가는 제2 정보소자의 플럭스의 증가를 일으킨다. 반-강장성의 경우에는, 더 효과적으로 적합하기 때문에, 결합은 결합된 소자에서 반대 효과를 일으킬 것이다 (예를 들어, 제1 소자에서 플럭스 증가는 제2 소자에서 플럭스 감소를 낳는다). 효과적으로 적합하다 (by energetically favorable)라는 의미는 양자 시스템이 특정 구성(specific configuration)에 있는 것보다 더 선호된다는 것을 의미한다. 왜냐하면, 그 특정 구성에 있을 때의 에너지가 다른 구성들에 있을 때의 에너지보다 더 작기 때문이다.
유연 결합 방식(flexible coupling scheme)은 정보소자들 (정보소자들 사이의 결합이 전체적으로 차단됨)사이의 결합의 세기를 변화시키는 능력을 제공하고/제공하거나 그 소자들 사이의 결합 부호를 절환한다(switch). 결합 부호를 절환한다는 의미는 두 정보소자 사이의 결합 형태가 강자성으로부터 반-강자성로 절환되거나 반-강자성으로부터 강자성으로 절환된다는 것을 뜻한다. 회로 모델 양자 전산법에서 결합 부호를 절환하는 것은, CNOT 게이트와 같은 특정 논리 게이트들을 구성하는데 유용하고, 이와 같은 CNOT 게이트는 플라우데 (Plourde) 등의 논문(2004, arXiv.org:quant-ph/0406049)에 기재되어 있으며, 본 출원에서는 이를 참고문헌으로서 인용한다. 최적 양자 전산법에서 결합 부호를 절환하는 것은, 양자 컴퓨터에 의해서 해결되어야 하는 맵핑 문제들에 대하여 양자 컴퓨터의 정보소자 그리드(information device grid)가 더 큰유연성을 갖게 하는 것이다. 여기서, "정보소 자 그리드"라는 용어는 양자 컴퓨터에서 한 벌의 정보소자를 가리키는 말로서, 한 벌의 정보소자에서 각 정보소자는 그 한 벌의 정보소자 내의 최소한 하나의 다른 정보소자와 제어가능하게 결합되어 있다.
함께 결합된, 두 개의 플럭스 정보소자에 대한 해밀톤 표현방식에서, σz
Figure 112007046701795-pct00003
σz은 변수(J)를 갖는 두 소자들 사이의 "시그마 제트(sigma z)"결합을 표현하는 식이다. 여기서, 변수(J)는 결합의 세기 (the strength of the coupling)를 나타내는 선인자 (pre-factor)이다. J > 0이면, 그 결합은 반-강자성이 되고, 이때 J가 더 크면 더 강한 반-강자성 결합을 의미한다. J < 0이면, 그 결합은 강자성이 되고, 이때 J가 더 작으면 더 강한 강자성 결합을 의미한다. J = 0이면, 어떠한 결합도 없다. 따라서, J의 부호를 절환하는 것은 결합형태를 절환하는 것을 의미한다. 일반적으로, 이준위 시스템(two-level system)에서, 강자성 결합은 평행 플럭스(parallel flux)를 갖는 것이 더 효과적으로 적합하다는 의미를 내포하고, 반-강자성 결합은 반-평행 플럭스(anti-parallel flux)를 갖는 것이 더 효과적으로 적합하다는 의미를 내포한다. 강자성 결합 및 반-강자성 결합은 각 결합 루프의 순환 전류(circulating current)를 갖는 두 플럭스 소자들 사이의 결합을 그 예로 들 수 있다.
강자성 결합에서, 제1 정보소자의 시계방향 초전도 전류는 시계방향 초전도 전류가 제2 정보소자에서 반시계방향 초전도 전류보다 더 효과적으로 적합하게 한다. 여기서, 제2 정보소자는 제1 정보소자와 강자성으로 결합되어 있다. 반대로, 강자성 결합에서, 제1 정보소자의 반시계방향 초전도 전류는 반시계방향 초전도 전류가 제2 정보소자의 시계방향 초전도 전류보다 더 효과적으로 적합하게 한다. 다른 한편으로, 반-강자성 결합에서, 제1 정보소자의 시계방향 초전도 전류는 반시계방향 초전도 전류가 제2 반-강자성 결합된 소자의 시계방향 초전도 전류보다 더 효과적으로 적합하게 한다. 아울러, 반-강자성 결합에서, 제1 정보소자의 반시계 초전도 전류는 시계방향 초전도 전류가 제2 정보소자의 반시계 초전도 전류보다 더 효과적으로 적합하게 한다.
초전도 정보소자들은 직접방식 (direct manner; 예를 들어, 어떠한 개입 소자 (intervening device)도 없이)으로 유도적으로 (inductively) 결합되지만, 이러한 결합의 형태는 일반적으로 제어될 수 없다 (즉, 결합의 세기를 즉시 변경될 수 없다). 플럭스 소자들을, 한 가지 방법으로서, 초전도 양자 간섭 소자 (superconducting quantum interference device (SQUID))에 의해서 결합한다.
SQUID는 일종의 자기 측정기 (magnetometer)로서 감도가 좋다. 감도가 좋다는 의미는 자속의 작은 변화도 검출할 수 있다는 의미이다. 이에 대한 예는, 미국 특허 제6,627,916호 (Amin 등에 대한)에 기재되어 있고, 본 출원에서는 이를 참고문헌으로 인용한다. SQUID 는 최소한 하나의 조셉슨 접합에 의해 차단된 초전도 루프를 포함한다. SQUID의 초전도 루프를 흐르는 전류는 몇몇 서로 다른 방식들로 바이어스 될 수 있다. 예를 들어, SQUID의 초전도 루프를 흐르는 전류는 SQUID 에 가까이 위치한 유도된 플럭스에 의해서 바이어스 될 수 있다. 다른 예에서, SQUID의 초전도 루프를 흐르는 전류는 SQUID에 연결된 배선으로부터 전류 바이어스 (current bias)를 이용하여 바이어스 될 수 있다. 다른 방식으로 바이어스된 SQUID들은 dc-SQUID (전류 또는 플럭스가 바이어스 됨)와 rf-SQUID (플럭스가 바이어스 됨)를 예로 들 수 있다. 또한 SQUID들은 제어가능한 방식으로 플럭스를 생성한다. 플럭스 소자들은 자속(magnetic flux)을 통하여 상호작용하기 때문에, SQUID-형태(SQUID-type)의 소자는, 메이저 (Majer) 등의 논문 (2003, arXiv.org:cond-mat/0308192)에서 제안한 방식(scheme)에서와 같이, 그 결합을 실현시키기 위하여 사용될 수 있다. 본 출원에서는 이 논문을 참고문헌으로서 인용한다.
무이지 등은 과학 잡지(1999, Science 285, 1036)를 통해서 두 개의 플럭스 소자 사이의 결합 형태를 절환할 수 있는, 소정의 결합 방식(a type of coupling scheme)을 제안하였고, 본 출원에서는 이를 참고문헌으로서 인용한다. 그렇지만, 무이지 등의 제안에서는, 강자성 결합 및 반-강자성 결합이 절환되는 형태가 아니다는 문제점이 있다. 오히려, σz
Figure 112007046701795-pct00004
σz과 σz
Figure 112007046701795-pct00005
σx 결합 사이에서 절환이 일어난다. 게다가, 무이지 등의 제안에서는 결합을 완전히 끌 (turn off) 수 있는 방법이 없다.
유도 SQUID (inductive SQUID (INSQUID))는 클락 (Clarke) 등의 논문 (2002, Physica Scripta T102, 173)에서 다른 결합소자로서 제안되었고, 본 출원에서는 이를 참고문헌으로서 인용한다. INSQUID 결합은 결합 형태를 절환할 수 있지만 강자성 결합과 반-강자성 결합 사이에서 절환되지 않는다. INSQUID 결합은 꺼질(turn off) 수 있지만, 이를 달성하기가 어렵다.
가변 플럭스 변환기 (tunable flux transformer)는 필립포브(Filippov) 등 의 논문 (2003, IEEE Transactions on Applied Superconductivity 13, 1005)에 기재되어 있고, 본 출원에서는 이를 참고문헌으로서 인용한다. 필립포브 등의 가변 플럭스 변환기는 이용된 소자의 구배 측정 본성을 기초로 동작한다. 또한 그 변환기 자체는 구배 측정을 하고, 가변성 (tunability)은 가변 결합(variable couplings)을 갖는 복합 접합(compound junctions)을 병합함으로써 달성된다. 따라서, 그 변환기는 플럭스 소자를 자기 측정기(magnetometer) 또는 다른 장치에 결합하기 위하여 (couple) 또는 해제하기 (uncouple) 위하여 바이어스 될 수 있다. 그러나 필요한 큰 이득(gain)은 변환기의 구배 측정 루프(gradiometric loops)의 부정확한 밸런싱의 문제를 일으킨다. 이는 구체적인 결합 세기(specified coupling strength)를 유지하는데 부정밀성(inaccuracy)을 낳는다. 또한 변환기는 상당히 크고(150 ㎛ × 150 ㎛), 그에 따라 다수의 소자를 갖는 시스템에서 실현할 수 없다. 결국에, 그 변환기는 쌍안정 상태, 즉 두 개의 최저 에너지 값을 가진다. 그러나 이러한 변환기는 플럭스 소자들을 함께 결합하는데 바람직하지 않다.
또 다른 형태의 구배 측정 플럭스 변환기 (gradiometric flux transformer)는 코스멜리 (Cosmelli) 등의 논문 (2004, arXiv.org:cond-mat/0403690)에 기재되었고, 본 출원에서는 이를 참고문헌으로서 인용한다.
코스멜리 등의 논문에서, 구배 측정기(gradiometer)의 각 팔(arm)은 인접한 소자와 연결되고, 튜닝가능한 요소(tunable element)는 중앙 다리 (central leg)의 단일 복합 접합(single compound junction)이 된다. 다른 rf-SQUID 결합기 (coupler)는 플라우데 (Plourde) 등의 논문 (2004, Physical Review B 70, 140501)이 기재되어 있고, 본 출원은 이를 참고문헌으로 인용한다. 플라우데 등의 논문에서, 결합은 전류가 바이어스된 dc-SQUID를 통하여 실현된다고 기재되어 있다. Dc-SQUID는 결합의 부호를 절환하기 위하여 튜닝될 (tuned) 수 있다. 그러나 그런 시스템들은 제조하는데 매우 비싸고 결합의 세기 또는 부호를 조정하는데 온전한 유연성을 제공할 수 없다. 전류에 의해서 두 플럭스 소자에 결합된 조셉슨 접합을 함께 이용하는 결합 플럭스 소자는 레비토브 (Levitov) 등의 논문(2001, arXiv.org:cond-mat/0108266)과 부처(Butcher)의 논문 (2002, Graduate Thesis, Delft University of Technology)에 기재되어 있으며, 본 출원에서는 이들 논문을 참고문헌으로서 인용한다. 두 참고문헌은 일련의 세 개의 조셉슨 접합 플럭스 소자를 함께 결합하는 단일의 큰 조셉슨 접합 (single large Josephson junction)을 보여주고 있다. 그러나 두 참고문헌에 기재된 기술은 결합의 동작(operation)을 적절하게 가능하게 하지 않는다. 또한 두 참고문헌에서, 제안된 결합의 형태는 항상 동작상태 ("ON")이고 중단(shut off) 될 수 없는 상태에 있다.
6. 최신 기술
앞서 설명한 것과 같이, 초전도 정보소자들을 함께 결합시키는 소자들이 있다. 그러나 비용 면을 관점으로 둘 때, 효과적으로 양자 전산을 실현하려면 이 분야의 기술이 개선될 필요가 있다. 그러므로 초전도 정보소자들 사이의 결합에 대하여 더 제어할 수 있는 기술이 필요하다. 즉 초전도 정보소자들 사이의 결합의 세기 또는 부호를 자유롭게 변화시킬 수 있는 결합 방법이 필요하고, 이때 그 결합은 필 요에 따라 모두 중단될 수 있어야 한다.
본 발명에 따른 일실시 양상은 제1 및 제2 플럭스 소자들과 제1 및 제2 결합요소(coupling element)들을 구비하는 구조체(structure)를 제공한다. 상기 제1 플럭스 소자는, 전기적으로 서로 연결된, 최소한 제1 로브(lobe)와 제2 로브를 가진다. 상기 제2 플럭스 소자는, 전기적으로 서로 연결된, 최소한 제1 로브와 제2 로브를 가진다. 상기 제1 결합요소는 상기 제1 플럭스 소자의 제1 로브를 제2 플럭스 소자의 제1 로브에 유도적으로 결합시킨다. 상기 제2 결합요소는 상기 제1 플럭스 소자의 제1 로브를 제2 플럭스 소자의 제2 로브에 유도적으로(inductively) 결합시킨다. 상기 제1 및 제2 결합요소들은 전기적으로 서로 연결되지 않는다. 상기 제1 및 제2 결합요소들 각각은 0.5와 2 사이에 있는 무차원 인덕턴스(dimensionless inductance)를 갖는다. 실시예들에서, 상기 제1 플럭스 소자와 상기 제2 플럭스 소자는 구배 측정 플럭스 소자이다.
실시예들에서, 상기 제1 플럭스 소자의 최소한 제1 및 제2 로브들과 상기 제2 플럭스 소자의 최소한 제1 및 제2 로브들은 각각은 서로 다른 순환 전류 구성(different circulating current configuration)을 유지한다. 실시예들에서, 상기 제1 결합요소 또는 상기 제2 결합요소는 상기 제1 플럭스 소자와 상기 제2 플럭스 소자를 강자성으로 또는 반-강자성으로 결합시킨다. 실시예들에서, 상기 제1 결합요소는 어떠한 결합 세기도를 갖지 않고, 상기 제2 결합요소는 유한 결합세기를 갖는다.
실시예들에서, 상기 구조체는 스위치를 더 구비하고, 상기 스위치는, 상기 제1 플럭스 소자 및 상기 제2 플럭스 소자와 관련하여, 소정의 차원을 가지고 또한 상기 제1 및 제2 결합요소들이 어떠한 결합세기도 갖지 않은 상태를 생성할 수 있도록 구성된다. 실시예들에서, 상기 구조체는 스위치를 더 구비하고, 상기 스위치는, 상기 제1 및 제2 플럭스 소자들과 관련하여, 소정의 차원을 가지고, 또한 상기 제1 및 제2 결합요소들이 유한한 결합세기를 갖는 제1 상태와 상기 제1 및 제2 결합요소들이 어떠한 결합 세기도 갖지 않는 제2 상태를 토글링(toggling)할 수 있도록 구성된다.
실시예들에서, 상기 제1 결합요소, 상기 제2 결합요소, 또는 상기 제1 결합요소 및 제2 결합요소 둘 다는 dc-SQUID를 구비한다. 실시예들에서, 상기 제1 결합요소, 상기 제2 결합요소, 또는 상기 제1 결합요소 및 제2 결합 요소 둘 다는 rf-SQUID를 구비한다. 실시예들에서, 상기 구조체는 상기 제1 결합요소, 상기 제2 결합요소, 또는 상기 제1 결합요소 및 제2 결합 요소 둘 다를 제어가능하게 튜닝하는 수단을 더 구비한다. 실시예들에서, 상기 스위치는, 상기 제1 플럭스 소자와 상기 제2 플럭스 소자가 서로 유도적으로 결합되지 않도록 상기 제1 결합요소와 상기 제2 결합요소를 튜닝하는 수단을 구비한다. 실시예들에서, 상기 제1 플럭스 소자와 상기 제2 플럭스 소자는 초전도성을 갖는다. 실시예들에서, 상기 제1 및 제2 결합요소들은 각각 0.5와 1.5 사이에 있는 무차원 인덕턴스를 가진다. 다른 실시예들에서, 상기 제1 및 제2 결합요소들의 무차원 인덕턴스는 거의 1이다.
실시예들에서, 상기 구조체는 상기 제1 플럭스 소자 및 상기 제2 플럭스 소자를 구비하는 복수의 플럭스 소자를 더 구비한다. 상기 실시예들은 복수의 결합 소자를 더 구비한다. 상기 복수의 결합소자의 하나 또는 그 이상의 결합소자들의 각각은 복수의 결합요소를 구비한다.
또한, 상기 복수의 결합소자 내의 제1 결합소자는 상기 제1 및 제2 결합요소들을 구비한다. 실시예들에서, 상기 구조체는 제3 결합요소 및 제4 결합요소를 구비하고 또한 제1 로브 및 제2 로브를 구비하는 제3 플럭스 소자를 더 구비한다. 상기 실시예에서, 상기 제3 결합 요소는 상기 제3 플럭스 소자의 상기 제1 로브에 상기 제1 플럭스 소자의 상기 제1 로브 결합하고, 상기 제4 결합요소는 상기 제3 플럭스 소자의 제1 로브에 상기 제1 플럭스 소자의 제2 로브를 결합한다.
실시예들에서, 상기 복수의 플럭스 소자 내의 하나 또는 그 이상의 플럭스 소자는, 상기 복수의 결합 소자들 내의 다른 결합소자들을 통하여, 두 개의 플럭스 소자, 세 개의 플럭스 소자, 또는 네 개의 플럭스 소자로 결합된다. 실시예들에서, 풀어야 문제의 헤밀토니안(Hamiltonian)이 상기 복수의 플럭스 소자에 맵핑될 수 있다.
본 발명의 다른 실시 양상은 제1 정보소자, 제2 정보소자, 및 하나 또는 그 이상의 결합요소들을 구비하는 결합소자를 구비하는 기구(apparatus)를 제공한다. 상기 결합소자는 상기 제1 정보소자와 상기 제2 정보소자를 함께 유도적으로 결합하도록 구성된다. 상기 결합소자는, 상기 제1 정보소자와 상기 제2 정보소자의 강자성 결합과 반-강자성 결합 사이에서, 제어가능한 방식으로, 유도 결합을 절환하도록 구성된다. 상기 결합소자의 각 결합요소는 0.5와 2 사이에 있는 무차원 인덕턴스를 갖는다. 실시예들에서, 상기 하나 또는 그 이상의 결합요소들은 두 개의 결합요소들로 구성되고, 이 두 결합요소들은 전기적으로 서로 절연되어 있다. 실시예들에서, 상기 결합소자는, 상기 제1 정보소자와 상기 제2 정보소자의 강자성 결합과 반-강자성 결합 사이의 유도결합을 제어가능한 방식으로 절환하는 스위치를 더 구비한다. 상기 스위치는 (a) 상기 하나 또는 그 이상의 결합요소들 내의 제1 결합요소가 (i) 상기 제1 결합요소가 어떠한 결합세기도 갖지 않은 제1 상태로부터 (ii) 상기 제1 결합요소가 소정의 결합세기를 갖는 제2 상태로 되게 하고, 동시에 (b) 상기 하나 또는 그 이상의 결합요소들 내의 제2 결합요소가 (i) 상기 제2 결합요소가 소정의 결합세기를 갖는 제3 상태로부터 (ii) 상기 제2 결합요소가 어떠한 결합세기도 갖지 않는 제4 상태로 되게 하는 수단을 구비한다.
실시예들에서, 상기 제1 및 제2 정보소자들은 구배 측정 플럭스 소자들이다. 실시예들에서, 상기 결합요소들의 전체 또는 그 일부의 결합요소들 내의 각 결합요소는 dc-SQUID를 구비한다. 상기 결합요소들의 전체 또는 그 일부의 결합요소들 내의 각 결합요소는 rf-SQUID를 구비한다. 실시예들에서, 상기 결합소자는 상기 제1 정보소자와 상기 제2 정보소자 사이에 유도 결합을, 동작 상태 (ON)와 비동작 상태 (OFF)로 튜닝하는 수단을 구비한다. 실시예들에서, 상기 결합소자는 상기 제1 정보소자와 상기 제2 정보소자 사이에 유도결합의 결합 세기를 튜닝하는 수단을 구비한다.
본 발명의 다른 실시 양상은 두 개의 정보소자 사이의 결합을 절환하는 방법을 제공한다. 상기 실시예에서, 두 개의 정보소자드은 결합요소들을 구비하는 결합소자에 의하여 서로 결합된다. 상기 방법에서, 상기 결합소자에서 제1 결합요소는 꺼져 있다. 상기 제1 결합요소는 상기 두 개의 정보소자 중에 제1 정보소자의 제1 로브를 상기 두 개의 정보소자 중에서 제2 정보소자의 제1 로브에 결합시킨다. 상기 결합소자의 제2 결합요소는 꺼져 있다. 상기 제2 결합요소는 상기 두 개의 정보소자 주에서 제1 정보소자의 제1 로브를 제2 정보소자의 제2 로브와 결합시킨다. 제1 결합요소는 초기에 동작상태 (ON)이고, 제2 결합요소는 초기에 비동작상태 (OFF)이다. 상기 제1 및 제2 결합요소들은 전기적으로 서로 연결되어 있지 않다. 상기 제1 및 제2 결합요소들은 0.5와 2 사이에 있는 무차원 인덕턴스를 갖는다.
실시예들에서, 상기 제1 결합요소를 끄는(turning off) 단계는 상기 제1 정보소자와 상기 제2 정보소자 사이 형성된 제1 결합을 제거한다. 아울러, 상기 제2 결합요소를 켜는(turning on) 단계는 상기 제1 정보소자와 상기 제2 정보소자 사이에 제2 결합을 형성한다. 다른 실시예들에서, 상기 제1 결합은 강자성이고 상기 제2 결합은 반-강자성이다. 또 다른 실시예들에서, 상기 제1 결합은 반-강자성이고 상기 제2 결합은 강자성이다.
본 발명의 다른 실시 양상은 제1 정보소자와 제2정보소자 사이에 형성된 결합을 제거하는 방법을 제공한다. 상기 제1 정보소자 및 제2 정보소자는, 결합요소들을 구비하는 결합소자에 의해서 서로 결합된다. 상기 방법에서, 결합소자의 제2 결합요소가 튜닝된다. 상기 제1 결합요소는 상기 제1 정보소자의 제1 로브를 상기 제2 정보소자의 제1 로보에 결합시킨다. 제2 결합요소는 튜닝된다. 상기 제2결합요소는 상기 제1 정보소자의 제1 로브를 상기 제2 정보소자의 제2 로브에 결합시킨다. 상기 제2 결합요소를 튜닝함으로써 생성되는 결합은 상기 제1 결합요소를 튜닝함으로써 생성된 결합과 상쇄된다. 상기 두 결합요소들은 0.5와 2 사이에 있는 무차원 인덕턴스를 갖는다.
실시예들에서, 상기 제1 결합요소는 dc-SQUID이고, 상기 제1 결합을 튜닝하는 단계 또는 상기 제2 결합을 튜닝하는 단계는 전류 바이어스 또는 플럭스 바이어스를 튜닝하는 단계를 구비한다. 실시예들에서, 상기 제1 결합요소는 rf-SQUID이고, 상기 제1 결합을 튜닝하는 단계 또는 상기 제2 결합을 튜닝하는 단계는 플럭스 바이어스를 튜닝하는 단계를 구비한다. 실시예들에서, 상기 제2 결합요소는 dc-SQUID이고, 상기 제1 결합을 튜닝하는 단계 또는 상기 제2 결합을 튜닝하는 단계는 전류 바이어스 또는 플럭스 바이어스를 튜닝하는 단계를 구비한다. 실시예들에서, 상기 제2 결합요소는 rf-SQUID이고, 상기 제1 결합을 튜닝하는 단계 또는 상기 제2 결합을 튜닝하는 단계는 플럭스 바이어스를 튜닝하는 단계를 구비한다. 실시예들에서, 상기 제1 결합요소는 상기 제1 정보소자와 상기 제2 정보소자를 강자성으로 함께 결합시키고, 상기 제2 결합요소는 상기 제1 정보소자와 상기 제2 정보소자를 반-강자성으로 함께 결합시킨다.
본 발명의 다른 실시 양상은, 제1 플럭스 소자 제2 플럭스 소자 및 상기 제1 플럭스 소자 및 상기 제2 플럭스 소자 둘 다에 유도적으로 결합되는 제1 SQUID 결합기를 구비하는 구조체를 제공한다. 상기 제1 SQUID 결합기는 상기 제1 플럭스 소자와 상기 제2 플럭스 소자 사이에 강자성 또는 반-강자성 유도결합을 제공하도록 구성된다. 상기 제1 SQUID 결합기는 0.5와 2 사이에 있는 무차원 인덕턴스를 갖는다. 실시예들에서, 상기 제1 플럭스 소자는 제1 조셉슨 접합에 의해 차단된 초전도 재료의 제1 루프를 구비하고, 상기 제2 플럭스 소자는 제2 조셉슨 접합에 의해 차단된 초전도 재료의 제2 루프를 구비한다. 실시예들에서, 상기 제1 SQUID 결합기는 rf-SQUID 결합기이다. 실시예들에서, 상기 rf-SQUID 결합기는 0.7과 1.1 사이의 무차원 인덕턴스를 갖는다. 실시예들에서, 상기 소자는 상기 rf-SQUID 결합기에 자기장을 인가하는 자기 스위치를 더 구비한다. 상기 자기장의 세기는 상기 제1 플럭스 소자와 상기 제2 플럭스 소자 사이의 유도 결합이 강자성인지 반-강자성인지 결정한다. 실시예들에서, 상기 자기장은, 거의 0인 플럭스를 가지고, 상기 제1 플럭스 소자와 상기 제2 플럭스 소자 사이의 유도 결합은 반-강자성이다. 실시예들에서, 상기 자기장은, 거의 인 플럭스를 가지고, 상기 제1 플럭스 소자와 상기 제2 플럭스 소자 사이의 유도결합은 강자성이다. 실시예들에서, 상기 rf-SQUID 결합기는 단안정이다. 실시예들에서, 상기 구조체는 복수 개의 양자들에 가까운 수의 플럭스로 상기 rf-SQUID 결합기에 바이어스하도록 구성된 바이싱 스위치를 더 구비한다.
실시예들에서, 상기 제1 SQUID 결합기는 dc-SQUID 결합기이다. 상기 dc-SQUID 결합기는 상기 제1 및 제2 플럭스 소자들 사이에 강자성 결합 또는 반-강자성 결합을 제공하도록 구성된다. 실시예들에서, 상기 dc-SQUID 결합기는 대칭이고 플럭스 바이어스 소자와 전류 바이어스 소자에 의하여 튜닝된다. 실시예들에서, 상기 dc-SQUID 결합기는 비대칭이고, 플럭스 바이어스 소자에 의하여 튜닝된다. 실시예들에서, 상기 구조체는, 상기 제1 플럭스 소자와 상기 제2 플럭스 소자를 구비하는 복수의 플럭스 소자를 구비하고 또한 복수의 SQUID 결합기를 더 구비한다. 각SQUID 결합기는 상기 복수의 플럭스 소자 내의 다른 쌍의 플럭스 소자들과 유도적으로 결합되고, 상기 복수의 SQUID 결합기는 상기 제1 SQUID 결합기를 포함한다. 각 SQUID 결합기는 0.5 와 2 사이의 무차원 인덕턴스를 갖는다. 실시예들에서 상기 복수의 SQUID 결합기들 내의 각 SQUID 결합기는 각 플럭스 소자들 쌍들 사이에 강자성 결합 또는 반-강자성 결합을 제공하도록 구성된다.
본 발명의 다른 실시 양상은, 제1 플럭스 소자, 제2 플럭스 소자, 및 상기 제1 플럭스 소자 및 상기 제2 플럭스 소자 각각에 전기적(galvanically)으로 결합된 제1 결합기를 구비는 구조체를 제공한다. 상기 제1 결합기는 복수의 조셉슨 접합을 구비한다. 상기 제1 결합기는, 상기 제1 플럭스 소자와 상기 제2 플럭스 소자 사이에 강자성 또는 반-강자성 결합을 제공하도록 구성된다. 실시예들에서, 상기 제1 및 제2 플럭스 소자들 각각은 초전도 루프에서 세 개의 조셉슨 접합을 구비한다.
실시예들에서, 상기 제1 결합기는 초전도 루프에 세 개의 조셉슨 접합들을 구비하고 또한 상기 초전도 루프를 통하여 플럭스를 튜닝할 수 있는 외부 플럭스 바이어스를 구비한다. 실시예들에서, 상기 제1 플럭스 소자는 상기 제1 플럭스 결합기의 제1 조셉슨 접합에 양쪽으로 전기적으로(galvanically) 연결되고, 상기 제2 플럭스 소자는 상기 제1 플럭스 결합기의 제2 조셉슨 접합에 양쪽으로 전기적으로(galvanically) 연결된다. 상기 외부 플럭스 바이어스는 상기 제1 및 제2 플럭스 소자 사이에 0 결합을 제공하도록 튜닝될 수 있다. 상기 외부 플럭스 바이어스는 강자성으로부터 반-강자성으로 및 반-강자성으로부터 강자성으로 상기 결합을 튜닝할 수 있다.
실시예들에서, 상기 제1 결합기는 제1 배선과 제2 배선 사이에 있는 제1 교차점을 구비하고, 상기 제1 배선과 상기 제3 배선 사이에 있는 제2 교차점을 구비하고, 상기 제2 배선과 상기 제4 배선 사이에 있는 제3 교차점을 구비하며, 상기 제3 배선과 상기 제4 배선 사이에 있는 제4 교차점을 구비한다. 각 배선은 조셉슨 접합을 구비하고, 제2 및 제3 배선들을 전기 접촉없이 서로 교차해 있다. 각 교차점은 전류 바이어스와 전기적으로 연결된다. 실시예들에서, 제2 및 제3 전류 바이어스는 제1 및 제4 전류 바이어스에 의하여 제공되는 전류와 반대로 흐르는 전류를 제공하기 위하여 튜닝되고, 제1 및 제2 플럭스 소자 사이의 결합은 강자성이다. 다른 실시예들에서, 상기 제3 및 제4 전류 바이어스는 제1 및 제2 전류 바이어스에 의하여 제공되는 전류와 반대로 흐르는 전류를 제공하기 위하여 튜닝되고, 상기 제1 및 제2 플럭스 소자 사이의 결합은 반-강자성이다. 실시예들에서, 각 전류 바이어스에 의해서 제공되는 전류의 크기는 동일하다.
실시예들에서, 상기 구조체는, 상기 제1 및 제2 플럭스 소자를 포함하는 복수의 플럭스 소자를 구비한다. 또한 상기 구조체는 상기 제1 결합기를 포함하는 복수의 결합기들을 구비하고, 각 결합기는 상기 복수의 플럭스 소자들 내의 다른 쌍의 플럭스 소자들과 전기적으로(galvanically) 결합된다. 각 결합기는 복수의 조셉슨 접합을 구비한다. 실시예들에서 복수의 결합기 내의 각 결합기는 상기 플럭스 결합기들의 각 쌍들 사이에 강자성 또는 반-강자성 결합을 제공하도록 구성된다.
도 1A는 본 발명의 실시예에 따른, 이중 결합 방식(dual coupling scheme)에 의한 두 정보소자의 구성도이다.
도 1B와 도 1C는 본 발명의 실시예에 따른, 결합소자들 또는 결합요소들의 구성도이다.
도 2는 본 발명의 다른 실시예에 따른, 이중 결합 방식에 의한 두 정보소자의 구성도이다.
도 3은 본 발명의 실시예에 따른, 이중 결합 방식을 이용하여 서로 결합된, 2차원 배열의 정보소자들의 구성도이다.
도 4는 본 발명의 다른 실시예에 따른, 이중 결합 방식을 이용하여 서로 결합된, 2차원 배열의 정보소자들의 구성도이다.
도 5는 본 발명의 실시예에 따른, rf-SQUID를 이용한, 플럭스 소자들 사이의 가변 결합(tunable coupling)을 나타낸 도이다.
도 6은 본 발명의 실시예에 따른, 인가된 외부 플럭스와 rf-SQUID의 총 플럭스 사이의 관계를 나타낸 그래프이다.
도 7은 본 발명의 실시예에 따른, dc-SQUID를 이용한, 플럭스 소자들 사이의 가변 결합을 나타낸 도이다.
도 8은 본 발명의 실시예에 따른, dc-SQUID의 외부 플럭스 바이어스와 정규 외부 전류 바이어스(normalized external current bias) 사이의 관계를 나타낸 그래프이다.
도 9는 본 발명의 실시예에 따른, 직접 조셉슨 접합 결합(direct Josephson junction coupling)을 이용한, 정보소자들 사이의 가변 결합을 나타낸 도이다.
도 10은 본 발명의 실시예에 따른, 직접 조셉슨 접합 결합을 이용한, 정보소자들 사이의 다른 가변 결합을 나타낸 도이다.
도 11은 본 발명의 실시예에 따른, 제조 방법을 나타낸 도이다.
도면 전체에서 같은 참조번호는 해당하는 같은 부분을 가리킨다.
본 발명에 따라, 정보소자들을 결합하기 위한 결합소자들이 제공된다. 이러한 결합소자들은 동작(ON) 상태 (결합된 동작 상태) 및 비동작(OFF) 상태 (해제된 비동작 상태) 사이에 정보소자들의 결합을 튜닝(tuning)할 수 있다. 결합된 상태는 강자성 (음의 값) 이거나 반-강자성(양의 값)이 될 수 있다. 결합소자들은, 자속 소스(magnetic flux source) 또는 전류 소스를 통한 방법을 포함하는 다수의 방법들 중에서 임의의 방법으로 제어될 수 있고, 그에 따라 상기 확인된 결합 영역들 (coupling regime)이 실현될 수 있다. 본 발명에 따라, 많은 정보소자들과 결합소자들을 포함하는 집적회로는 최적 문제들(optimization problems)에 대한 해(solutions) 또는 근사 해(approximate solutions)를 계산하는데 유용하다. 이에 대한 예는, 미국 가특허출원 제60/638,600호 (발명의 명칭: 양자 소자를 갖는 아날로그 처리기 발명자: 조르디 로오즈 (Geordie Rose); 출원일: 2004년12월23일 대리인 관리번호: 706700-888200)에 기재되어 있고, 본 출원에서는 이를 참고문헌으로서 인용한다.
본 발명에 따라서, 정보소자는 하나 또는 그 이상의 조셉슨 접합에 의해 차 단된 초전도 루프를 구비한다. 정보소자는 이진 정보(binary information)를 저장할 수 있다. 본 발명의 실시예들에서, 정보소자들은 이진 양자 정보를 저장하고 처리할 수 있는 플럭스 소자들이다. 앞서 설명한 것과 같이, 플럭스 소자들은 공지의 기술이다. 본 발명의 실시예들에서, 정보소자들과 플럭스 소자들은 같은 기초 성분들(same basic components)을 포함한다.
본 발명의 실시예들에 따른 결합 소자들은 결합된 정보소자들의 본성에 대하여 독립적으로 동작(ON) 상태 및 비동작 (OFF)상태로 작동한다. 본 발명의 실시예들에 따른 플럭스 소자들은 플럭스 큐비트와 같은 방식으로 이진정보를 저장하지만 상기 시간 동안 양자정보를 결맞게(coherent) 저장할 필요로 하지 않는다는 의미에서 플럭스 큐비트와 다르다. 긴 결맞음 횟수(long coherence times)를 필요하지 않게 하는 것은 소자 제조에 구속조건(constraints)를 줄이고 칩 수율(chip yield)을 개선한다는 것을 의미한다.
본 발명에 따라, 결합소자들은 소정의 온도 범위에서 동작한다. 결맞음 횟수를 최대로 하기 위하여, 초전도 소자들은 약 5 ~ 70 밀리켈빈 (mili-Kelvin(mK))의 범위와 같은 초저온 환경에서 종종 동작한다. 이와 같은 낮은 온도는 환경으로부터 발생되는 잡음을 줄이고, 그에 따라 양자정보를 결맞게 (coherently) 저장하고 그 처리를 수월하게 한다. 본 발명의 실시예들에서, 복수의 정보소자들 및 결합소자들 (예를 들어, 10개 또는 그 이상의 정보소자들 및 연계된 결합소자들, 100개 또는 그 이상의 정보소자들 및 연계된 결합소자들, 10~10,000개의 정보소자들 및 연계된 결합소자들, 등)을 구비하는 하나 또는 그 이상의 집적회로는 상기 온도에서 동작 하고, 그 온도에서 종래의 초전도 소자들은 정상적으로 동작한다 (5 ~ 70mK). 예를 들어, 실시예들에서, 하나 또는 그 이상의 집적 회로는 5mK ~ 4K 범위의 환경에서 작동한다. 정보소자들이 상기 온도 범위에서 동작할 때, 결어긋난 양자 터널링(incoherent quantum tunneling)과 같은 다양한 양자효과들이 존재하고 계산에 도움을 준다. 하나 또는 그 이상의 집적회로의 동작온도는 초전도 금속의 임계온도보다 작다. 여기서, 초전도 금속은 집적회로의 정보소자들 및 결합기들을 만드는데 쓰인다(make up). 예를 들어, 알루미늄(aluminum) 또는 니오븀(niobium)은 집적회로에 이용될 수 있다. 알루미늄 또는 니오븀은 각각 1.2K 과 9.3K의 임계 온도를 갖는다. 본 발명의 실시예들에서, 하나 또는 그 이상의 집적회로에서 정보소자들 및/또는 결합기들은 서로 다른 초전도 재료로 만들어지고, 최대 동작 온도는, 최저 임계 온도를 가지는 재료로 만들어지는 정보소자 및/또는 결합기에 의해서 설정된다.
본 발명의 실시예에 따라, 초전도 플럭스 소자들의 제어 가능한 결합을 위한 신규 구조체들과 방법을 상세하게 설명한다. 본 발명의 실시예들에서, 두 개의 SQUID 는 결합 부호의 절환을 허용하는 튜닝가능한 방식으로 두 개의 플럭스 소자들을 함께 결합하는 데에 이용된다. 결합 부호는 그 결합이 강자성인지 반-강자성인지를 나타낸다. 본 발명에 따른 일 실시 양상(aspect)에서, 복수의 정보소자들(예를 들어, 10 또는 그 이상의 정보소자들, 20 또는 그 이상의 정보소자들, 30 또는 그 이상의 정보소자들, 100 또는 그 이상의 정보소자들, 300 또는 그 이상의 정보소자들)를 포함하는 플럭스 소자 배열들 (flux device arrays)이 제시된다. 여기 서, 복수의 정보소자들에 있는 모든 또는 일부의 정보소자들은 그 복수의 정보소자들에 있는 최소한 하나 또는 다른 정보소자들과 튜닝가능한 결합소자들을 통하여 결합된다. 본 발명의 일 실시 양상에서, 결합 부호를 절환하기 위하여 그리고 필요에 따라 결합을 함께 중단하기 위하여 어떻게 결합 소자들이 동작하는 지에 대하여 설명하고 있다.
본 발명의 다른 실시예에서, 결합기 SQUID는 두 개의 rf-SQUID 를 결합하는 데에 사용된다. 이와 같은 정렬구조에서, 결합기 SQUID에 의하여 결합된 rf-SQUID는 정보소자들로서 기능을 수행하고, 플럭스 소자 rf-SQUID로 불리운다. 결합기 SQUID는 dc-SQUID 또는 rf-SQUID가 될 수 있다. 본 발명의 실시예에서, 결합기 rf-SQUID는 단안정 rf-SQUID이거나 쌍안정 rf-SQUID가 된다. 본 발명의 실시예에서, 결합기 dc-SQUID는 대칭 dc-SQUID 이거나 비대칭 dc-SQUID가 된다.
본 발명의 실시예에서, 복수의 조셉슨 접합들을 갖는 결합소자는 두 개의 플럭스 소자들과 전기적으로(galvanically) 결합되는 데 이용된다. 결합소자는 플럭스 소자들 사이에 강자성 결합이거나 반-강자성 결합을 제공하고, 플럭스 소자들 사이에 결합 세기를 나타내기 위하여 구성된다. 실시예들에서, 결합 소자는 외부 플럭스 바이어스에 의하여 튜닝되고, 세 개의 조셉슨 접합에 의하여 차단된 초전도 루프를 포함한다. 실시예들에서, 결합소자는 교차 배선 디자인(cross-wire design)으로 정렬된 네 개의 조셉슨 접합을 포함하고 네 개의 외부 전류 바이어스에 의하여 튜닝된다.
구배 측정 플럭스 소자(gradiometric flux device)는 일종의 정보소자로서, 그 정보소자는 그 소자 표면에 인가된 균일한 자기장에 대하여 둔감하다. 구배 측정 플럭스 소자는 하나 또는 그 이상의 조셉슨 접합에 의하여 차단된 초전도 재료의 최소한 하나의 루프를 포함한다. 구배 측정 플럭스 소자에서 최소한 하나의 루프의 각각은 하나 또는 그 이상의 로브(lobe)를 포함할 수 있다. 주어진 하나의 루프내의 각 로브는, 그 루프에 흐르는 초전도 전류가 하나의 로브에서 한 방향으로 순환하고 다른 로브에서는 반대방향으로 순환하도록, 그 루프 내의 인접한 로브들에 대하여 뒤집어진다. 구배 측정 플럭스 소자 내의 각 로브는 다른 로브들과 전기적으로 연결될 수 있고, 이는 전기 전류가 하나의 로브에서 다른 로브로 흐를 수 있다는 것을 의미한다. 초전도 루프를 지나가는 자기장은 한 방향으로 흐르는 전류를 유도할 것이고, 그 전류의 방향은 그 자기장 방향에 의존한다. 구배 측정 플럭스 소자의 각 루프가 로브 쌍(a lobe pair)을 형성하는, 정확하게 두 개의 로브를 갖고, 각 로브 쌍이 서로 뒤집어져 있는 경우에, 플럭스 소자를 가로지르는 균일한 자기장은 각 로브 쌍의 두 로브에서 같은 방향의 순환 전류를 유도하기 위하여 각 로브 쌍의 두 로브에 영향을 미칠 것이다. 각 로브 쌍의 각 로브의 최종 유도 전류들(resulting currents)은 서로 반대로 맞서고 그에 따라 상쇄되며, 결국에는 총 순환 전류는 없어지게 된다. 이와는 반대로, 불균일하거나 비대칭 자기장은 최종 지속 전류들(resulting persistent currents)은 상쇄되지 않을 정도로 로브 쌍의 하나의 로브에서 더 강한 전류를 유도할 것이고, 그에 따라 실질 최종 순환 전류(net total circulating currents)가 남게 된다. 구배 측정 플럭스 소자가 짝수 개의 로브를 갖는 경우에, 균일한 자기장에 의해서 생기는 전류들도, 앞서 설명한 것과 같이, 모두 서로 상쇄된다. 홀수 개의 로브를 갖는 구배 측정 플럭스 소자가 균일한 자기장에 노출되면, 모든 전류를 상쇄시키기 위하여 하나 또는 그 이상의 외부 자기장 바이어스들이 필요하다. 본 발명의 실시예에서, 짝수 개의 로브를 갖는 구배 측정 플럭스 소자는 정보소자로서 이용된다.
본 발명의 실시예들에서, 각 정보소자는 앞서 설명한 구배 측정기 구성을 갖는다. 구배 측정기 구성은 정보소자들 사이의 결합을 제어하는 데 유용하고 집적회로의 잡음-민감도 (noise-sensitivity)를 줄이는데 유용하다. 본 발명의 실시예들에서, 복수 개의 정보소자들에 있는 각 정보소자의 각 로브는 초전도 칩(superconducting chip)에서 같은 층에 제조된다. 본 발명의 실시예들에서, 각 로브는 초전도 칩에서 같은 층에 제조되지만 크로스오버 영역(crossover; 로브들이 서로에 대하여 뒤집어진 영역)은 다른 층에 제조되고, 이는 로브들의 인덕턴스들을 균형잡히게 하는데 유용하다). 본 발명의 실시예들에서, 각 로브는 분리된 층들에 제조됨으로써 각 정보소자로의 하나의 로브는 초전도 칩의 하나의 층에 제조된다. 여기서, 다른 로브는 칩의 다른 층에 제조된다. 본 발명의 실시예에 따라, 구배 측정 정보소자들은 5mK과 4K 사이의 범위의 온도를 갖는 환경에서 동작한다. 집적 회로의 작동온도는 집적회로를 만드는 초전도체들(superconductors)의 임계 온도보다 낮다.
도 1A는 결합소자 (110)를 이용하여 두 개의 초전도 정보소자들을 결합하기위한, 본 발명의 실시예를 나타낸 도이다. 도 1에 나타낸 것과 같이, 결합소자는 두 개의 결합요소(110-1, 110-2)를 포함하고, 이 두 결합요소는 전기적으로 서로 연결되지 않았다. 도 1 및 도 2에 나타낸 것과 같이, 두 개의 결합요소를 포함하는, 새로운 형태의 결합은 이 후부터 이중 결합 방식(dual coupling scheme)이라고 부르기로 한다. 실시예들에서, 정보소자들(101, 102)는 플럭스 소자들로서, 같은 구조와 같은 크기를 갖는다. 본 발명의 실시예들에서, 정보소자들(101, 102)이 비슷한 구조와 크기를 갖는다고 해도, 제조 방법이 불완전하기 때문에, 서로 동일하지 않다. 본 발명의 실시예들에서, 정보소자들(101, 102)은 구배측정 플럭스 소자들이다. 본 발명의 실시예들에서, 다른 형태의 정보소자들(101, 102)이 이용될 수 있다. 도 1A의 정보소자들(101, 102)은 구배 측정 플럭스 소자의 하나의 실시예로서, 각 장치는 두 개의 로브(정보소자 (101)은 로브(101-1, 102-1)를 가지고 정보소자 (102)는 로브 (102-1, 102-2)를 가짐)를 구비하는 하나의 루프를 갖는다. 정보소자(101, 102)는, 로브들의 구석들이, 도 1에 나타낸 것과 같이, 서로 만나는 곳에서 전기적으로 연결되지 않기 때문에, 하나의 루프 만을 갖는다. 도 1에 나타내 것과 같이, 정보소자(101)의 루프와 정보소자(102)의 루프는 조셉슨 접합(120; 'X'로 표시함)에 의하여 차단된다. 각 루프의 조셉슨 접합의 위치는 단일 칩에 있느냐 따라 그리고 칩들 사이에 있느냐에 따라 정보소자들마다 다를 수 있다. 본 발명의 실시예들에서, 정보소자들은 하나 이상의 조셉슨 접합을 구비한다.
도 1A에 나타낸 것과 같이, 정보소자들 (101, 102)은, 플럭스 소자들 (101, 102) 사이에서 대각선으로 위치한 결합창치(110)에 의하여 결합된다. 결합소자(110)는 정보소자들(101, 102) 사이에 유도결합(inductive coupling)을 인가한다. 본 발명의 실시예들에서, 결합소자(110)는, dc-SQUID 또는 rf-SQUID와 같이 복 수의 SQUID를 구비한다. 결합소자(110) 내에 있는 각 요소 (예를 들어, dc-SQUID 또는 rf-SQUID)는 다른 요소들과 독립적으로 동작될 수 있다.
두 요소들(110-1, 110-2)을 이용하여, 정보소자들 (101, 102)은 제어할 수 있게 결합될 수 있다. 결합소자(110)가 dc-SQUID를 구비할 때, 제어가능한 결합은 바이어스 전류를 각 결합 요소(여기서는 각 결합 dc-SQUID)에 인가함으로써 이루어질 수 있거나 각 결합요소 루프들 내에 있는 자속을 변화시킴으로써 이루어질 수 있다. 결합소자(110)가 rf-SQUID를 구비할 때, 제어가능한 결합은 각 결합요소의 SQUID 루프 내에 있는 자속을 변화시킴으로써 이루어진다. 실시예들에서, 결합소자(110) 내의 하나의 결합요소는 dc-SUID이고 다른 결합요소는 rf-SQUID가 된다. 이러한 실시예들에서, 제어가능한 결합은 바이어스 전류를 인가함으로써 또는 dc-SQUID의 자속을 변화시킴으로써 이루어지고 또한 rf-SQUID의 SQUID 루프 내의 자속을 변화시킴으로써 이루어진다.
본 발명의 실시예들에 따른, 예시한 결합 요소들(110)은 도 1B와 도 1C에 나타나 있다. 도 1B에 나타낸 것과 같이, 예시 결합 요소(110)는 조셉슨 접합(110-B)에 의해서 차단된 초전도 재료 (110-A)의 루프를 포함하는 rf-SQUID를 구비한다. 도시된 실시예에서, 제어가능한 결합은 rf-SQUID를 통하여 자속을 제어함으로써 실현된다. 도 1B의 결합요소(110)는 루프(110-A)를 통하여 자속을 지나가는 플럭스 바이어스 소스(110-C)를 포함한다. 실시예들에서, 플럭스 바이어스 소스 (110-C)는 금속 루프를 구비하고, 그 금속 루프는 초전도 루프(110-A)와 유도적으로 (inductively) 결합될 수 있게 위치한다. 결합요소의 결합상태는 유도 바이어스 소 스(110-C) 내에서 전류를 가변시킴으로써 제어될 수 있다. 전류가 플럭스 바이어스 소스 (110-C)에 인가되면, 자기장은 초전도 루프(110-A)를 지나가는 결과를 초래한다. 실시예들에서, 자속은 도 1B의 결합요소 (110)의 결합상태를 제어하는데 유용하다. 본 발명의 실시예에서, 자속은 -Ф0 와 +Ф0사이의 범위에 있다. 여기서, Ф0는 플럭스 양자(flux quantum)를 나타낸다. 실시예들에서, 도 1B의 결합요소(110)를 제어하기에 유용한 자속은 약 -10*Ф0 와 약 +10*Ф0 사이의 범위에 있다. 도 1B의 결합요소(110)를 제어하기에 필요한 플럭스는, 초전도 루프(110-A)의 크기와 조셉슨 접합(110-B)의 성질과 같은, 소자의 특성에 따라 달라진다. 실시예들에서, 초전도 루프(110-A)는 약 1 ~ 약 10,000제곱 마이크로미터의 범위에 있는 크기를 갖는다. 실시예들에서, 조셉슨 접합(110-B)는 약 0.1 ~ 약50 마이크로미터 사이의 범위에 있는 크기를 갖는다. 실시예들에서, 초전도 루프(110-A)는 니오븀으로 만들어진다. 실시예들에서, 초전도 루프 (110-A)는 알루미늄으로 만들어진다. 실시예들에서, 초전도 루프(110-A)는 실리콘 기판에 제조된 초전도체로 만들어진다.
도 1C는 본 발명의 실시예에 따른, 다른 결합요소 (110)를 나타낸 도이다. 도 1C의 결합요소(110)는 두 개의 조셉슨 접합(110-B1, 110-B2)에 의하여 차단된 초전도 재료의 루프 (110-A)를 포함하는 dc-SQUID를 구비한다. 도 1C의 결합요소는 110는 두 개의 바이어스 단자(two bias leads)(110-C1, 110-C2)를 더 포함하고, 이 두 바이어스 단자는 그 결합요소 (110)를 통하여 바이어스 전류를 인가한다. 실시예들에서, 도 1C의 결합요소(110)의 특성은 도 1B의 결합요소(110)의 특성과 실질 적으로 같다. 조셉슨 접합(110-B1, 110-B2)의 크기는 조셉슨 접합(110-B)의 크기와 같거나 다르다. 도 1C의 결합요소(110)는 단자(110-C1, 110-C2)에 바이어스 전류를 인가함으로써 제어될 수 있고 또한 도 1B의 110-C와 비슷한 플럭스 바이어스(도면에 나타내지 않음)에 의해서 제어될 수 있다.
본 발명의 실시예에서, 본 발명의 dc-SQUID의 결합을 제어하기에 유용한 바이어스 전류 크기는 약 1 pA에서 10 mA 사이의 범위에 있다. 조셉슨 접합(110-B1, 110-B2)의 하나의 특성은 그 접합의 임계전류에 있다. 조셉슨 접합의 임계전류는 그 접합이 쿠퍼 쌍을 깨기 시작하는 전류보다 큰 전류의 크기를 갖는다. 또한 조셉슨 접합의 임계 전류는 최소 전류값으로 정의되기도 한다. 이때, 그 최소 전류값에서 접합의 양단에서 저항값이 생긴다. 이와는 반대로, 그 최소 전류값 이하에서, 그 접합이 초전도성을 가지고 거의 영에 가까운 저항값(near-zero resistance)을 갖는다. 본 발명의 실시예들에서, 인가된 바이어스 전류는 조셉슨 접합(110-B1, 110-B2)의 임계전류보다 작다.
도 1의 각 결합요소 (110)는 무차원의 인덕턴스 (β= 2πLIc/Ф0)를 갖는다. 여기서, L 은 요소의 인덕턴스를 나타내고, Ic 는 요소의 임계전류를 나타내며, Ф0 는 플럭스 양자를 나타낸다. 무차원의 인덕턴스는 β= L/Lj라고 표현할 수도 있다. 여기서, Lj = Ф0/2Ic 는 조셉슨 인덕턴스라고 불린다. 무차원 인덕턴스의 값은 결합요소(110)가 단안정 상태(β< 1) 인지 쌍안정 상태(β> 1)인지를 결정한다. 단안정성 (monostability)은 결합 요소(110)의 퍼텐셜 에너지가 하나의 최소값만을 갖 는다는 의미이지만, 쌍안정성(bistability)은 퍼텐셜 에너지가 두 개의 최소값을 갖는다는 의미이다. 결합의 목적을 위하여, 결합요소들(110)은 본 발명에서는 쌍안정 상태가 아닌 것이 바람직하다. 그러나, β가 작으면 작을수록 결합 세기가 더 작아지고, 따라서 β는 1이상이어야만 한다. 본 발명의 실시예들에서, 결합 요소들(110)의 무차원 인덕턴스는 0.5와 2 사이에 있다. 본 발명의 실시예들에서, 결합요소들 (110)의 무차원 인덕턴스는 0.7과 1.5사이에 있다. 본 발명의 실시예들에서, 결합요소들 (110)의 인덕턴스는 조셉슨 인덕턴스들과 같은 차수이고, 이는 무차원 인덕턴스가 대략 1을 의미한다. 본 발명의 실시예들에서, 제1 및 제2 정보소자들은 1보다 큰 무차원 인덕턴스들을 갖는다.
도 1A를 참조하면, 본 발명의 일 실시예에서, 결합소자(110)는 정보소자(101)의 로브(101-2)에 결합하기 위하여 그 로브(101-2)에 아주 충분히 가까이에 있다. 결합요소(110-1)가 정보소자(102)의 로브(102-1)에 아주 가까이에 있고 결합요소(110-2)도 정보소자 (102)의 로브(102-2)에 아주 가까이에 있다. 여기서, 요소들 또는 장치들 (예를 들어, SQUID 또는 SQUID 의 루프들) 사이가, 두 요소들 사이의 결합 세기 또는 두 장치들 사이의 결합 세기가 무시하면 안될 (non-negligible) 정도의 거리에 있을 경우에, 그 요소들 또는 소자들은 서로 아주 가까이에 있게 된다. 결합 세기가 종래의 측정 장치를 이용하여 측정될 수 있을 때, 그 결합 세기는 무시하면 안된다. 도 1A에 나타낸 것과 같이, 결합소자(110)가 정보소자(101)의 같은 로브에 결합되지만 정보소자 (102)의 다른 로브들에 결합된다. 본 발명의 실시예들에서, 결합소자(110)의 결합요소들과 정보소자 로브들 사이의 결합들은 모두 반-강자성이다. 그러나, 그러한 결합들이 모두 반-강자성이 될 조건은 있지 않다. 실시예들에서, 정보소자(101)와 정보소자(102)의 결합은 강자성이거나 반-강자성이 될 수 있다.
앞서 설명한 것과 같이, 실시예들에서, 정보소자들 (101, 102)은 구배 측정 플럭스 소자들이다. 실시예들에서, 구배측정 플럭스 소자들은 도 1A에 나타낸 것과 같은 양자 전산 아키텍쳐들에 이용될 수 있고, 각 로브에 있는 두 개의 구성들을 갖는다. 도 1A에 나타낸 것과 같이, 이들 구성들은 각 로브 주위를 순환하는 시계방향 전류(130)와 반시계방향 전류(140)에 대응한다. 시계방향 전류(130) 또는 반시계방향 전류(140)가 흐르는 방향은, 존재 한다면, 도 1에 나타낸 정보소자들의 각 로브에 보여진다. 그러나, 그러한 전류들의 방향을 묘사하는 것은 그런 전류가 이들 로브들에 항상 존재하는 것을 의미하도록 해석되지 않는다.
도 1A의 정보소자들 (101, 102)은 각 로브에서 다른 전류 구성들을 갖는다. 왜냐하면 정보소자들이 초전도 재료의 하나의 루프를 형성하기 때문이다. 예를 들어, 정보소자 (101)에서, 로브(101-1)가 시계방향으로 순환하는 전류(130)를 가질 수 있는 반면에 로브(102-2)는 반시계 방향으로 순환하는 전류(140)를 가질 수 있고, 또는 로브(101-1)가 반시계방향으로 순환하는 전류(130)를 가질 수 있는 반면에 로브(102-2)는 시계 방향으로 순환하는 전류(140)를 가질 수 있다. 이와는 반대로, 예를 들어, 정보소자 (101)에서, 로브(101-1)가 반시계방향으로 순환하는 전류(140)를 가질 수 있는 반면에 로브(102-2)는 시계 방향으로 순환하는 전류(130)를 가질 수 있다. 이와 같은 상황은 정보소자(102)에도 같이 적용될 수 있다. 따라 서, 결합요소들 (110)을 이용함으로써, 정보소자(101)의 로브(101-2)는 정보소자(102)의 로브와 결합될 수 있고, 이는 순환전류와 같은 방향 또는 반대 방향을 갖는다. 결합된 전류 방향들이 같은 방향이냐 반대 방향에 따라, 강자성 결합 또는 반-강자성 결합이 형성된다. 예를 들어, 로브 (101-2)가 시계방향으로 순환하는전류(130) 구성을 가지는 경우를 가정하면, 로브(101-1)는 반시계방향으로 순환하는 전류(140)를 가진다. 또한, 실시예들에서, 로브(102-1)가 시계방향으로 순환하는 전류(130)를 갖고 로브(102-2)가 반시계방향으로 순환하는 전류(140)를 갖는다. 따라서, 결합요소(110-2)가 꺼져 있는 (turn off) 동안에 결합요소(110-1)가 켜져 있다면 (turn on), 정보소자(101)는 정보소자 (102)와 강자성으로 결합된다. 다른 한편으로, 결합요소(110-1)가 꺼져 있는(turn off) 동안에 결합요소(110-2)가 켜져 있다면(turn on), 플럭스 소자(101)는 정보소자(102)와 반-강자성으로 결합된다. 따라서, 이와 같은 방식으로, 결합요소들(110-1, 110-2)의 동작/비동작 상태(ON/OFF status)를 절환하는 것은 반-강자성 결합과 강자성 결합 사이에서 정보소자(101, 102)의 결합형태를 절환하는 결과를 낳고 그 반대의 절환동작의 결과도 낳는다.
앞선 실시예에서, 결합요소(110-1)기 반-강자성 결합을 제공하고 결합요소 (110-2)가 강자성 결합을 제공하는 방식으로, 결합소자(110)의 결합요소들은 바이어스 될 수도 있다. 본 발명의 실시예들에서, 결합소자(110)는 두 요소들이 강자성 결합 또는 반-강자성 결합만을 제공하도록 바이어스될 수 있다.
바람직한 실시예들에서, 두 결합요소들(110-1, 110-2)이 꺼져 있을 때, 정보 소자들(101, 102)은 서로 결합되지 않게 된다. 정보소자들 (101, 102)이 로브들을 통하여 약간의 플럭스를 공유할 수 있지만, 도 1에서 선 (1-1', 2-2')으로 나타낸, 정보소자들의 일반적인 직교성 (general orthogonality)은 이들 사이의 결합을 방지한다. 예를 들어, 정보소자(101)의 로브(101-2)는 로브들(102-1, 102-2)과 직접적으로 유도적으로 결합될 수 있다. 그 결합의 세기는 대략 r -2 에 비례 한다 (r은 로브-간 거리 (inter-lobe distance)를 나타낸다). 여기서, 로브들 사이의 로브-간 거리는 두 로브들의 중심점들 사이의 거리로서 정의된다. 결합소자(110)의 결합 세기가 0으로 설정되면, 로브(102-2)는 정보소자(102)의 두 로브들과 반-강자성으로 결합될 것이다. 그러나, 이들 두 결합들이 세기에 있어 서로 같고 그에 따라 서로 상쇄되면, 총 결합 세기는 0이 되고, 이러한 결과는 정보소자들(101, 102)의 물리 매개변수들 (physical parameters)이 같다는 전제를 바탕으로 이루어진다. 하지만, 정보소자들(101, 102)의 물리 매개변수들(physical parameters)이 다르기 때문에(예를 들어, 장치 제조방법의 불완전한 결과로서, 생김(arising)과 같은 예), 정보소자(101-2)와 플럭스 소자 (102)의 로브 사이의 결합은 로브(101-2)와 정보소자(102)의 다른 로브 사이의 결합보다 약간 더 강할 수 있다. 결론적으로, 상당한 잔여 결합(appreciable residual coupling)은 장치들 (101, 102) 사이에 존재할 수 있다. 이러한 잔여 결합은 장치들(101, 102)를 더 멀리 떼어 놓음으로써 더 작게 만들 수 있고, 그에 따라 r이 증가한다.
두 결합요소들(110-1, 110-2)가 켜져 있을 때, 결합 상쇄(coupling cancellation)도 가능하다. 이러한 경우에, 결합소자(110)는 강자성 결합과 반-강자성 결합을 편리하게 할 것이다. 이러한 결합들은 같은 세기를 갖도록 튜닝될 수 있고 그에 따라 서로 상쇄될 수 있다. 결합을 튜닝하는 과정은 각각의 결합요소들을 튜닝하는 과정을 포함하고, 결합요소들은 본 발명의 실시예에서는 SQUID가 될 수 있다. 이러한 튜닝하는 과정은 플럭스 소자들이 정확하게 같지 않을 때(예를 들어, 제조방법의 불완전으로 인함) 수행된다. 결합들이 정확하게 같지 않은 경우에, 작은 잔여 결합 (small residual coupling)이 플럭스 소자들 사이에 존재할 수 있다. 본 발명의 실시예들에서, 결합소자(110)는 시스템에서 모든 잔여 결합이 상쇄되도록 바이어스 되고 그에 따라 정보소자들(101, 102)은 완전하게 해제된다(uncoupled). 다른 말로 표현하면, 결합소자(110)의 세기는, 앞서 설명한, 잔여 결합을 상쇄하도록 튜닝될 수 있다.
또한 결합요소들(110-1, 110-2)는 결합상쇄(coupling cancellation)와 달리 여러 가지 이유로 동작상태(ON)에 있을 수 있다. 본 발명의 실시예들에서, 두 결합요소들이 동작상태(ON)에 있으면, 하나의 결합요소는 정보소자들(101, 102)와 결합되게 이용될 수 있다. 이때, 다른 결합요소는 정보소자들 중에 하나의 정보소자를 바이어스 하도록 이용될 수 있는 국소 자기장(local magnetic field)를 유도하는데 이용될 수 있다. 본 발명의 실시예들에서, 결합소자(110)도 정보소자의 상태를 읽어내는데 이용될 수 있고, 여기서, 결합소자(110)는 정보소자와 결합되어 있다.
본 발명의 실시예들에서, 정보소자들(101, 102) 사이의 결합 세기는 튜닝될 수 있다. 즉, 결합요소(110-1) 또는 결합요소(110-2)의 바이어스 조건들을 변화시 킴으로써, 정보소자들 (101, 102) 사이의 강자성 결합 또는 반-강자성 결합의 세기는 조정될 수 있다. 해밀톤 계에서, σz
Figure 112007046701795-pct00006
σz는 정보소자들 (101, 102) 사이의 "시그마 제트(sigma z)"결합 이라고 표현하고, J는 정보소자들(101, 102) 사이의 상호작용 세기를 나타내는 선-인자(pre-factor)를 나타낸다. J>이면, 정보소자들(101, 102) 사이의 결합은 반-강자성 결합을 의미한다. 이때, 더 큰 J는 더 강한 반-강자성 결합을 의미한다. J < 0이면, 정보소자들(101, 102) 사이의 결합은 강자성 결합을 의미한다. 이때, 더 작은 J는 더 강한 강자성 결합을 의미한다. J = 0이면, 결합소자들(110)은 정보소자들 (101, 102) 사이에 어떠한 추가 결합이 없다는 의미이다. 본 발명의 실시예들에서, 결합소자들의 결합세기는, 결합소자(110)를 적절하게 튜닝함으로써, J=1에서 J=-1 사이에서 연속적으로 또는 거의 연속적으로 가변될 수 있다.
결합요소들(110-1, 110-2)도 서로 유도적으로 결합될 수 있다. 그러나, 그러한 결합은 시스템(100)을 동작시키는데 무시할 수 있을 정도이다. 본 발명의 실시예들에서, 결합요소들(110-1, 110-2)는 결합요소들 사이의 유도결합(inductive coupling)을 최소로 하기 위하여 제조된다.
도 2는 본 발명의 다른 실시예를 나타낸 도이다. 도 2에 도시된 실시예들에서, 시스템(200)의 정보소자들(201, 202)은 플럭스 소자들이다. 실제적으로, 도 2에서, 정보소자들 (201, 202)는 구배 측정 플럭스 소자들로서 도시되어 있고 도 1의 대각선 패턴(diagonal pattern)이라기 보다 규칙적인 그리드 패턴(regular grid pattern)으로 배열되어 있다. 두 정보소자들(201, 202)는 두 개의 로브를 가지고 있고 각각은 순환 전류 구성 (circulating current configuration)과 최소한 하나의 조셉슨 접합(220)을 가지고 있다. 시계방향으로 흐르는 전류(130) 또는 반시계방향으로 흐르는 전류(140)가 도 2에 나타낸 소자의 각 로브에 나타나 있다. 그러나, 이러한 전류의 방향을 표시한 것은 그 전류가 항상 이와 같은 로브에 존재하는 것을 의미한다고 해석되지는 않는다.
정보소자들(201, 202)가 연속적인 하나의 루프에 의해 만들어지지 않는다는 면에서, 정보소자들(201, 202)는 도 1의 정보소자들과 다르다. 대신에, 두 정보소자들(201, 202)에서, 최소한 하나의 조셉슨 접합(220)을 포함하는 중앙 다리(central leg)가 하나의 루프에서 양쪽 두 점에 연결된다. 따라서, 정보소자 (201)에서, 로브(201-2)에 대하여 로브(201-1)에 흐르는 전류의 방향에 어떠한 구속조건(constraint)을 주지 않는다. 반면에, 정보소자들 (101, 102)의 로브에서, 전류는 두 로브들에서 반대 방향들로만 흐를 수 있다. 본 발명의 실시예들에서, 각 정보소자(201, 202)의 중앙 다리는 두 개의 조셉슨 접합을 포함하는 하나의 dc-SQUID를 구비한다.
도 2에 도시된, 본 발명의 바람직한 실시예에서, 정보소자들(201, 202)은 각각의 로브에서 반대방향으로 흐르는 전류들을 갖는다. 즉, 각 정보소자는 두 로브에서 반대 방향으로 흐른 전류를 갖고, 이는 정보소자의 고유상태들(eigenststes; 즉 양자상태)을 표시하는데 이용될 수 있다. 시스템(200)이 물리상태가 이러한 형태(form)의 전류들을 가지기 때문에, 이중 결합 방식(dual coupling scheme)은 다 음에 설명할 형태의 정보소자에 적용될 수 있다.
결합요소들(110-1, 10-2)은 플럭스 소자들(201, 202)과 함께 결합된다. 시스템(200)의 동작은 도 1에 도시된 시스템의 동작과 같다. 즉, 로브들(202-1, 202-1)이 반대 전류 구성(opposite current configurations)을 가지면, 로브 (201-2)는 플럭스 소자(202)와 강자성으로 또는 반-강자성으로 결합될 수 있다. 이와 같은 결합은, 도 1과 연계하여 설명한 것과 같이, 결합요소들 (110-1, 110-2)을 동작 상태(ON) 또는 비동작 상태(Off)로 절환함으로써 가능하다.
플럭스 소자(101) 또는 플럭스 소자(201) 이외의 플럭스 소자들은, 앞서 설명한 이중 결합 방식으로 이용될 수 있으리라는 것을 이해할 수 있다. 본 발명의 바람직한 실시예에서, 이중 결합 방식에 사용된 정보소자 형태는 구배 측정 플럭스 소자다. 본 발명의 실시예들에서, 이중 결합 방식에 사용된 정보소자는 다른 형태의 플럭스 소자가 될 수 있다. 결합요소들(110-1, 110-2)의 모양(shape)은 도 1과 도 2에 도시된 모양들에 한정되지 않으리라는 것을 알 수 있다.
도 3은 도 1과 연계하여 설명한 이중 결합 방식을 이용하여, 가장 가까운 이웃소자와 결합된 정보소자들 (101, 102)의, 2차원 (2D) 배열 (300)을 갖는 집적회로의 구성도이다. 배열(300)은 도 1에 도시된 확장된 시스템(100)(an expansion of system)이다. 배열(300)을 갖는 정보소자들 (101, 102)은 구배 측정 플럭스 소자들과 같게 설명되지만, 다른 플럭스 소자들도 이용될 수 있다. 배열의 내부에 있는 각 장치는 네 개의 이웃하는 소자들과 연결된다. 본 발명에 따라, 다른 결합요소들을 동작 상태(ON)와 비동작 상태(OFF)로 절환함으로써, 배열(300)을 갖는 소자는 이웃하는 소자들 중에 어느 하나의 소자와 강자성으로 또는 반-강자성으로 결합할 수 있다. 본 발명의 실시예들에서, 해를 찾아야 할 문제의 헤밀토니안은 소자들의 배열에 맵핑될 수 있다. 그에 따라 배열(300)은 해밀톤니안을 모사할 (simulate) 수 있고 그 문제에 대한 정보 또는 해를 제공할 수 있다. 본 발명의 실시예들에서, 배열(300)은 오직 하나의 헤밀토니안에 대한 해를 구할 수 있도록 설계된다.
도 4는 도 2와 연계하여 설명한 이중 결합 방식을 이용하여 서로 결합된, 2차원 배열(400)의 정보소자들의 구성도이다. 배열(400)은 도 2에서 설명한 확장된 시스템이고 그와 같은 방식으로 동작한다. 배열(400)의 내부에 있는 각 장치는 가장 가까운 이웃 소자들의 4개 모두에 강자성으로 또는 반-강자성으로 결합될 수 있다.
배열(300, 400)이 앞서 설명한 이중 결합 방식을 이용하는 2차원 배열의 정보소자들의 특정 실시예들이라고 해도, 다른 형태의 배열이 구현될 수 있으리라고 이해할 수 있을 것이다. 예를 들어, 본 발명의 실시예에서, 3개의 가장 이웃하는 소자들에 대한 이중 결합을 갖는 2차원 배열의 정보소자들을 구현할 수 있다. 본 발명의 실시예들에서, 결합된 이웃 소자들의 수는 4보다 크다. 본 발명의 실시예들에서, 배열은 선형 배열이고 각 정보소자는 두 개의 가장 이웃하는 소자들과 결합된다. 본 발명의 실시예들에서, 도 3과 도 4의 소자들과 같이, 2차원배열의 정보소자들은 10 ~ 10,000개의 소자들, 50개 이상의 소자들, 100개 이상의 소자들, 또는 2,000개 이하의 소자들을 구비한다.
가변 플럭스 변환기들(Tunable Flux Transformers)
본 발명의 일 실시 양상에서, 정보소자들은 강자성으로 및 반-강자성으로 결합하는 결합소자들은 하나의 결합요소만을 구비한다. 특히, 하나의 단안정 rf-SQUID 또는 하나의 dc-SQUID는 두 개의 인접 정보소자들 사이에 유도 결합을 실현시킨다. 외부 플럭스에 대한 SQUID의 자화율(susceptibility)의 사소한 의존성(nontrivial dependence)이 반-강자성으로부터 강자성으로 유도된 결합을 연속해서 튜닝할 수 있게 한다. 특히, 적절한 매개변수들을 위하여, 유도된 강자성 결합은 충분하게 커서 정보소자들 사이의 어떠한 가능성 있는 직접 반-강자성 유도 결합(any possible direct anti-ferromagnetic inductive coupling)도 극복할 수 있다. 본 발명의 실시예들에서, 하나의 단일 rf-SQUID 또는 하나의 단일 dc-SQUID는, 결합 형태가 강자성으로부터 반-강자성으로 절환되거나 반-강자성으부터 강자성으로 절환되는 방식으로, 두 정보소자들을 함께 결합하도록 이용된다. 본 발명의 실시예들에서, 정보소자들은 rf-SQUID 또는 지속전류 큐비트들과 같은, 플럭스 소자들이다.
도 5는 세 개의 rf-SQUID(510-a, 510-b, 510-c)를 나타낸 구성도이다. 각 rf-SQUID는 조셉슨 접합(루프에서 X로 표시함)에 의하여 차단된 하나의 루프의 초전도 재료로 구성된다. 이들 세 개의 rf-SQUID는 설명을 편리하게 하기 위하여 행으로 나타냈다. 도 5에서, rf-SQUID (510-b)는 제어가능한 결합 스위치이고 rf-SQUID (510-a)와 rf-SQUID (510-b) 사이에 배치한다. 본 발명의 실시예에서, rf-SQUID (510-b)는 일반적인 결합 스위치로 교체될 수 있거나 rf-SQUID (510-a)와 rf-SQUID (510-c) 사이의 결합 상호작용을 제어하는 결합소자로 교체될 수 있다. 일반적인 결합 스위치는 플럭스 변환기를 예로 들 수 있다. rf-SQUID는 유도적으로 서로 결합된다. 본 발명의 실시예들에서, rf-SQUID (510-a, 510-c)는 정보소자들로서 이용된다. rf-SQUID(510)은 연계된 플럭스 뿐만 아니라 순환하는 초전도 전류를 갖고, 여기서, 플럭스는 ↓와 ↑로 그 방향이 표시된다.
본 발명의 실시예들에서, rf-SQUID (510-b)는 단안정이고, 이는 rf-SQUID의 퍼텐셜 에너지가 단지 하나의 최소값을 갖는다는 것을 뜻한다. 이러한 단안정은 다음과 같은 방법으로 달성될 수 있다: (1) rf-SQUID (510-b)의 조셉슨 접합에 의해 정의된 임계값보다 작은 무차원 인덕턴스를 위한, 정수(integer)의 양자에 가까운 플럭스를 갖는 rf-SQUID (510-b)를 바이어싱 하거나 (2) 무차원 인덕턴스가 약 1 또는 1보다 작은 정도로 rf-SQUID(510-b)를 형성하는 플럭스 바이어스에 의해서 단안정이 달성된다. 무차원 인덕턴스는 βb = 4e2LbEb 로 정의된다(여기서,
Figure 112007046701795-pct00007
= 1; SI 단위계에서, β= 2πLIc/Ф0). 여기서, Lb 는 인덕턴스이고 Eb 는 rf-SQUID (510-b)의 조셉슨 에너지이다. rf-SQUID (510-b)의 루프의 면적을 일정하게 유지하면서, Eb 를 줄임으로써 무차원 인덕턴스의 값을 구할 수 있고, 그에 따라 유도결합이 가능하다. 유도결합은 그와 결합된 장치에서 측정가능한 효과를 생성할 때 고려된다. 본 발명의 실시예들에서, rf-SQUID (510-b) 루프의 면적은 1 ~ 10,000 제곱 마이크로미터의 범위에 있다. Eb를 줄이는 것은 rf-SQUID (510-b)의 임계전류를 줄이는 것에 대응한다. 예를 들어, 제조하는 과정에서 임계전류 밀도를 줄임으로써 임계전류 를 줄이거나 rf-SQUID에서 조셉슨 접합의 단면적을 줄임으로써 임계전류를 줄인다. 실시예들에서, rf-SQUID의 임계전류는 1 pA ~ 10 mA의 범위에 있다. 필요하면, 단락 정전용량 (shunting capacitance)은 플럭스 영역(flux regime)에서 rf-SQUID을 유지하기 위하여 rf-SQUID(510-b)에서 조셉슨 접합의 양쪽에서 생길 수 있다.
본 발명의 실시예에서, rf-SQUID (510-b)는 단안정성(monostability)을 확보하기 위하여 1보다 약간 작은 무차원 인덕턴스를 갖고 또한 강한 결합(strong coupling)을 갖는다. 본 발명의 실시예에서, rf-SQUID (510-b)는 0.7 ~ 1사이의 범위의 무차원 인덕턴스를 갖는다. 본 발명의 다른 실시예에서, rf-SQUID (510-b)는 0.8 ~ 1사이의 범위의 무차원 인덕턴스를 갖는다. 본 발명의 또 다른 실시예에서, rf-SQUID (510-b)는 0.5~2사이의 범위의 무차원 인덕턴스를 갖는다. 본 발명의 다른 실시예에서, rf-SQUID (510-b)는 0.9~1.1사이의 범위의 무차원 인덕턴스를 갖는다. 본 발명의 실시예에서, rf-SQUID (510-b, 510-c)는 1보다 크고 2보다 작은 무차원 인덕턴스를 갖는다.
도 6은, 인가된 외부플럭스 (
Figure 112007046701795-pct00008
)에 대한, rf-SQUID (510-b)와 같은 rf-SQUID의 총 플럭스(
Figure 112007046701795-pct00009
)를 모델링한 그래프 (600)이다. 상기 그래프를 이 다음부터 "S-곡선"이라고 부르기로 한다. 도 6의 축들은 무차원 위상 단위 (φ)로 표현된다. 이는 인가된 자속 (φ= 2π*(Ф/Ф0))으로서 표현된다. 여기서, Ф는 도 6의 각 축에 대하여 의존적인, 인가된 외부 플럭스 또는 총 플럭스를 나타낸다. 외부 플럭스는 rf-SQUID 루프에 인가되고 총 플럭스와 외부 플럭스 사이의 차이는 rf-SQUID의 전 류에 의해서 명백해진다. 예를 들어, 곡선(610)은 인덕턴스가 0일 경우(βb = 0)에 해당하고, 개방 루프에서 예상되는 것과 같이 45도 직선이 된다.
도 6에 도시된 곡선(620)은 rf-SQUID (510-b)의 인덕턴스가 1보다 아주 작지만 (βb << 1) 0이 아닌 경우를 나타낸 그래프이다. 플럭스 소자 (510-a)가 ↑ 상태로부터 ↓로 뒤집어지면, SQUID(510-a, 510-b) 사이의 상호 인덕턴스로 인해서, rf-SQUID (510-b)의 외부 플럭스가 효과적으로 증가된다. 외부 플럭스가 0에 근접하는 경우에, S-곡선의 기울기의 증가가 ↓ 방향으로 rf-SQUID (510-b)의 자신-플럭스(self-flux)에 의하여 부분적으로 차폐되도록, S-곡선의 기울기는 1보다 작다. 따라서, 이와 같은 상황에서, rf-SQUID (510-b)는 플럭스 소자 (510-c)를 위하여 ↑-바이어스 (↑-bias)로서 동작한다. 그러므로, 이와 같은 경우에, rf-SQUID (510-b)는 rf-SQUID(510-a)와 rf-SQUID (510-c) 사이에 반-강자성 결합을 제공한다. rf-SQUID (510-b)의 외부 플럭스가 Ф0/2에 가까우면, rf-SQUID (510-b)의 물리 성질들은 반대로(opposite manner) 동작한다. 따라서, 자신-플럭스가 전혀 차폐되지 않고 실질적으로 외부 플럭스의 증가함과 동시에 동작하도록 S-곡선은 1보다 큰 기울기 (도 6의 곡선 (620) 참조)를 갖는다. 그러므로, rf-SQUID (510-b)의 결합은 강자성으로 그 부호가 바뀐다.
본 발명의 실시예에서, rf-SQUID 결합기는 강자성 결합 또는 반-강자성 결합을 제공하도록 구성됨으로써 외부 자기장을 받아들이다. 본 발명의 실시예에서, 외부 자기장은 Ф0에 가까운 플럭스를 갖고 결합은 반-강자성이 된다. 본 발명의 실시 예에서, 자기장은 Ф0/2에 가까운 플럭스를 가지고 결합은 강자성이 된다. 본 발명의 실시예에서, 플럭스 바이어스 장치는 rf-SQUID 결합기와 유도적으로 결합되고, 앞서 설명한 외부 자기장을 제공한다. 본 발명의 실시예들에서, 약 5*Ф0 와 약 +5*Ф0사이의 범위를 가지는 자기장이 결합소자에 제공된다. 여기서, 정밀도는 약 0.1*Ф0이고, Ф0는 플럭스 양자를 나타내고 Ф0 = 2.067 x 10-15 Wb 이다. 본 발명의 실시예들에서, 정밀도는 0.2*Ф0 또는 그 이하이다.
도 7은 dc-SQUID(710-b)에 의하여 결합된 두 정보소자들(710-a, 710-c)를 나타낸 구성도이다. 도 7의 정보소자들 (710-a, 710-b)은 rf-SQUID이지만, 다른 플럭스-기반 정보소자에 의해서 구현될 수 있다. dc-SQUID(710-b)는 두 개의 단자(terminals)(711)를 갖는 초전도 루프에서 두 개의 조셉슨 접합들을 구비하고, 여기서 두 개의 단자(711)는 조셉슨 접합들 사이에 위치한다. 도 5의 rf-SQUID 결합기 (510-b)가 하나의 플럭스 바이어스만을 갖는다고 해도, 도 7의 dc-SQUID 결합기 (710-b)는 플럭스에 의해 바이어스되거나 전류에 의하여 바이어스 될 수 있다. 전류 바이어스는 전류가 단자들 (711)을 통하여 dc-SQUID (710-b)에 인가됨으로써 이루어진다. 플럭스 바이어스는 dc-SQUID의 루프에 아주 가까운 유도 전류 루프에 의하여 인가될 수 있다.
전류 및 플럭스 바이어스가 적적하게 튜닝되면, 결합 세기를 제어가능하게 튜닝하기 위하여, 결합을 제어가능하게 끄기 위하여, 또는 결합의 부호를 제어가능 하게 절환하기 위하여, dc-SQUID(710-b)에 의하여 제공되는 결합이 실현될 수 있다. Dc-SQUID (710-b)에서 외부 전류 바이어스를 Ib 라고 표시하고 외부 플럭스 바이어스를
Figure 112007046701795-pct00010
라고 표시하며, βb 가 1보다 작은 경우 (그러나 βb 는 1보다 더 큰 값으로 확장될 수 있다)를 가정해 보자. Dc-SQUID가 대칭인 경우(이는 동일하거나 거의-동일한 조셉슨 접합을 의미함)에, dc-SQUID는, cos2(
Figure 112007046701795-pct00011
/2) < Ib/2Ic < cos(
Figure 112007046701795-pct00012
/2)라는 조건에서 강자성 결합을 제공한다. 여기서, Ic는 dc-SQUID (710-b)에서 조셉슨 접합들의 임계 전류를 나타낸다. 플럭스 바이어스가 0이면, 강자성 결합을 제공하는 어떠한 전류 바이어스 값이 존재하지 않는다. 반-강자성 결합은 cos2(
Figure 112007046701795-pct00013
/2) > Ib/2Ic의 조건에서 이루어진다. cos2(
Figure 112007046701795-pct00014
/2) = Ib/2Ic의 조건에서, 결합은 0이다. 그러므로, 대칭 dc-SQUID에 대해서, 전류 바이어스와 플럭스 바이어스는 결합의 부호를 절환하기 위하여 필요하다.
도 8은, 상기 계산식에 대응하는, 1보다 반드시 훨씬 작은 βb의 극한값(limit)에서, 대칭 dc-SQUID 경우에 대한 부등식들을 나타낸 그래프이다. 수평축은 외부 플럭스 바이어스 (
Figure 112007046701795-pct00015
)를 나타내고 수직축은 정규화 외부 전류 바이어스 (Ib/2Ic)를 나타낸다. 곡선 (801)은 하한값 (cos2(
Figure 112007046701795-pct00016
/2))을 나타내고, 곡선 (802)는 상한값 (cos(
Figure 112007046701795-pct00017
/2))을 나타낸다. 그러므로, 곡선 (801) 내부의 그래프 영역(area)은, 반-강자성 결합을 제공하는 플럭스 및 전류 바이어스 범위를 나타내 고, 원점에 가까운 영역(area)은 가장 강한 반-강자성 결합을 갖는다. 곡선 (801) 자체는 0 결합을 초래하는 플럭스 바이어스 및 전류 바이어스의 윤곽선을 나타낸다. 곡선(801)과 곡선 (802)에 의해 경계를 이루는 영역은 강자성 결합을 제공하는 플럭스 바이어스 및 전류 바이어스의 범위를 나타낸다. 플럭스 및 전류 바이어스가 곡선 (801)로부터 곡선 (801) 쪽으로 이동함으로써, 강자성 결합은 더 강하게 된다. 그러나, 바이어스가 곡선 (802) 자체에 도달하면, 조셉슨 접합들은 전압상태로 절환되고 강자성 결합은 불안정 상태(unstable)가 된다. 그러므로, dc-SQUID 결합기의 바이어스는 곡선 (802)의 바깥쪽으로 벗어나지 말아야 한다. 도시된 것과 같이, 영이 아닌 플럭스 바이어스(
Figure 112007046701795-pct00018
≠ 0)는 강자성 결합을 위하여 필요하다.
비대칭 dc-SQUID에 대하여, 전류 바이어스는 결합의 세기와 부호를 튜닝할 필요가 없다. 왜냐하면 플럭스 바이어스는 혼자서 결합부호를 절환할 수 있기 때문이다. 그 예로서, dc-SQUID에서 조셉슨 접합들 중에 하나가 단락되면(shorted out) (예를 들어, 조셉슨 에너지가 무한대가 됨), dc-SQUID는 기본적으로 rf-SQUID가 된다. 여기서, rf-SQUID는 전류 바이어스를 사용하지 않고 결합부호를 절환하도록 하는 능력(ability)을 갖도록 앞서 설명한 적이 있다. 본 발명의 실시예들에서, dc-SQUID 결합기(710-b)는 대칭이고 전류 바이어스 및 플럭스 바이어스를 갖는다. 본 발명의 실시예들에서, dc-SQUID 결합기 (710-b)는 비대칭이고 플럭스 바이어스만을 갖는다. 본 발명의 실시예들에서, dc-SQUID 결합기(710-b)는 정보소자(710-a)와 정보소자(710-b)의 상태를 읽어내기 위하여 구성되기도 한다.
본 발명의 실시예들에서, dc-SQUID (710-b)는 단안정성을 확보하기 위하여 1보다 약간 작은 무차원 인덕턴스를 가지고 강한 결합을 가진다. 본 발명의 실시예들에서, dc-SQUID (710-b)는 0.7 ~ 1사이의 범위의 무차원 인덕턴스를 갖는다. 본 발명의 다른 실시예에서, dc-SQUID (710-b)는 0.8 ~ 1사이의 범위의 무차원 인덕턴스를 갖는다. 본 발명의 또 다른 실시예에서, dc-SQUID (710-b)는 0.5~2사이의 범위의 무차원 이덕턴스를 갖는다. 본 발명의 다른 실시예에서, dc-SQUID(710-b)는 0.9~1.1사이의 범위의 무차원 인덕턴스를 갖는다. 본 발명의 실시예에서, dc-SQUID(710-a, 710-b)는 1보다 크고 2보다 작은 무차원 인덕턴스를 갖는다.
본 발명의 실시예들에서, 도 5와 도 7에 도시된 결합소자(rf-SQUID (510-b) 또는 dc-SQUID (710-b))가 꺼진 경우(turned off), 정보소자들(510-a과 510-c 또는 710-a과 710-c) 사이에는 어떠한 결합도 없다. 본 발명의 실시예들에서, 결합소자가 꺼져 있을 경우, 정보소자들 사이에는 여전히 직접 유도 결합이 존재한다. 이러한 경우, 결합소자는 직접유도 결합을 0으로 상쇄하기 위하여 플럭스 바이어스 장치 또는 전류 바이어스 장치를 이용하여 특정 값들로 튜닝될 수 있다.
본 발명의 실시예들에서, 정보소자들의 배열은, 결합소자들로서, rf-SQUID(510-b) 또는 dc-SQUID(710-b)와 같은 가변 플럭스 변환기들(tunable flux transformers)을 이용한다. 본 발명의 실시예들에서, 정보소자들의 배열은 무차원이고 그 배열의 내부에 있는 각 소자는, rf-SQUID 결합기 또는 dc-SQUID 결합기를 이용하여, 그 소자에 가장 가까이 이웃하는 네 개의 플럭스 소자와 결합된다. 본 발명의 실시예들에서, 정보소자들의 배열은 각 소자 사이에 배치된 rf-SQUID 결합 기 또는 dc-SQUID 결합기를 갖는 1차원의 체인 (chain)이다. 정보소자들과 그 정보소자들의 결합기들로 이루어진 다른 배열의 형태 (arrangements)가 있을 수 있음을 예상할 수 있을 것이다.
직접 조셉슨 접합 결합 (Direct Josephson junction coupling)
본 발명의 일 실시 양상에서, 두 정보소자들에 전기적으로(galvanically) 결합된 (예를 들어, 유도적으로 결합된 또는 축전기-연결방식으로(capacitively) 결합된) 하나 또는 그 이상의 조셉슨 접합들은 두 정보소자들을 함께 튜닝해서 결합할 수 있다. 이 가변 결합은 강자성으로부터 반-강자성으로 결합의 부호를 절환할 수 있고 또한 반-강자성으로부터 강자성으로 결합의 부호를 절환할 수 있다. 본 발명의 실시예들에서, 복수의 정보소자들은 전기적으로(galvanically) 결합된 조셉슨 접합들을 이용하여 함께 결합된다.
도 9는 직접 조셉슨 접합 결합(direct Josephson junction coupling)을 이용하는 시스템 (900)을 나타낸 구성도이다. 정보소자들(901, 902)은 초전도 루프에서 세 개의 조셉슨 접합들을 구비하는 플럭스 소자들이지만 그렇게 구성되는 아키텍처에 제한될 필요는 없다. 결합소자(910)는 교차-루프 설계에 배열된, 네 개의 조셉슨 접합들을 구비하고, 플럭스 소자들(901, 902)과 함께 전기적으로(galvanically) 결합한다. 결합소자(910)도 네 개의 배선(911)을 구비하고, 이는 결합소자를 위한 전류 바이어스를 제공할 수 있다. 결합소자(910)에서 조셉슨 접합들은 그 크기가 플럭스 소자들(901, 902)의 조셉슨 접합들에 비하여 크다. 본 발명의 실시예들에서, 결합소자(910)를 지나가는 어떠한 자속도 없고, 이는 결합소자(910)의 교차-배 선들이 서로의 위에 거의 위치하도록 제조되지만 이들은 서로 다른 층에 제조된다는 것을 의미한다.
배선(911)의 외부 전류 바이어스를, 네 개의 배선(911-1, 911-2, 911-3, 및 911-4)에 대하여 기호(I 1 , I 2 , I 3 , 및 I 4 )로 표시하기로 한다. 배선들 (911)은 넓은 범위의 동조성(tunability)을 갖지만, 그 네 개의 배선에서 전류의 총합은, 결합소자로서 결합기(910)가 동작하는 동안에, 0이 되어야만 한다. 전류는 결합소자의 교차 배선들(911-1대 911-4 또는 911-4 대 911-1; 911-2 대 911-3 또는 911-3 대 911-2)을 통하여 흐르거나 결합소자의 수평배선들(911-1 대 911-2 또는 911-2 대 911-1; 911-3 대 911-4 또는 911-4 대 911-3)을 통하여 흐른다. 그 배선들이 어떻게 바이어스 되느냐에 따라, 강자서 결합과 반-강자성 결합이 형성된다. 교차-배선들을 통하여 흐르는 전류는 반-강자성 결합을 형성하지만 수평 배선들을 통하여 흐르는 전류는 강자성 결합을 형성한다.
두 벌의 유용한 전류 구성들을 구현할 수 있다. 첫 번째 구성은 I 1 = -I 2 = -I 3 = I 4 = I 일 때이다. 여기서, I는 임의의 전류값으로서, 결합소자(910)에서 조셉슨 접합들의 임계 전류값과 0 사이의 범위에 있다. I의 크기는 결합세기를 결정한다. 이와 같은 방식으로 바이어스 되면, 교차 배선을 통하여 어떠한 전류도 흐르지 않지만, 오히려 수평 배선을 통해서는 전류가 흐른다. 이와 같은 전류 구성에서, 강자성 상호작용이 반-강자성 상호작용을 훨씬 능가하고, 그에 따라 플럭스 소자들(901, 902)은 강자성으로 결합된다. 두 번째 구성은, I 1 = I 2 = -I 3 = -I 4 = I일 때이다. 이와 같은 경우, 전류는 교차-배선을 통해서 흐르지만 수평배선을 통해서는 흐르지 않는다. 이러한 구성은 플럭스 소자들 (901, 902) 사이에서 실질 총 반-강자성 결합(net anti-ferromagnetic coupling)을 형성한다. 그러므로, 배선(911)을 적절하게 전류 바이어스하면, 결합소자(910)는 플럭스 소자들(901, 902) 사이의 결합 부호를 절환하는 동작이 실현될 수 있다.
본 발명의 실시예들에서, 배선들(911)에서 모든 전류 바이어스들이 같은 크기를 가질 필요는 없지만 정확하게 같은 부호를 유지해야만 한다. 전류 바이어스 크기들이 비슷하고 같지 않으면, 전류는 교차-배선들과 수평 배선들에 흐르고, 그에 따라 강자성 결합 성분과 반-강자성 결합 성분을 생성한다. 그러나, 전류 바이어스 부호는 결합소자가 전류 흐름을 위하여 우선 순위를 가지도록 해야 할 것이고, 그에 따라 하나의 결합 형태는 일반적으로 다른 결합 형태보다 그 세기에서 우위를 차지할 것이다. 본 발명의 실시예들에서, 배선들(911)의 전류 바이어스는 개별 바이어스들을 적절하게 튜닝함으로써 결합 세기를 튜닝할 수 있다. 본 발명의 실시예들에서, 배선들(911)의 전류 바이어스는 두 정보소자들 사이에 0 결합을 제공하도록 선택될 수 있다.
도 10은 직접 조셉슨 접합 결합(direct Josephson junction coupling)의 다른 실시예를 포함하는 시스템(1000)을 나타낸 구성도이다. 도 10에 나타낸 것과 같이, 사각형(1001, 1002)은 정보소자들을 나타내고 여러 가지 다른 아키텍쳐들을 가질 수 있다. 예를 들어, 정보소자(1001) 및/또는 정보소자(1002)의 하나의 실시예는 도 9에 나타낸 것과 같이 3개의 조셉슨 접합 플럭스 소자(901) (및 902)로 구현 된다.
결합소자(1010)는 정보소자들(1001, 1002)에 전기적으로(galvanically) 결합된 초전도 루프에 세 개의 조셉슨 접합들(1010-1, 1010-2, 1010-3)을 구비한다. 적절하게 튜닝함과 더불어, 결합소자(1010)는 정보소자들 사이에서 강자성 결합과 반-강자성 결합을 제공할 수 있다. 결합소자(1010)는 초전도 루프를 통하여 외부 플럭스 바이어스 (
Figure 112007046701795-pct00019
)에 의하여 바이어스 된다. 결합소자(1010)를 이용할 때 정보소자들 사이에 상호작용 헤밀토니안은 다음 식으로 표현된다.
Figure 112007046701795-pct00020
(25)
여기서, E j 는 조셉슨 접합(1010-1)의 에너지(E 1 ), 조셉슨 접합(1010-2)의 에너지 (E 2 ) 또는 조셉슨 접합(1010-3)의 에너지 (E 3 )를 나타내고, I a 는 플럭스 소자(1001)의 임계 전류를 나타내며, I b 는 플럭스 소자(1002)의 임계 전류를 나타낸다. 그러므로, 외부 플럭스 바이어스의 값에 따라, 상호작용 부호는 양으로부터 음으로 또는 음으로부터 양으로 절환될 수 있다. 이와 같은 상황은 반-강자성으로부터 강자성으로 또는 강자성으로부터 반-강자성으로 절환하는 것과 같다. 또한, 결합 상호작용의 크기는 외부 플럭스 바이어스 튜닝에 의하여 튜닝될 수 있고, 소정의 바이어스 값들을 위하여 0으로 될 수 있다. 결합세기는 cos
Figure 112007046701795-pct00021
= 1 조건에서 최대값을 갖고, 이는 의 정수배가 되는
Figure 112007046701795-pct00022
에 해당한다. 결합세기는 cos
Figure 112007046701795-pct00023
= 0조건 에서 0이 되고, 이는 π/2 또는 3π/2 의 배수가 되는
Figure 112007046701795-pct00024
에 해당한다.
본 발명의 실시예들에서, 복수의 정보소자들은 복수의 직접 조셉슨 접합 결합소자들을 이용하여 함께 결합된다. 이와 같은 소자들은 도 9의 소자(910)와 도 10의 소자(1010)를 예로 들 수 있다. 본 발명의 실시예들에서, 두 결합소자들 (910, 1010)은 같은 회로에서 이용된다. 본 발명의 실시예들에서, 복수의 플럭스 소자들은 2차원 그리드를 구비한다. 그 2차원 그리드는 플럭스 소자들을 가지며, 그 플럭스 소자들은 직접 조셉슨 접합 결합소자들을 이용하여 그 플럭스 소자들과 가장 가까이에 이웃하는 플럭스 소자들과 결합된다. 다른 실시예들에서, 복수의 플럭스 소자들은 1차원 체인을 구비한다. 그 1차원 체인은 플럭스 소자들을 가지며, 그 플럭스 소자들은 직접 조셉슨 접합 결합소자들을 이용하여 그 플럭스 소자들과 가장 가까이에 이웃하는 플럭스 소자들과 결합되어 있다.
결합소자들의 여러 제조방법들 (Variations in Fabrication of Coupling Devices)
본 발명의 다양한 실시예들은 여러 방법을 통해서 제조될 수 있으리라고 이해할 수 있을 것이다. 이러한 제조방법들은 공지의 기술이다. 그러한 기술의 예들은 본 명세서의 배경기술 부분에서 참고문헌으로서 설명하였다.
본 발명의 제조방법에 따른 하나의 실시예는 두 개의 층을 이용하여 결합소자를 제조하는 개념을 바탕으로 한다. 일반적으로, 도 5의 rf-SQUID(510-b)와 도 7의 dc-SQUID(710-b)와 같은 결합소자의 초전도 루프는 단일 층(single layer)으로 제조된다. 즉, 초전도 루프는 회로의 하나의 층에 단독으로 수용한다. 이와 같은 방식으로 제조된 초전도 루프는 칩 위에 상당 양의 이용가능한 표면적(또는 실질 영역(real estate))을 차지할 수 있고, 그 칩에는 다른 어떠한 배선이나 장치들이 놓일 수 없다. 또한, 기생 정전용량(parasitic capacitance)이 초전도 루프와 칩의 주변 요소들 사이에 존재하기 때문에, 상기와 같은 설계는 이점이 있는 것은 아니다. 그러므로, 주변 요소들은 초전도 루프로부터 떨어져 위치할 필요가 있고, 이는 칩 위에서 훨씬 더 이용가능한 표면적(실질 영역)을 차지한다. 이와 같은 문제점을 다루기 위해, 본 발명의 실시예들에서, 결합소자의 초전도 루프의 일부분이 칩 위에서 분리 층으로 제조된다. 예를 들어, rf-SQUID (510-b)는, SQUID (510-a, 510-c)와 결합된 칩의 제1 층 위에 두 개의 작은 개방 루프들을 구비하도록 제조된다. 이러한 개방 루프들은 두 개의 마이크로스트립(microstip) 배선들을 통해서 서로 연결된다. 하나의 마이크로스트립 배선은 개방 루프들과 같은 층에 있고, 다른 마이크로스트립 배선은 비아(via) 구멍을 통해서 제1 층과 연결된 제2 층 위에 놓인다. 따라서, SQUID(510-a 510-c)를 함께 결합하는, 하나의 연속적인 폐 루프가 생성된다. 조셉슨 접합은 여러 스트립들 중에 하나의 스트립에 있게 된다. 실시예들에서, 두 개의 마이크로스트립들은 하나의 마이크로스트립이 직접 다른 마이크로스트립 위에 있도록 제조된다. 실시예들에서, 제2층은 칩의 바닥 면(ground plane)에 있다. 실시예들에서, 복수의 결합소자들은 그 결합소자들의 각각으로부터 하나의 개방 루프가 하나의 층을 차지하고 결합소자들의 각각으로부터 다른 개방 루프가 다른 층을 차지하는 방식으로 제조된다.
결합소자들이 이와 같은 방식으로 제조되면, 결합소자가 차지한 칩(실질 영역) 위의 이용가능한 수평 표면적은 감소된다. 왜냐하면, 결합소자의 초전도 루프는 효과적으로 수직으로 회전되기(turned) 때문이다. 따라서, 더 많은 장치들이 그 칩 위에 놓일 수 있게 된다. 이러한 제조방법은 결과적으로 생긴 결합소자들(resultant coupling devices)이 본 발명에서 설명한 방식으로 동작하는 것을 막지는 못한다. 또한, 이러한 구성은 결합소자들의 초전도 루프들로부터 기생정전용량의 크기(amount of parasitic capacitance)를 줄인다. 두 개의 rf-SQUID 플럭스 소자들은 dc-SQUID와 rf-SQUID 에 의해서 쉽게 결합을 하고, 그 결합에 대하여 상세하게 분석한 예들을 아래에서 설명한다.
실시예 1: rf-SQUID 변환기를 통한 플럭스 소자들의 가변 결합
도 5는 결합의 부호를 동조성(tunability)를 포함하는, 세 개의 rf-SQUID (510-a, 510-b, 510-c)의 역학이, 그 rf-SQUID의 고전 퍼텐셜 에너지(classical potential)을 바탕으로 하는 해석결과를 통하여 모델로 될 수 있는 방법을 나타낸 도이다. 실시예 1에서, a, b, c-SQUID 또는 a, b, 및 c는 rf-SQUID (510-a, 510-b, 510-c)를 각각 나타낸다. 실시예1의 이 다음 설명에서, 하이픈을 이용해서 값 또는 항에 연결되거나, 윗첨자 및 아래첨자에 붙은 a, b, 및 c는 rf-SQUID(510-a, 510-b, 및 510-c)와 관련된 값을 나타낸다. 이들 rf-SQUID에 딸린 값들(values)과 양들(quantities)은 아래 기재된 사항을 포함하지만 그에 제한되지 않는다.
L: rf-SQUID 인덕턴스
B: 무차원 SQUID 인덕턴스 (SI 단위계에서, 2πLIc/Ф0 로 정의됨
Figure 112007046701795-pct00025
= 1일 때, 4e2LE 가 됨);
C: rf-SQUID 정전용량
Ic: rf-SQUID의 임계전류
E: rf-SQUID 조셉슨 에너지 (Ic×h/(2e)로 정의됨);
Ij: rf-SQUID (510-j)의 전류, 여기서 j = a, b, 또는 c;
j: rf-SQUID (510-j)의 플럭스, 여기서 j = a, b, 또는 c;
Figure 112007046701795-pct00026
j: 무차원 플럭스, 여기서 j = a, b, 또는 c;
Figure 112007046701795-pct00027
: 무차원 외부 플럭스 ('X') (rf-SQUID (510-j)에 인가됨), 여기서, j = a, b, 또는 c;
Figure 112007046701795-pct00028
tot: rf-SQUID의 총 플럭스,
Mij: 상호 인덕턴스, 여기서 i, j = a, b, 또는 c, 등.
도 5에 나타낸 것과 같이, 세 개의rf-SQUID (510-a, 510-b, 및 510-c)가 존재한다. rf-SQUID (510-a, 510-c)는 겹쳐지게 바이어스된 플럭스 소자들(degenerately biased flux devices)이고 rf-SQUID (510-b)는 결합요소이다. 이때, 겹쳐지게 바이어스된 플럭스 소자들(degenerately biased flux devices)은 외부 플럭스 바이어스 (도면에 나타내지 않음)에 의해 튜닝될 수 있다. 정보소자들 (510-a, 510-c) 사이에 간접 결합 (indirect coupling)을 구하기 위하여, 다음 식의 퍼텐셜을 만족해야 한다.
Figure 112007046701795-pct00029
인덕턴스 행렬은 다음과 같다.
Figure 112007046701795-pct00030
즉, 직접 반-강자성 유도 결합(510-a ~ 510-c)이 작다고 가정한다. 이러한 가정은, 예를 들어, 앞서 설명한 구배 측정 정보소자들을 사용함으로써, 달성될 수 있다. 그러나, M ac 가 작으면, 상호작용 항(M ac I a I c)은 아래 최종 결과 (9)에 더해질 수 있다. 다양한 루프의 역할에 따라, 앞서 설명한 것과 같이, 실시예들에서, 플럭스 바이어스들은 다음과 같이 선택된다.
Figure 112007046701795-pct00031
여기서,
Figure 112007046701795-pct00032
는 행벡터로서 요소들 (
Figure 112007046701795-pct00033
,
Figure 112007046701795-pct00034
, 및
Figure 112007046701795-pct00035
)을 갖는다. 그러므로,
Figure 112007046701795-pct00036
는 루프(510-b)가 a-SQUID 와 c-SQUID에 결합되는 차폐 플럭스(shielding flux)를 외부에서 (externally) 보상한다.
Figure 112007046701795-pct00037
의 정의를 위하여 아래 식 (6)을 참조한다.
b-SQUID가 추가 자유도를 개입하지 않고 수동 결합기 (passive coupler)로 작동하는 경우에, b-SQUID는 쌍안정 상태일 필요가 없다. 그러므로, 하나의 결합기로서 동작하는 rf-SQUID를 포함하는 본 발명의 실시예들에서, rf-SQUID는 바람직하게는 단안정이다. 단안정성은 다음과 같은 방법에 의해서 이루어질 수 있다: (1) 정수의 양자 (
Figure 112007046701795-pct00038
작음)에 가까운 플럭스를 갖는 rf-SQUID를 바이어싱함으로써 단안정성을 이룰 수 있거나 (2) 소정의 플럭스 바이어스를 위하여, 무차원 인덕턴스가 1 보다 작도록 rf-SQUID를 형성함으로써, 단안정성을 이룰 수 있다. 즉,
Figure 112007046701795-pct00039
인 조건에서 단안정성을 이룰 수 있고, 여기서,
Figure 112007046701795-pct00040
= 1이고, SI단위계에서 β= 2πLI c/Ф0이다. 이러한 무차원 인덕턴스 값은, b-루프의 면적(area)를 유지하면서, E b를 줄임으로써 이룰 수 있고, 그에 따라 유도 결합을 이룰 수 있다. 제조과정에서 조셉슨 접합의 임계 전류 밀도(즉, rf-SQUID에서 조셉슨 접합의 단면적)을 줄이는 것은 rf-SQUID의 임계 전류를 줄이는 것에 해당한다. 실시예들에서, 단락 정전용량 (shunting capacitance)은 플럭스 영역(flux regime)에서 b-SQUID를 유지하기 위하여 rf-SQUID (510-b)에서 조셉슨 접합의 양쪽에 놓인다. 그러한 계산 (calculation)은 어떠한 경우에도 타당하고, 그에 대한 장점은 이후에 설명한다. 아울러, 유일한 퍼텐셜 최소값을 갖는 SQUID 조차 여기 상태 (excited staes)을 가질 것이고, 이는 플라즈마 진동 (plasma oscillations)에 해당한다. 이러한 것들이 현재 준-고전 해석방법(present semiclassical analysis)의 범위 바깥에 있다고 해도, b-SQUID가 수동상태에 있으면, 해당하는 여기 에너지들은 a-소자와 c-소자에서 어떠한 천이와도 달라야만 한다.
M에서 전개 처리 (Proceeding by expansion in M)
M/L의 영역(regime)이 1 보다 훨씬 작다 (가령, 원거리 루프들일 경우, 가장 유용하다)라는 제안을 하지 않으면, 이는 명쾌한 결과를 이끌 것이고, 이는 일반적인 경우에 수치해석을 필요로 한다. b-중재 a-c 결합 (b-meditated a-c coupling)은
Figure 112007046701795-pct00041
가 될 것으로 예상되고, 그에 따라 결합 위상은 다음 식으로 표현될 것이다.
Figure 112007046701795-pct00042
아울러, 결합 위상은 형평 조건 (
Figure 112007046701795-pct00043
= 0)을 풂으로써 해를 구할 수 있다. 주도 차수 (leading order)에서, 이들은 고립 rf-SQUID의 정지위상(stationary phase)이 된다.
Figure 112007046701795-pct00044
여기서,
Figure 112007046701795-pct00045
- π 은 어느 하나의 부호를 갖는다. 역 인덕턴스 행렬은 같은 차수를 필요로 한다.
Figure 112007046701795-pct00046
식(7)을 사용하면, 아래에서 설명하는 것과 같이, 유효한 삭제(significant cancellation)를 일관되게 할 수 있다.
Figure 112007046701795-pct00047
에서, b-루프가 이웃하는 루프들의 차폐 플럭스를 선택할 때, 그 자화율을 반영한 선-인자와 함께, 식 (3)에서
Figure 112007046701795-pct00048
를 특정하게 선택함으로 인하여
Figure 112007046701795-pct00049
= 0 가 되는 것을 알 수 있다.
Figure 112007046701795-pct00050
Figure 112007046701795-pct00051
내의
Figure 112007046701795-pct00052
j를 계산할 필요가 없다. U의 최소값 근방에서 전개를 하기 때문에,
Figure 112007046701795-pct00053
j는 관련 차수(relevant order)에 영향을 주지 않는다.
그 다음에 (3)-(8)식을 식 (1)의 U에 대입한다. 예를 들어,
Figure 112007046701795-pct00054
가 플럭스 소자의 상태에 의존하지 않기 때문에, U 는 다음과 같이 표현된다.
Figure 112007046701795-pct00055
제1 인자는 기하학적으로 예상되는 상호 인덕턴스의 곱의 항을 포함한다. 마지막 두 인자는 양자 전산 항에서
Figure 112007046701795-pct00056
I a I c 또는
Figure 112007046701795-pct00057
이 된다. 제2 인자는 다음과 같이 표현된다.
Figure 112007046701795-pct00058
따라서,
Figure 112007046701795-pct00059
가 작은 경우에, 결합은 반-강자성이지만 그 부호는
Figure 112007046701795-pct00060
(단, β b < 1일 때 가능함) 와 같이 강자성으로 바뀐다.
도 6은, S-곡선으로 불리는, 인가된 외부 플럭스(Фx)에 대한 rf-SQUID(예를 들어 510-b)의 총 플럭스(Фtot)를 모델링한 그래프(600) (또는 Фx-Фtot곡선)이다. 외부 플럭스가 rf-SQUID의 루프에 인가되면, rf-SQUID에 흐르는 전류에 의해서 총 플럭스와 외부 플럭스 사이의 플럭스 차이가 생긴다. 그래프(600)가 곡선들(610, 620, 630)이
Figure 112007046701795-pct00061
와 β b 항에 대하여
Figure 112007046701795-pct00062
이 표현된 식 (6)을 좌표계에 나타냄으로써 생성된다. 곡선 (610)은 β b = 0이 경우에 해당하고 개방 루프에 대해서는 45도 기울어진 직선이 된다.
식 (9), (10)에 의해서 모델링된 동작 상태와 일반적인 결합 메커니즘은 명백한 상호작용 (transparent interac↓tion)을 갖는다. 자유 b-SQUID (free b- SQUID)의 S-곡선 (
Figure 112007046701795-pct00063
(
Figure 112007046701795-pct00064
))에서, β b 《 1이 조건의 곡선 (620)을 예를 들어보자. a-장치가 ↑방향으로부터 ↓방향으로 뒤집힌다면, 상호 인덕턴스 (-M ab < 0)로 인하여, 그 방향변화는
Figure 112007046701795-pct00065
를 효과적으로 증가시킨다.
Figure 112007046701795-pct00066
가 작은 경우에,
Figure 112007046701795-pct00067
축 상의 0에 가까운 지점에서, 이미 언급한 S-곡선은 1보다 작은 기울기(< 1)를 갖는다. 그에 따라, 이러한 기울기를 바탕으로 하는 증가는 ↓방향의 b-루프의 자신-플럭스에 의해서 부분적으로 차폐된다. 그 다음에, 그 후자(the latter)는, -M bc < 0인 조건을 통하여, 예를 들어, a-장치의 상태와 반대인, ↑-상태(↑-state)를 지지하면서, c-루프에 대한 ↑-바이어스 (↑-bias)로서 동작을 한다. 또한, 이러한 상황은, β b 》1 조건에서 식(10)의 경우를 통해서 예증된 단독 경계 (bound of unit)를 설명한다. 왜냐하면, 최대값 반-강자성 반응 (maximum anti-ferromagnetic response)는 β b →∞를 위하여 완벽하게 차폐한다. 이는 비-차단된 초전도 루프 (uninterrupted superconducting loop)에 해당한다. 그러나,
Figure 112007046701795-pct00068
= π 인 경우에, 변수(argument)는 반대 방향으로 작용한다. 따라서, S-곡선은 1보다 큰 기울기(> 1)를 가짐으로써, 미분학적으로, 자신-플럭스는 전혀 차폐되지 않지만 외부 플럭스가 증가할 때 실질적으로 서로 작용한다. 그러므로, 결합은 부호를 강자성으로 변화시킨다.
β b 가 1보다 작은 값(β b < 1)에서 1로 접근할 때, 에서 S-곡선은 강자성 결합이 커지는 것을 허용하면서 경계(bound)없이 증가한다. 이는 식 (10)의 분모가 0이 되는 것에 해당한다. 이러한 결과는 그래프(600)의 곡선(630)에 나타나 있다. 다른 한편으로, 발산은 실질적으로 일어나지 않는다. 왜냐하면 어떠한 유한한 M의 항도 기울기들에서 유한차분(finite difference)을 처리하지 않고 S-곡선에서 유한차분을 처리하기 때문이다. 차폐 전류는 외부 플럭스로 에너지를 미분한 것이고 유도된 결합 세기는 SQUID 밴드 구조의 유한차분의 이계 도함수에 비례한다는 것에 유의해야 한다. 잠재적으로 큰 강자성 결합은 남아있는 어떠한 직접 반-강자성적 결합(direct anti-ferromagnetic coupling )도 M ac를 통해 극복할 수 있게 한다. 식 (10)은 큰 -β b 영역(large -β b regime)은 거의 변경할 수 없다(inflexible)는 것을 보여주고, 또한 식(10)은 β b 《 1의 조건에서 작은 차폐 플럭스가 결합 세기를 제한하는 것을 보여주기 때문에, 본 발명의 실시예들에서는 β b
Figure 112007046701795-pct00069
1의 조건인 경우가 더 바람직하다.
β가 1보다 더 큰 경우에 rf-SQUID는 쌍안정(bistable)이다. 이 경우는 그래프(600)에서 곡선(640)에 해당한다. 인가된 플럭스의 소정의 레벨들(levels)과 rf-SQUID 전이의 상태에서 준안정 상태들(metastable states)은 사라진다. 앞에서 설명한 것과 같이, 쌍안정 rf-SQUID는 본 발명의 실시예들에서 플럭스 소자로 쓰인다.
실시예들에서, 상기 a-SUID와 c-SQUID는 M ab 과 M bc 둘 모두의 부호를 바꾸는 큰 b-루프 (large b-loop) 내에 놓이고, 그에 따라 식(9)가 불변(invariant)이 된다. 이러한 디자인의 변경은, 조셉슨 접합이 동조성을 제공하므로, b-루프가 대부 분 플럭스 변환기(flux transformer)가 된다는 것을 더 명확하게 한다. 게다가, 최종 결과 (9)는, a-장치와 c-장치의 성질들에만 대수롭지 않게 의존하고, 특히 a-장치와 c-장치가 b-SQUID와 결합하는 플럭스을 통해 의존한다. 그러므로 다른 형태의 플럭스 소자들에 대한 일반화는 명백해진다.
본 발명에 따른 실시 양상에서는 결합기 SQUID 510-b가 외부 회로망 (circuitry)와 전기적으로(galvanically) 결합하기 위한 어떠한 필요조건도 없다는 것이다. 이는 결어긋남(decoherence)을 제한하는 데에 이점이 될 수 있다.
실시예 2 ― dc-SQUID 변환기를 통한 플럭스 소자의 튜닝가능한 결합
본 실시예는 도 7에 나타낸 구성(set-up), 특히 dc-SQUID (710-b)와 결합된 두 개의 rf-SQUID 플럭스 소자 (710-a, 710-c)의 구성을 분석한다. 상기 실시예에서, a, b, c-SQUID 또는 a, b, 및 c는 각각 rf-SQUID (710-a), dc-SQUID (710-b), 및 rf-SQUID (710-c)를 나타낸다. 지금부터는, 본 실시예에서, 하이픈을 이용해서 값 또는 항에 붙은 a, b, 및 c 또는 윗첨자와 아래첨자의 a, b, 및 c는, SQUID (710-a, 710-b, 및 710-c)과 관련된 값을 나타낸다. 이러한 SQUID에 나타낸 값들과 양들은 아래 기재된 사항을 포함한다.
L: SQUID 인덕턴스
β: 무차원 SQUID 인덕턴스 (SI 단위계에서, 2πLIc/Ф0 로 정의됨
Figure 112007046701795-pct00070
= 1일 때, 4e2LE 가 됨);
C: SQUID 정전용량
Ic: SQUID의 임계전류
E: SQUID 조셉슨 에너지 (Ic×h/(2e)로 정의됨);
Ij: SQUID (710-j)의 전류, 여기서 j = a, b1, b2, 또는 c;
j: SQUID (510-j)의 플럭스, 여기서 j = a, b1, b2, 또는 c;
φ j: 무차원 플럭스
Figure 112007046701795-pct00071
: rf-SQUID (710-j)에 인가된 무차원 외부 플럭스('X');
φ tot: SQUID의 총 플럭스, 등.
도 7에서, dc-SQUID (710-b)는 두 개의 팔(arms)을 가지고, 각 팔은 자신의 조셉슨 접합을 갖는다. dc-SQUID의 왼쪽 팔과 오른쪽 팔은 각각 b 1 과 b 2 로 나타낸다. 아울러, dc-SQUID의 왼쪽 팔과 오른쪽 팔은, 합해서, 고정 바이어스 전류 (Ib) 운반한다.
a-SQUID과 c-SQUID 사이의 상호 인덕턴스를 무시하면, 시스템의 코일-대-코일 인덕턴스 행렬은 다음과 같다:
Figure 112007046701795-pct00072
(11)
여기에서 L j 는 개개 루프의 인덕턴스를 나타내고, M ij 는 루프 i와 j 사이의 상호 인덕턴스를 나타낸다. 그러나, I b2 = I b1 + I b 이므로, 루프에 속하는 세 벡터를 관련 짖는 플럭스-전류(flux-current)는 다음과 같다:
Figure 112007046701795-pct00073
(12)
Figure 112007046701795-pct00074
(13)
Figure 112007046701795-pct00075
(14)
여기서 상기 해당하는 기호는 아래와 같다.
Figure 112007046701795-pct00076
(15)
Figure 112007046701795-pct00077
(16)
Figure 112007046701795-pct00078
Figure 112007046701795-pct00079
(17)
Figure 112007046701795-pct00080
Figure 112007046701795-pct00081
Figure 112007046701795-pct00082
(18)
다른 한편으로, 네 개의 조셉슨 접합 위상(four Josephson junction phases) 모두는 서로 무관한 동적변수 (independent dynamic variables)이다.
시스템 (700)을 지배하는 회로 방정식들 중에서, 네 개의 회로방정식은 조셉 슨 관계 (
Figure 112007046701795-pct00083
j= 2eQj/Cj)에 있고, 여기서 Qj는 전하를 나타내고, Cj는 정전용량을 나타내며,
Figure 112007046701795-pct00084
j 는 j(= a, b 1 , b 2 , 및 c)에 대한 위상 도함수(phase derivative)를 나타낸다. 다른 네 개의 회로방정식은 전류 보존 (current conservation)(
Figure 112007046701795-pct00085
)을 나타낸다. j(= a, b 1 , b 2 , 및 c)에 대하여, 시스템 (700)의 총 해밀토니안은 다음과 같다.
Figure 112007046701795-pct00086
(19)
H는 두 개의 dc-SQUID 팔(arms)에서 실제로 대칭이다. H는 전하와 접합 위상 만의 함수이고, 루프 전류로서 I b1 를 비대칭이 되도록 한 것은 단지 중간 단계의 관례(interim convention)이다. 즉, 식 (19)의 마지막 두 항을 각각 "자성" 에너지 와 "바이어스" 에너지라고 지정하는 것은 임의의 한 비트를 나타낸다. 상수가 될 때까지,
Figure 112007046701795-pct00087
을 풀면, 식 (19)는 다음과 같이 표현될 수 있다.
Figure 112007046701795-pct00088
(20)
여기에서 H b 는 시스템 인덕턴스와 위상의 복소수함수이다.
이제부터, 분석은 rf-SQUID 경우의 일반화하는 것으로서, 식 (4)의 형식으로 위상을 다시 정리하고, H b 를 같은 순서(the same order)로 전개한다. a-장치와 c-장 치는 겹침(degeneracy)상태에 유효하게 있어야 하고, 이는 그 장치들 자신의 외부 플럭스가 I b 를 보상해야만 하는 것을 뜻한다.
Figure 112007046701795-pct00089
에서, 정상상태의 위상 (stationary phases)은 고립된 장치에 대한 표준방정식(standard equations)을 따른다.
Figure 112007046701795-pct00090
(21)
Figure 112007046701795-pct00091
(22)
Figure 112007046701795-pct00092
(23)
여기에서, βa(c) = 4e 2La (c)Ea (c) 의 조건은 표준(standard) 이지만, βbj = 4e 2LbEbj (j = 1, 2)의 정의는 개별 팔의 인덕턴스 (individual arm inductances)가 아니라 b-SQUID의 완전 루프의 인덕턴스 (full loop inductance)와 관련되는 것에 유의해야 한다.
rf-SQUID 경우와 같이, 퍼텐셜이 최소인 점 근방에서 전개하는 것이므로, U의 M-전개에서 ξj를 계산하지 않고 남겨두는 것이 가장 바람직하고, 이들의 기여는 (이 순서까지) 소거되는 것을 알 수 있다. 소거의 이점을 살려, 플럭스 소자의 상태에 의존하지 않는 모든 항을 줄이면, 모든 지속성(tenability)이 식 (22)와 (23) 에서 주어진 것과 같이 (φ b x ,I b)에서 φ 0 b1 (2)의 의존성에 의하여 확보되는 다음과 같은 관계를 얻게 된다:
Figure 112007046701795-pct00093
(24)
Ib → 0과 Eb2 →∞ 조건을 수행하면 쉽게 검증할 수 있다. 그러면 식 (22)는
Figure 112007046701795-pct00094
이 될 때 식 (23)으로부터 φ 0 b2임을 알 수 있고, 식 (24)에서 분수(large fraction)은
Figure 112007046701795-pct00095
이 되고, 이는 rf-SQUID 결합의 결과와 정확하게 같다.
또 다른 경우는 무시할 정도로 차폐되는 대칭 dc-SQUID가 있고, 이렇게 무시할 정도로 차폐되려면 식 (22)와 식 (23)은 φ 0 b1+φ 0 b2=φ x b과 2Iccos(φ x b/2)sin(φ 0 b1-φ x b/2)=Ib으로 약분되어야 한다. 이러한 경우도, cos2(φ x b/2) < │Ib/2Ic│ < │cos(φ x b/2)│의 조건을 만족하기 위하여 강자성 결합을 가질 수 있다. 그러므로 0이 아닌 플럭스 바이어스(nonzero flux bias)를 필요로 한다고 해도, I b 의 동조성 (tunability)은 결합의 부호를 바꾸는 것으로 충분하다.
이러한 시스템은 몇 가지 주목할 만한 특징이 있다. 강자성 결합을 얻기 위해서, 0이 아닌 플럭스와 전류 바이어스가 필요고, 식(24)의 분모가 항상 양의 값이며, cosφ 0 b1과 cosφ 0 b2는 절대로 동시에 음의 값이 되지 않아야 한다. 대칭 dc-SQUID의 경우에 전류 바이어스가 필요한 것은 명백하다. 왜냐하면, Ib = 0에 대해서 φ 0 b1 = φ 0 b2이기 때문이고, 또한 임의의 φ x b에 대해서 φ 0 b1≤π/2을 갖는 정상상태가 있기 때문이다. 이는 더 이상 일반화할 수 없다. 왜냐하면 비대칭적 dc-SQUID가 특별한 경우로서 rf-SQUID를 포함하기 때문이고 rf-SQUID는 어떤 전류 바이어스 없이도 강자성 결합을 이룰 수 있기 때문이다. 임의로 차폐되는 대칭 장치들을 증명해 보이려면 플럭스 바이어스가 필요하고, 차폐되는 조건은 φ x b= 0에 대해서φ 0 b1 = -φ 0 b1이다. 그러나 일반적으로 식 (22)와 (23)은 두 dc-SQUID 팔들 사이의 인덕턴스 불균형(inductance imbalance)이 φ x b이 0이 아닐 때와 같은 역할을 할 수 있다는 것을 보여준다.
마지막으로, 이러한 분석 방법은 식 (20)의 퍼텐셜 부분이 고전적인 경우에 튜닝가능한 결합을 이룰 수 있다는 것만 보여준다. 즉, 변환기(transformer)가, 수동적인 상태, 예를 들어 최하위 에너지 상태/대역에 가둬지는 상태 남아 있는 한, 유효한 영역 (regime of validity) 밖에 장치들이 있을 수 있고, 그럼에도 불구하 고 그 장치들은 적절한 결합기 (coupler)가 될 수 있다. 이는 아베린 등(Averin et al.)의 논문 (2003, 물리 리뷰 레터스91, 057003)에 기재되어 있고, 본 출원은 이를 참고문헌으로서 인용한다. 앞에서 이미 도출한, 상호작용하고 바이어스된 해밀토니안은 양자 분석 방법의 시발점이 된다. 또한 M-전개의 방법은 결합되지 않고 바이어스된 dc-SQUID의 문제로 단순하게 만든다.
실시예 3 ― rf-SQUID의 세부사항과 제조방법
본 발명의 실시예들에서, 초전도 루프를 구비하는 rf-SQUID이 이용된다. 초전도 루프는 인덕터를 가지고 있다. 초전도 루프는 단일 조셉슨 접합에 의해서 차단되어 있다. 인덕터와 조셉슨 접합은, 도 11에 나타낸 것과 같이, 병렬 연결되어 있다. 기존의 제조과정에서, 조셉슨 임계전류 (IC)에 의해 매개변수로 나타내 지고, 그 전류는 전류량의 손실되지 않고 흐른다. 그 다음에 rf-SQUID 설계는 IcL을 매개변수로 나타내진다. 여기서 L은 인덕턴스, 즉 2πLIc/Ф0에서 무차원 인덕턴스를 나타내고, 이때 Ф0는 플럭스 양자(flux quantum )를 나타낸다.
rf-SQUID의 작용은 SQUID의 인덕터와 결합되는, 외부에서 인가된 플럭스에 대한 반응으로 나타낸다. 기존 인가 플럭스에 대해서, SQUID의 특정 플럭스 상태에 대응하는 순환전류가 SQUID에 유도된다. 1보다 큰 무차원 인덕턴스에 대해서, rf-SQUID는 다중-안정한(multi-stable) 상태가 될 수 있고, 이는 외부 인가 플럭스의 특정한 값에서 rf-SQUID의 안정한 플럭스 상태가 하나 이상 있을 수 있는 것을 의미한다.
여러 응용예들에서 플럭스가 변환기를 통해서 rf-SQUID의 인덕터와 결합되어야 한다. 이러한 변환기가 플럭스와 효율적으로 결합하는 방법은 설계상의 구속조건이고, 이러한 설계상의 구속조건을 통해서 보통은 SQUID 인덕턴스에 대한 몇 가지 구속조건에 있을 수 있다. 일반적으로, 특정 응용예에서는 SQUID의 무차원 인덕턴스를 1이거나 1보다 작은 값으로 허용하도록 역시 구속한다. 이러한 두 구속조건은 접합 임계전류의 허용범위를 결정한다.
dc-SQUID (2-접합), rf-SQUID (1-접합)의 최근의 제조방법은 전-내화 금속 다층 집적회로 공정(all-refractory metal multiplayer integrated circuit process)에서 일반적으로 수행된다. 전내화 금속 다층 집적회로 공정(all-refractory metal multiplayer integrated circuit process)은, 예를 들어 프리쯔쉬 (Fritzsch) 등의 논문 (1999, Superconducting Science & Technology, Vol. 12, pp. 880882)에 기재되어 있고, 본 출원에서는 이를 참고문헌으로 인용한다. 통상적인 제조공정은, 조셉슨 접합들을 제조하기 위한, Nb/AlOx/Nb의 삼중층(trilayer); SiO2와 같은 재료로부터, rf-마그네트론 스퍼터링(rf-magnetron sputtering) 방법을 이용하여, 스퍼터 침전(sputter deposited)되어 형성되는 유전체 절연층 및 배선을 위한 추가 금속화 층(metallization layer)를 포함하다. 금속화 층(metallization layers)은 통상적으로 Nb인데 dc-마그네트론 스퍼터링을 이용하여 형성된다. Nb/AlOx/Nb의 삼중층은 니오븀(niobium)에 응력이 작용하지 않도록 매개변수 값을 잘 선택한 dc-마그네트론 스퍼터링으로 형성할 수 있다. AlOx층은, Nb층 위에 (예를 들어 70 옹스트롬의 두께가 되도록) 형성된 얇은 알루미늄 층을 산화처리(oxidation)함으로써, Nb 층 위에서 성장할 수 있다.
간단한 배치 설계가 도 11에 나타나있다. 이러한 배치 설계에서, X는 조셉슨 접합 (1106)을 나타낸다. 접합 면적(junction area)은 선택 니오븀 절연 과정(selective niobium isolation process (SNIP))에 의해서 결정될 수 있다. 이러한 과정은, 예를 들어, 쇼지 (Shoji)등의 논문 (1982, Applied Physics Letters 41, 1097)에 기재되어 있고, 본 출원에서는 이를 참고문헌으로서 인용한다. 층 (1102)은 하부 배선층(lower wiring layer)으로 이용되는 접합 삼중층(junction trilayer)의 기본 전극을 나타낸다. 층 (1110)은 상부 배선층 (upper wiring layer)을 나타낸다. 사각형 (1108)은, 삼중층으로부터 형성되고 상부 배선층 (1110)과 접촉된, 조셉슨 접합에 의해서 점유되는 영역을 나타낸다. 영역 (1104)는 층(1102)와 층(1110) 사이의 직접 연결 (direct connection)하는 경로를 나타낸다. SQUID의 인덕턴스는 하부 배선층 (1102)과 상부 배선층(1110) 위에 있는 연결된 구조체들에 의해서 형성된 루프에 의해 생성된다. 일반적으로, 이러한 인덕턴스는 해석용 공식 (analytical formula) 또는 3차원 전자기 모델링 소프트웨어를 이용하여 계산되어야만 한다. 접합의 임계전류는 그 면적과 특정 제조과정의 임계전류 밀도에 비례할 것이다.
본 명세서에서 인용한 모든 문헌은 본 발명의 참고문헌으로서 이용되었다. 또한 인용된, 공개문헌, 특허문헌, 특허 출원 문헌은 본 발명의 참고문헌으로서 구체적이고 개별적으로 나타내려는 데 그 목적이 있다.
이상에서 살펴본 바와 같이, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (76)

  1. 제1 플럭스 소자;
    제2 플럭스 소자; 및
    제1 결합요소와 제2 결합요소를 구비하는 제1 결합소자를 구비하는 구조체로서,
    상기 제1 플럭스 소자는 최소한 제1 로브와 제2 로브를 구비하고, 상기 제1 로브와 제2 로브는 전기적으로 서로 연결되어 있고;
    상기 제2 플럭스 소자는 최소한 제1 로브와 제2 로브를 구비하고, 상기 제1 로브와 제2 로브는 전기적으로 서로 연결되어 있고;
    상기 제1 결합요소는 상기 제1 플럭스 소자의 상기 제1 로브와 상기 제2 플럭스 소자의 상기 제1 로브를 유도적으로 연결하고;
    상기 제2 결합요소는 상기 제1 플럭스 소자의 상기 제1 로브와 상기 제2 플럭스 소자의 상기 제2 로브를 유도적으로 연결하고;
    상기 제1 및 제2 결합요소들은 전기적으로 서로 연결되지 않는 것을 특징으로 하는 구조체.
  2. 제1 항에 있어서, 상기 제1 플럭스 소자 및 상기 제2 플럭스 소자는 구배 측정 플럭스 소자인 것을 특징으로 하는 구조체.
  3. 제1 항에 있어서,
    상기 제1 플럭스 소자의 상기 제1 로브는, 상기 제1 플럭스 소자의 상기 제2 로브에서 유지되는 초전도 전류의 순환 방향과 반대방향의 순환 방향을 갖는 순환 초전도 전류를 유지하고
    상기 제2 플럭스 소자의 상기 제1 로브는, 상기 제2 플럭스 소자의 상기 제2 로브에서 유지되는 초전도 전류의 순환 방향과 반대방향의 순환 방향을 갖는 순환 초전도 전류를 유지하는 것을 특징으로 하는 구조체.
  4. 삭제
  5. 제1 항에 있어서,
    상기 제1 결합요소는 상기 제1 플럭스 소자와 상기 제2 플럭스 소자 사이에 제1 결합 세기(coupling strength)를 가지며;
    상기 제2 결합요소는 상기 제1 플럭스 소자와 상기 제2 플럭스 소자 사이에 제2 결합 세기를 갖는 것을 특징으로 하는 구조체.
  6. 제1 항에 있어서, 상기 제1 플럭스 소자 및 상기 제2 플럭스 소자와 관련되어 구성된 결합 제어 시스템을 더 구비하고, 상기 결합 제어 시스템은, 상기 제1 결합소자가 상기 제1 플럭스 소자와 상기 제2 플럭스 소자 사이에 결합 세기 없음, 강자성 결합 세기와 반-강자성 결합 세기 중의 적어도 하나를 가지는 상태를 생성할 수 있는 것을 특징으로 하는 구조체.
  7. 삭제
  8. 삭제
  9. 제6 항에 있어서,
    상기 결합 제어 시스템은 자속 바이어스 소스와 전류 바이어스 소스 중의 적어도 하나를 구비하고,
    상기 자속 바이어스 소스는 상기 제1 결합요소 및 상기 제2 결합요소에 바이어스를 인가하도록 구성되는 것을 특징으로 하는 구조체.
  10. 제1 항에 있어서, 상기 제1 결합요소와 상기 제2 결합요소 중의 적어도 하나는 dc-SQUID를 구비하는 것을 특징으로 하는 구조체.
  11. 제1 항에 있어서, 상기 제1 결합요소와 상기 제2 결합요소 중의 적어도 하나는 rf-SQUID를 구비하는 것을 특징으로 하는 구조체.
  12. 삭제
  13. 삭제
  14. 제1 항에 있어서, 상기 제1 플럭스 소자와 상기 제2 플럭스 소자는 초전도성을 가지고 있는 것을 특징으로 하는 구조체.
  15. 삭제
  16. 삭제
  17. 제1 항에 있어서,
    상기 제1 플럭스 소자 및 상기 제2 플럭스 소자를 구비하는 복수의 플럭스 소자들; 및
    상기 제1 결합소자를 구비하는 복수의 결합소자들을 더 구비하며,
    상기 복수의 결합소자들에 있는 결합소자들 중 적어도 하나는 복수의 결합요소들을 구비하는 것을 특징으로 하는 구조체.
  18. 삭제
  19. 삭제
  20. 제17 항에 있어서, 상기 구조체는
    풀어야 할 해밀토니안의 문제가 상기 복수의 플럭스 소자에 맵핑될 수 있게 구성되는 것을 특징으로 하는 구조체.
  21. 제20 항에 있어서, 상기 복수의 플럭스 소자는
    오직 하나의 헤밀토니안을 풀도록 설계된 것을 특징으로 하는 구조체.
  22. 제1 정보소자;
    제2 정보소자; 및
    결합소자를 구비하는 기구로서,
    상기 결합소자는 상기 제1 정보소자와 상기 제2 정보소자를 함께 유도적으로 결합하도록 구성되고;
    상기 결합소자는, 강자성 결합과 반-강자성 결합 사이에 제어가능한 방식으로, 상기 제1 정보소자와 상기 제2 정보소자 사이의 결합을 절환하도록 구성되는 것을 특징으로 하는 기구.
  23. 제22 항에 있어서, 상기 결합소자는
    전기적으로 서로 연결되지 않은 하나 또는 그 이상의 결합 요소들을 구비하는 것을 특징으로 하는 기구.
  24. 삭제
  25. 제23 항에 있어서, 강자성 결합과 반-강자성 결합 사이에 제어가능한 방식으로, 상기 제1 정보소자와 상기 제2 정보소자 사이의 결합을 조절하는 스위치를 더 구비하는 것을 특징으로 하는 기구.
  26. 제23 항에 있어서, 상기 하나 또는 그 이상의 결합요소들의 전체 또는 그 일부의 결합요소들 내의 각 결합요소는 dc-SQUID를 구비하는 것을 특징으로 하는 기구.
  27. 제23 항에 있어서, 상기 하나 또는 그 이상의 결합요소들의 전체 또는 그 일부의 결합요소들 내의 각 결합요소는 rf-SQUID를 구비하는 것을 특징으로 하는 기구.
  28. 제22 항에 있어서,
    상기 제1 정보소자 및 상기 제2 정보소자 중 적어도 하나는 구배 측정 플럭스 소자인 것을 특징으로 하는 기구.
  29. 제22 항에 있어서, 상기 결합소자는,
    상기 결합소자가 상기 제1 정보소자와 상기 제2 정보소자 사이에 유도 결합을 제공하는 동작 상태(on-state)와, 상기 결합소자가 상기 제1 정보소자와 상기 제2 정보소자 사이에 어떠한 유도 결합도 제공하지 않는 비동작 상태(off-state) 사이에서, 상기 제1 정보소자와 상기 제2 정보소자의 상기 유도결합을 변화시키는 스위치를 구비하는 것을 특징으로 하는 기구.
  30. 제22 항에 있어서, 상기 결합소자는,
    상기 제1 정보소자와 상기 제2 정보소자 사이의 유도결합의 결합 세기를 튜닝(tuning)하는 스위치를 구비하는 것을 특징으로 하는 기구.
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 제1 플럭스 소자;
    제2 플럭스 소자; 및
    상기 제1 플럭스 소자 및 상기 제2 플럭스 소자에 유도적으로 결합되는 제1 SQUID 결합기를 구비하는 구조체로서,
    상기 제1 SQUID 결합기는 상기 제1 플럭스 소자와 상기 제2 플럭스 소자 사이에 강자성 또는 반-강자성 유도결합을 제공하기 위하여 튜닝되도록 구성되고,
    상기 제1 SQUID 결합기는 자기장에 의하여 바이어스되는 것을 특징으로 하는 구조체.
  42. 제41 항에 있어서,
    상기 제1 SQUID 결합기는 rf-SQUID 결합기인 것을 특징으로 하는 구조체.
  43. 삭제
  44. 제42 항에 있어서,
    상기 rf-SQUID결합기에 상기 자기장을 인가하도록 구성된 스위치를 더 구비하고,
    상기 자기장의 세기는, 상기 제1 플럭스 소자와 상기 제2 플럭스 소자 사이의 유도 결합이 강자성, 반-강자성 및 제로 결합(zero coupling) 중 적어도 하나임을 결정하는 것을 특징으로 하는 구조체.
  45. 제44 항에 있어서,
    상기 자기장은 -0.1*Ф0 이상이면서 0.1*Ф0 이하인 플럭스를 가지고,
    상기 제1 플럭스 소자와 상기 제2 플럭스 소자 사이의 유도 결합은 반-강자성인 것을 특징으로 하는 구조체.
  46. 제44 항에 있어서,
    상기 자기장은 -0.01*Ф0 이상이면서 0.01*Ф0 이하인 플럭스를 가지고,
    상기 제1 플럭스 소자와 상기 제2 플럭스 소자 사이의 유도 결합은 반-강자성인 것을 특징으로 하는 구조체.
  47. 제44 항에 있어서,
    상기 자기장은 (Ф0/2 - 0.2*Ф0) 이상이면서 (Ф0/2 + 0.2*Ф0) 이하인 플럭스를 가지고,
    상기 제1 플럭스 소자와 상기 제2 플럭스 소자 사이의 유도 결합은 강자성인 것을 특징으로 하는 구조체.
  48. 제42 항에 있어서,
    상기 rf-SQUID 결합기는 단안정인 것을 특징으로 하는 구조체.
  49. 제42 항에 있어서,
    정수의 양자들에 가까운 플럭스로 상기 rf-SQUID 결합기에 바이어스하도록 구성된 자속 바이어스 소소를 더 구비하는 것을 특징으로 하는 구조체.
  50. 제41 항에 있어서,
    상기 제1 및 제2 플럭스 소자들은 쌍안정인 것을 특징으로 하는 구조체.
  51. 제41 항에 있어서,
    상기 제1 플럭스 소자는 적어도 하나의 제1 조셉슨(Josephson) 접합에 의하여 차단된 초전도 재료의 제1 루프를 구비하고,
    상기 제2 플럭스 소자는 적어도 하나의 제2 조셉슨 접합에 의하여 차단된 초전도 재료의 제2 루프를 구비하는 것을 특징으로 하는 구조체.
  52. 제41 항에 있어서,
    상기 제1 SQUID 결합기는 dc-SQUID 결합기인 것을 특징으로 하는 구조체.
  53. 제52 항에 있어서,
    상기 dc-SQUID 결합기는 대칭인 것을 특징으로 하는 구조체.
  54. 제52 항에 있어서,
    상기 dc-SQUID 결합기는 자기장 바이어스 장치와 전류 바이어스 장치 중 적어도 하나에 의하여 튜닝되는 것을 특징으로 하는 구조체.
  55. 제52 항에 있어서,
    상기 dc-SQUID 결합기는 비대칭인 것을 특징으로 하는 구조체.
  56. 제52 항에 있어서,
    상기 dc-SQUID 결합기는 자기장 바이어스 장치에 의하여 튜닝되는 것을 특징으로 하는 구조체.
  57. 제41 항에 있어서,
    상기 제1 플럭스 소자와 상기 제2 플럭스 소자를 구비하는 복수의 플럭스 소자; 및
    복수의 SQUID 결합기를 더 구비하고,
    여기서, 상기 복수의 SQUID 결합기 내의 각 SQUID 결합기는 상기 복수의 플럭스 소자 내의 각각의 쌍의 플럭스 소자들을 유도적으로 결합하기 위하여 구성되고,
    상기 복수의 SQUID 결합기는 상기 제1 SQUID 결합기를 포함하는 것을 특징으로 하는 구조체.
  58. 제57 항에 있어서, 상기 복수의 SQUID 결합기 내의 각 SQUID 결합기는,
    상기 복수의 플럭스 소자내의 각각의 해당하는 쌍의 플럭스 소자들 사이에 강자성 또는 반-강자성 결합을 제공하기 위하여 튜닝되도록 구성되는 것을 특징으로 하는 구조체.
  59. 제41 항에 있어서, 상기 제1 플럭스 소자 및 상기 제2 플럭스 소자는 플럭스 큐비트들인 것을 특징으로 하는 구조체.
  60. 제1 플럭스 소자;
    제2 플럭스 소자; 및
    상기 제1 플럭스 소자 및 상기 제2 플럭스 소자에 전기적으로(galvanically) 결합된 제1 결합기를 구비하는 구조체로서,
    상기 제1 결합기는 적어도 하나의 조셉슨 접합들에 의해 차단된 초전도 재료의 루프를 구비하고,
    상기 제1 결합기는, 강자성 또는 반-강자성인, 상기 제1 플럭스 소자와 상기 제2 플럭스 소자 사이의 유도 결합을 제공하도록 구성되는 것을 특징으로 하는 구조체.
  61. 제60 항에 있어서, 상기 제1 플럭스 소자와 상기 제2 플럭스 소자 각각은,
    적어도 2개의 조셉슨 접합들에 의해 차단된 초전도 루프를 구비하는 것을 특징으로 하는 구조체.
  62. 제60 항에 있어서, 상기 제1 결합기는
    제1 조셉슨 접합, 제2 조셉슨 접합, 및 제3 조셉슨 접합에 의해서 차단된 초전도 루프; 및
    상기 초전도 루프를 통하여 플럭스를 튜닝하도록 구성된 외부 플럭스 바이어스를 구비하는 것을 특징으로 하는 구조체.
  63. 제62 항에 있어서,
    상기 제1 플럭스 소자는 상기 제1 조셉슨 접합에 교차로 전기적으로(galvanically) 연결되고,
    상기 제2 플럭스 소자는 상기 제2 조셉슨 접합에 교차로 전기적으로(galvanically) 연결되는 것을 특징으로 하는 구조체.
  64. 삭제
  65. 제62 항에 있어서, 상기 외부 플럭스 바이어스는,
    강자성, 반-강자성 및 제로 결합 중 적어도 하나로, 상기 제1 플럭스 소자와 상기 제2 플럭스 소자 사이의 유도 결합을 튜닝할 수 있는 것을 특징으로 하는 구조체.
  66. 삭제
  67. 삭제
  68. 삭제
  69. 삭제
  70. 삭제
  71. 삭제
  72. 제60 항에 있어서,
    상기 제1 플럭스 소자 및 상기 제2 플럭스 소자를 구비하는 복수의 플럭스 소자 및
    상기 제1 결합기를 포함하는 복수의 결합기를 구비하고,
    여기서, 각 결합기는 상기 복수의 플럭스 소자 내에서 다른 쌍의 플럭스 결합기들과 전기적으로(galvanically) 결합되는 것을 특징으로 하는 구조체.
  73. 제72 항에 있어서, 상기 복수의 결합기의 각 결합기는,
    상기 복수의 플럭스 결합기 내의 해당하는 플럭스 소자 쌍들 사이에 강자성 결합 및 반-강자성 결합 중 적어도 하나를 제공하도록 구성될 수 있는 것을 특징으로 하는 구조체.
  74. 제1 항에 있어서, 상기 제1 결합 요소와 상기 제2 결합 요소는 각각 0.5 보다 크고 2보다 적은 무차원 인덕턴스를 가지는 것을 특징으로 하는 구조체.
  75. 제22 항에 있어서, 상기 결합 소자는 0.5 보다 크고 2보다 적은 무차원 인덕턴스를 가지는 것을 특징으로 하는 기구.
  76. 제41 항에 있어서, 상기 SQUID 결합기는 0.5 보다 크고 2보다 적은 무차원 인덕턴스를 가지는 것을 특징으로 하는 구조체.
KR1020077014589A 2004-12-30 2005-12-30 정보 처리를 위한 결합 방법 및 정보 처리를 위한 아키텍쳐 KR101224442B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US64042004P 2004-12-30 2004-12-30
US60/640,420 2004-12-30
US11/247,857 2005-10-10
US11/247,857 US7619437B2 (en) 2004-12-30 2005-10-10 Coupling methods and architectures for information processing
PCT/CA2005/001987 WO2006069450A1 (en) 2004-12-30 2005-12-30 Coupling methods and architectures for information processing

Publications (2)

Publication Number Publication Date
KR20070093073A KR20070093073A (ko) 2007-09-17
KR101224442B1 true KR101224442B1 (ko) 2013-01-22

Family

ID=36614440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077014589A KR101224442B1 (ko) 2004-12-30 2005-12-30 정보 처리를 위한 결합 방법 및 정보 처리를 위한 아키텍쳐

Country Status (8)

Country Link
US (2) US7619437B2 (ko)
EP (1) EP1831935B1 (ko)
JP (1) JP5103189B2 (ko)
KR (1) KR101224442B1 (ko)
CN (1) CN101095245B (ko)
AU (1) AU2005321780B2 (ko)
CA (1) CA2593093A1 (ko)
WO (1) WO2006069450A1 (ko)

Families Citing this family (154)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7533068B2 (en) 2004-12-23 2009-05-12 D-Wave Systems, Inc. Analog processor comprising quantum devices
US7619437B2 (en) * 2004-12-30 2009-11-17 D-Wave Systems, Inc. Coupling methods and architectures for information processing
US20080238531A1 (en) * 2007-01-23 2008-10-02 Harris Richard G Systems, devices, and methods for controllably coupling qubits
US7898282B2 (en) * 2005-04-26 2011-03-01 D-Wave Systems Inc. Systems, devices, and methods for controllably coupling qubits
WO2007006144A1 (en) * 2005-07-11 2007-01-18 D-Wave Systems Inc. Systems, methods and apparatus for factoring numbers
US8560282B2 (en) * 2005-07-11 2013-10-15 D-Wave Systems Inc. Quantum processor-based systems, methods and apparatus for solving problems as logic circuits
WO2007147243A1 (en) 2006-06-20 2007-12-27 D-Wave Systems Inc. Systems, devices, and methods for solving computational problems
US7930152B2 (en) 2006-07-14 2011-04-19 Colorado School Of Mines Method for signal and image processing with lattice gas processes
WO2008006217A1 (en) * 2006-07-14 2008-01-17 D-Wave Systems Inc. Systems, methods, and apparatus for quasi-adiabatic quantum computation
US20080052055A1 (en) * 2006-07-28 2008-02-28 Geordie Rose Systems, methods and apparatus for protein folding simulation
US7877333B2 (en) 2006-09-06 2011-01-25 D-Wave Systems Inc. Method and system for solving integer programming and discrete optimization problems using analog processors
US7615385B2 (en) 2006-09-20 2009-11-10 Hypres, Inc Double-masking technique for increasing fabrication yield in superconducting electronics
US7984012B2 (en) * 2006-11-02 2011-07-19 D-Wave Systems Inc. Graph embedding techniques
JP5313912B2 (ja) * 2006-12-05 2013-10-09 ディー−ウェイブ システムズ，インコーポレイテッド 量子プロセッサ要素の局所的プログラミングのためのシステム、方法、および装置
WO2008083498A1 (en) * 2007-01-12 2008-07-17 D-Wave Systems, Inc. Systems, devices and methods for interconnected processor topology
US7782077B2 (en) * 2007-01-18 2010-08-24 Northrop Grumman Systems Corporation Method and apparatus for ballistic single flux quantum logic
US8008991B2 (en) * 2007-01-18 2011-08-30 D-Wave Systems Inc. Electrical filter having a dielectric substrate with wide and narrow regions for supporting capacitors and conductive windings
WO2008086627A1 (en) 2007-01-18 2008-07-24 D-Wave Systems, Inc. Input/output system and devices for use with superconducting devices
US8234103B2 (en) * 2007-04-05 2012-07-31 D-Wave Systems Inc. Physical realizations of a universal adiabatic quantum computer
JP2010525431A (ja) 2007-04-19 2010-07-22 ディー−ウェイブ システムズ，インコーポレイテッド 自動画像認識用のシステム、方法、および装置
US7843209B2 (en) * 2007-04-25 2010-11-30 D-Wave Systems Inc. Architecture for local programming of quantum processor elements using latching qubits
WO2008134875A1 (en) * 2007-05-02 2008-11-13 D-Wave Systems, Inc. Systems, devices, and methods for controllably coupling qubits
US8098179B2 (en) * 2007-05-14 2012-01-17 D-Wave Systems Inc. Systems, methods and apparatus for digital-to-analog conversion of superconducting magnetic flux signals
US8244650B2 (en) * 2007-06-12 2012-08-14 D-Wave Systems Inc. Systems, methods, and apparatus for recursive quantum computing algorithms
US8670807B2 (en) * 2007-08-21 2014-03-11 D-Wave Systems Inc. Systems, methods, and apparatus for controlling the elements of superconducting processors
US20090070402A1 (en) * 2007-09-11 2009-03-12 Geordie Rose Systems, methods, and apparatus for a distributed network of quantum computers
US8169231B2 (en) * 2007-09-24 2012-05-01 D-Wave Systems Inc. Systems, methods, and apparatus for qubit state readout
US7880529B2 (en) * 2007-09-25 2011-02-01 D-Wave Systems Inc. Systems, devices, and methods for controllably coupling qubits
WO2009052621A1 (en) 2007-10-22 2009-04-30 D-Wave Systems Inc. Systems, methods, and apparatus for electrical filters and input/output systems
WO2009052635A1 (en) * 2007-10-22 2009-04-30 D-Wave Systems Inc. Systems, methods, and apparatus for superconducting magnetic shielding
WO2009055930A1 (en) * 2007-10-31 2009-05-07 D-Wave Systems Inc. Systems, methods, and apparatus for combined superconducting magnetic shielding and radiation shielding
WO2009086430A2 (en) * 2007-12-28 2009-07-09 D-Wave Systems Inc. Systems, methods, and apparatus for cryogenic refrigeration
US7932515B2 (en) * 2008-01-03 2011-04-26 D-Wave Systems Inc. Quantum processor
US8102185B2 (en) * 2008-01-28 2012-01-24 D-Wave Systems Inc. Systems, devices, and methods for controllably coupling qubits
WO2009099972A2 (en) * 2008-01-31 2009-08-13 D-Wave Systems Inc. Magnetic vacuum systems and devices for use with superconducting-based computing systems
WO2009114805A2 (en) * 2008-03-14 2009-09-17 D-Wave Systems Inc. System, devices and methods for coupling qubits
WO2009120638A2 (en) 2008-03-24 2009-10-01 D-Wave Systems Inc. Systems, devices, and methods for analog processing
JP5400872B2 (ja) * 2008-05-20 2014-01-29 ディー−ウェイブ システムズ，インコーポレイテッド 量子プロセッサを較正し、制御し、動作させるためのシステム、方法および装置
WO2009152180A2 (en) * 2008-06-10 2009-12-17 D-Wave Systems Inc. Parameter learning system for solvers
CA3077980C (en) 2008-09-03 2023-06-13 D-Wave Systems Inc. Systems, methods and apparatus for active compensation of quantum processor elements
WO2010132717A1 (en) * 2009-05-13 2010-11-18 The Regents Of The University Of California High density non-volatile information storage
DE102009025716A1 (de) * 2009-06-20 2010-12-30 Forschungszentrum Jülich GmbH Messinstrument, elektrische Widerstandselemente und Messsystem zur Messung zeitveränderlicher magnetischer Felder oder Feldgradienten
US8571614B1 (en) 2009-10-12 2013-10-29 Hypres, Inc. Low-power biasing networks for superconducting integrated circuits
US8671369B2 (en) * 2009-12-08 2014-03-11 University Of Seoul Industry Cooperation Foundation Quantum Karnaugh map
US9780764B2 (en) * 2010-04-05 2017-10-03 Northrop Grumman Systems Corporation Phase quantum bit
US9224099B2 (en) 2010-06-23 2015-12-29 University Of Tsukuba Quantum computer
US8971977B2 (en) 2011-01-17 2015-03-03 Hypres, Inc. Superconducting devices with ferromagnetic barrier junctions
RU2013139536A (ru) * 2011-01-26 2015-03-10 Инкьюбит, Инк. Джозефсоновский магнитный переключатель
US9192085B2 (en) 2012-01-20 2015-11-17 D-Ware Systems Inc. Systems, methods and apparatus for planar expulsion shields
WO2013180780A2 (en) 2012-03-08 2013-12-05 D-Wave Systems Inc. Systems and methods for fabrication of superconducting integrated circuits
US9178154B2 (en) 2012-10-09 2015-11-03 D-Wave Systems Inc. Quantum processor comprising a second set of inter-cell coupling devices where a respective pair of qubits in proximity adjacent unit cells crossed one another
US9865648B2 (en) 2012-12-17 2018-01-09 D-Wave Systems Inc. Systems and methods for testing and packaging a superconducting chip
US10691775B2 (en) 2013-01-17 2020-06-23 Edico Genome, Corp. Bioinformatics systems, apparatuses, and methods executed on an integrated circuit processing platform
US10068054B2 (en) 2013-01-17 2018-09-04 Edico Genome, Corp. Bioinformatics systems, apparatuses, and methods executed on an integrated circuit processing platform
US9792405B2 (en) 2013-01-17 2017-10-17 Edico Genome, Corp. Bioinformatics systems, apparatuses, and methods executed on an integrated circuit processing platform
US9679104B2 (en) 2013-01-17 2017-06-13 Edico Genome, Corp. Bioinformatics systems, apparatuses, and methods executed on an integrated circuit processing platform
US10847251B2 (en) 2013-01-17 2020-11-24 Illumina, Inc. Genomic infrastructure for on-site or cloud-based DNA and RNA processing and analysis
US9207672B2 (en) 2013-01-25 2015-12-08 D-Wave Systems Inc. Systems and methods for real-time quantum computer-based control of mobile systems
EP2954416B1 (en) 2013-02-05 2021-05-12 D-Wave Systems, Inc. Systems and methods for error correction in quantum computation
US9471880B2 (en) 2013-04-12 2016-10-18 D-Wave Systems Inc. Systems and methods for interacting with a quantum computing system
US10068180B2 (en) 2013-06-07 2018-09-04 D-Wave Systems Inc. Systems and methods for operating a quantum processor to determine energy eigenvalues of a hamiltonian
EP3025278B1 (en) 2013-07-23 2018-09-05 D-Wave Systems Inc. Systems and methods for achieving orthogonal control of non-orthogonal qubit parameters
US9129224B2 (en) 2013-07-24 2015-09-08 D-Wave Systems Inc. Systems and methods for increasing the energy scale of a quantum processor
US9183508B2 (en) 2013-08-07 2015-11-10 D-Wave Systems Inc. Systems and devices for quantum processor architectures
US10002107B2 (en) * 2014-03-12 2018-06-19 D-Wave Systems Inc. Systems and methods for removing unwanted interactions in quantum devices
US9710758B2 (en) * 2014-04-23 2017-07-18 D-Wave Systems Inc. Quantum processor with instance programmable qubit connectivity
US10769545B2 (en) 2014-06-17 2020-09-08 D-Wave Systems Inc. Systems and methods employing new evolution schedules in an analog computer with applications to determining isomorphic graphs and post-processing solutions
WO2016022718A1 (en) 2014-08-08 2016-02-11 D-Wave Systems Inc. Systems and methods for electrostatic trapping of contaminants in cryogenic refrigeration systems
US10031887B2 (en) 2014-09-09 2018-07-24 D-Wave Systems Inc. Systems and methods for improving the performance of a quantum processor via reduced readouts
US11797641B2 (en) 2015-02-03 2023-10-24 1Qb Information Technologies Inc. Method and system for solving the lagrangian dual of a constrained binary quadratic programming problem using a quantum annealer
CA2881033C (en) 2015-02-03 2016-03-15 1Qb Information Technologies Inc. Method and system for solving lagrangian dual of a constrained binary quadratic programming problem
US10222416B1 (en) 2015-04-14 2019-03-05 Hypres, Inc. System and method for array diagnostics in superconducting integrated circuit
EP3266063B1 (en) 2015-05-14 2020-03-18 D-Wave Systems Inc. Frequency multiplexed resonator input and/or output for a superconducting device
US10187065B2 (en) 2015-11-17 2019-01-22 Massachusetts Institute Of Technology Four spin couplers for quantum information processing
WO2017087627A1 (en) 2015-11-17 2017-05-26 Massachusetts Institute Of Technology Multiloop interferometers for quantum information processing
WO2017087630A1 (en) * 2015-11-17 2017-05-26 Massachusetts Institute Of Technology Paramagnetic tree coupling of spin qubits
US10755190B2 (en) 2015-12-21 2020-08-25 D-Wave Systems Inc. Method of fabricating an electrical filter for use with superconducting-based computing systems
US20170270245A1 (en) 2016-01-11 2017-09-21 Edico Genome, Corp. Bioinformatics systems, apparatuses, and methods for performing secondary and/or tertiary processing
US10068183B1 (en) 2017-02-23 2018-09-04 Edico Genome, Corp. Bioinformatics systems, apparatuses, and methods executed on a quantum processing platform
US10599988B2 (en) 2016-03-02 2020-03-24 D-Wave Systems Inc. Systems and methods for analog processing of problem graphs having arbitrary size and/or connectivity
EP4036708A1 (en) 2016-03-11 2022-08-03 1QB Information Technologies Inc. Methods and systems for quantum computing
US10789540B2 (en) 2016-04-18 2020-09-29 D-Wave Systems Inc. Systems and methods for embedding problems into an analog processor
GB2566189B (en) 2016-05-03 2020-09-02 D Wave Systems Inc Systems and methods for superconducting devices used in superconducting circuits and scalable computing
US10044638B2 (en) * 2016-05-26 2018-08-07 1Qb Information Technologies Inc. Methods and systems for quantum computing
US9870273B2 (en) 2016-06-13 2018-01-16 1Qb Information Technologies Inc. Methods and systems for quantum ready and quantum enabled computations
US11507871B2 (en) 2016-06-07 2022-11-22 D-Wave Systems Inc. Systems and methods for quantum processor topology
US9647662B1 (en) * 2016-06-24 2017-05-09 Northrop Grumman Systems Corporation Superconducting tunable coupler
US10528886B2 (en) 2016-10-06 2020-01-07 D-Wave Systems Inc. Quantum flux parametron based structures (e.g., muxes, demuxes, shift registers), addressing lines and related methods
BR112019008530A2 (pt) 2016-10-28 2019-07-09 Illumina Inc plataforma de análise de genoma
CA3045487A1 (en) 2016-12-07 2018-06-14 D-Wave Systems Inc. Superconducting printed circuit board related systems, methods, and apparatus
US11138511B2 (en) 2017-01-13 2021-10-05 D-Wave Systems Inc. Problem solving using quantum annealer, useful for example in sequencing, for instance nucleic acid sequencing
JP7223711B2 (ja) 2017-02-01 2023-02-16 ディー－ウェイブ システムズ インコーポレイテッド 超伝導集積回路の製造のためのシステム及び方法
US10133603B2 (en) 2017-02-14 2018-11-20 Bank Of America Corporation Computerized system for real-time resource transfer verification and tracking
US10255557B2 (en) * 2017-02-15 2019-04-09 Northrop Grumman Systems Corporation XX Coupler for flux qubits
US10447472B2 (en) 2017-02-21 2019-10-15 Bank Of America Corporation Block computing for information silo
US10454892B2 (en) 2017-02-21 2019-10-22 Bank Of America Corporation Determining security features for external quantum-level computing processing
US10243976B2 (en) 2017-02-24 2019-03-26 Bank Of America Corporation Information securities resource propagation for attack prevention
US10489726B2 (en) 2017-02-27 2019-11-26 Bank Of America Corporation Lineage identification and tracking of resource inception, use, and current location
US10284496B2 (en) 2017-03-03 2019-05-07 Bank Of America Corporation Computerized system for providing resource distribution channels based on predicting future resource distributions
US10440051B2 (en) 2017-03-03 2019-10-08 Bank Of America Corporation Enhanced detection of polymorphic malicious content within an entity
US10270594B2 (en) 2017-03-06 2019-04-23 Bank Of America Corporation Enhanced polymorphic quantum enabled firewall
US10437991B2 (en) 2017-03-06 2019-10-08 Bank Of America Corporation Distractional variable identification for authentication of resource distribution
US10176432B2 (en) * 2017-03-07 2019-01-08 International Business Machines Corporation Weakly tunable qubit based on two coupled disparate transmons
US10412082B2 (en) 2017-03-09 2019-09-10 Bank Of America Corporation Multi-variable composition at channel for multi-faceted authentication
US10074792B1 (en) 2017-03-10 2018-09-11 Northrop Grumman Systems Corporation ZZZ coupler for superconducting qubits
US11120356B2 (en) 2017-03-17 2021-09-14 Bank Of America Corporation Morphing federated model for real-time prevention of resource abuse
US10440052B2 (en) 2017-03-17 2019-10-08 Bank Of America Corporation Real-time linear identification of resource distribution breach
US11055776B2 (en) 2017-03-23 2021-07-06 Bank Of America Corporation Multi-disciplinary comprehensive real-time trading signal within a designated time frame
US10262727B2 (en) * 2017-07-10 2019-04-16 Northrop Grumman Systems Corporation Gradiometric flux qubit system
US10235634B1 (en) * 2017-08-25 2019-03-19 Google Llc Magnetic flux control in superconducting device
US10235635B1 (en) * 2017-10-19 2019-03-19 International Business Machines Corporation Capacitively-shunted asymmetric DC-SQUID for qubit readout and reset
WO2019126396A1 (en) 2017-12-20 2019-06-27 D-Wave Systems Inc. Systems and methods for coupling qubits in a quantum processor
US11809961B2 (en) * 2017-12-29 2023-11-07 Google Llc Inhomogeneous quantum annealing schedules
US11108380B2 (en) 2018-01-11 2021-08-31 Northrop Grumman Systems Corporation Capacitively-driven tunable coupling
JP7220222B2 (ja) 2018-01-22 2023-02-09 ディー－ウェイブ システムズ インコーポレイテッド アナログプロセッサの性能を向上させるシステム及び方法
US10749096B2 (en) 2018-02-01 2020-08-18 Northrop Grumman Systems Corporation Controlling a state of a qubit assembly via tunable coupling
CN111903057B (zh) 2018-02-27 2024-05-24 D-波系统公司 用于将超导传输线耦合到谐振器阵列的系统和方法
US11100418B2 (en) 2018-02-28 2021-08-24 D-Wave Systems Inc. Error reduction and, or, correction in analog computing including quantum processor-based computing
US11481354B2 (en) 2018-04-24 2022-10-25 D-Wave Systems Inc. Systems and methods for calculating the ground state of non-diagonal Hamiltonians
JP7301389B2 (ja) * 2018-05-09 2023-07-03 学校法人東京理科大学 量子計算システム及び量子計算システムの使用方法
EP3815007A4 (en) 2018-05-11 2022-03-23 D-Wave Systems Inc. SINGLE-FLOW QUANTUM SOURCE FOR PROJECTIVE MEASUREMENTS
US11105866B2 (en) 2018-06-05 2021-08-31 D-Wave Systems Inc. Dynamical isolation of a cryogenic processor
US10540603B2 (en) 2018-06-19 2020-01-21 Northrop Grumman Systems Corporation Reconfigurable quantum routing
US10852366B2 (en) 2018-06-26 2020-12-01 Northrop Grumman Systems Corporation Magnetic flux source system
TR201809195A2 (tr) * 2018-06-28 2018-07-23 Tobb Ekonomi Ve Teknoloji Ueniversitesi Bi̇r nöron devresi̇
CN112956129A (zh) 2018-08-31 2021-06-11 D-波系统公司 用于超导器件的频率复用谐振器输入和/或输出的操作系统和方法
US11678433B2 (en) 2018-09-06 2023-06-13 D-Wave Systems Inc. Printed circuit board assembly for edge-coupling to an integrated circuit
CA3114773C (en) * 2018-10-03 2021-10-19 Anyon Systems Inc. Qubit circuit and method for topological protection
US11593174B2 (en) 2018-10-16 2023-02-28 D-Wave Systems Inc. Systems and methods for scheduling programs for dedicated execution on a quantum processor
US10474960B1 (en) * 2018-10-25 2019-11-12 International Business Machines Corporation Approximate gate and supercontrolled unitary gate decompositions for two-qubit operations
US20200152851A1 (en) 2018-11-13 2020-05-14 D-Wave Systems Inc. Systems and methods for fabricating superconducting integrated circuits
US10886049B2 (en) 2018-11-30 2021-01-05 Northrop Grumman Systems Corporation Coiled coupled-line hybrid coupler
JP7535049B2 (ja) 2019-01-17 2024-08-15 ディー－ウェイブ システムズ インコーポレイテッド クラスタ収縮を使用するハイブリッドアルゴリズムのためのシステム及び方法
WO2020168097A1 (en) 2019-02-15 2020-08-20 D-Wave Systems Inc. Kinetic inductance for couplers and compact qubits
US11429887B2 (en) 2019-03-01 2022-08-30 Northrop Grumman Systems Corporation Tunable current-mirror qubit system
US11593695B2 (en) 2019-03-26 2023-02-28 D-Wave Systems Inc. Systems and methods for hybrid analog and digital processing of a computational problem using mean fields
JP7285550B2 (ja) * 2019-04-19 2023-06-02 国立研究開発法人情報通信研究機構 可変磁気結合回路、及び回路制御方法
US11288073B2 (en) 2019-05-03 2022-03-29 D-Wave Systems Inc. Systems and methods for calibrating devices using directed acyclic graphs
US11422958B2 (en) 2019-05-22 2022-08-23 D-Wave Systems Inc. Systems and methods for efficient input and output to quantum processors
US12039465B2 (en) 2019-05-31 2024-07-16 D-Wave Systems Inc. Systems and methods for modeling noise sequences and calibrating quantum processors
JP2022536594A (ja) 2019-06-11 2022-08-18 ディー－ウェイブ システムズ インコーポレイテッド 超伝導装置用の入力／出力システム及び方法
US11647590B2 (en) 2019-06-18 2023-05-09 D-Wave Systems Inc. Systems and methods for etching of metals
US11392848B2 (en) 2019-06-19 2022-07-19 Northrop Grumman Systems Corporation Qubit assembly having adjustable current operators
WO2020255076A1 (en) 2019-06-19 2020-12-24 1Qb Information Technologies Inc. Method and system for mapping a dataset from a hilbert space of a given dimension to a hilbert space of a different dimension
US11839164B2 (en) 2019-08-19 2023-12-05 D-Wave Systems Inc. Systems and methods for addressing devices in a superconducting circuit
US11714730B2 (en) 2019-08-20 2023-08-01 D-Wave Systems Inc. Systems and methods for high availability, failover and load balancing of heterogeneous resources
US11790259B2 (en) 2019-09-06 2023-10-17 D-Wave Systems Inc. Systems and methods for tuning capacitance in quantum devices
US12033996B2 (en) 2019-09-23 2024-07-09 1372934 B.C. Ltd. Systems and methods for assembling processor systems
EP4070205A4 (en) 2019-12-03 2024-05-01 1QB Information Technologies Inc. SYSTEM AND METHOD FOR ACCESSING A PHYSICS-INSPIRED COMPUTER AND A PHYSICS-INSPIRED COMPUTER SIMULATOR
CN115136159A (zh) * 2019-12-20 2022-09-30 D-波系统公司 用于调谐量子比特的电容的系统和方法
US11695418B2 (en) 2021-06-04 2023-07-04 Anyon Systems Inc. Topologically protected quantum circuit with superconducting qubits
EP4352664A1 (en) 2021-06-11 2024-04-17 Seeqc Inc. System and method of flux bias for superconducting quantum circuits
US20230370069A1 (en) * 2021-09-03 2023-11-16 D-Wave Systems Inc. Topologically protected qubits, processors with topologically protected qubits, and methods for use of topologically protected qubits
US11809839B2 (en) 2022-01-18 2023-11-07 Robert Lyden Computer language and code for application development and electronic and optical communication

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030071258A1 (en) 2001-08-29 2003-04-17 Zagoskin Alexandre M. Superconducting low inductance qubit
US20030224753A1 (en) 2002-05-28 2003-12-04 Andre Bremond High-frequency coupler

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4496854A (en) 1982-03-29 1985-01-29 International Business Machines Corporation On-chip SQUID cascade
DE3775656D1 (de) 1986-08-13 1992-02-13 Siemens Ag Squid-magnetometer fuer eine ein- oder mehrkanalige vorrichtung zur messung sehr schwacher magnetfelder.
JPH04129426A (ja) * 1990-09-20 1992-04-30 Res Dev Corp Of Japan 超伝導デジタル・アナログ変換器
JP3022094B2 (ja) * 1993-09-16 2000-03-15 住友電気工業株式会社 磁気センサ
WO2000041245A1 (en) * 1998-12-30 2000-07-13 Alexander Mikhailovich Ilyanok Quantum-size electronic devices and methods of operating thereof
GB9925213D0 (en) 1999-10-25 1999-12-22 Univ Cambridge Tech Magnetic logic elements
US20030027724A1 (en) * 2000-12-22 2003-02-06 D-Wave Systems, Inc. Phase shift device in superconductor logic
US6627916B2 (en) * 2001-03-31 2003-09-30 D-Wave Systems, Inc. High sensitivity, directional DC-squid magnetometer
US6803599B2 (en) * 2001-06-01 2004-10-12 D-Wave Systems, Inc. Quantum processing system for a superconducting phase qubit
JP3601787B2 (ja) * 2001-08-24 2004-12-15 日本電信電話株式会社 量子コンピュータおよびこの制御方法
AU2002322942A1 (en) * 2001-08-29 2003-03-10 D-Wave Systems, Inc. Trilayer heterostructure josephson junctions
US6784451B2 (en) * 2001-12-18 2004-08-31 D-Wave Systems Inc. Multi-junction phase qubit
US6605822B1 (en) * 2002-03-16 2003-08-12 D-Wave Systems, Inc. Quantum phase-charge coupled device
FR2839389B1 (fr) 2002-05-03 2005-08-05 Commissariat Energie Atomique Dispositif de bit quantique supraconducteur a jonctions josephson
DE04711889T1 (de) * 2003-02-14 2006-11-30 Clearsight Systems Inc., Bellevue Verfahren und programmierbare Vorrichtung zur Quantenberechnung
US7051393B2 (en) * 2003-04-11 2006-05-30 Alvin Emison Cox Method and apparatus for removing dirt and germs from a person's shoes before they enter a home or business
US7230266B2 (en) 2003-05-15 2007-06-12 D-Wave Systems Inc. Conditional Rabi oscillation readout for quantum computing
US6984846B2 (en) * 2003-08-27 2006-01-10 International Business Machines Corporation Gradiometer-based flux qubit for quantum computing and method therefor
WO2005024716A1 (en) * 2003-09-05 2005-03-17 D-Wave Systems, Inc. Superconducting phase-charge qubits
US7135701B2 (en) 2004-03-29 2006-11-14 D-Wave Systems Inc. Adiabatic quantum computation with superconducting qubits
JP4520199B2 (ja) * 2004-04-07 2010-08-04 日本電信電話株式会社 量子ビット可変結合素子
EP1784944B1 (en) 2004-09-02 2009-03-18 ID Quantique S.A. Two non-orthogonal states quantum cryptography method and apparatus with intra-and inter-qubit interference for eavesdropper detection
US7268576B2 (en) * 2004-11-08 2007-09-11 D-Wave Systems Inc. Superconducting qubit with a plurality of capacitive couplings
US7533068B2 (en) * 2004-12-23 2009-05-12 D-Wave Systems, Inc. Analog processor comprising quantum devices
US7619437B2 (en) * 2004-12-30 2009-11-17 D-Wave Systems, Inc. Coupling methods and architectures for information processing
US20080238531A1 (en) * 2007-01-23 2008-10-02 Harris Richard G Systems, devices, and methods for controllably coupling qubits
US7639035B2 (en) * 2005-04-26 2009-12-29 D-Wave Systems, Inc. Qubit state copying
KR101309677B1 (ko) * 2006-01-27 2013-09-17 디-웨이브 시스템즈, 인코포레이티드 단열 양자 연산 방법
US8234103B2 (en) * 2007-04-05 2012-07-31 D-Wave Systems Inc. Physical realizations of a universal adiabatic quantum computer
WO2008134875A1 (en) * 2007-05-02 2008-11-13 D-Wave Systems, Inc. Systems, devices, and methods for controllably coupling qubits
US7880529B2 (en) * 2007-09-25 2011-02-01 D-Wave Systems Inc. Systems, devices, and methods for controllably coupling qubits
US8102185B2 (en) * 2008-01-28 2012-01-24 D-Wave Systems Inc. Systems, devices, and methods for controllably coupling qubits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030071258A1 (en) 2001-08-29 2003-04-17 Zagoskin Alexandre M. Superconducting low inductance qubit
US20030224753A1 (en) 2002-05-28 2003-12-04 Andre Bremond High-frequency coupler

Also Published As

Publication number Publication date
JP5103189B2 (ja) 2012-12-19
US7619437B2 (en) 2009-11-17
AU2005321780B2 (en) 2011-08-18
US20060147154A1 (en) 2006-07-06
JP2008527684A (ja) 2008-07-24
CA2593093A1 (en) 2006-07-06
CN101095245A (zh) 2007-12-26
AU2005321780A1 (en) 2006-07-06
EP1831935B1 (en) 2019-01-30
EP1831935A1 (en) 2007-09-12
US20100085827A1 (en) 2010-04-08
KR20070093073A (ko) 2007-09-17
EP1831935A4 (en) 2011-12-28
WO2006069450A1 (en) 2006-07-06
US7969805B2 (en) 2011-06-28
CN101095245B (zh) 2011-09-21

Similar Documents

Publication Publication Date Title
KR101224442B1 (ko) 정보 처리를 위한 결합 방법 및 정보 처리를 위한 아키텍쳐
AU2019203536B2 (en) Magnetic flux control in superconducting devices
EP1851693B1 (en) Analog processor comprising quantum devices
US20090008632A1 (en) Superconducting shielding for use with an integrated circuit for quantum computing
US6822255B2 (en) Finger SQUID qubit device
US7541198B2 (en) Method of forming quantum-mechanical memory and computational devices
US6791109B2 (en) Finger SQUID qubit device
KR20090090326A (ko) 양자 프로세서 요소들의 국부적 프로그래밍을 위한 시스템들, 방법들 및 장치
US20230189665A1 (en) Kinetic inductance devices, methods for fabricating kinetic inductance devices, and articles employing the same
JP2009194646A (ja) マイクロ波スイッチ回路
Grajcar et al. Possible implementation of adiabatic quantum algorithm with superconducting flux qubits
US20220261680A1 (en) Superconducting circuit and quantum computer
CN219288081U (zh) 一种超导电路和量子芯片

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160107

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170105

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180104

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 8