JP5400872B2 - 量子プロセッサを較正し、制御し、動作させるためのシステム、方法および装置 - Google Patents

量子プロセッサを較正し、制御し、動作させるためのシステム、方法および装置 Download PDF

Info

Publication number
JP5400872B2
JP5400872B2 JP2011510652A JP2011510652A JP5400872B2 JP 5400872 B2 JP5400872 B2 JP 5400872B2 JP 2011510652 A JP2011510652 A JP 2011510652A JP 2011510652 A JP2011510652 A JP 2011510652A JP 5400872 B2 JP5400872 B2 JP 5400872B2
Authority
JP
Japan
Prior art keywords
qubit
qubits
annealing
hamiltonian
quantum processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011510652A
Other languages
English (en)
Other versions
JP2011524043A (ja
Inventor
ジェイ． バークレー，アンドリュー
ハリス，リチャード，ジー．
アミン，モハメッド
Original Assignee
ディー−ウェイブ システムズ，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ディー−ウェイブ システムズ，インコーポレイテッド filed Critical ディー−ウェイブ システムズ，インコーポレイテッド
Publication of JP2011524043A publication Critical patent/JP2011524043A/ja
Application granted granted Critical
Publication of JP5400872B2 publication Critical patent/JP5400872B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/01—Dynamic search techniques; Heuristics; Dynamic trees; Branch-and-bound
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00—Superconductor technology: apparatus, material, process
    • Y10S505/825—Apparatus per se, device per se, or process of making or operating same
    • Y10S505/842—Measuring and testing
    • Y10S505/843—Electrical
    • Y10S505/845—Magnetometer
    • Y10S505/846—Magnetometer using superconductive quantum interference device, i.e. squid

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Computational Linguistics (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Logic Circuits (AREA)

Description

関連出願の相互参照
本出願は、すべてが参照によりその全体を本明細書に援用される２００８年５月２０日出願の米国仮特許出願第６１／０５４，７４０号、発明の名称「目標ハミルトニアンに向かう被制御量子アニーリングのシステム、方法および装置（Systems, Methods and Apparatus for Controlled Quantum Annealing Towards a Target Hamiltonian）」；２００８年８月２８日出願の米国仮特許出願第６１／０９２，６６５号、発明の名称「量子計算における極小を回避するシステム、方法および装置（Systems, Methods and Apparatus to Avoid Local Minima in Quantum Computation）」；２００８年９月３日出願の米国仮特許出願第６１／０９４，００２号、発明の名称「量子プロセッサ要素の能動的補償のためのシステム、方法および装置（Systems, Methods and Apparatus for Active Compensation of Quantum Processor Elements）」；２００８年９月２６日出願の米国仮特許出願第６１／１００，５８２号、発明の名称「量子プロセッサの要素を較正するシステム、方法および装置（Systems, Methods and Apparatus for Calibrating the Elements of a Quantum Processor）」の優先権を米国特許法第１１９（ｅ）条に基づき主張する。
分野
本システム、方法および装置は一般的には量子計算に関し、具体的には超伝導量子計算と量子アニーリングの実装とに関する。
超伝導量子ビット
量子コンピュータにおける使用について検討中の多様なハードウェアとソフトウェア手法が存在する。１つのハードウェア手法は、超伝導量子ビットを規定するためにアルミニウムおよび／またはニオブなどの超伝導材料で形成される集積回路を採用する。情報を符号化するために使用される物理的性質に応じて超伝導量子ビットをいくつかの区分に分けることができる。例えば、超伝導量子ビットを電荷、磁束および位相素子に分けることができる。電荷素子は電荷素子の電荷状態に情報を格納し操作し、磁束素子は磁束素子のある部分を通過する磁束と関係する変数に情報を格納し操作し、位相素子は位相素子の２領域間の超伝導位相の差に関係する変数に情報を格納し操作する。
当該技術分野では超伝導磁束量子ビットの多様な形式が実装されてきたが、成功したすべての実装は一般的には、少なくとも１つのジョセフソン接合により遮断される超伝導ループ（すなわち「量子ビットループ」）を含む。いくつかの実施形態は直列または並列のいずれかで接続された複数のジョセフソン接合（すなわち複合ジョセフソン接合）を実装し、いくつかの実施形態は複数の超伝導ループを実装する。
永久電流
上述したように、超伝導磁束量子ビットは少なくとも１つのジョセフソン接合により遮断される量子ビットループあるいは少なくとも１つの複合ジョセフソン接合を含むことができる。量子ビットループは超伝導性であるので事実上電気抵抗を持たない。したがって量子ビットループ内で伝播する電流は散逸されることはない。例えば磁束信号により電流を量子ビットループ内に誘導すると、この電流を無限に維持することができる。この電流は、何らかのやり方で妨げられるかあるいは量子ビットループがもはや超伝導性でなくなる（例えば、量子ビットループをその臨界温度を超えて加熱することにより）まで、無限に持続することができる。本明細書の目的のため、用語「永久電流」は超伝導量子ビットの量子ビットループ内で循環する電流を表すために使用される。永久電流の正負符号と大きさは、限定しないが量子ビットループ内に直接結合される磁束信号ΦΧ、および量子ビットループを遮断する複合ジョセフソン接合内に結合される磁束信号ΦＣＪＪを含む様々な要因により影響され得る。
量子プロセッサ
コンピュータプロセッサはアナログプロセッサ、例えば超伝導量子プロセッサなどの量子プロセッサの形式をとってよい。超伝導量子プロセッサはいくつかの量子ビット（例えば、２以上の超伝導量子ビット）および関連する局所バイアス素子を含むことができる。本システム、方法および装置と併せて使用可能な例示的な量子プロセッサのさらなる詳細および実施形態は、米国特許出願公開第２００６−０２２５１６５号、米国特許出願公開第２００８−０１７６７５０号、米国特許出願第１２／２６６，３７８号、ＰＣＴ特許出願第ＰＣＴ／ＵＳ０９／３７９８４号に記載されている。
断熱量子計算
断熱量子計算は通常、既知の初期ハミルトニアン(その固有値がシステムの許容エネルギーである作用素)を徐々に変化させることにより既知の初期ハミルトニアンから最終ハミルトニアンまでシステムを展開することを含む。断熱展開の単純な例を次式に示す。
Ｈｅ＝（１−ｓ）Ｈｉ＋ｓＨｆ
式中、Ｈｉは初期ハミルトニアン、Ｈｆは最終ハミルトニアン、Ｈｅは展開または瞬時ハミルトニアン、ｓは展開の速度を制御する展開係数である。システムが展開するにつれて、係数ｓは、最初（すなわちｓ＝０）に展開ハミルトニアンＨｅが初期ハミルトニアンのＨｉに等しく、最後（すなわちｓ＝１）に展開ハミルトニアンＨｅが最終ハミルトニアンＨｆに等しくなるように０から１まで動く。展開が始まる前にシステムは通常、初期ハミルトニアンＨｉの基底状態に初期化される。その目標は、システムが展開の最後に最終ハミルトニアンＨｆの基底状態で終わるようなやり方でシステムを展開することである。展開があまりにも速いと、例えば第１の励起状態などのより高いエネルギー状態にシステムが励起されるかもしれない。本システム、方法および装置では、「断熱」展開は次の断熱条件を満たす展開であると考えられる。
Figure 0005400872
 式中、
Figure 0005400872
 はｓの時間導関数、ｇ（ｓ）はｓの関数としてのシステムの基底状態と第１の励起状態間のエネルギー差（本明細書では「ギャップサイズ」とも称する）、δは１よりはるかに小さい係数である。
断熱量子計算の際の展開処理は時にアニーリングと呼ばれることがある。ｓが変化する速度（時に、展開またはアニーリングスケジュールと呼ばれる）は通常十分に遅いので、システムは常に、展開中に展開ハミルトニアンの瞬時的基底状態にあり、反交差時（すなわちギャップサイズが最小の場合）の遷移が回避される。断熱量子計算システム、方法および装置についてのさらなる詳細は米国特許第７，１３５，７０１号に記載されている。
量子アニーリング
量子アニーリングはシステムの低エネルギー状態（通常、好ましくは基底状態）を見出すために使用可能な演算方法である。概念的には古典的アニーリングと同様に、本方法は、「より低いエネルギー状態はより安定しているため自然システムはより低いエネルギー状態に向かう」という根本原理に基づく。但し、古典的アニーリングはシステムをグローバルエネルギー極小に誘導するために古典的熱ゆらぎを利用するが、量子アニーリングはより正確におよび／またはより急速にグローバルエネルギー極小に到達するために量子トンネル現象などの量子効果を利用することができる。組み合せ最適化問題などの難問の解をシステムハミルトニアンの基底状態において符号化することができるので、このような難問の解を見出すために量子アニーリングを利用できることが知られている。断熱量子計算は、システムが理想的にはその基底状態で始まり断熱展開を通してその状態のままである量子アニーリングの特別な場合である。したがって量子アニーリングシステムおよび方法は一般的には断熱量子コンピュータに実装され得ることまたその逆も同様であることを当業者は理解するであろう。本明細書と添付の特許請求の範囲を通し、量子アニーリングへのすべての言及は、文脈上必要な場合以外は断熱量子計算を包含するものとする。
量子アニーリングは、アニーリング処理中、無秩序の源（source of disorder）として量子力学を利用するアルゴリズムである。最適化問題はハミルトニアンＨＰ内で符号化される。本アルゴリズムはＨＰとやり取りしない無秩序化ハミルトニアン（disordering Hamiltonian）ＨＤを追加することにより強い量子ゆらぎを導入する。一事例を次式に示す。
ＨＥ＝ＨＰ＋ΓＨＤ
式中、Γは展開中に大きな値からほぼ零まで変化し、ＨＥは上述の断熱量子計算の文脈で説明したＨｅと同様な展開ハミルトニアンと考えてよい。無秩序は、ＨＤを除去（すなわちΓを低減）することにより徐々に取り除かれる。したがって量子アニーリングは、システムが初期ハミルトニアンで始まり、展開ハミルトニアンを通し、その基底状態が問題の解を符号化する最終の「問題」ハミルトニアンＨＰに展開するという点で断熱量子計算に似ている。展開が十分に遅いと、システムは通常、厳密解に近い極小に落ち着くことになる。展開が遅いほどより良い解が得られる。展開時間対残留エネルギー(目的関数を使用することによる厳密解からの距離)を介し計算性能を評価することができる。計算時間は、ある許容可能閾値未満の残留エネルギーを発生するのに必要な時間である。量子アニーリングでは、ＨＰは最適化問題を符号化することができ、したがってＨＰは解を符号化する量子ビットの部分空間において対角であってよいが、システムは必ずしもいつも基底状態にとどまるわけではない。ＨＰのエネルギー景観は、そのグローバル極小が解決すべき問題に対する答えとなりかつ低位極小が良好な近似となるように作られてよい。
量子アニーリングにおけるΓの緩やかな低減はアニーリングスケジュールとして知られる規定スケジュールに従ってよい。システムがその基底状態で始まり、展開を通しその状態のままである断熱量子計算の従来の形式とは異なり、量子アニーリングでは、システムは全アニーリングスケジュールを通しその基底状態のままでなくてよい。それゆえ、基底状態のエネルギー近傍のエネルギーを有する低エネルギー状態が問題の近似解を与えることができる発見的技術として量子アニーリングを実装することができる。
超伝導量子プロセッサによる固定量子アニーリング
超伝導磁束量子ビットを有する量子アニーリングに対する単純な手法は、量子ビットループ（ΦＸ）および量子ビットカプラー（ΦＪ）に印加される固定磁束バイアスを利用する。この方式の動機は、一般的にアニーリング処理を通して不変なままであるこれらの固定磁束バイアスにより問題ハミルトニアンＨＰを規定することである。無秩序項ΓＨDは、例えば単一量子ビットトンネル分裂Δｉを実現するために各ｉ番目の量子ビットの複合ジョセフソン接合内にそれぞれの磁束信号ΦＣＪＪを結合することにより実現されてよい。アニーリング手順では、ΦＣＪＪ信号は、各量子ビット中に最大無秩序を誘導するために当初印加され、次に、静的磁束バイアスにより規定されるＨＰだけが展開の最後に残るように徐々に変更される。この手法（量子ビットループに印加された信号は実質的に固定されたままなので本明細書では「固定量子アニーリング」と呼ぶ）はその単純性のため魅力的であり、トンネル分裂Δを変調するために時変信号だけが量子ビット複合ジョセフソン接合に印加される。しかしながら、この手法は、「量子ビット永久電流もまた各量子ビットの複合ジョセフソン接合に印加される磁束信号ΦＣＪＪの関数である」という重要な影響を考慮していない。これは、量子ビットループ（ΦＸ）と量子ビットカプラー（ΦＪ）に印加される静的な磁束バイアスにより規定されるように意図された問題ハミルトニアンＨＰの注意深く作られた項がアニーリング処理におけるΦＣＪＪ信号の緩やかな低下によって実際に影響されることを意味する。固定磁束バイアス（ΦＸとΦＪ）の単純な印加はこの課題に対処しない。量子ビット永久電流がアニーリング処理中に展開するということが、システムの全体展開経路に影響を与えるかもしれない。
量子アニーリングの最終の目標はシステムハミルトニアンの低エネルギー状態（通常は、好ましくは基底状態）を見出すことである。低エネルギー状態が求められる特定のシステムハミルトニアンは、それぞれの量子ビット内で循環する永久電流により少なくともある程度特徴付けられる問題ハミルトニアンＨＰである。量子アニーリングでは、問題ハミルトニアンＨＰは通常最初から構成される。このとき、アニーリング手順は、システムの状態を事実上不鮮明にする無秩序項ΓＨＤ（トンネル分裂Δを実現する）を付与する工程と、次に、システムが最終的に問題ハミルトニアンＨＰの低エネルギー状態（基底状態など）で安定するようにこの無秩序項を徐々に取り除く工程とを含む。固定量子アニーリング手法では、ＨＰの項はアニーリング処理を通して静的に付加され、時変信号だけが無秩序項ΓＨＤを実現するΦＣＪＪ信号である。しかしながら、量子ビット永久電流はΦＣＪＪ信号の印加および緩やかな除去により最終的に影響を受けるので、問題ハミルトニアンＨＰのエネルギー景観はアニーリング手順を通して変化する。これは、アニーリング手順はＨＰの低エネルギー状態を求め、一方、問題ハミルトニアンＨＰ自身は展開し、また所望の低エネルギー状態（例えば、基底状態）の場所も展開するということを意味する。さらに、無秩序項ΓＨＤの「緩やかな除去」は通常、連続ランピングとは対照的に一連の下方ステップにより物理的に実現される。量子ビット内の永久電流は各下方ステップに応じて変化するので、システムを各ステップで異なる状態に向けて効果的にアニールすることができる。したがって、超伝導磁束量子ビットを有する固定量子アニーリングは移動目標に向かう不連続展開に基づくので問題になる可能性がある。それゆえ当該技術分野では、超伝導磁束量子ビットによる量子アニーリングのより確実で正確なプロトコルの必要性がある。
簡単な概要
量子プロセッサの較正、制御および動作を可能にする様々なシステム、方法および装置について説明する。
少なくとも一実施形態は、超伝導磁束量子ビットを含む超伝導量子プロセッサを使用する量子アニーリング方法であって、各量子ビットに磁束バイアスを印加し、これにより問題ハミルトニアンを少なくとも部分的に規定する工程と、各量子ビットに無秩序項を付加し、これにより展開ハミルトニアンを少なくとも部分的に規定する工程と、各量子ビットに付加された無秩序項を徐々に除去し、これにより各量子ビット内の永久電流の変化を誘起する工程と、各量子ビットに印加された磁束バイアスを動的に変更することにより各量子ビット内の永久電流の変化を補正する工程と、量子プロセッサ内の少なくとも１つの量子ビットの状態を測定する工程と、を含む方法として要約することができる。各量子ビットに付加された無秩序項を徐々に取り除く工程は、時変アニーリング波形に従って無秩序項を徐々に取り除く工程を含むことができる。各量子ビット内の永久電流の変化を補正する工程は、各量子ビットに印加された磁束バイアスを時変補正波形に従って調整する工程とを含むことができる。アニーリング波形と補正波形は実質的に同期されてよい。いくつかの実施形態では、各量子ビット内の永久電流の変化を補正する工程は、展開ハミルトニアンにおいてほぼ一定比を維持する工程を含むことができる。各量子ビットに磁束バイアスを印加する工程は、次式により実質的に記載される２局所イジングハミルトニアン（2-local Ising Hamiltonian）を含む問題ハミルトニアンを少なくとも部分的に規定し、
Figure 0005400872
 各量子ビット内の永久電流の変化を補正する工程は、問題ハミルトニアンにおいてほぼ一定のｈｉ：Ｊｉｊ比を維持する工程を含むことができる。
少なくとも一実施形態は、一組の量子ビットを含む量子プロセッサを使用する量子アニーリング方法であって、各量子ビットに少なくとも１つの制御信号を印加することにより問題ハミルトニアンを設定する工程と、各量子ビットに少なくとも１つの無秩序化信号を印加することにより展開ハミルトニアンを設定する工程と、各量子ビットから無秩序化信号を徐々に取り除くことにより目標ハミルトニアンに向けてアニールする工程と、アニーリング中に各量子ビットに印加される少なくとも１つの制御信号を調整することにより実質的に固定の無次元目標ハミルトニアンを維持する工程と、を含む方法として要約することができる。目標ハミルトニアンに向かってアニールする工程は、問題ハミルトニアンとほぼ同様な目標ハミルトニアンに向かってアニーリングする工程を含むことができる。いくつかの実施形態では、本方法は問題ハミルトニアンからスカラー前因子を抜き出す工程を含むことができ、また、実質的に固定の無次元の目標ハミルトニアンを維持する工程は、各量子ビットに印加される少なくとも１つの制御信号対スカラー前因子の比がアニーリング中にほぼ一定となるように、各量子ビットに印加される少なくとも１つの制御信号を調整する工程を含むことができる。いくつかの実施形態では、各量子ビットに制御信号を印加する工程は、超伝導量子プロセッサ内のいくつかの量子ビットのそれぞれに制御信号を印加する工程を含むことができる。
少なくとも一実施形態は、第１の量子ビットと、第２の量子ビットと、第１の量子ビットに通信可能に結合するように構成された第１の乗算器と、第２の量子ビットに通信可能に結合するように構成された第２の乗算器と、第１の乗算器がグローバル信号線と第１の量子ビット間の結合を仲介し、第２乗算器がグローバル信号線と第２の量子ビット間の結合を仲介するように、第１の乗算器と第２の乗算器の両方に通信可能に結合するように構成されたグローバル信号線と、を含む量子ビット制御システムとして要約することができる。第１の乗算器はグローバル信号線により運ばれる動的信号に第１のスケーリング係数を与えるように調節可能であってよく、第２の乗算器はグローバル信号線により運ばれる動的信号に第２のスケーリング係数を与えるように調節可能であってよい。いくつかの実施形態では、量子ビット制御システムは、第１の乗算器に通信可能に結合するように構成された第１のプログラミングインターフェースであって、第１のプログラミングインターフェースからの制御可能信号は第１の乗算器の第１のスケーリング係数を調節するように動作する、第１のプログラミングインターフェースと、第２の乗算器に通信可能に結合するように構成された第２のプログラミングインターフェースであって、第２のプログラミングインターフェースからの制御可能信号は第２の乗算器の第２のスケーリング係数を調節するように動作する、第２のプログラミングインターフェースと、を含んでよい。第１のプログラミングインターフェースは第１のデジタル／アナログ変換器を含むことができ、第２のプログラミングインターフェースは第２のデジタル／アナログ変換器を含むことができる。第１の量子ビットは量子ビットループと複合ジョセフソン接合を含む超伝導磁束量子ビットであってよく、第２の量子ビットは量子ビットループと複合ジョセフソン接合を含む超伝導磁束量子ビットであってよい。第１の乗算器は、第１の乗算器の複合ジョセフソン接合に通信可能に結合するように構成された第１のプログラミングインターフェースを有する複合ジョセフソン接合により遮断される超伝導材料のループを含む超伝導カプラーであってよく、第２の乗算器は、第２の乗算器の複合ジョセフソン接合に通信可能に結合するように構成された第２のプログラミングインターフェースを有する複合ジョセフソン接合により遮断される超伝導材料のループを含む超伝導カプラーであってよい。いくつかの実施形態では、第１の乗算器は第１の量子ビットの量子ビットループに通信可能に結合するように構成されてよく、第２の乗算器は第２の量子ビットの量子ビットループに通信可能に結合するように構成されてよい。他の実施形態では、第１の乗算器は第１の量子ビットの複合ジョセフソン接合に通信可能に結合するように構成されてよく、第２の乗算器は第２の量子ビットの複合ジョセフソン接合に通信可能に結合するように構成されてよい。第１のプログラミングインターフェースは第１の超伝導デジタル／アナログ変換器を含むことができ、第２のプログラミングインターフェースは第２の超伝導デジタル／アナログ変換器を含むことができる。
少なくとも一実施形態は、量子プロセッサ内の少なくとも２つの素子に動的信号を印加する方法であって、量子プロセッサ内の第１の素子の振る舞いに対応するために第１のスケーリング係数を動的信号に印加するように第１の乗算器をプログラムする工程と、量子プロセッサ内の第２の素子の振る舞いに対応するために動的信号に第２のスケーリング係数を印加するように第２の乗算器をプログラムする工程と、グローバル信号線を介し動的信号を送信する工程と、量子プロセッサ内の第１の素子に第１の信号を結合するように量子プロセッサ内の第１の素子にグローバル信号線を通信可能に結合するように第１の乗算器を構成する工程であって、第１の信号は第１のスケーリング係数だけスケーリングされる動的信号である、工程と、量子プロセッサ内の第２の素子に第２の信号を結合するように量子プロセッサ内の第２の素子にグローバル信号線を通信可能に結合するように第２の乗算器を同時に構成する工程であって、第２の信号は第２のスケーリング係数だけスケーリングされた動的信号である、工程と、を含む方法として要約することができる。第１の素子は第１の超伝導磁束量子ビットであってよく、第２の素子は第２の超伝導磁束量子ビットであってよい。
少なくとも一実施形態は、各量子ビットが内部結合ネットワーク内の少なくとも１つの他の量子ビットに通信可能に結合するように構成されるように内部結合ネットワーク内に配置された複数の量子ビットと、少なくとも２つのグローバル信号線と、を含む量子プロセッサであって、各量子ビットはグローバル信号線の１つに通信可能に結合するように構成され、少なくとも２つのグローバル信号線は、相互に通信可能に結合するように構成された任意の２つの量子ビットがそれぞれグローバル信号線の異なる１つに通信可能に結合するに構成されるように、互いに入り組んだパターンで配置される、量子プロセッサとして要約することができる。少なくとも２つのグローバル信号線は両方とも、断熱量子計算と量子アニーリング計算のいずれかの計算中に量子プロセッサを展開するためにアニーリング信号を運ぶように構成されたアニーリング信号線であってよい。いくつかの実施形態では、複数の量子ビットの各量子ビットは複合ジョセフソン接合を含む超伝導磁束量子ビットであってよく、各量子ビットの複合ジョセフソン接合はアニーリング信号線の１つに通信可能に結合するように構成されてよい。他の実施形態では、複数の量子ビットの各量子ビットは超伝導材料のそれぞれのループにより形成される量子ビットループを含む超伝導量子ビットであってよく、各量子ビットの量子ビットループはグローバル信号線の１つに通信可能に結合するように構成されてよい。相互に通信可能に結合するように構成された任意の２つの量子ビット間の通信可能結合は、それぞれの結合素子を介し実現することができる。同じ量子ビットに通信可能に結合するように構成された任意の２つの結合素子がそれぞれ少なくとも２つの追加のグローバル信号線のそれぞれの１つにより個別に制御されるように、少なくとも２つの追加のグローバル信号線を含むことができる。
少なくとも一実施形態は、複数の量子ビットと、内部結合ネットワーク内の少なくとも１つの他の量子ビットに通信可能に結合するように各量子ビットが構成されるように内部結合ネットワーク内のそれぞれの対の量子ビットを選択的に通信可能に結合するように配置された複数のカプラーと、複数の対の量子ビットのそれぞれの対に信号を結合するために選択的に動作可能なインターフェースを含む少なくとも２つのグローバル信号線と、を含む量子プロセッサであって、それぞれのカプラーにより相互に通信可能に結合するように構成された任意の２つの量子ビットはそれぞれがグローバル信号線の異なる１つに通信可能に結合するように構成される、量子プロセッサとして要約することができる。インターフェースは誘導結合構造であってよい。いくつかの実施形態はまた一組のグローバルカプラー制御線を含むことができ、同じ量子ビットに通信可能に結合するように構成された任意の２つのカプラーのそれぞれはグローバルカプラー制御線の異なる１つへ通信可能に結合するように構成される。
少なくとも一実施形態は、内部結合ネットワーク内に配置された複数の量子ビットを含む量子プロセッサ内の量子ビットを較正する方法であって、第１の量子ビットと第２の量子ビットを含む一対の量子ビットと量子プロセッサ内の他の量子ビットとの任意の結合を非活性化することにより量子プロセッサ内の他の量子ビットから１対の結合量子ビットを通信的に分離する工程と、一対の結合量子ビット内の第１の量子ビットに第１の信号を印加する工程と、第１の信号に応じて、一対の結合量子ビット内の第２の量子ビットにより第１の量子ビットの振る舞いを測定する工程と、を含む方法として要約することができる。ソース量子ビットとして第１の量子ビットを動作させることができ、センサー量子ビットとして第２の量子ビットを動作させることができる。いくつかの実施形態では、本方法はまた、一対の結合量子ビットの第２の量子ビットに第２の信号を印加する工程と、第２の信号に応じて、一対の結合量子ビットの第１の量子ビットにより第２の量子ビットの振る舞いを測定する工程と、を含むことができる。
少なくとも一実施形態は、複数の量子ビットと、少なくともいくつかのそれぞれの対の量子ビット間の通信可能結合を設けるように構成された複数のカプラーと、各量子ビットに磁束バイアスを印加するように動作可能な第１の組のプログラミングインターフェースと、各量子ビットに動的アニーリング信号を印加するように動作可能な第２の組のプログラミングインターフェースと、各量子ビットに動的補正信号を印加するように動作可能な第３の組のプログラミングインターフェースと、を含む超伝導量子プロセッサであって、第３の組のプログラミングインターフェースの各プログラミングインターフェースはそれぞれの乗算器を含み、それぞれの各乗算器はグローバル信号線とそれぞれの量子ビット間の通信可能結合を仲介するように構成される、超伝導量子プロセッサとして要約することができる。
少なくとも一実施形態は、複数の量子ビットと、少なくともいくつかのそれぞれの対の量子ビット間の通信可能結合を設けるように構成された複数のカプラーと、一組のプログラミングインターフェースと、を含む超伝導量子プロセッサであって、一組のプログラミングインターフェースは、各量子ビットに少なくとも１つの制御信号を印加することにより問題ハミルトニアンを設定し、各量子ビットに少なくとも１つの無秩序化信号を印加することにより展開ハミルトニアンを設定し、各量子ビットから無秩序化信号を徐々に取り除くことにより目標ハミルトニアンに向けてアニールし、アニーリング中に各量子ビットに印加される少なくとも１つの制御信号を調整することにより実質的に固定の無次元の目標ハミルトニアンを維持する、ように構成される、超伝導量子プロセッサとして要約することができる。
少なくとも一実施形態は、第１の量子ビットと、第１の量子ビットに第１の信号を印加するように構成された第１のプログラミングインターフェースと、第１の信号に応じて第１の量子ビットの振る舞いを測定するように構成された第２の量子ビットと、を含む量子プロセッサとして要約することができる。
添付図面において、同一の参照番号は同様の要素または行為を特定する。添付図面における要素の寸法と相対位置は必ずしも原寸に比例して描かれていない。例えば、様々な要素の形状と角度は原寸に比例して描かれておらず、これらの要素のいくつかは図面の読み易さを向上させるために任意に拡大され、配置される。さらに、描かれた要素の特定形状は特定の要素の実際の形状に関するいかなる情報も伝えるように意図されておらず、あくまでも添付図面における認識の容易さのために選択された。
量子アニーリング（および／または断熱量子計算）のために設計された従来の超伝導量子プロセッサの一部の概略図である。 １つの例示的実施形態による、超伝導磁束量子ビットにより量子アニーリング制御を実行する方法の実施形態のフロー図である。 素子固有動的制御信号の局所管理を組み込むようにされた超伝導量子プロセッサの実施形態の一部の概略図である。 一例示的実施形態による量子ビット制御システムの概略図である。 各量子ビットの複合ジョセフソン接合に結合されたグローバル信号線の局所プログラミングを実装する超伝導量子プロセッサの一部の実施形態の概略図である。 任意の２量子ビット操作を容易にするようにされた超伝導量子プロセッサの一部の実施形態の概略図である。 互いに入り組んだグローバル信号線を有する隣接結合量子ビットの単純な線状鎖の実施形態の説明図である。 １６個の隣接結合量子ビットと２つの互いに入り組んだグローバル信号線の正方格子を含む例示的な量子プロセッサの実施形態の説明図である。 １６個の隣接および第二隣接結合量子ビットの正方格子と４つの互いに入り組んだグローバル信号線を含む例示的な量子プロセッサの実施形態の説明図である。 量子プロセッサにおける第１の量子ビットの較正方法の実施形態のフロー図である。
詳細な説明
以下の記載には、様々な開示実施形態を完全に理解するための特定の詳細がいくつか含まれている。しかしながら１つまたは複数のこれらの特定の詳細無しにあるいは他の方法、部品、材料等により、本実施形態を実現し得るということを当業者は認識するであろう。他の事例では、量子素子などの量子プロセッサ、結合素子、およびマイクロプロセッサと駆動回路を含む制御システムに関連する周知の構造は、本システム、方法および装置の実施形態の説明を不必要に曖昧にすることを回避するために詳細に示されなかったかあるいは説明されなかった。本明細書と添付の特許請求の範囲を通して、用語「要素」は、限定するものではないが量子プロセッサに関連するこのような構造、システムおよび素子、ならびにこれらに関係するプログラム可能パラメータをすべて包含するように使用される。
文脈上必要な場合以外は、以下の明細書と特許請求の範囲を通して、用語「含む（comprise）」とその活用形（「comprises」および「comprising」など）は開かれた包括的な意味、すなわち「限定するものではないが含む」と解釈されるものとする。
本明細書の全体にわたる「一実施形態」、「実施形態」、または「別の実施形態」への言及は、その実施形態に関して説明された特定の参照特徴、構造または特性が少なくとも一実施形態に含まれることを意味する。したがって、本明細書の全体にわたる様々な箇所における「一実施形態では」または「実施形態では」または「別の実施形態では」の語句の出現は、必ずしもすべてが同じ実施形態を言及するとは限らない。さらに、特定の特徴、構造または特性は、１つまたは複数の実施形態では任意の好適なやり方で組み合わせられてよい。
本明細書と添付の特許請求の範囲において使用されるように、単数形（「a」、「an」、および「the」）は、その内容が明らかに規定しない限り、複数の言及を含むということに留意されたい。したがって、例えば「量子プロセッサ」を含む問題解決システムへの言及は、単一の量子プロセッサまたは２つ以上の量子プロセッサを含む。用語「または」は通常、その内容が明記しない限り「および／または」を含む意味で使用されるということにも留意すべきである。
本明細書に記載される標題はあくまでも便宜上のものであり、実施形態の範囲や意味を解釈するものではない。
本システム、方法および装置に従って、量子アニーリングの新しいプロトコルまたは処理について説明する。この形式の量子アニーリングとは、本明細書では「被制御量子アニーリング（controlled quantum annealing）」を指し、超伝導磁束量子ビットを含む量子プロセッサを使用して実施されるのに特によく適している。しかしながら、被制御量子アニーリングで具現される概念は他の形式の量子ビットを実装する量子プロセッサの他の形式に適用されてよいということを当業者は理解するであろう。
量子アニーリングは様々なやり方で実装されてよいが、その最終目標はほぼ同じである。すなわち、システムハミルトニアンが計算問題を符号化しかつ低エネルギー状態が計算問題の解を表す、システムハミルトニアンの低エネルギー状態（例えば、基底状態）を発見することである。したがって、システムハミルトニアンは「問題ハミルトニアン」と呼ばれることがある。問題ハミルトニアンの正確な形式はそれが実施されるハードウェアに応じて変わってよい。一例として、超伝導磁束量子ビットを含む量子プロセッサは、実質的に式１で与えられる２局所イジングハミルトニアンの形式の問題ハミルトニアンを具現するように使用されてよい。
Figure 0005400872
 式中、ｎは量子ビット数を表し、
Figure 0005400872
 はｉ番目の量子ビットのパウリＺ行列であり、ｈｉとＪｉｊは各量子ビットに結合される無次元の局所磁場である。式１のｈｉ項は、各ｉ番目の量子ビットの量子ビットループに磁束信号ΦＸをそれぞれ結合することにより物理的に実現することができる。式１のＪｉｊ項は、印加されるカプラー磁束バイアスΦＪにより少なくとも部分的に規定される結合強度と共に一対の量子ビット（量子ビットｉとｊそれぞれ）の量子ビットループをそれぞれ結合することにより物理的に実現することができる。式１の２局所イジングハミルトニアンの基底状態などの低エネルギー状態を決定することは計算上困難であることが知られている。他の問題は２局所イジングハミルトニアンにマッピングされてよく、したがってこのハミルトニアンは、量子アニーリングを実装する量子プロセッサにおける一般的問題ハミルトニアンとして位置付けることができる。式１により示されたハミルトニアンをアニールするために、先に説明したよう無秩序項が加えられ、これにより式２で与えられる展開ハミルトニアンを実現する。
Figure 0005400872
 式中、
Figure 0005400872
 はｉ番目の量子ビットのパウリＸ行列であり、Δｉはｉ番目の量子ビットに誘起された単一の量子ビットトンネル分裂である。アニーリング中、トンネル分裂Δｉは式１で与えられる問題ハミルトニアンだけが残るまで徐々に取り除かれる。超伝導磁束量子ビットを含む量子プロセッサを使用して２局所イジングハミルトニアンの固定量子アニーリングをどのように実現できるかの簡単な説明を以下に示す。
図１は、固定量子アニーリング（および／または断熱量子計算）のために設計された従来の超伝導量子プロセッサ１００の一部の概略図である。図１に示す超伝導量子プロセッサ１００の部分は、２つの超伝導磁束量子ビット１０１、１０２とその間の情報を結合する調節可能なＺＺカプラー１１１とを含む。図１に示す量子プロセッサ１００の部分は２つだけの量子ビット１０１、１０２と１つのカプラー１１１を含むが、完全な量子プロセッサ１００は任意の数の量子ビットとその間の情報を結合する任意の数の結合素子とを含むことができるということを当業者は理解するであろう。
式１と式２に示すハミルトニアンを物理的に実現するために図１に示す量子プロセッサ１００の部分を実装することができる。これらのハミルトニアン内にσｚとσｘの項を設けるために、量子プロセッサ１００は量子プロセッサ１００の状態を構成し制御するために使用されるプログラミングインターフェース１２１〜１２５を含む。本明細書および添付の特許請求の範囲を通して、用語「プログラミングインターフェース」は、量子プロセッサの特定の素子または部品にプログラミングおよび／または制御信号を結合するように動作可能な構造を指すために使用される。図示の実施形態では、プログラミングインターフェース１２１〜１２５のそれぞれはプログラミングシステム（図示せず）により制御されるそれぞれの誘導結合構造により実現される。このようなプログラミングシステムは量子プロセッサ１００から分離してもよいし、あるいは米国特許出願公開第２００８−０２１５８５０号に記載されるように局所的に（すなわち量子プロセッサ１００と共にオンチップで）含まれてもよい。
量子プロセッサ１００の動作において、プログラミングインターフェース１２１と１２４はそれぞれ、量子ビット１０１と１０２のそれぞれの複合ジョセフソン接合１３１、１３２内にそれぞれの磁束信号ΦＣＪＪを結合し、これによりシステムハミルトニアン内のΔｉ項を実現するように使用されてよい。この結合が式２のσｘ項を与える。同様に、プログラミングインターフェース１２２と１２３はそれぞれ、量子ビット１０１と１０２のそれぞれの量子ビットループ内にそれぞれの磁束信号ΦＸを結合し、これによりシステムハミルトニアン内のｈｉ項を実現するように使用されてよい。この結合が式１と２のσｚ項を与える。プログラミングインターフェース１２５は、カプラー１１１を介し量子ビット１０１と１０２間の結合を制御し、これによりシステムハミルトニアン内のＪｉｊ項を実現するように使用されてよい。この結合が式１と２のσｚσｚ項を与える。図１では、プログラミングインターフェース１２１〜１２５のそれぞれのシステムハミルトニアンへの例示的な寄与はボックス１２１ａ〜１２５ａにそれぞれ示される。
図１に示す量子プロセッサ１００の部分を使用することにより、小規模な２量子ビット量子アニーリング計算を実行することができる。式１により示される問題ハミルトニアンは、プログラミングインターフェース１２５により制御されるように、ｈｉσｚ項とカプラー１１１を設定するためにそしてＪ１２σｚσｚ項を設定するためにプログラミングインターフェース１２２と１２３を使用することにより実現されてよい。アニーリング中、無秩序項ΓＨＤは、Δｉσｘ項を設定するためにプログラミングインターフェース１２１と１２４を使用することにより実現されてよい。これは、量子ビット１０１と１０２内のトンネル分裂を誘起する。システムが展開するにつれて、プログラミングインターフェース１２１と１２４により設定されるΔｉσｘ項を、アニーリング処理の最後に式１を規定する項だけが残るように徐々に取り除くことができる。
上述したように、超伝導磁束量子ビットを有する量子アニーリングに対する単純な手法は、プログラミングインターフェース１２２と１２３を介し量子ビットループ（ΦＸ）にそしてプログラミングインターフェース１２５（すなわち固定量子アニーリングプロトコル）を介しカプラー（ΦＪ）１１１に印加される固定磁束バイアスを使用することである。しかしながら、この手法は、所与の量子ビット１０１の複合ジョセフソン接合１３１に（例えば、プログラミングインターフェース１２１を介し）印加される制御信号の変調が量子ビットのトンネル分裂と量子ビットの永久電流の両方に影響を与えるということを考慮しない。したがって、アニーリング展開を駆動するΔｉ項を削減するためにＣＪＪバイアスを調整することがまた、問題ハミルトニアン内のｈｉとＪｉｊの大きさを望ましくないほど変化させるかもしれない。
本システム、方法および装置に従って、超伝導磁束量子ビットを有する被制御量子アニーリングのプロトコルについて説明する。被制御量子アニーリングはシステムハミルトニアンの展開中に目標低エネルギー状態（基底状態など）への連続的収束のための適切な条件を与えるので、固定量子アニーリングより有利となり得る。
被制御量子アニーリングでは、量子ビット（例えば、量子ビット１０１と１０２）に印加される磁束バイアス（ΦＸとΦＪ）および／またはカプラー（例えば、カプラー１１１）は静的とは対照的に動的に制御される。このようにして、磁束バイアスは、無秩序項ΓＨＤがシステムハミルトニアンから徐々に取り除かれるにつれて各量子ビット内の永久電流の成長を補正するために変更されてよい。いくつかの実施形態では、動的磁束バイアスはシステムハミルトニアンにおいてほぼ一定比を維持するように変更され、一方、各量子ビット内に結合される無秩序項Δｉσｘは削減される。
いくつかの実施形態では、被制御量子アニーリングは、実質的に固定の無次元目標ハミルトニアンを維持することによりアニーリングスケジュールにおける展開ΦＣＪＪ項に対処することができる。「目標」ハミルトニアンは問題ハミルトニアン（例えば、式１）であり、問題ハミルトニアンの基底状態は全体の絶対エネルギー尺度とは独立している。このため、問題ハミルトニアンからスカラー前因子Ｅｐを抜き出して下記式１．１のような無次元係数を与えることができる。
Figure 0005400872
 式中、ｈｉ／ＥｐとＪｉｊ／Ｅｐは、エネルギー状態構成（基底状態などの低エネルギー状態を含む）を最終的に規定する無次元の比である。本システム、方法および装置によると、被制御量子アニーリングのいくつかの実施形態は、システムの目標低エネルギー状態（例えば、基底状態）への連続的収束を提供するためにｈｉ／Ｊｉｊの比が展開を通してほぼ一定のままであるようにアニーリング処理中に磁束バイアスを動的に変更する工程を含む。いくつかの実施形態では、スカラー前因子は、Ｅｐ＝ＪＡＦＭとなるように例えば１反強磁性結合単位ＪＡＦＭなどの通常の結合係数Ｊｉｊであってよい。
式１に説明した問題ハミルトニアンは２種類の変数ｈｉとＪｉｊを有する。これらの項の両方とも量子ビットループ内で循環する永久電流により影響される。永久電流の影響は次式３Ａと３Ｂに示される。
Figure 0005400872
式中、
Figure 0005400872
 はｉ番目の量子ビットの量子ビットループ内の永久電流の大きさを表し、
Figure 0005400872
 はプログラミングインターフェース（量子ビット１０１に結合されるプログラミングインターフェース１２２など）によりｉ番目の量子ビットの量子ビットループ内に結合される磁束バイアスΦＸの少なくとも一部を表し、
Figure 0005400872
 はカプラー（量子ビット１０１と１０２間のカプラー１１１など）により実現されるｉ番目とｊ番目の量子ビット間の実効相互インダクタンスを表す。単純化のために、永久電流は
Figure 0005400872
 となるようにすべての量子ビット間で一様であると仮定してよい。したがって、式３Ａと３Ｂから、ｈｉがＩｐに正比例し、Ｊｉｊが
Figure 0005400872
 に正比例することは明らかである。
Figure 0005400872
 が通常は定数である固定アニーリングに関し、式１により示される問題ハミルトニアンの２つの変数項の比は下記式４に示すようにＩｐに反比例する。
Figure 0005400872
本システム、方法および装置のいくつかの実施形態では、各量子ビット内に結合される無秩序項Δｉσｘが低減される間、ほぼ一定比を維持することが望ましい。ほぼ一定に保持されるべき特に有益な比の例は、式４において各量子ビット内の永久電流Ｉｐに依存すると示されたｈｉ対Ｊｉｊの比であるが、当業者は１反強磁性結合単位Ｊｉｊ＝ＪＡＦＭなどのＪｉｊの所与の値に関しＪｉｊの他の値も同様に使用することができるということを理解するであろう。したがって、Δｉσｘ項が取り除かれるにつれて各量子ビットの永久電流Ｉｐがほぼ一定のままであることを保証することによりｈｉ対ＪＡＦＭの比をほぼ一定に保持することができる。ｈｉ対ＪＡＦＭの比はほぼ一定のままであると保証することで、アニーリング処理中に目標低エネルギー状態（基底状態など）への連続的収束を容易にする。
式３Ａと３Ｂは、ｈｉ対ＪＡＦＭの比（式４）を一定に保持可能な２つの手段を与える。すなわち、カプラーにより実現される相互インダクタンス
Figure 0005400872
 を１／ＩＰに比例した係数により補正することができるか、あるいは各量子ビットの量子ビットループに結合した磁束バイアス
Figure 0005400872
 をＩＰに比例した係数により補正することができる。いくつかの実施形態では、ｈｉ対ＪＡＦＭの一定比を与えるために相互インダクタンス
Figure 0005400872
 と磁束バイアスΦｘの両方を補正することができる。
カプラーにより実現される相互インダクタンス
Figure 0005400872
 の制御は理論的にはアニーリング処理中のＩＰの成長を補正するために使用されていてよいが、いくつかの実装ではこの形式の制御を実現するのは特に困難になる可能性がある。したがって、いくつかの実施形態では、各量子ビットの量子ビットループに結合された磁束バイアスΦｘを適宜調整することにより、ΦＣＪＪの変化により誘起される量子ビット永久電流ＩＰの成長を補正することが好ましいかもしれない。式３Ａと３Ｂから下式が得られる。
Figure 0005400872
したがって、各量子ビットの量子ビットループに結合された磁束バイアスΦｘを
Figure 0005400872
 の成長に比例して成長させることによりＩＰが成長するにつれｈｉ対ＪＡＦＭの比をほぼ一定に保持することができる。したがって、式６に示すように
Figure 0005400872
 の成長に比例して各量子ビットの量子ビットループに結合される総有効磁束バイアスΦｘを変更することにより、被制御量子アニーリングを実現することができる
Figure 0005400872
いくつかの実施形態では、被制御アニーリングプロトコル（controlled annealing protocol）を設定するには各量子ビットの
Figure 0005400872
 の単独測定で十分である。この単独測定から、システムハミルトニアンの展開中に目標低エネルギー状態（基底状態など）に向かう連続的収束を維持するために、ｈｉ／ＪＡＦＭの目標値により結果をスケーリングすることができる。上述したように、反強磁性結合状態（ＡＦＭ）は、本明細書では一例として使用されるということ、そして実際上は、いかなる特定の結合状態（強磁性結合、または完全な強磁性と完全な反強磁性結合の間の任意の非零結合など）もｈｉ対Ｊｉｊの比を設定するための基準として使用可能であるということとを当業者は理解するであろう。
本明細書に記載の様々な実施形態は、被制御量子アニーリングと呼ばれる量子アニーリングに対する手法の改善のためのシステム、方法および装置を提供する。図２は、超伝導磁束量子ビットを有する被制御量子アニーリングを実行する方法２００の実施形態のフロー図である。方法２００は３つの行為２０１〜２０３を含み、アニーリング処理中に磁束バイアスを動的に変更する工程を組み込む。行為２０１では、展開ハミルトニアンは適切な磁束バイアスおよび無秩序項を印加および付加することにより設定される。いくつかの実施形態では、式２により示される展開ハミルトニアンを実質的に実現するために、展開ハミルトニアンは例えば図１に示す超伝導量子プロセッサを構成することにより設定されてよい。いくつかの実施形態では、第１に、量子ビットの量子ビットループとカプラーに磁束バイアスを適宜印加することにより問題ハミルトニアン（式１により示された問題ハミルトニアンなど）を設定することができ、次に、量子ビットの複合ジョセフソン接合に磁束信号を印加することにより無秩序項を追加することができる。行為２０２では、量子プロセッサは、量子ビット永久電流の変化を補正するために無秩序項を徐々に除去し同時に磁束バイアスを変更することにより制御可能にアニールされる。上述したように、無秩序項を取り除くアニーリング処理はまた、不連続な展開経路となる量子ビット永久電流の変化を誘起することができる。本システム、方法および装置によると、この悪影響は、アニーリングにより誘起される量子ビット永久電流の変化を補正するために問題ハミルトニアンを規定する磁束バイアスをアニーリング処理中に変更することにより回避される。いくつかの実施形態では、この補正は、所与の形式の結合（すなわち強磁性、反強磁性、またはある中間形式の結合）のｈｉ対Ｊｉｊの比がアニーリング処理を通してほぼ一定のままであるように制御される。行為２０３では、システムの状態が測定される。いくつかの実施形態では、これは、各量子ビットの永久電流状態を測定するために例えばＤＣ−ＳＱＵＩＤを使用することにより量子プロセッサ内の量子ビットのすべてまたは一部の状態を読み出す工程を含むことができる。量子ビット読み出しのシステム、方法および装置のさらなる説明は、米国特許出願公開第２００６−０２４８６１８号と米国特許出願公開第２００９−００７８９３１号に記載されている。
上述したように、被制御量子アニーリングは、式６により示す
Figure 0005400872
 の成長に比例して局所磁束バイアスΦｘを変更することにより実装されてよい。したがって、アニーリング処理を通しての
Figure 0005400872
 の展開を理解することと、この特性がΦｘとΦＣＪＪの変化によりどのように影響されるかを理解することが有用である。各量子ビットの
Figure 0005400872
 が測定されると（
Figure 0005400872
 はすべてのカプラーに対して名目上同じであると想定する）、カプラーを任意の結合強度に設定することができ、任意のｈｉ／Ｊを各量子ビットに適用することができる。いくつかの実施形態では、量子プロセッサの各量子ビットを解析して
Figure 0005400872
 間の測定関係を表すデータの参照テーブルを設定することができる。このような実施形態では、システムがアニールするにつれ適切な値を磁束バイアスΦｘに割り当てるために参照テーブルを使用することによりｈｉ対Ｊｉｊの比をほぼ一定に保持することができる。他の実施形態では、参照テーブルのデータに適合するように滑らかな現象関数を使用することができ、アニーリング手順の波形を発生するときにこの関数を呼び出すことができる。
被制御量子アニーリングのいくつかの実施形態では、各量子ビットの複合ジョセフソン接合に印加されるアニーリング波形によりアニーリングスケジュールを規定することができる。この波形により誘起されるΦＣＪＪの変化は各量子ビットの永久電流の変化となる。これは、各量子ビットの量子ビットループに印加される磁束バイアスΦｘに補正波形を加えることにより補正することができる。いくつかの実施形態では、ｈｉ／ＪＡＦＭの目標値を乗じたモデル化
Figure 0005400872
 展開を含む量子ビット磁束バイアスΦｘに補正波形を印加することが有利である。この補正波形は、各量子ビットの複合ジョセフソン接合に印加されるアニーリング波形と同期させてよい。したがって、いくつかの実施形態では、アニーリング波形を設定し、次に、補正波形を発生するためにモデル化
Figure 0005400872
 展開を使用することが有利であろう。
本明細書に記載の被制御量子アニーリングプロトコルは、量子計算中に量子プロセッサの要素の望ましくないゆらぎの能動的補正を取り入れる方法の例である。いくつかの実施形態では、このような能動的補正は、所望の補正信号をプログラムし管理するためのシステムを設けることにより実現されると有利であろう。本システム、方法および装置では、例えば被制御量子アニーリングプロトコルに有用な動的補正信号を管理するためのスケーラブルハードウェアアーキテクチャについて説明する。
あらゆる量子ビットにおいて同じ効果を達成するために同じ信号を使用することができたら、例えば量子プロセッサ内の各量子ビットに動的補正信号を印加することは大いに単純化されるであろう。このシナリオでは、単一のグローバル信号線を単純に各量子ビットに直接結合することができ、あらゆる量子ビットに同じ補正信号を結合するために単一のグローバル信号線を使用することにより補正を実現することができるであろう。しかしながら、実際上、特定の各量子ビットが印加補正信号にどのように応答するかに影響を与え得る差異（例えば、製造変動および／またはプログラミング／構成差による）が量子プロセッサの量子ビット間に存在する。これらの差異は、素子固有の振る舞いに対処する素子固有の動的補正信号の印加を要するかもしれない。すなわち、製造変動および／またはプログラミング／構成差は、アニーリング展開中のＣＪＪバイアスの変化に各量子ビットを各量子ビット独自のやり方で応答させることができるので、被制御量子アニーリングプロトコルにより規定される所望の補正は、各量子ビット内に同じグローバル補正信号を結合することにより実現できないかもしれない。本システム、方法および装置は、素子固有の動的信号を有する量子プロセッサの様々な要素を局所的にプログラムするためのスケーラブル技術を提供する。これらのスケーラブル技術は、超伝導磁束量子ビットを含む量子プロセッサを使用して被制御量子アニーリングを実施するのに特によく適している。しかしながら、任意の種類の量子プロセッサの要素に他の形式の制御信号を印加する際の使用に、本システム、方法および装置において具現される概念を適合することができるということを当業者は理解するであろう。
少なくとも１つの固有補正信号線が各素子と通信するように補正信号線を導入することにより、被制御量子アニーリングに必要な補正を実現する一組の素子固有動的信号を印加することができるということを当業者は理解するであろう。しかしながら、超伝導量子プロセッサの規模が大きくなるにつれて、この手法は非実用的かつ管理不能の数の信号線を直ちに要する可能性がある。本明細書に記載の様々な実施形態は、素子毎の固有信号線を要することなく複数の素子に動的信号を局所的に印加するシステム、方法および装置を提供することによりこの課題に対処する。
米国特許出願第１１／９５０，２７６号に記載されるように、超伝導量子プロセッサの様々な要素を制御するために必要とされる信号線の数は、量子プロセッサの要素の局所プログラミングを実装することにより規制することができる。超伝導量子プロセッサの要素を局所的にプログラムすることは、例えば米国特許出願公開第２００９−００８２２０９号に記載される超伝導デジタル／アナログ変換器（ＤＡＣ）の使用を伴ってよい。いくつかの実施形態では、少なくとも１つのＤＡＣは、少なくとも１つのデマルチプレクサ回路（例えば、２００８年６月３日出願の米国仮特許出願第６１／０５８，４９４号、発明の名称「超伝導デマルチプレクサ回路のためのシステム、方法および装置（Systems, Methods and Apparatus For Superconducting Demultiplexer Circuits）」に記載されたもの）と通信可能に結合するように構成されてよい。いくつかの実施形態では、少なくとも１つのＤＡＣは少なくとも１つの超伝導シフトレジスタ（例えば、米国特許出願第１２／１０９，８４７号に記載された単一の磁束量子シフトレジスタあるいはラッチング量子ビットを含むシフトレジスタ）に通信可能に結合するように構成されてよい。例えば局所プログラミングを採用する超伝導量子プロセッサの実施形態では、図１の各プログラミングインターフェース１２１〜１２５はそれぞれのＤＡＣを含んでもよいし、あるいはそれぞれのＤＡＣと結合してもよい。
固定量子アニーリングの代表的用途では、唯一の時変信号は、各量子ビットのＣＪＪ（例えば、図１のＣＪＪ １３１、１３２）に適用される無秩序項である。しかしながら、被制御量子アニーリングでは、無秩序項の変更に起因する永久電流の変化を補正するために少なくとも１つの時変補正信号を各量子ビットの量子ビットループに印加することができる。上述したように、適切な動的補正信号の正確な形式および大きさはそれが印加される特定の量子ビットの特性に依存するかもしれず、また、これらの特性は製造中の変動あるいはシステム構成により課されるパラメータ差異の結果として量子ビット間で一致しないかもしれない。
本明細書に記載の様々な実施形態は、信号線の必要本数を制限する一方で、素子固有の動的信号を有する超伝導量子プロセッサの要素を局所的にプログラムするためのシステム、方法および装置を提供する。いくつかの実施形態では、これは、グローバル信号線により運ばれる動的信号の独立調節可能なスカラー乗算を行うそれぞれの乗算器を介し各量子ビットに（または量子ビットのサブセットに）結合される少なくとも１つのグローバル信号線を導入することにより実現される。いくつかの実施形態では、乗算器はカプラー（例えば、図１のカプラー１１１）に似ていてもよく、各乗算器により行われるスカラー乗算は乗算器が結合される特定の量子ビット（または他の素子）の特性に対処するように制御されてよい。いくつかの実施形態では、乗算器は好ましくは米国特許出願公開第２００８−０２３８５３１号に記載されたカプラーの実施形態におけるようなＣＪＪを含むことができる。
本明細書と添付の特許請求の範囲を通して、用語「乗算器」は、第１の素子と第２の素子間の通信可能結合を仲介するように構成された構造であって第１の素子から第２の素子に結合される信号に利得を当てるように動作可能な構造を指すために使用される。さらに、用語「グローバル信号線」は、量子プロセッサ内の複数の要素（例えば、量子ビットおよび／またはカプラー）に通信可能に結合するように構成された信号線を指すために使用される。
いくつかの実施形態では、グローバル信号線から超伝導磁束量子ビットの量子ビットループへ信号を結合するために乗算器を使用することができる。例えば、乗算器は、被制御量子アニーリングプロトコルにより規定された補正信号を与えるために超伝導磁束量子ビットの量子ビットループに結合されてよい。
図３は、素子固有動的制御信号の局所管理を取り入れるようにされた超伝導量子プロセッサ３００の実施形態の一部の概略図である。例えば被制御量子アニーリングを実装するための補正信号として、このような動的制御信号を使用することができる。図３に示す超伝導量子プロセッサ３００の部分は、図３において各プログラミングインターフェース３２１〜３２５がそれぞれの局所ＤＡＣに結合されるものとして明示的に示す以外は、いくつかの点で図１に示す超伝導量子プロセッサ１００の部分と似たサブ部分３５０を含む。図３に示す超伝導プロセッサ３００の部分のサブ部分３５０は２つの量子ビット３０１、３０２と１つの調節可能なカプラー３１１を含むが、当業者は任意の数の量子ビットおよび量子ビット結合素子が完全な超伝導量子プロセッサ内に含まれ得るということを理解するであろう。
超伝導量子プロセッサ１００とは対照的に、超伝導量子プロセッサ３００は素子固有動的信号の局所管理を取り入れるようにされている。サブ部分３５０の外に、超伝導量子プロセッサ３００は任意の所望の信号を運ぶように構成することができるグローバル信号線３６０を含む。いくつかの実施形態では、グローバル信号線３６０は、被制御量子アニーリングプロトコルに従って単一の量子ビットトンネル分裂の変化により誘起される量子ビット永久電流の変化を補正するための動的補正信号を運ぶことができる。グローバル信号線３６０はそれぞれの乗算器により量子ビット３０１と３０２のそれぞれに結合される。乗算器３７１はグローバル信号線３６０を量子ビット３０１に結合し、乗算器３７２はグローバル信号線３６０を量子ビット３０２に結合する。各乗算器３７１と３７２がそれぞれのＣＪＪを含むことを保証することは有利かもしれないが、各乗算器３７１と３７２は、限定しないが米国特許出願公開第２００６−０１４７１５４号、米国特許出願公開第２００８−０２３８５３１号、米国特許出願公開第２００８−０２７４８９８号に記載されたものを含む様々な結合素子の形式を取ってよい。いくつかの実施形態では、乗算器３７１と３７２は、プログラミングインターフェース３２６と３２７（それぞれはそれぞれのＤＡＣ含んでもよいしあるいはそれらに結合されてもよい）によりそれぞれ制御される。図示の実施形態では、プログラミングインターフェース３２６は乗算器３７１のＣＪＪへ通信可能に結合するように構成され、プログラミングインターフェース３２７は乗算器３７２のＣＪＪへ通信可能に結合するように構成される。プログラミングインターフェース３２６により管理される制御信号は乗算器３７１の磁化率を調整するために使用されてよく、プログラミングインターフェース３２７により管理される制御信号は乗算器３７２の磁化率を調整するために使用されてよい。カプラーの磁化率の調整は、カプラーが入力信号に当てる利得に実効的に影響を与える。このようにして、各乗算器３７１、３７２は、グローバル信号線３６０から量子ビット３０１と３０２それぞれに結合される動的信号にそれぞれのスケーリング係数を与えるように使用されてよい。
本システム、方法および装置によると、結合素子は、グローバル信号線３６０により運ばれる信号をスケーリングし、スケーリングされた信号を超伝導量子プロセッサの特定要素に付与する乗算器３７１、３７２として使用されてよい。いくつかの実施形態では、量子プロセッサ内のすべての量子ビットは形状がほぼ同じの応答曲線を呈してよいが、製造変動または構成差の結果として異なってスケーリングされる。このため、動的補正信号の一般的な形は量子ビット毎にほぼ同じであってよく、個々の量子ビットの応答に対処するためのスケーリングだけを必要とする。したがって、いくつかの実施形態では、単一のグローバル信号線３６０は、量子ビット永久電流の変化を補正するのに必要な一般的な時変形状を具現する動的補正信号を運ぶことができ、この信号は所望のスケーリングを与えるためにそれぞれの乗算器（例えば、乗算器３７１と３７２のそれぞれ）を介し各量子ビット（例えば、量子ビット３０１と３０２）に結合されてよい。この手法は、任意の数の量子ビットを含む量子プロセッサの使用に対し容易に拡大縮小が可能である。例えば、任意の数の量子ビットのそれぞれは、それぞれの乗算器を介しグローバル信号線３６０に結合されてよい。このようにして、非実用的または管理不能な数の制御信号線の実装を要することなく、素子固有の動的補正信号を量子プロセッサの各要素に局所的に印加することができる。
いくつかの実施形態では、各量子ビットに印加される動的信号の一層のカスタマイズ可能性が望まれるかもしれない。例えば、いくつかの用途では、単純に単一のグローバル信号波形をスケーリングすることは、各量子ビットの一意性に対処するには十分ではないかもしれない。多数の追加信号線を要することなく、各量子ビットに印加される動的信号の一層のカスタマイズ可能性を提供するために、各量子ビット自体は複数の乗算器の寄与を加算する加算器として使用されてよい。すなわち、少なくとも２つの別個の動的信号は、各動的信号がそれぞれの乗算器を介しかつそれぞれのスケーリング係数を適用する各乗算器により、量子ビットの量子ビットループ内に結合されてよい。
図４は、単一の超伝導量子ビット４０１といくつかの実施形態ではそれぞれが量子プロセッサ内の他のそれぞれの量子ビット（図示せず）に各量子ビット４０１を結合することができる２つの量子ビット間カプラー４１１と４１２とを含む量子ビット制御システム４００の概略図である。量子ビット間カプラー４１１と４１２のそれぞれはそれぞれのＣＪＪを含む。各カプラー４１１と４１２はＣＪＪに結合されるそれぞれのＤＡＣ４２１、４２２を含むそれぞれのプログラミングインターフェースにより制御される。任意の数の量子ビット間カプラーを同様に、量子プロセッサの量子ビット結合アーキテクチャに応じ採用することができるということを当業者は理解するであろう。量子ビット制御システム４００はまた、それぞれが量子ビット４０１とそれぞれのグローバル信号線４６１と４６２に結合される２つの乗算器４７１と４７２を含む。乗算器４７１は量子ビット４０１にグローバル信号線４６１を通信可能に結合するように構成され、乗算器４６２は量子ビット４０１にグローバル信号線４６２を通信可能に結合するように構成される。乗算器４７１と４７２のそれぞれはまた、それぞれの制御ＤＡＣ４８１、４８２に結合されるそれぞれのＣＪＪを含む。ＤＡＣ４８１は、この信号を量子ビット４０１に結合する前に、グローバル信号線４６１により運ばれた動的信号に乗算器４７１が適用するスケーリングに影響を与える。同様に、ＤＡＣ４８２は、この信号を量子ビット４０１に結合する前に乗算器４７２がグローバル信号線４６２により運ばれた動的信号に適用するスケーリングに影響を与える。乗算器４７１と４７２により結合されるそれぞれの信号を量子ビット４０１に合成（すなわち、実効的に加算）することができる。各グローバル信号線４６１、４６２は、量子ビット４０１に合成される前に乗算器４７１と４７２によりそれぞれスケーリングすることができる任意の形の時変波形を与えることができる。乗算器４７１と４７２の相対的スケーリング係数とグローバル信号線４６１、４６２により運ばれる信号の相対的波形とに応じ、様々な有効な波形を量子ビット４０１に結合することができる。さらに、任意の数のグローバル信号線のそれぞれを同様にそれぞれの乗算器を介し量子ビット４０１に結合することができるということを当業者は十分に理解するであろう。
いくつかの実施形態では、加算された信号だけが量子ビットに結合されるように複数の制御信号の加算を量子ビットの外で実現することができる。例えば、別の実施形態では、量子ビット制御システム４００は、乗算器４７１と４７２により与えられる信号が量子ビット４０１に結合される前に加算器において合成されるように乗算器４７１と４７２と量子ビット４０１間の結合を遮断する加算器を含むことができる。加算器は例えばいくつかの実施形態では乗算器４７１と４７２と量子ビット４０１への結合を容易にする誘導性素子を有する超伝導材のループを含むことができることを当業者は理解するであろう。
複数の量子ビットを含む量子プロセッサのアーキテクチャでは、任意の数の量子ビットのそれぞれを同様にそれぞれの乗算器を介し任意の数のグローバル信号線に結合することができる。したがって、本システム、方法および装置は、例えば製造変動に起因する各量子ビットの個々の特性に対処するある程度のカスタマイズ可能性を依然として提供する一方で、限られた数の信号線を使用して量子プロセッサの様々な要素に動的信号波形を局所的に印加するための機構を提供する。いくつかの実施形態では、いくつかの量子ビットパラメータの相互関係による量子ビットパラメータの不要なゆらぎを補正するために動的補正信号を使用することができる。例えば、いくつかの実施形態では、量子プロセッサの展開を通しての量子ビット永久電流の不要なゆらぎを補正するために動的補正信号を使用することができる。いくつかの実施形態では、製造変動による量子ビット特性の不要な差異に対処するために動的および／または静的補正信号を使用することができる。例えば、いくつかの実施形態では、ＣＪＪ（例えば、ＣＪＪ １３１、１３２）を含むジョセフソン接合の非対称性を補正するために動的および／または静的な補正信号を使用することができる。
図３と図４には、それぞれが、グローバル信号線からの信号をそれぞれの量子ビットの量子ビットループに結合するために使用される、本システム、方法および装置による乗算器の例示的実施形態を示す。しかしながら、他の実施形態では、グローバル信号線からの信号を量子ビットのＣＪＪまたは他の任意の部分に結合するために乗算器を使用することができる。
図５は、各量子ビットのＣＪＪに結合されたグローバル信号の局所プログラミングを実装する超伝導量子プロセッサ５００の一部の別の実施形態の概略図である。図５に示す超伝導量子プロセッサ５００の部分は、プログラミングインターフェース５２２と５２３によりそれぞれ制御される２つの量子ビット５０１、５０２であってプログラミングインターフェース５２５により制御される結合素子５１１を介し結合される２つの量子ビット５０１、５０２を含むという点で、図３に示す超伝導プロセッサ３００の部分と似ている。しかしながら、図５に示す超伝導プロセッサ５００の部分では、グローバル信号線５５０はそれぞれの乗算器５４１、５４２を介し各量子ビットのＣＪＪに通信可能に結合するように構成される。例えば、グローバル信号線５５０は、乗算器５４１を介し量子ビット５０１のＣＪＪにかつ乗算器５４２を介し量子ビット５０２のＣＪＪに通信可能に結合するように構成される。乗算器５４１、５４２は、それぞれがそれぞれの局所ＤＡＣを含むことができるプログラミングインターフェース５２１、５２４によりそれぞれ制御される。乗算器５４１と５４２のそれぞれは、グローバル信号線５５０から量子ビット５０１と５０２に結合される動的信号にそれぞれ、独立したスケーリング係数を与えることができる。それぞれのＤＡＣの構成に基づき、各プログラミングインターフェース５２１、５２４は、グローバル信号線５５０により運ばれるグローバル信号に対し、乗算器５４１、５４２によりそれぞれ提供される実効スケーリング係数を制御することができる。グローバル信号線５５０と各量子ビット５０１、５０２のＣＪＪとの間の結合を仲介するために乗算器５４１、５４２を使用することにより、量子アニーリングおよび／または断熱量子計算の多様な実装において有利となり得るグローバル信号の量子ビット固有スケーリングが可能となる。例えば、各量子ビットのＣＪＪに結合されるグローバル信号の量子ビット固有スケーリングは、２００８年８月２８日出願の米国仮特許出願第６１／０９２，６６５号、発明の名称「量子計算における極小を回避するシステム、方法および装置（Systems, Methods and Apparatus to Avoid Local Minima in Quantum Computation）」に記載のアルゴリズムにおいて実装される。
本明細書を通し、量子プロセッサ内の複数の要素（例えば、量子ビットおよび／またはカプラー）に通信可能に結合するように構成された信号線として先に定義した「グローバル信号線」が頻繁に言及される。局所制御回路は米国特許出願公開第２００８−０２１５８５０号に従って例えば量子プロセッサの要素の静的パラメータをプログラムする目的のために実装されてよいが、グローバル信号線は通常、量子プロセッサの要素に動的信号を与えるのに有利である。いくつかの実施形態では、デジタル信号をプログラムするために局所制御回路を実装することができ、アナログ信号をプログラムするためにグローバル信号線を実装することができる。いくつかの実施形態では、必要とされる動的信号毎に１つの専用グローバル信号線を実装することによりグローバル信号線の数を最小化することが好ましいかもしれない。各量子ビットのＣＪＪに結合されるアニーリング信号は動的信号の一例であり、したがっていくつかの実施形態では、それぞれの量子ビットのＣＪＪに同じ動的アニーリング信号を通信可能に結合するように構成された単一のグローバル信号線を使用することが好ましいかもしれない。本システム、方法および装置によると、量子ビット固有のスケーリング係数を各量子ビットにより受信される動的アニーリング信号に与えるために、このグローバルアニーリング信号線とそれぞれのＣＪＪとの間の結合はそれぞれの乗算器を介し仲介されてよい。被制御量子アニーリングプロトコルを実装するために量子ビットループ内に結合される補正信号は別の動的信号（好ましくは専用グローバル信号）の一例である。
各動的信号の単一の専用グローバル信号線を実装することはシステムのスケーラビリティを高めるのに有利となり得るが、このような方式は量子プロセッサの要素の様々なサブセットを分離し制御することを困難にする。量子プロセッサの要素の様々なサブセットを分離し制御することは例えばシステム較正中望ましいであろう。
本システム、方法および装置では、量子プロセッサの要素を較正するための技術について説明する。量子プロセッサの様々な要素（例えば、量子ビットと結合素子）は通常、計算問題を解決するために量子プロセッサが作動される前に較正される必要がある。これらの要素は特定のやり方で振る舞うように理論的に設計されてよいが、較正手順は通常、物理システムにおけるそれらの実際の振る舞いを確認する必要がある。具体的には、断熱量子計算または量子アニーリングにより計算問題を解決するために量子プロセッサを使用する際、アニーリングスケジュールとパラメータ定義の制御を確実にするために問題ハミルトニアンパラメータを高精度に較正することは有利であろう。これは、例えば量子プロセッサにより解決される問題が、解が望まれる問題を正確に表すということを保証するのに役立つ。
高精度の素子較正は通常、素子パラメータの高精度測定を要する。例えば図１に示す磁束ベースの超伝導量子プロセッサでは、測定は通常ＤＣ−ＳＱＵＩＤなどの磁力計を使用して行われる。しかしながら、ＤＣ−ＳＱＵＩＤ読み出し装置の量子ビットへの反動は通常、量子アニーリングが発生する印加磁束の臨界域にわたって磁束量子ビットを較正するには大きすぎるので、素子パラメータを較正するためにＤＣ−ＳＱＵＩＤをセンサーとして使用することは適切ではないかもしれない。さらに、ＤＣ−ＳＱＵＩＤにより行われる測定は素子較正の対象量を直接取得できないが、むしろ追加の測定が行われた後の対象量の計算を可能にすることができる。
本システム、方法および装置によると、センサー量子ビットとして第２の量子ビットを使用することにより第１の量子ビットのパラメータの高精度直接測定を実現することができる。第２の量子ビットのパラメータを感知するために第１の量子ビットを使用する概念は、米国特許出願公開第２００６−０１４７１５４号、米国特許出願公開第２００６−０２４８６１８号と米国特許出願公開第２００９−００７８９３１号に記載されている。量子プロセッサの要素を較正する際にこの概念を適用することにより、本来なら従来のＤＣ−ＳＱＵＩＤベースの測定技術により達成可能なものよりより高精度の測定、ひいてはより高精度の較正を可能にすることができる。
本明細書と添付の特許請求の範囲を通して、用語「センサー量子ビット」は測定素子として操作される量子ビットを指すために使用され、用語「ソース量子ビット」はそのパラメータが測定される量子ビットを指すために使用される。
いくつかの実施形態では、有効な較正手法は、１つの量子ビットがソース量子ビットとして機能し他の量子ビットがセンサー量子ビットとして機能する対の結合量子ビット間の任意の相互作用を可能にする。すなわち、高精度較正は、それぞれの対の結合量子ビットを分離し、それぞれの対の量子ビットについて他方の量子ビットのパラメータと振る舞いを感知するために一方の量子ビットを使用することにより、内部結合量子ビットのネットワークを含む量子プロセッサにおいて実現することができる。所与の対の結合量子ビット間の任意の２量子ビット操作を実現するためには、この対の量子ビットを他の量子ビットから分離することが有利である。これは、量子ビット間の零結合を提供することができる調節可能な結合素子を実装することにより実現することができる。このような調節可能な結合素子の例は図１、図３〜６に示され、そしてHarris, R. et al.,"Sign and Magnitude Tunable Coupler for Superconducting Flux Qubits", arXiv.org: cond-mat/0608253 (2006), pp. 1-5, Massen van den Brink, A. et al., "Mediated tunable coupling of flux qubits," New Journal of Physics 7 (2005) 230, Harris, R. et al., "A Compound Josephson Junction Coupler for Flux Qubits With Minimal Crosstalk", arXiv.org:0904.3784 (2009), pp. 1-4に記載されている。さらに、任意の２量子ビット操作の実現は、所与の対の量子ビットの各量子ビットのパラメータの独立または個別の制御を可能にすることにより容易化することができる。すなわち、所与の対の量子ビット内の第１の量子ビット（例えば、ソース量子ビット）と第２の量子ビット（例えば、センサー量子ビット）のパラメータの個別の調節を可能にすることは有利であろう。
断熱量子計算および／または量子アニーリングのために設計された超伝導量子プロセッサの従来の設計では、量子プロセッサのすべての量子ビットは通常、同じグローバルアニーリング信号線に結合される。例えば、図５に示す従来の超伝導量子プロセッサ５００の部分では、量子ビット５０１と５０２は同じグローバルアニーリング信号線５５０に結合される。これは、システムを動作させるのに必要な信号線の数を制限するという利点と量子ビットのすべてにわたってアニーリング信号の実質的な同期を保証するという利点を有する。しかしながら、この手法は、量子プロセッサを構成する複数の量子ビットのＣＪＪに異なる動的信号を同時に結合させることができないという欠点がある。
本システム、方法および装置によると、任意の対の結合量子ビットを構成する２つの量子ビットがそれぞれ異なるグローバル信号線に結合されるように少数の互いに入り組んだグローバル信号線を実装することにより任意の２量子ビット操作を実現することができる。任意の２量子ビット操作を可能にすることは、限定するものではないが高精度素子較正を含む様々な量子プロセッサ動作に有利であろう。本システム、方法および装置は、図３〜５に示す実施形態と類似のオンチップＤＡＣおよびスカラー乗算器の実装を含むシステムにおいて適用され得るということを当業者は理解するであろう。
図６は、任意の２量子ビット操作を容易にするようにされた超伝導量子プロセッサ６００の一部の概略図である。量子プロセッサ６００は、それぞれの量子ビット６０１、６０２が異なるアニーリング信号線にそれぞれ結合されるように量子プロセッサ６００が２つのアニーリング信号線６５１、６５２を含む以外は、いくつかの点で図１の量子プロセッサ１００に似ている。アニーリング信号線６５１と６５２を使用して、個別のＣＪＪバイアス信号それぞれを量子ビット６０１と６０２のそれぞれに印加することができる。個々の量子ビットに固有ＣＪＪバイアスを印加する能力は高度の量子ビット制御性を提供するが、各量子ビットに結合される固有アニーリング信号線を有する大規模な量子プロセッサ（例えば、何百、何千または何百万もの量子ビットを含む）を実装することは現在は実際的ではない。しかしながら、本システム、方法および装置によると、所与の対の結合量子ビット間の任意の２量子ビット操作を可能にするに十分な量子ビット制御は、少数の互いに入り組んだグローバルアニーリング信号線を使用することにより実現することができる。
本明細書と添付の特許請求の範囲を通して、用語「互いに入り組んだ」は、互いに結合される任意の２つの量子ビットのそれぞれが異なるグローバル信号線に結合されるように織り合わされたグローバル信号線の配置を指すために使用される。図７は、２つの互いに入り組んだグローバル信号線７５１と７５２を有する隣接結合量子ビット７００の単純な線状鎖の説明図である。量子ビット７００の線状鎖は、各量子ビットが結合素子７１１〜７１５により鎖内の少なくとも１つの別の連続的隣接量子ビットに直接結合される６つの量子ビット７０１〜７０６（明確のために破線で描かれる）を含む。例えば、量子ビット７０１は結合素子７１１を介し量子ビット７０２に直接結合され、量子ビット７０２は結合素子７１１を介し量子ビット７０１におよび結合素子７１２を介し量子ビット７０３に直接結合され、量子ビット７０３は結合素子７１２を介し量子ビット７０２におよび結合素子７１３を介し量子ビット７０４に直接結合されるなどである。量子ビット７００の線状鎖内では、２つの直接結合量子ビット（例えば、連続的隣接量子ビット）の任意の対は、この一対の量子ビットと他の量子ビット間のいかなる結合も非活性化することにより分離することができる。例えば、量子ビット７０２と７０３は、カプラー７１１と７１３を非活性化することにより、分離された一対の量子ビットとして扱うことができる。このとき、例えば量子ビット７０２のＣＪＪバイアスを制御するためにグローバル信号線７５１をそして例えば量子ビット７０３のＣＪＪバイアスを制御するためにグローバル信号線７５２を使用することにより量子ビット７０２と７０３を含む一対の量子ビットにより、任意の２量子ビット操作を実現することができる。一対の量子ビットを較正するために、量子ビット７０２は最初、ソース量子ビットとして使用されてよく、そして量子ビット７０３は最初、量子ビット７０２のパラメータを測定するためのセンサー量子ビットとして使用されてよい。したがって、量子ビット７０３を使用することにより、様々な制御信号に応じた量子ビット７０２の振る舞いを監視することができる。このとき、量子ビット７０２と７０３は役割を逆にしてもよく、量子ビット７０３がソース量子ビットとして働きそして量子ビット７０２が量子ビット７０３の振る舞いを監視するセンサー量子ビットとして使用される。特定の量子ビットがソース量子ビットまたはセンサー量子ビットとして使用されるかどうかは、その量子ビットに印加されるＣＪＪバイアスに少なくとも部分的には依存する。したがって、複数のグローバルアニーリング信号線の実装は、量子プロセッサの任意の対の結合量子ビットを構成する２つの量子ビットが同時に異なるやり方で使用可能となるようにする。本システム、方法および装置は、対の結合量子ビット間の任意の２量子ビット操作を可能にするために必要とされる追加のグローバルアニーリング信号線の数を制限するために、様々な量子ビット結合アーキテクチャのための互いに入り組んだ複数のグローバルアニーリング信号線の配置を提供する。
図８は、１６個の隣接結合量子ビット８０１〜８１６の正方格子を含む例示的な量子プロセッサ８００の説明図である。量子プロセッサ８００の隣接結合アーキテクチャは２４個の結合素子８２０を実装する（図では明確のために破線で表された１つだけが呼び出される）が、当業者は任意の数の量子ビットおよび結合素子が同様なパターンで構成され得るということを理解するであろう。本システム、方法および装置によると、２つのグローバル（例えば、アニーリング）信号線８５１と８５２だけが量子プロセッサ８００内の任意の対の結合量子ビット間の任意の２量子ビット操作を可能にするために必要である。すなわち、量子プロセッサ８００内で互いに結合される任意の２つの量子ビット（すなわち２つの任意の隣接量子ビット）に関し、一方の量子ビットはグローバル信号線８５１に結合され、他方の量子ビットはグローバル信号線８５２に結合される。任意の数の量子ビットおよび結合素子を実装する同様の隣接量子ビット結合アーキテクチャにおける任意の２量子ビット操作を可能にするためには、２つのグローバル信号線だけが必要である。２つの互いに入り組んだグローバル信号線を使用することにより、隣接量子ビット結合を実装する量子プロセッサにおいて素子パラメータの高精度較正を実現することができる。いくつかの実施形態はより大きな数Ｎの互いに入り組んだグローバル信号線を採用することができる。但し、数Ｎは上記技術の恩恵を得るために量子ビットの数より小さくなり、そして通常、例えば図９を参照して以下に説明するようにＮよりはるかに小さくなる。
図９は、１６個の隣接および第二隣接結合量子ビット９０１〜９１６の正方格子を含む例示的な量子プロセッサ９００の説明図である。量子プロセッサ９００の隣接および第二隣接結合アーキテクチャは４２個の結合素子９２０を実装する（図では明確のために破線で表された１つだけが呼び出される）が、当業者は任意の数の量子ビットおよび結合素子が同様なパターンで構成され得るということを理解するであろう。本システム、方法および装置によると、４つのグローバル（例えば、アニーリング）信号線９５１〜９５４だけが量子プロセッサ９００内の任意の対の結合量子ビット間の任意の２量子ビット操作を可能にするのに必要である。すなわち、４つのグローバル信号線を互いに入り組んだパターンで実装することにより、量子プロセッサ９００内の任意の対の結合量子ビットを形成する２つの量子ビットのそれぞれを異なるグローバル信号線に結合することができる。任意の数の量子ビットおよび結合素子を実装する同様の隣接および第二隣接量子ビット結合アーキテクチャにおける任意の２量子ビット操作を可能にするためには、４つのグローバル信号線だけが必要であり得る。４つの互いに入り組んだグローバル信号線を使用することにより、隣接および第二隣接量子ビット結合を実装する量子プロセッサにおいて素子パラメータの高精度較正を実現することができる。
図８と９の例示的な量子プロセッサ８００と９００はそれぞれ、本システム、方法および装置において記載した技術が別の量子ビット結合アーキテクチャでどのように実施され得るかを示すように意図されている。しかしながら、本システム、方法および装置は本明細書に示された量子ビット結合アーキテクチャに全く限定されない。少数の互いに入り組んだグローバル信号線の実装は、任意の量子ビット結合アーキテクチャと共にそして任意の動的信号に対し、使用するようにされてよい。このような実装は、例えば高精度素子較正を実現するために使用することができる対の結合量子ビット間の任意の２量子ビット操作を可能にする利点がある。
本システム、方法および装置によると、単一のグローバル信号線の代わりに少数の互いに入り組んだグローバル信号線を用いるという概念は、任意の信号線に適用されてよく、アニーリング信号線を伴う用途に限定されない。例えば、本明細書に記載の被制御量子アニーリングプロトコルでは、システムがアニールするにつれて永久電流におけるゆらぎを補正するために、動的磁束バイアスはグローバル信号線から各量子ビットの量子ビットループ内に結合される（アニーリング信号線の場合の各量子ビットのＣＪＪとは対照的に）。
いくつかの実施形態では、単一のグローバル信号線と置き換えられる少なくとも２つのグローバル信号線は両方とも実質的に同じ信号を運ぶように構成されてよい。このような実施形態では、少なくとも２つのグローバル信号線のそれぞれの長さの少なくとも一部は、それらの共有の環境から少なくとも２つのグローバル信号線に結合され得る雑音および／またはクロストークを緩和するために、共通の長手方向軸に対し捻られてよい。
上述したように、複数の互いに入り組んだ信号線の実装は高精度素子較正を容易にすることができる。このような較正を実現する方法について次に説明する。
図１０は、量子プロセッサ内の第１の量子ビットを較正する方法１０００のフロー図である。方法１０００は３つの行為１００１〜１００３を含むが、当業者は別の実装に対処するために他の行為を含んでよいということを理解するであろう。行為１００１では、一対の結合量子ビットは量子プロセッサ内の他の量子ビットから通信的に分離される。行為１００２では、第１の信号が一対の結合量子ビットの第１の量子ビットに印加される。行為１００３では、一対の結合量子ビットの第２の量子ビットは、印加された第１の信号に応じて第１の量子ビットがどのように振る舞うかを評価するために使用される。いくつかの実施形態では、このとき方法１０００は、第１と第２の量子ビットのそれぞれの役割を逆にして繰り返されてもよい。
行為１００１では、一対の結合量子ビットを量子プロセッサ内の他の量子ビットから通信的に分離することは、例えばこの一対の結合量子ビットと量子プロセッサ内の他の量子ビット間のいかなる結合も非活性化することにより実現することができる。こうして、量子プロセッサ内の他の量子ビットの一対の結合量子ビットへの影響を低減することができる。行為１００２では、ソース量子ビットとして一対の結合量子ビットの第１の量子ビットを使用することができる。既知の形式の第１の信号は、第１の量子ビットに結合されるが一対の結合量子ビットの第２の量子ビットには実質的に（直接）結合されない第１のグローバル信号線を使用することにより、第１の量子ビットに適用されてよい。行為１００３では、第１の印加信号に応じた第１の量子ビットの振る舞いを評価するためのセンサー量子ビットとして、一対の結合量子ビットの第２の量子ビットを使用することができる。既知の形式の第２の信号は、第２の量子ビットに結合されるが第１の量子ビットには実質的に（直接）結合されない第２のグローバル信号線を使用することにより、第２の量子ビットに印加されてよい。第２の量子ビットの感度を制御するためにこの第２の信号を使用することができる。このようにして第１の量子ビットが既知の形式の第１の信号にどのように応答するかを監視するために第２の量子ビットを使用することができる。ソース量子ビットの応答曲線を策定するために、センサー量子ビットを使用していくつかの既知の印加第１信号のソース量子ビットを評価することができる。一旦、第１の量子ビットのパラメータがこうしてマッピングされると、第１の量子ビットは事実上較正されたことになる。いくつかの実施形態では、このとき、方法１０００は、第１と第２の量子ビットのそれぞれの役割を逆にして繰り返されてもよい。すなわち、このとき第２の量子ビットはソース量子ビットとして使用され、第１の量子ビットはセンサー量子ビットとして使用されてもよい。さらに、センサー量子ビットは結合素子を介しソース量子ビットと相互作用するので、方法１０００のいくつかの実施形態は結合素子自体の較正に焦点を当てるようにされてよい。このような実施形態では、ソース量子ビットの特定の構成の結合素子に様々な制御信号を印加する効果を測定するためにセンサー量子ビットを使用することができる。
いくつかの実施形態では、方法１０００を実装することにより、量子プロセッサを含む量子ビットのすべてを対で較正することができる。いくつかの実施形態では、デジタルコンピュータ上で実行する較正アルゴリズムによりこの処理を自動化し制御することができる。
本明細書に記載の様々な実施形態では、一対の結合量子ビットは、この一対の量子ビットと量子プロセッサ内の他の量子ビット間のいかなる結合も非活性化することにより、量子プロセッサ内の他の量子ビットから「通信的に分離される」ものとして説明される。例えば、図７の量子ビット７０２と７０３は、カプラー７１２を活性化しカプラー７１１と７１３を非活性化することにより通信的に分離された一対の量子ビットとして扱われてもよい。しかしながら、量子プロセッサのいくつかの実施形態では、結合素子のいくつかまたはすべては同じグローバルカプラー制御線により制御されてもよい。このような実施形態では、他の特定のカプラーを非活性化する一方で特定のカプラーを独立にまたは個別に制御することは可能ではないかもしれない。したがって、任意の２つの結合量子ビットが異なるグローバル信号線によりそれぞれ制御されるようなやり方で少数のグローバル信号線を配置する本明細書に記載の技術は同様に、結合素子を制御するグローバルカプラー制御線に適用されてよい。すなわち、いくつかの実施形態では、量子プロセッサ内の任意の特定の一対の量子ビットを構成する２つの量子ビット間を結合する結合素子を制御するカプラー制御線が特定の対の量子ビットの２つの量子ビットのいずれか１つに結合する他の任意の結合素子を制御しないことを保証することは有利かもしれない。これは、別の量子ビットに特定の量子ビットを結合する各結合素子がそれぞれのグローバル信号線により制御される配置と似ている。このような配置は、一対の結合量子ビットの通信的分離を容易にすることができる。例えば、図７において、結合素子７１２は量子ビット７０２と７０３を含む一対の量子ビット間を結合する。カプラー７１２を制御するカプラー制御線がまたカプラー７１１および／またはカプラー７１３を制御する場合、量子ビット７０２と７０３を含む一対の量子ビットを通信的に分離し同時にカプラー７１２を活性化することは実際的ではない。したがって、カプラー７１２の制御がカプラー７１１と７１３の制御から独立または分離するように少数（この例では２つ）のグローバル信号線を実装することは有利かもしれない。同じ原理は、図８に示す隣接結合の配置と図９に示す隣接プラス第二隣接結合の配置とを含む量子プロセッサにおける量子ビット間結合の任意のアーキテクチャに適用されてよい。一般的には、量子プロセッサ内の任意の特定の量子ビットは一組の他の量子ビット（一組の他の量子ビットは少なくとも１つの他の量子ビットを含む）に結合されてもよい（各結合はそれぞれの結合素子を介し実現される）。本システム、方法および装置によると、一組の量子ビットの他の量子ビットに特定の量子ビットを結合するそれぞれの結合素子がグローバル信号線のそれぞれの１つにより独立にまたは個別に制御されるように少数のグローバル信号線を実装することにより、このような量子プロセッサ内の特定の対の結合量子ビットの通信的分離を容易にすることができる。
本要約書に記載されたものを含む図示された実施形態の上記説明は、網羅的とするようにあるいは実施形態を開示されたまさにその形式に限定するように意図されていない。例示目的のために本明細書では特定の実施形態および例について説明したが、当業者により認識されるように本開示の趣旨と範囲から逸脱することなく様々な同等の修正を行うことができる。本明細書に記載の様々な実施形態の教示は、必ずしも上に一般的に説明された量子計算の例示的システム、方法および装置に適用されるのではなく、量子計算の他のシステム、方法および装置に適用されてもよい。
上述の様々な実施形態は別の実施形態を提供するために組み合わされてよい。限定しないが２００８年５月２０日出願の米国仮特許出願第６１／０５４，７４０号、発明の名称「目標ハミルトニアンに向かう被制御量子アニーリングのシステム、方法および装置（Systems, Methods and Apparatus for Controlled Quantum Annealing Towards a Target Hamiltonian）」；２００８年８月２８日出願の米国仮特許出願第６１／０９２，６６５号、発明の名称「量子計算における極小を回避するシステム、方法および装置（Systems, Methods and Apparatus to Avoid Local Minima in Quantum Computation）」；２００８年９月３日出願の米国仮特許出願第６１／０９４，００２号、発明の名称「量子プロセッサ要素の能動的補償のためのシステム、方法および装置（Systems, Methods and Apparatus for Active Compensation of Quantum Processor Elements）」；２００８年９月２６日出願の米国仮特許出願第６１／１００，５８２号、発明の名称「量子プロセッサの要素を較正するシステム、方法および装置（Systems, Methods and Apparatus for Calibrating the Elements of a Quantum Processor）」；米国特許出願公開第２００６〜０２２５１６５号；米国特許出願公開第２００８−０１７６７５０号；米国特許出願第１２／２６６，３７８号；ＰＣＴ特許出願第ＰＣＴ／ＵＳ０９／３７９８４号；米国特許第７，１３５，７０１号；米国特許出願公開第２００８−０２１５８５０号；米国特許出願公開第２００６−０２４８６１８号；米国特許出願公開第２００９−００７８９３１号；米国特許出願公開第２００９−００８２２０９号；２００８年６月３日出願の米国仮特許出願第６１／０５８，４９４号、発明の名称「超伝導デマルチプレクサ回路のためのシステム、方法および装置（Systems, Methods and Apparatus for Superconducting Demultiplexer Circuits）」；米国特許出願第１２／１０９，８４７号；米国特許出願公開第２００８−０２３８５３１号；米国特許出願公開第２００６−０１４７１５４号；米国特許出願公開第２００８−０２７４８９８号を含む、本明細書で参照されたおよび／または出願データシートに掲載された米国特許、米国特許出願公開、米国特許出願、外国特許、外国特許出願、および非特許刊行物のすべての全体を参照により本明細書に援用する。実施形態の態様は、さらに別の実施形態を提供する様々な特許、出願および刊行物のシステム、回路および概念を採用するために必要に応じ修正されてよい。
上記詳細説明に照らし、これらおよび他の変更を実施形態に対して行うことができる。一般的には、以下の特許請求の範囲では、使用される用語は特許請求の範囲を本明細書と特許請求の範囲に開示された特定の実施形態に限定するものと解釈すべきではなく、このような特許請求の範囲の権利を付与される均等物の全範囲と共にすべての可能な実施形態を含むように解釈すべきである。したがって、その特許請求の範囲は本開示により限定されるものではない。

Claims (14)

  1. 超伝導磁束量子ビットを含む超伝導量子プロセッサを使用する量子アニーリング方法であって、
    各量子ビットに磁束バイアスを印加し、これにより問題ハミルトニアンを少なくとも部分的に規定する工程と、
    各量子ビットに無秩序項を付加し、これにより展開ハミルトニアンを少なくとも部分的に規定する工程と、
    各量子ビットに適用された前記無秩序項を徐々に除去し、これにより各量子ビット内の永久電流の変化を誘起する工程と、
    各量子ビットに適用された前記磁束バイアスを動的に変更することにより各量子ビット内の前記永久電流の変化を補正する工程と、
    前記量子プロセッサ内の少なくとも１つの量子ビットの状態を測定する工程と、を含む方法。
  2. 各量子ビットに適用された前記無秩序項を徐々に取り除く工程は、時変アニーリング波形に従って前記無秩序項を徐々に取り除く工程を含む、請求項１に記載の方法。
  3. 各量子ビット内の前記永久電流の前記変化を補正する工程は、各量子ビットに適用された前記磁束バイアスを時変補正波形に従って調整する工程を含む、請求項２に記載の方法。
  4. 前記アニーリング波形と前記補正波形は同期される、請求項３に記載の方法。
  5. 各量子ビット内の前記永久電流の前記変化を補正する工程は、前記展開ハミルトニアンにおいて一定比を維持する工程を含む、請求項１に記載の方法。
  6. 各量子ビットに磁束バイアスを印加する工程は、次式により示される２局所イジングハミルトニアンを含む問題ハミルトニアンを少なくとも部分的に規定する、請求項１に記載の方法。
    Figure 0005400872
  7. 各量子ビット内の前記永久電流の前記変化を補正する工程は、前記問題ハミルトニアンにおいて一定のｈｉ：Ｊｉｊ比を維持する工程を含む、請求項６に記載の方法。
  8. 一組の量子ビットを含む量子プロセッサを使用する量子アニーリング方法であって、
    各量子ビットに少なくとも１つの制御信号を印加することにより問題ハミルトニアンを設定する工程と、
    各量子ビットに少なくとも１つの無秩序化信号を印加することにより展開ハミルトニアンを設定する工程と、
    各量子ビットから前記無秩序化信号を徐々に取り除くことにより目標ハミルトニアンに向けてアニールする工程と、
    前記アニーリング中に各量子ビットに印加される少なくとも１つの制御信号を調整することにより固定の無次元目標ハミルトニアンを維持する工程と、を含む方法。
  9. 目標ハミルトニアンに向かってアニールする工程は、前記問題ハミルトニアンと同様な前記目標ハミルトニアンに向かってアニーリングする工程を含む、請求項８に記載の方法。
  10. 前記問題ハミルトニアンからスカラー前因子を抜き出す工程をさらに含む、請求項８に記載の方法。
  11. 固定の無次元の目標ハミルトニアンを維持する工程は、各量子ビットに印加される前記少なくとも１つの制御信号対前記スカラー前因子の比が前記アニーリング中に一定となるように、各量子ビットに印加される少なくとも１つの制御信号を調整する工程を含む、請求項１０に記載の方法。
  12. 各量子ビットに制御信号を印加する工程は、超伝導量子プロセッサ内のいくつかの量子ビットのそれぞれに制御信号を印加する工程を含む、請求項８に記載の方法。
  13. 複数の量子ビットと、
    少なくともいくつかのそれぞれの対の量子ビット間の通信可能結合を設けるように構成された複数のカプラーと、
    各量子ビットに磁束バイアスを印加するように動作可能な第１の組のプログラミングインターフェースと、
    各量子ビットに動的アニーリング信号を印加するように動作可能な第２の組のプログラミングインターフェースと、
    各量子ビットに動的補正信号を印加するように動作可能な第３の組のプログラミングインターフェースと、を含む超伝導量子プロセッサであって、
    前記第３の組のプログラミングインターフェースの各プログラミングインターフェースはそれぞれの乗算器を含み、それぞれの各乗算器はグローバル信号線とそれぞれの量子ビット間の通信可能結合を仲介するように構成される、超伝導量子プロセッサ。
  14. 複数の量子ビットと、
    少なくともいくつかのそれぞれの対の量子ビット間の通信可能結合を設けるように構成された複数のカプラーと、
    一組のプログラミングインターフェースと、を含む超伝導量子プロセッサであって、
    前記一組のプログラミングインターフェースは、
    各量子ビットに少なくとも１つの制御信号を印加することにより問題ハミルトニアンを設定し、
    各量子ビットに少なくとも１つの無秩序化信号を印加することにより展開ハミルトニアンを設定し、
    各量子ビットから前記無秩序化信号を徐々に取り除くことにより目標ハミルトニアンに向けてアニールし、そして
    前記アニーリング中に各量子ビットに印加される前記少なくとも１つの制御信号を調整することにより固定の無次元の目標ハミルトニアンを維持する、ように構成される、超伝導量子プロセッサ。
JP2011510652A 2008-05-20 2009-05-19 量子プロセッサを較正し、制御し、動作させるためのシステム、方法および装置 Active JP5400872B2 (ja)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US5474008P 2008-05-20 2008-05-20
US61/054,740 2008-05-20
US9266508P 2008-08-28 2008-08-28
US61/092,665 2008-08-28
US9400208P 2008-09-03 2008-09-03
US61/094,002 2008-09-03
US10058208P 2008-09-26 2008-09-26
US61/100,582 2008-09-26
PCT/US2009/044537 WO2009143166A2 (en) 2008-05-20 2009-05-19 Systems, methods, and apparatus for calibrating, controlling, and operating a quantum processor

Publications (2)

Publication Number Publication Date
JP2011524043A JP2011524043A (ja) 2011-08-25
JP5400872B2 true JP5400872B2 (ja) 2014-01-29

Family

ID=41340825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011510652A Active JP5400872B2 (ja) 2008-05-20 2009-05-19 量子プロセッサを較正し、制御し、動作させるためのシステム、方法および装置

Country Status (6)

Country Link
US (1) US9015215B2 (ja)
EP (1) EP2324444B1 (ja)
JP (1) JP5400872B2 (ja)
CN (1) CN102037475B (ja)
CA (1) CA2724617C (ja)
WO (1) WO2009143166A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11995513B2 (en) 2014-06-17 2024-05-28 D-Wave Systems Inc. Systems and methods employing new evolution schedules in an analog computer with applications to determining isomorphic graphs and post-processing solutions

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7533068B2 (en) 2004-12-23 2009-05-12 D-Wave Systems, Inc. Analog processor comprising quantum devices
WO2010148120A2 (en) 2009-06-17 2010-12-23 D-Wave Systems Inc. Systems and methods for solving computational problems
US8560282B2 (en) 2005-07-11 2013-10-15 D-Wave Systems Inc. Quantum processor-based systems, methods and apparatus for solving problems as logic circuits
US7615385B2 (en) 2006-09-20 2009-11-10 Hypres, Inc Double-masking technique for increasing fabrication yield in superconducting electronics
US8234103B2 (en) 2007-04-05 2012-07-31 D-Wave Systems Inc. Physical realizations of a universal adiabatic quantum computer
US8229863B2 (en) 2008-05-28 2012-07-24 D-Wave Systems Inc. Method and apparatus for evolving a quantum system using a mixed initial hamiltonian comprising both diagonal and off-diagonal terms
CA3077980C (en) 2008-09-03 2023-06-13 D-Wave Systems Inc. Systems, methods and apparatus for active compensation of quantum processor elements
EP2638448B1 (en) 2010-11-11 2019-01-02 D-Wave Systems Inc. Systems and methods for superconducting flux qubit readout
US9026574B2 (en) 2011-11-15 2015-05-05 D-Wave Systems Inc. Systems and methods for solving computational problems
WO2014124295A2 (en) * 2013-02-08 2014-08-14 D-Wave Systems, Inc. Systems and methods for calibrating the elements of a quantum processor
US10068180B2 (en) * 2013-06-07 2018-09-04 D-Wave Systems Inc. Systems and methods for operating a quantum processor to determine energy eigenvalues of a hamiltonian
US9727824B2 (en) 2013-06-28 2017-08-08 D-Wave Systems Inc. Systems and methods for quantum processing of data
EP3025278B1 (en) 2013-07-23 2018-09-05 D-Wave Systems Inc. Systems and methods for achieving orthogonal control of non-orthogonal qubit parameters
US9129224B2 (en) 2013-07-24 2015-09-08 D-Wave Systems Inc. Systems and methods for increasing the energy scale of a quantum processor
EP3092607B1 (en) 2014-01-06 2022-03-30 Google LLC Constructing and programming quantum hardware for robust quantum annealing processes
JP6167188B2 (ja) * 2014-02-06 2017-07-19 株式会社日立製作所 計算機、及び演算プログラム
US9948254B2 (en) 2014-02-21 2018-04-17 Yale University Wireless Josephson bifurcation amplifier
JP6130314B2 (ja) * 2014-03-03 2017-05-17 日本電信電話株式会社 イジング型相互作用発生装置
US10002107B2 (en) 2014-03-12 2018-06-19 D-Wave Systems Inc. Systems and methods for removing unwanted interactions in quantum devices
US9606608B1 (en) * 2014-03-19 2017-03-28 Altera Corporation Low power optimizations for a floating point multiplier
US9710758B2 (en) 2014-04-23 2017-07-18 D-Wave Systems Inc. Quantum processor with instance programmable qubit connectivity
US10552755B2 (en) 2014-08-22 2020-02-04 D-Wave Systems Inc. Systems and methods for improving the performance of a quantum processor to reduce intrinsic/control errors
US9685935B2 (en) * 2014-09-12 2017-06-20 Northrop Grumman Systems Corporation Tunable transmon circuit assembly
ES2787623T3 (es) * 2014-11-03 2020-10-16 Newsouth Innovations Pty Ltd Procesador cuántico
WO2016182608A2 (en) * 2015-02-10 2016-11-17 D-Wave Systems Inc. Systems, devices, articles, and methods for quantum processor architecture
KR102493109B1 (ko) * 2015-02-27 2023-01-30 예일 유니버시티 조셉슨 접합-기반 서큘레이터 및 관련 시스템 및 방법
EP3266063B1 (en) 2015-05-14 2020-03-18 D-Wave Systems Inc. Frequency multiplexed resonator input and/or output for a superconducting device
ES2850151T3 (es) * 2015-06-29 2021-08-25 Parity Quantum Computing GmbH Dispositivo y procedimiento de procesamiento cuántico
EP4002228A1 (en) * 2015-08-13 2022-05-25 D-Wave Systems Inc. Systems and methods for creating and using higher degree interactions between quantum devices
CN107924489B (zh) * 2015-09-30 2021-12-07 谷歌有限责任公司 共面波导通量量子比特设备
US11062227B2 (en) * 2015-10-16 2021-07-13 D-Wave Systems Inc. Systems and methods for creating and using quantum Boltzmann machines
US11100416B2 (en) 2015-10-27 2021-08-24 D-Wave Systems Inc. Systems and methods for degeneracy mitigation in a quantum processor
CN114781643B (zh) * 2015-12-16 2023-04-14 谷歌有限责任公司 利用共面波导通量量子比特的可编程通用量子退火
JP6883870B2 (ja) 2016-01-15 2021-06-09 イェール ユニバーシティーＹａｌｅ Ｕｎｉｖｅｒｓｉｔｙ ２キュービット量子状態の操作のための技術ならびに関連のある系および方法
US10789540B2 (en) 2016-04-18 2020-09-29 D-Wave Systems Inc. Systems and methods for embedding problems into an analog processor
GB2566189B (en) 2016-05-03 2020-09-02 D Wave Systems Inc Systems and methods for superconducting devices used in superconducting circuits and scalable computing
US11507871B2 (en) 2016-06-07 2022-11-22 D-Wave Systems Inc. Systems and methods for quantum processor topology
US10671937B2 (en) * 2016-06-08 2020-06-02 D-Wave Systems Inc. Systems and methods for quantum computation
US10311370B2 (en) 2016-08-17 2019-06-04 International Business Machines Corporation Efficient reduction of resources for the simulation of Fermionic Hamiltonians on quantum hardware
KR102593690B1 (ko) 2016-09-26 2023-10-26 디-웨이브 시스템즈, 인코포레이티드 샘플링 서버로부터 샘플링하기 위한 시스템들, 방법들 및 장치
US11531852B2 (en) 2016-11-28 2022-12-20 D-Wave Systems Inc. Machine learning systems and methods for training with noisy labels
US11263547B2 (en) 2017-01-30 2022-03-01 D-Wave Systems Inc. Quantum annealing debugging systems and methods
AU2018230440B2 (en) 2017-03-10 2022-11-17 Rigetti & Co, Llc Performing a calibration process in a quantum computing system
US9940586B1 (en) * 2017-07-25 2018-04-10 Northrop Grumman Systems Corporation Encoding two-qubit interactions
US11875222B1 (en) 2017-09-18 2024-01-16 Rigetti & Co, Llc Maintaining calibration in a quantum computing system
CN107947941B (zh) * 2017-11-30 2019-08-06 中南大学 一种基于量子盲计算的哈密尔顿量子仲裁签名及验证方法
WO2019118442A1 (en) 2017-12-11 2019-06-20 Yale University Superconducting nonlinear asymmetric inductive element and related systems and methods
US11586915B2 (en) 2017-12-14 2023-02-21 D-Wave Systems Inc. Systems and methods for collaborative filtering with variational autoencoders
CA3085866A1 (en) 2017-12-15 2019-06-20 Google Llc Refining qubit calibration models using supervised learning
WO2019126396A1 (en) 2017-12-20 2019-06-27 D-Wave Systems Inc. Systems and methods for coupling qubits in a quantum processor
US11809961B2 (en) 2017-12-29 2023-11-07 Google Llc Inhomogeneous quantum annealing schedules
US10158343B1 (en) * 2018-01-11 2018-12-18 Northrop Grumman Systems Corporation Push-pull tunable coupling
JP7220222B2 (ja) 2018-01-22 2023-02-09 ディー－ウェイブ システムズ インコーポレイテッド アナログプロセッサの性能を向上させるシステム及び方法
CN111903057B (zh) 2018-02-27 2024-05-24 D-波系统公司 用于将超导传输线耦合到谐振器阵列的系统和方法
US11100418B2 (en) 2018-02-28 2021-08-24 D-Wave Systems Inc. Error reduction and, or, correction in analog computing including quantum processor-based computing
EP3815007A4 (en) * 2018-05-11 2022-03-23 D-Wave Systems Inc. SINGLE-FLOW QUANTUM SOURCE FOR PROJECTIVE MEASUREMENTS
US11105866B2 (en) 2018-06-05 2021-08-31 D-Wave Systems Inc. Dynamical isolation of a cryogenic processor
US11048846B2 (en) * 2018-06-12 2021-06-29 International Business Machines Corporation Surface participation analysis of superconducting qubits with the boundary element method
US11386346B2 (en) 2018-07-10 2022-07-12 D-Wave Systems Inc. Systems and methods for quantum bayesian networks
US10621502B2 (en) * 2018-08-30 2020-04-14 International Business Machines Corporation External port measurement of qubit port responses
CN112956129A (zh) 2018-08-31 2021-06-11 D-波系统公司 用于超导器件的频率复用谐振器输入和/或输出的操作系统和方法
US11461644B2 (en) 2018-11-15 2022-10-04 D-Wave Systems Inc. Systems and methods for semantic segmentation
US11468293B2 (en) 2018-12-14 2022-10-11 D-Wave Systems Inc. Simulating and post-processing using a generative adversarial network
US11791818B2 (en) 2019-01-17 2023-10-17 Yale University Josephson nonlinear circuit
US11900264B2 (en) 2019-02-08 2024-02-13 D-Wave Systems Inc. Systems and methods for hybrid quantum-classical computing
US11625612B2 (en) 2019-02-12 2023-04-11 D-Wave Systems Inc. Systems and methods for domain adaptation
WO2020210536A1 (en) 2019-04-10 2020-10-15 D-Wave Systems Inc. Systems and methods for improving the performance of non-stoquastic quantum devices
JP7185140B2 (ja) * 2019-04-11 2022-12-07 富士通株式会社 最適化装置及び最適化装置の制御方法
US11288073B2 (en) 2019-05-03 2022-03-29 D-Wave Systems Inc. Systems and methods for calibrating devices using directed acyclic graphs
US11422958B2 (en) 2019-05-22 2022-08-23 D-Wave Systems Inc. Systems and methods for efficient input and output to quantum processors
US12039465B2 (en) 2019-05-31 2024-07-16 D-Wave Systems Inc. Systems and methods for modeling noise sequences and calibrating quantum processors
JP2022536594A (ja) * 2019-06-11 2022-08-18 ディー－ウェイブ システムズ インコーポレイテッド 超伝導装置用の入力／出力システム及び方法
US11839164B2 (en) 2019-08-19 2023-12-05 D-Wave Systems Inc. Systems and methods for addressing devices in a superconducting circuit
US10635990B1 (en) * 2019-09-05 2020-04-28 Intel Corporation Quantum circuit assembly with a digital-to-analog converter and an array of analog memory cells
US11790259B2 (en) 2019-09-06 2023-10-17 D-Wave Systems Inc. Systems and methods for tuning capacitance in quantum devices
JP7080927B2 (ja) * 2020-07-01 2022-06-06 グーグル エルエルシー 共面導波管の磁束量子ビット
EP4352664A1 (en) 2021-06-11 2024-04-17 Seeqc Inc. System and method of flux bias for superconducting quantum circuits
CN113935491B (zh) * 2021-10-20 2022-08-23 腾讯科技（深圳）有限公司 量子体系的本征态获取方法、装置、设备、介质及产品
WO2024050333A1 (en) * 2022-09-02 2024-03-07 1372934 B.C. Ltd. Systems and methods for active noise compensation of qubits

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090182542A9 (en) * 2001-12-22 2009-07-16 Hilton Jeremy P Hybrid classical-quantum computer architecture for molecular modeling
AU2002950888A0 (en) * 2002-08-20 2002-09-12 Unisearch Limited Quantum device
US7135701B2 (en) * 2004-03-29 2006-11-14 D-Wave Systems Inc. Adiabatic quantum computation with superconducting qubits
US20070239366A1 (en) * 2004-06-05 2007-10-11 Hilton Jeremy P Hybrid classical-quantum computer architecture for molecular modeling
EP1836628A4 (en) * 2004-06-05 2008-02-20 Dwave Sys Inc HYBRID CLASSIC-QUANTUM COMPUTER ARCHITECTURE FOR MOLECULAR MODELING
US7533068B2 (en) 2004-12-23 2009-05-12 D-Wave Systems, Inc. Analog processor comprising quantum devices
CN100585629C (zh) * 2004-12-23 2010-01-27 D-波系统公司 包括量子装置的模拟处理器
US7619437B2 (en) 2004-12-30 2009-11-17 D-Wave Systems, Inc. Coupling methods and architectures for information processing
US7639035B2 (en) 2005-04-26 2009-12-29 D-Wave Systems, Inc. Qubit state copying
US20080238531A1 (en) 2007-01-23 2008-10-02 Harris Richard G Systems, devices, and methods for controllably coupling qubits
WO2007006144A1 (en) * 2005-07-11 2007-01-18 D-Wave Systems Inc. Systems, methods and apparatus for factoring numbers
US7624088B2 (en) 2005-08-03 2009-11-24 D-Wave Systems Inc. Analog processor comprising quantum devices
KR101309677B1 (ko) * 2006-01-27 2013-09-17 디-웨이브 시스템즈, 인코포레이티드 단열 양자 연산 방법
WO2007147243A1 (en) * 2006-06-20 2007-12-27 D-Wave Systems Inc. Systems, devices, and methods for solving computational problems
WO2008006217A1 (en) * 2006-07-14 2008-01-17 D-Wave Systems Inc. Systems, methods, and apparatus for quasi-adiabatic quantum computation
JP5313912B2 (ja) 2006-12-05 2013-10-09 ディー−ウェイブ システムズ，インコーポレイテッド 量子プロセッサ要素の局所的プログラミングのためのシステム、方法、および装置
WO2008083498A1 (en) 2007-01-12 2008-07-17 D-Wave Systems, Inc. Systems, devices and methods for interconnected processor topology
US7843209B2 (en) 2007-04-25 2010-11-30 D-Wave Systems Inc. Architecture for local programming of quantum processor elements using latching qubits
WO2008134875A1 (en) 2007-05-02 2008-11-13 D-Wave Systems, Inc. Systems, devices, and methods for controllably coupling qubits
US8098179B2 (en) 2007-05-14 2012-01-17 D-Wave Systems Inc. Systems, methods and apparatus for digital-to-analog conversion of superconducting magnetic flux signals
US8169231B2 (en) 2007-09-24 2012-05-01 D-Wave Systems Inc. Systems, methods, and apparatus for qubit state readout
US8190548B2 (en) 2007-11-08 2012-05-29 D-Wave Systems Inc. Systems, devices, and methods for analog processing
WO2009120638A2 (en) 2008-03-24 2009-10-01 D-Wave Systems Inc. Systems, devices, and methods for analog processing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11995513B2 (en) 2014-06-17 2024-05-28 D-Wave Systems Inc. Systems and methods employing new evolution schedules in an analog computer with applications to determining isomorphic graphs and post-processing solutions

Also Published As

Publication number Publication date
EP2324444B1 (en) 2021-04-07
EP2324444A4 (en) 2014-08-13
CN102037475A (zh) 2011-04-27
CA2724617C (en) 2017-02-21
CN102037475B (zh) 2015-05-13
US20110060780A1 (en) 2011-03-10
WO2009143166A3 (en) 2010-03-04
EP2324444A2 (en) 2011-05-25
JP2011524043A (ja) 2011-08-25
CA2724617A1 (en) 2009-11-26
US9015215B2 (en) 2015-04-21
WO2009143166A2 (en) 2009-11-26

Similar Documents

Publication Publication Date Title
JP5400872B2 (ja) 量子プロセッサを較正し、制御し、動作させるためのシステム、方法および装置
US10789329B2 (en) Systems and methods for removing unwanted interactions in quantum devices
US20240185104A1 (en) System and Methods for Achieving Orthogonal Control of Non-Orthogonal Qubit Parameters
JP6300830B2 (ja) 量子プロセッサの要素を較正するためのシステムおよび方法
US10552757B2 (en) Systems and methods for operating a quantum processor to determine energy eigenvalues of a Hamiltonian
JP6833817B2 (ja) 量子装置間の高次相互作用を生成および使用するためのシステムおよび方法
US10250271B2 (en) Quantum computation apparatus and quantum computation method
US20160335558A1 (en) Quantum processor with instance programmable qubit connectivity
JP2017073106A (ja) 量子計算装置、及び、方法
WO2024022280A1 (zh) 实现双量子位门的方法和电路
Mohamed et al. Two-qubit Heisenberg XYZ dynamics of local quantum Fisher information, skew information coherence: Dyzaloshinskii–Moriya interaction and decoherence
Kamran et al. Prediction of IV curves for a superconducting thin film using artificial neural networks
JP2013247267A (ja) 縁マヨラナフェルミ粒子を使用したトポロジカル量子計算用デバイスユニット、及びその操作方法、並びにトポロジカル量子計算用デバイス、及びその操作方法
Ji et al. Control of quantum entanglement and entropic uncertainty in open quantum system: Via adjusting Ohmic parameter
Ou et al. Decoherence of a central quantum system coupled to an XY spin chain
Remizov et al. Analog–Digital Quantum Simulation of the Dicke Model with Superconducting Circuits
Green et al. Quantum dynamics of gate operations on charge qubits
Xiao-Qiang et al. Impurity in pairwise entanglement of Heisenberg XX open chain
Dotterweich et al. Approximation of the Preisach function using feedforward neural network

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131025

R150 Certificate of patent or registration of utility model

Ref document number: 5400872

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250