KR101216507B1

KR101216507B1 - 고속 저전력 레벨 시프팅 회로 및 방법

Info

Publication number: KR101216507B1
Application number: KR1020097007159A
Authority: KR
Inventors: 제프리 린 히스
Original assignee: 리니어 테크놀러지 코포레이션
Priority date: 2006-09-18
Filing date: 2006-12-19
Publication date: 2012-12-31
Also published as: WO2008036105A1; CN101523725B; US8692576B2; US20080122486A1; KR20090059147A; CN101523725A; EP2064811A1

Abstract

출력 신호를 스위칭하기 위한 스위칭 전류를 생성하기 위하여 입력 신호의 스위칭에 응답하는 스위칭 전류 생성기와 입력 신호의 논리 레벨에 따라 출력 신호의 논리 레벨을 유지하기 위한 홀딩 전류를 생성하는 홀딩 전류 생성기를 포함하는 레벨 시프팅 회로 및 방법이 개시된다. 홀딩 전류 생성기는 스위칭 전류와 독립적으로 홀딩 전류를 생성하도록 구성된다.

Description

고속 저전력 레벨 시프팅 회로 및 방법{CIRCUIT AND METHODOLOGY FOR HIGH-SPEED, LOW-POWER LEVEL SHIFTING}

본 개시 내용은 전자 회로에 관한 것으로, 더욱 상세하게는 상이한 논리 전압 도메인에서 동작하는 시스템 사이의 인터페이스에서 논리 신호의 전압 레벨을 변경하기 위한 레벨 시프터 및 방법에 관한 것이다.

BiCMOS 집적 회로를 포함하는 많은 회로들은 논리 레벨의 상이한 전압값에서 동작하는 회로 사이에 클록, 논리 제어 및 상태 신호를 통과시켜야만 한다. 이러한 회로들은 일반적으로 논리 시프터(logic shifter)로 불린다. 상이한 논리 전압 도메인에서 동작하는 2개의 회로가 공통의 전압 레일(voltage rail), 예를 들어, 공통 접지 또는 복귀 전압 레일을 공유할 때에는, 그 사이에서 고속의 저전력 논리 시프터를 제공하는 것이 상대적으로 용이하다.

그러나, 각 회로가 한 쌍의 전압 레일을 가지고 있고 이들 중 어느 것도 공유되지 않을 때, 이러한 문제점은 상당히 더욱 어려워진다. 한 쌍의 전압 레일의 전압 레벨이 다른 쌍의 전압 레벨에 대하여 이동할 때, 레벨 시프터의 출력에서의 논리 레벨은 그 입력에서의 논리 레벨에 대하여 변경될 수 있다. 종래의 고속 레벨 시프터에서, 논리 레벨을 일정하게 유지하기 위하여 정상 상태에서 높은 전력이 소비된다. 따라서, 적어도 2 쌍의 전원 레일을 갖는 시스템의 동작을 지원하기 위한 고속의 저전력 레벨 시프터를 제공하는 것이 바람직하다.

본 개시 내용은 출력 논리 신호를 스위칭하기 위한 스위칭 전류를 생성하기 위하여 입력 논리 신호의 스위칭에 응답하는 스위칭 전류 생성기와 입력 신호의 논리 레벨에 따라 출력 신호의 논리 레벨을 유지하기 위한 홀딩 전류를 생성하는 홀딩 전류 생성기를 포함하는 레벨 시프팅 회로를 제공한다. 홀딩 전류 생성기는 스위칭 전류와 독립적으로 홀딩 전류를 생성하도록 구성된다.

본 개시 내용의 일 양태에 따라, 레벨 시프터는 각각이 한 쌍의 전압 레일을 갖는 회로 사이의 레벨 시프팅을 지원한다. 특히, 입력 신호는 제1 전압값의 제1 논리 레벨와 제2 전압값의 제2 논리 레벨을 가지며, 출력 신호는 제3 전압값의 제1 논리 레벨와 제4 전압값의 제2 논리 레벨을 가지며, 제1, 제2, 제3 및 제4 전압 값은 서로 상이하다.

본 개시 내용의 일 실시예에 따라, 스위칭 전류 생성기는, 제1 전류 펄스를 생성하는 제1 전류 펄스 생성기 및 제1 전류 펄스에 대하여 반대 극성을 갖는 제2 전류 펄스를 생성하는 제2 전류 펄스 생성기를 포함할 수 있다. 차동 전류 센서가 제1 및 제2 전류 펄스에 응답하여 출력 신호를 스위칭하기 위하여 제공될 수 있다.

차동 전류 센서는 제1 전류 펄스에 응답하는 제1 전류 미러, 제2 전류 펄스에 응답하는 제2 전류 미러, 및 제1 및 제2 전류 미러에 의해 생성된 신호에 응답하는 제3 전류 미러를 포함할 수 있다. 제3 전류 미러에 연결된 슈미트 트리거와 같은 출력 센서가 출력 신호를 생성할 수 있다.

홀딩 전류 생성기는 제1 및 제2 전류 펄스 중 하나를 증가시키기 위하여 제1 및 제2 전류 펄스 생성기에 홀딩 전류를 공급할 수 있다.

제1 전류 펄스 생성기는, 입력 신호에 응답하는 제1 인버터 및 제1 인버터의 출력과 제1 전류 미러 사이에 연결된 제1 커패시턴스 요소를 포함할 수 있다. 제2 전류 펄스 생성기는, 제1 인버터의 출력에 연결된 제2 인버터, 및 제2 인버터의 출력과 제2 전류 미러 사이에 연결된 제2 커패시턴스 요소를 포함할 수 있다.

제1 인버터의 출력 신호에 의해 제어되는 제1 스위치는 홀딩 전류 생성기와 제1 전류 미러 사이에 연결될 수 있다. 제2 인버터의 출력 신호에 의해 제어되는 제2 스위치는 홀딩 전류 생성기와 제2 전류 미러 사이에 연결될 수 있다.

스위칭 전류 생성기는 입력 신호에 대응하는 전압 레일에 의해 생성된 전압값이 제공되는 반면, 차동 전류 센서는 출력 신호에 대응하는 전압 레일에 의해 생성된 전압값이 공급된다.

입력 신호의 하이 논리 레벨에 대응하는 전압값이 출력 신호의 하이 논리 레벨에 대응하는 전압값보다 더 낮다면, 즉, 레벨 시프터가 더 낮은 전압 레벨을 갖는 회로로부터 더 높은 전압 레벨을 갖는 회로로 신호를 통과시킬 때, 전류 펄스 생성기의 제1 및 제2 스위치는 P형 전계 효과(field-effect) 장치를 포함한다. 그러나, 레벨 시프터가 더 높은 전압 레벨을 갖는 회로로부터 더 낮은 전압 레벨을 갖는 회로로 신호를 통과시킬 때, 전류 펄스 생성기의 제1 및 제2 스위치는 N형 전계 효과 장치를 포함한다.

본 개시 내용의 다른 양태에 따르면, 전압 레일을 공유하지 않는 회로 사이에서 논리 신호를 전송하는 시스템은 입력 신호의 논리 레벨에서의 변경에 응답하여 출력 신호의 논리 레벨을 변경하기 위한 스위칭 신호를 생성하는 스위칭 신호 생성기, 및 입력 신호의 논리 레벨에 따라 출력 신호의 논리 레벨을 유지하기 위하여 스위칭 신호와 독립적으로 홀딩 신호를 생성하는 홀딩 신호 생성기를 포함한다.

본 개시 내용의 방법에 따르면, 다음의 단계들이 레벨 시프팅을 제공하기 위하여 수행된다:

- 입력 신호의 논리 레벨에서의 변경에 응답하여 출력 신호의 논리 레벨을 변경하기 위하여 스위칭 신호를 생성하는 단계, 및

- 입력 신호의 논리 레벨에 따라 출력 신호의 논리 레벨을 유지하기 위하여 스위칭 신호와 독립적으로 홀딩 신호를 생성하는 단계.

본 개시 내용의 추가적인 이점과 양태는 본 개시 내용을 실시하도록 안출된 최선의 형태의 예로서 본 개시 내용의 실시예들이 예시되고 설명된 이어지는 상세한 설명으로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명할 것이다. 설명되는 바와 같이, 본 개시 내용은 다른 상이한 실시예들이 가능하며, 그 여러 가지 상세 내용은 본 개시 내용의 기술적 사상을 벗어나지 않으면서 다양하고 분명한 관점에서 수정될 수 있다. 따라서, 도면과 설명은 본질적으로 한정적이지 않은 예시적인 것으로 간주되어야 한다.

본 개시 내용의 실시예들에 대한 다음의 상세한 설명은, 특징부가 배율에 맞 추어서 제작될 필요가 없으며 오히려 적절한 특징을 가장 잘 예시하기 위하여 제작된 다음의 도면을 참조하여 판독될 때 가장 잘 이해될 수 있다:

도 1은 본 개시 내용의 레벨 시프터에 의해 수행되는 동작을 나타내는 간략화된 블록도이다;

도 2는 더 낮은 전압 레벨에서 더 높은 전압 레벨로의 레벨 시프팅을 제공하기 위한 레벨 시프터의 예시적인 실시예를 도시한다;

도 3은 더 높은 전압 레벨에서 더 낮은 전압 레벨로의 레벨 시프팅을 제공하기 위한 레벨 시프터의 예시적인 실시예를 도시한다.

도 1은 전압 레일(VL) 및 복귀 전압 레일(VLRTN)을 갖는 회로(1)로부터 전압 레일(VH) 및 복귀 전압 레일(VHRTN)을 갖는 회로(2)로 공급되는 논리 신호의 레벨 시프팅을 제공할 수 있는 본 개시 내용의 레벨 시프터(10)에 의해 수행되는 동작을 나타내는 간략화된 블록도이다. 해당하는 전압 레일에 의해 공급되는 전압(VL, VLRTN, VH, VHRTN)의 레벨은 서로 다를 수 있다. 따라서, 레벨 시프터(10)는 어떠한 공통 전압 레일도 공유하지 않는 회로(1, 2) 사이의 인터페이스를 지원할 수 있다.

회로(1)로부터 레벨 시프터(10)로 공급된 입력 논리 신호(IN)는 전압 레벨(VL)에 의해 정의되는 예를 들어 하이(high) 논리 레벨과 같은 제1 논리 레벨과, 전압 레벨(VLRTN)에 대응하는 예를 들어 로우(low) 논리 레벨과 같은 제2 논리 레벨을 가질 수 있다. 레벨 시프터(10)로부터 회로(2)로 공급된 출력 논리 신 호(OUT)는 전압 레벨(VH)에 의해 정의되는 예를 들어 하이 논리 레벨과 같은 제1 논리 레벨과, 전압 레벨(VHRTN)에 대응하는 예를 들어 로우 논리 레벨과 같은 제2 논리 레벨을 가질 수 있다.

전압 시프터(10)는 한 쌍의 전류 펄스 생성기(12, 14), 홀딩 전류 생성기(16) 및 차동 전류 센서(18)를 포함할 수 있다. 입력 논리 신호(IN)가 자신의 자신의 논리 레벨 중 한 레벨에서 다른 레벨로 스위칭할 때, 전류 펄스 생성기(12, 14)는 입력 신호 스위칭에 응답하여 출력 논리 신호(OUT)의 스위칭을 제공하기 위하여 반대 극성을 갖는 한 쌍의 스위칭 전류 펄스 생성한다. 예를 들어, IN 신호가 자신의 로우 논리 레벨에서 자신의 하이 논리 레벨로 갈 때, 전류 펄스 생성기(12, 14)에 의해 생성된 스위칭 전류 펄스는 자신의 로우 논리 레벨로부터 자신의 하이 논리 레벨로의 OUT 신호의 스위칭을 제공한다.

홀딩 전류 생성기(16)는 출력 신호(OUT)의 논리 레벨을 입력 신호(IN)의 논리 레벨과 일치되게 유지하도록 홀딩 전류를 생성한다. 예를 들어, 홀딩 전류는 IN 신호가 하이 논리 레벨을 유지할 때 출력 신호(OUT)가 로우 논리 레벨로 이동하는 것을 막는다. 정상 상태에서, 홀딩 전류는 VH 및 VHRTN 전압 레벨이 VLRTN 전압 레벨에 대하여 이동하더라도 논리 레벨을 일정하게 유지한다. 홀딩 전류 생성기(16)는 VH, VHRTN, VL, 및 VLRTN 사이의 전압 차이에서의 어떠한 임의의 변동률에 대하여도 원하는 값의 홀딩 전류를 생성하도록 구성될 수 있다. 홀딩 전류는 전압 펄스 생성기(12, 14)로 공급될 수 있다. 전압 펄스 생성기(12, 14)에 의해 생성된 한 쌍의 반대 극성의 전류 펄스에 응답하여, 차동 전류 센서(18)는 출력 신 호(OUT)의 스위칭을 제공한다.

홀딩 전류가 신호 스위칭에 관여하더라도, 그 주요 기능은 출력 신호의 논리 레벨을 유지하는 것이다. 이 기능은 레벨 시프터(10)의 스위칭 속도를 결정하는 스위칭 전류를 제공하는 것보다 훨씬 더 적은 전력을 필요로 한다. 본 개시 내용에 따라, 홀딩 전류는 신호 스위칭 기능으로부터 논리 레벨 홀딩 기능을 분리시키기 위하여 스위칭 전류와 독립적으로 생성된다. 그 결과, 회로 설계자는 회로의 스위칭 속도 및 정지 전력(quiescent power)을 분리하여 선택할 수 있게 된다.

스위칭 속도는 스위칭 전류에 의해 결정되며, 전압 펄스 생성기(12, 14)를 조정함으로써 선택될 수 있다. 정지 전력은 회로의 전원 노이즈 차단을 결정하는 홀딩 전류에 의존한다. 따라서, 심지어 스위칭 전류가 높은 스위칭 속도를 제공할 수 있도록 크게 될 때에도, 홀딩 전류는 논리 레벨을 유지하기에 충분한 최소 레벨로 생성될 수 있다. 그러므로, 설계자는 저전력 소비를 갖는 고속 레벨 시프터를 만들 수 있게 된다.

레벨 시프터(10)의 입력 논리 신호(IN)는 출력 논리 신호(OUT)보다 더 낮거나 더 높은 전압 레벨을 가질 수 있다. 도 2는 전압 레일(VL, VLRTN)에 의해 정의된 더 낮은 전압 레벨로부터 전압 레일(VH, VHRTN)에 의해 정의된 더 높은 전압 레벨로의 레벨 시프팅을 제공하기 위한 레벨 시프터(10)의 예시적인 실시예를 도시한다. 제1 전압 펄스 생성기(12)는 입력 신호(IN)를 공급받기 위한 인버터(102), 인버터(102)에 연결된 커패시터(104), 인버터(102)의 출력에 의해 제어되는 P형 MOSFET과 같은 스위치(106)를 포함한다. 제2 전압 펄스 생성기(14)는 인버터(102) 의 출력에 연결된 인버터(108), 인버터(108)에 연결된 커패시터(104), 인버터(108)의 출력에 의해 제어되는 P형 MOSFET과 같은 스위치(112)를 포함한다. 홀딩 전류 생성기(16)는 홀딩 전류를 생성하기 위한 전류원(I_HOLD)을 포함할 수 있다. 전류원(I_HOLD)은 스위치(106, 112)에 연결될 수 있다.

차동 전류 센서(18)는 P형 MOSFET과 같은 스위치(114, 116)로 이루어진 제1 전류 미러, P형 MOSFET과 같은 스위치(118, 120)로 이루어진 제2 전류 미러, N형 MOSFET과 같은 스위치(122, 124)로 이루어진 제3 전류 미러, 슈미트 트리거(Schmitt trigger)와 같은 출력 센서(126)를 포함한다. 제1 전류 미러는 제1 전압 펄스 생성기의 출력에 연결되고, 제2 전류 미러는 제2 전류 펄스 생성기의 출력에 연결된다. 제3 전류 미러는 제1 및 제2 전류 미러의 출력에서 제공된다. 출력 센서(126)는 신호(OUT)를 출력하기 위하여 제3 전류 미러에 연결된다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 전류 미러 및 전류 펄스 생성기의 동작을 수행하기 위하여 바이폴라 트랜지스터가 MOSFET 대신에 사용될 수 있다는 것을 인식할 수 있을 것이다. 또한, 출력 센서(126)는 슈미트 트리거 대신에 임의의 적합한 출력 구동 장치를 이용하여 구현될 수 있다.

전압 레일(VL, VLRTN)은 전압 펄스 생성기(12, 14)와 홀딩 전류 생성기(16)의 요소들에 전력을 공급할 수 있다. 전압 레일(VH, VHRTN)은 차동 전류 센서(18)의 요소들에 전력을 공급할 수 있다.

예를 들어, IN 신호가 VLRTN 전압에 대응하는 로우 논리 레벨로부터 VL 전압 에 대응하는 하이 논리 레벨로 갈 때, 이는 버퍼링되고 인버터(102)에 의해 인버팅되어, 커패시터(104)에 공급되는 신호를 그 출력 신호를 풀다운한다. 인버터(102)의 출력 신호는 자신의 게이트와 관련된 소정의 기생 커패시턴스를 갖는 트랜지스터(106)를 턴온한다. 이러한 기생 커패시턴스는 전류를 트랜지스터(114)에서 흐르게 하는 큰 음의 전하 펄스를 노드(130)로 인가하는 커패시터(104)의 효과를 향상시킨다. 음의 전류 펄스는 트랜지스터(114, 116)의 게이트 커패시턴스와 관련된 노드(130)에서의 임으의 기생 커패시턴스를 극복한다. 전류 펄스 생성기(12)에 의해 생성된 음의 전류 펄스는 홀딩 전류 생성기(16)로부터의 홀딩 전류(I_HOLD)에 의해 증가된다. 홀딩 전류(I_HOLD)보다 실질적으로 더 큰 전류가 트랜지스터(114)에서 흐르며 트랜지스터(116)에서 미러링된다. 트랜지스터(116)로부터의 전류는 노드(132)에서 풀업된다.

인버터(102)의 출력 신호가 IN 신호의 하이 논리 레벨에 응답하여 낮아질 때와 거의 동일한 시간에, 인버터(108)의 출력 신호는 높아진다. 이것은 노드(134)에서 양의 전하 펄스를 발생시킨다. 또한, 트랜지스터(112)는 홀딩 전류(I_HOLD)를 전도하는 것을 중지한다. 트랜지스터(112)의 기생 게이트 커패시턴스도 트랜지스터(118, 120)를 신속하게 턴오프시키는 노드(134)에서의 양의 전하 펄스를 생성하는데 기여한다. 노드(136)에서 전류가 없기 때문에, 트랜지스터(122, 124)는 턴오프한다.

노드(132)에서의 강력한 풀업 전류와 트랜지스터(124)에 의한 풀다운 전류의 종료는 노드(132)가 신속하게 풀업하도록 한다. 이러한 전이는 출력 신호(OUT)를VHRTN 전압에서 VH 전압으로 높아지도록 하는 슈미트 트리거(126)에 의해 검출된다. IN 신호가 하이 논리 레벨에서 로우 논리 레벨로 갈 때, 대칭적이고 반대의 과정이 발생하여 OUT 신호가 로우로 가게 한다.

도 2의 장치는 설계자로 하여금 레벨 시프터의 스위칭 기능을 그 홀딩 기능과 분리시키도록 할 수 있다. 예를 들어, 스위칭 속도가 커패시터(104, 110)의 값을 조정함으로써 증가될 수 있지만, 설계자는 낮은 정지 전력을 제공하기 위하여 논리 레벨을 일정하게 유지하기에 충분한 낮은 레벨로 홀딩 전류를 유지할 수 있다.

도 3은 전압 레일(VH, VHRTN)에 의해 정의된 더 높은 전압 레벨로부터 전압 레일(VL, VLRTN)에 의해 정의된 더 낮은 전압 레벨로의 논리 신호의 레벨 시프팅을 제공하기 위한 레벨 시프터(200)의 예시적인 실시예를 도시한다. 도 2에 도시된 실시예와 유사하게, 레벨 시프터(200)는 반대 극성을 갖는 스위칭 전류 펄스를 생성하기 위한 한 쌍의 전류 펄스 생성기, 홀딩 전류 생성기 및 차동 전류 센서를 포함한다.

제1 전압 펄스 생성기는 입력 신호(IN)를 공급받기 위한 인버터(202), 인버터(202)에 연결된 커패시터(204), 인버터(102)의 출력에 의해 제어되는 스위치(206)를 포함할 수 있다. 제2 전압 펄스 생성기는 인버터(202)의 출력에 연결된 인버터(208), 인버터(208)에 연결된 커패시터(210), 인버터(108)의 출력에 의해 제어되는 스위치(212)를 포함한다. 도 2에서의 전류 펄스 생성기와 대조적으로, 스 위치(206, 212)는 N형 MOSFET으로 구현될 수 있다. 홀딩 전류 생성기는 홀딩 전류를 생성하기 위한 전류원(I_HOLD)을 포함할 수 있다. 전류원(I_HOLD)은 스위치(206, 212)에 연결될 수 있다.

차동 전류 센서는 N형 MOSFET과 같은 스위치(214, 216)로 이루어진 제1 전류 미러, N형 MOSFET과 같은 스위치(218, 220)로 이루어진 제2 전류 미러, P형 MOSFET과 같은 스위치(222, 224)로 이루어진 제3 전류 미러, 슈미트 트리거(Schmitt trigger)와 같은 출력 센서(226)를 포함한다. 제1 전류 미러는 제1 전압 펄스 생성기의 출력에 연결되고, 제2 전류 미러는 제2 전류 펄스 생성기의 출력에 연결된다. 제3 전류 미러는 제1 및 제2 전류 미러의 출력에서 제공된다. 출력 센서(226)는 신호(OUT)를 출력하기 위하여 제3 전류 미러에 연결된다. 전압 레벨(VH, VHRTN)은 전압 펄스 생성기와 홀딩 전류 생성기의 요소들에 공급될 수 있는 반면, 전압 레벨(VL, VLRTN)은 차동 전류 센서(18)의 요소들에 공급될 수 있다.

레벨 시프터(200)의 동작은 도 2에서의 레벨 시프터(10)의 동작과 유사하다. 입력 논리 신호(IN)가 자신의 논리 레벨 중 한 레벨에서 다른 레벨로 스위칭할 때, 전류 펄스 생성기는 출력 논리 신호(OUT)의 해당하는 스위칭을 제공하기 위하여 한쌍의 반대 극성의 전류 펄스를 생성한다. 홀딩 전류 생성기는 출력 신호(OUT)의 논리 레벨을 입력 신호(IN)의 논리 레벨과 일치되게 유지하도록 홀딩 전류(I_HOLD)를 생성한다. 홀딩 전류가 스위칭 전류와 독립적으로 생성되기 때문에, 회로 설계자는 회로의 스위칭 속도를 결정하는 스위칭 전류와 정지 전력을 결정하는 홀딩 전류 를 분리하여 선택할수 있게 된다. 스위칭 속도는 커패시터(204, 210)의 값을 조정함으로써 증가될 수 있다. 정지 전력은 논리 레벨을 일정하게 유지하기에 충분한 홀딩 전류의 최소값을 선택함으로써 최소 레벨로 유지될 수 있다. 그 결과, 저전력 소비를 갖는 고속 레벨 시프터가 제공될 수 있다.

전술한 설명은 본 발명의 양태를 예시하고 설명한다. 또한, 본 개시 내용은 단지 바람직한 실시예만을 보여주고 설명하지만, 전술한 바와 같이, 본 발명은 다양한 다른 조합, 수정 및 환경에서 실시될 수 있고, 본 명세서에서 표현되고 전술한 교시 내용 및/또는 관련 기술 분야의 기술이나 지식과 상응하는 바와 같이, 본 발명의 개념의 범위 내에서 변형이나 수정을 할 수 있다.

전술한 실시예들은 본 발명을 실시하는 최선의 형태를 설명하고 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 특정 적용 또는 실시에 의해 필요한 다양한 수정을 가하면서 이러한 또는 다른 실시예에서 본 발명을 실시할 수 있도록 의도된다.

따라서, 상술된 설명은 본 발명을 본 명세서에 개시된 형태로 제한하도록 의도되지 않는다. 또한, 첨부된 특허청구범위는 대체 실시예를 포함하도록 해석되는 것이 의도된다.

Claims

입력 신호의 대응하는 논리 레벨에 비교하여 상이한 전압값을 갖는 논리 레벨로 출력 신호를 생성하는 레벨 시프팅 회로에 있어서,

상기 출력 신호를 스위칭하기 위한 스위칭 전류를 생성하기 위하여 상기 입력 신호의 스위칭에 응답하는 스위칭 전류 생성기; 및

상기 입력 신호의 논리 레벨에 따라 상기 출력 신호의 논리 레벨을 유지하기 위한 홀딩 전류를 생성하는 홀딩 전류 생성기;

를 포함하고,

상기 홀딩 전류 생성기는 상기 스위칭 전류와 독립적으로 상기 홀딩 전류를 생성하도록 구성된,

레벨 시프팅 회로.
제1항에 있어서,

상기 입력 신호는 제1 전압값의 제1 논리 레벨와 제2 전압값의 제2 논리 레벨을 가지며,

상기 출력 신호는 제3 전압값의 상기 제1 논리 레벨와 제4 전압값의 상기 제2 논리 레벨을 가지며,

상기 제1, 제2, 제3 및 제4 전압 값은 서로 상이한,

레벨 시프팅 회로.
제2항에 있어서,

상기 스위칭 전류 생성기는,

제1 전류 펄스를 생성하는 제1 전류 펄스 생성기; 및

상기 제1 전류 펄스에 대하여 반대 극성을 갖는 제2 전류 펄스를 생성하는 제2 전류 펄스 생성기;

를 포함하는,

레벨 시프팅 회로.
제3항에 있어서,

상기 출력 신호를 스위칭하기 위하여 상기 제1 및 제2 전류 펄스에 응답하는 차동 전류 센서;

를 더 포함하는,

레벨 시프팅 회로.
제4항에 있어서,

상기 차동 전류 센서는,

상기 제1 전류 펄스에 응답하는 제1 전류 미러;

상기 제2 전류 펄스에 응답하는 제2 전류 미러; 및

상기 제1 및 제2 전류 미러에 의해 생성된 신호에 응답하는 제3 전류 미러;

를 포함하는,

레벨 시프팅 회로.
제5항에 있어서,

상기 차동 전류 센서는,

상기 출력 신호를 생성하기 위하여 상기 제3 전류 미러에 연결된 출력 전류 센서;

를 더 포함하는,

레벨 시프팅 회로.
제6항에 있어서,

상기 출력 전류 센서는 슈미트 트리거를 포함하는,

레벨 시프팅 회로.
제6항에 있어서,

상기 출력 전류 센서는 전압 문턱값과 비교하기 위한 비교 회로를 포함하는,

레벨 시프팅 회로.
제3항에 있어서,

상기 홀딩 전류 생성기는 상기 제1 및 제2 전류 펄스 중 하나를 증가시키기 위하여 상기 제1 및 제2 전류 펄스 생성기에 상기 홀딩 전류를 공급하도록 구성된,

레벨 시프팅 회로.
제6항에 있어서,

상기 제1 전류 펄스 생성기는,

상기 입력 신호에 응답하는 제1 인버터; 및

상기 제1 인버터의 출력과 상기 제1 전류 미러 사이에 연결된 제1 커패시턴스 요소;

를 포함하는,

레벨 시프팅 회로.
제10항에 있어서,

상기 제2 전류 펄스 생성기는,

상기 제1 인버터의 출력에 연결된 제2 인버터; 및

상기 제2 인버터의 출력과 상기 제2 전류 미러 사이에 연결된 제2 커패시턴스 요소;

를 포함하는,

레벨 시프팅 회로.
제11항에 있어서,

상기 제1 전류 펄스 생성기는,

상기 홀딩 전류 생성기와 상기 제1 전류 미러 사이에 연결되고 상기 제1 인버터의 출력 신호에 의해 제어되는 제1 스위치;

를 더 포함하는,

레벨 시프팅 회로.
제12항에 있어서,

상기 제2 전류 펄스 생성기는,

상기 홀딩 전류 생성기와 상기 제2 전류 미러 사이에 연결되고 상기 제2 인 버터의 출력 신호에 의해 제어되는 제2 스위치;

를 더 포함하는,

레벨 시프팅 회로.
제13항에 있어서,

상기 입력 신호는 상기 제1 전압값에 대응하는 하이 논리 레벨과 상기 제2 전압값에 대응하는 로우 논리 레벨을 갖고,

상기 출력 신호는 상기 제3 전압값에 대응하는 하이 논리 레벨과 상기 제4 전압값에 대응하는 로우 논리 레벨을 갖는,

레벨 시프팅 회로.
제14항에 있어서,

상기 스위칭 전류 생성기는 상기 제1 및 제2 전압값에 의해 공급되고,

상기 차동 전류 센서는 상기 제3 및 제4 전압값에 의해 공급되는,

레벨 시프팅 회로.
제15항에 있어서,

상기 제1 전압값은 상기 제3 전압값보다 더 낮은,

레벨 시프팅 회로.
제16항에 있어서,

상기 제1 및 제2 스위치는 P형 전계 효과(field-effect) 장치를 포함하는,

레벨 시프팅 회로.
제15항에 있어서,

상기 제1 전압값은 상기 제3 전압값보다 더 높은,

레벨 시프팅 회로.
제18항에 있어서,

상기 제1 및 제2 스위치는 N형 전계 효과 장치를 포함하는,

레벨 시프팅 회로.
입력 신호의 대응하는 논리 레벨에 비교하여 상이한 전압값을 갖는 논리 레 벨로 출력 신호를 생성하는 레벨 시프팅 방법에 있어서,

상기 입력 신호의 논리 레벨에서의 변경에 응답하여 상기 출력 신호의 논리 레벨을 변경하기 위한 스위칭 신호를 생성하는 단계; 및

상기 입력 신호의 논리 레벨에 따라 상기 출력 신호의 논리 레벨을 유지하기 위하여 상기 스위칭 신호와 독립적으로 홀딩 신호를 생성하는 단계;

를 포함하는,

레벨 시프팅 방법.
전압 레일을 공유하지 않는 회로 사이에서 논리 신호를 전송하는 시스템에 있어서,

입력 신호의 논리 레벨에서의 변경에 응답하여 출력 신호의 논리 레벨을 변경하기 위한 스위칭 신호를 생성하는 스위칭 신호 생성기; 및

상기 입력 신호의 논리 레벨에 따라 상기 출력 신호의 논리 레벨을 유지하기 위하여 상기 스위칭 신호와 독립적으로 홀딩 신호를 생성하는 홀딩 신호 생성기;

를 포함하는 논리 신호 전송 시스템.