KR101210473B1 - 정전용량 지문센서 - Google Patents

정전용량 지문센서 Download PDF

Info

Publication number
KR101210473B1
KR101210473B1 KR1020110039080A KR20110039080A KR101210473B1 KR 101210473 B1 KR101210473 B1 KR 101210473B1 KR 1020110039080 A KR1020110039080 A KR 1020110039080A KR 20110039080 A KR20110039080 A KR 20110039080A KR 101210473 B1 KR101210473 B1 KR 101210473B1
Authority
KR
South Korea
Prior art keywords
transistor
fingerprint sensor
voltage
capacitive fingerprint
gate
Prior art date
Application number
KR1020110039080A
Other languages
English (en)
Other versions
KR20120121228A (ko
Inventor
강문효
허지호
Original Assignee
실리콘 디스플레이 (주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실리콘 디스플레이 (주) filed Critical 실리콘 디스플레이 (주)
Priority to KR1020110039080A priority Critical patent/KR101210473B1/ko
Publication of KR20120121228A publication Critical patent/KR20120121228A/ko
Application granted granted Critical
Publication of KR101210473B1 publication Critical patent/KR101210473B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing

Landscapes

  • Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Image Input (AREA)

Abstract

본 발명은 정전용량 지문센서에 관한 것으로, 정전용량의 차이를 1차로 감지 및 증폭을 하고, 픽셀내에서 그 증폭된 신호를 다시 2차로 증폭함으로써 센싱감도를 향상시킬 수 있고, 센싱감도의 향상에 따라 센서 상부 보호막의 두께를 크게 할 수 있어 ESD나 물리적 충격에 강한 효능이 있다.
본 발명에 의한 정전용량 지문센서는 인체의 지문을 감지하는 지문 감지 전극(Cfp)과, 상기 지문 감지 전극의 출력 전압에 따라 자신을 통해 흐르는 전류의 량이 변하는 제 1 트랜지스터(T1)와, 상기 제 1 트랜지스터(T1)를 통해 흐르는 전류 차이에 의해 자신을 통해 흐르는 전류의 량이 변하는 제 2 트랜지스터(T2)와, 상기 제 1 트랜지스터(T1)의 게이트 전극을 리셋해주고 펄스 신호를 통해 상기 제 1 트랜지스터(T1)의 게이트 전극을 용량 결합(capacitive coupling) 시켜주는 제 3 트랜지스터(T3)를 포함하고 있다.

Description

정전용량 지문센서{Capacitive Fingerprint Sensor}
본 발명은 정전용량 지문센서(Fingerprint Sensor)에 관한 것으로, 보다 상세하게는 센싱감도를 향상시킬 수 있고 ESD나 물리적 충격에 강한 정전용량 지문센서에 관한 것이다.
도 1 내지 도 4는 종래 기술의 실시 형태에 따른 박막 트랜지스터를 이용한 정전용량방식 지문센서의 등가 회로도이다.
도 1에 도시된 바와 같이, 종래의 박막 트랜지스터를 이용한 정전용량방식 지문센서는 능동 화소 구조를 사용하여 소스 팔로워(source follower: T2)가 화소 내에 포함되어 있어서, 지문에 따른 정전용량의 변화를 데이터 리드 아웃(data read-out) 라인을 통해 ADC(아날로그 디지털 변화회로)에서 전압의 변화로 인식하여 프리앰프(preamplifier) 없이 구동이 가능한 센서이다. 리셋(Reset)은 화소 내의 VDD 전압을 이용하기도 한다.
종래의 정전용량 지문센서에서는 주사신호를 이용하거나 별도의 정전용량 커플링(capacitive coupling)을 시켜주는 펄스전압(Vpulse)을 인가해서 한 프레임에 한번 T2의 게이트에 지문에 따라 서로 다른 전압이 걸리게 하여 T2를 통해 서로 다른 전류(current)가 흐르게 하는 방식이다. 이때, 게이트에 걸리는 전압은 지문에 의한 정전용량을
Figure 112011031078713-pat00001
, 주사신호 진폭을
Figure 112011031078713-pat00002
라고 할 경우, 아래의 수학식 1과 같이 표현할 수 있다.
{수학식 1}
Figure 112011031078713-pat00003
Figure 112011031078713-pat00004
는 T2의 게이트에 걸리는 전압으로, 지문에 의해 생기는 정전용량
Figure 112011031078713-pat00005
에 따라 그 값이 달라지게 된다.
그러나, 종래의 정전용량 지문센서는 지문정전용량(
Figure 112011031078713-pat00006
)이 작을 경우 즉, 지문의 융선에 따른 정전용량의 차이가 작을 경우
Figure 112011031078713-pat00007
(T2의 게이트에 걸리는 전압차)가 작아지게 때문에 지문센싱 감도가 떨어지게 되어 있다.
센싱감도는 다이나믹 범위(Dynamic range)
Figure 112011031078713-pat00008
로 표현이 되는데, 종래의 지문센서는
Figure 112011031078713-pat00009
과
Figure 112011031078713-pat00010
의 차이를 크게 하는 데에 한계가 있기 때문에 센싱감도 향상에 한계점이 생기게 된다.
그래서, 손가락과 센서 상부의 보호막을 유전체로 하여 형성되는 지문을 감지하는 종래의 지문센서 방식에서는 센서 상부의 보호막을 두껍게 할 수가 없어서, ESD나 물리적 손상에 약할 수밖에 없다.
전술한 문제점을 해결하기 위하여 본 발명이 이루고자 하는 기술적 과제는, 정전용량의 차이를 1차로 감지 및 증폭을 하고, 픽셀 내에서 그 증폭된 신호를 다시 2차로 증폭함으로써 센싱감도를 향상시킬 수 있는 지문센서를 제시하는 데 있다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 센서 상부 보호막의 두께를 크게 형성하여 ESD나 물리적 충격에도 강한 성질을 갖는 지문센서를 제시하는 데 있다.
또한, 본 발명이 이루고자 하는 또 다른 기술적 과제는 정전용량의 차이를 1차로 감지 및 증폭을 하고, 픽셀내에서 그 증폭된 신호를 다시 2차로 증폭함으로써 센싱감도를 향상시킬 수 있고, 센싱감도의 향상에 따라 센서 상부 보호막의 두께를 크게 할 수 있어 ESD나 물리적 충격에 강한 정전용량 지문센서를 제시하는 데 있다.
본 발명의 해결과제는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 해결과제들은 아래의 기재로부터 당업자에게 명확하게 이해되어 질 수 있을 것이다.
전술한 기술적 과제를 해결하기 위한 수단으로서, 본 발명에 의한 정전용량 지문센서는, 인체의 지문을 감지하는 지문 감지 전극(Cfp)과, 상기 지문 감지 전극의 출력 전압에 따라 자신을 통해 흐르는 전류의 량이 변하는 제 1 트랜지스터(T1)와, 상기 제 1 트랜지스터(T1)를 통해 흐르는 전류 차이에 의해 자신을 통해 흐르는 전류의 량이 변하는 제 2 트랜지스터(T2)와, 상기 제 1 트랜지스터(T1)의 게이트 전극을 리셋해주고 펄스 신호를 통해 상기 제 1 트랜지스터(T1)의 게이트 전극을 용량 결합(capacitive coupling) 시켜주는 제 3 트랜지스터(T3)를 포함하고 있다.
여기서, 상기 정전용량 지문센서는 상기 제 1 트랜지스터(T1)의 드레인 전극과 전원 전압(VDD) 사이에 연결된 화소 정전 용량(Cs)을 더 포함할 수 있다.
또한, 상기 정전용량 지문센서는 상기 제 1 트랜지스터(T1)의 드레인 전극과 전원 전압(VDD) 사이에 연결되며 주사신호(scan n+1) 혹은 주사신호(scan n-1)에 의해 스위칭 되어 상기 제 2 트랜지스터(T2)를 전원 전압으로 리셋시키는 제 4 트랜지스터(T4)를 더 포함할 수 있다. 이때, 상기 제 4 트랜지스터(T4)는 PMOS 또는 NMOS로 구성될 수 있다.
상기 제 3 트랜지스터(T3)는 다이오드 형태로 구성되며, 특히, 상기 제 1 트랜지스터(T1)가 PMOS일 경우 드레인 및 게이트 전극이 상기 제 1 트랜지스터(T1)의 게이트에 공통으로 연결되고, 상기 제 1 트랜지스터(T1)가 NMOS일 경우 게이트 및 소스 전극을 통해 상기 펄스 신호를 공통으로 입력하도록 구성되는 것이 바람직하다.
또한, 상기 제 3 트랜지스터(T3)는 리셋 신호(Reset)에 의해 상기 펄스 신호를 상기 제 1 트랜지스터(T1)의 게이트로 스위칭하는 PMOS로 구성할 수도 있다.
상기 제 1 내지 제 3 트랜지스터(T1,T2,T3)는 모두 PMOS로 구성되거나 또는 상기 제 1 트랜지스터(T1)는 NMOS로 구성되고 상기 제 2 및 제 3 트랜지스터(T2,T3)는 PMOS로 각각 구성할 수 있다. 그리고, 상기 제 2 트랜지스터(T2)는 전원 전압과 구동 회로부(1) 사이에 연결하는 것이 바람직하다.
상기 펄스 신호는 고전압과 저전압이 반복되는 클럭(clock) 신호로 구성되며, 한 프레임 동안 상기 클럭 신호가 연속적으로 인가되거나 N 번째 scan 신호가 선택된 동안 한번 고전압에서 저전압으로, 혹은 저전압에서 고전압으로 변하는 것을 특징으로 한다.
이때, 상기 펄스 신호가 고전압일 때 상기 제 1 트랜지스터(T1)가 리셋(reset)되고, 상기 펄스 신호가 저전압일 때 상기 지문의 리지(rudge), 밸리(valley) 구분에 따라서 정전용량 커플링(capacitive coupling)에 의해 상기 제 1 트랜지스터(T1)의 게이트 전압 변화정도가 달라지게 된다.
상기 지문 감지 전극(Cfp)은 지문정전용량(Cfp) 전극(2)과 보호막(3)으로 구성되며, 상기 보호막(3)에 감지되는 지문의 리지(ridge)와 밸리(valley)의 높이 차이에 따라 상기 지문정전용량(Cfp) 전극(2)과 형성되는 정전용량의 차이를 감지하게 된다.
상기 정전용량 지문센서는 상기 펄스 신호의 전압레벨을 조절하여 상기 제 1 트랜지스터 (T1) 의 게이트 전압 레벨을 조절하고, 그 결과 상기 제 2 트랜지스터(T2)를 통해 흐르는 전류의 량이 조절되는 것을 특징으로 한다.
또한, 상기 정전용량 지문센서는 주사신호(scan n)에 의해 상기 제 2 트랜지스터(T2)를 통해 흐르는 전류를 구동 회로부(1)로 흐르도록 스위칭하는 제 5 트랜지스터(T5)를 더 포함할 수 있다. 이때, 상기 제 5 트랜지스터(T5)는 PMOS로 구성되는 것이 바람직하다.
또한, 본 발명에 따른 정전용량 지문센서는 상기 제 2 트랜지스터(T2)의 게이트 전극과 전원전압 사이에 연결되며 주사신호(scan n+1) 혹은 주사신호 (scan n-1)에 의해 스위칭 되어 상기 제 2 트랜지스터(T2)의 게이트 전압을 리셋해주는 제 6 트랜지스터(T6)를 더 포함하여 구성될 수 있다.
또한, 상술한 구조와는 달리 상기 정전용량 지문센서는 상기 제 2 트랜지스터(T2)의 게이트 전극과 드레인 전극 사이에 연결되며 주사신호(scan n+1)에 의해 스위칭 되어 상기 제 2 트랜지스터(T2)의 게이트 전압을 리셋해줌과 동시에 문턱전압 차를 보상해주는 제 6 트랜지스터(T6)를 더 포함할 수 있다. 이때, 상기 제 6 트랜지스터(T6)는 PMOS로 구성되는 것이 바람직하다.
상술한 본 발명에 따른 구성에서 적용되는 트랜지스터는 PMOS 또는 NMOS일 수 있다.
본 발명에 따르면, 지문 정전용량의 차이를 화소내에서 다중 증폭을 통해 전류량을 충분하게 만들기 때문에 지문센서의 센싱 감도를 향상시킬 수 있다.
또한, 센서 상부의 보호막을 두껍게 제작하더라도 센싱 감도를 향상시킬 수 있기 때문에 ESD나 물리적 손상에 강한 장점을 가지고 있다.
본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해되어 질 수 있을 것이다.
도 1 내지 도 4는 종래 기술의 실시 형태에 따른 박막 트랜지스터를 이용한 정전용량방식 지문센서의 등가 회로도이다.
도 5는 본 발명의 바람직한 제 1 실시 예에 의한 정전용량 지문센서의 등가 회로도이다.
도 6은 본 발명의 바람직한 제 2 실시 예에 의한 정전용량 지문센서의 등가 회로도이다.
도 7은 본 발명의 바람직한 제 3 실시 예에 의한 정전용량 지문센서의 등가 회로도이다.
도 8은 본 발명의 바람직한 제 4 실시 예에 의한 정전용량 지문 센서의 등가 회로도이다.
도 9는 본 발명의 바람직한 제 5 실시 예에 의한 정전용량 지문 센서의 등가 회로도이다.
도 10은 본 발명에 의한 정전용량 지문센서의 구조를 나타낸 단면도이다.
도 11은 펄스 신호(
Figure 112011031078713-pat00011
)를 한 프레임동안 고전압과 저전압을 반복해서 인가하는 경우, 제 1 및 제 2 트랜지스터의 게이트 전극의 전압 파형을 나타낸 도면이다.
도 12는 펄스 신호(
Figure 112011031078713-pat00012
)를 N 번째 scan 신호가 선택된 동안 한번 고전압에서 저전압으로, 혹은 저전압에서 고전압으로 변화를 주는 경우, 제 1 및 제 2 트랜지스터의 게이트 전극의 전압 파형을 나타낸 도면이다.
도 13 은 본 발명의 지문센서를 구동되는 구동 회로와 지문센서 어레이의 예를 나타낸 도면이다.
도 14은 본 발명의 바람직한 제 6 실시 예에 의한 정전용량 지문센서의 등가 회로도이다.
도 15는 본 발명의 바람직한 제 7 실시 예에 의한 정전용량 지문센서의 등가 회로도이다.
도 16은 본 발명의 바람직한 제 8 실시 예에 의한 정전용량 지문센서의 등가 회로도이다.
도 17는 본 발명의 바람직한 제 9 실시 예에 의한 정전용량 지문센서의 등가 회로도이다.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시 예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명되는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙여 설명하기로 한다.
이하, 본 발명에서 실시하고자 하는 구체적인 기술내용에 대해 첨부도면을 참조하여 상세하게 설명하기로 한다.
본 발명은 정전용량 지문센서에 있어서, 지문 정전용량의 차이에 의해 발생한 제 1 트랜지스터 (T1) 의 게이트 전압 차이로 인해, 상기 제 1 트랜지스터 (T1)을 통해 흐르는 전류의 양이 달라지게 되고, 그 전류의 양에 따라 상기 제 2 트랜지스터 (T2) 의 게이트 전압에 차이가 발생하고, 그 결과 상기 제 2 트랜지스터 (T2)를 통해 흐르는 전류의 양이 달라지게 되어 구동회로부에서 그 전류량을 감지하는 것을 특징으로 한다.
이 때 상기 제 1 트랜지스터의 게이트 전압 차이가 전류의 차이로 변환되는 과정을 1차 변환 및 증폭 이라 하고, 상기 제 2 트랜지스터의 게이트 전압 차이가 전류의 차이로 변환 되는 과정을 2차 변환 및 증폭이라고 명명하고, 이러한 다중 증폭 과정을 픽셀내에서 할 수 있게 해서 지문 정전용량의 차이가 작더라도 충분한 전류로 감지할 수 있도록 하는 것을 기술의 요지로 한다.
정전용량 지문센서의 제 1 실시 예
도 5는 본 발명의 바람직한 제 1 실시 예에 의한 정전용량 지문센서의 등가 회로도이다.
본 발명에 의한 제 1 실시 예에 의한 정전용량 지문센서는 도 5에 도시된 바와 같이, 인체의 지문을 감지하는 지문 감지 전극(Cfp)과, 상기 지문 감지 전극(Cfp)의 출력 전압에 따라 자신을 통해 흐르는 전류의 량이 변하는 제 1 트랜지스터(T1)와, 상기 제 1 트랜지스터(T1)를 통해 흐르는 전류 차이에 의해 자신을 통해 흐르는 전류의 량이 변하는 제 2 트랜지스터(T2)와, 상기 제 1 트랜지스터(T1)의 게이트 전극을 리셋해주고, 펄스 신호를 통해 제 1 트랜지스터(T1)의 게이트 전극을 용량 결합(capacitive coupling) 시켜주는 제 3 트랜지스터(T3)와, 상기 제 1 트랜지스터(T1)의 드레인 전극과 전원 전압(VDD) 사이에 연결된 화소 정전 용량(Cs)과, 상기 제 1 트랜지스터(T1)의 드레인 전극과 전원 전압(VDD) 사이에 연결되며 주사신호(scan n+1)에 의해 스위칭 되어 상기 제 2 트랜지스터(T2)를 전원 전압으로 리셋시키는 제 4 트랜지스터(T4)를 포함하고 있다.
여기서, 상기 제 1 내지 제 4 트랜지스터(T1,T2,T3,T4)는 모두 PMOS로 구성되어 있고, 상기 제 3 트랜지스터(T3)는 드레인 및 게이트 전극이 상기 제 1 트랜지스터(T1)의 게이트에 공통으로 연결된 다이오드 형태로 구성되어 있다. 그리고, 상기 제 2 트랜지스터(T2)는 상기 제 1 트랜지스터(T1)를 통해 흐르는 전류에 의해 스위칭 되어 구동 회로부(1)로 전원 전압(VDD)을 공급하도록 되어 있다.
상기 지문 감지 전극(Cfp)은 다이오드(diode) 연결된 제 3 트랜지스터(T3)의 드레인 전극과 연결되어 있으며, 동시에 상기 제 3 트랜지스터(T3)의 드레인 전극은 상기 제 1 트랜지스터(T1)의 게이트 전극과 연결되어 있다. 상기 제 1 트랜지스터(T1)는 지문 융선에 따라 게이트 전극에 걸리는 전압이 달라 지게 되고, 그에 따라 상기 제 1 트랜지스터(T1)를 통해 흐르는 전류에 차이가 생기게 된다. 이것을 1차 전압-전류 변환 및 증폭이라고 한다면, 상기 제 1 트랜지스터(T1)의 드레인 전극이 상기 제 2 트랜지스터(T2)의 게이트에 연결되어 있으므로, 상기 제 1 트랜지스터(T1)의 전류 차이에 의해 상기 제 1 트랜지스터(T2)의 게이트가 방전(discharging)되는 정도가 달라져서 상기 제 2 트랜지스터(T2)의 게이트 전압이 달라 지게 된다. 결국, 상기 제 2 트랜지스터(T2)의 게이트 전압변화에 의해 상기 제 2 트랜지스터(T2)를 통해 흐르는 전류에 차이가 생기게 된다. 이것을 2차 전압-전류 변환 및 증폭이라고 한다면, 상기 2차 변환 및 증폭 과정에서 발생 된 전류의 차이를 상기 구동회로부(1)에서 감지하는 방식이다. 이런 방식은 화소내에 상기 1차와 2차 의 증폭과정을 할 수 있는 구조로 , 본 발명에 따른 방식이 종래의 지문센서와의 차이점은 센서 상부 보호막이 두꺼워서
Figure 112011031078713-pat00013
(지문 정전용량) 크기가 작더라도 센싱 감도를 높일 수 있어서 지문 센싱에 문제없이 동작 되는 점에 있다.
정전용량 지문센서의 제 2 실시 예
도 6은 본 발명의 바람직한 제 2 실시 예에 의한 정전용량 지문센서의 등가 회로도이다.
본 발명에 의한 제 2 실시 예에 의한 정전용량 지문센서는 도 6에 도시된 바와 같이, 인체의 지문을 감지하는 지문 감지 전극(Cfp)과, 상기 지문 감지 전극(Cfp)의 출력 전압에 따라 자신을 통해 흐르는 전류의 량이 변하는 제 1 트랜지스터(T1)와, 상기 제 1 트랜지스터(T1)를 통해 흐르는 전류 차이에 의해 자신을 통해 흐르는 전류의 량이 변하는 제 2 트랜지스터(T2)와, 상기 제 1 트랜지스터(T1)의 게이트 전극을 리셋해주고, 펄스 신호를 통해 제 1 트랜지스터(T1)의 게이트 전극을 용량 결합(capacitive coupling) 시켜주는 제 3 트랜지스터(T3)와, 상기 제 1 트랜지스터(T1)의 드레인 전극과 전원 전압(VDD) 사이에 연결된 화소 정전 용량(Cs)과, 상기 제 1 트랜지스터(T1)의 드레인 전극과 전원 전압(VDD) 사이에 연결되며 주사신호(scan n+1)에 의해 스위칭 되어 상기 제 2 트랜지스터(T2)를 전원 전압으로 리셋시키는 제 4 트랜지스터(T4)를 포함하고 있다.
여기서, 상기 제 1 트랜지스터(T1)는 NMOS로 구성되어 있고, 상기 제 2 내지 제 4 트랜지스터(T2,T3,T4)는 모두 PMOS로 구성되어 있다. 상기 제 3 트랜지스터(T3)는 소스 및 게이트 전극이 공통으로 연결된 다이오드 형태로 구성되어 있으며, 상기 제 3 트랜지스터(T3)의 소스 및 게이트 전극으로 펄스 신호(
Figure 112011031078713-pat00014
)가 인가되도록 되어 있다. 그리고, 상기 제 2 트랜지스터(T2)는 상기 제 1 트랜지스터(T1)를 통해 흐르는 전류에 의해 스위칭 되어 구동 회로부(1)로 전원 전압(VDD)을 공급하도록 되어 있다.
상기 제 3 트랜지스터(T3)는 도 5와 같이 상기 제 1 트랜지스터(T1)가 PMOS로 구성된 경우 드레인 및 게이트 전극이 상기 제 1 트랜지스터(T1)의 게이트에 공통으로 연결되며, 도 6과 같이 상기 제 1 트랜지스터(T1)가 NMOS로 구성된 경우 게이트 및 소스 전극을 통해 상기 펄스 신호를 공통으로 입력하도록 구성된다.
정전용량 지문센서의 제 3 실시 예
도 7은 본 발명의 바람직한 제 3 실시 예에 의한 정전용량 지문센서의 등가 회로도이다.
본 발명에 의한 제 3 실시 예에 의한 정전용량 지문센서는 도 7에 도시된 바와 같이, 인체의 지문을 감지하는 지문 감지 전극(Cfp)과, 상기 지문 감지 전극(Cfp)의 출력 전압에 따라 자신을 통해 흐르는 전류의 량이 변하는 제 1 트랜지스터(T1)와, 상기 제 1 트랜지스터(T1)를 통해 흐르는 전류 차이에 의해 자신을 통해 흐르는 전류의 량이 변하는 제 2 트랜지스터(T2)와, 리셋 신호(Reset)에 의해 상기 제 1 트랜지스터(T1)의 게이트 전극을 리셋해주는 제 3 트랜지스터(T3)와, 상기 제 1 트랜지스터(T1)의 드레인 전극과 전원 전압(VDD) 사이에 연결된 화소 정전 용량(Cs2)과, 상기 제 1 트랜지스터(T1)의 게이트 전극을 용량 결합(capacitive coupling) 시켜주기 위한 커플링(coupling) 정전용량(Cs1)과, 상기 제 1 트랜지스터(T1)의 드레인 전극과 전원 전압(VDD) 사이에 연결되며 주사신호(scan n+1)에 의해 스위칭 되어 상기 제 2 트랜지스터(T2)를 전원 전압으로 리셋시키는 제 4 트랜지스터(T4)를 포함하고 있다.
여기서, 상기 제 1 내지 제 4 트랜지스터(T1,T2,T3,T4)는 모두 PMOS로 구성되어 있고, 상기 제 3 트랜지스터(T3)의 게이트 전극으로 리셋 신호(Reset)가 입력되어 상기 제 3 트랜지스터(T3)의 스위칭 동작을 제어하도록 되어 있다. 그리고, 상기 제 2 트랜지스터(T2)는 상기 제 1 트랜지스터(T1)를 통해 흐르는 전류에 의해 스위칭 되어 구동 회로부(1)로 전원 전압(VDD)을 공급하도록 되어 있다.
도 5, 도 6 및 도 7에 도시된 정전용량 지문센서의 차이점은 상기 제 1 트랜지스터(T1)의 게이트를 리셋(reset)하는 방법의 차이이다. 도 5에서의 상기 제 3 트랜지스터(T3)는 다이오드(diode) 연결된 TFT로, 리셋(reset)과 용량 결합(capacitive coupling)을 상기 제 3 트랜지스터(T3)를 통해 하게 된다. 도 6에서의 상기 제 3 트랜지스터(T3)는 다이오드(diode) 연결된 방향이 반대이고, 이는 사용되는 박막 트랜지스터가 NMOS인지 PMOS인지에 따라 서로 다른 방향으로 제작할 수 있다.
도 5처럼, 상기 제 1 트랜지스터(T1)가 PMOS일 경우 상기 제 3 트랜지스터(T3)의 게이트를
Figure 112011031078713-pat00015
쪽으로 연결하고, 도 6처럼 상기 제 1 트랜지스터(T1)가 NMOS일 경우 상기 제 3 트랜지스터(T3)의 게이트를 지문전극(
Figure 112011031078713-pat00016
) 쪽으로 연결한다. 반면에, 도 7에서의 상기 제 3 트랜지스터(T3)는 상기 제 1 트랜지스터(T1)의 게이트를 리셋(reset)해주는 역할을 하며, 용량 결합(capacitive coupling)은 별도의 정전용량, 으로 하게 된다.
박막 트랜지스터는 NMOS와 PMOS를 각각 혹은 혼합하여 화소 내에 사용할 수 있으나, PMOS로 동작원리를 설명하자면 다음과 같다.
본 발명의 정전용량 지문센서는 도 5의
Figure 112011031078713-pat00018
에 에 따라 2가지로 지문센서를 구동할 수 있다.
즉,
Figure 112011031078713-pat00019
를 한 프레임 동안 고전압과 저전압을 반복되는 clock 신호로 인가하면서 지속적인 capacitive coupling을 통해 한프레임 동안 발생한 제 2 트랜지스터의 게이트 전압의 변화를 센싱하는 방법과 scan 신호가 선택되었을 때 한번의 capacitive coupling을 통해 발생한 제 2 트랜지스터의 게이트 전압 변화를 센싱하는 방법이 있다.
첫 번째 언급한 방법처럼 일정한 주기로 고전압과 저전압이 반복되는 클럭(clock) 신호를 인가하면(도 11 참조),
Figure 112011031078713-pat00020
가 고전압일 때는 도 5의 상기 제 3 트랜지스터(T3)가 턴-온 상태에 있게 되어 전류가 흐르고, 그 결과 상기 제 1 트랜지스터(T1)의 게이트 전압은 고전압으로 셋업 된다.
반면에,
Figure 112011031078713-pat00021
가 저전압일 때는 상기 제 3 트랜지스터(T3)가 턴-오프 상태에 있게 되고, 플로팅된 상기 제 1 트랜지스터(T1)의 게이트 노드는 용량 결합(capacitive coupling) 현상에 의해 저전압으로 떨어지게 된다. 이때, 용량 결합(capacitive coupling)은 아래의 수학식 2에 의해 결정된다.
{수학식 2}
Figure 112011031078713-pat00022
상기 수학식 2에서,
Figure 112011031078713-pat00023
는 상기 제 1 트랜지스터(T1)의 정전용량 커플링(capacitive coupling)에 의한 게이트 전압 변화이고,
Figure 112011031078713-pat00024
는 상기 제 3 트랜지스터(T3)의 기생용량이며,
Figure 112011031078713-pat00025
는 지문정전용량이다.
도 10 및 도 11에 도시된 것과 같이, 지문은 리지(ridge)와 밸리(valley)에 따라 높이 차이가 있고, 그에 따라 전극과 형성되는 정전용량에 차이가 발생한다.
도 10 및 도 11에 도시된 것처럼, 정전용량의 차이에 의해 앞서 언급한 수식처럼 용량 결합(capacitive coupling)에 의해 상기 제 1 트랜지스터(T1)의 게이트 전압에 차이가 생기게 되고, 그 전압 차이만큼 상기 제 1 트랜지스터(T1)로 흐르는 전류가 달라 지게 된다.
상기 제 2 트랜지스터(T2)의 게이트 전압은 상기 제 1 트랜지스터(T1)로 흐르는 전류에 의해 방전(discharging)되는데, 한 프레임 동안 연속적으로
Figure 112011031078713-pat00026
가 인가되면 그동안 방전된 정도에 따라 상기 제 2 트랜지스터(T2)의 게이트 전압이 결정된다.
정전용량 지문센서의 제 4 실시 예
앞서 언급한 두 번째 구동 방법처럼
Figure 112011031078713-pat00027
를 n번째 scan 신호가 인가 되었을 때 한번 저전압 혹은 고전압으로 변화를 주는 경우도 마찬가지로
Figure 112011031078713-pat00028
가 고전압일 때는 도 8의 상기 제 3 트랜지스터(T3)가 턴-온 상태에 있게 되어 전류가 흐르고, 그 결과 상기 제 1 트랜지스터(T1)의 게이트 전압은 고전압으로 셋업 된다. 반면에,
Figure 112011031078713-pat00029
가 저전압일 때는 상기 제 3 트랜지스터(T3)가 턴-오프 상태에 있게 되고, 플로팅된 상기 제 1 트랜지스터(T1)의 게이트 노드는 용량 결합(capacitive coupling) 현상에 의해 저전압으로 떨어지게 된다.
이때,
Figure 112011031078713-pat00030
는 한프레임에 한번 저전압으로 떨어지게 되고, 그 때 용량 결합 (capacitive coupling)이 일어나므로, n scan 신호가 선택되어 구동회로부에서 리드아웃 할 수 있는 시간에 저전압으로 변환 되어야 하며, n-1 scan 신호가 선택될 때는 제 1 트랜지스터의 게이트를 리셋해주는 것이 바람직하다.
도 10 및 도 12에 도시된 것처럼, 정전용량의 차이에 의해 앞서 언급한 수식처럼 용량 결합(capacitive coupling)에 의해 상기 제 1 트랜지스터(T1)의 게이트 전압에 차이가 생기게 되고, 그 전압 차이만큼 상기 제 1 트랜지스터(T1)로 흐르는 전류가 달라지게 된다.
상기 제 2 트랜지스터(T2)의 게이트 전압은 상기 제 1 트랜지스터(T1)로 흐르는 전류에 의해 방전(discharging)되는데, 방전된 정도에 따라 상기 제 2 트랜지스터(T2)의 게이트 전압이 결정된다. 본 지문센서 구동방법은 앞서 언급한 프레임 동안 게이트 전압의 변화를 누적하는 것과 달리. 한번의 scan 신호 선택시간 동안 센싱을 하므로, 트랜지스터의 오프-전류의 레벨이 높을 경우에 사용하면 오프-전류에 의한 지문센서 동작 오류를 해결할 수 있다.
종래의 박막 트랜지스터를 이용한 정전용량방식 지문센서는 상기 제 2 트랜지스터(T2)의 이득이 1 이하이기 때문에 게이트 전압변화를 크게 주지 못할 경우 상기 제 2 트랜지스터(T2)로 흐르는 전류변화가 작아서 센싱감도가 떨어지는 단점이 있었다. 그러나 본 발명의 지문센서 구조에서는 상기 제 1 트랜지스터(T1)를 통해 1차 전압-전류 변환 및 증폭과정을 거치고, 그 결과 발생하는 상기 제 1 트랜지스터 (T1) 의 전류 차이를 통해 상기 제 2 트랜지스터(T2)의 게이트 전압을 다시 방전시켜줄 수 있어서 상기 제 2 트랜지스터(T2)로 흐르는 전류변화를 크게 할 수 있다. (2차 전압-전류 변환 및 증폭) 그 결과, 지문 정전용량
Figure 112011031078713-pat00031
가 작아도 감지할 수 있는 장점을 가지고 있다.
또한,
Figure 112011031078713-pat00032
의 전압레벨을 조절하여 상기 제 2 트랜지스터(T2)의 게이트 전압 영역을 조절 가능하다는 장점도 가지고 있다.
이러한 구조의 정전용량 지문센서를 사용하여, 박막 트랜지스터를 이용한 지문센서를 개발할 경우, 센서 상부의 보호막을 두껍게 하더라도 센싱 감도가 줄어들지 않아서, ESD나 물리적 충격에 강하고 내구성이 좋은 지문센서를 제작할 수 있다.
도 6처럼, 상기 제 3 트랜지스터(T3)의 다이오드(diode) 연결을 반대로 할 경우, 도 9에 도시된 바와 같이,
Figure 112011031078713-pat00033
가 저전압일 때 상기 제 1 트랜지스터(T1)의 게이트가 리셋(reset) 되고, 고전압일 때 지문의 리지(ridge), 밸리(valley) 구분에 따라서 용량 결합(capacitive coupling)에 의해 상기 제 1 트랜지스터(T1)의 게이트 전압 상승이 달라진다.
상기 제 1 트랜지스터(T1)를 PMOS로 구성할 경우, 도 5와 같이 다이오드(diode) 연결하는 것이 도움이 되고, 상기 제 1 트랜지스터(T1)를 NMOS로 구성할 경우, 도 6과 같이 다이오드 연결하는 것이 도움이 된다.
본 발명의 기술은 도 7과 같이 상기 제 3 트랜지스터(T3)가 상기 제 1 트랜지스터(T1)의 게이트를 리셋(reset)하는 역할을 하고, 커플링 커패시터(coupling capacitor) Cs2를 별도로 사용하여 동작시킬 수 있다.
정전용량 지문센서의 제 5 실시 예
도 14는 본 발명의 바람직한 제 5 실시 예에 의한 정전용량 지문센서의 등가 회로도이다.
본 발명에 의한 제 5 실시 예에 의한 정전용량 지문센서는 도 14에 도시된 바와 같이, 인체의 지문을 감지하는 지문 감지 전극(Cfp)과, 상기 지문 감지 전극(Cfp)의 출력 전압에 따라 자신을 통해 흐르는 전류의 량이 변하는 제 1 트랜지스터(T1)와, 상기 제 1 트랜지스터(T1)를 통해 흐르는 전류 차이에 의해 자신을 통해 흐르는 전류의 량이 변하는 제 2 트랜지스터(T2)와, 상기 제 1 트랜지스터(T1)의 게이트 전극을 리셋해주고, 펄스 신호를 통해 제 1 트랜지스터(T1)의 게이트 전극을 용량 결합(capacitive coupling) 시켜주는 제 3 트랜지스터(T3)와, 상기 제 1 트랜지스터(T1)의 드레인 전극과 전원 전압(VDD) 사이에 연결된 화소 정전 용량(Cs)과, 상기 제 1 트랜지스터(T1)의 드레인 전극과 전원 전압(VDD) 사이에 연결되며 주사신호(scan n+1) 혹은 주사신호 (scan n-1)에 의해 스위칭 되어 상기 제 2 트랜지스터(T2)를 전원 전압으로 리셋시키는 제 4 트랜지스터(T4)와, 주사신호(scan n)에 의해 상기 제 2 트랜지스터(T2)를 통해 흐르는 전류를 구동 회로부(1)로 흐르도록 스위칭하는 제 5 트랜지스터(T5)를 포함하고 있다.
여기서, 상기 제 1 내지 제 5 트랜지스터(T1,T2,T3,T4,T5)는 모두 PMOS로 구성되어 있고, 상기 제 3 트랜지스터(T3)는 드레인 및 게이트 전극이 상기 제 1 트랜지스터(T1)의 게이트에 공통으로 연결된 다이오드 형태로 구성되어 있다.
상기 제 5 실시 예는 상기 제 4 트랜지스터(T4)를 추가하여, 프레임마다 상기 제 2 트랜지스터(T2)의 게이트 전압을 VDD 전압으로 리셋(reset)시켜 준다. 이때, 상기 제 4 트랜지스터(T4)의 게이트에는 해당하는 화소의 다음 순서에 해당하는 주사신호 n+1을 연결하여 한 프레임 동안 인터그레이션(integration)을 하고, n+1 주사 신호를 이용해 리셋(reset)을 하고 다시 인터그레이션(integration)을 하는 방식과 상기 제 4 트랜지스터 (T4)의 게이트에 해당하는 화소의 전 순서에 해당하는 주사신호 n-1을 연결하여 센싱하기 전에 한번 리셋을 하고, 해당하는 n 주사신호 선택시간이 되었을 때 센싱을 하는 방식의 2가지 방식을 모두 쓸 수 있다.
상기 제 5 트랜지스터(T5)는 스위칭 역할을 하는 박막 트랜지스터로, 각 주사신호를 게이트에 연결하여 선택될 때 상기 제 2 트랜지스터(T2)의 전류가 데이터 리드 아웃 라인(data read-out line)을 통해 상기 구동 회로부(1)로 흐르게 해준다.
정전용량 지문센서의 제 6 실시 예
도 12는 본 발명의 바람직한 제 6실시 예에 의한 정전용량 지문센서의 등가 회로도이다.
본 발명에 의한 제 6 실시 예에 의한 정전용량 지문센서는 도 12에 도시된 바와 같이, 인체의 지문을 감지하는 지문 감지 전극(Cfp)과, 상기 지문 감지 전극(Cfp)의 출력 전압에 따라 자신을 통해 흐르는 전류의 량이 변하는 제 1 트랜지스터(T1)와, 상기 제 1 트랜지스터(T1)를 통해 흐르는 전류 차이에 의해 자신을 통해 흐르는 전류의 량이 변하는 제 2 트랜지스터(T2)와, 리셋 신호(Reset)에 의해 상기 제 1 트랜지스터(T1)의 게이트 전극을 리셋해주는 제 3 트랜지스터(T3)와, 상기 제 1 트랜지스터(T1)의 드레인 전극과 전원 전압(VDD) 사이에 연결된 화소 정전 용량(Cs2)과, 상기 제 1 트랜지스터(T1)의 게이트 전극을 용량 결합(capacitive coupling) 시켜주기 위한 커플링(coupling) 정전용량(Cs1)과, 상기 제 1 트랜지스터(T1)의 드레인 전극과 전원 전압(VDD) 사이에 연결되며 주사신호(scan n+1) 혹은 주사신호 (scan n-1)에 의해 스위칭 되어 상기 제 2 트랜지스터(T2)를 전원 전압으로 리셋시키는 제 4 트랜지스터(T4)와, 주사신호(scan n)에 의해 상기 제 2 트랜지스터(T2)를 통해 흐르는 전류를 구동 회로부(1)로 흐르도록 스위칭하는 제 5 트랜지스터(T5)를 포함하고 있다.
여기서, 상기 제 1 내지 제 5 트랜지스터(T1,T2,T3,T4,T5)는 모두 PMOS로 구성되어 있고, 상기 제 3 트랜지스터(T3)는 드레인 전극이 상기 제 1 트랜지스터(T1)의 게이트에 연결되어 있고, 상기 제 3 트랜지스터(T3)의 동작을 제어하는 리셋 신호(Reset)가 게이트로 인가되도록 구성되어 있다.
상기 제 5 실시 예는 도 12와 같은 구조에서 상기 제 1 트랜지스터(T1)를 리셋(reset)용 트랜지스터로 사용하고, 커플링 커패시터(coupling capacitor) Cs1을 별도로 사용하는 구조를 적용한 것이다.
정전용량 지문센서의 제 7 실시 예
도 13은 본 발명의 바람직한 제 7 실시 예에 의한 정전용량 지문센서의 등가 회로도이다.
본 발명에 의한 제 7 실시 예에 의한 정전용량 지문센서는 도 16에 도시된 바와 같이, 인체의 지문을 감지하는 지문 감지 전극(Cfp)과, 상기 지문 감지 전극(Cfp)의 출력 전압에 따라 자신을 통해 흐르는 전류의 량이 변하는 제 1 트랜지스터(T1)와, 상기 제 1 트랜지스터(T1)를 통해 흐르는 전류 차이에 의해 자신을 통해 흐르는 전류의 량이 변하는 제 2 트랜지스터(T2)와, 상기 제 1 트랜지스터(T1)의 게이트 전극을 리셋해주고, 펄스 신호를 통해 제 1 트랜지스터(T1)의 게이트 전극을 용량 결합(capacitive coupling) 시켜주는 제 3 트랜지스터(T3)와, 상기 제 1 트랜지스터(T1)의 드레인 전극과 전원 전압(VDD) 사이에 연결된 화소 정전 용량(Cs)과, 주사신호(scan n)에 의해 상기 제 2 트랜지스터(T2)를 통해 흐르는 전류를 구동 회로부(1)로 흐르도록 스위칭하는 제 5 트랜지스터(T5)와, 상기 제 2 트랜지스터(T2)의 게이트 전극과 드레인 전극 사이에 연결되며 주사신호(scan n+1)혹은 주사신호 (scan n-1)에 의해 스위칭 되어 상기 제 2 트랜지스터(T2)의 게이트 전압을 리셋해주고, 동시에 문턱전압 차를 보상해주는 제 6 트랜지스터(T6)를 포함하고 있다.
여기서, 상기 제 1 내지 제 3 트랜지스터(T1,T2,T3)와 상기 제 5 및 제 6 트랜지스터(T5,T6)는 모두 PMOS로 구성되어 있고, 상기 제 3 트랜지스터(T3)는 드레인 전극 및 게이트 전극이 상기 제 1 트랜지스터(T1)의 게이트에 공통으로 연결된 다이오드 형태로 구성되어 있다.
상기 제 6 실시 예는 상기 제 6 트랜지스터(T6)의 소스를 VDD 전원이 아닌 상기 제 2 트랜지스터(T2)의 드레인으로 연결한 구조이다. 이 경우 상기 제 2 트랜지스터(T2)의 문턱전압(Vth) 차이를 보상해준다. 센서 어레이 내의 각 화소에 있는 상기 제 2 트랜지스터(T2)의 문턱 전압은 서로 다를 수 있는데, 도 13의 실시 예에 나타난 구조를 사용하면, 상기 제 2 트랜지스터(T2)의 게이트 리셋(reset) 전압이 VDD가 되는 것이 아니라, 상기 제 2 트랜지스터(T2)의 문턱전압(Vth)이 된다.
따라서, 상기 제 2 트랜지스터(T2)의 게이트 전압은 인터그레이션(integration) 후에는
Figure 112011031078713-pat00034
가 되고, 이 게이트 전압에 따른 전류가 상기 제 2 트랜지스터(T2)를 통해 흐르게 되므로, 문턱전압(Vth)이 큰 소스 팔로워(source follower: T2)를 포함한 화소는 자동적으로 문턱전압(Vth) 만큼 게이트 전압이 더 걸리게 되고, 문턱전압(Vth)이 작은 소스 팔로워(source follower: T2)를 포함한 화소는 문턱전압(Vth) 만큼 게이트 전압이 덜 걸리게 되어 문턱전압(Vth)이 보상된 만큼의 전류가 흐르게 된다. 그러므로, 센서 어레이의 문턱전압(Vth) 불균일성을 보상해 줄 수 있다.
정전용량 지문센서의 제 8 실시 예
도 14는 본 발명의 바람직한 제 8 실시 예에 의한 정전용량 지문센서의 등가 회로도이다.
본 발명에 의한 제 8 실시 예에 의한 정전용량 지문센서는 도 17에 도시된 바와 같이, 인체의 지문을 감지하는 지문 감지 전극(Cfp)과, 상기 지문 감지 전극(Cfp)의 출력 전압에 따라 자신을 통해 흐르는 전류의 량이 변하는 제 1 트랜지스터(T1)와, 상기 제 1 트랜지스터(T1)를 통해 흐르는 전류 차이에 의해 자신을 통해 흐르는 전류의 량이 변하는 제 2 트랜지스터(T2)와, 리셋 신호(Reset)에 의해 상기 제 1 트랜지스터(T1)의 게이트을 리셋해주는 제 3 트랜지스터(T3)와, 상기 제 1 트랜지스터(T1)의 드레인 전극과 전원 전압(VDD) 사이에 연결된 화소 정전 용량(Cs2)과, 상기 제 1 트랜지스터(T1)의 게이트 전극을 용량 결합(capacitive coupling) 시켜주기 위한 커플링(coupling) 정전용량(Cs1)과, 주사신호(scan n)에 의해 상기 제 2 트랜지스터(T2)를 통해 흐르는 전류를 구동 회로부(1)로 흐르도록 스위칭하는 제 5 트랜지스터(T5)와, 상기 제 2 트랜지스터(T2)의 게이트 전극과 드레인 전극 사이에 연결되며 주사신호(scan n+1) 혹은 주사신호 (scan n-1)에 의해 스위칭 되어 상기 제 2 트랜지스터(T2)의 게이트 전압을 리셋해주고, 동시에 문턱전압 차를 보상해주는 제 6 트랜지스터(T6)를 포함하고 있다.
여기서, 상기 제 1 내지 제 3 트랜지스터(T1,T2,T3)와 상기 제 5 및 제 6 트랜지스터(T5,T6)는 모두 PMOS로 구성되어 있고, 상기 제 3 트랜지스터(T3)는 드레인 전극이 상기 제 1 트랜지스터(T1)의 게이트에 연결되어 있고, 게이트 전극으로 인가되는 리셋 신호(Reset)에 의해 스위칭 되도록 구성되어 있다.
상기 제 8 실시 예는 도 13과 같은 구조에서 상기 제 3 트랜지스터(T3)를 리셋(reset)용 트랜지스터로 사용하고, 커플링 커패시터(coupling capacitor) Cs1을 별도로 사용하는 구조를 적용한 것이다.
이와 같이 구성된 본 발명에 의한 정전용량 지문센서는 화소내에서 다중증폭 할 수 있는 구조로 구성 되어 센싱감도를 향상시킴으로써, 본 발명의 기술적 과제를 해결할 수가 있다.
이상에서 설명한 본 발명의 바람직한 실시 예들은 기술적 과제를 해결하기 위해 개시된 것으로, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자(당업자)라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
T1~T6 : 트랜지스터 Cfp : 지문 감지 전극
Figure 112011031078713-pat00035
: 펄스신호 RST(scan n+1) : 주사신호
Cs : 화소 정전 용량 1 : 구동 회로부
2 : 지문 감지(Cfp) 전극 3 : 보호막
4 : 지문 10 : 주사선 구동회로
11 : 주사신호 라인 21 : 데이터 라인
30 : 리드 아웃(Read-out) 회로 40 : 셀(Cell)

Claims (17)

  1. 인체의 지문을 감지하는 지문 감지 전극(Cfp)과;
    상기 지문 감지 전극의 출력 전압에 따라 흐르는 전류의 량이 변하는 제 1 트랜지스터(T1)와;
    상기 제 1 트랜지스터(T1)를 통해 흐르는 전류 차이에 의해 흐르는 전류의 량이 변하는 제 2 트랜지스터(T2); 및
    상기 제 1 트랜지스터(T1)의 게이트 전극을 리셋해주고 펄스 신호를 통해 상기 제 1 트랜지스터(T1)의 게이트 전극을 용량 결합(capacitive coupling) 시켜주는 제 3 트랜지스터(T3);
    를 포함하는 정전용량 지문센서.
  2. 제 1 항에 있어서, 정전용량 지문센서는:
    상기 제 1 트랜지스터(T1)의 드레인 전극과 전원 전압 혹은, 사이에 화소 정전 용량(Cs)이 연결된 정전용량 지문센서.
  3. 제 2 항에 있어서, 정전용량 지문센서는:
    상기 제 1 트랜지스터(T1)의 드레인 전극과 전원 전압 사이에 연결되며 주사신호(scan n+1) 또는 주사신호 (scan n-1)에 의해 스위칭 되어 상기 제 2 트랜지스터(T2)를 전원 전압으로 리셋시키는 제 4 트랜지스터(T4)를 포함하는 정전용량 지문센서.
  4. 제 1 항에 있어서,
    상기 제 3 트랜지스터(T3)는 다이오드 형태로 구성된 정전용량 지문센서.
  5. 제 4 항에 있어서,
    상기 제 3 트랜지스터(T3)는 상기 제 1 트랜지스터(T1)가 PMOS일 경우 드레인 및 게이트 전극이 상기 제 1 트랜지스터(T1)의 게이트에 공통으로 연결된 정전용량 지문센서.
  6. 제 4 항에 있어서,
    상기 제 3 트랜지스터(T3)는 상기 제 1 트랜지스터(T1)가 NMOS일 경우 게이트 및 소스 전극을 통해 상기 펄스 신호를 공통으로 입력하는 정전용량 지문센서.
  7. 제 1 항에 있어서,
    상기 제 3 트랜지스터(T3)는 상기 펄스 신호를 상기 제 1 트랜지스터(T1)의 게이트로 스위칭하는 정전용량 지문센서.
  8. 제 1 항에 있어서,
    상기 제 2 트랜지스터(T2)는 전원 전압과 구동 회로부(1) 사이에 연결된 정전용량 지문센서.
  9. 제 1 항에 있어서, 상기 펄스 신호는:
    고전압과 저전압이 반복되는 클럭(clock) 신호로 구성되며,
    한 프레임 동안 상기 클럭 신호가 연속적으로 인가되는 정전용량 지문센서.
  10. 제 1 항에 있어서, 상기 펄스 신호는:
    한 프레임동안 고전압을 유지하다가 해당화소에 주사신호(scan n) 이 인가될 때 한번 저전압으로 전환되거나,
    한 프레임 동안 저전압을 유지하다가 해당화소에 주사신호(scan n) 이 인가될 때 한번 고전압으로 전환되는 것을 특징으로 하는 정전용량 지문센서.
  11. 제 1 항에 있어서,
    상기 제 1 트랜지스터(T1)는 상기 펄스 신호의 고전압에서 리셋(reset) 되고 저전압에서 커플링 되거나,
    또는 상기 펄스 신호의 저전압에서 커플링되고 고전압에서 리셋(reset) 되는 것을 특징으로 하는 정전용량 지문센서.
  12. 제 1 항에 있어서, 상기 지문 감지 전극(Cfp)은:
    지문정전용량(Cfp) 전극(2)과 보호막(3)으로 구성되며,
    상기 보호막(3)에 감지되는 지문의 리지(ridge)와 밸리(valley)의 높이 차이에 따라 상기 지문정전용량(Cfp) 전극(2)과 형성되는 정전용량의 차이를 감지하는 정전용량 지문센서.
  13. 제 1 항에 있어서, 상기 정전용량 지문센서는:
    상기 펄스 신호의 전압레벨을 조절하여 상기 제 2 트랜지스터(T2)를 통해 흐르는 전류의 량을 조절하는 정전용량 지문센서.
  14. 제 1 항에 있어서,
    상기 정전용량 지문센서는 주사신호(scan n)에 의해 상기 제 2 트랜지스터(T2)를 통해 흐르는 전류를 구동 회로부(1)로 흐르도록 스위칭하는 제 5 트랜지스터(T5)를 더 포함하는 정전용량 지문센서.
  15. 제 13 항에 있어서, 상기 정전용량 지문센서는:
    상기 제 2 트랜지스터(T2)의 게이트 전극과 전원전압 사이에 연결되며 주사신호(scan n+1) 혹은 주사신호 (scan n-1)에 의해 스위칭 되어 상기 제 2 트랜지스터(T2)의 게이트 전압을 리셋해주는 제 6 트랜지스터(T6)를 더 포함하는 정전용량 지문센서.
  16. 제 13 항에 있어서, 상기 정전용량 지문센서는:
    상기 제 2 트랜지스터(T2)의 게이트 전극과 드레인 전극 사이에 연결되며 주사신호(scan n+1)혹은 주사신호 (scan n-1)에 의해 스위칭 되어 상기 제 2 트랜지스터(T2)의 게이트 전압을 리셋해줌과 동시에 문턱전압 차를 보상해주는 제 6 트랜지스터(T6)를 더 포함하는 정전용량 지문센서.
  17. 제 1, 3, 13 내지 15 항 중 어느 한 항에 있어서,
    적용되는 트랜지스터가 PMOS 또는 NMOS로 구성된 정전용량 지문센서.
KR1020110039080A 2011-04-26 2011-04-26 정전용량 지문센서 KR101210473B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110039080A KR101210473B1 (ko) 2011-04-26 2011-04-26 정전용량 지문센서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110039080A KR101210473B1 (ko) 2011-04-26 2011-04-26 정전용량 지문센서

Publications (2)

Publication Number Publication Date
KR20120121228A KR20120121228A (ko) 2012-11-05
KR101210473B1 true KR101210473B1 (ko) 2012-12-10

Family

ID=47507715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110039080A KR101210473B1 (ko) 2011-04-26 2011-04-26 정전용량 지문센서

Country Status (1)

Country Link
KR (1) KR101210473B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10325138B2 (en) 2016-03-29 2019-06-18 Samsung Electronics Co., Ltd. Unit pixel of fingerprint sensor and fingerprint sensor including the same
US10579181B2 (en) 2017-01-24 2020-03-03 Samsung Display Co., Ltd. Display device
US10650213B2 (en) 2017-09-26 2020-05-12 Samsung Display Co., Ltd. Fingerprint sensing device and method for driving the same
US10846499B2 (en) 2017-07-27 2020-11-24 Samsung Display Co., Ltd. Fingerprint sensor, display device including the same, and method of operating fingerprint sensor
US10877599B2 (en) 2018-02-14 2020-12-29 Samsung Display Co., Ltd. Touch sensing unit and display device including the same
US11227137B2 (en) 2019-11-07 2022-01-18 Silicon Display Technology Sensor pixel and fingerprint sensing sensor including the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102214503B1 (ko) 2013-03-26 2021-02-09 삼성전자주식회사 지문 인식 방법 및 그 전자 장치
KR101596377B1 (ko) * 2015-04-08 2016-02-22 실리콘 디스플레이 (주) 정전용량 지문센서
US10161901B2 (en) 2015-12-07 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Dual gate biologically sensitive field effect transistor
KR102282178B1 (ko) * 2015-12-18 2021-07-29 한국전자통신연구원 지문 인식 센서 및 그것을 포함하는 전자 장치
KR20180091998A (ko) * 2017-02-07 2018-08-17 삼성디스플레이 주식회사 센서 화소 및 이를 포함하는 지문 센서
KR102502761B1 (ko) * 2017-07-05 2023-02-22 삼성디스플레이 주식회사 센서 픽셀, 지문 센서 및 그 구동 방법
KR102509610B1 (ko) * 2017-11-08 2023-03-14 삼성디스플레이 주식회사 지문 센서 및 이를 구비한 표시 장치
US10679034B2 (en) * 2018-06-08 2020-06-09 Synaptics Incorporated Short latency fingerprint sensing
CN113869096A (zh) * 2020-06-30 2021-12-31 敦泰电子股份有限公司 指纹像素单元、指纹显示设备及驱动其之集成电路及方法
CN111967423B (zh) * 2020-08-27 2024-05-07 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001311752A (ja) 1999-10-26 2001-11-09 Citizen Watch Co Ltd 静電容量検出装置
JP2002287887A (ja) 2001-03-23 2002-10-04 Citizen Watch Co Ltd 静電容量検出装置
JP2004093266A (ja) 2002-08-30 2004-03-25 Toko Inc 静電容量型指紋センサ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001311752A (ja) 1999-10-26 2001-11-09 Citizen Watch Co Ltd 静電容量検出装置
JP2002287887A (ja) 2001-03-23 2002-10-04 Citizen Watch Co Ltd 静電容量検出装置
JP2004093266A (ja) 2002-08-30 2004-03-25 Toko Inc 静電容量型指紋センサ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10325138B2 (en) 2016-03-29 2019-06-18 Samsung Electronics Co., Ltd. Unit pixel of fingerprint sensor and fingerprint sensor including the same
US10579181B2 (en) 2017-01-24 2020-03-03 Samsung Display Co., Ltd. Display device
US10846499B2 (en) 2017-07-27 2020-11-24 Samsung Display Co., Ltd. Fingerprint sensor, display device including the same, and method of operating fingerprint sensor
US10650213B2 (en) 2017-09-26 2020-05-12 Samsung Display Co., Ltd. Fingerprint sensing device and method for driving the same
US10877599B2 (en) 2018-02-14 2020-12-29 Samsung Display Co., Ltd. Touch sensing unit and display device including the same
US11227137B2 (en) 2019-11-07 2022-01-18 Silicon Display Technology Sensor pixel and fingerprint sensing sensor including the same

Also Published As

Publication number Publication date
KR20120121228A (ko) 2012-11-05

Similar Documents

Publication Publication Date Title
KR101210473B1 (ko) 정전용량 지문센서
US8766651B2 (en) Capacitive fingerprint sensor
KR100552451B1 (ko) 문턱전압이 보상되는 요철 검출장치 및 그 방법
US10210373B2 (en) Fingerprint recognition sensor capable of sensing fingerprint using optical and capacitive method
EP3345014B1 (en) Pixel receiver with capacitance cancellation for ultrasonic imaging apparatus
US8884864B2 (en) Imaging device
US8891978B2 (en) Information-acquisition device and optical communication system
JP2018508343A (ja) アクティブマトリクス型ｅｗｏｄデバイスの素子の駆動方法、回路、およびアクティブマトリクス型ｅｗｏｄデバイス
US11016608B2 (en) Touch display control apparatus and touch display apparatus
JP4308170B2 (ja) イメージセンサ
KR950034814A (ko) 고체촬상장치
US20180211080A1 (en) Fingerprint Identification Circuit, Touch Apparatus and Fingerprint Identification Method
US11507228B2 (en) Acoustic wave signal reading circuits, control methods, and acoustic wave signal reading apparatuses
US9891102B2 (en) Simplified light sensing circuit, light sensing apparatus including the light sensing circuit, method of driving the light sensing apparatus, and image acquisition apparatus and optical touch screen apparatus including the light sensing apparatus
US11877075B2 (en) Electronic device for detecting image in low-light environment
US9006638B2 (en) Dual-mode capacitive transimpedance amplifier, and read-out device incorporating the same
US11455820B2 (en) Ultrasonic fingerprint identification component, fingerprint identification device and fingerprint identification driving method
KR100767648B1 (ko) 용량성 박막 트랜지스터 어레이의 작동 방법
TWI455105B (zh) 顯示面板
US11227137B2 (en) Sensor pixel and fingerprint sensing sensor including the same
US20230283236A1 (en) Sensor weak signal reading circuit
CN111755466A (zh) 电子装置
JPH04355963A (ja) 固体撮像装置
JP2007158549A (ja) 光センサ回路およびイメージセンサ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151207

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161115

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191015

Year of fee payment: 8