JP2002287887A - 静電容量検出装置 - Google Patents

Abstract

(57)【要約】 【課題】 小型、薄型、軽量、低消費電力の指紋画像入
力装置として利用できる静電容量検出装置を提供する。 【解決手段】 被検体との間に静電容量素子を形成する
検出電極１１に、リセット電源線４より充放電して初期
値に設定し、バイアス電位に充放電した容量素子１２か
ら電荷を注入して、検出電極１１との間で分配させる
と、検出電極１１の保持電圧は被検体との間で形成する
静電容量の大きさに応じて変動するので、増幅トランジ
スタ１３のゲート電位の変化量として信号を出力するこ
とにより、被検体と検出電極１１とで形成する静電容量
が求まる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、被検体と検出電
極とによって形成される静電容量を検出する装置に関
し、とくに、小型、薄型、軽量、低消費電力の電気的に
指紋画像パターンを得るために利用できる静電容量検出
装置に関する。

【０００２】

【従来の技術】情報化社会の発展に伴い、ネットワーク
への不正ログインの防止、電子商取引等での本人照明、
各種行政システムにおける本人照明、クレジットカード
等の他人利用の防止など、指紋照合による個人識別は簡
便で信頼性の高いセキュリティチェックの手段とされて
いる。

【０００３】図１０は従来から広く利用されている指紋
入力装置の基本構成を示す図面である。ＬＥＤ７１は、
指７０が接触しているプリズム７２にたいして発光す
る。レンズ７３は、指７０の指紋の凹凸情報を表す光信
号を集光する。そしてＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐ
ｌｅｄ Ｄｅｖｉｃｅ）７４は、この集光信号を電気信
号に変換する。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
指紋入力装置は、体積、重量ともに大きく、また、経済
的にも高価である。情報化社会の発展に伴い、ネットワ
ークの末端に位置する機器には、携帯電話等により移動
しながらでもアクセスできる端末機器も出現し、セキュ
リティチェックとして指紋入力装置を付加することは困
難であった。

【０００５】すなわち、図１０で示した従来から広く利
用されている指紋入力装置の構成から解るように、光学
的に撮像する手法では、比較的大きなプリズム７２やレ
ンズ７３が必要で、かつそれらとＬＥＤ７１とを３次元
的に配置する必要があり、必然的に装置は大きく重くな
る。また、精密な工学的位置あわせなどの高度な組み立
て工数も多く、部品点数も多いことから経済的にも高価
であった。

【０００６】また、撮像素子であるＣＣＤ７４を駆動す
るためには、一般的に３電源を必要とし、数１００ｍＷ
の消費電力を必要とする。また、ＬＥＤ７１を発光させ
るためにも電力を必要とするため、電池で駆動する携帯
機器に使用することは困難であった。

【０００７】この発明の目的は、このような問題を解決
するためになされたものであり、小型、薄型、軽量で、
消費電力が少なく、電気的に指紋画像パターンを得るこ
とが可能で、携帯機器にも搭載できる静電容量検出装置
を提供することにある。

【０００８】

【課題を解決するための手段】上記の目的を達成するた
め、本発明の静電容量検出装置は、下記記載の手段を採
用する。

【０００９】本発明の静電容量検出装置は、保護層を介
して被検体と接触ないし近接させることにより静電容量
素子を構成する検出電極と、信号検出用のバイアス電荷
を蓄積する容量素子と、前記検出電極をリセット電位に
するリセット用スイッチ素子と、前記容量素子にバイア
ス電位を与えるバイアス用スイッチ素子と、前記検出電
極に信号検出用のタイミング信号を受けて前記容量素子
からバイアス電荷を注入させる電荷転送用スイッチ素子
と、前記検出電極の保持電圧を受けるソースフォロワ増
幅素子と、このソースフォロワ増幅素子のソース側に設
けられる読み出し選択用のスイッチ素子とを含む検出セ
ルを２次元状に複数個配列してなる検出領域と、前記検
出領域の読み出し行を選択する読み出し行選択手段と、
前記検出領域の読み出し列を選択する読み出し列選択手
段とを備えたことを特徴とする。

【００１０】本発明の静電容量検出装置は、保護層を介
して被検体と接触ないし近接させることにより静電容量
素子を構成する検出電極と、信号検出用のバイアス電荷
を蓄積する容量素子と、前記容量素子にバイアス電位を
与えるバイアス用スイッチ素子と、前記検出電極に信号
検出用のタイミング信号を受けて前記容量素子からバイ
アス電荷を注入させる電荷転送用スイッチ素子と、前記
検出電極の保持電圧を受けるソースフォロワ増幅素子
と、このソースフォロワ増幅素子のソース側に設けられ
る読み出し選択用のスイッチ素子とを含む検出セルを２
次元状に複数個配列してなる検出領域と、前記検出領域
の読み出し行を選択する読み出し行選択手段と、前記検
出領域の読み出し列を選択する読み出し列選択手段とを
備えたことを特徴とする。

【００１１】本発明の静電容量検出装置は、保護層を介
して被検体と接触ないし近接させることにより静電容量
素子を構成する検出電極と、信号検出用のバイアス電荷
を蓄積する容量素子と、前記検出電極をリセット電位に
するリセット用スイッチ素子と、前記検出電極に信号検
出用のタイミング信号を受けて前記容量素子からバイア
ス電荷を注入させる電荷転送用スイッチ素子と、前記検
出電極の保持電圧を受けるソースフォロワ増幅素子と、
このソースフォロワ増幅素子のソース側に設けられる読
み出し選択用のスイッチ素子とを含む検出セルを２次元
状に複数個配列してなる検出領域と、前記検出領域の読
み出し行を選択する読み出し行選択手段と、前記検出領
域の読み出し列を選択する読み出し列選択手段とを備え
たことを特徴とする。

【００１２】〔作用〕この発明による静電容量検出装置
では、被検体と検出電極によって被検体の凹凸に応じた
静電容量素子を構成し、そこに電荷を注入し、各検出セ
ル内に設けた検出回路でその信号を検出し、信号をソー
スフォロワ増幅素子で増幅して出力する。その際、被検
体と静電容量素子を構成する検出電極は信号検出前に規
定電位を保持するので、被検体の初期の帯電状態に影響
されない正確な容量検出が可能である。

【００１３】

【発明の実施の形態】以下、この発明による静電容量検
出装置の実施の形態について、図面を参照しながら説明
する。

【００１４】〔第１の実施の形態の構成説明：図１〕ま
ず、この発明による静電容量検出装置の第１の実施形態
について、図１から図３によって説明する。図１はその
静電容量検出装置の構成を示す回路図である。

【００１５】この図１において、１−１１は１行１列目
の検出セル、１−１２は１行２列目の検出セル、１−２
１は２行１列目の検出セル、１−２２は２行２列目の検
出セルであり、説明の便宜上、検出セルを２行２列に配
置した場合を例示的に示しているが、実際にはもっと多
くの検出セルを２次元状に配列して検出領域を形成す
る。なお、各検出セルもこの発明による１個の静電容量
検出装置を構成しており、とくにその配列位置を区別す
る必要がない場合は、検出セル１という。

【００１６】この検出セル１は、それぞれ、保護層を介
して被検体と接触ないし近接させることにより静電容量
素子を構成する検出電極１１と、この検出電極１１にリ
セット電源線４よりリセット電位Ｖｒに充放電するリセ
ット用スイッチ素子１６と、信号検出用のバイアス電荷
を蓄積する容量素子１２と、この容量素子１２にバイア
ス電源線３よりバイアス電位Ｖｂに充放電するバイアス
用スイッチ素子１５と、検出電極１１に容量素子１２か
ら信号検出用のバイアス電荷を注入する電荷転送用スイ
ッチ素子１４と、検出電極１１の保持電圧がゲートに供
給されるソースフォロワ増幅素子１３と、ソースフォロ
ワ増幅素子１３のソース側に設けられた読み出し選択用
スイッチ素子１７とから検出領域を構成し、この検出領
域は半導体基板上に形成されている。

【００１７】図１において、検出セル１−１１を構成す
る上記検出電極および各素子にのみ符号を付している
が、他の検出セル１−１２、１−２１、１−２２につい
ても全く同じ構成であるので、符号を省略している。こ
れら各検出セル１を構成する検出電極１１および各素子
１２〜１７は、全て半導体基板上に設けられており、そ
の上には保護膜が被覆されている。そして、各検出電極
１１は、その保護膜を介して指などの被検体と接触また
は近接させることによって静電容量素子を構成する。

【００１８】また、ソースフォロワ増幅素子１３、電荷
転送用スイッチ素子１４、バイアス用スイッチ素子１
５、リセット用スイッチ素子１６、および読み出し選択
用スイッチ素子１７の各素子は、いずれもｎチャネルＭ
ＯＳトランジスタによって構成されている。

【００１９】各検出セル１のソースフォロワ増幅素子１
３のドレイン端子は、電源線２に共通接続されており、
電源電圧Ｖｄｄが印加される。各検出セル１の電荷転送
用スイッチ素子１４のゲートは、転送ゲート制御線２４
に共通接続されており、転送ゲート制御信号ＴＣにより
全検出セル１が一括制御される。

【００２０】また、各検出セル１のリセット用スイッチ
素子１６のゲートは、リセットゲート制御線２３と共通
接続されており、リセットゲート制御信号ＲＣにより全
検出セル１が一括制御される。さらに、各検出セル１の
バイアス用スイッチ素子１５のゲートは、バイアスゲー
ト制御線２２と共通接続されており、バイアスゲート制
御信号ＢＣにより全検出セル１が一括制御される。

【００２１】一方、検出セル１−１１と１−１２の各読
み出し選択用スイッチ素子１７のゲートは、第１のシフ
トレジスタ５の水平アドレス線６−１に共通接続され、
１行目の検出セル１−１１と１−１２が同時に制御さ
れ、検出セル１−２１と１−２２の各読み出し選択用ス
イッチ素子１７のゲートは、第１のシフトレジスタ５の
水平アドレス線６−２に共通接続され、２行目の検出セ
ル１−２１と１−２２が同時に制御される。

【００２２】そして、第１のシフトレジスタ５から水平
アドレス線６−１、６−２に出力されるアドレスパルス
により、各検出セル１の読み出し選択用スイッチ素子１
７が行毎に順次選択される。この第１のシフトレジスタ
５が読み出し行選択手段である。

【００２３】その選択された検出セル１の読み出し選択
用スイッチ素子１７は導通し、ソースフォロワ増幅素子
１３のソースは読み出し選択用スイッチ素子１７を介し
て垂直信号線７−１、７−２にそれぞれ接続される。す
なわち、１列目の検出セル１−１１と１−２１のソース
フォロワ増幅素子１３のソースは垂直信号線７−１に、
２列目の検出セル１−１２と１−２２のソースフォロワ
増幅素子１３のソースは垂直信号線７−２に、それぞれ
接続される。

【００２４】そして、垂直信号線７−１は列選択用スイ
ッチ素子１８−１を介して、垂直信号線７−２は列選択
用スイッチ素子１８−２を介して、それぞれ１本の検出
信号出力線２０に共通に接続されている。この検出信号
出力線２０は、定電流負荷１９を介して接地されている
とともに信号出力端子２１に接続されている。

【００２５】また、各列選択用スイッチ素子１８−１、
１８−２のゲートは、第２のシフトレジスタ８の垂直ア
ドレス線９−１、９−２にそれぞれ接続されている。そ
して、第２のシフトレジスタ８から各垂直アドレス線９
−１、９−２に出力されるアドレス信号によって、各列
選択用スイッチ素子１８−１、１８−２が順次選択され
て、全検出セル１による検出信号を検出信号出力線２０
に順次出力する。

【００２６】これらの垂直信号線７−１、７−２、検出
信号出力線２０、列選択用スイッチ素子１８−１、１８
−２、および第２のシフトレジスタ８等によって、読み
出し列選択手段を構成している。なお、列選択用スイッ
チ素子１８−１、１８−２も、ｎチャネルＭＯＳトラン
ジスタによって構成されている。

【００２７】〔第１の実施の形態の動作説明：図２およ
び図３〕この第１の実施形態の静電容量検出装置による
静電容量検出動作について、図２および図３を用いて説
明する。

【００２８】図１の検出セル１が静電容量を検出する動
作を図２に示す。これは、図１における検出セル１の検
出電極１１が接続するソースフォロワ増幅素子１３のゲ
ート電位と、電荷転送用スイッチ素子１４のゲート下の
チャネル領域の電位と、容量素子１２の電位を模式的に
示した電位分布図である。

【００２９】図２（ａ）に示す状態は、バイアス用スイ
ッチ素子１５、電荷転送用スイッチ素子１４およびリセ
ット用スイッチ素子１６がオフの状態で、被検体が検出
電極１１上の保護層を介して接触した直後の様子であ
り、検出電極１１の電位は電荷の供給源と接続していな
いため被検体の帯電状態に応じて決まる。

【００３０】次いで、図２（ｂ）に示すように、リセッ
ト用スイッチ素子１６をオン状態とし、検出電極１１に
リセット電源線４から電荷を充放電する。そうすると、
被検体の帯電状態に応じて決まっていた検出電極１１の
電位はリセット電位Ｖｒに設定される。同様にバイアス
用スイッチ素子１５をオン状態とし、容量素子１２にバ
イアス電源線３から保持電圧がバイアス電位Ｖｂとなる
ように電荷を充放電する。

【００３１】続いて、バイアス用スイッチ素子１５およ
びリセット用スイッチ素子１６をオフ状態にし、電荷転
送用スイッチ素子１４をオン状態とする。そうすると、
容量素子１２に蓄積したバイアス電荷が検出電極１１へ
と注入される。そして、被検体と検出電極１１とで形成
する静電容量と容量素子１２との間で電荷を分配する。
このとき、図２の（ｃ）に示すように、ソースフォロワ
増幅素子１３のゲート電位は被検体と検出電極１１とで
形成する容量の大きさに応じて変動するので、ソースフ
ォロワ増幅素子１３のゲート電位の変化量として信号を
出力することにより、被検体と検出電極１１とで形成す
る静電容量が求まる。

【００３２】つまり、検出電極１１と被検体とで形成す
る静電容量が容量素子１２に比べ十分小さければ、容量
素子１２からのバイアス電荷の注入により検出電極１１
の電位はリセット電位Ｖｒからバイアス電位Ｖｂへと大
きく変動する。

【００３３】一方、検出電極１１と被検体とで形成する
静電容量が容量素子１２に比べ十分大きければ、容量素
子１２からバイアス電荷が注入にされても、検出電極１
１の電位はリセット電位Ｖｒからはほとんど変動しない
ことになる。検出領域を構成する各検出セル１−１１、
１−１２、１−２１、１−２２における静電容量検出動
作は上述のとうりであり、同じである。

【００３４】次に、この各検出セル１による静電容量検
出信号の読み出し動作について、図３のタイミングチャ
ートによって説明する。図１に示した静電容量検出装置
の各検出セル１−１１、１−１２、１−２１、１−２２
を含む検出領域に被検体が接触した状態から検出を開始
する。

【００３５】まず、リセットゲート制御信号ＲＣの電位
をハイレベルとし、全ての検出セル１のリセット用スイ
ッチ素子１６をオン状態とし、検出電極１１の保持電圧
がリセット電位Ｖｒとなるように、リセット電源線４よ
り電荷を充放電する。その際、同時にバイアスゲート制
御信号ＢＣも電位をハイレベルとし、全検出セル１の容
量素子１２の保持電圧がバイアス電位Ｖｂとなるよう
に、バイアス電源線３より電荷を充放電する。（図３の
時点ｔ＝１）

【００３６】次に、転送ゲート制御信号ＴＣの電位をハ
イレベルとし、全ての検出セル１の電荷転送用スイッチ
素子１４をオン状態にする。それによって、各検出セル
１において、被検体と検出電極１１とで形成する静電容
量と容量素子１２との間で電荷を分配させる。

【００３７】このとき、被検体と検出電極１１とで形成
する静電容量は被検体の凹凸に応じて検出セル１−１
１、１−１２、１−２１、１−２２ごとに異なると、検
出電極１１の保持電圧も検出セル１（１−１１、１−１
２、１−２１、１−２２）毎に異なる。この保持電圧が
ソースフォロワ増幅素子１３のゲートに印加される。つ
まり、被検体と検出電極１１とで形成する静電容量に蓄
積された電荷量を電圧信号へと変換したことになる。
（図３の時点ｔ＝２）

【００３８】続いて、検出信号の読み出しを行う。ま
ず、読み出し行選択手段である図１に示した第１のシフ
トレジスタ５から、水平アドレス線６−１をハイレベル
にするアドレスパルス６０１（図３に示す）を印加す
る。それによって、１行目の検出セル１−１１と検出セ
ル１−１２の読み出し選択用スイッチ素子１７をオン状
態にし、検出セル１−１１と検出セル１−１２のソース
フォロワ増幅素子１３のソースは、読み出し選択用スイ
ッチ素子１７を介して、それぞれ、垂直信号線７−１と
７−２に接続される。

【００３９】この状態にて、図１に示した読み出し列選
択手段の第２のシフトレジスタ８から、垂直アドレス線
９−１をハイレベルとするアドレスパルス９０１（図３
に示す）を印加して、列選択用スイッチ素子１８−１を
オン状態にする。検出セル１−１１のソースフォロワ増
幅素子１３と定電流負荷１９とによってソースフォロワ
回路が構成される。

【００４０】それによって、その検出セル１−１１のソ
ースフォロワ増幅素子１３のゲート電圧、即ち被検体と
検出電極１１とによって形成される静電容量に応じた電
圧が検出信号出力線２０に現れる（図３の時点ｔ＝
３）。それを信号出力端子２１から出力させる。

【００４１】次いで、第２のシフトレジスタ８から図３
に示すアドレスパルス９０２を垂直アドレス線９−２に
印加すると、列選択用スイッチ素子１８−２がオン状態
になり、検出セル１−１２のソースフォロワ増幅素子１
３と定電流負荷１９とによってソースフォロワ回路が構
成される。それによって、その検出セル１−１２のソー
スフォロワ増幅素子１３のゲート電圧、即ち被検体と検
出電極１１とによって形成される静電容量に応じた電圧
が出力線２０に現れる。それを信号出力端子２１から出
力させる。

【００４２】このようにして、１行目の検出セル１−１
１と検出セル１−１２による１ライン分の検出信号を、
検出信号出力線２０に順次読み出して信号出力端子２１
から順次取り出すことができる。

【００４３】続いて、第１のシフトレジスタ５から、図
３に示すアドレスパルス６０２を水平アドレス線６−２
に印加し、この動作を次の水平アドレス線６−２に印加
し、ついで、第２のシフトレジスタ８から図３に示すア
ドレスパルス９０１を垂直アドレス線９−１に、アドレ
スパルス９０２を垂直アドレス線９−２に順次印加す
る。

【００４４】それによって、上述の１行目と同様にし
て、２行目の検出セル１−２１と検出セル１−２２によ
る１ライン分の検出信号を、検出信号出力線２０に順次
読み出して、信号出力端子２１から順次取り出すことが
できる。

【００４５】このようにして、検出領域に２次元に配置
されているすべての検出セル１による、被検体と検出電
極１１とによって形成される静電容量の検出信号を読み
出すことができる。

【００４６】上述した実施形態では２行２列の場合を例
示したが、行数および列数はもっと多い配列になって
も、同様に読み出すことができる。

【００４７】この発明の第１の実施形態による静電容量
検出装置は、光学的撮像技術を用いずに、被検体の凹凸
を静電容量の差で検出するので、半導体基板上に平面状
の装置として実現することができる。

【００４８】したがって、これを用いれば小型、薄型、
軽量の指紋情報入力装置を実現することができ、携帯機
器に搭載することも可能になる。さらに、この静電容量
検出装置を構成する各スイッチ素子および増幅素子をす
べてＭＯＳトランジスタを用いて構成するので、単一電
源動作が可能であり、ＣＣＤを用いるより低消費電力で
ある。また、光源も不要であるから、光源を発光させる
ための電力も消費しない。

【００４９】〔第２の実施の形態：図４から図６〕次
に、この発明による静電容量検出装置の第２の実施形態
について、図４から図６によって説明する。図４はその
静電容量検出装置の構成を示す回路図である。この図４
において、図１と同じ部分には同一の符号を付してあ
り、それらの説明は省略する。

【００５０】この第２の実施形態の静電容量検出装置
は、図１に示した第１の実施形態の静電容量検出装置か
ら、各検出セル１内のリセット用スイッチ素子１６を省
略するとともに、リセット電源線４およびリセットゲー
ト制御線２３も除去したものであり、その他の構成は第
１の実施の形態の静電容量検出装置と同じである。

【００５１】次に、この第２の実施形態の静電容量検出
装置の動作を説明する。まず、図４における各検出セル
１が静電容量を検出する動作を、図５によって説明す
る。これは、図４の検出電極１１が接続するソースフォ
ロワ増幅素子１３のゲート電位と、電荷転送用のスイッ
チ素子１４のゲート下のチャネル領域の電位と、容量素
子１２の電位を模式的に示した電位分布図である。

【００５２】図５（ａ）は、バイアス用スイッチ素子１
５と電荷転送用スイッチ素子１４とがオフの状態で、被
検体が検出電極１１上の保護層を介して接触した直後の
様子であり、検出電極１１の電位は電荷の供給源と接続
していないため被検体の帯電状態に応じて決まる。

【００５３】次いで、バイアス電源線３の電位をリセッ
ト電圧に設定したのち、バイアス用スイッチ素子１５と
電荷転送用スイッチ素子１４をオン状態にして、図５
（ｂ）に示すように、検出電極１１の保持電圧がリセッ
ト電位Ｖｒとなるように、バイアス電源線３から電荷を
充放電して電荷量をリセットする。

【００５４】次いで、電荷転送用スイッチ素子１４をオ
フ状態にし、バイアス電源線３の電位をバイアス電圧Ｖ
ｂに設定する。それによって、容量素子１２にはバイア
ス電源線３からバイアス電荷が注入され、図５（ｃ）に
示すようにバイアス電位Ｖｂに設定される。

【００５５】続いて、バイアス用スイッチ素子１５をオ
フ状態にし、電荷転送用スイッチ素子１４をオン状態と
する。そうすると、被検体と検出電極１１とで形成する
静電容量と容量素子１２との間で電荷を分配する。この
とき、検出電極１１の保持電圧は被検体と検出電極１１
とで形成する静電容量の大きさに応じて変動するので、
図５（ｄ）に示すソースフォロワ増幅素子１３のゲート
電位の変化量として信号を出力することにより、被検体
と検出電極１１とで形成する静電容量が求まる。

【００５６】つまり、検出電極１１と被検体とで形成す
る静電容量が容量素子１２に比べ十分小さければ、容量
１２からのバイアス電荷の注入により検出電極１１の電
位はリセット電位Ｖｒからバイアス電位Ｖｂへと大きく
変動する。一方、検出電極１１と被検体とで形成する静
電容量が容量素子１２に比べ十分大きければ、容量素子
１２からバイアス電荷が注入されても、検出電極１１の
電位はリセット電位Ｖｒからはほとんど変動しないこと
になる。

【００５７】次に、その各検出セル１−１１、１−１
２、１−２１、１−２２による検出信号の読み出し動作
を説明する。図６はその読み出し動作のタイミングチャ
ートを示す。各検出セル１における静電容量の検出動作
は前述のとうりであり、被検体が各検出電極１１上に保
護膜を介して接触した状態から検出を開始する。

【００５８】まず、図４におけるバイアス電源線３の電
位をリセット電圧Ｖｒに設定する。次いで、バイアスゲ
ート制御信号ＢＣと転送ゲート制御信号ＴＣの電位をハ
イレベルにし、各検出セル１−１１、１−１２、１−２
１、１−２２のバイアス用スイッチ素子１５と電荷転送
用スイッチ素子１４をオン状態にし、全検出セル１のソ
ースフォロワ増幅素子１３のゲートに接続する検出電極
１１の保持電圧がリセット電位Ｖｒとなるように電荷量
をリセットする。（図６のｔ＝１）

【００５９】そして、転送ゲート制御信号ＴＣの電位を
ローレベルとした後に、バイアス電源線３の電位をバイ
アス電圧に設定する。容量素子１２はバイアス電源線３
より充放電され、バイアス電位Ｖｂにセットされる。
（図６のｔ＝２）

【００６０】つぎに、転送ゲート制御信号ＴＣの電位を
ハイレベルとし、各検出セル１−１１、１−１２、１−
２１、１−２２の電荷転送用スイッチ素子１４をオン状
態とする。それぞれの検出セル１にて被検体と検出電極
１１とで形成する静電容量と容量素子１２との間で電荷
を分配させる。

【００６１】このとき、被検体と検出電極１１とで形成
する静電容量の大きさが被検体の凹凸に応じて検出セル
１−１１、１−１２、１−２１、１−２２毎に異なる
と、検出電極１１の保持電圧も検出セル１毎に異なる。
この保持電圧がソースフォロワ増幅素子１３のゲートに
印加される。つまり、被検体と検出電極１１とで形成す
る静電容量に蓄積された電荷量を電圧信号へと変換した
ことになる。（図６のｔ＝３）

【００６２】続いて、各検出セル１による検出信号の読
み出しを行う。ここからの、第１のシフトレジスタ５が
アドレスパルス６０１、６０２を順次出力し、第２のシ
フトレジスタ８がアドレスパルス９０１、９０２を順次
出力することによる読み出し動作は、図３によって説明
した第１の実施形態の場合と同じであるから、その説明
を省略する。

【００６３】上述した第２の実施形態では２行２列の場
合を例示したが、行数および列数はもっと多い配列にな
っても、同様に読み出すことができる。

【００６４】この第２の実施形態の静電容量検出装置
は、図１に示した第１の実施形態の静電容量検出装置か
ら、各検出セル１内のリセット用スイッチ素子１６を省
略するとともに、リセット電源線４およびリセットゲー
ト制御線２３も除去したにもかかわらず、第１の実施形
態と同様の効果が得られる。つまり、光学的撮像技術を
用いずに、被検体の凹凸を静電容量の差で検出するの
で、半導体基板上に平面状の装置として実現することが
できる。

【００６５】したがって、これを用いれば小型、薄型、
軽量の指紋情報入力装置を実現することができ、携帯機
器に搭載することも可能になる。さらに、この静電容量
検出装置を構成する各スイッチ素子および増幅素子を全
てＭＯＳトランジスタを用いて構成するので、単一電源
動作が可能であり、ＣＣＤを用いるより低消費電力であ
る。また、光源も不要であるから、光源を発光させるた
めの電力も消費しない。

【００６６】また、第１の実施形態の静電容量検出装置
の解像度と第２の実施形態の静電容量検出装置の解像度
が同じであるなら、図１に示した第１の実施形態の静電
容量検出装置から、検出セル１内のリセット用スイッチ
素子１６と、リセット電源線４およびリセットゲート制
御線２３を除去した図４に示した第２の実施形態の静電
容量検出装置では、検出電極１１の面積を大きくして、
検出感度を高くすることが可能である。

【００６７】〔第３の実施の形態：図７から図９〕次
に、この発明による静電容量検出装置の第３の実施形態
について、図７から図９によって説明する。図７はその
静電容量検出装置の構成を示す回路図である。この図７
において、図１と同じ部分には同一の符号を付してあ
り、それらの説明は省略する。

【００６８】この第３の実施形態の静電容量検出装置
は、図１に示した第１の実施形態の静電容量検出装置か
ら、各検出セル１内のバイアス用スイッチ素子１５を省
略するとともに、バイアス電源線３およびバイアスゲー
ト制御線２２も除去したものであり、その他の構成は第
１の実施の形態の静電容量検出装置と同じである。

【００６９】次に、この第３の実施形態の静電容量検出
装置の動作を説明する。まず、図７における各検出セル
１が静電容量を検出する動作を、図８によって説明す
る。

【００７０】これは、図７の検出電極１１が接続するソ
ースフォロワ増幅素子１３のゲート電位と、電荷転送用
のスイッチ素子１４のゲート下の電位と、容量素子１２
の電位を模式的に示した電位分布図である。

【００７１】図８（ａ）は、リセット用スイッチ素子１
６および電荷転送用スイッチ素子１４がオフの状態で、
被検体が検出電極１１上の保護層を介して接触した直後
の様子であり、検出電極１１の電位は電荷の供給源と接
続していないため被検体の帯電状態に応じて決まる。

【００７２】次いで、リセット電源線３の電位をバイア
ス電圧に設定したのち、リセット用スイッチ素子１６と
電荷転送用スイッチ素子１４をオン状態にして、図８
（ｂ）に示すように、容量素子１２の保持電圧がバイア
ス電位Ｖｂとなるように、リセット電源線４から電荷を
充放電する。

【００７３】次いで、電荷転送用スイッチ素子１４をオ
フ状態にし、リセット電源線４の電位をリセット電圧Ｖ
ｒに設定する。それによって、検出電極１１にはリセッ
ト電源線３からリセット電荷が注入され、図８（ｃ）に
示すようにリセット電位Ｖｒに設定される。

【００７４】続いて、リセット用スイッチ素子１６をオ
フ状態にし、電荷転送用スイッチ素子１４をオン状態と
する。そうすると、被検体と検出電極１１とで形成する
静電容量と容量素子１２との間で電荷を分配する。この
とき、検出電極１１の保持電圧は被検体と検出電極１１
とで形成する静電容量の大きさに応じて変動するので、
図８（ｄ）に示すソースフォロワ増幅素子１３のゲート
電位の変化量として信号を出力することにより、被検体
と検出電極１１とで形成する静電容量が求まる。

【００７５】つまり、検出電極１１と被検体とで形成す
る静電容量が容量素子１２に比べ十分小さければ、容量
素子１２からのバイアス電荷の注入により検出電極１１
の電位はリセット電位Ｖｒからバイアス電位Ｖｂへと大
きく変動する。一方、検出電極１１と被検体とで形成す
る静電容量が容量素子１２に比べ十分大きければ、容量
１２からバイアス電荷が注入されても、検出電極１１の
電位はリセット電位Ｖｒからはほとんど変動しないこと
になる。

【００７６】つぎに、その各検出セル１−１１、１−１
２、１−２１、１−２２による検出信号の読み出し動作
を説明する。図９はその読み出し動作のタイミングチャ
ートを示す。各検出セル１における静電容量の検出動作
は前述のとうりであり、被検体が各検出電極１１上に保
護膜を介して接触した状態から検出を開始する。

【００７７】まず、図７におけるリセット電源線４の電
位をバイアス電圧Ｖｂに設定する。次いで、リセットゲ
ート制御信号ＲＣと転送ゲート制御信号ＴＣの電位をハ
イレベルにし、各検出セル１−１１、１−１２、１−２
１、１−２２のリセット用スイッチ素子１６と電荷転送
用スイッチ素子１４をオン状態にし、全検出セル１の容
量素子１２の保持電圧がリセット電位Ｖｒとなるように
電荷を充放電する。（図９の時点ｔ＝１）

【００７８】そして、転送ゲート制御信号ＴＣの電位を
ローレベルとした後に、リセット電源線４の電位をリセ
ット電圧Ｖｒに設定する。検出電極１１はリセット電源
線４より充放電され、リセット電位Ｖｂにセットされ
る。（図９の時点ｔ＝２）

【００７９】つぎに、転送ゲート制御信号ＴＣの電位を
ハイレベルとし、各検出セル１−１１、１−１２、１−
２１、１−２２の電荷転送用スイッチ素子１４をオン状
態とする。それぞれの検出セル１にて被検体と検出電極
１１とで形成する静電容量と容量素子１２との間で電荷
を分配させる。

【００８０】このとき、被検体と検出電極１１とで形成
する静電容量の大きさが被検体の凹凸に応じて検出セル
１−１１、１−１２、１−２１、１−２２毎に異なる
と、検出電極１１の保持電圧も検出セル１毎に異なる。
この保持電圧がソースフォロワ増幅素子１３のゲートに
印加される。つまり、被検体と検出電極１１とで形成す
る静電容量に蓄積された電荷量を電圧信号へと変換した
ことになる。（図９の時点ｔ＝３）

【００８１】続いて、各検出セル１による検出信号の読
み出しを行う。ここからの、第１のシフトレジスタ５が
アドレスパルス６０１、６０２を順次出力し、第２のシ
フトレジスタ８がアドレスパルス９０１、９０２を順次
出力することによる読み出し動作は、図３によって説明
した第１の実施形態の場合と同じであるから、その説明
を省略する。

【００８２】上述し第３のた実施形態では２行２列の場
合を例示したが、実際には検出領域にもっと多くの検出
セル１が配列されている。しかし、１個の検出セル１で
も、この発明による静電容量検出装置を構成している。

【００８３】この第３の実施形態の静電容量検出装置
は、図１に示した第１の実施形態の静電容量検出装置か
ら、各検出セル１内のバイアス用スイッチ素子１５を省
略するとともに、バイアス電源線３およびバイアスゲー
ト制御線２２も除去したにもかかわらず、第１の実施形
態と同様の効果が得られる。つまり、光学的撮像技術を
用いずに、被検体の凹凸を静電容量の差で検出するの
で、半導体基板上に平面状の装置として実現することが
できる。

【００８４】したがって、これを用いれば小型、薄型、
軽量の指紋情報入力装置を実現することができ、携帯機
器に搭載することも可能になる。さらに、この静電容量
検出装置を構成する各スイッチ素子および増幅素子を全
てＭＯＳトランジスタを用いて構成するので、単一電源
動作が可能であり、ＣＣＤを用いるより低消費電力であ
る。また、光源も不要であるから、光源を発光させるた
めの電力も消費しない。

【００８５】また、第１の実施形態の静電容量検出装置
の解像度と第３の実施形態の静電容量検出装置の解像度
が同じであるなら、図１に示した第１の実施形態の静電
容量検出装置から、検出セル１内のバイアス用スイッチ
素子１５と、バイアス電源線３およびバイアスゲート制
御線２２を除去した図７に示した第３の実施形態の静電
容量検出装置では、検出電極１１の面積を大きくして、
検出感度を高くすることが可能である。

【００８６】また、これらの第１から第３の各実施形態
における読み出し行選択手段と読み出し列選択手段とし
て、第１、第２のシフトレジスタに代えて、それぞれデ
コーダを用いることにより、各検出セル１の読み出しも
ランダムアクセスが可能になる。

【００８７】さらに上述した各実施形態においては、各
検出セル１を構成するソースフォロワ増幅素子１３、電
荷転送用スイッチ素子１４、バイアス用スイッチ素子１
５、リセット用スイッチ素子１６、および読み出し選択
用スイッチ素子１７と、列選択用スイッチ素子１８−
１、１８−２は、いずれもｎチャネルＭＯＳトランジス
タとして説明を行ったが、ｎチャネルＭＯＳトランジス
タとｐチャネルＭＯＳトランジスタを組み合わせて用い
てもよい。

【００８８】あるいは、ｐチャネルＭＯＳトランジスタ
のみで構成してもよい。ただし、ｐチャネルＭＯＳトラ
ンジスタのゲート制御信号の極性は、ｎチャネルＭＯＳ
トランジスタのゲート制御信号の場合とは逆極性にな
る。

【００８９】

【発明の効果】以上の説明から明らなように、この発明
による静電容量検出装置では、被検体と検出電極によっ
て被検体の凹凸に応じた静電容量素子を構成し、そこに
電荷を注入し、各検出セル内に設けた検出回路でその信
号を検出し、信号をソースフォロワ増幅素子で増幅して
出力する。

【００９０】その際、被検体と静電容量素子を構成する
検出電極は信号検出前に規定電位を保持するので、被検
体の初期の帯電状態に影響されない正確な容量検出が可
能である。

【図面の簡単な説明】

【図１】本発明の第１の実施形態による静電容量検出装
置の構成を示す回路図である。

【図２】本発明の第１の実施形態による静電容量検出装
置の各検出セルによる静電容量検出動作を説明するため
の図面である。

【図３】本発明の第１の実施形態による静電容量検出装
置全体による静電容量検出装置の動作を説明するための
タイミングを示す図面である。

【図４】本発明の第２の実施形態による静電容量検出装
置の構成を示す回路図である。

【図５】本発明の第２の実施形態による静電容量検出装
置の各検出セルによる静電容量検出動作を説明するため
の図面である。

【図６】本発明の第２の実施形態による静電容量検出装
置全体による静電容量検出装置の動作を説明するための
タイミングを示す図面である。

【図７】本発明の第３の実施形態による静電容量検出装
置の構成を示す回路図である。

【図８】本発明の第３の実施形態による静電容量検出装
置の各検出セルによる静電容量検出動作を説明するため
の図面である。

【図９】本発明の第３の実施形態による静電容量検出装
置全体による静電容量検出装置の動作を説明するための
タイミングを示す図面である。

【図１０】従来の指紋入力装置の構成を説明するための
図面である。

【符号の説明】

１：検出セル ２：電源線 ３：バイ
アス電源線 ４：リセット電源線 ５：第１のシフトレジス
タ ６：水平アドレス線 ７：垂直信号線 ８：第２のシフトレジスタ ９：垂直アドレス
線 １１：検出電極 １２：容量素子 １３：ソースフォロワ増幅素子 １４：電荷転
送用スイッチ素子 １５：バイアス用スイッチ素子 １６：リセッ
ト用スイッチ素子 １７：読み出し選択用スイッチ素子 １８：列
選択用スイッチ素子 １９：定電流負荷 ２０：検出信号出力線 ２１：信号出力端子 ２２：バイアスゲート制
御線 ２３：リセットゲート制御線 ２４：転送ゲー
ト制御線

Claims (8)

【特許請求の範囲】
1. 【請求項１】 保護層を介して被検体と接触ないし近接
   させることにより静電容量素子を構成する検出電極と、
   信号検出用のバイアス電荷を蓄積する容量素子と、前記
   検出電極をリセット電位にするリセット用スイッチ素子
   と、前記容量素子にバイアス電位を与えるバイアス用ス
   イッチ素子と、前記検出電極に信号検出用のタイミング
   信号を受けて前記容量素子からバイアス電荷を注入させ
   る電荷転送用スイッチ素子と、前記検出電極の保持電圧
   を受けるソースフォロワ増幅素子と、この増幅素子のソ
   ース側に設けられる読み出し選択用のスイッチ素子とを
   含む検出セルを２次元状に複数個配列してなる検出領域
   と、 前記検出領域の読み出し行を選択する読み出し行選択手
   段と、 前記検出領域の読み出し列を選択する読み出し列選択手
   段とを備えたことを特徴とする静電容量検出装置。
2. 【請求項２】 前記リセット用スイッチ素子、前記バイ
   アス用スイッチ素子、前記電荷転送用スイッチ素子、前
   記ソースフォロワ増幅素子、および前記読み出し選択用
   スイッチ素子は、いずれもＭＯＳトランジスタであるこ
   とを特徴とする請求項１に記載の静電容量検出装置。
3. 【請求項３】 保護層を介して被検体と接触ないし近接
   させることにより静電容量素子を構成する検出電極と、
   信号検出用のバイアス電荷を蓄積する容量素子と、前記
   容量素子にバイアス電位を与えるバイアス用スイッチ素
   子と、前記検出電極に信号検出用のタイミング信号を受
   けて前記容量素子からバイアス電荷を注入させる電荷転
   送用スイッチ素子と、前記検出電極の保持電圧を受ける
   ソースフォロワ増幅素子と、前記ソースフォロワ増幅素
   子のソース側に設けられる読み出し選択用のスイッチ素
   子とを含む検出セルを２次元状に複数個配列してなる検
   出領域と、 前記検出領域の読み出し行を選択する読み出し行選択手
   段と、 前記検出領域の読み出し列を選択する読み出し列選択手
   段とを備えたことを特徴とする静電容量検出装置。
4. 【請求項４】 前記バイアス用スイッチ素子、前記転送
   用スイッチ素子、前記ソースフォロワ増幅素子、および
   前記読み出し選択用スイッチ素子は、いずれもＭＯＳト
   ランジスタであることを特徴とする請求項３に記載の静
   電容量検出装置。
5. 【請求項５】 保護層を介して被検体と接触ないし近接
   させることにより静電容量素子を構成する検出電極と、
   信号検出用のバイアス電荷を蓄積する容量素子と、前記
   検出電極をリセット電位にするリセット用スイッチ素子
   と、前記検出電極に信号検出用のタイミング信号を受け
   て前記容量素子からバイアス電荷を注入させる電荷転送
   用スイッチ素子と、前記検出電極の保持電圧を受けるソ
   ースフォロワ増幅素子と、前記ソースフォロワ増幅素子
   のソース側に設けられる読み出し選択用のスイッチ素子
   とを含む検出セルを２次元状に複数個配列してなる検出
   領域と、 前記検出領域の読み出し行を選択する読み出し行選択手
   段と、 前記検出領域の読み出し列を選択する読み出し列選択手
   段とを備えたことを特徴とする静電容量検出装置。
6. 【請求項６】 前記リセット用スイッチ素子、電荷転送
   用スイッチ素子、前記ソースフォロワ増幅素子、および
   前記読み出し選択用スイッチ素子は、いずれもＭＯＳト
   ランジスタであることを特徴とする請求項５に記載の静
   電容量検出装置。
7. 【請求項７】 前記読み出し行選択手段が、前記各検出
   セルの前記読み出し選択用スイッチ素子を読み出し行ご
   とに制御する第１のシフトレジスタであり、 前記読み出し列選択手段が、前記各検出セルの前記読み
   出し選択用スイッチ素子からの出力信号を読み出し列ご
   とにまとめて送出する垂直信号線と、一本の検出信号出
   力線と、前記各垂直信号線と前記一本の検出信号出力線
   との間にそれぞれ設けた列選択用スイッチ素子と、その
   各列選択用スイッチ素子を制御する第２のシフトレジス
   タとからなることを特徴とする請求項１、３、または５
   に記載の静電容量検出装置。
8. 【請求項８】 前記列選択用スイッチ素子がＭＯＳトラ
   ンジスタであることを特徴とする請求項７に記載の静電
   容量検出装置。