WO2013176302A1 - 정전용량 지문센서 - Google Patents

정전용량 지문센서 Download PDF

Info

Publication number
WO2013176302A1
WO2013176302A1 PCT/KR2012/004031 KR2012004031W WO2013176302A1 WO 2013176302 A1 WO2013176302 A1 WO 2013176302A1 KR 2012004031 W KR2012004031 W KR 2012004031W WO 2013176302 A1 WO2013176302 A1 WO 2013176302A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
fingerprint sensor
capacitive fingerprint
voltage
gate
Prior art date
Application number
PCT/KR2012/004031
Other languages
English (en)
French (fr)
Inventor
강문효
허지호
Original Assignee
실리콘 디스플레이 (주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실리콘 디스플레이 (주) filed Critical 실리콘 디스플레이 (주)
Priority to CN201280074852.4A priority Critical patent/CN104662430B/zh
Priority to PCT/KR2012/004031 priority patent/WO2013176302A1/ko
Priority to EP12877320.7A priority patent/EP2853906A4/en
Priority to US13/556,551 priority patent/US8766651B2/en
Publication of WO2013176302A1 publication Critical patent/WO2013176302A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • H03K17/96—Touch switches
    • H03K17/962—Capacitive touch switches
    • H03K17/9622—Capacitive touch switches using a plurality of detectors, e.g. keyboard

Definitions

  • the present invention relates to a capacitive fingerprint sensor, and more particularly, to a capacitive fingerprint sensor capable of improving sensing sensitivity and resistant to ESD or physical shock.
  • 1 to 4 are equivalent circuit diagrams of a capacitive fingerprint sensor using a thin film transistor according to an embodiment of the prior art.
  • a source follower (T2) is included in the pixel using an active pixel structure, and thus, the capacitance change data according to the fingerprint is measured. It is a sensor that can be driven without a preamplifier by recognizing a change in voltage in an analog digital change circuit (ADC) through a data read-out line. Reset also uses the VDD voltage in the pixel.
  • ADC analog digital change circuit
  • V g-T2 is the voltage across the gate of T2 and its value varies depending on the capacitance Cfp generated by the fingerprint.
  • Sensing sensitivity is dynamic range Since the conventional fingerprint sensor has a limitation in enlarging the difference between the I signal and the I dark , there is a limitation in improving the sensing sensitivity.
  • the protective film on the upper part of the sensor cannot be thickened, and thus, it is weak to ESD or physical damage.
  • the technical problem to be solved by the present invention in order to solve the above-described problems, the first detection and amplification of the difference in capacitance, and the second amplification of the amplified signal in the pixel again to improve the sensitivity of the fingerprint To present the sensor.
  • Another technical problem to be achieved by the present invention is to propose a fingerprint sensor having a strong resistance to ESD or physical shock by forming a large thickness of the upper protective film of the sensor.
  • Another technical problem to be achieved by the present invention is to sense and amplify the difference in capacitance first, and to amplify the amplified signal in the second again in the pixel to improve the sensing sensitivity, improve the sensing sensitivity
  • the thickness of the upper protective film of the sensor can be increased to provide a capacitive fingerprint sensor resistant to ESD or physical shock.
  • the capacitive fingerprint sensor As a means for solving the above-described technical problem, the capacitive fingerprint sensor according to the present invention, the fingerprint detection electrode (Cfp) for detecting the fingerprint of the human body, and the current flowing through it in accordance with the output voltage of the fingerprint detection electrode
  • the first transistor T1 in which the amount is changed
  • the second transistor T2 in which the amount of current flowing through it is changed by the current difference flowing through the first transistor T1
  • the gate electrode of the first transistor T1 The third transistor T3 for capacitively coupling the gate electrode of the first transistor T1 through a pulse signal.
  • the capacitive fingerprint sensor may further include a pixel capacitance Cs connected between the drain electrode of the first transistor T1 and the power supply voltage VDD.
  • the capacitive fingerprint sensor is connected between the drain electrode of the first transistor T1 and the power supply voltage VDD and is switched by a scan signal scan n + 1 or a scan signal scan n-1.
  • the second transistor T2 may further include a fourth transistor T4 for resetting the second transistor T2 to the power supply voltage.
  • the fourth transistor T4 may be configured of a PMOS or an NMOS.
  • the third transistor T3 is configured in the form of a diode.
  • the first transistor T1 is a PMOS
  • a drain and a gate electrode are commonly connected to the gate of the first transistor T1.
  • the transistor T1 may be configured to commonly input the pulse signal through a gate and a source electrode.
  • the third transistor T3 may be configured as a PMOS that switches the pulse signal to the gate of the first transistor T1 by a reset signal Reset.
  • the first to third transistors T1, T2, and T3 are all composed of PMOS, or the first transistor T1 is composed of NMOS, and the second and third transistors T2, T3 are each composed of PMOS. can do.
  • the second transistor T2 is preferably connected between the power supply voltage and the driving circuit unit 1.
  • the pulse signal is composed of a clock signal in which a high voltage and a low voltage are repeated.
  • the pulse signal changes from a high voltage to a low voltage or from a low voltage to a high voltage while the clock signal is continuously applied for one frame or the N th scan signal is selected. It features.
  • the first transistor T1 when the pulse signal is a high voltage, the first transistor T1 is reset, and when the pulse signal is a low voltage, the capacitance coupling according to the ridge and valley classification of the fingerprint ( The degree of change in the gate voltage of the first transistor T1 is changed by capacitive coupling.
  • the fingerprint sensing electrode Cfp includes a fingerprint capacitance Cfp electrode 2 and a protective film 3.
  • the fingerprint detection electrode Cfp includes a fingerprint capacitance Cfp electrode 2 and a protective film 3. Accordingly, the difference between the fingerprint capacitance Cfp electrode 2 and the formed capacitance is sensed.
  • the capacitive fingerprint sensor adjusts the gate voltage level of the first transistor T1 by adjusting the voltage level of the pulse signal, and as a result, the amount of current flowing through the second transistor T2 is controlled. do.
  • the capacitive fingerprint sensor may further include a fifth transistor T5 for switching the current flowing through the second transistor T2 to flow to the driving circuit unit 1 by the scan signal scan n.
  • the fifth transistor T5 is preferably configured of a PMOS.
  • the capacitive fingerprint sensor according to the present invention is connected between the gate electrode and the power supply voltage of the second transistor T2 and is switched by a scan signal scan n + 1 or a scan signal scan n-1. It may further include a sixth transistor (T6) for resetting the gate voltage of the second transistor (T2).
  • the capacitive fingerprint sensor is connected between the gate electrode and the drain electrode of the second transistor T2, and is switched by a scan signal scan n + 1 to switch the second transistor T2.
  • the semiconductor device may further include a sixth transistor T6 that resets the gate voltage of the transistor and compensates for the threshold voltage difference.
  • the sixth transistor T6 is preferably configured of a PMOS.
  • the transistor applied in the above-described configuration according to the present invention may be PMOS or NMOS.
  • the sensitivity of the fingerprint sensor can be improved because a sufficient amount of current is obtained through multiple amplification within the pixel.
  • 1 to 4 are equivalent circuit diagrams of a capacitive fingerprint sensor using a thin film transistor according to an embodiment of the prior art.
  • FIG. 5 is an equivalent circuit diagram of a capacitive fingerprint sensor according to a first embodiment of the present invention.
  • FIG. 6 is an equivalent circuit diagram of a capacitive fingerprint sensor according to a second embodiment of the present invention.
  • FIG. 7 is an equivalent circuit diagram of a capacitive fingerprint sensor according to a third embodiment of the present invention.
  • FIG. 8 is an equivalent circuit diagram of a capacitive fingerprint sensor according to a fourth preferred embodiment of the present invention.
  • FIG. 9 is an equivalent circuit diagram of a capacitive fingerprint sensor according to a fifth embodiment of the present invention.
  • FIG. 10 is a cross-sectional view showing the structure of the capacitive fingerprint sensor according to the present invention.
  • V pulse shows the voltage waveforms of the gate electrodes of the first and second transistors when the high voltage and the low voltage are repeatedly applied for one frame.
  • V pulse is a diagram showing the voltage waveforms of the gate electrodes of the first and second transistors when the N th scan signal is changed from the high voltage to the low voltage or from the low voltage to the high voltage once.
  • FIG. 13 is a view showing an example of a driving circuit and a fingerprint sensor array for driving the fingerprint sensor of the present invention.
  • FIG. 14 is an equivalent circuit diagram of a capacitive fingerprint sensor according to a sixth exemplary embodiment of the present invention.
  • FIG. 15 is an equivalent circuit diagram of a capacitive fingerprint sensor according to a seventh preferred embodiment of the present invention.
  • 16 is an equivalent circuit diagram of a capacitive fingerprint sensor according to an eighth preferred embodiment of the present invention.
  • FIG. 17 is an equivalent circuit diagram of a capacitive fingerprint sensor according to a ninth preferred embodiment of the present invention.
  • an amount of current flowing through the first transistor T1 is changed due to a difference in gate voltage of the first transistor T1 caused by a difference in fingerprint capacitance.
  • a difference occurs in the gate voltage of the second transistor T2 according to the amount of current, and as a result, the amount of current flowing through the second transistor T2 is changed so that the driving circuit unit senses the amount of current. It is done.
  • a process of converting the gate voltage difference of the first transistor into a difference of current is referred to as primary conversion and amplification
  • a process of converting the gate voltage difference of the second transistor into a difference of current is referred to as secondary conversion and amplification.
  • FIG. 5 is an equivalent circuit diagram of a capacitive fingerprint sensor according to a first embodiment of the present invention.
  • the capacitive fingerprint sensor has a fingerprint sensing electrode Cfp for detecting a fingerprint of a human body and an output voltage of the fingerprint sensing electrode Cfp.
  • the pixel capacitance Cs connected between the power supply voltage VDD, the drain electrode of the first transistor T1 and the power supply voltage VDD, and are switched by a scan signal scan n + 1, 2 transistors And a fourth transistor T4 for resetting the rotor T2 to the power supply voltage.
  • the first to fourth transistors T1, T2, T3, and T4 are all formed of PMOS, and the drain and gate electrodes of the third transistor T3 are common to the gate of the first transistor T1. It is composed of diodes connected to each other.
  • the second transistor T2 is switched by a current flowing through the first transistor T1 to supply the power supply voltage VDD to the driving circuit unit 1.
  • the fingerprint sensing electrode Cfp is connected to a drain electrode of a third transistor T3 connected to a diode, and at the same time, the drain electrode of the third transistor T3 is connected to a gate electrode of the first transistor T1. It is connected.
  • the voltage applied to the gate electrode of the first transistor T1 varies according to the fingerprint ridge, and thus, a difference occurs in a current flowing through the first transistor T1. If this is called primary voltage-to-current conversion and amplification, the drain electrode of the first transistor T1 is connected to the gate of the second transistor T2. The degree of discharging of the gate of the first transistor T2 is changed so that the gate voltage of the second transistor T2 is changed.
  • the driving circuit unit 1 detects a difference in current generated during the secondary conversion and amplification.
  • This method has a structure capable of performing the first and second amplification process in the pixel.
  • the difference between the present invention and the conventional fingerprint sensor is that even if the Cfp (fingerprint capacitance) size is small due to the thick upper protective film of the sensor. Sensing sensitivity can be increased, so it works without any problem in fingerprint sensing.
  • FIG. 6 is an equivalent circuit diagram of a capacitive fingerprint sensor according to a second embodiment of the present invention.
  • the capacitive fingerprint sensor has a fingerprint sensing electrode Cfp for detecting a fingerprint of a human body and an output voltage of the fingerprint sensing electrode Cfp.
  • the pixel capacitance Cs connected between the power supply voltage VDD, the drain electrode of the first transistor T1 and the power supply voltage VDD, and are switched by a scan signal scan n + 1, 2 transistors And a fourth transistor T4 for resetting the rotor T2 to the power supply voltage.
  • the first transistor T1 is composed of NMOS
  • the second to fourth transistors T2, T3, and T4 are all composed of PMOS.
  • the third transistor T3 is configured in the form of a diode in which a source and a gate electrode are connected in common, and a pulse signal is applied to the source and gate electrodes of the third transistor T3. V pulse ) is applied.
  • the second transistor T2 is switched by a current flowing through the first transistor T1 to supply the power supply voltage VDD to the driving circuit unit 1.
  • the transistor T1 when the first transistor T1 is configured as a PMOS as shown in FIG. 5, a drain and a gate electrode are commonly connected to the gate of the first transistor T1.
  • the transistor T1 When the first transistor T1 is configured as an NMOS, the transistor T1 is configured to commonly input the pulse signal through a gate and a source electrode.
  • FIG. 7 is an equivalent circuit diagram of a capacitive fingerprint sensor according to a third embodiment of the present invention.
  • the capacitive fingerprint sensor according to the third embodiment of the present invention has a fingerprint sensing electrode Cfp that detects a fingerprint of a human body and an output voltage of the fingerprint sensing electrode Cfp.
  • the first to fourth transistors T1, T2, T3, and T4 are all formed of PMOS, and a reset signal Reset is input to the gate electrode of the third transistor T3 to allow the third transistor ( The switching operation of T3) is controlled.
  • the second transistor T2 is switched by a current flowing through the first transistor T1 to supply the power supply voltage VDD to the driving circuit unit 1.
  • the difference between the capacitive fingerprint sensors shown in FIGS. 5, 6, and 7 is that of a method of resetting the gate of the first transistor T1.
  • the third transistor T3 is a diode-connected TFT and performs reset and capacitive coupling through the third transistor T3.
  • the third transistor T3 in FIG. 6 has a reverse direction in which a diode is connected, and the third transistor T3 may be manufactured in different directions depending on whether the thin film transistor is NMOS or PMOS.
  • the gate of the third transistor T3 is closed. Connected toward the V pulse, and the like 6 when the first transistor (T1) and the NMOS is connected to the gate of the third transistor (T3) towards the print electrode (Cfp).
  • the third transistor T3 in FIG. 7 serves to reset the gate of the first transistor T1, and the capacitive coupling is a separate capacitance Cs1. .
  • the thin film transistor may be used in a pixel by combining or mixing NMOS and PMOS, respectively.
  • the operation principle of the thin film transistor is as follows.
  • the capacitive fingerprint sensor of the present invention is shown in FIG.
  • the fingerprint sensor can be driven in two ways depending on the V pulse .
  • the clock signal is applied to repeat the high voltage and the low voltage at regular intervals as in the first mentioned method (see Fig. 11),
  • V pulse is a high voltage
  • the third transistor T3 of FIG. 5 is turned on, and current flows.
  • the gate voltage of the first transistor T1 is set to a high voltage.
  • V g-T1 is a gate voltage change due to capacitive coupling of the first transistor T1
  • C para_T3 is a parasitic capacitance of the third transistor T3
  • Cfp is a fingerprint capacitance.
  • the fingerprint has a height difference according to a ridge and a valley, and thus a difference occurs in the capacitance formed with the electrode.
  • the difference in capacitance causes a difference in the gate voltage of the first transistor T1 by capacitive coupling, as described above.
  • the current flowing to the first transistor T1 is changed.
  • the gate voltage of the second transistor T2 is discharged by the current flowing to the first transistor T1, and continuously for one frame.
  • the gate voltage of the second transistor T2 is determined according to the degree of discharge.
  • V pulse is changed to low or high voltage once the nth scan signal is applied.
  • V pulse is a high voltage
  • the third transistor T3 of FIG. 8 is turned on, and current flows.
  • the gate voltage of the first transistor T1 is set to a high voltage.
  • V pulse is a low voltage
  • the third transistor T3 is in a turn-off state, and the gate node of the floating first transistor T1 falls to a low voltage by a capacitive coupling phenomenon.
  • n scan signal should be selected and converted to low voltage at the time that can be read out from the driving circuit. It is preferable to reset the gate of the first transistor when the signal is selected.
  • the gate voltage of the first transistor T1 is generated by capacitive coupling, as described above, due to the difference in capacitance, and the difference is increased by the voltage difference.
  • the current flowing to the first transistor T1 is changed.
  • the gate voltage of the second transistor T2 is discharged by the current flowing through the first transistor T1, and the gate voltage of the second transistor T2 is determined according to the degree of discharge.
  • the fingerprint sensor driving method differs from accumulating the change in the gate voltage during the aforementioned frame. Since sensing is performed during one scan signal selection time, when the transistor has a high level of off-current, the fingerprint sensor operation error caused by the off-current can be solved.
  • the sensing current sensitivity is small because the current change flowing to the second transistor T2 is small.
  • the first transistor T1 undergoes a first voltage-to-current conversion and amplification process, and the second transistor (T1) is generated through the current difference of the first transistor T1. Since the gate voltage of T2 can be discharged again, the current change flowing to the second transistor T2 can be increased. As a result, it has the advantage of being able to detect even a small fingerprint capacitance Cfp.
  • the sensing sensitivity is not reduced even if the protective film on the upper part of the sensor is thick, so that a fingerprint sensor that is resistant to ESD or physical shock and durable can be manufactured.
  • the first transistor T1 When the first transistor T1 is configured as a PMOS, it is helpful to connect a diode as shown in FIG. 5, and when the first transistor T1 is configured as an NMOS, the diode is connected as shown in FIG. 6. Is helpful.
  • the third transistor T3 resets the gate of the first transistor T1 and operates by using a coupling capacitor Cs2 separately. Can be.
  • FIG. 14 is an equivalent circuit diagram of a capacitive fingerprint sensor according to a fifth embodiment of the present invention.
  • the capacitive fingerprint sensor has a fingerprint sensing electrode Cfp for detecting a fingerprint of a human body and an output voltage of the fingerprint sensing electrode Cfp.
  • the first to fifth transistors T1, T2, T3, T4, and T5 are all formed of PMOS, and the third transistor T3 has a drain and a gate electrode having a gate of the first transistor T1. It is composed of a diode connected in common.
  • the fourth transistor T4 is added to reset the gate voltage of the second transistor T2 to the VDD voltage every frame.
  • the gate of the fourth transistor T4 is connected to the scan signal n + 1 corresponding to the next sequence of the corresponding pixel to perform integration for one frame, and reset using the n + 1 scan signal. reset and then integrate again, and reset once before sensing by connecting the scan signal n-1 corresponding to the entire order of the pixels corresponding to the gate of the fourth transistor T4, Both methods of sensing may be used when the corresponding n scan signal selection time is reached.
  • the fifth transistor T5 is a thin film transistor serving as a switching function.
  • the scan transistor is selected by connecting each scan signal to a gate, the current of the second transistor T2 is transferred through a data read-out line. To the drive circuit section 1.
  • FIG. 12 is an equivalent circuit diagram of a capacitive fingerprint sensor according to a sixth preferred embodiment of the present invention.
  • the capacitive fingerprint sensor according to the sixth embodiment of the present invention has a fingerprint sensing electrode Cfp for detecting a fingerprint of a human body and an output voltage of the fingerprint sensing electrode Cfp.
  • a fourth transistor T4 which is switched by scan n + 1 or a scan signal scan n-1 to reset the second transistor T2 to a power supply voltage and the scan signal by scan n;
  • a fifth transistor T5 for switching the current flowing through the two transistors T2 to flow into the driving circuit unit 1 is included.
  • the first to fifth transistors T1, T2, T3, T4, and T5 are all formed of PMOS, and the third transistor T3 has a drain electrode connected to the gate of the first transistor T1. And a reset signal (Reset) for controlling the operation of the third transistor (T3) is applied to the gate.
  • the first transistor T1 is used as a reset transistor and a coupling capacitor Cs1 is separately used in the structure shown in FIG. 12 is used.
  • FIG. 13 is an equivalent circuit diagram of a capacitive fingerprint sensor according to a seventh preferred embodiment of the present invention.
  • the capacitive fingerprint sensor according to the seventh embodiment of the present invention has a fingerprint sensing electrode Cfp for detecting a fingerprint of a human body and an output voltage of the fingerprint sensing electrode Cfp.
  • the fifth transistor switching the current flowing through the second transistor T2 to the driving circuit unit 1 by the pixel capacitance Cs connected between the power supply voltage VDD and the scan signal scan n.
  • the first to third transistors T1, T2, and T3 and the fifth and sixth transistors T5 and T6 are all composed of PMOS, and the third transistor T3 is a drain electrode and a gate electrode.
  • the diode is formed in the form of a diode commonly connected to the gate of the first transistor T1.
  • the sixth embodiment has a structure in which the source of the sixth transistor T6 is connected to the drain of the second transistor T2 instead of the VDD power. In this case, the difference in the threshold voltage Vth of the second transistor T2 is compensated for. Threshold voltages of the second transistor T2 in each pixel in the sensor array may be different. Using the structure shown in the embodiment of FIG. 13, the gate reset voltage of the second transistor T2 is increased. Instead of being VDD, it is a threshold voltage Vth of the second transistor T2.
  • the gate voltage of the second transistor T2 becomes V th_T2 -V discharging after the integration, and the current according to the gate voltage flows through the second transistor T2, so that the threshold voltage A pixel containing a source follower (T2) having a large Vth automatically takes more gate voltage by the threshold voltage (Vth), and a pixel including a source follower (T2) having a small threshold voltage (Vth). Since the gate voltage is less applied by the threshold voltage Vth, the current flows as much as the threshold voltage Vth is compensated. Therefore, the threshold voltage Vth nonuniformity of the sensor array can be compensated for.
  • FIG. 14 is an equivalent circuit diagram of a capacitive fingerprint sensor according to an eighth preferred embodiment of the present invention.
  • the capacitive fingerprint sensor according to the eighth embodiment of the present invention has a fingerprint sensing electrode Cfp that detects a fingerprint of a human body and an output voltage of the fingerprint sensing electrode Cfp.
  • driving circuit section 1 A fifth transistor T5 which switches to flow and is connected between the gate electrode and the drain electrode of the second transistor T2 and is switched by a scan signal scan n + 1 or a scan signal scan n-1.
  • a sixth transistor T6 that resets the gate voltage of the second transistor T2 and simultaneously compensates for the threshold voltage difference.
  • the first to third transistors T1, T2, and T3 and the fifth and sixth transistors T5 and T6 are all composed of PMOS, and the third transistor T3 has a drain electrode. It is connected to the gate of one transistor T1 and is configured to be switched by a reset signal Reset applied to the gate electrode.
  • the eighth embodiment a structure in which the third transistor T3 is used as a reset transistor and a coupling capacitor Cs1 is separately used in the structure shown in FIG. 13 is used.
  • the capacitive fingerprint sensor according to the present invention configured as described above has a structure capable of multi-amplifying in a pixel, thereby improving sensing sensitivity, thereby solving the technical problem of the present invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Image Input (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)

Abstract

본 발명은 정전용량 지문센서에 관한 것으로, 정전용량의 차이를 1차로 감지 및 증폭을 하고, 픽셀내에서 그 증폭된 신호를 다시 2차로 증폭함으로써 센싱감도를 향상시킬 수 있고, 센싱감도의 향상에 따라 센서 상부 보호막의 두께를 크게 할 수 있어 ESD나 물리적 충격에 강한 효능이 있다. 본 발명에 의한 정전용량 지문센서는 인체의 지문을 감지하는 지문 감지 전극(Cfp)과, 상기 지문 감지 전극의 출력 전압에 따라 자신을 통해 흐르는 전류의 량이 변하는 제 1 트랜지스터(T1)와, 상기 제 1 트랜지스터(T1)를 통해 흐르는 전류 차이에 의해 자신을 통해 흐르는 전류의 량이 변하는 제 2 트랜지스터(T2)와, 상기 제 1 트랜지스터(T1)의 게이트 전극을 리셋해주고 펄스 신호를 통해 상기 제 1 트랜지스터(T1)의 게이트 전극을 용량 결합(capacitive coupling) 시켜주는 제 3 트랜지스터(T3)를 포함하고 있다.

Description

정전용량 지문센서
본 발명은 정전용량 지문센서(Fingerprint Sensor)에 관한 것으로, 보다 상세하게는 센싱감도를 향상시킬 수 있고 ESD나 물리적 충격에 강한 정전용량 지문센서에 관한 것이다.
도 1 내지 도 4는 종래 기술의 실시 형태에 따른 박막 트랜지스터를 이용한 정전용량방식 지문센서의 등가 회로도이다.
도 1에 도시된 바와 같이, 종래의 박막 트랜지스터를 이용한 정전용량방식 지문센서는 능동 화소 구조를 사용하여 소스 팔로워(source follower: T2)가 화소 내에 포함되어 있어서, 지문에 따른 정전용량의 변화를 데이터 리드 아웃(data read-out) 라인을 통해 ADC(아날로그 디지털 변화회로)에서 전압의 변화로 인식하여 프리앰프(preamplifier) 없이 구동이 가능한 센서이다. 리셋(Reset)은 화소 내의 VDD 전압을 이용하기도 한다.
종래의 정전용량 지문센서에서는 주사신호를 이용하거나 별도의 정전용량 커플링(capacitive coupling)을 시켜주는 펄스전압(Vpulse)을 인가해서 한 프레임에 한번 T2의 게이트에 지문에 따라 서로 다른 전압이 걸리게 하여 T2를 통해 서로 다른 전류(current)가 흐르게 하는 방식이다. 이때, 게이트에 걸리는 전압은 지문에 의한 정전용량을 Cfp, 주사신호 진폭을
Figure PCTKR2012004031-appb-I000001
Vpulse라고 할 경우, 아래의 수학식 1과 같이 표현할 수 있다.
{수학식 1}
Figure PCTKR2012004031-appb-I000002
Figure PCTKR2012004031-appb-I000003
Vg-T2는 T2의 게이트에 걸리는 전압으로, 지문에 의해 생기는 정전용량 Cfp에 따라 그 값이 달라지게 된다.
그러나, 종래의 정전용량 지문센서는 지문정전용량(Cfp)이 작을 경우 즉, 지문의 융선에 따른 정전용량의 차이가 작을 경우
Figure PCTKR2012004031-appb-I000004
Vg-T2(T2의 게이트에 걸리는 전압차)가 작아지게 때문에 지문센싱 감도가 떨어지게 되어 있다.
센싱감도는 다이나믹 범위(Dynamic range)
Figure PCTKR2012004031-appb-I000005
로 표현이 되는데, 종래의 지문센서는 Isignal과 Idark의 차이를 크게 하는 데에 한계가 있기 때문에 센싱감도 향상에 한계점이 생기게 된다.
그래서, 손가락과 센서 상부의 보호막을 유전체로 하여 형성되는 지문을 감지하는 종래의 지문센서 방식에서는 센서 상부의 보호막을 두껍게 할 수가 없어서, ESD나 물리적 손상에 약할 수밖에 없다.
전술한 문제점을 해결하기 위하여 본 발명이 이루고자 하는 기술적 과제는, 정전용량의 차이를 1차로 감지 및 증폭을 하고, 픽셀 내에서 그 증폭된 신호를 다시 2차로 증폭함으로써 센싱감도를 향상시킬 수 있는 지문센서를 제시하는 데 있다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 센서 상부 보호막의 두께를 크게 형성하여 ESD나 물리적 충격에도 강한 성질을 갖는 지문센서를 제시하는 데 있다.
또한, 본 발명이 이루고자 하는 또 다른 기술적 과제는 정전용량의 차이를 1차로 감지 및 증폭을 하고, 픽셀내에서 그 증폭된 신호를 다시 2차로 증폭함으로써 센싱감도를 향상시킬 수 있고, 센싱감도의 향상에 따라 센서 상부 보호막의 두께를 크게 할 수 있어 ESD나 물리적 충격에 강한 정전용량 지문센서를 제시하는 데 있다.
본 발명의 해결과제는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 해결과제들은 아래의 기재로부터 당업자에게 명확하게 이해되어 질 수 있을 것이다.
전술한 기술적 과제를 해결하기 위한 수단으로서, 본 발명에 의한 정전용량 지문센서는, 인체의 지문을 감지하는 지문 감지 전극(Cfp)과, 상기 지문 감지 전극의 출력 전압에 따라 자신을 통해 흐르는 전류의 량이 변하는 제 1 트랜지스터(T1)와, 상기 제 1 트랜지스터(T1)를 통해 흐르는 전류 차이에 의해 자신을 통해 흐르는 전류의 량이 변하는 제 2 트랜지스터(T2)와, 상기 제 1 트랜지스터(T1)의 게이트 전극을 리셋해주고 펄스 신호를 통해 상기 제 1 트랜지스터(T1)의 게이트 전극을 용량 결합(capacitive coupling) 시켜주는 제 3 트랜지스터(T3)를 포함하고 있다.
여기서, 상기 정전용량 지문센서는 상기 제 1 트랜지스터(T1)의 드레인 전극과 전원 전압(VDD) 사이에 연결된 화소 정전 용량(Cs)을 더 포함할 수 있다.
또한, 상기 정전용량 지문센서는 상기 제 1 트랜지스터(T1)의 드레인 전극과 전원 전압(VDD) 사이에 연결되며 주사신호(scan n+1) 혹은 주사신호(scan n-1)에 의해 스위칭 되어 상기 제 2 트랜지스터(T2)를 전원 전압으로 리셋시키는 제 4 트랜지스터(T4)를 더 포함할 수 있다. 이때, 상기 제 4 트랜지스터(T4)는 PMOS 또는 NMOS로 구성될 수 있다.
상기 제 3 트랜지스터(T3)는 다이오드 형태로 구성되며, 특히, 상기 제 1 트랜지스터(T1)가 PMOS일 경우 드레인 및 게이트 전극이 상기 제 1 트랜지스터(T1)의 게이트에 공통으로 연결되고, 상기 제 1 트랜지스터(T1)가 NMOS일 경우 게이트 및 소스 전극을 통해 상기 펄스 신호를 공통으로 입력하도록 구성되는 것이 바람직하다.
또한, 상기 제 3 트랜지스터(T3)는 리셋 신호(Reset)에 의해 상기 펄스 신호를 상기 제 1 트랜지스터(T1)의 게이트로 스위칭하는 PMOS로 구성할 수도 있다.
상기 제 1 내지 제 3 트랜지스터(T1,T2,T3)는 모두 PMOS로 구성되거나 또는 상기 제 1 트랜지스터(T1)는 NMOS로 구성되고 상기 제 2 및 제 3 트랜지스터(T2,T3)는 PMOS로 각각 구성할 수 있다. 그리고, 상기 제 2 트랜지스터(T2)는 전원 전압과 구동 회로부(1) 사이에 연결하는 것이 바람직하다.
상기 펄스 신호는 고전압과 저전압이 반복되는 클럭(clock) 신호로 구성되며, 한 프레임 동안 상기 클럭 신호가 연속적으로 인가되거나 N 번째 scan 신호가 선택된 동안 한번 고전압에서 저전압으로, 혹은 저전압에서 고전압으로 변하는 것을 특징으로 한다.
이때, 상기 펄스 신호가 고전압일 때 상기 제 1 트랜지스터(T1)가 리셋(reset)되고, 상기 펄스 신호가 저전압일 때 상기 지문의 리지(ridge), 밸리(valley) 구분에 따라서 정전용량 커플링(capacitive coupling)에 의해 상기 제 1 트랜지스터(T1)의 게이트 전압 변화정도가 달라지게 된다.
상기 지문 감지 전극(Cfp)은 지문정전용량(Cfp) 전극(2)과 보호막(3)으로 구성되며, 상기 보호막(3)에 감지되는 지문의 리지(ridge)와 밸리(valley)의 높이 차이에 따라 상기 지문정전용량(Cfp) 전극(2)과 형성되는 정전용량의 차이를 감지하게 된다.
상기 정전용량 지문센서는 상기 펄스 신호의 전압레벨을 조절하여 상기 제 1 트랜지스터 (T1) 의 게이트 전압 레벨을 조절하고, 그 결과 상기 제 2 트랜지스터(T2)를 통해 흐르는 전류의 량이 조절되는 것을 특징으로 한다.
또한, 상기 정전용량 지문센서는 주사신호(scan n)에 의해 상기 제 2 트랜지스터(T2)를 통해 흐르는 전류를 구동 회로부(1)로 흐르도록 스위칭하는 제 5 트랜지스터(T5)를 더 포함할 수 있다. 이때, 상기 제 5 트랜지스터(T5)는 PMOS로 구성되는 것이 바람직하다.
또한, 본 발명에 따른 정전용량 지문센서는 상기 제 2 트랜지스터(T2)의 게이트 전극과 전원전압 사이에 연결되며 주사신호(scan n+1) 혹은 주사신호 (scan n-1)에 의해 스위칭 되어 상기 제 2 트랜지스터(T2)의 게이트 전압을 리셋해주는 제 6 트랜지스터(T6)를 더 포함하여 구성될 수 있다.
또한, 상술한 구조와는 달리 상기 정전용량 지문센서는 상기 제 2 트랜지스터(T2)의 게이트 전극과 드레인 전극 사이에 연결되며 주사신호(scan n+1)에 의해 스위칭 되어 상기 제 2 트랜지스터(T2)의 게이트 전압을 리셋해줌과 동시에 문턱전압 차를 보상해주는 제 6 트랜지스터(T6)를 더 포함할 수 있다. 이때, 상기 제 6 트랜지스터(T6)는 PMOS로 구성되는 것이 바람직하다.
상술한 본 발명에 따른 구성에서 적용되는 트랜지스터는 PMOS 또는 NMOS일 수 있다.
본 발명에 따르면, 지문 정전용량의 차이를 화소내에서 다중 증폭을 통해 전류량을 충분하게 만들기 때문에 지문센서의 센싱 감도를 향상시킬 수 있다.
또한, 센서 상부의 보호막을 두껍게 제작하더라도 센싱 감도를 향상시킬 수 있기 때문에 ESD나 물리적 손상에 강한 장점을 가지고 있다.
본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해되어 질 수 있을 것이다.
도 1 내지 도 4는 종래 기술의 실시 형태에 따른 박막 트랜지스터를 이용한 정전용량방식 지문센서의 등가 회로도이다.
도 5는 본 발명의 바람직한 제 1 실시 예에 의한 정전용량 지문센서의 등가 회로도이다.
도 6은 본 발명의 바람직한 제 2 실시 예에 의한 정전용량 지문센서의 등가 회로도이다.
도 7은 본 발명의 바람직한 제 3 실시 예에 의한 정전용량 지문센서의 등가 회로도이다.
도 8은 본 발명의 바람직한 제 4 실시 예에 의한 정전용량 지문 센서의 등가 회로도이다.
도 9는 본 발명의 바람직한 제 5 실시 예에 의한 정전용량 지문 센서의 등가 회로도이다.
도 10은 본 발명에 의한 정전용량 지문센서의 구조를 나타낸 단면도이다.
도 11은 펄스 신호(
Figure PCTKR2012004031-appb-I000006
Vpulse)를 한 프레임동안 고전압과 저전압을 반복해서 인가하는 경우, 제 1 및 제 2 트랜지스터의 게이트 전극의 전압 파형을 나타낸 도면이다.
도 12는 펄스 신호(
Figure PCTKR2012004031-appb-I000007
Vpulse)를 N 번째 scan 신호가 선택된 동안 한번 고전압에서 저전압으로, 혹은 저전압에서 고전압으로 변화를 주는 경우, 제 1 및 제 2 트랜지스터의 게이트 전극의 전압 파형을 나타낸 도면이다.
도 13 은 본 발명의 지문센서를 구동되는 구동 회로와 지문센서 어레이의 예를 나타낸 도면이다.
도 14은 본 발명의 바람직한 제 6 실시 예에 의한 정전용량 지문센서의 등가 회로도이다.
도 15는 본 발명의 바람직한 제 7 실시 예에 의한 정전용량 지문센서의 등가 회로도이다.
도 16은 본 발명의 바람직한 제 8 실시 예에 의한 정전용량 지문센서의 등가 회로도이다.
도 17는 본 발명의 바람직한 제 9 실시 예에 의한 정전용량 지문센서의 등가 회로도이다.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시 예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명되는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙여 설명하기로 한다.
이하, 본 발명에서 실시하고자 하는 구체적인 기술내용에 대해 첨부도면을 참조하여 상세하게 설명하기로 한다.
본 발명은 정전용량 지문센서에 있어서, 지문 정전용량의 차이에 의해 발생한 제 1 트랜지스터 (T1) 의 게이트 전압 차이로 인해, 상기 제 1 트랜지스터 (T1)을 통해 흐르는 전류의 양이 달라지게 되고, 그 전류의 양에 따라 상기 제 2 트랜지스터 (T2) 의 게이트 전압에 차이가 발생하고, 그 결과 상기 제 2 트랜지스터 (T2)를 통해 흐르는 전류의 양이 달라지게 되어 구동회로부에서 그 전류량을 감지하는 것을 특징으로 한다.
이 때 상기 제 1 트랜지스터의 게이트 전압 차이가 전류의 차이로 변환되는 과정을 1차 변환 및 증폭 이라 하고, 상기 제 2 트랜지스터의 게이트 전압 차이가 전류의 차이로 변환 되는 과정을 2차 변환 및 증폭이라고 명명하고, 이러한 다중 증폭 과정을 픽셀내에서 할 수 있게 해서 지문 정전용량의 차이가 작더라도 충분한 전류로 감지할 수 있도록 하는 것을 기술의 요지로 한다.
1. 정전용량 지문센서의 제 1 실시 예
도 5는 본 발명의 바람직한 제 1 실시 예에 의한 정전용량 지문센서의 등가 회로도이다.
본 발명에 의한 제 1 실시 예에 의한 정전용량 지문센서는 도 5에 도시된 바와 같이, 인체의 지문을 감지하는 지문 감지 전극(Cfp)과, 상기 지문 감지 전극(Cfp)의 출력 전압에 따라 자신을 통해 흐르는 전류의 량이 변하는 제 1 트랜지스터(T1)와, 상기 제 1 트랜지스터(T1)를 통해 흐르는 전류 차이에 의해 자신을 통해 흐르는 전류의 량이 변하는 제 2 트랜지스터(T2)와, 상기 제 1 트랜지스터(T1)의 게이트 전극을 리셋해주고, 펄스 신호를 통해 제 1 트랜지스터(T1)의 게이트 전극을 용량 결합(capacitive coupling) 시켜주는 제 3 트랜지스터(T3)와, 상기 제 1 트랜지스터(T1)의 드레인 전극과 전원 전압(VDD) 사이에 연결된 화소 정전 용량(Cs)과, 상기 제 1 트랜지스터(T1)의 드레인 전극과 전원 전압(VDD) 사이에 연결되며 주사신호(scan n+1)에 의해 스위칭 되어 상기 제 2 트랜지스터(T2)를 전원 전압으로 리셋시키는 제 4 트랜지스터(T4)를 포함하고 있다.
여기서, 상기 제 1 내지 제 4 트랜지스터(T1,T2,T3,T4)는 모두 PMOS로 구성되어 있고, 상기 제 3 트랜지스터(T3)는 드레인 및 게이트 전극이 상기 제 1 트랜지스터(T1)의 게이트에 공통으로 연결된 다이오드 형태로 구성되어 있다. 그리고, 상기 제 2 트랜지스터(T2)는 상기 제 1 트랜지스터(T1)를 통해 흐르는 전류에 의해 스위칭 되어 구동 회로부(1)로 전원 전압(VDD)을 공급하도록 되어 있다.
상기 지문 감지 전극(Cfp)은 다이오드(diode) 연결된 제 3 트랜지스터(T3)의 드레인 전극과 연결되어 있으며, 동시에 상기 제 3 트랜지스터(T3)의 드레인 전극은 상기 제 1 트랜지스터(T1)의 게이트 전극과 연결되어 있다. 상기 제 1 트랜지스터(T1)는 지문 융선에 따라 게이트 전극에 걸리는 전압이 달라 지게 되고, 그에 따라 상기 제 1 트랜지스터(T1)를 통해 흐르는 전류에 차이가 생기게 된다. 이것을 1차 전압-전류 변환 및 증폭이라고 한다면, 상기 제 1 트랜지스터(T1)의 드레인 전극이 상기 제 2 트랜지스터(T2)의 게이트에 연결되어 있으므로, 상기 제 1 트랜지스터(T1)의 전류 차이에 의해 상기 제 1 트랜지스터(T2)의 게이트가 방전(discharging)되는 정도가 달라져서 상기 제 2 트랜지스터(T2)의 게이트 전압이 달라 지게 된다. 결국, 상기 제 2 트랜지스터(T2)의 게이트 전압변화에 의해 상기 제 2 트랜지스터(T2)를 통해 흐르는 전류에 차이가 생기게 된다. 이것을 2차 전압-전류 변환 및 증폭이라고 한다면, 상기 2차 변환 및 증폭 과정에서 발생 된 전류의 차이를 상기 구동회로부(1)에서 감지하는 방식이다. 이런 방식은 화소내에 상기 1차와 2차 의 증폭과정을 할 수 있는 구조로 , 본 발명에 따른 방식이 종래의 지문센서와의 차이점은 센서 상부 보호막이 두꺼워서 Cfp(지문 정전용량) 크기가 작더라도 센싱 감도를 높일 수 있어서 지문 센싱에 문제없이 동작 되는 점에 있다.
2. 정전용량 지문센서의 제 2 실시 예
도 6은 본 발명의 바람직한 제 2 실시 예에 의한 정전용량 지문센서의 등가 회로도이다.
본 발명에 의한 제 2 실시 예에 의한 정전용량 지문센서는 도 6에 도시된 바와 같이, 인체의 지문을 감지하는 지문 감지 전극(Cfp)과, 상기 지문 감지 전극(Cfp)의 출력 전압에 따라 자신을 통해 흐르는 전류의 량이 변하는 제 1 트랜지스터(T1)와, 상기 제 1 트랜지스터(T1)를 통해 흐르는 전류 차이에 의해 자신을 통해 흐르는 전류의 량이 변하는 제 2 트랜지스터(T2)와, 상기 제 1 트랜지스터(T1)의 게이트 전극을 리셋해주고, 펄스 신호를 통해 제 1 트랜지스터(T1)의 게이트 전극을 용량 결합(capacitive coupling) 시켜주는 제 3 트랜지스터(T3)와, 상기 제 1 트랜지스터(T1)의 드레인 전극과 전원 전압(VDD) 사이에 연결된 화소 정전 용량(Cs)과, 상기 제 1 트랜지스터(T1)의 드레인 전극과 전원 전압(VDD) 사이에 연결되며 주사신호(scan n+1)에 의해 스위칭 되어 상기 제 2 트랜지스터(T2)를 전원 전압으로 리셋시키는 제 4 트랜지스터(T4)를 포함하고 있다.
여기서, 상기 제 1 트랜지스터(T1)는 NMOS로 구성되어 있고, 상기 제 2 내지 제 4 트랜지스터(T2,T3,T4)는 모두 PMOS로 구성되어 있다. 상기 제 3 트랜지스터(T3)는 소스 및 게이트 전극이 공통으로 연결된 다이오드 형태로 구성되어 있으며, 상기 제 3 트랜지스터(T3)의 소스 및 게이트 전극으로 펄스 신호(
Figure PCTKR2012004031-appb-I000008
Vpulse)가 인가되도록 되어 있다. 그리고, 상기 제 2 트랜지스터(T2)는 상기 제 1 트랜지스터(T1)를 통해 흐르는 전류에 의해 스위칭 되어 구동 회로부(1)로 전원 전압(VDD)을 공급하도록 되어 있다.
상기 제 3 트랜지스터(T3)는 도 5와 같이 상기 제 1 트랜지스터(T1)가 PMOS로 구성된 경우 드레인 및 게이트 전극이 상기 제 1 트랜지스터(T1)의 게이트에 공통으로 연결되며, 도 6과 같이 상기 제 1 트랜지스터(T1)가 NMOS로 구성된 경우 게이트 및 소스 전극을 통해 상기 펄스 신호를 공통으로 입력하도록 구성된다.
3. 정전용량 지문센서의 제 3 실시 예
도 7은 본 발명의 바람직한 제 3 실시 예에 의한 정전용량 지문센서의 등가 회로도이다.
본 발명에 의한 제 3 실시 예에 의한 정전용량 지문센서는 도 7에 도시된 바와 같이, 인체의 지문을 감지하는 지문 감지 전극(Cfp)과, 상기 지문 감지 전극(Cfp)의 출력 전압에 따라 자신을 통해 흐르는 전류의 량이 변하는 제 1 트랜지스터(T1)와, 상기 제 1 트랜지스터(T1)를 통해 흐르는 전류 차이에 의해 자신을 통해 흐르는 전류의 량이 변하는 제 2 트랜지스터(T2)와, 리셋 신호(Reset)에 의해 상기 제 1 트랜지스터(T1)의 게이트 전극을 리셋해주는 제 3 트랜지스터(T3)와, 상기 제 1 트랜지스터(T1)의 드레인 전극과 전원 전압(VDD) 사이에 연결된 화소 정전 용량(Cs2)과, 상기 제 1 트랜지스터(T1)의 게이트 전극을 용량 결합(capacitive coupling) 시켜주기 위한 커플링(coupling) 정전용량(Cs1)과, 상기 제 1 트랜지스터(T1)의 드레인 전극과 전원 전압(VDD) 사이에 연결되며 주사신호(scan n+1)에 의해 스위칭 되어 상기 제 2 트랜지스터(T2)를 전원 전압으로 리셋시키는 제 4 트랜지스터(T4)를 포함하고 있다.
여기서, 상기 제 1 내지 제 4 트랜지스터(T1,T2,T3,T4)는 모두 PMOS로 구성되어 있고, 상기 제 3 트랜지스터(T3)의 게이트 전극으로 리셋 신호(Reset)가 입력되어 상기 제 3 트랜지스터(T3)의 스위칭 동작을 제어하도록 되어 있다. 그리고, 상기 제 2 트랜지스터(T2)는 상기 제 1 트랜지스터(T1)를 통해 흐르는 전류에 의해 스위칭 되어 구동 회로부(1)로 전원 전압(VDD)을 공급하도록 되어 있다.
도 5, 도 6 및 도 7에 도시된 정전용량 지문센서의 차이점은 상기 제 1 트랜지스터(T1)의 게이트를 리셋(reset)하는 방법의 차이이다. 도 5에서의 상기 제 3 트랜지스터(T3)는 다이오드(diode) 연결된 TFT로, 리셋(reset)과 용량 결합(capacitive coupling)을 상기 제 3 트랜지스터(T3)를 통해 하게 된다. 도 6에서의 상기 제 3 트랜지스터(T3)는 다이오드(diode) 연결된 방향이 반대이고, 이는 사용되는 박막 트랜지스터가 NMOS인지 PMOS인지에 따라 서로 다른 방향으로 제작할 수 있다.
도 5처럼, 상기 제 1 트랜지스터(T1)가 PMOS일 경우 상기 제 3 트랜지스터(T3)의 게이트를
Figure PCTKR2012004031-appb-I000009
Vpulse쪽으로 연결하고, 도 6처럼 상기 제 1 트랜지스터(T1)가 NMOS일 경우 상기 제 3 트랜지스터(T3)의 게이트를 지문전극(Cfp) 쪽으로 연결한다. 반면에, 도 7에서의 상기 제 3 트랜지스터(T3)는 상기 제 1 트랜지스터(T1)의 게이트를 리셋(reset)해주는 역할을 하며, 용량 결합(capacitive coupling)은 별도의 정전용량, Cs1으로 하게 된다.
박막 트랜지스터는 NMOS와 PMOS를 각각 혹은 혼합하여 화소 내에 사용할 수 있으나, PMOS로 동작원리를 설명하자면 다음과 같다.
본 발명의 정전용량 지문센서는 도 5의
Figure PCTKR2012004031-appb-I000010
Vpulse에 따라 2가지로 지문센서를 구동할 수 있다.
즉,
Figure PCTKR2012004031-appb-I000011
Vpulse를 한 프레임 동안 고전압과 저전압을 반복되는 clock 신호로 인가하면서 지속적인 capacitive coupling을 통해 한프레임 동안 발생한 제 2 트랜지스터의 게이트 전압의 변화를 센싱하는 방법과 scan 신호가 선택되었을 때 한번의 capacitive coupling을 통해 발생한 제 2 트랜지스터의 게이트 전압 변화를 센싱하는 방법이 있다.
첫 번째 언급한 방법처럼 일정한 주기로 고전압과 저전압이 반복되는 클럭(clock) 신호를 인가하면(도 11 참조),
Figure PCTKR2012004031-appb-I000012
Vpulse가 고전압일 때는 도 5의 상기 제 3 트랜지스터(T3)가 턴-온 상태에 있게 되어 전류가 흐르고, 그 결과 상기 제 1 트랜지스터(T1)의 게이트 전압은 고전압으로 셋업 된다.
반면에,
Figure PCTKR2012004031-appb-I000013
Vpulse가 저전압일 때는 상기 제 3 트랜지스터(T3)가 턴-오프 상태에 있게 되고, 플로팅된 상기 제 1 트랜지스터(T1)의 게이트 노드는 용량 결합(capacitive coupling) 현상에 의해 저전압으로 떨어지게 된다. 이때, 용량 결합(capacitive coupling)은 아래의 수학식 2에 의해 결정된다.
{수학식 2}
Figure PCTKR2012004031-appb-I000014
상기 수학식 2에서,
Figure PCTKR2012004031-appb-I000015
Vg-T1는 상기 제 1 트랜지스터(T1)의 정전용량 커플링(capacitive coupling)에 의한 게이트 전압 변화이고, Cpara_T3는 상기 제 3 트랜지스터(T3)의 기생용량이며, Cfp는 지문정전용량이다.
도 10 및 도 11에 도시된 것과 같이, 지문은 리지(ridge)와 밸리(valley)에 따라 높이 차이가 있고, 그에 따라 전극과 형성되는 정전용량에 차이가 발생한다.
도 10 및 도 11에 도시된 것처럼, 정전용량의 차이에 의해 앞서 언급한 수식처럼 용량 결합(capacitive coupling)에 의해 상기 제 1 트랜지스터(T1)의 게이트 전압에 차이가 생기게 되고, 그 전압 차이만큼 상기 제 1 트랜지스터(T1)로 흐르는 전류가 달라 지게 된다.
상기 제 2 트랜지스터(T2)의 게이트 전압은 상기 제 1 트랜지스터(T1)로 흐르는 전류에 의해 방전(discharging)되는데, 한 프레임 동안 연속적으로
Figure PCTKR2012004031-appb-I000016
Vpulse가 인가되면 그동안 방전된 정도에 따라 상기 제 2 트랜지스터(T2)의 게이트 전압이 결정된다.
4. 정전용량 지문센서의 제 4 실시 예
앞서 언급한 두 번째 구동 방법처럼
Figure PCTKR2012004031-appb-I000017
Vpulse를 n번째 scan 신호가 인가 되었을 때 한번 저전압 혹은 고전압으로 변화를 주는 경우도 마찬가지로
Figure PCTKR2012004031-appb-I000018
Vpulse가 고전압일 때는 도 8의 상기 제 3 트랜지스터(T3)가 턴-온 상태에 있게 되어 전류가 흐르고, 그 결과 상기 제 1 트랜지스터(T1)의 게이트 전압은 고전압으로 셋업 된다. 반면에,
Figure PCTKR2012004031-appb-I000019
Vpulse가 저전압일 때는 상기 제 3 트랜지스터(T3)가 턴-오프 상태에 있게 되고, 플로팅된 상기 제 1 트랜지스터(T1)의 게이트 노드는 용량 결합(capacitive coupling) 현상에 의해 저전압으로 떨어지게 된다.
이때,
Figure PCTKR2012004031-appb-I000020
Vpulse는 한프레임에 한번 저전압으로 떨어지게 되고, 그 때 용량 결합 (capacitive coupling)이 일어나므로, n scan 신호가 선택되어 구동회로부에서 리드아웃 할 수 있는 시간에 저전압으로 변환 되어야 하며, n-1 scan 신호가 선택될 때는 제 1 트랜지스터의 게이트를 리셋해주는 것이 바람직하다.
도 10 및 도 12에 도시된 것처럼, 정전용량의 차이에 의해 앞서 언급한 수식처럼 용량 결합(capacitive coupling)에 의해 상기 제 1 트랜지스터(T1)의 게이트 전압에 차이가 생기게 되고, 그 전압 차이만큼 상기 제 1 트랜지스터(T1)로 흐르는 전류가 달라지게 된다.
상기 제 2 트랜지스터(T2)의 게이트 전압은 상기 제 1 트랜지스터(T1)로 흐르는 전류에 의해 방전(discharging)되는데, 방전된 정도에 따라 상기 제 2 트랜지스터(T2)의 게이트 전압이 결정된다. 본 지문센서 구동방법은 앞서 언급한 프레임 동안 게이트 전압의 변화를 누적하는 것과 달리. 한번의 scan 신호 선택시간 동안 센싱을 하므로, 트랜지스터의 오프-전류의 레벨이 높을 경우에 사용하면 오프-전류에 의한 지문센서 동작 오류를 해결할 수 있다.
종래의 박막 트랜지스터를 이용한 정전용량방식 지문센서는 상기 제 2 트랜지스터(T2)의 이득이 1 이하이기 때문에 게이트 전압변화를 크게 주지 못할 경우 상기 제 2 트랜지스터(T2)로 흐르는 전류변화가 작아서 센싱감도가 떨어지는 단점이 있었다. 그러나 본 발명의 지문센서 구조에서는 상기 제 1 트랜지스터(T1)를 통해 1차 전압-전류 변환 및 증폭과정을 거치고, 그 결과 발생하는 상기 제 1 트랜지스터 (T1) 의 전류 차이를 통해 상기 제 2 트랜지스터(T2)의 게이트 전압을 다시 방전시켜줄 수 있어서 상기 제 2 트랜지스터(T2)로 흐르는 전류변화를 크게 할 수 있다. (2차 전압-전류 변환 및 증폭) 그 결과, 지문 정전용량 Cfp가 작아도 감지할 수 있는 장점을 가지고 있다.
또한,
Figure PCTKR2012004031-appb-I000021
Vpulse의 전압레벨을 조절하여 상기 제 2 트랜지스터(T2)의 게이트 전압 영역을 조절 가능하다는 장점도 가지고 있다.
이러한 구조의 정전용량 지문센서를 사용하여, 박막 트랜지스터를 이용한 지문센서를 개발할 경우, 센서 상부의 보호막을 두껍게 하더라도 센싱 감도가 줄어들지 않아서, ESD나 물리적 충격에 강하고 내구성이 좋은 지문센서를 제작할 수 있다.
도 6처럼, 상기 제 3 트랜지스터(T3)의 다이오드(diode) 연결을 반대로 할 경우, 도 9에 도시된 바와 같이,
Figure PCTKR2012004031-appb-I000022
Vpulse가 저전압일 때 상기 제 1 트랜지스터(T1)의 게이트가 리셋(reset) 되고, 고전압일 때 지문의 리지(ridge), 밸리(valley) 구분에 따라서 용량 결합(capacitive coupling)에 의해 상기 제 1 트랜지스터(T1)의 게이트 전압 상승이 달라진다.
상기 제 1 트랜지스터(T1)를 PMOS로 구성할 경우, 도 5와 같이 다이오드(diode) 연결하는 것이 도움이 되고, 상기 제 1 트랜지스터(T1)를 NMOS로 구성할 경우, 도 6과 같이 다이오드 연결하는 것이 도움이 된다.
본 발명의 기술은 도 7과 같이 상기 제 3 트랜지스터(T3)가 상기 제 1 트랜지스터(T1)의 게이트를 리셋(reset)하는 역할을 하고, 커플링 커패시터(coupling capacitor) Cs2를 별도로 사용하여 동작시킬 수 있다.
5. 정전용량 지문센서의 제 5 실시 예
도 14는 본 발명의 바람직한 제 5 실시 예에 의한 정전용량 지문센서의 등가 회로도이다.
본 발명에 의한 제 5 실시 예에 의한 정전용량 지문센서는 도 14에 도시된 바와 같이, 인체의 지문을 감지하는 지문 감지 전극(Cfp)과, 상기 지문 감지 전극(Cfp)의 출력 전압에 따라 자신을 통해 흐르는 전류의 량이 변하는 제 1 트랜지스터(T1)와, 상기 제 1 트랜지스터(T1)를 통해 흐르는 전류 차이에 의해 자신을 통해 흐르는 전류의 량이 변하는 제 2 트랜지스터(T2)와, 상기 제 1 트랜지스터(T1)의 게이트 전극을 리셋해주고, 펄스 신호를 통해 제 1 트랜지스터(T1)의 게이트 전극을 용량 결합(capacitive coupling) 시켜주는 제 3 트랜지스터(T3)와, 상기 제 1 트랜지스터(T1)의 드레인 전극과 전원 전압(VDD) 사이에 연결된 화소 정전 용량(Cs)과, 상기 제 1 트랜지스터(T1)의 드레인 전극과 전원 전압(VDD) 사이에 연결되며 주사신호(scan n+1) 혹은 주사신호 (scan n-1)에 의해 스위칭 되어 상기 제 2 트랜지스터(T2)를 전원 전압으로 리셋시키는 제 4 트랜지스터(T4)와, 주사신호(scan n)에 의해 상기 제 2 트랜지스터(T2)를 통해 흐르는 전류를 구동 회로부(1)로 흐르도록 스위칭하는 제 5 트랜지스터(T5)를 포함하고 있다.
여기서, 상기 제 1 내지 제 5 트랜지스터(T1,T2,T3,T4,T5)는 모두 PMOS로 구성되어 있고, 상기 제 3 트랜지스터(T3)는 드레인 및 게이트 전극이 상기 제 1 트랜지스터(T1)의 게이트에 공통으로 연결된 다이오드 형태로 구성되어 있다.
상기 제 5 실시 예는 상기 제 4 트랜지스터(T4)를 추가하여, 프레임마다 상기 제 2 트랜지스터(T2)의 게이트 전압을 VDD 전압으로 리셋(reset)시켜 준다. 이때, 상기 제 4 트랜지스터(T4)의 게이트에는 해당하는 화소의 다음 순서에 해당하는 주사신호 n+1을 연결하여 한 프레임 동안 인터그레이션(integration)을 하고, n+1 주사 신호를 이용해 리셋(reset)을 하고 다시 인터그레이션(integration)을 하는 방식과 상기 제 4 트랜지스터 (T4)의 게이트에 해당하는 화소의 전 순서에 해당하는 주사신호 n-1을 연결하여 센싱하기 전에 한번 리셋을 하고, 해당하는 n 주사신호 선택시간이 되었을 때 센싱을 하는 방식의 2가지 방식을 모두 쓸 수 있다.
상기 제 5 트랜지스터(T5)는 스위칭 역할을 하는 박막 트랜지스터로, 각 주사신호를 게이트에 연결하여 선택될 때 상기 제 2 트랜지스터(T2)의 전류가 데이터 리드 아웃 라인(data read-out line)을 통해 상기 구동 회로부(1)로 흐르게 해준다.
6. 정전용량 지문센서의 제 6 실시 예
도 12는 본 발명의 바람직한 제 6실시 예에 의한 정전용량 지문센서의 등가 회로도이다.
본 발명에 의한 제 6 실시 예에 의한 정전용량 지문센서는 도 12에 도시된 바와 같이, 인체의 지문을 감지하는 지문 감지 전극(Cfp)과, 상기 지문 감지 전극(Cfp)의 출력 전압에 따라 자신을 통해 흐르는 전류의 량이 변하는 제 1 트랜지스터(T1)와, 상기 제 1 트랜지스터(T1)를 통해 흐르는 전류 차이에 의해 자신을 통해 흐르는 전류의 량이 변하는 제 2 트랜지스터(T2)와, 리셋 신호(Reset)에 의해 상기 제 1 트랜지스터(T1)의 게이트 전극을 리셋해주는 제 3 트랜지스터(T3)와, 상기 제 1 트랜지스터(T1)의 드레인 전극과 전원 전압(VDD) 사이에 연결된 화소 정전 용량(Cs2)과, 상기 제 1 트랜지스터(T1)의 게이트 전극을 용량 결합(capacitive coupling) 시켜주기 위한 커플링(coupling) 정전용량(Cs1)과, 상기 제 1 트랜지스터(T1)의 드레인 전극과 전원 전압(VDD) 사이에 연결되며 주사신호(scan n+1) 혹은 주사신호 (scan n-1)에 의해 스위칭 되어 상기 제 2 트랜지스터(T2)를 전원 전압으로 리셋시키는 제 4 트랜지스터(T4)와, 주사신호(scan n)에 의해 상기 제 2 트랜지스터(T2)를 통해 흐르는 전류를 구동 회로부(1)로 흐르도록 스위칭하는 제 5 트랜지스터(T5)를 포함하고 있다.
여기서, 상기 제 1 내지 제 5 트랜지스터(T1,T2,T3,T4,T5)는 모두 PMOS로 구성되어 있고, 상기 제 3 트랜지스터(T3)는 드레인 전극이 상기 제 1 트랜지스터(T1)의 게이트에 연결되어 있고, 상기 제 3 트랜지스터(T3)의 동작을 제어하는 리셋 신호(Reset)가 게이트로 인가되도록 구성되어 있다.
상기 제 5 실시 예는 도 12와 같은 구조에서 상기 제 1 트랜지스터(T1)를 리셋(reset)용 트랜지스터로 사용하고, 커플링 커패시터(coupling capacitor) Cs1을 별도로 사용하는 구조를 적용한 것이다.
7. 정전용량 지문센서의 제 7 실시 예
도 13은 본 발명의 바람직한 제 7 실시 예에 의한 정전용량 지문센서의 등가 회로도이다.
본 발명에 의한 제 7 실시 예에 의한 정전용량 지문센서는 도 16에 도시된 바와 같이, 인체의 지문을 감지하는 지문 감지 전극(Cfp)과, 상기 지문 감지 전극(Cfp)의 출력 전압에 따라 자신을 통해 흐르는 전류의 량이 변하는 제 1 트랜지스터(T1)와, 상기 제 1 트랜지스터(T1)를 통해 흐르는 전류 차이에 의해 자신을 통해 흐르는 전류의 량이 변하는 제 2 트랜지스터(T2)와, 상기 제 1 트랜지스터(T1)의 게이트 전극을 리셋해주고, 펄스 신호를 통해 제 1 트랜지스터(T1)의 게이트 전극을 용량 결합(capacitive coupling) 시켜주는 제 3 트랜지스터(T3)와, 상기 제 1 트랜지스터(T1)의 드레인 전극과 전원 전압(VDD) 사이에 연결된 화소 정전 용량(Cs)과, 주사신호(scan n)에 의해 상기 제 2 트랜지스터(T2)를 통해 흐르는 전류를 구동 회로부(1)로 흐르도록 스위칭하는 제 5 트랜지스터(T5)와, 상기 제 2 트랜지스터(T2)의 게이트 전극과 드레인 전극 사이에 연결되며 주사신호(scan n+1)혹은 주사신호 (scan n-1)에 의해 스위칭 되어 상기 제 2 트랜지스터(T2)의 게이트 전압을 리셋해주고, 동시에 문턱전압 차를 보상해주는 제 6 트랜지스터(T6)를 포함하고 있다.
여기서, 상기 제 1 내지 제 3 트랜지스터(T1,T2,T3)와 상기 제 5 및 제 6 트랜지스터(T5,T6)는 모두 PMOS로 구성되어 있고, 상기 제 3 트랜지스터(T3)는 드레인 전극 및 게이트 전극이 상기 제 1 트랜지스터(T1)의 게이트에 공통으로 연결된 다이오드 형태로 구성되어 있다.
상기 제 6 실시 예는 상기 제 6 트랜지스터(T6)의 소스를 VDD 전원이 아닌 상기 제 2 트랜지스터(T2)의 드레인으로 연결한 구조이다. 이 경우 상기 제 2 트랜지스터(T2)의 문턱전압(Vth) 차이를 보상해준다. 센서 어레이 내의 각 화소에 있는 상기 제 2 트랜지스터(T2)의 문턱 전압은 서로 다를 수 있는데, 도 13의 실시 예에 나타난 구조를 사용하면, 상기 제 2 트랜지스터(T2)의 게이트 리셋(reset) 전압이 VDD가 되는 것이 아니라, 상기 제 2 트랜지스터(T2)의 문턱전압(Vth)이 된다.
따라서, 상기 제 2 트랜지스터(T2)의 게이트 전압은 인터그레이션(integration) 후에는 Vth_T2-Vdischarging가 되고, 이 게이트 전압에 따른 전류가 상기 제 2 트랜지스터(T2)를 통해 흐르게 되므로, 문턱전압(Vth)이 큰 소스 팔로워(source follower: T2)를 포함한 화소는 자동적으로 문턱전압(Vth) 만큼 게이트 전압이 더 걸리게 되고, 문턱전압(Vth)이 작은 소스 팔로워(source follower: T2)를 포함한 화소는 문턱전압(Vth) 만큼 게이트 전압이 덜 걸리게 되어 문턱전압(Vth)이 보상된 만큼의 전류가 흐르게 된다. 그러므로, 센서 어레이의 문턱전압(Vth) 불균일성을 보상해 줄 수 있다.
8. 정전용량 지문센서의 제 8 실시 예
도 14는 본 발명의 바람직한 제 8 실시 예에 의한 정전용량 지문센서의 등가 회로도이다.
본 발명에 의한 제 8 실시 예에 의한 정전용량 지문센서는 도 17에 도시된 바와 같이, 인체의 지문을 감지하는 지문 감지 전극(Cfp)과, 상기 지문 감지 전극(Cfp)의 출력 전압에 따라 자신을 통해 흐르는 전류의 량이 변하는 제 1 트랜지스터(T1)와, 상기 제 1 트랜지스터(T1)를 통해 흐르는 전류 차이에 의해 자신을 통해 흐르는 전류의 량이 변하는 제 2 트랜지스터(T2)와, 리셋 신호(Reset)에 의해 상기 제 1 트랜지스터(T1)의 게이트을 리셋해주는 제 3 트랜지스터(T3)와, 상기 제 1 트랜지스터(T1)의 드레인 전극과 전원 전압(VDD) 사이에 연결된 화소 정전 용량(Cs2)과, 상기 제 1 트랜지스터(T1)의 게이트 전극을 용량 결합(capacitive coupling) 시켜주기 위한 커플링(coupling) 정전용량(Cs1)과, 주사신호(scan n)에 의해 상기 제 2 트랜지스터(T2)를 통해 흐르는 전류를 구동 회로부(1)로 흐르도록 스위칭하는 제 5 트랜지스터(T5)와, 상기 제 2 트랜지스터(T2)의 게이트 전극과 드레인 전극 사이에 연결되며 주사신호(scan n+1) 혹은 주사신호 (scan n-1)에 의해 스위칭 되어 상기 제 2 트랜지스터(T2)의 게이트 전압을 리셋해주고, 동시에 문턱전압 차를 보상해주는 제 6 트랜지스터(T6)를 포함하고 있다.
여기서, 상기 제 1 내지 제 3 트랜지스터(T1,T2,T3)와 상기 제 5 및 제 6 트랜지스터(T5,T6)는 모두 PMOS로 구성되어 있고, 상기 제 3 트랜지스터(T3)는 드레인 전극이 상기 제 1 트랜지스터(T1)의 게이트에 연결되어 있고, 게이트 전극으로 인가되는 리셋 신호(Reset)에 의해 스위칭 되도록 구성되어 있다.
상기 제 8 실시 예는 도 13과 같은 구조에서 상기 제 3 트랜지스터(T3)를 리셋(reset)용 트랜지스터로 사용하고, 커플링 커패시터(coupling capacitor) Cs1을 별도로 사용하는 구조를 적용한 것이다.
이와 같이 구성된 본 발명에 의한 정전용량 지문센서는 화소내에서 다중증폭 할 수 있는 구조로 구성 되어 센싱감도를 향상시킴으로써, 본 발명의 기술적 과제를 해결할 수가 있다.
이상에서 설명한 본 발명의 바람직한 실시 예들은 기술적 과제를 해결하기 위해 개시된 것으로, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자(당업자)라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (17)

  1. 인체의 지문을 감지하는 지문 감지 전극(Cfp)과;
    상기 지문 감지 전극의 출력 전압에 따라 자신을 통해 흐르는 전류의 량이 변하는 제 1 트랜지스터(T1)와;
    상기 제 1 트랜지스터(T1)를 통해 흐르는 전류 차이에 의해 자신을 통해 흐르는 전류의 량이 변하는 제 2 트랜지스터(T2); 및
    상기 제 1 트랜지스터(T1)의 게이트 전극을 리셋해주고 펄스 신호를 통해 상기 제 1 트랜지스터(T1)의 게이트 전극을 용량 결합(capacitive coupling) 시켜주는 제 3 트랜지스터(T3);
    를 포함하는 정전용량 지문센서.
  2. 제 1 항에 있어서, 정전용량 지문센서는:
    상기 제 1 트랜지스터(T1)의 드레인 전극과 전원 전압 혹은, 사이에 화소 정전 용량(Cs)이 연결된 정전용량 지문센서.
  3. 제 2 항에 있어서, 정전용량 지문센서는:
    상기 제 1 트랜지스터(T1)의 드레인 전극과 전원 전압 사이에 연결되며 주사신호(scan n+1) 또는 주사신호 (scan n-1)에 의해 스위칭 되어 상기 제 2 트랜지스터(T2)를 전원 전압으로 리셋시키는 제 4 트랜지스터(T4)를 포함하는 정전용량 지문센서.
  4. 제 1 항에 있어서,
    상기 제 3 트랜지스터(T3)는 다이오드 형태로 구성된 정전용량 지문센서.
  5. 제 4 항에 있어서,
    상기 제 3 트랜지스터(T3)는 상기 제 1 트랜지스터(T1)가 PMOS일 경우 드레인 및 게이트 전극이 상기 제 1 트랜지스터(T1)의 게이트에 공통으로 연결된 정전용량 지문센서.
  6. 제 4 항에 있어서,
    상기 제 3 트랜지스터(T3)는 상기 제 1 트랜지스터(T1)가 NMOS일 경우 게이트 및 소스 전극을 통해 상기 펄스 신호를 공통으로 입력하는 정전용량 지문센서.
  7. 제 1 항에 있어서,
    상기 제 3 트랜지스터(T3)는 상기 펄스 신호를 상기 제 1 트랜지스터(T1)의 게이트로 스위칭하는 정전용량 지문센서.
  8. 제 1 항에 있어서,
    상기 제 2 트랜지스터(T2)는 전원 전압과 구동 회로부(1) 사이에 연결된 정전용량 지문센서.
  9. 제 1 항에 있어서, 상기 펄스 신호는:
    고전압과 저전압이 반복되는 클럭(clock) 신호로 구성되며,
    한 프레임 동안 상기 클럭 신호가 연속적으로 인가되는 정전용량 지문센서.
  10. 제 1 항에 있어서, 상기 펄스 신호는:
    한 프레임동안 고전압을 유지하다가 해당화소에 주사신호(scan n) 이 인가될 때 한번 저전압으로 전환되거나,
    한 프레임 동안 저전압을 유지하다가 해당화소에 주사신호(scan n) 이 인가될 때 한번 고전압으로 전환되는 것을 특징으로 하는 정전용량 지문센서.
  11. 제 1 항에 있어서,
    상기 제 1 트랜지스터(T1)는 상기 펄스 신호의 고전압에서 리셋(reset) 되고 저전압에서 커플링 되거나,
    또는 상기 펄스 신호의 저전압에서 커플링되고 고전압에서 리셋(reset) 되는 것을 특징으로 하는 정전용량 지문센서.
  12. 제 1 항에 있어서, 상기 지문 감지 전극(Cfp)은:
    지문정전용량(Cfp) 전극(2)과 보호막(3)으로 구성되며,
    상기 보호막(3)에 감지되는 지문의 리지(ridge)와 밸리(valley)의 높이 차이에 따라 상기 지문정전용량(Cfp) 전극(2)과 형성되는 정전용량의 차이를 감지하는 정전용량 지문센서.
  13. 제 1 항에 있어서, 상기 정전용량 지문센서는:
    상기 펄스 신호의 전압레벨을 조절하여 상기 제 2 트랜지스터(T2)를 통해 흐르는 전류의 량을 조절하는 정전용량 지문센서.
  14. 제 1 항에 있어서,
    상기 정전용량 지문센서는 주사신호(scan n)에 의해 상기 제 2 트랜지스터(T2)를 통해 흐르는 전류를 구동 회로부(1)로 흐르도록 스위칭하는 제 5 트랜지스터(T5)를 더 포함하는 정전용량 지문센서.
  15. 제 13 항에 있어서, 상기 정전용량 지문센서는:
    상기 제 2 트랜지스터(T2)의 게이트 전극과 전원전압 사이에 연결되며 주사신호(scan n+1) 혹은 주사신호 (scan n-1)에 의해 스위칭 되어 상기 제 2 트랜지스터(T2)의 게이트 전압을 리셋해주는 제 6 트랜지스터(T6)를 더 포함하는 정전용량 지문센서.
  16. 제 13 항에 있어서, 상기 정전용량 지문센서는:
    상기 제 2 트랜지스터(T2)의 게이트 전극과 드레인 전극 사이에 연결되며 주사신호(scan n+1)혹은 주사신호 (scan n-1)에 의해 스위칭 되어 상기 제 2 트랜지스터(T2)의 게이트 전압을 리셋해줌과 동시에 문턱전압 차를 보상해주는 제 6 트랜지스터(T6)를 더 포함하는 정전용량 지문센서.
  17. 제 1 항에 있어서,
    적용되는 트랜지스터가 PMOS 또는 NMOS로 구성된 정전용량 지문센서.
PCT/KR2012/004031 2012-05-22 2012-05-22 정전용량 지문센서 WO2013176302A1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201280074852.4A CN104662430B (zh) 2012-05-22 2012-05-22 电容指纹传感器
PCT/KR2012/004031 WO2013176302A1 (ko) 2012-05-22 2012-05-22 정전용량 지문센서
EP12877320.7A EP2853906A4 (en) 2012-05-22 2012-05-22 CAPACITIVE DIGITAL FOOTPRINT SENSOR
US13/556,551 US8766651B2 (en) 2012-05-22 2012-07-24 Capacitive fingerprint sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2012/004031 WO2013176302A1 (ko) 2012-05-22 2012-05-22 정전용량 지문센서

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/556,551 Continuation US8766651B2 (en) 2012-05-22 2012-07-24 Capacitive fingerprint sensor

Publications (1)

Publication Number Publication Date
WO2013176302A1 true WO2013176302A1 (ko) 2013-11-28

Family

ID=49621137

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2012/004031 WO2013176302A1 (ko) 2012-05-22 2012-05-22 정전용량 지문센서

Country Status (4)

Country Link
US (1) US8766651B2 (ko)
EP (1) EP2853906A4 (ko)
CN (1) CN104662430B (ko)
WO (1) WO2013176302A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107251047A (zh) * 2015-11-30 2017-10-13 指纹卡有限公司 电容式指纹感测装置中的用于噪声抑制的模拟采样系统及方法

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140076023A (ko) * 2012-12-12 2014-06-20 삼성디스플레이 주식회사 리드아웃 유닛 및 이를 포함하는 유기 발광 표시 장치
US20140266262A1 (en) * 2013-03-14 2014-09-18 Perkinelmer Holdings, Inc. High resolution fingerprint imaging device
CN104091107B (zh) * 2014-07-21 2018-01-16 友达光电股份有限公司 身份辨识装置及身份辨识装置的操作方法
US9818018B2 (en) 2014-07-22 2017-11-14 Nanotek Instruments, Inc. Flexible fingerprint sensor materials and processes
TWI552016B (zh) * 2014-12-05 2016-10-01 速博思股份有限公司 具專用獨立電源指紋辨識電路之電子裝置
US9600705B2 (en) * 2015-02-11 2017-03-21 Fingerprint Cards Ab Capacitive fingerprint sensing device with current readout from sensing elements
KR101596377B1 (ko) * 2015-04-08 2016-02-22 실리콘 디스플레이 (주) 정전용량 지문센서
CN107924259B (zh) * 2015-06-30 2021-09-24 辛纳普蒂克斯公司 用于显示集成的具有1-tft像素架构的有源矩阵电容性指纹传感器
US10325131B2 (en) * 2015-06-30 2019-06-18 Synaptics Incorporated Active matrix capacitive fingerprint sensor for display integration based on charge sensing by a 2-TFT pixel architecture
US9958993B2 (en) 2015-06-30 2018-05-01 Synaptics Incorporated Active matrix capacitive fingerprint sensor with 1-TFT pixel architecture for display integration
US9946375B2 (en) 2015-06-30 2018-04-17 Synaptics Incorporated Active matrix capacitive fingerprint sensor with 2-TFT pixel architecture for display integration
US9880688B2 (en) 2015-08-05 2018-01-30 Synaptics Incorporated Active matrix capacitive sensor for common-mode cancellation
CN105138181A (zh) * 2015-09-23 2015-12-09 深圳信炜科技有限公司 电容式传感器、电容式传感装置和电子设备
US9589171B1 (en) * 2015-10-02 2017-03-07 Fingerprint Cards Ab Method and device for detecting if a finger is present and sensing a fingerprint pattern
CN106852695A (zh) * 2015-12-08 2017-06-16 康达生命科学有限公司 电容式指纹传感器
CN105355171B (zh) * 2015-12-15 2019-01-11 惠州Tcl移动通信有限公司 驱动扫描电路、显示屏及移动终端
US10068123B2 (en) * 2015-12-18 2018-09-04 Electronics And Telecommunications Research Institute Fingerprint sensor and electronic device having the same
CN105868726B (zh) * 2016-04-08 2019-05-14 深圳芯启航科技有限公司 一种指纹感应方法、电路及指纹感应装置
KR101702084B1 (ko) * 2016-06-07 2017-02-02 실리콘 디스플레이 (주) 지문 인식 센서
KR102542983B1 (ko) 2016-06-27 2023-06-15 삼성디스플레이 주식회사 터치 센서 및 이를 포함하는 표시 장치
CN106156741B (zh) 2016-07-04 2019-07-19 信利（惠州）智能显示有限公司 指纹识别单元电路及其控制方法以及指纹识别装置
CN107918749A (zh) * 2016-10-08 2018-04-17 深圳指瑞威科技有限公司 基于bcd工艺的高穿透能力的指纹传感器
CN106796658A (zh) * 2016-11-21 2017-05-31 深圳市汇顶科技股份有限公司 指纹传感器及电子终端
US10216972B2 (en) 2017-01-13 2019-02-26 Synaptics Incorporated Pixel architecture and driving scheme for biometric sensing
US10430633B2 (en) 2017-01-13 2019-10-01 Synaptics Incorporated Pixel architecture and driving scheme for biometric sensing
KR20180091998A (ko) * 2017-02-07 2018-08-17 삼성디스플레이 주식회사 센서 화소 및 이를 포함하는 지문 센서
KR20180097203A (ko) * 2017-02-22 2018-08-31 삼성디스플레이 주식회사 지문 센서 및 이의 제조 방법
KR102367813B1 (ko) 2017-03-21 2022-03-02 삼성디스플레이 주식회사 지문 센서 및 이의 제조 방법
KR102426008B1 (ko) 2017-05-15 2022-07-29 삼성디스플레이 주식회사 입력감지회로 및 이를 포함하는 표시모듈
KR102502761B1 (ko) * 2017-07-05 2023-02-22 삼성디스플레이 주식회사 센서 픽셀, 지문 센서 및 그 구동 방법
KR102503174B1 (ko) * 2017-07-27 2023-02-27 삼성디스플레이 주식회사 지문센서, 이를 포함하는 표시장치 및 상기 지문센서의 구동방법
CN107451573A (zh) * 2017-08-07 2017-12-08 吴露 复合式指纹识别模组、复合式指纹识别器件及电子设备
CN108376250B (zh) * 2018-02-26 2020-06-02 京东方科技集团股份有限公司 一种指纹识别器件及其制备方法、触控面板
CN108414959B (zh) * 2018-04-04 2024-02-23 京东方科技集团股份有限公司 压电传感器检测电路、阵列压电传感器电路及控制方法
KR101944059B1 (ko) * 2018-04-19 2019-01-30 실리콘 디스플레이 (주) 광학 모드 및 정전 용량 모드에 따라 동작하는 센서 화소 및 이를 포함하는 이미지 센서
US10650214B2 (en) * 2018-04-24 2020-05-12 Image Match Design Inc. Fingerprint sensor and method of fingerprint detection
US10679034B2 (en) * 2018-06-08 2020-06-09 Synaptics Incorporated Short latency fingerprint sensing
CN110716115B (zh) 2018-06-27 2021-01-22 京东方科技集团股份有限公司 超声波信号检测电路、超声波信号检测方法、显示面板
CN110097043B (zh) * 2019-05-05 2022-04-15 京东方科技集团股份有限公司 传感器像素、超声传感器、oled显示面板和oled显示装置
CN111275013B (zh) * 2020-02-28 2023-08-25 维沃移动通信有限公司 一种指纹像素电路及电子设备
CN111738121B (zh) * 2020-06-15 2024-03-29 武汉华星光电技术有限公司 指纹读取电路及其显示面板
TW202213175A (zh) * 2020-09-29 2022-04-01 神盾股份有限公司 用於感測手指生物特徵的光學感測裝置及使用其的電子裝置
CN112560640B (zh) * 2020-12-08 2024-07-26 京东方科技集团股份有限公司 指纹采集电路、驱动方法、指纹传感器及指纹采集设备
CN113809108B (zh) 2021-09-16 2024-03-12 上海天马微电子有限公司 光电传感器及其驱动方法、显示模组和显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010012248A (ko) * 1998-03-05 2001-02-15 요트.게.아. 롤페즈 용량성 매트릭스를 갖는 지문감지장치 및 그와 같은장치를 내장한 시스템
JP2001311752A (ja) * 1999-10-26 2001-11-09 Citizen Watch Co Ltd 静電容量検出装置
JP2002287887A (ja) * 2001-03-23 2002-10-04 Citizen Watch Co Ltd 静電容量検出装置
JP2003004697A (ja) * 2000-12-22 2003-01-08 Seiko Epson Corp センサ・セル
JP2004093266A (ja) * 2002-08-30 2004-03-25 Toko Inc 静電容量型指紋センサ
JP2006220492A (ja) * 2005-02-09 2006-08-24 Seiko Epson Corp 静電容量検出装置及び電子機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4432625B2 (ja) * 2003-09-05 2010-03-17 セイコーエプソン株式会社 静電容量検出装置
KR100552451B1 (ko) * 2005-07-27 2006-02-21 실리콘 디스플레이 (주) 문턱전압이 보상되는 요철 검출장치 및 그 방법
CN101526989B (zh) * 2008-03-06 2011-02-09 奇景光电股份有限公司 电容式指纹感应器及其面板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010012248A (ko) * 1998-03-05 2001-02-15 요트.게.아. 롤페즈 용량성 매트릭스를 갖는 지문감지장치 및 그와 같은장치를 내장한 시스템
JP2001311752A (ja) * 1999-10-26 2001-11-09 Citizen Watch Co Ltd 静電容量検出装置
JP2003004697A (ja) * 2000-12-22 2003-01-08 Seiko Epson Corp センサ・セル
JP2002287887A (ja) * 2001-03-23 2002-10-04 Citizen Watch Co Ltd 静電容量検出装置
JP2004093266A (ja) * 2002-08-30 2004-03-25 Toko Inc 静電容量型指紋センサ
JP2006220492A (ja) * 2005-02-09 2006-08-24 Seiko Epson Corp 静電容量検出装置及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107251047A (zh) * 2015-11-30 2017-10-13 指纹卡有限公司 电容式指纹感测装置中的用于噪声抑制的模拟采样系统及方法

Also Published As

Publication number Publication date
US20130314148A1 (en) 2013-11-28
US8766651B2 (en) 2014-07-01
CN104662430A (zh) 2015-05-27
EP2853906A1 (en) 2015-04-01
CN104662430B (zh) 2017-05-03
EP2853906A4 (en) 2016-10-12

Similar Documents

Publication Publication Date Title
WO2013176302A1 (ko) 정전용량 지문센서
WO2015008902A1 (en) Fingerprint recognition sensor capable of sensing fingerprint using optical and capacitive method
CN105261624B (zh) 光电转换装置和成像系统
KR101210473B1 (ko) 정전용량 지문센서
US6469740B1 (en) Physical quantity distribution sensor and method for driving the same
US7215368B2 (en) Photoelectric conversion device with photoelectric conversion units stacked in a depth direction and corresponding read transistor structure
US6674471B1 (en) Solid-state imaging device and method for driving the same
EP2023613A1 (en) Semiconductor imaging element
US8013660B2 (en) System and method for charge integration
JP2016021445A (ja) 光電変換装置、および、撮像システム
WO2016076562A1 (en) Charge transfer circuit for capacitive sensing and apparatus for detecting fingerprint having thereof
KR100732299B1 (ko) 고체 촬상 장치 및 샘플링 회로
US10991735B2 (en) Optical detection pixel unit, optical detection circuit, optical detection method and display device
WO2016163775A1 (ko) 정전용량 지문센서
US8970463B2 (en) Signal transmission apparatus and imaging display system
JP2017098809A (ja) 光電変換装置、および、撮像システム
KR100691023B1 (ko) 능동 화소 센서 어레이
JP2001245219A (ja) 信号転送装置及びそれを用いた固体撮像装置
WO2014192989A1 (ko) 고감도 cmos 영상 센서 장치
US20100238335A1 (en) Clamp circuit and solid-state image sensing device having the same
WO2022164078A1 (ko) 기판 효과를 제거한 OLEDoS 화소 보상 회로 및 그 제어 방법
CN108877677B (zh) 像素电路、显示面板、显示装置和驱动像素电路的方法
US11114498B2 (en) Image sensor and imaging apparatus
US20180213165A1 (en) Solid-state imaging apparatus and electronic device
WO2019088784A1 (ko) 디스플레이 영역에서의 생체 이미지 판독 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12877320

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2012877320

Country of ref document: EP