KR101205705B1

KR101205705B1 - 전자파간섭의 저감을 위한 액정표시장치의 소스 드라이버

Info

Publication number: KR101205705B1
Application number: KR20100087538A
Authority: KR
Inventors: 김수우; 김지훈; 고영근; 김언영; 나준호
Original assignee: 주식회사 실리콘웍스
Priority date: 2010-09-07
Filing date: 2010-09-07
Publication date: 2012-11-28
Also published as: KR20120025657A; TW201211999A; WO2012033332A3; WO2012033332A2

Abstract

본 발명은 액정표시장치의 소스 드라이버의 래치에서 각 채널의 데이터를 래치하여 출력할 때 입력구동신호를 이용하여 소정의 시간차를 두고 순차적으로 분산 출력하거나 비트별로 분산출력하여 전자파간섭이 저감되도록 한 것이다. 이를 위해 본 발명은 제1래치부가 각 채널의 영상 데이터 래치동작을 완료한 후, 제2래치부가 지연 출력되는 입력구동신호들을 이용하여 그 제1래치부에 래치된 각 채널의 데이터를 시차를 두고 순차적으로 래치하거나, 비트별로 순차적으로 래치하는 제2래치부를 구비한다. 또한, 소스 드라이버의 출력버퍼에서 데이터신호를 출력할 때 시차를 두고 순차적으로 지연시켜 출력함으로써 전자파 간섭을 줄일 수 있다.

Description

전자파간섭의 저감을 위한 액정표시장치의 소스 드라이버{SOURCE DRIVER FOR REDUCING EMI OF A LIQUID CRYSTAL DISPLAY}

본 발명은 액정표시장치에서 전자파간섭을 저감하는 기술에 관한 것으로, 특히 소스 드라이버에서 액정패널을 구동하기 위한 데이터신호를 출력할 때 분산 출력하여 전자파간섭이 저감되도록 한 전자파간섭의 저감을 위한 액정표시장치의 소스 드라이버에 관한 것이다.

일반적으로, 액정표시장치는 복수개의 게이트 라인과 데이터 라인이 서로 수직한 방향으로 배열되어 매트릭스 형태의 픽셀영역을 갖는 액정표시패널과, 액정표시패널에 구동 신호와 데이터 신호를 공급하는 구동회로부와, 액정표시패널에 광원을 제공하는 백라이트를 구비한다.

그리고, 상기 구동회로부는 액정표시패널의 각 데이터 라인에 데이터 신호를 공급하는 소스 드라이버와, 액정표시패널의 각 게이트 라인에 게이트 구동 펄스를 인가하는 게이트 드라이버와, 액정표시패널의 구동 시스템으로부터 입력되는 디스플레이 데이터와 수직 및 수평동기신호 그리고 클럭신호 등 제어신호를 입력받아 소스 드라이버와 게이트 드라이버가 화면을 재생하기에 적합한 타이밍으로 출력하는 타이밍 콘트롤러 등을 구비한다.

도 1은 종래 기술에 의한 소스 드라이버의 블록도로서 이에 도시한 바와 같이, 시프트 레지스터부(110), 래치부(120), D/A변환기(130), 출력버퍼(140)를 구비한다.

시프트 레지스터부(110)는 클럭신호(CLK)를 이용하여 샘플링시작신호(SS)를 순차적으로 시프트시킨다.

래치부(120)는 상기 시프트 레지스터부(110)에서 출력되는 샘플링시작신호를 이용하여, 타이밍 콘트롤러(도면에 미표시)로부터 공급되는 각 채널의 RGB 영상 데이터(이하, '데이터'라 칭함)(DATA)를 순차적으로 래치한다.

디지털(D)/아날로그(A) 변환기(130)는 상기 래치부(120)에 래치된 상기 디지털의 데이터를 아날로그의 데이터신호로 변환한다. 상기 아날로그의 데이터신호는 극성 신호(POL)에 따라 공통 전압(Vcom)에 대하여 양의 값을 가지거나 음의 값을 가진다.

출력버퍼(140)는 상기 D/A변환기(130)에서 변환된 아날로그의 데이터신호를 완충증폭하여 액정패널의 데이터라인(D1~Dn)으로 출력한다.

그런데, 상기 래치부(120)는 각 채널의 데이터를 순차적으로 래치한 후 동시에 출력한다. 이에 따라, 상기 출력버퍼(140)로부터 각 데이터라인(DL1~DLn)에 동시에 모든 채널의 데이터전압이 동시에 로딩된다.

이와 같이, 종래 액정표시장치의 소스 드라이버에서는 데이터를 출력할 때 모든 채널의 데이터를 동시에 출력하여 파워가 집중되고, 이로 인하여 전자파간섭(EMI: ElectroMagnetic Interference)이 심하게 나타나는 문제점이 있었다.

따라서, 본 발명의 목적은 소스 드라이버의 래치에서 각 채널의 데이터를 래치하여 출력할 때, 소정의 시간차를 두고 순차적으로 분산 출력하는데 있다.

본 발명의 다른 목적은 각 채널의 데이터를 소정의 시간차를 두고 분산 출력하기 위한 지연소자로 RC 지연기나, HV 인버터를 사용하는데 있다.

본 발명의 또 다른 목적은 소스 드라이버의 출력버퍼에서 데이터신호를 출력할 때 시차를 두고 순차적으로 지연시켜 출력하는 방식으로 분산 출력하는데 있다.

본 발명의 목적들은 앞에서 언급한 목적으로 제한되지 않는다. 본 발명의 다른 목적 및 장점들은 아래 설명에 의해 더욱 분명하게 이해될 것이다.

상기와 같은 목적을 달성하기 위한 본 발명은,

액정패널을 구동하기 위한 각 채널의 데이터를 순차적으로 래치하는 제1래치부;

입력구동신호를 출력하는 입력구동신호 출력부;

상기 입력구동신호를 순차적으로 지연시키기 위해 직렬접속된 다수의 지연기;

상기 다수의 지연기를 통해 순차적으로 지연출력되는 입력구동신호들을 이용하여, 상기 제1래치부에 래치된 각 채널의 데이터를 시차를 두고 순차적으로 래치하는 제2래치부;

상기 제2래치부에서 출력되는 각 채널의 데이터를 아날로그 신호로 변환하여 출력버퍼에 출력하는 D/A변환기;를 구비한다.

상기와 같은 목적을 달성하기 위한 다른 본 발명은,

상기 제1래치부에 래치된 데이터를 비트별로 래치할 수 있도록 입력구동신호를 출력하는 입력구동신호 출력부;

상기 입력구동신호 출력부에서 출력되는 입력구동신호들을 이용하여, 상기 제1래치부에 래치된 각 채널의 데이터를 시차를 두고 비트별로 순차적으로 래치하는 제2래치부;

상기와 같은 목적을 달성하기 위한 다른 본 발명은,

입력구동신호를 출력하는 입력구동신호 출력부;

상기 입력구동신호를 각기 입력받아 순차적으로 조금씩 더 지연시키는 다수의 지연기;

상기 다수의 지연기를 통해 지연 출력되는 입력구동신호들을 이용하여, 상기 제1래치부에 래치된 각 채널의 데이터를 상기 조금씩 더 지연된 지연량 만큼의 시차를 두고 순차적으로 래치하는 제2래치부;

상기와 같은 목적을 달성하기 위한 다른 본 발명은,

액정패널의 각 데이터 채널에 데이터신호를 출력할 때 원하는 타이밍으로 출력하기 위한 스위칭제어신호를 출력하는 데이터 출력 제어부;

상기 데이터 출력 제어부에서 출력되는 스위칭 제어신호를 기 설정된 시간만큼 순차적으로 지연시켜 출력하는 제1지연부 및 제2지연부;

상기 제1지연부에서 순차적으로 지연출력되는 스위칭 제어신호에 의하여, 증폭기에서 출력되는 아날로그의 데이터신호를 선택하여 해당 채널에 출력하는 멀티플렉서를 다수개 구비한 제1출력버퍼부 및,

상기 제2지연부에서 순차적으로 지연출력되는 스위칭 제어신호에 의하여, 증폭기에서 출력되는 아날로그의 데이터신호를 선택하여 해당 채널에 출력하는 멀티플렉서를 다수개 구비한 제2출력버퍼부를 구비한다.

본 발명은 액정표시장치의 소스 드라이버의 래치에서 각 채널의 데이터를 래치하여 출력할 때 입력구동신호를 이용하여 소정의 시간차를 두고 순차적으로 분산 출력하거나, 비트별로 분산출력 함으로써, 전자파간섭을 보다 확실하게 저감할 수 있는 효과가 있다.

또한, 출력버퍼에서 출력되는 데이터신호를 미리 설정된 시차를 두고 순차적으로 지연시켜 출력하는 방식으로 분산 출력함으로써, 그만큼 고전압의 파워가 분산되어 전자파간섭이 줄어드는 효과가 있다.

도 1은 종래 기술에 의한 액정표시장치의 소스 드라이버의 블록도.
도 2는 본 발명에 의한 전자파간섭의 저감을 위한 액정표시장치의 소스 드라이버의 블록도.
도 3의 (a)는 소스 아웃 인에이블신호의 파형도.
도 3의 (b)-(e)는 제2래치부에 지연된 형태로 공급되는 입력구동신호의 파형도.
도 4 내지 도 6은 본 발명에 의한 전자파간섭의 저감을 위한 소스 드라이버의 부분 상세 블록도.
도 7은 본 발명에 적용된 RC 지연기의 구현예를 나타낸 회로도.
도 8은 본 발명에 의한 전자파간섭의 저감을 위한 액정표시장치의 소스 드라이버의 다른 실시예를 나타낸 블록도.
도 9는 본 발명에 의한 전자파간섭의 저감을 위한 액정표시장치의 소스 드라이버의 또 다른 실시예를 나타낸 블록도.
도 10의 (a)는 소스 아웃 인에이블신호의 파형도.
도 10의 (b)-(e)는 t만큼 순차적으로 지연출력되는 것을 나타낸 데이터신호의 파형도.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.

도 2는 본 발명에 의한 전자파간섭의 저감을 위한 액정표시장치의 소스 드라이버의 블록도로서 이에 도시한 바와 같이, 시프트 레지스터부(210), 제1래치부(220A), 제2래치부(220B), 입력구동신호 출력부(230), D/A변환기(240) 및 출력버퍼(250)를 구비한다.

시프트 레지스터부(210)는 클럭신호(CLK)를 이용하여 샘플링시작신호(SS)를 순차적으로 시프트시킨다.

제1래치부(220A)는 상기 시프트 레지스터부(210)에서 출력되는 샘플링시작신호를 이용하여, 타이밍 콘트롤러(도면에 미표시)로부터 공급되는 각 채널의 데이터(DATA)를 순차적으로 래치한다.

제2래치부(220B)는 상기 제1래치부(220A)에 래치된 각 채널의 데이터를 래치할 때, 동시에 래치하는 것이 아니라 입력구동신호 출력부(230)에서 출력되는 입력구동신호(DRV)를 이용하여 소정의 시차를 두고 래치한다.

도 3은 상기 입력구동신호 출력부(230)로부터 제2래치부(220B)에 공급되는 입력구동신호(DRV)를 나타낸 파형도이다. 즉, 소스 아웃 인에이블신호(SOE)가 도 3의 (a)와 같이 "하이"로 활성화된 상태에서 입력구동신호 출력부(230)는 입력구동신호(DRV)를 도 3의 (b)-(e)와 같이 소정의 시차를 두고 순차적으로 공급하고, 제2래치부(220B)는 이렇게 공급되는 입력구동신호(DRV)에 대응하여 데이터를 래치하여 D/A변환기(240)에 출력한다.

D/A 변환기(240)는 상기 제2래치부(220B)에 상기와 같이 래치된 디지털의 데이터를 아날로그의 데이터신호로 변환한다. 상기 아날로그의 데이터신호는 극성 신호(POL)에 따라 공통 전압(Vcom)에 대하여 양의 값을 가지거나 음의 값을 가진다.

출력버퍼(250)는 상기 D/A변환기(240)에서 변환된 아날로그의 데이터신호를 완충증폭하여 액정패널의 데이터라인(D1~Dn)에 출력한다.

이하, 본 발명의 기술적 구성요지인 데이터신호를 분산 출력하는 것에 대한 각각의 실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

먼저, 직렬 접속 형태로 연결된 다수의 지연기들을 이용하여 데이터신호를 분산 출력하는 제1실시예를 도 4를 참조하여 설명하면 다음과 같다.

상기 설명에서와 같이, 시프트 레지스터부(210)의 시프트레지스터(SR_L11~ SR_L1m),(SR_R11~SR_R1m)는 클럭신호(CLK)를 이용하여 샘플링시작신호(SS)를 순차적으로 시프트시킨다.

제1래치부(220A)의 래치(LA_L11~LA_L1m),(LA_R11~LA_R1m)는 상기 시프트 레지스터(210)에서 출력되는 샘플링시작신호를 이용하여 데이터(DATA1),(DATA2)를 순차적으로 래치한다.

입력구동신호 출력부(230)에서 출력되는 입력구동신호(DRV)는 직렬접속된 지연기(D_L11~D_L1m),(D_R11~D_R1m)를 통해 순차적으로 지연된다.

제2래치부(220B)의 각 래치(LA_L21~LA_L2m),(LA_R21~LA_R2m)는 상기 제1래치부(220A)의 래치(LA_L11~LA_L1m),(LA_R11~LA_R1m)에 각 채널의 데이터가 모두 래치된 후 해당 채널의 데이터를 래치하게 되는데, 상기 지연기(D_L11~D_L1m),(D_R11~ D_R1m)를 통해 지연출력되는 해당 입력구동신호(DRV)를 이용하여 소정의 시차를 두고 순차적으로 래치한다.

예를 들어, 상기 입력구동신호 출력부(230)를 기준으로 좌측의 첫 번째 래치(LA_L21)는 그 입력구동신호 출력부(230)에서 출력된 후 하나의 지연기(D_L11)를 통해 한번 지연된 입력구동신호(DRV)를 이용하여 상기 제1래치부(220A)의 래치(LA_L11)에 래치된 데이터를 래치한다.

그리고, m 번째 래치(LA_L2m)는 상기 입력구동신호 출력부(230)에서 출력된 후 m 개의 지연기(D_L11~D_L1m)를 연속적으로 통해 m번 지연된 입력구동신호(DRV)를 이용하여 상기 제1래치부(220A)의 래치(LA_L1m)에 래치된 데이터를 래치한다.

따라서, 상기 제2래치부(220B)의 각 래치(LA_L21~LA_L2m),(LA_R21~LA_R2m)로부터 상기 D/A 변환기(240)에 출력되는 각 채널의 데이터를 상기 누적 지연량에 상응되는 시차를 두고 분산 출력할 수 있게 된다.

상기 지연기(D_L11~D_L1m),(D_R11~D_R1m)는 여러 가지로 구현할 수 있는데, 도 7에서는 저항과 콘덴서로 이루어진 RC 소자(R1,M1),(R2,M2) 및, 인버터(I1),(I2)로 지연기를 구현한 예를 나타낸 것이다. 여기서, 모스트랜지스터(M1),(M2)는 게이트를 입력단에 접속하고 드레인과 소스를 서로 접속한 후 그 접속점을 접지단자에 접속하여 캐패시터로 사용할 수 있게 한 것이다. 상기와 같은 RC 소자(R1,M1),(R2,M2)나 인버터(I1),(I2)를 필요한 만큼 추가하여 원하는 지연량을 얻을 수 있다.

한편, 각 채널의 데이터에 대해 비트별로 나누어 래치하는 방식으로 분산 출력하는 본 발명의 제2실시예를 도 5를 참조하여 설명하면 다음과 같다.

시프트 레지스터부(210)의 시프트레지스터(SR_L11~SR_L1m),(SR_R11~SR_R1m)는 상기 설명에서와 같이, 클럭신호(CLK)를 이용하여 샘플링시작신호(SS)를 순차적으로 시프트시킨다.

또한, 제1래치부(220A)의 래치(LA_L11~LA_L1m),(LA_R11~LA_R1m)도 상기 설명에서와 같이, 상기 시프트 레지스터(210)에서 출력되는 샘플링시작신호(SS)를 이용하여 데이터(DATA1),(DATA2)를 순차적으로 래치한다.

입력구동신호 출력부(230)는 제2래치부(220B)로 하여금 상기 제1래치부에 래치된 데이터를 소정 비트별로 래치할 수 있도록 입력구동신호를 출력하고, 이렇게 출력되는 입력구동신호(DRV)가 지연기(D_L11),(D_R11)를 통해 각기 지연된 후 제2래치부(220B)의 각 래치(LA_L21~LA_L2m),(LA_R21~LA_R2m)의 비트에 순차적으로 공급된다. 따라서, 상기 제2래치부(220B)의 각 래치(LA_L21~LA_L2m),(LA_R21~LA_R2m)에서 한 비트씩 또는 소정 비트씩 순차적으로 출력되는 방식으로 데이터가 분산 출력된다.

예를 들어, 상기 입력구동신호 출력부(230)에서 출력되는 입력구동신호(DRV)가 지연기(D_L11),(D_R11)를 통해 각기 지연된 후 제2래치부(220B)의 각 래치(LA_L21~LA_L2m),(LA_R21~LA_R2m)의 첫 번째 비트에 공급되어 각 채널의 첫 번째 비트의 데이터가 출력된다. 이어서, 상기 입력구동신호(DRV)가 지연기(D_L11), (D_R11)를 통해 각기 지연된 후 상기 각 래치(LA_L21~LA_L2m),(LA_R21~LA_R2m)의 두 번째 비트에 공급되어 각 채널의 두 번째 비트의 데이터가 출력된다. 이와 같은 방식으로 상기 입력구동신호(DRV)를 상기 각 래치(LA_L21~LA_L2m),(LA_R21~LA_R2m)의 마지막 비트에 공급하여 각 채널의 마지막 비트의 데이터가 출력된 후 다시 처음 비트의 데이터를 출력한다.

상기 설명에서는 상기 각 래치(LA_L21~LA_L2m),(LA_R21~LA_R2m)에서 한 비트씩 데이터가 출력되는 것을 예로 하여 설명하였으나, 본 발명이 이에 한정되는 것이 아니라, 필요에 따라 몇 비트 단위로 데이터가 분산 출력되도록 할 수 있다.

따라서, 상기 제2래치부(220B)의 각 래치(LA_L21~LA_L2m),(LA_R21~LA_R2m)로부터 상기 D/A 변환기(240)에 출력되는 각 채널의 데이터를 분산 출력할 수 있게 된다.

한편, 각 입력구동신호(DRV)를 동시에 출력하되, 지연량이 각기 다른 각각의 지연기를 통해 각 채널의 래치에 공급하는 방식으로 데이터를 분산 출력하는 본 발명의 제3실시예를 도 6을 참조하여 설명하면 다음과 같다.

입력구동신호 출력부(230)에서 출력되는 입력구동신호(DRV)는 각기 다른 지연량을 갖는 지연기(D_L11~D_L1m),(D_R11~D_R1m)를 통해 각기 지연된 후 제2래치부(220B)의 각 래치(LA_L21~LA_L2m),(LA_R21~LA_R2m)에 순차적으로 공급된다. 따라서, 상기 제2래치부(220B)의 각 래치(LA_L21~LA_L2m),(LA_R21~LA_R2m)는 상기 지연기(D_L11~D_L1m),(D_R11~D_R1m)의 지연량에 상응되게 시차를 두고 각 채널의 데이터를 래치하여 출력하게 된다.

상기 지연기(D_L11),(D_R11)의 지연량이 가장 작고, 점차 지연량이 증가하여 지연기(D_L1m),(D_R1m)의 지연량이 가장 많은 것을 예로 하여 설명한다.

이와 같은 경우, 상기 제2래치부(220B)의 각 래치(LA_L21~LA_L2m),(LA_R21~ LA_R2m) 중에서 래치(LA_L21),(LA_R21)가 제일 먼저 해당 채널의 데이터를 래치하고, 그 다음의 래치(LA_L22~LA_L2m-1),(LA_R22~LA_R2m-1)가 해당 지연량 차만큼 시차를 두고 해당 채널의 데이터를 래치하게 되며, 최종적으로 래치(LA_L2m), (LA_R2m)가 마지막 채널의 데이터를 래치하게 된다.

따라서, 상기 지연기(D_L11),(D_R11)의 지연량 차만큼의 시차를 두고 제2래치부(220B)의 각 래치(LA_L21~LA_L2m),(LA_R21~LA_R2m)로부터 상기 D/A 변환기(240)에 각 채널의 데이터를 분산 출력할 수 있게 된다.

한편, 출력버퍼에서 출력되는 데이터신호를 미리 설정된 시차를 두고 순차적으로 지연시켜 출력하는 방식으로 분산 출력하는 제4실시예를 도 8 내지 도 10을 참조하여 설명하면 다음과 같다.

도 8은 본 발명에 의한 제4실시예의 블록도로서 이에 도시한 바와 같이, 데이터 출력 제어부(810), 제1,2지연부(820),(830) 및 제1,2출력버퍼부(840),(850)를 포함하여 구성된다.

데이터 출력 제어부(810)는 제1,2출력버퍼부(840),(850)에 구비된 각각의 멀티플렉서(MUX)의 스위칭동작을 제어하기 위한 스위칭 제어신호를 출력한다.

제1지연부(820)는 상기 데이터 출력 제어부(810)에서 출력되는 각각의 스위칭 제어신호들을 단위 지연시간만큼(도 10의 "t") 순차적으로 지연시키고, 이렇게 지연된 각각의 스위칭 제어신호가 제1출력버퍼부(840)의 해당 멀티플렉서(MUX)에 출력된다. 이와 마찬가지로, 제2지연부(830)는 상기 데이터 출력 제어부(810)에서 출력되는 각각의 스위칭 제어신호들을 단위 지연시간만큼 순차적으로 지연시키고, 이렇게 지연된 각각의 스위칭 제어신호가 제2출력버퍼부(850)의 해당 멀티플렉서(MUX)에 출력된다.

본 실시예에서는 상기와 같이 지연출력되는 스위칭제어신호를 중앙의 채널을 기준으로 두 외측(좌우측)의 채널 방향으로 순차적으로 출력한다.

이를 위해, 상기 제1지연부(820)는 상기 데이터 출력 제어부(810)에서 출력되는 스위칭 제어신호를 상기와 같이 지연시켜 일측(예:좌측)의 제1출력버퍼부(840)에 구비된 다수의 멀티플렉서(MUX)에 순차적으로 출력하되, 중앙부에 위치한 멀티플렉서(MUX)부터 최좌측에 위치한 멀티플렉서(MUX)까지 순차적으로 출력한다.

이와 마찬가지로, 제2지연부(830)는 상기 데이터 출력 제어부(810)에서 출력되는 각각의 스위칭 제어신호를 상기와 같이 지연시켜 타측(예: 우측)의 제1출력버퍼부(840)에 구비된 다수의 멀티플렉서(MUX)에 순차적으로 출력하되, 중앙부에 위치한 멀티플렉서(MUX)부터 최우측에 위치한 멀티플렉서(MUX)까지 순차적으로 출력한다.

이에 따라, 상기 제1출력버퍼부(840)에 구비된 각각의 멀티플렉서(MUX)는 상기와 같이 순차적으로 지연출력되는 스위칭 제어신호로 한 쌍의 증폭기(AMP)에서 출력되는 아날로그의 데이터신호를 선택하여 해당 채널(OUTPUT)에 출력하게 되므로, 결과적으로 각 채널의 데이터신호들이 상기 스위칭제어신호와 같이 지연된 형태로 출력된다.

예를 들어, 상기 제1출력버퍼부(840)에 구비된 다수의 멀티플렉서(MUX) 중에서 중앙에 위치한 멀티플렉서(MUX)에는 도 10의 (b)에서와 같이 지연되지 않은 스위칭 제어신호와, 그 지연되지 않은 스위칭 제어신호에 비하여 t만큼 지연된 도 10의 (c)와 같은 스위칭제어신호가 전달된다. 이에 따라, 상기 중앙에 위치한 멀티플렉서(MUX)는 먼저 상기 아날로그의 데이터신호를 지연시키지 않고 첫 번째 채널에 출력한 후 나머지의 아날로그의 데이터신호를 t만큼 지연시켜 두 번째 채널에 출력하게 된다. 이후의 나머지 멀티플렉서(MUX)들도 아날로그의 데이터신호를 t만큼 순차적으로 더 지연시켜 해당 채널에 출력하게 되어, 최좌측의 채널 방향으로 갈수록 더 t만큼 더 지연된 아날로그의 데이터신호가 출력된다.

도 10의 (a)는 소스 아웃 인에이블신호(SOE)의 파형도이고, 도 10의 (b)-(e)는 상기 설명에서와 같이 상기 멀티플렉서(MUX)들을 통해 각 채널의 데이터신호들이 t만큼 순차적으로 지연되어 출력되는 것을 나타낸 파형도이다. 즉, 상기 소스 아웃 인에이블신호(SOE)에 대하여 전체적으로 t 시간만큼 순차적으로 지연시켜 출력하는 것을 나타낸 파형도이다.

이를 위해 상기 제1지연부(820)는 다수의 지연기를 구비하게 되는데, 이 지연기는 도 7에서와 같은 지연기나 통상의 지연기를 이용하여 용이하게 구현할 수 있다.

제2지연부(830)와 제2출력버퍼부(850)가 중앙의 채널을 기준으로 우측 채널들에 대하여, 상기 제1지연부(820)와 제1출력버퍼부(840)와 같이 동작하므로 그 채널들의 데이터신호들도 상기와 같이 t만큼 순차적 지연되어 출력된다.

한편, 도 9는 다른 실시예를 나타낸 것으로, 상기 도 8과 비교할 때 외측 방향의 채널로부터 중앙 채널의 방향으로 데이터신호들을 t만큼 순차적 지연시켜 출력하는 것이 다른 점이다.

즉, 상기 도 8의 실시예에서는 제1,2지연부(820),(830)를 채널의 중앙부위에 배치하여, 데이터신호들을 중앙의 채널부터 최좌측 및 최우측의 채널방향으로 t만큼 순차적으로 지연시켜 출력한다. 이에 비하여, 상기 도 9의 실시예에서는 제1,2지연부(920),(930)를 채널의 좌우측에 배치하여 데이터신호들을 최좌측 및 최우측의 채널부터 중앙의 채널 방향으로 t만큼 순차적으로 지연시켜 출력하는 것이 다른 점이다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세히 설명하였지만, 본 발명의 권리범위가 이에 한정되는 것이 아니라 다음의 청구범위에서 정의하는 본 발명의 기본 개념을 바탕으로 보다 다양한 실시예로 구현될 수 있으며, 이러한 실시예들 또한 본 발명의 권리범위에 속하는 것이다.

210 : 시프트 레지스터부
220A : 제1래치부
220B : 제2래치부
230 : 입력구동신호 출력부
240 : D/A변환기
250 : 출력버퍼
810,910 : 데이터 출력 제어부
820,920 : 제1지연부
830,930 : 제2지연부
840,940 : 제1출력버퍼부
850,950 : 제2출력버퍼부

Claims

삭제
삭제
삭제
삭제
액정패널을 구동하기 위한 각 채널의 데이터를 순차적으로 래치하는 제1래치부;
상기 제1래치부에 래치된 데이터를 비트별로 래치할 수 있도록 입력구동신호를 출력하는 입력구동신호 출력부;
상기 입력구동신호 출력부에서 출력되는 입력구동신호들을 이용하여, 상기 제1래치부에 래치된 각 채널의 데이터를 시차를 두고 비트별로 순차적으로 래치하는 제2래치부;
상기 제2래치부에서 출력되는 각 채널의 데이터를 아날로그 신호로 변환하여 출력버퍼에 출력하는 D/A변환기;를 포함하여 구성한 것을 특징으로 하는 전자파간섭의 저감을 위한 액정표시장치의 소스 드라이버.
삭제
제5항에 있어서, 입력구동신호 출력부의 출력신호를 지연시켜 출력하는 지연기를 더 포함하여 구성된 것을 특징으로 하는 전자파간섭의 저감을 위한 액정표시장치의 소스 드라이버.
삭제
삭제
액정패널의 각 데이터 채널에 데이터신호를 출력할 때 원하는 타이밍으로 출력하기 위한 스위칭제어신호를 출력하는 데이터 출력 제어부;
상기 데이터 출력 제어부에서 출력되는 스위칭 제어신호를 기 설정된 시간만큼 순차적으로 지연시켜 출력하되, 상기 데이터 출력 제어부를 기준으로 일측, 타측 방향으로 각기 설치된 둘 이상의 지연부;
상기 일측 방향으로 설치된 지연부 중 임의의 지연부에서 순차적으로 지연출력되는 스위칭 제어신호에 의하여, 해당 증폭기에서 출력되는 아날로그의 데이터신호를 선택하여 해당 채널에 출력하는 멀티플렉서를 다수개 구비한 일측 방향의 해당 출력버퍼부; 및,
상기 타측 방향으로 설치된 지연부 중 임의의 지연부에서 순차적으로 지연출력되는 스위칭 제어신호에 의하여, 해당 증폭기에서 출력되는 아날로그의 데이터신호를 선택하여 해당 채널에 출력하는 멀티플렉서를 다수개 구비한 타측 방향의 해당 출력버퍼부;를 포함하여 구성한 것을 특징으로 하는 전자파간섭의 저감을 위한 액정표시장치의 소스 드라이버.
제10항에 있어서, 상기 일측 방향으로 설치된 지연부 중 임의의 지연부 및 타측 방향으로 설치된 지연부 중 임의의 지연부는 상기 일측 방향의 해당 출력버퍼부 및 타측 방향의 해당 출력버퍼부에 상기 스위칭제어신호를 각기 출력할 때 중앙에서 외측방향의 순서로 출력하거나, 그 반대 방향으로 출력하도록 구성된 것을 특징으로 하는 전자파간섭의 저감을 위한 액정표시장치의 소스 드라이버.
제10항에 있어서, 상기 일측 방향의 해당 출력버퍼부 및 타측 방향의 해당 출력버퍼부는 하나의 액정패널의 중앙을 기준으로 일측,타측 방향의 채널에 데이터신호를 각기 출력하도록 구성된 것을 특징으로 하는 전자파간섭의 저감을 위한 액정표시장치의 소스 드라이버.