KR101202171B1 - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR101202171B1
KR101202171B1 KR1020080103646A KR20080103646A KR101202171B1 KR 101202171 B1 KR101202171 B1 KR 101202171B1 KR 1020080103646 A KR1020080103646 A KR 1020080103646A KR 20080103646 A KR20080103646 A KR 20080103646A KR 101202171 B1 KR101202171 B1 KR 101202171B1
Authority
KR
South Korea
Prior art keywords
led chip
base member
light emitting
emitting device
terminals
Prior art date
Application number
KR1020080103646A
Other languages
English (en)
Other versions
KR20100044491A (ko
Inventor
이상민
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Priority to KR1020080103646A priority Critical patent/KR101202171B1/ko
Publication of KR20100044491A publication Critical patent/KR20100044491A/ko
Application granted granted Critical
Publication of KR101202171B1 publication Critical patent/KR101202171B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Led Device Packages (AREA)

Abstract

여기에서는, 단자들이 구비되고 주입구가 형성된 베이스 부재와, 상기 베이스 부재 상에 실장되고 상기 단자들과 전기적으로 연결되는 LED칩과, 상기 베이스 부재와 그 위를 덮는 덮개에 의해 한정된 상기 LED칩 주변의 공간 내로, 상기 주입구를 통해 채워져 형성된 형광 부재를 포함하는 발광소자가 제공된다.
LED칩, 베이스 부재, 덮개, 주입구, 주변 공간, 형광 부재, 형광체

Description

발광소자{LIGHT EMITTING DEVICE}
본 발명은 발광다이오드칩(즉, LED칩)과 형광체를 포함하는 발광소자에 관한 것으로서, 더 상세하게는, 최소한의 LED칩 주변 공간에 형광체가 균일하게 분포된 발광소자에 관한 것이다.
소정 파장의 광을 발하는 LED칩과, LED칩으로부터 나온 광에 의해 여기되어 다른 파장의 광을 방사하는 형광체를 이용하여, 백색광을 외부로 방출하는 백색 발광소자가 잘 알려져 있다.
일반적으로, 발광소자는, 단자들을 구비한 베이스 부재와, 그 베이스 부재 상에 실장되고 단자들과 전기적으로 연결되는 LED칩과, LED칩을 보호하는 옵틱 부재를 포함한다. 베이스 부재로는 단자 패턴이 형성된 PCB, 리드프레임 타입의 단자들을 구비한 리플렉터 또는 하우징이 이용된다. 발광소자용 PCB로는 통상의 PCB는 물론이고 메탈 PCB 등도 이용되고 있다. 또한, 옵틱 부재로는 베이스 부재 상에서 LED칩을 전체적으로 덮도록 몰딩된 수지 재질의 봉지재나 유리 또는 석영 재질의 렌즈가 이용되고 있다.
한편, 백색 발광소자는 LED칩이 발한 광과 그 광에 의해 여기된 형광체가 발 한 광의 혼합에 의해 백색광을 만든다. 이에 따라, 형광체를 LED칩의 상측에 균일하게 위치시키는 기술의 개발이 있어 왔다. 한 예로, "PHOSPHOR-CONVERTED LIGHT EMITTING DEVICE"라는 명칭으로 특허된 US 6,642,652 및 "USING ELECTROPHORESIS TO PRODUCE A CONFORMALLY COATED PHOSPHOR-SEMICONDUCTOR"라는 명칭으로 특허된 US 6,576,488은 전기영동 또는 스텐실을 이용하여 LED칩에 형광체를 컨포멀하게 코팅하는 기술을 개시한다.
US 6,576,488은 균일한 백색광 생성을 위해 발광 반도체 구조체를 형광층으로 컨포멀하게 코팅하는 기술에 관한 것이며, 발광 반도체 구조체가 서브마운트에 결합되고, 제1 바이어스 전압이 서브마운트에 인가되고, 제2 바이어스 전압이 대전된 형광체 입자들의 용제에 인가되며, 대전된 형광체 입자들은 발광 반도체 구조체의 전도성 표면에 증착되는 기술을 개시한다. 발광 반도체 구조체가 비전도성 기판을 포함하는 경우, 형광체 증착의 유발을 위해 전기 전도성 물질로 코팅되는 기술도 위 종래 문헌에 개시되어 있다.
또한, US 6,642,652는 단일 형광층 또는 다수 형광층과 같은 발광 물질 구조로 덮인 III족 질화물 LED와 같은 발광소자를 개시한다. 개시된 바에 따르면, 발광물질 구조의 두께 편차는 평균두께의 10% 미만일 수 있고, 발광물질 구조의 두께는 발광소자 단면의 10% 미만일 수 있고, 발광물질 구조는 발광소자에서 방출된 광이 통과하는 유일한 물질일 수 있으며, 발광물질 구조는 스텐실 또는 전기영동에 의해 15 내지 100 미크론으로 발광소자 상에 증착될 수 있다.
그러나, 전술한 종래의 기술들은, 기존 생산라인의 많은 변경을 필요로 하 며, 공정이 복잡하고, 공수가 증가되는 문제점을 갖는다. 그 중에서도, 기존 발광소자 생산라인의 변경으로 인한 경제적인 문제가 가장 심각하였다.
따라서, 본 발명의 기술적 과제는, 수지를 이용하여 형광체를 LED칩 상부에 위치시키는 기존 생산라인의 큰 변경 없이, 형광체를 균일하며, 더 나아가서는, 얇은 두께로 LED칩 상측에 위치시킬 수 있도록 한 발광소자를 제공하는 것이다.
본 발명의 다른 기술적 과제는, 수지를 이용하여 형광체를 LED칩 상부에 위치시키는 기존 생산라인의 큰 변경 없이, 형광체를 균일하며, 더 나아가서는, 얇은 두께로 LED칩 상측에 위치시키는 발광소자 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따라, 단자들이 구비되고 주입구가 형성된 베이스 부재와, 상기 베이스 부재 상에 실장되고 상기 단자들과 전기적으로 연결되는 LED칩과, 상기 베이스 부재와 그 위를 덮는 덮개에 의해 한정된 상기 LED칩 주변의 공간 내로, 상기 주입구를 통해 채워져 형성된 형광 부재를 포함하는 발광소자가 제공된다.
바람직하게는, 상기 형광 부재는 형광체 분말을 포함하는 액상 또는 겔상의 수지가 상기 공간 내에서 굳어져 형성된 것일 수 있다.
바람직하게는, 상기 베이스 부재는 패턴형 단자들을 구비하는 PCB일 수 있다
바람직하게는, 상기 베이스 부재는 리드프레임 타입의 단자들을 캐비티 내에 구비한 하우징일 수 있다.
일 실시예에서, 상기 덮개는 상기 베이스 부재 상에 결합된 옵틱 부재일 수 있다.
다른 실시예에서, 상기 덮개는, 상기 형광 부재 형성 후, 상기 베이스 부재로부터 제거되는 것일 수 있다.
일 실시예에 따라, 상기 LED칩의 전극들은 상기 단자들에 플립칩 본딩될 수 있으며, 이때, 상기 형광부재의 높이는 상기 LED칩 높이의 1.5배보다 작은 것이 바람직하다.
다른 실시예에 따라, 상기 LED칩의 전극들 중 적어도 하나는 본딩와이어에 의해 상기 단자들 중 해당 단자에 연결되고, 상기 형광부재의 높이는 상기 본딩와이어 높이의 1.5배보다 작은 것이 바람직하다.
상기 형광부재는 평평한 상면을 갖는 것이 바람직하다. 하지만, 상기 형광부재 형상은 피라미드형, 돔형 또는 다른 기하학적 형태일 수 있다.
바람직하게는, 상기 베이스 부재는 상기 주입구와 통해 있는 오목한 홈을 LED칩이 실장되는 부분에 구비할 수 있다.
본 발명의 다른 측면에 따라 발광소자를 제조하는 방법이 제공되며, 그 방법은, (a) 단자들이 구비되고 주입구가 형성된 베이스 부재를 준비하는 단계와; (b) 상기 베이스 부재 상에 LED칩을 실장하고, 상기 LED칩을 상기 단자들과 전기적으로 연결하는 단계와; (c) 상기 베이스 부재를 덮개로 덮어, LED칩 주변 공간을 한정하는 단계와; (d) 상기 주입구를 통해 상기 공간 내에 형광 부재를 채워 형성하는 단 계를 포함한다. 이때, 상기 (d) 단계는 형광체 분말을 포함하는 액상 또는 겔상의 수지를 상기 LED칩 주변 공간 내에 채운 후, 그 수지를 굳게 하는 방식으로 이루어진다.
바람직하게는, 상기 (d) 단계는 상기 LED칩이 하측을 상측을 향하도록 상기 베이스 부재를 뒤집어 수행될 수 있다.
일 실시예에 따라, 상기 (b) 단계는 상기 LED칩을 상기 베이스 부재 상에 실장한 후 상기 LED칩의 전극들 중 적어도 하나를 본딩와이어에 의해 해당 단자에 연결하며, 이때, 상기 LED칩 주변 공간의 높이는 상기 본딩와이어 높이의 1.5배 보다 작은 것이 바람직하다.
다른 실시예에 따라, 상기 (b) 단계는 상기 LED칩의 전극들을 상기 베이스 부재 상의 단자들에 플립칩 본딩에 의해 연결하며, 이때, 상기 LED칩 주변 공간의 높이는 상기 LED칩 높이의 1.5배보다 작은 것이 바람직하다.
본 발명의 바람직한 실시예에 따라, 상기 (b) 단계에서는 상기 베이스 부재 상에 복수의 LED칩이 어레이되고, 상기 (c) 단계에서는 상기 덮개가 상기 베이스 부재 상에 배치되어 복수의 LED칩 주변 공간을 한정하고, 상기 (c) 단계에서는, 상기 복수의 LED칩 주변 공간에 대응되게 상기 베이스 부재에 형성된 주입구를 통해, 형광체 분말이 포함된 액상 또는 겔상의 수지가 주입된다. 상기 덮개가 렌즈 또는 투광성 봉지재와 같은 옵틱 부재인 경우, 상기 덮개는, 상기 형광 부재 형성 후, 상기 베이스 부재에 결합되어 제거되지 않는다.
본 발명에 따르면, 비경제적이고 복잡한 공정 및 장비가 요구되는 전기 영동기술을 이용하지 않고도, LED칩의 바로 상측에 균일하고 얇은 형광 부재, 즉, 형광체층을 형성할 수 있으며, LED칩 상측에서의 형광체 밀도를 높여주는 것이 가능하다. 또한, 본 발명에 따르면, 형광체의 낭비 또한 크게 줄여줄 수 있다
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 백색 발광소자를 도시한 단면도이고, 도 2는 도 1에 도시된 것과 같은 백색 발광소자 제조방법을 도시한 순서도이다.
본 실시예에 따른 백색 발광소자는, 베이스 부재 준비 단계(s1), LED칩 실장 및 전기적 연결 단계(s2), LED칩 주변 공간 형성 단계(s3) 및 형광 부재 형성 단계(s4)를 포함하는 도 2에 도시된 것과 같은 방법에 의해 제조될 수 있다. 도 2에는 덮개 제거 단계(s5)가 추가로 보여지는데, 상기 덮개 제거 단계(s5)는, 덮개가 발광소자의 일부인 옵틱 부재로 사용되는 경우에는 생략될 수 있다.
또한, 도 1을 참조하면, 본 실시예에 따른 백색 발광소자는, 베이스 부재인 PCB(100)와, LED칩(120)과, 형광 부재(140)와, 전술한 덮개 역할을 하는 옵틱 부재(160)를 포함한다.
상기 PCB(100)는 패턴형의 제1 및 제2 단자(102a, 102b)를 갖는다. 상기 제1 및 제2 단자(102a, 102b)는 비아(via)에 의해 상기 PCB(100)의 상면으로부터 상기 PCB(100)의 저면으로 연장된다. 위와 같은 구조의 PCB(100)는, 도 2에 도시된 단계 s1에 의해 준비된다. 상기 제1 및 제 2 단자(102a, 102b)는, 도 1에 도시된 것과는 달리, 비아의 이용 없이, PCB 상면으로부터 PCB 측면을 거쳐 PCB 저면으로 연장될 수도 있다.
상기 LED칩(120)은, 상기 PCB(100) 상면에 실장되되, 그것의 하부 전극이 제1 단자(102a)와 직접 접촉하여 전기적으로 연결된다. 또한, 상기 LED칩(120)의 상부 전극은 상기 제1 단자(102a)와 이격되어 있는 상기 제2 단자(102a)에 본딩와이어(W)에 의해 전기적으로 연결된다. PCB(100)에 대한 LED칩(120)의 실장 그리고, LED칩(120)의 전극들을 상기 제1 및 제2 단자(102a, 102b)에 연결하는 것은 도 2에 도시된 단계 s2에서 수행된다.
상기 PCB(100)의 상면에는 상기 LED칩(120)을 보호하고 그 LED칩(120)의 광을 외부로 방출하는 옵틱 부재(160)가 결합된다. 상기 옵틱 부재(160)는, 광학적인 역할과 상기 LED칩(120) 등을 외부로부터 보호하는 역할 외에, 상기 형광 부재(140)가 형성될 공간을 상기 PCB(100)와 함께 한정하는 역할을 한다. 상기 공간을 형성하기 위해, 상기 옵틱 부재(160)는 LED칩을 수용하는 홈을 구비한다.
상기 옵틱 부재(160)와 상기 PCB(100)를 결합하는 방식의 한 예로, 옵틱 부 재(160)가 복수의 결합용 다리들을 일체로 구비하도록 하고, 그 복수의 결합용 다리들이 상기 PCB(100)에 형성된 결합용 구멍들을 관통하여 연장되도록 하고, 그 결합용 다리들을 상기 PCB(100)의 저면 측에서 가열, 용융하여, 그 용융된 부분으로 상기 결합용 구멍들을 밀봉하여 막는 방식이 이용될 수 있다.
상기 옵틱 부재(160)는, 수지, 유리 또는 석영 등으로 형성될 수 있으며, 상기 PCB(100)의 상면에 UV에 의해 경화되는 접착제에 의해 부착될 수 있다. 대안적으로, 상기 옵틱 부재(160)는 몰딩 공정에 의해서도 형성될 수 있다. 몰딩 공정에 의해 형성되는 경우, 상기 공간은, 예를 들면, 낮은 온도의 열에 의해 제거되는 왁스가 미리 채워질 수 있을 것이다. 상기 옵틱 부재(160)를 상기 PCB(100) 상에 결합하는 단계는 도 2에 도시된 단계 s3에서 수행된다.
상기 PCB(100)에는 그것의 상하를 관통하는 주입구(104)가 형성된다. 그리고, 상기 주입구(104)는 상기 옵틱 부재(160)와 상기 PCB(100)에 의해 한정된 공간과 통해 있다. 상기 주입구(104)를 통해 상기 공간 내에 형광 부재(140)가 채워져 형성된다. 본 실시예에서, 상기 형광 부재(140)는 형광체 입자들(즉, 형광체 분말)을 포함하는 액상 또는 겔상의 수지가 상기 주입구(104)를 통해 상기 공간 내로 충전되고, 그 수지가 굳어져 형성될 수 있다. 이러한 공정은 도 2에 도시된 단계 s4에서 수행된다.
상기 형광 부재(140)의 수지 재료는 에폭시 또는 실리콘인 것이 바람직하지만, 다른 투광성 수지 재료가 이용될 수 있다. 상기 형광체는 1종 이상이 선택될 수 있으며, 그 선택은 LED칩(120)이 발하는 광의 파장이 고려된다. 또한, 상기 형 광 부재(140)에 의해 덮이는 LED칩은 1개 또는 그 이상일 수 있다.
상기 단계 s4는, 도 3에 도시된 바와 같이, 상기 LED칩(120)이 하측을 향하도록, 베이스 부재인 상기 PCB(100)를 뒤집은 후 수행될 수 있다. 이는 형광체를 포함하는 수지를 상기 공간(V) 내로 용이하게 주입하기 위한 것이고, 형광체를 포함하는 액상 또는 겔상의 수지가 자중에 의해 상기 공간 내를 신뢰성 있게 그리고 완전히 채우도록 하기 위한 것이다.
전술한 바와 같이, 베이스 부재인 PCB(100)와 덮개 역할을 하는 옵틱 부재(160) 사이에 LED칩 주변 공간을 한정하고, 상기 PCB(100)에 형성된 주입구(104)를 통해 형광 부재(140)를 채워 형성하면, 형광체 입자들의 밀도가 높고, 그 형광체 입자들의 분포가 균일하며, 얇고 콤팩트한 형광 부재를 LED칩에 인접하여 LED칩 상측에 위치시킬 수 있다.
도 1을 다시 참조하면, 상기 LED칩 주변 공간 또는 그에 의해 형성되는 형광 부재(140)의 높이(PH)는 본딩와이어의 높이(WH)의 1.5배보다 작은 것이 바람직하다. 1.5배보다 큰 경우, 형광 부재(140)의 형광체 밀도가 낮아지거나, 또는, 형광체의 불필요한 낭비가 뒤따른다.
도 4는 본 발명의 다른 실시예에 따른 백색 발광소자를 도시한다.
도 4를 참조하면, 본 실시예의 백색 발광소자도, 앞선 실시예와 마찬가지로, 베이스 부재(200), LED칩(220), 형광부재(240) 및 덮개 역할을 하는 옵틱 부재(260)를 포함한다. 앞선 실시예와 다른 것은, 상기 베이스 부재가 PCB(또는, 기판)이 아닌 상부에 캐비티를 구비하는 리플렉터 또는 하우징이라는 점이다. 베이스 부재로서의 상기 하우징(200)은, 리드프레임 타입의 제1 및 제2 리드단자(202a, 202b)를 구비하다. 도 4에는 2개의 리드단자가 도시되어 있는데, 리드단자의 개수에 의해 본 발명이 제한되지 않는다.
상기 옵틱 부재(260)는 하우징(200)의 캐비티를 덮도록 결합되어 그 아래에 LED칩 주변 공간을 한정한다. 또한, 상기 하우징(200) 저면에는 상기 LED칩 주변 공간과 통해 있는 주입구(204)가 형성된다. 상기 형광부재(240)는 형광체 입자들로 된 분말을 포함하는 액상 또는 겔상의 수지가 상기 주입구(204)를 통해 상기 LED칩 주변 공간에 채워진 후 굳어져서 형성된다. 본 실시예에서도, 상기 LED칩(220)은, 하부 전극이 제1 리드단자(202a) 상에 직접 접하여, 상기 제 1 리드단자(202a)와 전기적으로 연결되고, 상부 전극은 하나의 본딩와이어(W)에 의해 제2 리드단자(202b)와 전기적으로 연결된다. 이때, 상부에 두개의 전극을 모두 갖는 LED칩을 이용하는 경우, 하나의 LED칩에 대하여, 두개의 본딩와이어가 이용될 것이다.
도시하지는 않았지만, 캐비티를 갖는 하우징을 베이스 부재로 이용하는 경우, 캐비티와 통하도록 하우징의 측면에 주입구를 형성할 수도 있다.
도 5는 본 발명의 또 다른 실시예를 보여주는 도면으로, 도 5를 참조하면, 베이스 부재(300)의 상면에 오목한 홈(306)이 형성되고, 상기 홈(306)이 덮개(360)에 의해 덮여서, 형광부재(340)가 형성되는 LED칩(320)의 주변 공간을 한정한다. 앞선 실시예와 마찬가지로, 상기 베이스 부재(300)에는 LED칩 주변 공간 및 상기 홈(306)과 통해 있는 주입구(304)가 형성되어 있다. 상기 형광부재(340)는 상기 주 입구(304)를 통해 형광체가 포함된 액상 또는 겔상 수지가 상기 LED칩 주변 공간에 채워져 형성되는 것이다. 편의를 위해, 도 5에서 리드단자 및 본딩와이어의 도시를 생략하였다.
한편, 상기 덮개(360)는, 도 2에 도시된 단계(s5)와 같이, 상기 베이스 부재(300)로부터 분리될 수 있다. 이 경우, LED칩을 보호하기 위해 다른 옵틱 부재가 추후에 더 설치될 수 있을 것이다. 또한, 상기 덮개(360)가 투광성 부재 또는 렌즈와 같은 옵틱 부재인 경우에 한하여, 앞선 실시예들과 마찬가지로, 그것이 제거되지 않아도 된다.
도 6은 본 발명의 또 다른 실시예에 따라 플립칩 본딩에 의해 실장된 LED칩을 포함하는 발광소자를 보여준다.
도 6을 참조하면, LED칩(420)이 뒤집어진 채로, 그것의 두 전극(422a, 422b)들 각각이 베이스 부재(400) 상면의 두 단자(402a, 402b)에 직접 플립칩 본딩 방식으로 연결되며, 따라서, 본딩와이어는 필요 없다. 상기 베이스 부재(400)와, 상기 LED칩(420) 주변을 덮도록 베이스 부재(400) 상에 배치되는 덮개(460)에 의해 LED칩 주변 공간이 한정된다. 또한, 상기 베이스 부재(400)에는 상기 LED칩 주변 공간과 통해 있는 주입구(404)가 형성된다. 상기 주입구(404)를 통해, 형광체가 포함된 액상 또는 겔상의 수지가 상기 LED칩 주변공간으로 채워진다. 상기 채워진 수지가 굳어서, 상기 공간 내에는 형광 부재(440)가 형성된다. 상기 베이스 부재(400)는 PCB 또는 리플렉터 타입의 하우징일 수 있다. 또한, 상기 덮개(460)는, 도 2의 단 계(s5)와 같이 제거되거나, 옵틱 부재의 기능을 하면서, 베이스 부재(400)에 영구적으로 결합되어 있을 수 있다. 이때, 상기 형광부재(440)의 높이(PH) 또는 그것이 채워지는 LED칩 주변공간의 높이는, 상기 LED칩(420)의 높이(CH)의 1.5배보다 작은 것이 바람직하다.
도 7의 (a) 내지 (e)는, 도 2에 도시된 순서로, 복수의 LED칩으로 된 발광소자를 제조하는 방법을 보여준다.
도 7의 (a)를 참조하면, 리드단자들(미도시됨)과 함께 복수의 주입구(504)가 형성된 기판(500)이 준비된다(도 2의 단계 s1 참조).
도 7의 (b)를 참조하면, 상기 복수의 주입구(504) 각각에 인접하게, 복수의 LED칩(520)이 기판(500) 상에 어레이되어 실장된다. 이때, 본딩와이어(W) 또는 플립칩 본딩에 의해, LED칩(520)과 기판(500) 상의 단자들을 전기적으로 연결하는 공정도 함께 수행된다(도 2의 단계 s2 참조).
도 7의 (c)를 참조하면, 기판(500) 상에는 복수의 LED칩 주변 공간(V)을 한정하는 마스크형 덮개(560)가 배치된다. 도면에는 상기 주변 공간(V)에 하나의 LED칩만이 수용된 것처럼 보여지지만, 두개 이상의 LED칩이 하나의 공간(V) 내에 수용될 수도 있다(단계 s3 참조).
도 7의 (d)를 참조하면, 복수의 주입구(504)를 통해, 상기 복수의 LED칩 주변 공간(V) 내로 형광체 분말을 포함하는 형광 부재(540)가 채워져 형성된다. 상기 형광 부재(540)는 형광체 분말을 포함하는 에폭시 또는 실리콘 등의 액상 또는 겔 상 수지가 상기 주입구(504)를 통해 상기 공간(V) 내에 채워진 후 굳어져 형성될 수 있다(단계 s4 참조). 이때, LED칩이 하측을 향하도록 기판을 뒤집은 후, 수지를 공간에 주입하는 것도 고려될 수 있다.
도 7의 (e)를 참조하면, 상기 덮개(560)가 제거되어, 상기 형광 부재(540)가 외부로 노출된다(단계 s5 참조). 상기 복수의 형광 부재(540)는 LED칩(520) 상측에 형광체를 유지시키는 기능을 함은 물론이고, 상기 LED칩(520) 및/또는 본딩와이어(W)를 외부로부터 보호하는 역할도 할 수 있다.
추가로, 도 7의 (e)에 도시된 상태로부터, 상기 기판(500)이 형광 부재(540) 단위로 절단될 수도 그렇지 않을 수도 있다. 또한, 상기 형광 부재(540) 상부에 다른 옵틱 부재를 더 설치하는 것도 고려될 수 있다.
도시하지는 않았지만, 예를 들면, 교류 동작되는 AC 발광소자와 같이, 하나의 성장 기판 상에 복수의 셀이 존재하는 LED칩도, 그 LED칩을 주입구가 형성된 베이스 부재 상에 실장하고, 상기 베이스 부재 상에 배치되는 덮개에 의해, 상기 LED칩의 주변공간을 한정하고, 상기 주입구를 통해, 형광체를 포함하는 수지를 주입하여, 상기 LED칩을 보호하거나, 형광 요소의 역할을 하거나 및/또는 광 특성을 조절하는 부재를 형성함으로써, 상기 부재에 의해 봉지될 수 있을 것이다.
위의 실시예들에서 설명되지는 않았지만, 전술한 주입구를 통해 빛이 누설되는 것을 막도록 베이스 부재 저면을 테이핑하는 공정이 추가될 수 있다. 또한, 위의 실시예들에서는, 주입구를 통해 LED칩 주변 공간 내로 채워지는 것으로 형광체를 포함하는 액상 또는 겔상의 수지만이 설명되었지만, 다른 물질, 예를 들면, 형광체를 포함하는 오일 또는 다른 액체를 주입구를 통해 LED칩 주변 공간에 채워넣는 것도 가능하다. 이 경우, 액체가 누설되는 것을 막도록 주입구를 막는 공정이 추가되어야 할 것이다. 위의 실시예들에서 설명된 발광소자는 백색 발광소자에 적합하지만, 형광체와 LED칩에 의해 다른 색의 광을 만드는 발광소자일 수 있다.
도 1은 본 발명의 일 실시예에 따라 PCB 또는 기판을 베이스 부재로 이용하는 발광소자를 도시한 단면도.
도 2는 본 발명에 따른 발광소자의 제조방법을 설명하기 위한 순서도.
도 3은 베이스 부재를 뒤집어 형광부재를 형성하는 공정을 설명하기 위한 도면.
도 4는 본 발명의 다른 실시예에 따라 리플렉터 타입 하우징을 베이스 부재로 이용하는 발광소자를 도시한 단면도.
도 5는 본 발명의 다른 실시예에 따라 오목한 홈을 구비한 베이스 부재를 이용하는 발광소자를 도시한 단면도.
도 6은 본 발명의 다른 실시예에 따라 플립칩 본딩을 이용하여 제조된 발광소자를 도시한 단면도.
도 7의 (a) 내지 (e)는 본 발명의 다른 실시예에 따라 복수의 LED칩 주변 공간을 한정하는 덮개를 이용해 발광소자를 제조하는 공정을 설명하는 도면들

Claims (21)

  1. 단자들이 구비되고 주입구가 형성된 베이스 부재;
    상기 베이스 부재 상에 실장되고 상기 단자들과 전기적으로 연결되는 LED칩;
    상기 베이스 부재 상에 결합되어, 상기 베이스 부재와의 사이에 상기 LED칩 주변의 공간을 한정하는 덮개;
    상기 주입구를 통해 상기 LED칩 주변의 공간 내로 채워져 형성된 형광부재를 포함하되,
    상기 베이스 부재는 상기 주입구와 통해 있는 오목한 홈을 상기 LED칩이 실장되는 부분에 구비하고,
    상기 오목한 홈의 상부는 상기 덮개에 의해 폐쇄되고,
    상기 형광부재는 형광체 분말을 포함하는 액상 또는 겔상의 수지가 상기 주입구를 통해 상기 덮개에 의해 상부가 폐쇄된 상기 오목한 홈 내에 주입된 후 굳어져서 형성되며,
    상기 형광부재는 평평한 상면을 갖는 것을 특징으로 하는 발광소자.
  2. 삭제
  3. 청구항 1에 있어서, 상기 베이스 부재는 패턴형 단자들을 구비하는 PCB인 것을 특징으로 하는 발광소자.
  4. 청구항 1에 있어서, 상기 베이스 부재는 리드프레임 타입의 단자들을 캐비티 내에 구비한 하우징인 것을 특징으로 하는 발광소자.
  5. 삭제
  6. 삭제
  7. 청구항 1에 있어서, 상기 LED칩의 전극들은 상기 단자들에 플립칩 본딩되고, 상기 형광부재의 높이는 상기 LED칩 높이의 1.5배보다 작은 것을 특징으로 하는 발광소자.
  8. 청구항 1에 있어서, 상기 LED칩의 전극들 중 적어도 하나는 본딩와이어에 의해 상기 단자들 중 해당 단자에 연결되고, 상기 형광부재의 높이는 상기 본딩와이어의 높이의 1.5배보다 작은 것을 특징으로 하는 발광소자.
  9. 삭제
  10. 삭제
  11. 청구항 1에 있어서, 상기 LED칩은 단일 기판 상에 복수의 발광셀을 구비하는 것을 특징으로 하는 발광소자.
  12. (a)단자들과 오목한 홈을 상면에 구비하고 상기 오목한 홈과 연결된 주입구가 형성된 베이스 부재를 준비하는 단계;
    (b) 상기 베이스 부재의 상기 오목한 홈 내에 LED칩을 실장하고, 상기 LED칩을 상기 단자들과 전기적으로 연결하는 단계;
    (c) 상기 오목한 홈의 상부를 폐쇄하도록 상기 베이스 부재 상에 저면이 평평한 덮개를 결합하는 단계; 및
    (d) 상기 주입구를 통해 상부가 폐쇄된 상기 오목한 홈 내에 형광체 분말을 포함하는 액상 또는 겔상의 수지를 채운 후 굳게 하여, 평평한 상면을 가지며 상기 LED칩 주변을 덮는 형광부재를 상기 오목한 홈 내에 형성하는 단계를 포함하는 발광소자 제조방법.
  13. 삭제
  14. 청구항 12에 있어서, 상기 (d) 단계는 상기 LED칩이 하측을 향하도록 상기 베이스 부재를 뒤집어 수행되는 것을 특징으로 하는 발광소자 제조방법.
  15. 삭제
  16. 삭제
  17. 청구항 12에 있어서, 상기 (b) 단계는 상기 LED칩을 상기 베이스 부재 상에 실장한 후 상기 LED칩의 전극들 중 적어도 하나를 본딩와이어에 의해 해당 단자에 연결하는 것을 특징으로 하는 발광소자 제조방법.
  18. 청구항 17에 있어서, 상기 형광부재의 높이는 상기 본딩와이어 높이의 1.5배 보다 작은 것을 특징으로 하는 발광소자 제조방법.
  19. 청구항 12에 있어서, 상기 (b) 단계는 상기 LED칩의 전극들을 상기 베이스 부재 상의 단자들에 플립칩 본딩에 의해 연결하는 것을 특징으로 하는 발광소자 제조방법.
  20. 청구항 19에 있어서, 상기 형광부재의 높이는 상기 LED칩 높이의 1.5배 보다 작은 것을 특징으로 하는 발광소자 제조방법.
  21. 청구항 12에 있어서,
    상기 (b) 단계에서는 상기 베이스 부재 상에 형성된 복수의 오목한 홈 각각에 복수의 LED칩이 각각 실장되고,
    상기 (c) 단계에서는 덮개를 이용하여 상기 복수의 오목한 홈의 상부를 폐쇄하며,
    상기 (d) 단계에서는, 상부가 폐쇄된 상기 복수의 오목한 홈 각각에 형광체 분말이 포함된 액상 또는 겔상의 수지를 주입하는 것을 특징으로 하는 발광소자 제조방법.
KR1020080103646A 2008-10-22 2008-10-22 발광소자 KR101202171B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080103646A KR101202171B1 (ko) 2008-10-22 2008-10-22 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080103646A KR101202171B1 (ko) 2008-10-22 2008-10-22 발광소자

Publications (2)

Publication Number Publication Date
KR20100044491A KR20100044491A (ko) 2010-04-30
KR101202171B1 true KR101202171B1 (ko) 2012-11-15

Family

ID=42219184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080103646A KR101202171B1 (ko) 2008-10-22 2008-10-22 발광소자

Country Status (1)

Country Link
KR (1) KR101202171B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006947A (ja) * 2003-07-01 2004-01-08 Sharp Corp 発行表示装置およびその製造方法
JP2004342870A (ja) * 2003-05-16 2004-12-02 Stanley Electric Co Ltd 大電流駆動用発光ダイオード
JP2005101393A (ja) * 2003-09-26 2005-04-14 Stanley Electric Co Ltd Ｌｅｄランプ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342870A (ja) * 2003-05-16 2004-12-02 Stanley Electric Co Ltd 大電流駆動用発光ダイオード
JP2004006947A (ja) * 2003-07-01 2004-01-08 Sharp Corp 発行表示装置およびその製造方法
JP2005101393A (ja) * 2003-09-26 2005-04-14 Stanley Electric Co Ltd Ｌｅｄランプ

Also Published As

Publication number Publication date
KR20100044491A (ko) 2010-04-30

Similar Documents

Publication Publication Date Title
JP5106813B2 (ja) 色変換型発光ダイオード
US6653661B2 (en) Chip-type LED and process of manufacturing the same
EP1922762B1 (en) Manufacturing method of light emitting diode
TWI497746B (zh) 發光二極體封裝及其製造方法
KR101766299B1 (ko) 발광소자 패키지 및 그 제조 방법
EP1900040B1 (en) Light emitting diode and method of fabricating the same
US20120181559A1 (en) Light-emitting device package
US8563338B2 (en) Light emitting diode package having an LED chip mounted on a phosphor substrate
CN102447042A (zh) Led封装结构及制程
CN102751423A (zh) 发光器件封装件及其制造方法
KR101044812B1 (ko) 발광소자 실장용 기판과 그 제조방법, 발광소자 모듈과 그 제조방법, 표시장치, 조명장치 및 교통 신호기
EP2228843B1 (en) Light emitting device package
JP3332880B2 (ja) 表面実装型発光ダイオードの製造方法
CN101834256A (zh) 发光器件封装
EP3491678B1 (en) Light emitting device package with reflective side coating
KR100756617B1 (ko) 발광소자
KR20090102207A (ko) Ｌｅｄ 패키지
KR20100052031A (ko) Ｌｅｄ모듈
US11189769B2 (en) Light emitting device package with reflective side coating
KR20090073598A (ko) Ｌｅｄ 패키지
KR101202171B1 (ko) 발광소자
JP2006054210A (ja) 発光装置
KR20150042954A (ko) 측면발광 발광 장치 및 그 제조 방법
JP2000124507A (ja) 表面実装型発光ダイオード
KR20090051508A (ko) 백색 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee