KR101196555B1 - 유도가열 장치 - Google Patents

유도가열 장치 Download PDF

Info

Publication number
KR101196555B1
KR101196555B1 KR1020127006262A KR20127006262A KR101196555B1 KR 101196555 B1 KR101196555 B1 KR 101196555B1 KR 1020127006262 A KR1020127006262 A KR 1020127006262A KR 20127006262 A KR20127006262 A KR 20127006262A KR 101196555 B1 KR101196555 B1 KR 101196555B1
Authority
KR
South Korea
Prior art keywords
induction heating
heating element
coil group
wafer
heating coil
Prior art date
Application number
KR1020127006262A
Other languages
English (en)
Other versions
KR20120098597A (ko
Inventor
준야 미야타
나오키 우치다
Original Assignee
미쯔이 죠센 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쯔이 죠센 가부시키가이샤 filed Critical 미쯔이 죠센 가부시키가이샤
Publication of KR20120098597A publication Critical patent/KR20120098597A/ko
Application granted granted Critical
Publication of KR101196555B1 publication Critical patent/KR101196555B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B6/00—Heating by electric, magnetic or electromagnetic fields
    • H05B6/02—Induction heating
    • H05B6/10—Induction heating apparatus, other than furnaces, for specific applications
    • H05B6/105—Induction heating apparatus, other than furnaces, for specific applications using a susceptor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B6/00—Heating by electric, magnetic or electromagnetic fields
    • H05B6/02—Induction heating
    • H05B6/36—Coil arrangements
    • H05B6/44—Coil arrangements having more than one coil or coil segment

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • General Induction Heating (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

웨이퍼 표리면에서 온도차가 생기지 않게 하고, 웨이퍼 표면에 금속막 등이 형성되어 있는 경우에도 웨이퍼 자체의 발열에 의해 온도 분포에 불균형이 생기거나 금속막이 타서 손상되는 일을 없앨 수 있는 유도가열 장치를 제공한다.
웨이퍼(16)의 한 쪽 주면에 대향하여 배치되는 서셉터(18)와 다른 쪽 주면에 대향하여 배치되는 서셉터(20), 서셉터(18)가 웨이퍼(16)와 대향하는 면의 이면측에 배치되는 한 쪽 유도가열 코일군(22)과 서셉터(20)가 웨이퍼(16)와 대향하는 면의 이면측에 웨이퍼(16)를 기점으로 하여 한 쪽 유도가열 코일군(22)과 대칭으로 배치되는 다른 쪽 유도가열 코일군(24), 한 쪽 유도가열 코일군(22) 및 다른 쪽 유도가열 코일군(24)을 병렬로 또한 웨이퍼(16)를 기점으로 하여 면대칭인 배치 관계가 되는 유도가열 코일(22a～22f, 24a～24f)에 대해 투입하는 전류의 위상이 반대방향이 되도록 접속한 전원부(14)를 가지는 것을 특징으로 한다.

Description

유도가열 장치{INDUCTION HEATING UNIT}
본 발명은 유도가열 장치에 관한 것으로, 특히 반도체 기판을 싱글 웨이퍼 처리하는 경우에 적합한 유도가열 장치에 관한 것이다.
싱글 웨이퍼형 반도체를 열처리하는 유도가열 장치로는, 반도체 기판면 내에서의 온도 분포를 높은 정밀도로 제어하는 것을 목적으로 하여 본원 출원인은 특허문헌 1에 개시되어 있는 것과 같은 것을 제안하고 있다.
특허문헌 1에 개시되어 있는 유도가열 장치의 개요는 다음과 같다. 원환형상으로 형성한 복수의 유도가열 코일을 인접 배치하고 개개의 가열 존으로서 가열 범위가 정해진 가열 코일별로 투입하는 전력의 제어를 가능하게 한다. 유도가열 코일의 상면에는 발열체로서의 서셉터를 배치하고 있다. 그리고 서셉터의 상면에 피가열물로서의 웨이퍼를 배치한다.
이러한 구성의 유도가열 장치에 의하면 상호유도의 영향을 피하면서 인접 배치된 복수의 유도가열 코일에 투입하는 전력을 개별적으로 제어하는 것이 가능해진다. 따라서 웨이퍼의 면내 온도 분포를 높은 정밀도로 균일하게 혹은 임의의 온도 경사를 가지도록 가열 제어하는 것이 가능해진다.
특허문헌 1: 일본 공개특허공보 2009-239098호
특허문헌 1에 개시되어 있는 유도가열 장치에 의하면, 급속 가열이 가능해지고 웨이퍼의 면내 온도 분포 제어가 가능해진다.
한편으로 급속 가열에 대한 요망이 더욱 가속된 경우, 웨이퍼의 표리면 사이에서 온도차가 생겨 웨이퍼가 휘어지거나 할 가능성이 있다. 이를 해소하는 방법으로 웨이퍼를 한 쌍의 서셉터 사이에 끼워 웨이퍼를 표리 양면에서 가열하는 방법을 생각할 수 있다. 그러나 이 경우도 표리면의 가열 제어를 각각 독립적으로 행한 경우에는 웨이퍼 표리면의 온도 분포가 제각각이 되는 경우가 있다. 또한 표면에 금속막 등이 붙어 있는 웨이퍼를 가열하는 경우에는 누설자속의 영향으로 인해 웨이퍼 자체가 유도가열되어 웨이퍼 전체적으로 가열 균형이 깨져 버리거나 금속막이 타서 손상될 우려가 있다.
그래서 본 발명에서는 피가열물인 웨이퍼 표리면에서 온도차가 생기지 않게 하고, 웨이퍼 표면에 금속막 등이 형성되어 있는 경우에도 웨이퍼 자체의 발열에 의해 온도 분포에 불균형이 생기거나 금속막이 타서 손상되는 일을 없앨 수 있는 유도가열 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 관련된 유도가열 장치는, 피가열물의 한 쪽 주면에 대향하여 배치되는 한 쪽 발열체와 다른 쪽 주면에 대향하여 배치되는 다른 쪽 발열체, 상기 한 쪽 발열체에서 상기 피가열물과 대향하는 면의 이면측에 배치되는 한 쪽 유도가열 코일군과 상기 다른 쪽 발열체에서 상기 피가열물과 대향하는 면의 이면측에 상기 피가열물을 기점으로 하여 상기 한 쪽 유도가열 코일군과 대칭으로 배치되는 다른 쪽 유도가열 코일군, 상기 한 쪽 유도가열 코일군 및 상기 다른 쪽 유도가열 코일군을 병렬로 또한 상기 피가열물을 기점으로 하여 면대칭인 배치 관계가 되는 유도가열 코일에 대해 투입하는 전류의 위상이 반대방향이 되도록 접속한 전력 공급 수단을 가지는 것을 특징으로 한다.
또한 상기와 같은 특징을 가지는 유도가열 장치에 있어서 상기 한 쪽 유도가열 코일군과 상기 다른 쪽 유도가열 코일군은 각각 원환형상으로 형성되어 동심원상으로 배치된 복수의 유도가열 코일로 이루어지는 것이 좋다.
이러한 구성으로 함으로써 동일 반경에서의 가열 영역이 단일 유도가열 코일로 완성되게 된다. 이 때문에 직경이 큰 웨이퍼의 싱글 웨이퍼 가열을 함에 있어서 방열과 가열의 균형을 제어하는 것이 용이해진다.
또한 상기와 같은 특징을 가지는 유도가열 장치에서는 상기 한 쪽 유도가열 코일군과 상기 다른 쪽 유도가열 코일군을 구성하는 각 유도가열 코일 중 대칭 배치된 유도가열 코일은 각각 세트를 이루고, 상기 전력 공급 수단은 각 세트를 이루는 유도가열 코일에 대해 동일한 전류치를 공급하기 위한 복수의 인버터를 가지도록 하는 것이 좋다.
이러한 구성으로 함으로써 세트를 이루는 각 유도가열 코일에는 전류치가 동일한 전류가 공급되게 된다. 이 때문에 피가열물의 표리면에서의 가열 균형이 잡힌다. 따라서 피가열물(웨이퍼)이 휘어지는 것을 억제하는 것이 용이해진다.
그리고 상기와 같은 특징을 가지는 유도가열 장치에서는, 상기 한 쪽 발열체와 상기 다른 쪽 발열체의 두께를 각각 t, 상기 한 쪽 발열체와 상기 다른 쪽 발열체에서의 자속 침투깊이를 δ로 한 경우, t＜1.5δ의 관계를 만족하도록 상기 한 쪽 발열체와 상기 다른 쪽 발열체의 두께를 정하도록 하는 것이 좋다.
이러한 구성으로 한 경우, 발열체를 투과한 자속(누설자속)이 피가열물에 직접 도달할 가능성이 발생한다. 그러나 누설자속은 상기 구성에 의해 상쇄되게 된다. 발열체의 두께를 얇게 하게 되면 열용량의 감소에 따른 가열 효율의 증가를 초래하여 급속 온도상승에 유리해진다.
상기와 같은 특징을 가지는 유도가열 장치에 의하면, 피가열물인 웨이퍼 표리면에서의 온도차 발생을 억제할 수 있다. 또한 웨이퍼 표면에 금속막 등이 형성되어 있는 경우에도 웨이퍼 자체의 발열에 의해 온도 분포에 불균형이 생기거나 금속막이 타서 손상되는 일을 없앨 수 있다.
도 1은 실시형태에 관련된 유도가열 장치의 전체 구성을 나타내는 블록도이다.
도 2는 가열부의 구성을 나타내는 분해 사시도이다.
도 3은 전류 위상과 누설자속의 상쇄 관계를 설명하기 위한 도이다.
도 4는 선형 보간에 의한 온도 예측의 예를 나타내는 도이다.
도 5는 선형 보간에 의한 온도 예측에 전력 지령치에 기초한 보정을 더한 온도 예측치의 예를 나타내는 도이다.
도 6은 온도 예측치에 기초하여 각 가열 존에 대한 전력 지령치를 정하는 경우의 예를 나타내는 도이다.
이하, 본 발명의 유도가열 장치에 관련된 실시의 형태에 대해 도면을 참조하면서 상세하게 설명한다.
도 1은 실시형태에 관련된 유도가열 장치의 전체 구성을 나타내는 블록도이다. 도 2는 실시형태에 관련된 유도가열 장치의 가열부의 구성을 나타내는 분해 사시도이다. 실시형태에 관련된 유도가열 장치(10)는 가열부(12)와 전원부(전력 공급 수단; 14)를 기본으로 하여 구성된다. 가열부(12)는 한 쪽 발열체로서의 서셉터(18), 다른 쪽 발열체로서의 서셉터(20), 한 쪽 유도가열 코일군(22) 및 다른 쪽 유도가열 코일군(24)을 기본으로 하여 구성된다.
서셉터(18) 및 서셉터(20)는 피가열물로서의 반도체 웨이퍼(이하, 간단히 웨이퍼(16)라 한다)를 협지하도록, 웨이퍼(16)의 상면측 및 하면측에 각각 대향하도록 배치된다. 서셉터(18)와 웨이퍼(16) 및 웨이퍼(16)와 서셉터(20) 사이에는 도시하지 않은 지지 부재를 배치함으로써 소정의 공간을 유지하도록 하는 것이 바람직하다. 지지 부재의 구성 재료로는 자속의 영향을 받는 일이 없고 내열성이 높은 소재, 예를 들어 석영 등으로 하는 것이 좋다.
이러한 구성으로 함으로써 웨이퍼(16)를 표면, 이면의 양쪽에서 가열하는 것이 가능해져 웨이퍼(16) 표리면에서의 온도차 발생을 억제할 수 있다. 또 웨이퍼(16) 표리면에서의 온도차 발생을 억제함으로써 표리면의 온도차에 기인하여 웨이퍼(16)가 휘는 현상도 억제할 수 있다.
한 쪽 유도가열 코일군(22)은 서셉터(18)에서의 웨이퍼 배치면과 반대측의 주면(이면)에 대향하여 배치된다. 서셉터(18)와 한 쪽 유도가열 코일군(22) 사이에는 도시하지 않은 지지 부재를 배치하도록 해도 되지만, 석영판(도시생략) 등에 의해 코일 배치 영역과 프로세스 영역을 차폐함으로써 오염(contamination)을 방지하는 것도 가능해진다. 한 쪽 유도가열 코일군(22)은 원환형상(대략 C 형)으로 형성한 복수의 유도가열 코일(22a～22f)을 동심원상으로 인접 배치하여 구성된다.
다른 쪽 유도가열 코일군(24)은 서셉터(20)에서의 웨이퍼 배치면과 반대측의 주면에 대향하여 배치된다. 서셉터(20)와 다른 쪽 유도가열 코일군(24) 사이에는 도시하지 않은 지지 부재를 배치하도록 해도 되지만, 석영판(도시생략) 등에 의해 코일 배치 영역과 프로세스 영역을 차폐함으로써 오염을 방지하는 것도 가능해진다. 다른 쪽 유도가열 코일군(24)은 상기 서술한 한 쪽 유도가열 코일군(22)과 마찬가지로 원환형상(대략 C 형)으로 형성한 복수의 유도가열 코일(24a～24f)을 동심원상으로 인접 배치하여 구성된다. 여기서 한 쪽 유도가열 코일군(22)을 구성하는 유도가열 코일(22a～22f)과 다른 쪽 유도가열 코일군(24)을 구성하는 유도가열 코일(24a～24f)은 웨이퍼(16)를 기점으로 하여 두께 방향으로 면대칭 배치한다. 본 실시형태에서는 두께 방향으로 면대칭인 배치 관계가 되는 각 유도가열 코일(22a～22f, 24a～24f)에 대해 각각 세트를 구성하고 각 세트 단위로 개별의 가열 존(본 실시형태에서는 존 1～존 6)을 구성하기 위해 전원부(14)에 접속되며, 전원부의 상세한 것은 후술한다.
전원부(14)는 예를 들어 도 1에 나타내는 바와 같이 3상 교류 전원(28), 컨버터(30), 초퍼(32; 32a～32f), 인버터(34; 34a～34f) 및 온도 제어부(36)를 기본으로 하여 구성된다.
컨버터(30)는 3상 교류 전원(28)에서 입력되는 3상 교류 전류를 직류로 변환하여 후단에 접속되는 초퍼(32)로 출력하는 순변환부이다. 초퍼(32)는 컨버터(30)에서 출력되는 전류의 통류율을 변화시켜 인버터(34)에 입력하는 전류의 전압을 변화시키는 전압 조정부이다.
인버터(34)는 초퍼(32)에 의해 전압 조정된 직류 전류를 교류 전류로 변환하여 유도가열 코일군(22, 24)에 공급하는 역변환부이다. 또한 본 실시형태에서 예로 드는 유도가열 장치(10)의 인버터(34)는 유도가열 코일군(22, 24)과 공진 콘덴서를 직렬로 배치한 직렬공진형 인버터로 한다. 또 각 가열 존을 구성하는 세트를 이루는 유도가열 코일(예를 들어 유도가열 코일(22a)과 유도가열 코일(24a), 유도가열 코일(22b)과 유도가열 코일(24b), … 등)에는 각각 세트 단위로 개별적으로 인버터(34) 및 초퍼(32)가 접속되어 있다. 인버터(34)로부터 유도가열 코일(22a～22f, 24a～24f)에 공급되는 출력 전류의 제어는 온도 제어부(36)로부터의 입력 신호에 기초하여 행하는 것으로 한다. 각 인버터(34a～34f)에는 한 쪽 유도가열 코일군(22)과 다른 쪽 유도가열 코일군(24)에서의 대칭 위치에 위치하는 각 유도가열 코일(세트를 이루는 유도가열 코일)이 병렬로 접속되어 있다. 또한 각 인버터(34)는 도 3에 나타내는 바와 같이 각 세트를 이루는 유도가열 코일(22a～22f, 24a～24f)에 대해 투입 전류의 위상이 역방향이 되도록 접속되어 있다.
이러한 구성으로 한 경우, 도 3에 나타내는 바와 같이 서셉터(18)를 투과한 유도가열 코일(22a)로부터의 누설자속과 서셉터(20)를 투과한 유도가열 코일(24a)로부터의 누설자속의 선회 방향이 서로 역방향이 된다. 이 때문에 2개의 누설자속은 서로 상쇄되게 된다.
여기서 만약 웨이퍼(16)의 표면에 금속막이 형성되어 있는 경우, 기존에는 누설자속이 웨이퍼(16) 표면의 금속막에 대해서도 투입되게 되어 웨이퍼(16) 표면에서는 와전류에 의한 발열이 발생하게 된다. 이에 반해 본 실시형태에 관련된 유도가열 장치(10)에서는 금속막을 통한 발열의 요인이 되는 누설자속을 상쇄시킴으로써 누설자속에 의한 금속막의 직접 가열을 피하여 웨이퍼(16) 전체적으로 가열 균형이 깨지는 것을 피할 수 있다.
기존에 누설자속의 발생을 억제하는 구성의 하나로는 단순하게 서셉터(18, 20)의 두께를 두껍게 하는 수단이 생각되고 있었다. 그러나 본 실시형태에 관련된 구성으로 한 경우, 서셉터(18, 20)의 두께는 자속의 누설이 발생하는 범위로까지 얇게 할 수 있게 된다. 서셉터(18, 20)를 투과한 누설자속은 금속막을 가지는 웨이퍼에 영향을 주는 일 없이 상쇄되기 때문이다.
여기서 서셉터(18, 20)에 대한 전류의 침투깊이를 δ로 한 경우, 서셉터(18, 20)의 두께 t를 1.5δ 미만, 즉 t와 δ의 관계로 t＜1.5δ를 만족하도록 두께를 정하면 자속의 누설이 발생하기 때문에, 누설자속 상쇄에 의한 효과를 살릴 수 있다. 또한 서셉터(18, 20)의 두께를 얇게 하는 것을 이용하면 서셉터의 열용량이 감소하여 투입 자속에 대한 발열비율이 증가하게 된다. 이 때문에 웨이퍼(16)를 급속 온도상승시키는 경우에 유리해진다.
온도 제어부(36)는 온도 센서(26; 26a～26c)에 의해 검출된 서셉터(20)의 온도를 비교하여 온도검출점 간의 온도 경사를 구하고 이 온도 경사에 기초하여 예상(예측)한 가열 존 간의 온도 균형에 따라 각 유도가열 코일(22a～22f, 24a～24f)에 투입하는 전력을 정하여, 인버터(34) 및 초퍼(32)에 대해 제어 신호(입력 신호)를 출력하는 역할을 한다.
상기와 같은 구성의 전원부(14)에 의하면, 컨버터(30)에서 출력된 전류의 전압을 초퍼(32)에 의해 제어하고 초퍼(32)에서 출력된 직류 전류를 인버터(34)에 의해 변환, 주파수 조정할 수 있다. 이 때문에 초퍼(32)에 의해 출력 전력을 제어할 수 있고, 복수의 코일이 인접해 배치된 한 쪽 유도가열 코일군(22) 및 다른 쪽 유도가열 코일군(24)에 투입되는 전류의 주파수와의 위상을 인버터(34)에 의해 조정할 수 있다. 그리고 출력 전류에서의 주파수의 위상을 동기(위상차를 O으로 하는 것 또는 O에 근사시키는 것), 혹은 정해진 간격으로 유지함으로써 인접 배치된 유도가열 코일(22a～22f, 24a～24f) 사이의 상호유도의 영향을 회피할 수 있다. 또한 복수의 유도가열 코일(22a～22f, 24a～24f) 각각에 대한 투입 전력을 제어함으로써 서셉터(18, 20), 나아가 웨이퍼(16)의 온도 분포 제어를 할 수 있다.
상기와 같은 구성의 유도가열 장치(10)에서는 웨이퍼(16)를 열처리할 때 다음과 같은 제어가 이루어진다. 먼저 복수의 유도가열 코일(22a～22f, 24a～24f) 각각에 대해 소정의 전력을 투입하고 서셉터(18, 20)를 가열한 후, 세트를 이루는 유도가열 코일(예를 들어 유도가열 코일(22a)과 유도가열 코일(24a), 유도가열 코일(22b)과 유도가열코일(24b)… 등) 사이에 배치된 온도 센서(26) 각각에 의해 발열체의 온도를 검출하여 온도 제어부(36)에 송신한다. 온도 제어부(36)에서는 먼저 검출점(본 실시형태의 경우 3점)의 온도에서 각 가열 존에서의 서셉터(20)의 온도를 추측하는 선형 보간을 실시한다. 여기서 선형 보간이라는 것은 도 4에 나타내는 바와 같이 검출점의 온도를 직선으로 이어서 그 직선상에 각 가열 존의 위치 관계를 연결하는(직선상에 가열 존의 위치를 플롯하는) 것에 의해 직선상의 플롯점에서의 온도를 각 가열 존의 온도로 추측하는 것이다.
다음에 온도 제어부(36)에서는 선형 보간에 의해 얻어진 추측 온도와 현재 각 유도가열 코일(24a～24f(22a～22f))에 대해 투입하고 있는 전력치(지령치)를 관련짓는 것에 의해 선형 보간에 의해 얻어진 추측 온도를 보정한다(도 5 참조). 구체적으로는 현재의 지령치가 존 1＜존 2이면 존 2의 온도가 높다고 추측할 수 있다. 이 때문에 존 1을 낮게 존 2를 높게 보정하는 것이 되면 된다. 이러한 보정을 함으로써 각 가열 존 간의 온도 균형을 고려한 온도 예측치를 얻을 수 있다. 또 보정에 관해서는 존 1을 가열하는 유도가열 코일(22a, 24a)에 주어지고 있는 지령치와 존 2를 가열하는 유도가열 코일(22b, 24b)에 주어지고 있는 지령치의 비율(존 1/존 2 또는 존 2/존 1)로부터 도출할 수 있는 기울기를, 선형 보간에 의해 얻어진 검출점에 겹친다. 그리고 겹쳐서 얻어진 단속적인 직선을 각각 직선으로 연결하는 것에 의해 각 가열 존 간의 온도 균형을 고려한 온도 예측치를 얻는 것으로 해도 된다. 여기서 온도 예측치를 얻는 보정은 장치별 특성에 따라 시험 혹은 시뮬레이션을 실시하여 그 결과에 맞추어 보정하는 것이 적합하다.
이와 같이 하여 얻어진 온도 예측치에 대해 온도 제어부(36)는 온도 기울기(가열 존 간을 잇는 직선의 기울기)가 없어지는 가열(온도 보정)을 행하는 전력 지령치를 산출한다(도 6 참조). 여기에서 전력 지령치의 산출은 장치별 특성에 따라 시험 혹은 시뮬레이션을 실시하여 시뮬레이션 등의 결과에 맞춘 산출방법이 채택된다.
대략적인 온도 보정으로는 온도 예측치에 따라 얻어지는 기울기와 반대의 기울기를 가지는(도 6에 나타내는 꺾은선 그래프의 상하를 반전시킨 기울기) 그래프에 따른 비율의 전력 지령치를 각 가열 존에 대한 온도 보정치로 하면 된다.
이렇게 하여 얻어진 전력 지령치를 각 유도가열 코일군(22, 24)에 접속된 인버터(34) 및 초퍼(32)에 출력하는 것에 의해 각 유도가열 코일(22a～22f, 24a～24f)에 대한 투입 전력이 제어된다.
상기한 바와 같은 구성의 유도가열 장치(10)에 의해 웨이퍼(16)를 가열하면, 웨이퍼(16) 표리면에서의 온도차를 억제할 수 있다. 또한 웨이퍼(16)의 표면에 금속막 등이 형성되어 있는 경우에도 웨이퍼(16) 자체가 발열하여 생기는 온도 분포의 불균일을 없앨 수 있다.
도 1에 나타내는 실시형태에서는 세트를 이루는 유도가열 코일(예를 들어 유도가열 코일(22a)과 유도가열 코일(24a))은 공통의 인버터 및 초퍼에 접속되는 구성으로 하였다. 그러나 세트를 이루는 유도가열 코일에 대해 각각 개별 인버터 및 초퍼를 접속함으로써 보다 상세한 온도 분포 제어를 하는 것도 가능하다.
10: 유도가열 장치 12: 가열부
14: 전원부 16: 웨이퍼
18: 서셉터 20: 서셉터
22: 한 쪽 유도가열 코일군 22a～22f: 유도가열 코일
24: 다른 쪽 유도가열 코일군 24a～24f: 유도가열 코일
26(26a～26c): 온도 센서 28: 3상 교류 전원
30: 컨버터 32(32a～32f): 초퍼
34(34a～34b): 인버터 36: 온도 제어부

Claims (8)

  1. 피가열물의 한 쪽 주면에 대향하여 배치되는 한 쪽 발열체와 다른 쪽 주면에 대향하여 배치되는 다른 쪽 발열체,
    상기 한 쪽 발열체에서 상기 피가열물과 대향하는 면의 이면측에 배치되는 한 쪽 유도가열 코일군과 상기 다른 쪽 발열체에서 상기 피가열물과 대향하는 면의 이면측에 상기 피가열물을 기점으로 하여 상기 한 쪽 유도가열 코일군과 대칭으로 배치되는 다른 쪽 유도가열 코일군,
    상기 피가열물을 기점으로 하여 면대칭인 배치 관계가 되는 상기 한 쪽 유도가열 코일군 및 상기 다른 쪽 유도가열 코일군이 병렬로 접속되어 전류의 위상이 반대방향이 되도록 상기 전류를 공급하는 전력 공급 수단,
    을 가지는 것을 특징으로 하는 유도가열 장치.
  2. 제1항에 있어서,
    상기 한 쪽 유도가열 코일군과 상기 다른 쪽 유도가열 코일군은 각각 원환형상으로 형성되어 동심원상으로 배치된 복수의 유도가열 코일로 이루어지는 것을 특징으로 하는 유도가열 장치.
  3. 제1항에 있어서,
    상기 한 쪽 유도가열 코일군과 상기 다른 쪽 유도가열 코일군을 구성하는 각 유도가열 코일 중 대칭 배치된 유도가열 코일은 각각 세트를 이루고,
    상기 전력 공급 수단은 각 세트를 이루는 유도가열 코일에 대해 동일한 전류치를 공급하기 위한 복수의 인버터를 가지는 것을 특징으로 하는 유도가열 장치.
  4. 제2항에 있어서,
    상기 한 쪽 유도가열 코일군과 상기 다른 쪽 유도가열 코일군을 구성하는 각 유도가열 코일 중 대칭 배치된 유도가열 코일은 각각 세트를 이루고,
    상기 전력 공급 수단은 각 세트를 이루는 유도가열 코일에 대해 동일한 전류치를 공급하기 위한 복수의 인버터를 가지는 것을 특징으로 하는 유도가열 장치.
  5. 제1항에 있어서,
    상기 한 쪽 발열체와 상기 다른 쪽 발열체의 두께를 각각 t, 상기 한 쪽 발열체와 상기 다른 쪽 발열체에서의 자속 침투깊이를 δ로 한 경우,
    t＜1.5δ
    의 관계를 만족하도록 상기 한 쪽 발열체와 상기 다른 쪽 발열체의 두께를 정한 것을 특징으로 하는 유도가열 장치.
  6. 제2항에 있어서,
    상기 한 쪽 발열체와 상기 다른 쪽 발열체의 두께를 각각 t, 상기 한 쪽 발열체와 상기 다른 쪽 발열체에서의 자속 침투깊이를 δ로 한 경우,
    t＜1.5δ
    의 관계를 만족하도록 상기 한 쪽 발열체와 상기 다른 쪽 발열체의 두께를 정한 것을 특징으로 하는 유도가열 장치.
  7. 제3항에 있어서,
    상기 한 쪽 발열체와 상기 다른 쪽 발열체의 두께를 각각 t, 상기 한 쪽 발열체와 상기 다른 쪽 발열체에서의 자속 침투깊이를 δ로 한 경우,
    t＜1.5δ
    의 관계를 만족하도록 상기 한 쪽 발열체와 상기 다른 쪽 발열체의 두께를 정한 것을 특징으로 하는 유도가열 장치.
  8. 제4항에 있어서,
    상기 한 쪽 발열체와 상기 다른 쪽 발열체의 두께를 각각 t, 상기 한 쪽 발열체와 상기 다른 쪽 발열체에서의 자속 침투깊이를 δ로 한 경우,
    t＜1.5δ
    의 관계를 만족하도록 상기 한 쪽 발열체와 상기 다른 쪽 발열체의 두께를 정한 것을 특징으로 하는 유도가열 장치.
KR1020127006262A 2011-01-28 2011-09-29 유도가열 장치 KR101196555B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011016800A JP4901998B1 (ja) 2011-01-28 2011-01-28 誘導加熱装置
JPJP-P-2011-016800 2011-01-28
PCT/JP2011/072372 WO2012101867A1 (ja) 2011-01-28 2011-09-29 誘導加熱装置

Publications (2)

Publication Number Publication Date
KR20120098597A KR20120098597A (ko) 2012-09-05
KR101196555B1 true KR101196555B1 (ko) 2012-11-01

Family

ID=46060702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127006262A KR101196555B1 (ko) 2011-01-28 2011-09-29 유도가열 장치

Country Status (4)

Country Link
JP (1) JP4901998B1 (ko)
KR (1) KR101196555B1 (ko)
CN (1) CN102763487B (ko)
WO (1) WO2012101867A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5127987B1 (ja) * 2012-02-16 2013-01-23 三井造船株式会社 誘導加熱装置
DE102016119328A1 (de) 2016-10-11 2018-04-12 Osram Opto Semiconductors Gmbh Heizvorrichtung, Verfahren und System zur Herstellung von Halbleiterchips im Waferverbund
CN114521035B (zh) * 2020-11-18 2024-04-16 中国科学院微电子研究所 一种晶圆的直接诱导加热装置和加热方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319123A (ja) * 2005-05-12 2006-11-24 Sumco Corp エピタキシャル成長装置及びエピタキシャル成長方法
JP5226206B2 (ja) * 2006-12-22 2013-07-03 三井造船株式会社 誘導加熱を用いた熱処理方法および熱処理装置
JP5127532B2 (ja) * 2008-03-27 2013-01-23 三井造船株式会社 ウエハ熱処理システム

Also Published As

Publication number Publication date
JP2012156111A (ja) 2012-08-16
CN102763487B (zh) 2014-04-23
JP4901998B1 (ja) 2012-03-21
CN102763487A (zh) 2012-10-31
WO2012101867A1 (ja) 2012-08-02
KR20120098597A (ko) 2012-09-05

Similar Documents

Publication Publication Date Title
JP5063755B2 (ja) 誘導加熱装置および誘導加熱方法
JP4676567B1 (ja) 半導体基板熱処理装置
JP4980461B1 (ja) 誘導加熱装置
KR101196555B1 (ko) 유도가열 장치
KR101258052B1 (ko) 유도가열 장치
JP2007200813A (ja) 誘導加熱装置
JP2011228524A (ja) 半導体熱処理装置および半導体熱処理方法
KR101184133B1 (ko) 유도가열 장치
JP5976484B2 (ja) 誘導加熱方法および誘導加熱装置
JP5216153B2 (ja) 温度制御方法
JP5084069B2 (ja) 誘導加熱装置および誘導加熱方法
JP5033020B2 (ja) 誘導加熱を用いた熱処理方法並びに誘導加熱装置
KR101309385B1 (ko) 유도가열장치
JP7314024B2 (ja) 電磁誘導加熱装置
JP5535566B2 (ja) 半導体基板熱処理装置
JP6375536B2 (ja) 誘導加熱装置
WO2011040536A1 (ja) 半導体基板熱処理装置
JP5005120B1 (ja) 誘導加熱方法
JP5628731B2 (ja) 誘導加熱装置
JP2012089775A (ja) サセプタおよび半導体基板加熱装置
JP2015035361A (ja) 誘導加熱装置

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150916

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161010

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171024

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181023

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191016

Year of fee payment: 8