KR101168420B1 - Tpae type light emitting diode package and manufacturing method of the same - Google Patents

Tpae type light emitting diode package and manufacturing method of the same Download PDF

Info

Publication number
KR101168420B1
KR101168420B1 KR1020100074497A KR20100074497A KR101168420B1 KR 101168420 B1 KR101168420 B1 KR 101168420B1 KR 1020100074497 A KR1020100074497 A KR 1020100074497A KR 20100074497 A KR20100074497 A KR 20100074497A KR 101168420 B1 KR101168420 B1 KR 101168420B1
Authority
KR
South Korea
Prior art keywords
circuit pattern
led package
pattern layer
hole
type led
Prior art date
Application number
KR1020100074497A
Other languages
Korean (ko)
Other versions
KR20120012515A (en
Inventor
백지흠
이지행
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100074497A priority Critical patent/KR101168420B1/en
Publication of KR20120012515A publication Critical patent/KR20120012515A/en
Application granted granted Critical
Publication of KR101168420B1 publication Critical patent/KR101168420B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Abstract

본 발명은 도전성 재료로 이루어진 회로패턴층, 상기 회로패턴층 상에 형성되며, 다이본딩홀과 전원공급홀 및 하나 이상의 방열홀을 포함하는 절연층, 상기 다이본딩홀에 의해 노출된 회로패턴층 상에 실장된 LED 칩, 상기 전원공급홀에 의해 노출된 회로패턴층과 상기 LED 칩을 전기적으로 연결하는 연결부 및 상기 LED 칩과 연결부를 매립하는 수지부를 포함하는 테이프 타입 LED 패키지 및 그 제조 방법에 관한 것이다. 이에 의해 기존의 리드 프레임 방식에 따른 패키지를 테이프 기판을 이용한 패키지로 형성함으로써 전체 패키지의 부피 및 두께를 줄일 수 있고, 광 반사층에 의해 광효율을 높일 수 있게 된다. 더욱이, 절연층에 형성된 방열홀을 통해 열 순환을 용이하게 하여 전체 패키지의 온도를 낮추고 수명을 증가시킬 수 있다.The present invention provides a circuit pattern layer made of a conductive material, an insulating layer including a die bonding hole, a power supply hole, and at least one heat dissipation hole, and a circuit pattern layer exposed by the die bonding hole. Tape type LED package comprising a LED chip mounted on the, a circuit pattern layer exposed by the power supply hole and a connecting portion for electrically connecting the LED chip, and a resin portion for embedding the connection with the LED chip and a manufacturing method thereof. It is about. As a result, by forming a package according to the existing lead frame method into a package using a tape substrate, the volume and thickness of the entire package can be reduced, and the light efficiency can be increased by the light reflection layer. Moreover, the heat dissipation hole formed in the insulating layer may facilitate heat circulation, thereby lowering the temperature of the entire package and increasing the lifespan.

Description

테이프 타입 ＬＥＤ 패키지 및 그 제조 방법{TPAE TYPE LIGHT EMITTING DIODE PACKAGE AND MANUFACTURING METHOD OF THE SAME}Tape type LED package and manufacturing method {TPAE TYPE LIGHT EMITTING DIODE PACKAGE AND MANUFACTURING METHOD OF THE SAME}

본 발명은 LED 패키지 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 패키지의 부피 및 두께를 줄이고 집적도가 높을 뿐 아니라 절연층에서의 방열홀을 통하여 열방출을 증가시켜 전체 패키지의 온도를 낮추고 수명을 증가시킬 수 있는 테이프 타입 LED 패키지 및 그 제조 방법에 관한 것이다.The present invention relates to an LED package and a method of manufacturing the same, and more particularly, to reduce the volume and thickness of the package, to increase the degree of integration, and to increase heat dissipation through heat dissipation holes in an insulating layer, thereby lowering the temperature of the entire package and improving its lifetime. A tape type LED package that can be increased, and a method of manufacturing the same.

발광 다이오드(Light Emitting Diode : LED)는 반도체의 p-n 접합구조를 이용하여 주입된 소수 캐리어(전자 또는 정공)를 만들어 내고, 이들의 재결합에 의하여 전기 에너지를 빛 에너지로 바꾸어 주어 발광시키는 금속간 화합물 접합 다이오드를 말한다. 즉, 특정 원소의 반도체에 순방향 전압을 가하면 양극과 음극의 접합 부분을 통해 전자와 정공이 이동하면서 서로 재결합하는데 전자와 정공이 떨어져 있을 때보다 작은 에너지가 되므로 이때 발생하는 에너지의 차이로 인해 빛을 방출한다. 이러한 LED는 일반적인 표시 장치는 물론이고 조명 장치나 LCD 표시 장치의 백라이트 소자에도 응용되는 등 적용 영역이 점차 다양해지고 있다. 특히 LED는 비교적 낮은 전압으로 구동이 가능하면서도 높은 에너지 효율로 인해 발열이 낮고 수명이 긴 장점을 가지고 있으며, 종래에는 구현이 어려웠던 백색광을 고휘도로 제공할 수 있는 기술이 개발됨에 따라 현재 사용되고 있는 대부분의 광원 장치를 대체할 수 있을 것으로 기대하고 있다.Light Emitting Diodes (LEDs) produce a small number of carriers (electrons or holes) injected using the pn junction structure of a semiconductor, and intermetallic compound junctions that emit light by converting electrical energy into light energy by recombination. Refers to a diode. In other words, when a forward voltage is applied to a semiconductor of a specific element, electrons and holes move through the junction of the anode and the cathode and recombine with each other, which is less energy than when the electrons and holes are separated. Release. Such LEDs are applied to a wide range of applications, such as not only general display devices but also lighting devices or backlight devices of LCD displays. In particular, LED has the advantage of low heat generation and long life due to high energy efficiency while being able to drive at a relatively low voltage, and most of the currently used technologies have been developed to provide high brightness of white light, which was difficult to implement in the past. It is expected to replace the light source device.

도 1a은 종래 기술의 일 실시형태에 따른 LED 패키지의 단면도를 나타낸다. 도 1a를 참조하면, LED 패키지는 발광하는 GaN 화학물 칩에 골드 와이어(102) 본딩을 통해 도선을 통전시켜 주며 하부에 히트싱크(10)를 형성하여 열방출을 할 수 있도록 구성된다. 또한, 외부 지지대 및 LED 패키지 부분에 금속 리드(20)를 와이어 본딩을 통해 전기를 가해주고 빛이 날 수 있는 구조로 되어 있다. 이러한 구조는 개별 칩(60)마다 하나의 패키지의 형태를 이루고 있다.1A shows a cross-sectional view of an LED package according to one embodiment of the prior art. Referring to FIG. 1A, the LED package is configured to conduct conductive wires through bonding a gold wire 102 to a light emitting GaN chemical chip and to form heat sinks 10 at a lower portion thereof to allow heat emission. In addition, the external support and the LED package portion of the metal lead 20 through the wire bonding to the electricity and the structure that can shine. This structure forms a package for each individual chip 60.

이와 같은 종래의 LED 패키지는 리드 프레임 타입의 패키지 형태를 이루고 있다. 그러나 리드 프레임 타입은 패키지 효용 영역이 높지 않아 LED 칩을 집적화하기 힘들며 칩 사이즈 대비 패키지 사이즈가 상대적으로 크기 때문에 부품화하여 실제품에 장착시 제품의 두께나 외곽 면적이 커질 수 밖에 없다.Such a conventional LED package is in the form of a lead frame type package. However, the lead frame type has a high package utilization area, making it difficult to integrate LED chips, and the package size is relatively large compared to the chip size.

또한, LED 칩에서 발생된 열을 방출하기 위해 별도로 하부의 히트 싱크가 필요하여 그 만큼 두께 및 부피가 증가하게 된다.In addition, in order to dissipate the heat generated by the LED chip, a separate heat sink is required, thereby increasing thickness and volume.

도 1b는 종래 기술의 또 다른 실시형태에 따른 LED 패키지의 단면도를 나타낸다. 도 1b을 참조하면, 와이어(102) 본딩을 보호하는 봉지 공정에서 형광체 및 수지 복합체를 도포한 후에 빛에 직진성과 광효율을 높이기 위해 플라스틱 렌즈(25)를 사용한다. 이는 전술한 LED 패키지의 소형화의 한계의 원인으로 작용하며, 공정상 비용 문제를 발생시킨다.1B shows a cross-sectional view of an LED package according to another embodiment of the prior art. Referring to FIG. 1B, a plastic lens 25 is used to increase linearity and light efficiency to light after applying a phosphor and a resin composite in an encapsulation process to protect the bonding of the wire 102. This acts as a cause of the limitation of the miniaturization of the LED package described above, and causes a cost problem in the process.

따라서, 더욱 저렴한 비용으로 더욱 소형화되고 공정의 단순화를 꾀할 수 있는 LED 패키지를 제조할 수 있는 기술이 필요하다.Therefore, there is a need for a technology capable of manufacturing LED packages that can be miniaturized at a lower cost and simplify the process.

본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은, 더욱 저렴한 비용으로 광 패키지 자체의 부피를 줄이고 최종 제품의 두께 및 외각 부피를 줄임에 따라 소형화 및 집적화가 가능하게 하고 방열판 및 지지대 역할을 하는 회로패턴층을 광 반사층으로 도금하여 광효율을 높일 뿐 아니라 절연층에서의 방열홀을 통해 열 순환을 용이하게 하여 전체 패키지의 온도를 낮추고 수명을 증가시키는 광 패키지 및 그 제조 방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to reduce the volume of the optical package itself and reduce the thickness and the outer volume of the final product at a lower cost, thereby enabling miniaturization and integration and providing a heat sink. And an optical package and a method of manufacturing the same, in which a circuit pattern layer serving as a support is plated with a light reflecting layer to improve light efficiency, and also facilitates thermal circulation through heat dissipation holes in an insulating layer, thereby lowering the temperature of the entire package and increasing its lifetime. To provide.

상술한 과제를 해결하기 위하여 제공되는 본 발명의 제조 방법은 (a) 절연층에 다이본딩홀, 전원공급홀 및 하나 이상의 방열홀을 형성하는 단계; (b) 상기 절연층 하부에 도전성 재료로 이루어진 회로패턴층을 형성하는 단계; (c) 상기 다이본딩홀에 의해 노출된 회로패턴층 상에 LED 칩을 실장하는 단계; (d) 상기 LED 칩과 상기 전원공급홀에 의해 노출된 회로패턴층을 연결부를 통해 전기적으로 연결하는 단계; (e) 상기 LED 칩과 연결부를 매립하는 수지부를 형성하는 단계;를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a manufacturing method including: (a) forming a die bonding hole, a power supply hole, and at least one heat dissipation hole in an insulating layer; (b) forming a circuit pattern layer made of a conductive material under the insulating layer; (c) mounting an LED chip on the circuit pattern layer exposed by the die bonding hole; (d) electrically connecting the LED chip and the circuit pattern layer exposed by the power supply hole through a connection part; (e) forming a resin part filling the LED chip and the connection part.

특히, 상기 (b) 단계 이후에, (b-1) 상기 절연층 상에 솔더 레지스트층을 형성하는 단계를 더 포함할 수 있다.In particular, after the step (b), (b-1) may further comprise the step of forming a solder resist layer on the insulating layer.

또한, 상기 (b-1) 단계 이후에, (b-2) 상기 다이본딩홀, 전원공급홀 및 방열홀에 의해 노출된 회로패턴층에 은(Ag)을 포함하는 광반사층을 도금하는 단계를 더 포함할 수 있다.Further, after the step (b-1), (b-2) plating the light reflection layer containing silver (Ag) on the circuit pattern layer exposed by the die bonding hole, the power supply hole and the heat dissipation hole. It may further include.

아울러, 상기 (b-2) 단계는, 상기 절연층이 적층된 회로패턴층의 이면에도 상기 광 반사층을 도금하는 단계를 더 포함하는 것이 바람직하다.In addition, the step (b-2), preferably further comprises the step of plating the light reflection layer on the back surface of the circuit pattern layer on which the insulating layer is laminated.

또한, 상기 (e) 단계는, 형광체 및 투명 레진(Resin)을 과도포하여 볼록 렌즈 형상의 수지부를 형성하는 단계인 것이 바람직하다.In addition, the step (e) is preferably a step of forming a convex lens-shaped resin part by over-coating a phosphor and a transparent resin (Resin).

본 발명에 따른 LED 패키지의 구성은 도전성 재료로 이루어진 회로패턴층; 상기 회로패턴층 상에 형성되며, 다이본딩홀과 전원공급홀 및 하나 이상의 방열홀을 포함하는 절연층; 상기 다이본딩홀에 의해 노출된 회로패턴층 상에 실장된 LED 칩; 상기 전원공급홀에 의해 노출된 회로패턴층과 상기 LED 칩을 전기적으로 연결하는 연결부; 상기 LED 칩과 연결부를 매립하는 수지부;를 포함하는 테이프 타입 LED 패키지를 제공하여 리드프레임을 사용하지 않고 테이프 타입의 절연막을 사용하여 LED 패키지의 소형화 및 집적화의 실현이 가능하고 방열 특성을 증대시킬 수 있다.The configuration of the LED package according to the present invention comprises a circuit pattern layer made of a conductive material; An insulating layer formed on the circuit pattern layer and including a die bonding hole, a power supply hole, and one or more heat dissipation holes; An LED chip mounted on the circuit pattern layer exposed by the die bonding hole; A connection part electrically connecting the circuit pattern layer exposed by the power supply hole and the LED chip; It is possible to realize the miniaturization and integration of the LED package by using a tape type insulating film without using a lead frame by providing a tape type LED package including a resin part filling the LED chip and a connection part, and to increase heat dissipation characteristics. Can be.

특히, 상기 테이프 타입 LED 패키지는, 상기 절연층 상에 솔더 레지스트층을 더 포함할 수 있다.In particular, the tape type LED package may further include a solder resist layer on the insulating layer.

또한, 상기 테이프 타입 LED 패키지는, 상기 다이본딩홀, 전원공급홀 및 방열홀에 의해 노출된 회로패턴층 상에 광 반사층을 더 포함할 수 있다.The tape type LED package may further include a light reflection layer on the circuit pattern layer exposed by the die bonding hole, the power supply hole, and the heat dissipation hole.

또한, 상기 광 반사층은, 상기 절연층이 적층된 회로패턴층의 이면에도 형성되는 것이 바람직하다.The light reflecting layer is preferably formed on the rear surface of the circuit pattern layer in which the insulating layer is laminated.

특히, 상기 광 반사층은, 은(Ag) 도금 또는 은을 포함하여 도금되는 것이 바람직하다.In particular, the light reflection layer is preferably plated with silver (Ag) plating or silver.

아울러, 상기 도전성 재료는 구리(Cu)인 것이 바람직하며, 상기 절연층은 폴리이미드 필름(polyimide film)인 것이 바람직하다.In addition, the conductive material is preferably copper (Cu), and the insulating layer is preferably a polyimide film (polyimide film).

또한, 상기 수지부의 재료는 형광체 또는 투명 레진(Resin)을 포함할 수 있다.In addition, the resin part may include a phosphor or a transparent resin.

특히, 상기 투명 레진의 재료는 실리콘(Si)인 것이 바람직하다.In particular, the transparent resin is preferably made of silicon (Si).

또한, 상기 수지부는 볼록 렌즈 형상인 것이 바람직하다.Moreover, it is preferable that the said resin part is a convex lens shape.

본 발명에 의하면, 기존의 리드 프레임 방식에 따른 패키지를 테이프 기판을 이용한 패키지로 형성함으로써 전체 패키지의 부피 및 두께를 줄일 수 있으며, 점발광 방식에서 면발광 방식의 패키지 형성이 가능하도록 하여 집적도가 높은 패키지 생산이 가능하다. 또한, 절연층의 방열홀을 통하여 하부층 뿐 아니라 상부층인 절연층에의 열 방출을 가능하게 하여 방열 특성을 극대화시킬 수 있다.According to the present invention, it is possible to reduce the volume and thickness of the entire package by forming a package according to a conventional lead frame method using a tape substrate, and to form a surface-emitting package in a point-emitting method to enable a high degree of integration Package production is possible. In addition, heat dissipation through the heat dissipation hole of the insulating layer enables not only the lower layer but also heat dissipation to the upper layer, thereby maximizing heat dissipation characteristics.

도 1a는 종래 기술의 일 실시형태에 따른 LED 패키지의 단면도이다.
도 1b는 종래 기술의 또 다른 실시 형태에 따른 LED 패키지의 단면도이다.
도 2는 본 발명의 일 실시형태에 따른 LED 패키지의 단면도이다.
도 3a 및 도 3b는 절연층에 방열홀이 형성되지 않은 LED 패키지와 방열홀이 형성된 본 발명에 따른 LED 패키지의 열 방출의 흐름을 도시한 단면도이다.
도 4는 본 발명의 일 실시형태에 따른 LED 패키지 어레이의 단면도이다.
도 5는 본 발명의 일 실시형태에 따른 LED 패키지 제조 공정의 단면도이다.1A is a cross-sectional view of an LED package according to one embodiment of the prior art.
1B is a cross-sectional view of an LED package according to another embodiment of the prior art.
2 is a cross-sectional view of an LED package according to an embodiment of the present invention.
3A and 3B are cross-sectional views showing the heat dissipation flow of the LED package according to the present invention in which the heat dissipation hole and the LED package having no heat dissipation hole are formed in the insulating layer.
4 is a cross-sectional view of an LED package array according to one embodiment of the invention.
5 is a cross-sectional view of an LED package manufacturing process according to an embodiment of the present invention.

이하 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Therefore, the shapes and the like of the elements in the drawings are exaggerated in order to emphasize a clearer description, and elements denoted by the same symbols in the drawings denote the same elements.

도 2는 본 발명의 일 실시형태에 따른 LED 패키지의 단면도를 도시한 도면이다. 도 2를 참조하면, 본 발명의 구조는 도전성 재료로 이루어진 회로패턴층(120) 상에 다이본딩홀(112)과 전원공급홀(113) 및 하나 이상의 방열홀(115)이 형성된 절연층(110)이 형성되어 있고 상기 다이본딩홀(112)에 의해 노출된 회로패턴층(120) 상에 LED 칩(150)이 실장되어 있으며, 상기 전원공급홀(113)에 의해 노출된 회로패턴층(120)과 상기 LED 칩(150)을 전기적으로 연결하는 연결부(160) 및 상기 LED 칩(150)과 연결부(160)를 매립하는 수지부(170)로 구성되어 있다. 이때, 상기 절연층(110) 상에는 솔더 레지스트층(130)을 형성하는데, 광효율을 높이기 위해서는 일반적인 녹색 계열 솔더 레지스트가 아닌 화이트 솔더 레지스트를 도포하는 것이 바람직하다.2 is a cross-sectional view of an LED package according to an embodiment of the present invention. Referring to FIG. 2, the structure of the present invention is an insulating layer 110 having a die bonding hole 112, a power supply hole 113, and one or more heat dissipation holes 115 formed on a circuit pattern layer 120 made of a conductive material. ) Is formed and the LED chip 150 is mounted on the circuit pattern layer 120 exposed by the die bonding hole 112, and the circuit pattern layer 120 exposed by the power supply hole 113. ) And a connecting portion 160 electrically connecting the LED chip 150 and a resin portion 170 filling the LED chip 150 and the connecting portion 160. At this time, the solder resist layer 130 is formed on the insulating layer 110. In order to increase the light efficiency, it is preferable to apply a white solder resist instead of a general green solder resist.

또한, 상기 다이본딩홀(112), 전원공급홀(113) 및 방열홀(115)에 의해 노출된 회로패턴층(120)을 도금함으로써 광 반사층(140)을 형성하되, 상기 광 반사층(140)은 절연층(110)이 적층된 회로패턴층(120)의 이면에도 도금되는 것이 바람직하며, 상기 광 반사층(140)의 도금은 은(Ag)이거나 은을 포함하는 도금인 것이 바람직하다. 이와 같이 와이어 본딩을 위한 금(Au) 도금을 배제하고 은 도금층을 형성함으로써 휘도가 향상되며 열전도도가 높아져 LED 칩(150)에서 발생하는 열에 따른 방열 효과가 증대되며, 반사율이 높아져 광흡수를 막고 광효율을 극대화할 수 있게 된다.In addition, the light reflecting layer 140 is formed by plating the circuit pattern layer 120 exposed by the die bonding hole 112, the power supply hole 113, and the heat dissipation hole 115, but the light reflecting layer 140 is formed. The silver insulating layer 110 is preferably plated on the back surface of the circuit pattern layer 120, and the plating of the light reflection layer 140 is preferably silver (Ag) or a plating containing silver. As such, by removing the gold plating for wire bonding and forming the silver plating layer, the luminance is improved, the thermal conductivity is increased, and the heat dissipation effect due to the heat generated from the LED chip 150 is increased. The light efficiency can be maximized.

본 발명에 있어서, 상기 절연층(110)은 폴리이미드 필름(polyimide film)인 것이 바람직하며, 상기 도전성 재료는 구리(Cu)인 것이 바람직하다. 또한, 연결부로서의 와이어는 금(Au) 와이어(160)인 것이 바람직하다.In the present invention, the insulating layer 110 is preferably a polyimide film, and the conductive material is preferably copper (Cu). Moreover, it is preferable that the wire as a connection part is a gold (Au) wire 160.

또한, 상기 수지부(170)는 도면에서와 같이 볼록 렌즈 형상인 것이 바람직하지만 반드시 이에 한정하는 것은 아니고 평면 형상이어도 무방하다. 이때, 상기 수지부(170)의 재료는 형광체 또는 투명 레진(Resin)을 포함하는 것이 바람직하며, 상기 투명 레진의 재료는 실리콘(Si)인 것이 바람직하다.In addition, the resin portion 170 is preferably a convex lens shape as shown in the drawing, but is not necessarily limited thereto, and may be a planar shape. In this case, the material of the resin unit 170 preferably includes a phosphor or transparent resin, and the material of the transparent resin is preferably silicon (Si).

이렇게 본 발명은 하부 히트 싱크 및 금속 리드부를 사용하지 않고 필름 형태의 절연막(110) 하부의 회로패턴층(120)을 통해 소형화 및 집적화된 LED 패키지를 구현할 수 있다. 또한, 회로패턴층(120)이 절연층(110) 하부에 형성되어 있고 상기 회로패턴층(120)은 회로판 뿐 아니라 방열판의 역할도 하게 된다. 또한, 와이어 본딩의 경우 표면의 거칠기에 따른 RZ의 차이로 본딩력이 우수한 효과도 있다.As described above, the LED package can be realized through the circuit pattern layer 120 under the insulating film 110 in the form of a film without using the lower heat sink and the metal lead. In addition, the circuit pattern layer 120 is formed under the insulating layer 110 and the circuit pattern layer 120 serves as a heat sink as well as a circuit board. In addition, in the case of wire bonding, the bonding force is excellent due to the difference in RZ according to the roughness of the surface.

또한, 절연층(110)에 형성된 방열홀(115)을 통해 상부층에서의 열방출을 가능하게 하여 방열 특성을 극대화함으로써 전체 패키지의 온도를 낮추고 패키지의 수명을 증가시킬 수 있게 된다.In addition, the heat dissipation hole 115 formed in the insulating layer 110 enables heat dissipation in the upper layer to maximize heat dissipation characteristics, thereby lowering the temperature of the entire package and increasing the life of the package.

도 3a는 절연층에 방열홀이 형성되지 않은 LED 패키지를 도 3 b는 방열홀이 형성된 LED 패키지에서의 열 방출의 흐름을 도시한 단면도이다. 도 3a 와 도 3 b를 비교하면, 도 3a는 하부층인 회로패턴층(120)에서만 열방출이 이뤄질 수 있도록 설계되어 있어 상부에 열이 밀집되어 패키지 전체의 열 순환을 저해시키게 된다. 이와 같이 수평으로만 전도되어 방출되는 열이 도 3b에서와 같이 상부층인 절연층(110)에서 방열홀(115)을 통하여 수직으로 열을 방출시킬 수 있도록 하여 도 3a에 비하여 방열특성을 증대시킬 수 있게 된다.3A is a cross-sectional view illustrating a flow of heat dissipation in an LED package in which a heat dissipation hole is not formed in an insulating layer. Comparing FIG. 3A with FIG. 3B, FIG. 3A is designed such that heat can be emitted only from the circuit pattern layer 120, which is a lower layer, and heat is concentrated on the upper part, thereby inhibiting thermal circulation of the entire package. As described above, heat radiated by being conducted only horizontally can be dissipated vertically through the heat dissipation hole 115 in the insulating layer 110, which is the upper layer, as shown in FIG. Will be.

도 4는 본 발명의 일 실시형태에 따른 LED 패키지 어레이의 단면도를 도시한 도면으로서 기존의 리드 프레임 방식에 비하여 뛰어난 집적도를 가지게 된다.4 is a view showing a cross-sectional view of the LED package array according to an embodiment of the present invention has an excellent degree of integration compared to the conventional lead frame method.

도 5는 본 발명의 일 실시형태에 따른 LED 패키지 제조 공정의 단면도를 도시한 도면이다. 도면을 참조하면, 먼저 절연성 필름(110)에 펀칭을 통해 LED 칩(150)이 실장될 다이본딩홀(112)과 상기 LED 칩(150)에 전원을 공급하기 위해 회로패턴층(120)과 전기적 연결을 위한 전원공급홀(113) 및 하나 이상의 방열홀(115)을 형성한다(S2). 이때, 상기 절연성 필름(110)은 폴리이미드 필름(polyimide dilm)인 것이 바람직하다.5 is a cross-sectional view of a LED package manufacturing process according to an embodiment of the present invention. Referring to the drawings, first, the die bonding hole 112 on which the LED chip 150 is mounted and the circuit pattern layer 120 are electrically connected to the LED chip 150 by punching the insulating film 110. A power supply hole 113 and one or more heat dissipation holes 115 for connection are formed (S2). In this case, the insulating film 110 is preferably a polyimide film (polyimide dilm).

그리고 도전성 재료인 구리 박판을 라미네이트 하고, 여러 약품 처리를 통해 표면을 활성화 시킨 후, 포토레지스트를 도포하고 노광 및 현상공정을 수행한다. 현상공정이 완료된 후, 에칭 공정을 통해 필요한 회로를 형성하고 포토레지스트를 박리함으로써 회로패턴층(120)을 형성한다(S3).Then, the copper thin plate, which is a conductive material, is laminated, the surface is activated through various chemical treatments, a photoresist is applied, and an exposure and development process is performed. After the development process is completed, the circuit pattern layer 120 is formed by forming a necessary circuit through the etching process and peeling the photoresist (S3).

이후, 상기 절연층(110) 상에 솔더 레지스트층(130)을 형성하는데(S4), 일반적으로 폴리이미드는 전기적으로는 안정적이지만 그 색깔이 갈색 혹은 노란색 계열로 반사율이 좋지 않아 광효율이 떨어지는 문제점이 있어 상기 솔더 레지스트층(130)은 일반적 녹색 계열 솔더 레지스트가 아니라 화이트 솔더 레지스트를 도포하여 인쇄하는 것이 바람직하다.Thereafter, the solder resist layer 130 is formed on the insulating layer 110 (S4). In general, the polyimide is electrically stable, but its color is brown or yellow, and thus the reflectance is not good. Therefore, the solder resist layer 130 may be printed by applying a white solder resist instead of a general green solder resist.

다음으로, 다이본딩홀(112), 전원공급홀(113) 및 방열홀(115)에 의해 노출된 회로패턴층(120)을 도금하여 광 반사층(140)을 형성함으로써 본딩이 가능하도록 표면 처리를 한다(S5). 이 경우 상기 광 반사층(140)은 도면에서와 같이 상기 절연층(110)이 적층된 회로패턴층(120)의 이면에도 도금하는 것이 바람직하다. 또한, 상기 광 반사층(140)은 은(Ag)이거나 은을 포함하는 것이 바람직하다. 이렇게 금(Au) 도금을 배제하고 은 도금을 실시함으로써 폴리이미드 필름에의 광흡수를 줄이고 광효율을 높일 수 있게 된다.Next, the circuit pattern layer 120 exposed by the die bonding hole 112, the power supply hole 113, and the heat dissipation hole 115 is plated to form the light reflection layer 140, thereby performing surface treatment to enable bonding. (S5). In this case, the light reflection layer 140 is preferably plated on the back surface of the circuit pattern layer 120 in which the insulating layer 110 is stacked, as shown in the drawing. In addition, the light reflection layer 140 is preferably silver (Ag) or contain silver. Thus, silver plating is performed without the gold (Au) plating, thereby reducing light absorption to the polyimide film and increasing the light efficiency.

이후, 상기 다이본딩홀(112)에 의해 노출된 회로패턴층(120) 상에 LED 칩(150)을 실장하고(S6), 상기 LED 칩(150)과 상기 전원공급홀(113)에 의해 노출된 회로패턴층(120) 상에 형성된 광 반사층(140)에 연결부로서 금 와이어(160) 본딩을 이용하여 본딩을 실시함으로써 회로패턴층(120)과 LED칩(150)을 전기적으로 연결하고(S7) 상기 LED 칩(150)과 와이어(160)를 매립하도록 수지부(170)를 형성한다(S8). 더욱 상세하게는 솔더 레지스트의 경계부에 화이트 LED를 위해 제조된 형광체 및 투명 레진(Resin)을 과도포하여 볼록 렌즈 형상의 수지부(170)를 형성하여 LED 패키지를 완성한다. 여기서 형광체 및 투명 레진을 과도포하는 경우 표면 장력으로 인해 도시된 바와 같은 볼록 렌즈 형상의 수지부(170)가 형성된다. 이에 의해, 기존의 봉지(Encapsulation) 및 플라스틱 렌즈를 동시에 형성할 수 있다.Thereafter, the LED chip 150 is mounted on the circuit pattern layer 120 exposed by the die bonding hole 112 (S6), and is exposed by the LED chip 150 and the power supply hole 113. The circuit pattern layer 120 and the LED chip 150 are electrically connected by bonding to the light reflecting layer 140 formed on the circuit pattern layer 120 by using gold wire 160 bonding as a connection portion (S7). The resin unit 170 is formed to bury the LED chip 150 and the wire 160 (S8). More specifically, the LED package is completed by forming a convex lens-shaped resin part 170 by over-coating a phosphor and a transparent resin prepared for a white LED at a boundary of a solder resist. In the case where the phosphor and the transparent resin are over-coated, the convex lens-shaped resin portion 170 is formed as shown due to the surface tension. As a result, an existing encapsulation and a plastic lens can be simultaneously formed.

이와 같이 필름 형태의 절연막(110) 하부의 회로패턴층(120)을 통해 소형화 및 집적화된 LED 패키지를 구현이 가능하며, 상부층인 절연층(110)에서 방열홀(115)을 통하여 수직으로 열을 방출시킬 수 있도록 하여 도 3a에 비하여 방열특성을 증대시킬 수 있게 된다.As such, the LED package can be miniaturized and integrated through the circuit pattern layer 120 under the insulating film 110 in the form of a film, and heat is vertically applied through the heat dissipation hole 115 in the insulating layer 110. It is possible to increase the heat dissipation characteristics as compared to Figure 3a.

이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.The best embodiments have been disclosed in the drawings and specification above. Although specific terms have been employed herein, they are used for purposes of illustration only and are not intended to limit the scope of the invention as defined in the claims or the claims. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible from this. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

10: 히트 싱크 20: 금속 리드부
30: 스티치 본드 40: 실리콘 서브-마운트
50: 볼 본드 60: LED 칩
70: 솔더볼 90: 전기적/열적 전도성 에폭시
102: 금 와이어 110: 절연층
112: 다이본딩홀 113: 전원공급홀
115: 방열홀 120: 회로패턴층
130: 솔더 레지스트층 140: 광 반사층
150: LED 칩 160: 금 와이어
170: 수지부10: heat sink 20: metal lead portion
30: stitch bond 40: silicon sub-mount
50: ball bond 60: LED chip
70: solder ball 90: electrically / thermally conductive epoxy
102: gold wire 110: insulating layer
112: die bonding hole 113: power supply hole
115: heat dissipation hole 120: circuit pattern layer
130: solder resist layer 140: light reflection layer
150: LED chip 160: gold wire
170: resin

Claims (15)

(a) 절연층에 다이본딩홀, 전원공급홀 및 하나 이상의 방열홀을 형성하는 단계;
(b) 상기 절연층 하부에 도전성 재료로 이루어진 회로패턴층을 형성하는 단계;
(c) 상기 다이본딩홀에 의해 노출된 회로패턴층 상에 LED 칩을 실장하는 단계;
(d) 상기 LED 칩과 상기 전원공급홀에 의해 노출된 회로패턴층을 연결부를 통해 전기적으로 연결하는 단계;
(e) 상기 LED 칩과 연결부를 매립하는 수지부를 형성하는 단계;
를 포함하는 테이프 타입 LED 패키지 제조 방법.
(a) forming a die bonding hole, a power supply hole and at least one heat dissipation hole in the insulating layer;
(b) forming a circuit pattern layer made of a conductive material under the insulating layer;
(c) mounting an LED chip on the circuit pattern layer exposed by the die bonding hole;
(d) electrically connecting the LED chip and the circuit pattern layer exposed by the power supply hole through a connection part;
(e) forming a resin part filling the LED chip and the connection part;
Tape type LED package manufacturing method comprising a.
청구항 1에 있어서,
상기 (b) 단계 이후에,
(b-1) 상기 절연층 상에 솔더 레지스트층을 형성하는 단계를 더 포함하는 테이프 타입 LED 패키지 제조 방법.
The method according to claim 1,
After step (b),
(b-1) A method of manufacturing a tape type LED package further comprising the step of forming a solder resist layer on the insulating layer.
청구항 2에 있어서,
상기 (b-1) 단계 이후에,
(b-2) 상기 다이본딩홀, 전원공급홀 및 방열홀에 의해 노출된 회로패턴층에 은(Ag)을 포함하는 광반사층을 도금하는 단계를 더 포함하는 테이프 타입 LED 패키지 제조 방법.
The method according to claim 2,
After the step (b-1),
and (b-2) plating a light reflection layer including silver (Ag) on the circuit pattern layer exposed by the die bonding hole, the power supply hole, and the heat dissipation hole.
청구항 3에 있어서,
상기 (b-2) 단계는,
상기 절연층이 적층된 회로패턴층의 이면에도 상기 광 반사층을 도금하는 단계를 더 포함하는 테이프 타입 LED 패키지 제조 방법.
The method according to claim 3,
Step (b-2),
The method of claim 1, further comprising plating the light reflection layer on the back surface of the circuit pattern layer on which the insulating layer is stacked.
청구항 1에 있어서,
상기 (e) 단계는,
형광체 및 투명 레진(Resin)을 과도포하여 볼록 렌즈 형상의 수지부를 형성하는 단계인 테이프 타입 LED 패키지 제조 방법.
The method according to claim 1,
In step (e),
Tape-type LED package manufacturing method of the step of forming a convex lens-shaped resin portion by over-coating a phosphor and a transparent resin (Resin).
도전성 재료로 이루어진 회로패턴층;
상기 회로패턴층 상에 형성되며, 다이본딩홀과 전원공급홀 및 하나 이상의 방열홀을 포함하는 절연층;
상기 다이본딩홀에 의해 노출된 회로패턴층 상에 실장된 LED 칩;
상기 전원공급홀에 의해 노출된 회로패턴층과 상기 LED 칩을 전기적으로 연결하는 연결부;
상기 LED 칩과 연결부를 매립하는 수지부;
를 포함하며,
상기 방열홀은 상기 다이본딩홀에 의해 상기 회로패턴층이 노출되는 방향과 동일한 방향으로 상기 회로패턴층을 노출하도록 형성되는 테이프 타입 LED 패키지.
A circuit pattern layer made of a conductive material;
An insulating layer formed on the circuit pattern layer and including a die bonding hole, a power supply hole, and one or more heat dissipation holes;
An LED chip mounted on the circuit pattern layer exposed by the die bonding hole;
A connection part electrically connecting the circuit pattern layer exposed by the power supply hole and the LED chip;
A resin part filling the LED chip and the connection part;
Including;
The heat dissipation hole is a tape type LED package formed to expose the circuit pattern layer in the same direction as the circuit pattern layer is exposed by the die bonding hole.
청구항 6에 있어서,
상기 테이프 타입 LED 패키지는,
상기 절연층 상에 솔더 레지스트층을 더 포함하는 테이프 타입 LED 패키지.
The method of claim 6,
The tape type LED package,
Tape type LED package further comprising a solder resist layer on the insulating layer.
청구항 7에 있어서,
상기 테이프 타입 LED 패키지는,
상기 다이본딩홀, 전원공급홀 및 방열홀에 의해 노출된 회로패턴층 상에 광 반사층을 더 포함하는 테이프 타입 LED 패키지.
The method of claim 7,
The tape type LED package,
The tape type LED package further comprises a light reflection layer on the circuit pattern layer exposed by the die bonding hole, power supply hole and heat dissipation hole.
청구항 8에 있어서,
상기 광 반사층은,
상기 절연층이 적층된 회로패턴층의 이면에도 형성되는 테이프 타입 LED 패키지.
The method according to claim 8,
The light reflection layer,
Tape type LED package is also formed on the back surface of the circuit pattern layer laminated the insulating layer.
청구항 9에 있어서,
상기 광 반사층은,
은(Ag) 도금 또는 은을 포함하여 도금되는 테이프 타입 LED 패키지.
The method according to claim 9,
The light reflection layer,
Silver (Ag) plating or tape type LED package plated with silver.
청구항 6에 있어서,
상기 도전성 재료는 구리(Cu)인 테이프 타입 LED 패키지.
The method of claim 6,
The conductive material is copper (Cu) tape type LED package.
청구항 6에 있어서,
상기 절연층은 폴리이미드 필름(polyimide film)인 테이프 타입 LED 패키지.
The method of claim 6,
The insulating layer is a polyimide film (polyimide film) tape type LED package.
청구항 6에 있어서,
상기 수지부의 재료는,
형광체 또는 투명 레진(Resin)을 포함하는 테이프 타입 LED 패키지.
The method of claim 6,
The material of the resin portion,
Tape type LED package containing phosphor or transparent resin.
청구항 13에 있어서,
상기 투명 레진의 재료는 실리콘(Si)인 테이프 타입 LED 패키지.
The method according to claim 13,
Tape type LED package of the transparent resin is silicon (Si).
청구항 6에 있어서,
상기 수지부는,
볼록 렌즈 형상인 테이프 타입 LED 패키지.
The method of claim 6,
The resin portion,
Tape type LED package with convex lens shape.
KR1020100074497A 2010-08-02 2010-08-02 Tpae type light emitting diode package and manufacturing method of the same KR101168420B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100074497A KR101168420B1 (en) 2010-08-02 2010-08-02 Tpae type light emitting diode package and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100074497A KR101168420B1 (en) 2010-08-02 2010-08-02 Tpae type light emitting diode package and manufacturing method of the same

Publications (2)

Publication Number Publication Date
KR20120012515A KR20120012515A (en) 2012-02-10
KR101168420B1 true KR101168420B1 (en) 2012-07-25

Family

ID=45836375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100074497A KR101168420B1 (en) 2010-08-02 2010-08-02 Tpae type light emitting diode package and manufacturing method of the same

Country Status (1)

Country Link
KR (1) KR101168420B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073699A (en) * 2004-09-01 2006-03-16 Sumitomo Metal Electronics Devices Inc Light emitting element accommodating package
JP2009218625A (en) * 2009-07-03 2009-09-24 Hitachi Aic Inc Led device
KR101000860B1 (en) 2009-03-12 2010-12-14 삼성전기주식회사 Light Emitting Diode Package and Method of Manufacturing the Same
KR101051690B1 (en) 2010-04-28 2011-07-25 엘지이노텍 주식회사 Optical package and manufacturing method of the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073699A (en) * 2004-09-01 2006-03-16 Sumitomo Metal Electronics Devices Inc Light emitting element accommodating package
KR101000860B1 (en) 2009-03-12 2010-12-14 삼성전기주식회사 Light Emitting Diode Package and Method of Manufacturing the Same
JP2009218625A (en) * 2009-07-03 2009-09-24 Hitachi Aic Inc Led device
KR101051690B1 (en) 2010-04-28 2011-07-25 엘지이노텍 주식회사 Optical package and manufacturing method of the same

Also Published As

Publication number Publication date
KR20120012515A (en) 2012-02-10

Similar Documents

Publication Publication Date Title
US8791471B2 (en) Multi-chip light emitting diode modules
US8445928B2 (en) Light-emitting diode light source module
JP5782332B2 (en) Light emitting element
US9012941B2 (en) Light emitting diode device, light emitting apparatus and method of manufacturing light emitting diode device
JP2005209763A (en) Light-emitting device and manufacturing method therefor
JP2011216891A (en) Light-emitting device package and lighting system
KR20110056306A (en) Efficient led array
TWI390703B (en) Top view type of light emitting diode package structure and fabrication thereof
KR101051488B1 (en) Method for manufacturing light emitting diode unit, and light emitting diode unit manufactured by this method
KR101775428B1 (en) Light emitting device package and method of manufacturing the same
TWI472067B (en) Optical package and method of manufacturing the same
KR101051690B1 (en) Optical package and manufacturing method of the same
KR20120085085A (en) Cob type light emitting module and method of the light emitting module
KR101163901B1 (en) Light emitting device and lighing system
KR101039974B1 (en) Light emitting device, method for fabricating the same, and light emitting device package
KR101129002B1 (en) Optical package and manufacturing method of the same
KR101125437B1 (en) Light emitting device and lighing system
KR100954858B1 (en) A high-luminance led package and method for manufacturing thereof
KR101136392B1 (en) Optical package and manufacturing method of the same
KR101146659B1 (en) Optical package and manufacturing method of the same
KR101168420B1 (en) Tpae type light emitting diode package and manufacturing method of the same
KR101146656B1 (en) Optical package and manufacturing method of the same
KR101128991B1 (en) Side view optical package and manufacturing method of the same
KR101250381B1 (en) Optical package and manufacturing method of the same
KR101158497B1 (en) Tape type light package and manufacturing method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150605

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160607

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170605

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190612

Year of fee payment: 8