KR101152765B1 - Apparatus and method for manufacturing laminated electronic component - Google Patents
Apparatus and method for manufacturing laminated electronic component Download PDFInfo
- Publication number
- KR101152765B1 KR101152765B1 KR20110044590A KR20110044590A KR101152765B1 KR 101152765 B1 KR101152765 B1 KR 101152765B1 KR 20110044590 A KR20110044590 A KR 20110044590A KR 20110044590 A KR20110044590 A KR 20110044590A KR 101152765 B1 KR101152765 B1 KR 101152765B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- ceramic sheet
- electrode circuit
- dielectric coating
- coating film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 104
- 238000000034 method Methods 0.000 title claims abstract description 78
- 239000000919 ceramic Substances 0.000 claims abstract description 508
- 239000011248 coating agent Substances 0.000 claims abstract description 490
- 238000000576 coating method Methods 0.000 claims abstract description 490
- 239000002002 slurry Substances 0.000 claims abstract description 78
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 62
- 238000001035 drying Methods 0.000 claims abstract description 53
- 238000007639 printing Methods 0.000 claims description 114
- 230000008569 process Effects 0.000 claims description 45
- 239000000463 material Substances 0.000 claims description 41
- 238000007641 inkjet printing Methods 0.000 claims description 11
- 238000009751 slip forming Methods 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 description 27
- 240000006829 Ficus sundaica Species 0.000 description 22
- 238000003475 lamination Methods 0.000 description 22
- 239000010410 layer Substances 0.000 description 16
- 239000007788 liquid Substances 0.000 description 16
- 230000000694 effects Effects 0.000 description 14
- 239000000976 ink Substances 0.000 description 14
- 239000011347 resin Substances 0.000 description 12
- 229920005989 resin Polymers 0.000 description 12
- 238000007645 offset printing Methods 0.000 description 10
- 239000002904 solvent Substances 0.000 description 10
- 230000007547 defect Effects 0.000 description 7
- 238000001179 sorption measurement Methods 0.000 description 7
- 238000004804 winding Methods 0.000 description 7
- 239000003985 ceramic capacitor Substances 0.000 description 6
- 239000000843 powder Substances 0.000 description 6
- 239000007772 electrode material Substances 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 229910010293 ceramic material Inorganic materials 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 239000003960 organic solvent Substances 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 238000005524 ceramic coating Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000007847 structural defect Effects 0.000 description 2
- 230000002522 swelling effect Effects 0.000 description 2
- 229920002799 BoPET Polymers 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000007765 extrusion coating Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000010022 rotary screen printing Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- 238000001291 vacuum drying Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/64—Manufacture or treatment of solid state devices other than semiconductor devices, or of parts thereof, not peculiar to a single device provided for in groups H01L31/00 - H10K99/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/32—Wound capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
[과제] 전극 회로간의 단차부를 해소해서 고품질의 적층형 전자 부품을 제조할 수 있는 적층형 전자 부품 제조 장치 및 적층형 전자 부품의 제조 방법을 제공한다.
[해결수단] 외주에 이형 처리가 실시된 무단 연속 형상의 성막 기재(12)와, 성막 기재(12)에 대해서 세라믹 슬러리를 도포, 건조시켜 세라믹 시트를 형성하는 성막 형성부(16)와, 세라믹 시트(S)에 전극 회로(24)를 형성하는 전극 회로 형성부(22)와, 전극 회로(24)의 형성에 의해 생기는 세라믹 시트(S) 상의 단차부(34)에 유전체 도포막(36)을 형성하는 유전체 도포막 형성부(38)와, 세라믹 시트(S)의 적층 구조체(S')를 형성하는 적층 지지체(14)를 갖는다.DISCLOSURE OF THE INVENTION Provided is a laminated electronic component manufacturing apparatus and a method for manufacturing a laminated electronic component that can eliminate a stepped portion between electrode circuits and manufacture a high quality laminated electronic component.
[Solution] An endless continuous film-forming substrate 12 having a releasing treatment on the outer circumference, a film-forming portion 16 for applying a ceramic slurry to the film-forming substrate 12 and drying to form a ceramic sheet, and a ceramic The dielectric coating film 36 is formed on the electrode circuit forming portion 22 that forms the electrode circuit 24 on the sheet S and the step portion 34 on the ceramic sheet S formed by the formation of the electrode circuit 24. A dielectric coating film forming portion 38 for forming a film, and a laminated support 14 for forming a laminated structure S 'of the ceramic sheet S.
Description
본 발명은 적층 세라믹 콘덴서 등의 적층형 전자 부품을 제조하기 위한 적층형 전자 부품 제조 장치 및 적층형 전자 부품의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer electronic component manufacturing apparatus and a method for manufacturing a multilayer electronic component for manufacturing a multilayer electronic component such as a multilayer ceramic capacitor.
하기 특허문헌 1에는 다각 기둥 형상 휠에 감아 걸어진 무한 반송 벨트를 주회시키면서, 무한 반송 벨트 상에서 코트 롤러에 의한 세라믹 그린시트의 성형 및 전사 장치에 의한 내부 전극의 형성을 소정의 순서로 반복한다. 그리고, 무한 반송 벨트의 주회 동안에 무한 반송 벨트의 일정한 영역이 다각 기둥 형상 휠의 평면 부분에 접촉하도록 설정하고, 이 평면 부분에 접촉하는 영역의 범위 내의 크기로 목적으로 하는 세라믹 적층체를 펀칭해서 흡착 헤드에 의해 인출하는 세라믹 적층체의 제조 방법이 개시되어 있다.The following patent document 1 repeats the formation of the ceramic green sheet by a coat roller and formation of the internal electrode by the transfer apparatus in a predetermined order, while winding the endless conveyance belt wound around the polygonal column-shaped wheel. Then, during the circumference of the endless conveying belt, the constant region of the endless conveying belt is set to contact the planar portion of the polygonal column-shaped wheel, and the target ceramic laminate is punched and adsorbed to a size within the range of the region contacting the planar portion. The manufacturing method of the ceramic laminated body pulled out by a head is disclosed.
하기 특허문헌 2에는 제 1 인쇄부, 제 2 인쇄부를 요하고, 제 1 인쇄부에서 도전성 페이스트 막을 형성하고, 제 2 인쇄부에서 상기 도전성 페이스트 막이 형성되어 있지 않은 영역에 단차 해소용 세라믹 슬러리를 형성하여 단차를 해소할 수 있는 기능을 가지고, 적층 공정의 시간 단축 및 도전성 페이스트 막을 높은 정밀도로 형성할 수 있다는 효과를 갖는 적층형 전자 부품의 제조 방법이 개시되어 있다.
상기 특허문헌 1과 같이, 슬러리를 웨트 상태에서 연속적으로 건조한 시트 상에 겹쳐 도포해 가는 방법은 도포된 슬러리의 용제가 아래의 시트를 용해시켜 버려 쇼트나 IR 불량(절연 저항 불량)의 원인이 되는 시트 결함을 발생시킨다. 특히, 요즈음의 적층 세라믹 콘덴서의 시트 두께는 얇아지고 있어 이와 같은 방법에 의한 도포는 적합하지 않다.As described in Patent Document 1, the method of applying the slurry on a sheet continuously dried in a wet state causes the solvent of the applied slurry to dissolve the sheet below, causing short or IR defects (poor insulation resistance). Cause sheet defects. In particular, the sheet thickness of multilayer ceramic capacitors these days has become thin, and coating by such a method is not suitable.
상기 특허문헌 2는 원통 드럼 상에 적층 구조체를 형성하는 것이지만, 세라믹 시트는 필름 등의 지지체가 없는 고강도의 자립성 그린시트에 한정되어 있다. 고중합도의 수지를 함유시켜 강도를 증가시킨 이 시트는 소성 공정에 있어서의 탈지를 곤란하게 하고, 소성 후의 세라믹스의 치밀성을 저해하는 요인으로 되기 때문에 실용성이 낮아 양산에 이용하는 것은 어렵다.Although the said
그래서, 본 발명의 목적은 상기 문제점을 감안하여 전극 회로간의 단차부를 해소해서 고품질의 적층형 전자 부품을 제조할 수 있는 적층형 전자 부품 제조 장치 및 적층형 전자 부품의 제조 방법을 제공하는 것이다.Accordingly, it is an object of the present invention to provide a laminated electronic component manufacturing apparatus and a method for manufacturing a laminated electronic component capable of manufacturing a high quality laminated electronic component by eliminating the step between electrode circuits in view of the above problems.
본 발명은 외주에 이형 처리가 실시된 무단 연속 형상의 성막 기재(成膜 基材)와, 상기 성막 기재에 대해서 세라믹 슬러리를 도포, 건조시켜 세라믹 시트를 형성하는 성막 형성부와, 상기 세라믹 시트에 전극 회로를 형성하는 전극 회로 형성부와, 상기 전극 회로의 형성에 의해 생기는 상기 세라믹 시트 상의 단차부에 유전체 도포막을 형성하는 유전체 도포막 형성부와, 상기 세라믹 시트의 적층 구조체를 형성하는 적층 지지체를 갖는 것을 특징으로 하는 적층형 전자 부품 제조 장치이다.The present invention relates to an endless continuous film-forming substrate having a release treatment on an outer circumference thereof, a film-forming portion for forming a ceramic sheet by coating and drying a ceramic slurry on the film-forming substrate, and the ceramic sheet. An electrode circuit forming portion for forming an electrode circuit, a dielectric coating film forming portion for forming a dielectric coating film on a stepped portion on the ceramic sheet resulting from the formation of the electrode circuit, and a laminated support for forming a laminated structure of the ceramic sheet. It is a laminated electronic component manufacturing apparatus characterized by having.
본 발명은 외주에 이형 처리가 실시된 무단 연속 형상의 성막 기재와, 상기 성막 기재에 전극 회로를 형성하는 전극 회로 형성부와, 상기 성막 기재에 유전체 도포막을 형성하는 유전체 도포막 형성부와, 상기 전극 회로 및 상기 유전체 도포막을 덮도록 상기 성막 기재에 세라믹 슬러리를 도포, 건조시켜 상기 전극 회로 및 상기 유전체 도포막이 형성된 세라믹 시트를 형성하는 성막 형성부와, 상기 세라믹 시트의 적층 구조체를 형성하는 적층 지지체를 갖는 적층형 전자 부품 제조 장치이다.The present invention provides an endless continuous shape film forming substrate subjected to release treatment on an outer circumference, an electrode circuit forming portion for forming an electrode circuit on the film forming substrate, a dielectric coating film forming portion for forming a dielectric coating film on the film forming substrate, and A deposition support for forming a ceramic sheet on which the electrode circuit and the dielectric coating film are formed by applying and drying a ceramic slurry on the film forming substrate to cover an electrode circuit and the dielectric coating film, and a laminated support for forming a laminated structure of the ceramic sheet. It is a laminated electronic component manufacturing apparatus which has.
본 발명은 외주에 이형 처리가 실시된 무단 연속 형상의 성막 기재와, 상기 성막 기재에 전극 회로를 형성하는 전극 회로 형성부와, 상기 전극 회로를 덮도록 상기 성막 기재에 세라믹 슬러리를 도포, 건조시켜 상기 전극 회로가 형성된 세라믹 시트를 형성하는 성막 형성부와, 상기 전극 회로의 형성에 의해 생기는 상기 세라믹 시트 상의 단차부에 유전체 도포막을 형성하는 유전체 도포막 형성부와, 상기 세라믹 시트의 적층 구조체를 형성하는 적층 지지체를 갖는 적층형 전자 부품 제조 장치이다.The present invention provides an endless continuous film forming substrate having a releasing treatment on an outer circumference, an electrode circuit forming unit for forming an electrode circuit on the film forming substrate, and a ceramic slurry is coated and dried on the film forming substrate to cover the electrode circuit. A film forming portion for forming a ceramic sheet on which the electrode circuit is formed, a dielectric coating film forming portion for forming a dielectric coating film on a stepped portion on the ceramic sheet formed by the formation of the electrode circuit, and a laminated structure of the ceramic sheet. It is a laminated electronic component manufacturing apparatus which has a laminated support body.
본 발명은 외주에 이형 처리가 실시된 무단 연속 형상의 성막 기재와, 상기 성막 기재에 유전체 도포막을 형성하는 유전체 도포막 형성부와, 상기 유전체 도포막을 덮도록 상기 성막 기재에 세라믹 슬러리를 도포, 건조시켜 상기 유전체 도포막이 형성된 세라믹 시트를 형성하는 성막 형성부와, 상기 세라믹 시트 상의 상기 유전체 도포막과는 다른 개소의 상기 세라믹 시트 상에 전극 회로를 형성하는 전극 회로 형성부와, 상기 세라믹 시트의 적층 구조체를 형성하는 적층 지지체를 갖는 적층형 전자 부품 제조 장치이다.The present invention provides an endless continuous film forming substrate having a releasing treatment on an outer circumference, a dielectric coating film forming unit for forming a dielectric coating film on the film forming substrate, and a ceramic slurry is applied to the film forming substrate so as to cover the dielectric coating film, and dried. A film forming portion for forming a ceramic sheet on which the dielectric coating film is formed, an electrode circuit forming portion for forming an electrode circuit on the ceramic sheet at a different position from the dielectric coating film on the ceramic sheet, and a stack of the ceramic sheet. It is a laminated electronic component manufacturing apparatus which has a laminated support body which forms a structure.
이 경우, 상기 적층 지지체는 상기 성막 기재에 대해서 상기 세라믹 시트를 통해 접촉하여 상기 세라믹 시트를 상기 성막 기재로부터 박리시켜 외주에 권취함으로써 상기 세라믹 시트의 적층 구조체를 형성하는 것이 바람직하다.In this case, it is preferable that the laminated support body is brought into contact with the film forming substrate through the ceramic sheet to peel the ceramic sheet from the film forming substrate and wound around the film to form a laminated structure of the ceramic sheet.
본 발명은 상기 적층 지지체에 의해 상기 세라믹 시트의 적층 구조체가 형성되어 있을 때에 상기 성막 기재에 새로운 상기 세라믹 시트가 계속해서 형성되는 것을 특징으로 한다.The present invention is characterized in that the new ceramic sheet is continuously formed on the film-forming substrate when the laminated structure of the ceramic sheet is formed by the laminated support.
본 발명은 상기 성막 기재와 상기 적층 지지체 사이에 개재되도록 하여 설치되고, 상기 성막 기재에 형성된 상기 세라믹 시트를 상기 성막 기재로부터 수취하고, 이 수취한 상기 세라믹 시트를 상기 적층 지지체에 반송하는 반송 부재를 갖는 것을 특징으로 한다.The conveyance member which is provided so as to be interposed between the said film-forming base material and the said laminated support body, receives the said ceramic sheet formed in the said film-forming base material from the said film-forming base material, and conveys this received ceramic sheet to the said laminated | multilayer support body. It is characterized by having.
본 발명은, 상기 전극 회로 형성부는 상기 반송 부재 상의 상기 세라믹 시트에 상기 전극 회로를 형성하고, 상기 유전체 도포막 형성부는 상기 반송 부재 상의 상기 세라믹 시트의 상기 단차부에 상기 유전체 도포막을 형성하는 것을 특징으로 한다.The present invention is characterized in that the electrode circuit forming portion forms the electrode circuit on the ceramic sheet on the conveying member, and the dielectric coating film forming portion forms the dielectric coating film on the stepped portion of the ceramic sheet on the conveying member. It is done.
본 발명은, 상기 전극 회로 형성부 및 상기 유전체 도포막 형성부는 동일한 상기 반송 부재 상의 상기 세라믹 시트에 대해서 상기 전기 회로와 상기 유전체 도포막을 대략 동일한 타이밍에서 형성하는 것을 특징으로 한다.The present invention is characterized in that the electrode circuit forming portion and the dielectric coating film forming portion form the electric circuit and the dielectric coating film at approximately the same timing with respect to the ceramic sheet on the same conveying member.
본 발명은, 상기 전극 회로 형성부 및 상기 유전체 도포막 형성부는 무판(無版) 인쇄 장치인 것을 특징으로 한다. 특히, 상기 무판 인쇄 장치는 잉크젯 인쇄 장치인 것이 바람직하다.The present invention is characterized in that the electrode circuit forming portion and the dielectric coating film forming portion are a plateless printing apparatus. In particular, the plateless printing apparatus is preferably an inkjet printing apparatus.
또한, 본 발명은 이하에 나타내는 적층형 전자 부품의 제조 방법에 의해서도 상기 과제를 해결할 수 있다.Moreover, this invention can also solve the said subject by the manufacturing method of the laminated electronic component shown below.
즉, 본 발명은 외주에 이형 처리가 실시된 무단 연속 형상의 성막 기재에 대해서 성막 형성부에 의해 세라믹 슬러리를 도포, 건조시켜서 세라믹 시트를 연속 형성하는 성막 형성 공정과, 전극 회로 형성부에 의해 상기 세라믹 시트에 전극 회로를 형성하는 전극 회로 형성 공정과, 상기 전극 회로의 형성에 의해 생기는 상기 세라믹 시트 상의 단차부에 유전체 도포막 형성부에 의해 유전체 도포막을 형성하는 유전체 도포막 형성 공정과, 상기 세라믹 시트의 적층 구조체를 형성하는 적층 구조체 형성 공정을 갖는 것을 특징으로 하는 적층형 전자 부품의 제조 방법이다.That is, according to the present invention, a film forming step of continuously forming a ceramic sheet by coating and drying a ceramic slurry with a film forming forming unit on an endless continuous film forming substrate subjected to a releasing treatment on an outer circumference thereof, and by the electrode circuit forming unit, An electrode circuit forming step of forming an electrode circuit in a ceramic sheet, a dielectric coating film forming step of forming a dielectric coating film by a dielectric coating film forming portion in a step portion on the ceramic sheet formed by the formation of the electrode circuit, and the ceramic It has a laminated structure formation process which forms the laminated structure of a sheet | seat, It is a manufacturing method of the laminated electronic component characterized by the above-mentioned.
본 발명은 외주에 이형 처리가 실시된 무단 연속 형상의 성막 기재에 대해서 전극 회로 형성부에 의해 전극 회로를 형성하는 전극 회로 형성 공정과, 유전체 도포막 형성부에 의해 상기 성막 기재에 대해서 유전체 도포막을 형성하는 유전체 도포막 형성 공정과, 상기 전극 회로 및 상기 유전체 도포막을 덮도록 상기 성막 기재에 대해서 성막 형성부에 의해 세라믹 슬러리를 도포, 건조시켜 상기 전극 회로 및 상기 유전체 도포막이 형성된 세라믹 시트를 형성하는 성막 형성 공정과, 상기 세라믹 시트의 적층 구조체를 형성하는 적층 구조체 형성 공정을 갖는 적층형 전자 부품의 제조 방법이다.The present invention provides an electrode circuit forming step of forming an electrode circuit by an electrode circuit forming portion with respect to an endless continuous film forming substrate subjected to release treatment on an outer circumference thereof, and a dielectric coating film on the film forming substrate by a dielectric coating film forming portion. Forming a dielectric coating film, and coating and drying a ceramic slurry on the film-forming substrate to form the ceramic sheet on which the electrode circuit and the dielectric coating film are formed so as to cover the electrode circuit and the dielectric coating film. It is a manufacturing method of the laminated electronic component which has a film-forming formation process and the laminated structure formation process which forms the laminated structure of the said ceramic sheet | seat.
본 발명은 외주에 이형 처리가 실시된 무단 연속 형상의 성막 기재에 대해서 전극 회로 형성부에 의해 전극 회로를 형성하는 전극 회로 형성 공정과, 상기 전극 회로를 덮도록 상기 성막 기재에 대해서 성막 형성부에 의해 세라믹 슬러리를 도포, 건조시켜 상기 전극 회로가 형성된 세라믹 시트를 형성하는 성막 형성 공정과, 상기 전극 회로의 형성에 의해 생기는 상기 세라믹 시트 상의 단차부에 대해서 유전체 도포막 형성부에 의해 유전체 도포막을 형성하는 유전체 도포막 형성 공정과, 상기 세라믹 시트의 적층 구조체를 형성하는 적층 구조체 형성 공정을 갖는 적층형 전자 부품의 제조 방법이다.The present invention provides an electrode circuit forming step of forming an electrode circuit by an electrode circuit forming portion with respect to an endless continuous film forming substrate subjected to a release treatment on an outer circumference, and a film forming portion with respect to the film forming substrate so as to cover the electrode circuit. A dielectric film is formed by a film forming step of coating and drying a ceramic slurry to form a ceramic sheet on which the electrode circuit is formed, and a dielectric coating film forming portion with respect to a step portion on the ceramic sheet caused by the formation of the electrode circuit. It is a manufacturing method of the laminated electronic component which has a dielectric coating film formation process and the laminated structure formation process which forms the laminated structure of the said ceramic sheet.
본 발명은 외주에 이형 처리가 실시된 무단 연속 형상의 성막 기재에 대해서 유전체 도포막 형성부에 의해 유전체 도포막을 형성하는 유전체 도포막 형성 공정과, 상기 유전체 도포막을 덮도록 성막 형성부에 의해 상기 성막 기재에 세라믹 슬러리를 도포, 건조시켜 상기 유전체 도포막이 형성된 세라믹 시트를 형성하는 성막 형성 공정과, 상기 세라믹 시트 상의 상기 유전체 도포막과는 다른 개소의 상기 세라믹 시트 상에 전극 회로 형성부에 의해 전극 회로를 형성하는 전극 회로 형성 공정과, 상기 세라믹 시트의 적층 구조체를 형성하는 적층 구조체 형성 공정을 갖는 적층형 전자 부품의 제조 방법이다.The present invention provides a dielectric coating film forming step of forming a dielectric coating film by a dielectric coating film forming portion on an endless continuous film forming substrate subjected to release treatment on an outer circumference thereof, and the film formation by the film forming portion to cover the dielectric coating film. An electrode circuit is formed by applying and drying a ceramic slurry on a substrate to form a ceramic sheet on which the dielectric coating film is formed, and an electrode circuit forming portion on the ceramic sheet at a location different from the dielectric coating film on the ceramic sheet. It is a manufacturing method of the laminated electronic component which has an electrode circuit formation process of forming the structure, and the laminated structure formation process of forming the laminated structure of the said ceramic sheet | seat.
본 발명은 외주에 이형 처리가 실시된 무단 연속 형상의 성막 기재에 대해서 전극 회로 형성부에 의해 전극 회로를 형성하는 전극 회로 형성 공정과, 상기 전극 회로를 덮도록 상기 성막 기재에 대해서 성막 형성부에 의해 세라믹 슬러리를 도포, 건조시켜 상기 전극 회로가 형성된 세라믹 시트를 형성하는 성막 형성 공정과, 상기 세라믹 시트의 적층 구조체를 형성하는 적층 구조체 형성 공정과, 상기 전극 회로의 형성에 의해 생기는 상기 세라믹 시트의 적층 구조체 상의 단차부에 대해서 유전체 도포막 형성부에 의해 유전체 도포막을 형성하는 유전체 도포막 형성 공정을 갖는 적층형 전자 부품의 제조 방법이다.The present invention provides an electrode circuit forming step of forming an electrode circuit by an electrode circuit forming portion with respect to an endless continuous film forming substrate subjected to a release treatment on an outer circumference, and a film forming portion with respect to the film forming substrate so as to cover the electrode circuit. To form a ceramic sheet in which the electrode circuit is formed by applying and drying a ceramic slurry, a laminate structure forming step of forming a laminated structure of the ceramic sheet, and the ceramic sheet formed by the formation of the electrode circuit. It is a manufacturing method of the laminated electronic component which has a dielectric coating film formation process which forms a dielectric coating film with a dielectric coating film formation part with respect to the step part on a laminated structure.
본 발명은 외주에 이형 처리가 실시된 무단 연속 형상의 성막 기재에 대해서 유전체 도포막 형성부에 의해 유전체 도포막을 형성하는 유전체 도포막 형성 공정과, 상기 유전체 도포막을 덮도록 성막 형성부에 의해 상기 성막 기재에 세라믹 슬러리를 도포, 건조시켜 상기 유전체 도포막이 형성된 세라믹 시트를 형성하는 성막 형성 공정과, 상기 세라믹 시트의 적층 구조체를 형성하는 적층 구조체 형성 공정과, 상기 세라믹 시트의 적층 구조체 상의 상기 유전체 도포막과는 다른 개소의 상기 세라믹 시트의 적층 구조체 상에 전극 회로 형성부에 의해 전극 회로를 형성하는 전극 회로 형성 공정을 갖는 적층형 전자 부품의 제조 방법이다.The present invention provides a dielectric coating film forming step of forming a dielectric coating film by a dielectric coating film forming portion on an endless continuous film forming substrate subjected to release treatment on an outer circumference thereof, and the film formation by the film forming portion to cover the dielectric coating film. A film forming step of coating and drying a ceramic slurry on a substrate to form a ceramic sheet on which the dielectric coating film is formed, a laminate structure forming step of forming a laminated structure of the ceramic sheet, and the dielectric coating film on the laminate structure of the ceramic sheet. It is a manufacturing method of the laminated electronic component which has an electrode circuit formation process which forms an electrode circuit by an electrode circuit formation part on the laminated structure of the said ceramic sheet in a different place.
이 경우, 상기 적층 구조체 형성 공정에 있어서 상기 적층 지지체에 의해 상기 세라믹 시트의 적층 구조체가 형성되어 있을 때에 상기 성막 형성 공정에서는 상기 성막 기재에 새로운 상기 세라믹 시트가 계속해서 형성되는 것이 바람직하다.In this case, when the laminated structure of the ceramic sheet is formed by the laminated support in the laminated structure forming step, it is preferable that the new ceramic sheet is continuously formed on the film forming substrate in the film forming step.
이 경우, 상기 적층 구조체 형성 공정에 있어서 상기 적층 지지체를 상기 성막 기재에 대해서 상기 세라믹 시트를 통해 접촉시킴으로써 상기 세라믹 시트를 상기 성막 기재로부터 박리시키고, 그 박리시킨 상기 세라믹 시트를 상기 적층 지지체의 외주에 권취함으로써 상기 세라믹 시트의 적층 구조체를 형성하는 것이 바람직하다.In this case, in the laminated structure forming step, the laminated support is brought into contact with the film forming substrate via the ceramic sheet to peel the ceramic sheet from the film forming substrate, and the peeled ceramic sheet is formed on the outer circumference of the laminated support. It is preferable to form the laminated structure of the said ceramic sheet | seat by winding up.
이 경우, 상기 성막 기재와 상기 적층 지지체 사이에 개재되도록 설치된 반송 부재를 갖고, 상기 반송 부재가 상기 성막 기재에 형성된 상기 세라믹 시트를 상기 성막 기재로부터 수취하며 이 수취한 상기 세라믹 시트를 상기 적층 지지체에 반송하는 반송 공정을 갖는 것이 바람직하다.In this case, it has a conveying member provided so that it may be interposed between the said film-forming base material and the said laminated support, and the said conveyance member receives the said ceramic sheet formed in the said film-forming base material from the said film-forming base material, and this received said ceramic sheet | seat is carried out to the said laminated | stacked support body. It is preferable to have a conveyance process to convey.
이 경우, 상기 전극 회로 형성 공정 및 상기 유전체 도포막 형성 공정에 있어서 상기 전극 회로 형성부 및 상기 유전체 도포막 형성부로서 무판 인쇄 장치를 이용하고, 이 무판 인쇄 장치에 의해 상기 전극 회로 및 상기 유전체 도포막이 형성되는 것이 바람직하다. 특히, 무판 인쇄 장치로서 잉크젯 인쇄 장치를 이용하는 것이 바람직하다.In this case, in the electrode circuit forming step and the dielectric coating film forming step, a plateless printing apparatus is used as the electrode circuit forming portion and the dielectric coating film forming portion, and the electrode circuit and the dielectric coating are applied by the plateless printing apparatus. It is preferable that a film is formed. In particular, it is preferable to use an inkjet printing apparatus as a plateless printing apparatus.
<발명의 효과>EFFECTS OF THE INVENTION [
본 발명에 의하면, 전극 회로간의 단차를 해소해서 고품질의 적층형 전자 부품을 제조할 수 있다. 또한, 간헐적인 운전이 아니라 연속 운전함으로써 적층형 전자 부품의 제조 효율(제조 속도)을 향상시킬 수 있다.According to the present invention, a high quality laminated electronic component can be manufactured by eliminating the step between the electrode circuits. Moreover, the manufacturing efficiency (manufacturing speed) of a laminated electronic component can be improved by continuous operation instead of intermittent operation.
즉, 세라믹 시트 상의 전극 회로간의 단차부를 유전체 도포막(유전체 재료)으로 메움으로써 전극 회로간의 단차부를 해소할 수 있다. 이에 따라, 세라믹 시트의 적층수가 증가된 경우에 발생되기 쉬워지는 적층 어긋남이나 접착 불량을 방지할 수 있고, 또한, 상기 단차부가 있는 것에 기인하는 구조 결함 등의 불량을 억제할 수 있다.In other words, the stepped portion between the electrode circuits can be eliminated by filling the stepped portion between the electrode circuits on the ceramic sheet with a dielectric coating film (dielectric material). Thereby, the lamination | stacking shift | offset | difference and adhesion defect which become easy to generate | occur | produce when the number of laminated sheets of a ceramic sheet is increased can be prevented, and defects, such as a structural defect resulting from having the said step part, can be suppressed.
또한, 세라믹 시트가 성막 기재 상에 연속으로 형성되므로, 간헐적인 도포에 비해 막 두께의 안정 영역이 넓어져서 얻어진 적층 구조체로부터 전자 부품으로서 분할할 수 있는 개수를 늘릴 수 있다.In addition, since the ceramic sheet is continuously formed on the film-forming substrate, the number of parts that can be divided as electronic components from the laminated structure obtained by expanding the stable region of the film thickness compared to the intermittent coating can be increased.
성막 기재 상에 세라믹 시트를 형성하는 프로세스와, 세라믹 시트 상에 전극 회로 및 유전체 도포막을 형성하는 프로세스와, 적층 지지체 상에 세라믹 시트의 적층 구조체를 형성하는 프로세스를 연속 운전에 의해 실행하기 때문에 보다 단시간에 고생산성으로 세라믹 시트의 적층 구조체를 형성할 수 있다.The process of forming a ceramic sheet on a film-forming base material, the process of forming an electrode circuit and a dielectric coating film on a ceramic sheet, and the process of forming a laminated structure of a ceramic sheet on a laminated support body by continuous operation are performed for a shorter time. It is possible to form a laminated structure of a ceramic sheet with high productivity.
또한, 종래와 같은 길이가 긴 필름 기재를 이용할 필요가 없어 중간 재료 비용을 억제할 수 있다.Moreover, it is not necessary to use a long film base material like the conventional one, and the intermediate material cost can be suppressed.
이상과 같이 해서, 전자 부품의 품질 불량의 발생을 억제하고, 저비용으로, 또한 간헐적인 운전이 아니라 연속적으로 운전함으로써 적층형 전자 부품의 제조 효율(생산 속도)을 향상시킬 수 있다.As described above, the production efficiency (production speed) of the laminated electronic component can be improved by suppressing the occurrence of poor quality of the electronic component and continuously operating at low cost and not intermittently.
또한, 본 발명은 상기 적층 지지체에 의해 상기 세라믹 시트의 적층 구조체가 형성되어 있을 때에 상기 성막 기재에 새로운 상기 세라믹 시트가 계속해서 형성되므로, 간헐적인 운전이 아니라 연속 운전으로 세라믹 시트의 적층 구조체를 형성할 수 있다. 이에 따라, 세라믹 시트의 적층 구조체를 매우 단시간에 형성할 수 있다. 이 결과, 세라믹 시트의 적층 구조체의 제조 효율을 향상시킬 수 있다.Further, in the present invention, when the laminated structure of the ceramic sheet is formed by the laminated support, the new ceramic sheet is continuously formed on the film-forming substrate, so that the laminated structure of the ceramic sheet is formed by continuous operation instead of intermittent operation. can do. Thereby, the laminated structure of a ceramic sheet can be formed in a very short time. As a result, the manufacturing efficiency of the laminated structure of a ceramic sheet can be improved.
또한, 본 발명은 유전체 도포막 형성부에 의해 반송 부재 상의 세라믹 시트의 단차부에 유전체 도포막이 형성된다. 이에 따라, 성막 기재 상에서 건조된 세라믹 시트의 단차부에 대해서 유전체 도포막이 형성되기 때문에 유전체 도포막의 형성 위치의 위치 정밀도를 한층 높일 수 있다. 이 결과, 세라믹 시트 상에 발생된 단차부를 확실하게 해소시킬 수 있다.Moreover, in this invention, a dielectric coating film is formed in the step part of the ceramic sheet on a conveyance member by the dielectric coating film forming part. Thereby, since a dielectric coating film is formed with respect to the stepped part of the ceramic sheet dried on the film-forming base material, the positional accuracy of the formation position of a dielectric coating film can be improved further. As a result, the step portion generated on the ceramic sheet can be reliably eliminated.
또한, 본 발명은 상기 전극 회로 형성부 및 상기 유전체 도포막 형성부가 무판 인쇄 장치이기 때문에 세라믹 시트의 각 층마다 다른 패턴의 전극 회로 및 유전체 도포막을 형성할 수 있다. 또한, 적층 지지체 상에서의 세라믹 시트의 적층의 진행에 따라 세라믹 시트의 신축 또는 적층 지지체의 크기에 변화가 발생되더라도 전극 회로간 및 유전체 도포막간의 피치를 조정해서 위치 어긋남이 없는 전극 회로 및 유전체 도포막을 형성할 수 있다.Further, in the present invention, since the electrode circuit forming portion and the dielectric coating film forming portion are plateless printing apparatuses, it is possible to form electrode circuits and dielectric coating films of different patterns for each layer of the ceramic sheet. In addition, even when the ceramic sheet is stretched or stretched in accordance with the progress of lamination of the ceramic sheet on the laminated support, the pitch between the electrode circuit and the dielectric coating film is adjusted to adjust the pitch between the electrode circuit and the dielectric coating film. Can be formed.
도 1은 본 발명의 제 1 실시형태에 의한 적층형 전자 부품 제조 장치의 설명도이다.
도 2는 세라믹 시트 상의 결함부의 위치를 나타낸 설명도이다.
도 3은 세라믹 시트 상의 전극 회로간에 발생된 단차부(홈, 오목부)를 나타낸 설명도이다.
도 4는 세라믹 시트 상의 전극 회로와 유전체 도포막을 나타낸 설명도이다.
도 5는 본 발명의 제 2 실시형태에 의한 적층형 전자 부품 제조 장치의 설명도이다.
도 6은 본 발명의 제 3 실시형태에 의한 적층형 전자 부품 제조 장치의 설명도이다.
도 7은 본 발명의 제 4 실시형태에 의한 적층형 전자 부품 제조 장치의 설명도이다.
도 8은 본 발명의 제 5 실시형태에 의한 적층형 전자 부품 제조 장치의 설명도이다.
도 9는 본 발명의 제 6 실시형태에 의한 적층형 전자 부품 제조 장치의 설명도이다.
도 10은 본 발명의 제 7 실시형태에 의한 적층형 전자 부품 제조 장치의 설명도이다.
도 11은 본 발명의 제 8 실시형태에 의한 적층형 전자 부품 제조 장치의 설명도이다.
도 12는 본 발명의 제 9 실시형태에 의한 적층형 전자 부품 제조 장치의 설명도이다.
도 13은 본 발명의 제 10 실시형태에 의한 적층형 전자 부품 제조 장치의 설명도이다.
도 14는 본 발명의 제 11 실시형태에 의한 적층형 전자 부품 제조 장치의 설명도이다.
도 15는 본 발명의 제 12 실시형태에 의한 적층형 전자 부품 제조 장치의 설명도이다.
도 16은 본 발명의 제 13 실시형태에 의한 적층형 전자 부품 제조 장치의 설명도이다.BRIEF DESCRIPTION OF THE DRAWINGS It is explanatory drawing of the laminated electronic component manufacturing apparatus by 1st Embodiment of this invention.
It is explanatory drawing which shows the position of the defect part on a ceramic sheet | seat.
3 is an explanatory view showing step portions (grooves, recesses) generated between electrode circuits on a ceramic sheet.
4 is an explanatory diagram showing an electrode circuit and a dielectric coating film on a ceramic sheet.
It is explanatory drawing of the laminated electronic component manufacturing apparatus by 2nd Embodiment of this invention.
It is explanatory drawing of the laminated electronic component manufacturing apparatus by 3rd Embodiment of this invention.
It is explanatory drawing of the laminated electronic component manufacturing apparatus by 4th Embodiment of this invention.
It is explanatory drawing of the laminated electronic component manufacturing apparatus by 5th Embodiment of this invention.
It is explanatory drawing of the laminated electronic component manufacturing apparatus by 6th Embodiment of this invention.
It is explanatory drawing of the laminated electronic component manufacturing apparatus by 7th Embodiment of this invention.
It is explanatory drawing of the laminated electronic component manufacturing apparatus by 8th Embodiment of this invention.
It is explanatory drawing of the laminated electronic component manufacturing apparatus by 9th Embodiment of this invention.
It is explanatory drawing of the laminated electronic component manufacturing apparatus by 10th Embodiment of this invention.
It is explanatory drawing of the laminated electronic component manufacturing apparatus by 11th Embodiment of this invention.
It is explanatory drawing of the laminated electronic component manufacturing apparatus by 12th Embodiment of this invention.
It is explanatory drawing of the laminated electronic component manufacturing apparatus by 13th Embodiment of this invention.
본 발명의 제 1 실시형태에 의한 적층형 전자 부품 제조 장치 및 적층형 전자 부품의 제조 방법에 대해서 도면을 참조해서 설명한다. 또한, 본 발명이 제조 대상으로 하고 있는 「적층형 전자 부품」에는 적층 세라믹 콘덴서나 적층 세라믹 인덕터 등의 적층형 전자 부품이 포함된다. 이하, 적층형 전자 부품으로서 적층 세라믹 콘덴서를 일례로 들어 설명한다.EMBODIMENT OF THE INVENTION The laminated electronic component manufacturing apparatus and manufacturing method of a laminated electronic component which concern on 1st Embodiment of this invention are demonstrated with reference to drawings. In addition, the "layered electronic component" which this invention makes object includes laminated electronic components, such as a multilayer ceramic capacitor and a multilayer ceramic inductor. Hereinafter, a multilayer ceramic capacitor will be described as an example of a multilayer electronic component.
우선, 적층형 전자 부품 제조 장치에 대해서 설명한다.First, the laminated electronic component manufacturing apparatus is demonstrated.
도 1에 나타내는 바와 같이, 적층형 전자 부품 제조 장치(10)는 주로 표면(외주면)에 이형 처리가 실시되어 세라믹 시트(S)를 형성하는 코팅 롤(12)(성막 기재)과, 코팅 롤(12)로부터 박리한 세라믹 시트(S)를 권취해서 세라믹 시트(S)의 적층 구조체(S')를 형성하는 스태킹 롤(14)(적층 지지체)을 갖고 있다.As shown in FIG. 1, the laminated electronic
코팅 롤(12)의 주위에는 코팅 롤(12)의 표면에 세라믹 시트(S)의 재료가 되는 세라믹 슬러리를 도포하기 위한 성막 수단(16)(성막 형성부)과, 성막 수단(16)에 세라믹 슬러리를 공급하기 위한 급액 수단(18)과, 코팅 롤(12)의 표면 상의 세라믹 슬러리를 건조 고화시키기 위한 건조 경화 장치(20)와, 코팅 롤(12)에 세라믹 시트(S)를 통해 접촉해서 코팅 롤(12) 상의 세라믹 시트(S)를 인쇄 반송 롤러(반송 부재)(32)에 반송하기 위한 중간 반송 롤러(반송 부재)(30)가 배치되어 있다. 또한, 중간 반송 롤러(30)에는 인쇄 반송 롤러(32)가 세라믹 시트(S)를 통해 접촉하고 있다. 인쇄 반송 롤러(32)의 주위에는 세라믹 시트(S)에 전극 회로(24)(도 2 참조)를 형성하기 위한 전극 회로 형성 수단(22)(전극 회로 형성부)과, 전극 회로(24)의 형성에 의해 세라믹 시트(S)의 표면에 발생되는 단차부(34)(도 3 및 도 4 참조)에 유전체 도포막(36)을 형성하기 위한 유전체 도포막 형성 수단(38)(유전체 도포막 형성부)과, 전극 회로(24) 및 유전체 도포막(36)을 건조시키기 위한 건조 경화 장치(26)와, 인쇄 반송 롤러(32)에 세라믹 시트(S)를 통해 접촉한 스태킹 롤(14)이 배치되어 있다.Around the
본 실시형태의 적층형 전자 부품 제조 장치(10)는 세라믹 시트(S)에 전극 회로(24)를 형성함으로써 단차부(34)[전극 회로간에 발생되는 오목부 또는 세라믹 시트(S) 상의 요철]에 유전체 도포막(36)을 형성해서 단차부(34)를 저감하고, 또한 전극 회로(24) 및 유전체 도포막(36)이 형성된 세라믹 시트(S)를 스태킹 롤(14)의 외주면에 권취해서(적층해서) 세라믹 시트(S)의 적층 구조체(S')를 형성하는 것이 특징이다.The laminated electronic
여기서, 성막 수단(16)의 코팅 롤 회전 방향 하류측[성막 수단(16)과 전극 회로 형성 수단(22) 사이]에 코팅 롤(12)의 표면 상의 세라믹 슬러리를 건조 고화시키기 위한 건조 경화 장치(20)가 배치되어 있다. 또한, 전극 회로 형성 수단(22)의 인쇄 반송 롤러 회전 방향 하류측에 유전체 도포막 형성 수단(38)이 배치되어 있다. 또한, 유전체 도포막 형성 수단(38)의 인쇄 반송 롤러 회전 방향 하류측에 전극 회로(24) 및 유전체 도포막(36)을 건조시키기 위한 건조 경화 장치(26)가 배치되어 있다. 또한, 건조 경화 장치(26)의 인쇄 반송 롤러 회전 방향 하류측에 스태킹 롤(14)이 배치되어 있다.Here, a dry curing apparatus for drying and solidifying the ceramic slurry on the surface of the
구체적으로, 코팅 롤(12)은 표면에 이형 처리가 실시된 금속 등의 강체 롤(원기둥 형상 또는 원통 형상)로 구성되어 있다. 코팅 롤(12)은 도시하지 않은 구동원에 의해 회전 구동되도록 구성되어 있다. 또한, 이형 처리는 예컨대, 불소계 도금 처리 등이 해당된다.Specifically, the
스태킹 롤(14)은 탈착 가능한 금속제의 원통 지그의 외주면에 탄성체(예컨대, 수지 필름, 탄성 필름, 고무, 점성 시트 등)를 붙여서 구성되어 있다. 이 원통 지그를 회전축에 장착해서 코팅 롤(12)과 동기해서 회전시킨다. 또한, 스태킹 롤(14)은 도시하지 않은 구동원에 의해 회전 구동되도록 구성되어 있어도 좋고, 코팅 롤(12)의 회전력을 받아서 동시 회전하도록 구성되어 있어도 좋다. 스태킹 롤(14)은 도시하지 않은 압력 부여 기구에 의해 인쇄 반송 롤러(32)에 대해서 소정의 압력(압박력)으로 압박되어 있다.The stacking
여기서, 코팅 롤(12)의 외주 길이는 스태킹 롤(14)의 외주 길이와 동일 길이이거나, 또는 코팅 롤(12)의 외주 길이 또는 스태킹 롤(14)의 외주 길이 중 한쪽이 다른쪽에 대해서 정수배인 것이 바람직하다.Here, the outer circumferential length of the
성막 수단(16)으로서는 예컨대, 다이 코터 등의 압출 도포 방식이나 닥터 블레이드, 롤 코터, 잉크젯형 코터 등이 채용된다. 또한, 코팅 롤(12)의 외주면에 형성되는 세라믹 시트(S)의 막 두께를 보다 얇게 하기 위해서는 다이 코터에 상류 감압 기구를 설치하는 것이 바람직하다. 성막 수단(16)으로부터 코팅 롤(12)에 대해서 연속적(비 간헐적)으로 세라믹 슬러리를 도포해서 세라믹 시트(S)가 형성된다. 이와 같이, 동일한 코팅 롤(12)에 대해서 세라믹 슬러리가 연속적으로 공급된다.As the film forming means 16, for example, an extrusion coating method such as a die coater, a doctor blade, a roll coater, an inkjet coater, or the like is adopted. Moreover, in order to make thinner the film thickness of the ceramic sheet | seat S formed in the outer peripheral surface of the
급액 수단(18)으로서는 예컨대, 기어 펌프가 채용된다. 또한, 급액 수단(18)은 기어 펌프에 한정되는 것은 아니고, 실린더형 디스펜서, 다이어프램 펌프 등을 적절하게 채용해도 좋다.As the liquid supply means 18, for example, a gear pump is employed. In addition, the liquid supply means 18 is not limited to a gear pump, You may employ | adopt a cylindrical dispenser, a diaphragm pump, etc. suitably.
중간 반송 롤러(30) 및 인쇄 반송 롤러(32)는 점착 등의 수단에 의해 전공정으로부터 세라믹 시트(S)를 수취하고, 수취한 세라믹 시트(S)를 후공정으로 반송하는 기능을 갖고 있다. 중간 반송 롤러(30) 및 인쇄 반송 롤러(32)는 금속이나 수지의 강체 롤이나 표면에 수지를 코팅한 롤 등을 적절하게 선택한다.The
중간 반송 롤러(30)가 세라믹 시트(S)를 유지하는 힘은 코팅 롤(12)이 세라믹 시트(S)를 유지하는 힘보다 크고, 또한 인쇄 반송 롤러(32)가 세라믹 시트(S)를 유지하는 힘보다 작게 설정되어 있으므로, 세라믹 시트(S)는 코팅 롤(12)로부터 박리되어 중간 반송 롤러(30)에 유지되고, 그 후 인쇄 반송 롤러(32)에 전사된다. 인쇄 반송 롤(32)이 세라믹 시트(S)를 유지하는 힘은 스태킹 롤(14)이 세라믹 시트(S)를 유지하는 힘보다 작게 설정되어 있으므로, 세라믹 시트(S)는 인쇄 반송 롤러(32)로부터 박리되어 스태킹 롤(14)에 전사된다. 스태킹 롤(14)의 탄성체의 표면은 점착, 정전 흡착 등의 수단에 의해 세라믹 시트(S)를 유지한다. 또한, 스태킹 롤(14)에 의해 권취된 세라믹 시트(S)는 서로 겹치는 시트층끼리가 압착되어 서로 유지한다. 이들 유지의 힘은 인쇄 반송 롤러(32)가 세라믹 시트(S)를 유지하는 힘보다 크게 설정되어 있으므로, 세라믹 시트(S)는 인쇄 반송 롤러(32)로부터 박리되어 스태킹 롤(14)에 전사된다.The force that the
상세하게는, 중간 반송 롤러(30)는 코팅 롤(12)로부터 세라믹 시트(S)를 박리해서 인쇄 반송 롤러(32)에 전사하는 기능을 갖고 있다. 또한, 인쇄 반송 롤러(32)는 중간 반송 롤러(30)로부터 세라믹 시트(S)를 박리해서 스태킹 롤(14)에 전사하는 기능을 갖고 있다. 또한, 중간 반송 롤러(30) 및 인쇄 반송 롤러(32)는 세라믹 시트(S)를 흡착(흡인 또는 정전 흡착)해서 박리 반송하는 박리 반송 롤이여도 좋다. 이 때, 중간 반송 롤러(30) 및 인쇄 반송 롤러(32)는 세라믹 시트(S)를 흡착하는 부위와 흡착하지 않는 부위를 제어하도록 구성되는 것이 바람직하다. 코팅 롤(12)로부터 세라믹 시트(S)를 수취할 때에 세라믹 시트(S)에 접촉하는 중간 반송 롤러(30)의 소정 부위에 흡착 기능을 가지게 하고, 수취한 세라믹 시트(S)를 인쇄 반송 롤러(32)에 전사할 때에 세라믹 시트(S)에 접촉하는 중간 반송 롤러(30)의 소정 부위에 비흡착 영역을 가지게 함으로써 세라믹 시트(S)의 수취와 전사를 원활하게 행할 수 있다. 이 흡착 기능 및 비흡착 영역에 대해서는 인쇄 반송 롤러(32)에 대해서도 마찬가지이다. 즉, 중간 반송 롤러(30)로부터 세라믹 시트(S)를 수취할 때에 세라믹 시트(S)에 접촉하는 인쇄 반송 롤러(32)의 소정 부위에 흡착 기능을 가지게 하고, 수취한 세라믹 시트(S)를 스태킹 롤(14)에 전사할 때에 세라믹 시트(S)에 접촉하는 인쇄 반송 롤러(32)의 소정 부위에 비흡착 영역을 가지게 함으로써 세라믹 시트(S)의 수취와 전사를 원활하게 행할 수 있다.In detail, the
또한, 본 실시형태에서는 인쇄 반송 롤러(32) 상의 세라믹 시트(S)에 대해서 전극 회로(24) 및 유전체 도포막(36)이 형성된다.In addition, in this embodiment, the
전극 회로 형성 수단(22)으로서는 예컨대, 잉크젯 인쇄 장치가 채용된다. 전극 회로 형성 수단(22)은 무판 인쇄 수단이 바람직하지만, 건조 후의 전극 회로(24)를 전사해도 좋고, 요판 인쇄, 요판 오프셋 인쇄 등 수단은 상관 없다. 또한, 전극 회로 형성 수단(22)에서 사용되는 전극재 잉크는 예컨대, 유기 용매에 Ni 분말(니켈 분말)과 수지를 용해 분산시킨 것이 사용된다. UV 경화성의 수지에 Ni 분말을 분산시킨 것이여도 좋다. 특히, 세라믹 도포막에 대해서 팽윤성이 낮은 용매를 이용하는 것이 바람직하다. 또한, 용매는 수계(水系)이여도 좋다.As the electrode
유전체 도포막 형성 수단(38)으로서는 예컨대, 잉크젯 인쇄 장치가 채용된다. 유전체 도포막 형성 수단(38)은 무판 인쇄 수단이 바람직하지만, 건조 후의 유전체 도포막을 전사해도 좋고, 요판 인쇄, 요판 오프셋 인쇄, 그라비어 인쇄, 그라비어 오프셋 인쇄, 로터리 스크린 인쇄 등 수단은 상관 없다. 또한, 유전체 도포막 형성 수단(38)에서 사용되는 유전체 재료는 세라믹 잉크, 예컨대, 유기 용매에 세라믹스 분말과 수지를 용해 분해시킨 것이다. UV 경화 수지에 세라믹스 분말을 분산시킨 것을 이용해도 좋다. 특히, 세라믹 도포막에 대해서 팽윤성이 낮은 용매를 이용하는 것이 바람직하다. 또한, 용매는 수계이여도 좋다.As the dielectric coating film forming means 38, for example, an inkjet printing apparatus is employed. The dielectric coating film forming means 38 is preferably a plateless printing means. However, the dielectric coating film after drying may be transferred, and any means such as intaglio printing, intaglio offset printing, gravure printing, gravure offset printing, or rotary screen printing may be used. The dielectric material used in the dielectric coating film forming means 38 is obtained by dissolving and dissolving ceramic powder and resin in a ceramic ink, for example, an organic solvent. You may use what disperse | distributed the ceramic powder to UV hardening resin. In particular, it is preferable to use a solvent with low swelling property with respect to a ceramic coating film. In addition, the solvent may be aqueous.
건조 경화 장치(20,26)로서는 예컨대, 열풍에 의해 건조시키는 방법이나 코팅 롤(12)의 외주면을 가열하는 방법이 채용된다. UV 경화성의 수지를 이용하고 있을 경우, UV 조사해서 경화시켜도 좋다. 건조 경화 장치(20,26)는 도포된 세라믹 슬러리나 전극재 잉크를 건조 또는 경화시키기 위한 것이다. 또한, 코팅 롤(12) 상의 세라믹 슬러리를 건조 경화시키기 위한 건조 경화 장치(20)에는 진공 건조 수단을 이용해도 좋다. 건조 경화 장치(26)는 인쇄 반송 롤러(32) 상의 세라믹 시트(S)에 형성된 전극 회로(24) 및 유전체 도포막(36)을 건조시키기 위한 것이다.As the
세라믹 슬러리로서는 예컨대, 유기 용매에 세라믹스 분말과 수지를 용해 분산시킨 것이 채용된다. UV 경화 수지에 세라믹스 분말을 분산시킨 것을 이용해도 좋다. 또한, 용매는 수계이여도 좋다.As a ceramic slurry, what melt | dissolved and disperse | distributed the ceramic powder and resin in the organic solvent is employ | adopted, for example. You may use what disperse | distributed the ceramic powder to UV hardening resin. In addition, the solvent may be aqueous.
이어서, 적층형 전자 부품 제조 장치(10)를 이용한 세라믹 시트(S)의 적층 구조체(S')의 제조 방법에 대해서 설명한다.Next, the manufacturing method of the laminated structure S 'of the ceramic sheet S using the laminated electronic
이형 처리를 실시한 코팅 롤(12)을 소정의 속도로 회전시키고, 이 외주면에 세라믹 슬러리를 성막 수단(16)에 의해 도포한다. 또한, 세라믹 슬러리의 공급은 급액 수단(18)인 기어 펌프를 이용해서 행해진다. 그리고, 코팅 롤(12) 상에서 세라믹 슬러리를 건조 경화 장치(20)를 이용하여 건조시켜 고화시킨다. 여기서, 건조 경화 장치(20)에 의한 세라믹 슬러리의 건조에는 소정 온도의 열풍을 이용한다. 코팅 롤(12)의 외주면이 적정 온도가 되도록 별도의 온도 조절기로 가열 또는 냉각해서 온도 조정한다. 또한, 이들 온도는 세라믹 시트(S)의 재료에 따라 적절하게 조정한다. 이와 같이 해서, 성막 수단(16) 및 급액 수단(18)에 의해 세라믹 슬러리가 코팅 롤(12)에 대해서 연속적으로 공급되어 세라믹 시트(S)가 계속해서 형성된다. 전극 회로(24) 및 유전체 도포막(36)이 인쇄되어 있지 않은 세라믹 시트(S)를 스태킹 롤(14)로 소정 층만큼 권취해서 적층 구조체(S')의 외층부를 형성한다.The
이어서, 코팅 롤(12) 상의 세라믹 시트(S)를 중간 반송 롤러(30)에 의해 코팅 롤(12) 상으로부터 박리해서 인쇄 반송 롤러(32)에 반송한다. 이에 따라, 세라믹 시트(S)는 인쇄 반송 롤러(32) 상으로 이동한다. 인쇄 반송 롤러(32) 상으로 이동한 세라믹 시트(S)는 인쇄 반송 롤러(32)의 회전과 함께 이동해서 전극 회로 형성 수단(22)(예컨대, 잉크젯 인쇄)의 바로 아래에 도달한다. 그리고, 코팅 롤(12) 상의 세라믹 시트(S)에 대해서 전극 회로 형성 수단(22)으로부터 전극재 잉크를 도포하고, 소정의 도형 패턴의 전극 회로(내부 전극 회로)(24)를 인쇄한다. 인쇄 반송 롤러(32)의 외주면은 적정 온도가 되도록 온도 조절기에 의해 온도 조정되어 있다.Next, the ceramic sheet S on the
이어서, 전극 회로(24)가 형성된 세라믹 시트(S)는 인쇄 반송 롤러(32)의 회전과 함께 이동해서 유전체 도포막 형성 수단(38)(예컨대, 잉크젯 인쇄)의 바로 아래에 도달한다. 그리고, 코팅 롤(12) 상의 세라믹 시트(S)의 단차부에 대해서 유전체 도포막 형성 수단(38)으로부터 세라믹 잉크를 도포하고, 소정의 도형 패턴의 유전체 도포막(36)을 인쇄한다. 여기서, 유전체 도포막(36)의 형성 위치는 세라믹 시트(S) 상의 전극 회로(24) 사이에 형성된 오목부가 된다. 즉, 도 3에 나타내는 바와 같이, 세라믹 시트(S) 상에 전극 회로(24)가 형성되면 세라믹 시트(S) 상에 요철이 생기고, 소위 단차부(34)가 발생된다. 도 4에 나타내는 바와 같이, 이 전극 회로(24) 사이에 형성된 단차부(34)에 유전체 도포막(36)을 인쇄함으로써 단차부(오목부)(34)가 저감되어 세라믹 시트(S)의 표면이 평탄 형상이 된다.Subsequently, the ceramic sheet S on which the
이어서, 전극 회로(내부 전극 회로)(24) 및 유전체 도포막(36)의 인쇄 후에 건조 경화 장치(26)로부터 전극 회로(24) 및 유전체 도포막(36)에 대해서 소정 온도의 온풍을 분사해서 전극 회로(24) 및 유전체 도포막(36)을 건조시킨다. 여기서, 전극 회로(24)의 형성 공정에서는 스태킹 롤(14)의 외주면에 권취되었을 때에 각 층(각 둘레)마다 전극 회로(24)가 대향 전극이 되도록 도형 패턴 및 형상을 바꾸어서 전극 인쇄가 행해진다. 또한, 유전체 도포막(36)의 형성 공정에서는 스태킹 롤(14)의 외주면에 권취되었을 때에 각 층마다 유전체 도포막(36)이 대향 전극이 되도록 도형 패턴 및 형상을 바꾸어서 인쇄가 행해진다. 이와 같이 해서, 코팅 롤(12) 상의 세라믹 시트(S)에 대해서 전극 회로(24) 및 유전체 도포막(36)이 형성된다.Subsequently, after printing of the electrode circuit (inner electrode circuit) 24 and the
이어서, 코팅 롤(12)에 대해서 스태킹 롤(14)을 소정의 가압력으로 가압 접촉시킨다. 또한, 상기 가압력은 세라믹 시트(S)의 재료에 의해 적절하게 조정할 필요가 있다. 그리고, 코팅 롤(12)의 외주면에 형성된 건조 후의 세라믹 시트(S)(전극 회로 및 유전체 도포막 형성 완료)를 코팅 롤(12)의 외주면으로부터 박리시키고 스태킹 롤(14)의 외주면 상에 전사시켜서 권취한다. 여기서, 코팅 롤(12)의 외주면에는 이형 처리가 실시되어 있고, 또한 스태킹 롤(14)이 코팅 롤(12)에 대해서 소정의 가압력으로 접촉하고 있으므로, 코팅 롤(12)의 외주면에 형성된 건조 후의 세라믹 시트(S)는 코팅 롤(12)의 외주면으로부터 용이하게 박리되어 스태킹 롤(14)의 외주면측에 전사된다. 스태킹 롤(14)은 금속제의 원통형 지그의 외주면에 수지 필름이 권취되어 있고, 그 외주면의 온도가 소정의 온도가 되도록 온도 조정되어 있다. 또한, 외주면의 온도는 세라믹 시트(S)의 재료에 따라 적절하게 조정할 필요가 있다.Next, the stacking
스태킹 롤(14)로 세라믹 시트(S)를 소정 층만큼 권취한 후, 전극 회로 형성 수단(22)에 의한 전극 회로(24)의 인쇄, 및 유전체 도포막 형성 수단(38)에 의한 유전체 도포막(36)의 인쇄가 정지된다. 계속해서, 전극 회로(24) 및 유전체 도포막(36)의 인쇄가 되어 있지 않은 세라믹 시트(S)를 소정의 층만큼 스태킹 롤(14)에 권취해서 적층 구조체(S')의 외층부를 형성한다. 그 후, 코팅 롤(12)에 대한 세라믹 슬러리의 공급을 정지해서 세라믹 시트(S)의 적층 구조체(S')의 형성을 종료하거나, 또는, 체인저 기구에 의해 스태킹 롤(14) 대신에 별도의 스태킹 롤을 코팅 롤(12)의 외주면에 가압 접촉시켜 코팅 롤의 외주면에 세라믹 시트(S)[전극 회로(24) 및 유전체 도포막 형성 후의 것]를 권취한다. 이와 같이 해서 세라믹 시트(S)의 적층 구조체(S')를 형성한다.After winding the ceramic sheet S with the stacking
또한, 스태킹 롤(14)[또는 스태킹 롤(15)]에 형성된 세라믹 시트(S)의 적층 구조체(S')를 원통형 지그와 함께 분리하고, 원통 형상인 채로 가압 프레스를 행하고, 다이서 커팅(dicer cutting)에 의해 칩 형상으로 절단한다. 그 후, 소성, 전극 회로(외부 전극 회로)를 형성하거나 해서 통상의 제조 프로세스를 거쳐 적층 세라믹 콘덴서를 제조한다.Moreover, the laminated structure S 'of the ceramic sheet S formed in the stacking roll 14 (or stacking roll 15) is isolate | separated with a cylindrical jig, a press press is carried out with cylindrical shape, and dicer cutting ( cut into chip shape by dicer cutting). Thereafter, firing, an electrode circuit (external electrode circuit) is formed, and a multilayer ceramic capacitor is manufactured through a normal manufacturing process.
특히, 도 3 및 도 4에 나타내는 바와 같이, 세라믹 시트(S)에 전극 회로(24)를 형성하면 전극 회로(24) 사이에 오목부가 생겨 세라믹 시트(S) 상에 단차부(34)(오목부)가 발생되지만, 이 단차부(34)에 유전체 도포막(36)(세라믹 재료)을 인쇄함으로써 단차부(34)를 저감할 수 있다. 이와 같이, 전극 회로간의 단차부(34)를 유전체 도포막(36)으로 메움으로써 세라믹 시트(S)의 적층수가 증가했을 경우에 발생되기 쉬워지는 적층 어긋남이나 접착 불량을 방지할 수 있고, 또한, 단차부(34)가 존재하는 것에 기인하는 구조 결함을 억제할 수 있다. 이 결과, 제조되는 전자 부품의 품질 불량을 방지할 수 있다. 또한, 유전체 도포막(36)과 전극 회로(24)의 형성 순서는 특별히 문제되지 않는다. 유전체 도포막 형성 수단(38)의 설치 위치와 전극 회로 형성 수단(22)의 설치 위치도 특별히 문제되지 않는다.In particular, as shown in FIG. 3 and FIG. 4, when the
특히, 전기 회로(24) 및 유전체 도포막(36)이 인쇄 반송 롤러(32) 상에서 대략 동일한 타이밍에서 형성됨으로써 전기 회로(24) 및 유전체 도포막(36)의 위치 정밀도를 높일 수 있다. 이에 따라, CCD 카메라 등의 검지 수단을 별도 설치하지 않아도 고정밀도의 세라믹 시트(S)의 적층 구조체(S')를 제조할 수 있다.In particular, since the
또한, 세라믹 시트(S)가 코팅 롤(12)로부터 박리되고 스태킹 롤(14)의 외주면에 권취되어 세라믹 시트(S)의 적층 구조체(S')가 형성되어 있을 때에 코팅 롤(12)에는 새로운 세라믹 시트(S)가 계속해서 형성되므로, 코팅 롤(12)에 있어서의 세라믹 시트(S)의 형성과 스태킹 롤(14)에 있어서의 세라믹 시트(S)의 적층 구조체(S')의 형성이 동시에 실행된다. 이에 따라, 코팅 롤(12)의 회전 구동을 일단 정지하지 않고 연속적으로 세라믹 시트(S)를 형성할 수 있고, 또한, 스태킹 롤(14)의 회전 구동을 일단 정지하지 않고 연속적으로 세라믹 시트(S)의 적층 구조체(S')를 제조할 수 있다. 이와 같이, 간헐적인 운전이 아니라 연속 운전으로 세라믹 시트(S)의 적층 구조체(S')를 형성할 수 있다. 이 결과, 세라믹 시트(S)의 적층 구조체(S')를 매우 단시간에 형성할 수 있어 세라믹 시트(S)의 적층 구조체(S')의 제조 효율을 향상시킬 수 있다.In addition, when the ceramic sheet S is peeled off from the
또한, 세라믹 시트(S)가 강체인 코팅 롤(12) 상에 형성되고, 시트 성형으로부터 시트 적층 공정까지를 코팅 반송 롤(12)이나 전사 롤(14)로 시트면을 지지하면서 반송하므로, 얇고 저강도인 세라믹 시트(S)를 사용해도 세라믹 시트(S)의 깨짐이나 손상의 발생을 억제할 수 있다. 이 결과, 얇고 저강도인 세라믹 시트(S)의 핸들링성을 높일 수 있다.Moreover, since the ceramic sheet S is formed on the
또한, 공지의 세라믹 슬러리의 간헐적인 도포를 이용하는 방법보다 세라믹 시트(S)의 막 두께의 균일성, 높은 생산성이 얻어진다. 즉, 세라믹 시트(S)의 적층 구조체(S')가 시트를 연속해서 성형하므로 간헐 도포에 비해서 막 두께의 안정 영역이 넓어진다. 이 결과, 세라믹 시트(S)의 적층 구조체(S')로부터 안정된 품질의 전자 부품을 취득할 수 있다. 세라믹 시트(S)의 적층 구조체 단위체적당 취득할 수 있는 전자 부품의 개수가 많아진다.Moreover, the uniformity and the high productivity of the film thickness of the ceramic sheet S are obtained rather than the method using the intermittent application | coating of a well-known ceramic slurry. That is, since the laminated structure S 'of the ceramic sheet S continuously forms the sheet, the stable region of the film thickness is wider than the intermittent coating. As a result, the electronic component of stable quality can be acquired from the laminated structure S 'of the ceramic sheet S. FIG. The number of electronic components which can be acquired per unit volume of the laminated structure of the ceramic sheet S increases.
또한, 본 실시형태에서는 1회용 기재(PET 필름 등)의 중간 소비재를 사용할 필요가 없고 보관이나 운반 등을 포함한 중간 재료 비용을 삭감할 수 있으므로, 세라믹 시트(S)의 적층 구조체(S'), 나아가서는 전자 부품의 제조 비용을 대폭적으로 저감하는 것이 가능하다.In addition, in this embodiment, since it is not necessary to use the intermediate consumer goods of disposable base materials (PET film etc.), and the intermediate material cost including storage, transportation, etc. can be reduced, the laminated structure S 'of the ceramic sheet S, Furthermore, the manufacturing cost of an electronic component can be reduced significantly.
또한, 본 실시형태에서는 성막 공정이나 인쇄 공정이나 단차 해소 공정이나 적층 공정을 연결함으로써 필요한 만큼만의 세라믹 시트(S)의 형성만으로 끝나고, 종래와 같이 적층의 반송 경로에서의 손실이나 적층 단수(端數) 등의 만큼이 발생하는 일은 없어지므로 재료 손실의 저감을 도모할 수 있다.In addition, in this embodiment, only the ceramic sheet S which is necessary is formed by connecting a film forming process, a printing process, a step | step difference elimination process, and a lamination | stacking process, and the loss of the conveyance path of a lamination | stacking and lamination | stacking number ), Etc., are eliminated, so that material loss can be reduced.
또한, 본 실시형태에서는 세라믹 시트(S)가 스태킹 롤(14)의 외주면에 적층되기 전에 전극 회로(24) 및 유전체 도포막(36)이 형성되므로, 바꾸어 말하면, 세라믹 시트(S)에 전극 회로(24) 및 유전체 도포막(36)이 형성된 후에 전극 회로 및 유전체 도포막 형성이 완료된 세라믹 시트(S)가 스태킹 롤(14)의 외주면에 권취되어 적층된다. 이에 따라, 세라믹 시트(S)가 스태킹 롤(14)의 외주면에 적층된 후에 세라믹 시트(S)에 전극 회로(24) 및 유전체 도포막(36)이 형성되면 하층의 세라믹 시트(S)에 형성된 전극 회로(24) 및 유전체 도포막(36), 또는 하층의 전극 회로 및 유전체 도포막 형성이 완료된 세라믹 시트(S)에 전극 용매 및 유전체 도포막 용매가 원인이 되어서 시트 어택(sheet attack)이 발생된다. 본 발명과 같이 단층의 세라믹 시트의 상태로 전극 회로가 형성되면 시트 어택의 영향을 단층만의 최소한으로 억제할 수 있게 되어 쇼트 또는 IR(절연 저항 불량) 불량 등의 문제를 저감할 수 있다.In addition, in this embodiment, since the
특히, 코팅 롤(12) 상에서 세라믹 시트(S)의 형성과 전극 회로(24) 및 유전체 도포막(36)의 형성을 동시에 행하므로, 하나의 설비 전체를 심플하고 콤팩트하게 할 수 있고, 설비 가격을 낮게, 면적을 작게 할 수 있고, 또한 설비의 신뢰성을 높일 수 있다.In particular, since the formation of the ceramic sheet S and the formation of the
또한, 코팅 롤(12) 상에서 세라믹 슬러리를 건조시키고, 별도 설치한 스태킹 롤(14)에 세라믹 시트(S)를 적층해 가므로, 건조된 세라믹 시트(S) 상에 세라믹 슬러리가 도포되는 일이 없어 재용해에 의한 시트 어택이 발생되지 않는다. In addition, since the ceramic slurry is dried on the
또한, 전극 회로(24) 및 유전체 도포막(36)의 형성에 잉크젯 등의 무판 인쇄 공법을 이용함으로써 세라믹 시트(S)의 각 층마다에 있어서 다른 전극 패턴을 구비한 전극 회로(24) 및 유전체 도포막(36)의 형성이 가능하다. 특히, 세라믹 시트(S)의 적층의 진행에 따라 세라믹 시트(S)의 변형이나 스태킹 롤(14)의 외경이 증가하거나 해서 주위 길이 증가가 발생되어도 전극 회로(24) 및 유전체 도포막(36)의 패턴이나 형성 위치를 자유롭게 변경할 수 있기 때문에, 전극 회로(24) 사이 및 유전체 도포막(36) 사이의 피치(간격)를 적절하게 조정해서 위치 어긋남이 없는 전극 회로(24) 및 유전체 도포막(36)의 형성이 가능하게 된다.Further, by using a plateless printing method such as inkjet for forming the
특히, 코팅 롤(12)과 스태킹 롤(14) 사이에 중간 반송 롤러(30) 및 인쇄 반송 롤러(32)가 개재되어 있으므로, 코팅 롤(12)로부터의 세라믹 시트(S)의 박리가 스태킹 롤(14)측의 상태에 영향을 주지 않아 안정된 핸들링이 가능하게 된다. 구체적으로는 스태킹 롤(14)에 세라믹 시트(S)의 적층 구조체(S')가 형성되어 가면 스태킹 롤(14)의 세라믹 시트를 포함한 크기(외경)가 커져 가는 등의 외형상의 상태 변화가 생긴다. 그러나, 코팅 롤(12)과 스태킹 롤(14) 사이에 중간 반송 롤러(30) 및 인쇄 반송 롤러(32)를 개재시킴으로써 상기한 스태킹 롤(14)의 상태 변화에 맞추어 스태킹 롤(14)과 중간 반송 롤러(30) 및 인쇄 반송 롤러(32)의 위치 관계나 압력 등을 적절하게 조정할 수 있다. 이에 따라, 스태킹 롤(14)의 상태 변화에 의해 스태킹 롤(14) 상에 형성되는 세라믹 시트(S)의 적층 구조체(S')의 품질이 열화되는 것을 방지할 수 있다. 또한, 스태킹 롤(14)이 코팅 롤(12)에 직접 접촉하지 않도록 설계함으로써 스태킹 롤(14)의 상태 변화에 따라 스태킹 롤(14)이 코팅 롤(12) 상에 형성되는 세라믹 시트(S)에 손상을 주는 것을 방지할 수 있고, 세라믹 시트(S) 나아가서는 전자 부품의 품질을 열화시켜 버리는 것을 방지할 수 있다.In particular, since the intermediate |
또한, 중간 반송 롤러(30) 및 인쇄 반송 롤러(32)를 설치함으로써 코팅 롤(12)을 대형화하지 않고 스태킹 롤(14)에 반송될 때까지 세라믹 시트(S)가 이동하는 경로를 길게 할 수 있으므로 세라믹 시트(S)의 건조 시간을 길게 가질 수 있다. 그리고, 코팅 롤(12)에는 연속해서 세라믹 슬러리가 계속해서 도포되기 때문에 코팅 롤(12)로부터 중간 반송 롤러(30) 및 인쇄 반송 롤러(32)를 통해서 스태킹 롤(14)에 반송될 때까지의 세라믹 시트(S)의 이동 공정을 연속해서 행할 수 있다. 이 결과, 설비의 라인 속도를 높여 세라믹 시트(S)의 제조 속도(제조 효율)를 높일 수 있고, 세라믹 시트(S)의 적층 구조체(S'), 나아가서는 전자 부품의 제조 효율을 향상시킬 수 있다.Moreover, by providing the
또한, 도 4에 나타내는 바와 같이, 인쇄 반송 롤러(32) 상의 세라믹 시트(S)에 전극 회로(24) 및 유전체 도포막(36)이 형성된다. 이에 따라, 코팅 롤(12) 상에서 확실하게 건조시킨 세라믹 시트(S)에 대해서 전극 회로(24) 및 유전체 도포막(36)을 형성하기 때문에 전극 회로(24) 및 유전체 도포막(36)의 형성 위치의 위치 정밀도를 한층 높일 수 있다. 반대로, 반건조의 세라믹 시트(S)에 대해서 전극 회로(24) 및 유전체 도포막(36)을 형성하면 지반이 되는 세라믹 시트(S)가 변형되거나 하기 때문에 이 위에 형성된 전극 회로(24) 및 유전체 도포막(36)의 위치도 어긋날 우려가 있다. 본 실시형태는 이러한 문제를 해소하기 위해서 코팅 롤(12) 상에서 확실하게 건조시킨 세라믹 시트(S)에 대해서 전극 회로(24) 및 유전체 도포막(36)을 형성한 것이다.4, the
특히, 전극 회로 형성 수단(22) 및 유전체 도포막 형성 수단(38)에 잉크젯 방식을 채용하면 잉크의 용제량이 많으므로 잉크가 건조되기 어려워진다. 그래서, 인쇄 반송 롤러(32) 상에서 전극 회로(24) 및 유전체 도포막(36)을 형성함으로써 대경의 롤을 채용하지 않아도 세라믹 시트(S)의 이동 거리가 길어져서 세라믹 시트(S) 상의 전극 회로(24) 및 유전체 도포막(36)을 건조시키기 위한 시간을 길게 할 수 있다. 이 때문에, 잉크젯 방식으로 형성된 전극 회로(24) 및 유전체 도포막(36)의 품질 편차가 없어져 전자 부품의 품질을 고품질로 유지할 수 있다.In particular, when the ink-jet method is adopted for the electrode
또한, 제 1 실시형태에서는 코팅 롤(12)이 본 발명의 「성막 기재」에 대응하고, 스태킹 롤(14)이 본 발명의 「적층 지지체」에 대응한다. 또한, 제 1 실시형태의 전극 회로 형성 수단(22)이 본 발명의 「전극 회로 형성부」에 대응한다. 또한, 제 1 실시형태의 유전체 도포막 형성 수단(38)이 본 발명의 「유전체 도포막 형성부」에 대응한다. 또한, 제 1 실시형태의 중간 반송 롤러(30) 및 인쇄 반송 롤러(32)가 본 발명의 「반송 부재」에 대응한다.In addition, in 1st Embodiment, the
이어서, 본 발명의 제 2 실시형태에 의한 적층형 전자 부품 제조 장치 및 적층형 전자 부품의 제조 방법에 대해서 도면을 참조해서 설명한다. 또한, 제 1 실시형태의 구성과 중복되는 구성에는 동일한 부호를 붙임과 아울러 중복되는 구성 및 작용 효과의 설명을 생략한다.Next, the manufacturing method of the laminated electronic component manufacturing apparatus and laminated electronic component which concern on 2nd Embodiment of this invention are demonstrated with reference to drawings. In addition, the same code | symbol is attached | subjected to the structure which overlaps with the structure of 1st Embodiment, and description of the overlapping structure and effect is abbreviate | omitted.
도 3, 도 4 및 도 5에 나타내는 바와 같이, 제 2 실시형태는 무한 반송 벨트(반송 부재)(40) 상에서 세라믹 시트(S)에 전극 회로(24) 및 유전체 도포막(36)(도 4 참조)이 형성되는 것이다. 즉, 코팅 롤(12)에는 중간 반송 롤러(반송 부재)(42)가 세라믹 시트(S)를 통해 접촉하고 있다. 또한, 중간 반송 롤러(42)에는 무한 반송 벨트(40)가 세라믹 시트(S)를 통해 접촉하고 있다. 또한, 무한 반송 벨트(40)에는 중간 반송 롤러(반송 부재)(44)가 세라믹 시트(S)를 통해 접촉하고 있다. 중간 반송 롤러(44)에는 2개의 스태킹 롤(14) 또는 스태킹 롤(15)이 세라믹 시트(S)를 통해 접촉하고 있다. 2개의 스태킹 롤(14) 또는 스태킹 롤(15)에는 2개의 프레스 롤(46,48)이 세라믹 시트(S)를 통해 접촉하고 있다. 이와 같이, 코팅 롤(12)과 각 스태킹 롤(14,15) 사이에는 중간 반송 롤러 롤(42), 무한 반송 벨트(40) 및 중간 반송 롤러(44)가 개재되어 있다. 이 때문에, 코팅 롤(12)과 각 스태킹 롤(14,15)은 간접적으로 접촉된 상태(기계적으로 동력 전달이 가능해지는 상태)가 된다.As shown in FIG. 3, FIG. 4, and FIG. 5, 2nd Embodiment is the
또한, 코팅 롤(12)의 주위에는 코팅 롤(12)의 표면에 세라믹 시트(S)의 재료가 되는 세라믹 슬러리를 도포하기 위한 성막 수단(16)(성막 형성부)과, 성막 수단(16)에 세라믹 슬러리를 공급하기 위한 급액 수단(18)과, 성막 수단(16)의 코팅 롤 회전 방향 하류측에 위치하여 코팅 롤(12)의 표면 상의 세라믹 슬러리를 건조 고화시키기 위한 건조 경화 장치(20)와, 상기한 중간 반송 롤러(42)가 배치되어 있다. 또한, 무한 반송 벨트(40)의 주위에는 스태킹 롤(14,15)의 외주면에 권취되기(적층되기) 전의 세라믹 시트(S)에 전극 회로(24)를 형성하기 위한 전극 회로 형성 수단(22)(전극 회로 형성부)과, 전극 회로 형성 수단(22)의 무한 반송 벨트 회전 방향 하류측에 위치하여 전극 회로(24)를 건조시키기 위한 건조 경화 장치(26)와, 상기한 중간 반송 롤러(44)가 배치되어 있다.Moreover, the film-forming means 16 (film-forming part) and film-forming
상세하게는, 중간 반송 롤러(42)는 코팅 롤(12)로부터 세라믹 시트(S)를 박리해서 무한 반송 벨트(40)에 전사(반송)하는 기능을 갖고 있다. 무한 반송 벨트(40)는 중간 반송 롤러(42)로부터 세라믹 시트(S)를 박리해서 중간 반송 롤러(44)에 전사하는 기능을 갖고 있다. 또한, 중간 반송 롤러(44)는 무한 반송 벨트(40)로부터 세라믹 시트(S)를 박리해서 스태킹 롤(14)[또는 스태킹 롤(15)]에 전사하는 기능을 갖고 있다.In detail, the
특히, 제 2 실시형태에서는 반송 부재인 무한 반송 벨트(40) 상에서 세라믹 시트(S)에 대해서 전극 회로(24) 및 유전체 도포막(36)이 형성되는 것이 특징으로 되어 있다.In particular, in the second embodiment, the
제 2 실시형태에서는 코팅 롤(12)의 외주면에 세라믹 슬러리를 성막 수단(16) 및 급액 수단(18)에 의해 공급한다. 그리고, 코팅 롤(12) 상에서 세라믹 슬러리를 건조 경화 장치(20)에 의해 건조ㆍ고화한다. 이와 같이 해서 세라믹 시트(S)가 형성된다. 또한, 코팅 롤(12)로부터 중간 반송 롤러(42) 상을 거쳐 무한 반송 벨트(40)로 이동한 세라믹 시트(S)에 대해서 전극 회로 형성 수단(22)(예컨대, 잉크젯 인쇄)으로부터 전극재 잉크를 도포하고, 소정의 도형 패턴의 전극 회로(24)를 인쇄한다. 계속해서, 전극 회로(24)가 형성된 세라믹 시트(S)에 대해서 유전체 도포막 형성 수단(38)으로부터 세라믹 잉크(세라믹 재료)를 도포해서 전극 회로(24) 사이에 형성된 단차부(34)에 소정의 도형 패턴의 유전체 도포막(36)을 인쇄한다. 전극 회로(24) 및 유전체 도포막(36)의 인쇄 후에 무한 반송 벨트(40) 상의 세라믹 시트(S)에 대해서 건조 경화 장치(26)로부터 소정 온도의 온풍을 분사해서 전극 회로(24) 및 유전체 도포막(36)을 건조시킨다. 이와 같이 해서, 무한 반송 벨트(40) 상의 세라믹 시트(S)에 대해서 전극 회로(24)가 형성되고, 전극 회로(24)의 형성에 의해 발생된 단차부(34)에 유전체 도포막(36)이 형성된다. 그 후, 전극 회로(24) 및 유전체 도포막(36)이 형성된 세라믹 시트(S)는 중간 반송 롤러(44)에 수취되고 스태킹 롤(14)의 외주면에 권취되어 적층된다. 이에 따라, 세라믹 시트(S)의 적층 구조체(S')가 형성된다. 이와 같이, 제 2 실시형태에 있어서도 세라믹 시트(S)에 전극 회로(24) 및 유전체 도포막(36)이 형성된 후, 최종적으로는 전극 회로 및 유전체 도포막 형성이 완료된 세라믹 시트(S)가 스태킹 롤(14)의 외주면에 권취되어 적층된다.In the second embodiment, the ceramic slurry is supplied to the outer circumferential surface of the
제 2 실시형태에 의하면, 길이가 긴 벨트인 무한 반송 벨트(40)의 외주 길이가 코팅 롤(12)의 외주 길이보다 길어지므로 무한 반송 벨트(40) 상의 세라믹 시트(S)의 건조 영역[건조 경화 장치(26)에 의해 건조 가능한 영역]을 확장할 수 있다. 이에 따라, 세라믹 시트(S) 상에 있는 세라믹 시트(S)의 전극 회로(24) 및 유전체 도포막(36)의 형성 속도(건조 속도도 포함함)가 빨라지고, 나아가서는 전자 부품의 제조 속도를 높일 수 있다.According to 2nd Embodiment, since the outer periphery length of the
특히, 전극 회로 형성 수단(22) 및 유전체 도포막 형성 수단(38)에 잉크젯 방식을 채용하면 잉크의 용제량이 많으므로 잉크가 건조되기 어려워진다. 그래서, 전극 회로(24) 및 유전체 도포막(36)의 인쇄 부위에 무한 반송 벨트(40)를 채용함으로써 대경의 롤을 채용하지 않아도 세라믹 시트(S)의 이동 거리가 길어져 세라믹 시트(S) 상의 전극 회로(24) 및 유전체 도포막(36)을 건조시키기 위한 시간을 길게 할 수 있다. 이 때문에, 잉크젯 방식으로 형성된 전극 회로(24) 및 유전체 도포막(36)의 품질 편차가 없어져 전자 부품의 품질을 고품질로 유지할 수 있다.In particular, when the ink-jet method is adopted for the electrode
또한, 제 2 실시형태에서는 코팅 롤(12)이 본 발명의 「성막 기재」에 대응하고, 스태킹 롤(14,15)이 본 발명의 「적층 지지체」에 대응한다. 또한, 제 2 실시형태의 전극 회로 형성 수단(22)이 본 발명의 「전극 회로 형성부」에 대응한다. 또한, 제 2 실시형태의 유전체 도포막 형성 수단(38)이 본 발명의 「유전체 도포막 형성부」에 대응한다. 또한, 제 2 실시형태의 중간 반송 롤러(42), 무한 반송 벨트(40) 및 중간 반송 롤러가 본 발명의 「반송 부재」에 대응한다.In addition, in 2nd Embodiment, the
이어서, 본 발명의 제 3 실시형태에 의한 적층형 전자 부품 제조 장치 및 적층형 전자 부품의 제조 방법에 대해서 도면을 참조해서 설명한다. 또한, 각 실시형태의 구성과 중복되는 구성에는 동일한 부호를 붙임과 아울러 중복되는 구성 및 작용 효과의 설명을 생략한다.Next, the manufacturing method of the laminated electronic component manufacturing apparatus and laminated electronic component which concern on 3rd Embodiment of this invention are demonstrated with reference to drawings. In addition, the same code | symbol is attached | subjected to the structure which overlaps with the structure of each embodiment, and description of the overlapping structure and effect is abbreviate | omitted.
도 3, 도 4 및 도 6에 나타내는 바와 같이, 제 3 실시형태의 적층형 전자 부품 제조 장치는 주로 표면(외주면)에 이형 처리가 실시되어 세라믹 시트(S)를 형성하는 코팅 롤(12)(성막 기재)과, 코팅 롤(12)로부터 박리한 세라믹 시트(S)를 권취해서 세라믹 시트(S)의 적층 구조체(S')를 형성하는 스태킹 롤(14,15)(적층 지지체)을 갖고 있다.As shown to FIG. 3, FIG. 4 and FIG. 6, the laminated electronic component manufacturing apparatus of 3rd Embodiment mainly carries out the release process to the surface (outer peripheral surface), and forms the coating roll 12 (film formation) which forms a ceramic sheet S. FIG. Base material) and the stacking rolls 14 and 15 (laminated support body) which wind up the ceramic sheet S peeled from the
코팅 롤(12)의 주위에는 코팅 롤(12)의 표면에 세라믹 시트(S)의 재료가 되는 세라믹 슬러리를 도포하기 위한 성막 수단(16)(성막 형성부)과, 성막 수단(16)에 세라믹 슬러리를 공급하기 위한 급액 수단(18)과, 코팅 롤(12)의 표면 상의 세라믹 슬러리를 건조 고화시키기 위한 건조 경화 장치(20)와, 스태킹 롤(14,15)의 외주면에 권취되기(적층되기) 전의 세라믹 시트(S)에 전극 회로(24)(도 2 참조)를 형성하기 위한 전극 회로 형성 수단(22)(전극 회로 형성부)과, 전극 회로(24)가 형성된 세라믹 시트(S)의 단차부(34)(도 3 참조)에 유전체 도포막(36)(도 4 참조)을 형성하기 위한 유전체 도포막 형성 수단(38)(유전체 도포막 형성부)과, 전극 회로(24) 및 유전체 도포막(36)을 건조시키기 위한 건조 경화 장치(26)와, 상기한 스태킹 롤(14,15)이 배치되어 있다.Around the
본 실시형태의 적층형 전자 부품 제조 장치에서는 스태킹 롤(14,15)의 외주면에 권취되기 전의 세라믹 시트(S)에 전극 회로(24) 및 유전체 도포막(36)을 형성하고, 그 후, 전극 회로(24) 및 유전체 도포막(36)을 형성한 세라믹 시트(S)를 스태킹 롤(14,15)의 외주면에 권취해서 세라믹 시트(S)의 적층 구조체(S')를 형성하는 것이 특징이다.In the laminated electronic component manufacturing apparatus of this embodiment, the
이어서, 적층형 전자 부품 제조 장치(10)를 이용한 세라믹 시트(S)의 적층 구조체(S')의 제조 방법에 대해서 설명한다.Next, the manufacturing method of the laminated structure S 'of the ceramic sheet S using the laminated electronic
이형 처리를 실시한 코팅 롤(12)을 소정의 속도로 회전시키고, 이 외주면에 세라믹 슬러리를 성막 수단(16)에 의해 도포한다. 또한, 세라믹 슬러리의 공급은 급액 수단(18)인 기어 펌프를 이용해서 행해진다. 그리고, 코팅 롤(12) 상에서 세라믹 슬러리를 건조 경화 장치(20)를 이용하여 건조시켜 고화시킨다. 전극 회로(24) 및 유전체 도포막(36)이 인쇄되어 있지 않은 세라믹 시트(S)를 스태킹 롤(14)로 소정 층만큼 권취해서 적층 구조체(S')의 외층부를 형성한다.The
이어서, 코팅 롤(12) 상의 세라믹 시트(S)에 대해서 전극 회로 형성 수단(22)(예컨대, 잉크젯 인쇄)으로부터 전극재 잉크를 도포하고, 소정의 도형 패턴의 전극 회로(내부 전극 회로)(24)를 인쇄한다. 계속해서, 전극 회로(24)가 형성된 세라믹 시트(S)에 대해서 유전체 도포막 형성 수단(38)으로부터 세라믹 잉크(세라믹 재료)를 도포해서 전극 회로(24) 사이에 형성된 단차부(34)(오목부)에 소정의 도형 패턴의 유전체 도포막(36)을 인쇄한다(도 3 및 도 4 참조). 전극 회로(24) 및 유전체 도포막(36)의 인쇄 후에 건조 경화 장치(26)로부터 소정 온도의 온풍을 분사해서 전극 회로(24) 및 유전체 도포막(36)을 건조시킨다. 여기서, 전극 회로(24) 및 유전체 도포막(36)의 각 형성 공정은 스태킹 롤(14,15)의 외주면에 권취되었을 때에 각 층(각 둘레)마다 전극 회로(24) 및 유전체 도포막(36)이 대향 전극이 되도록 도형 패턴을 바꾸어서 인쇄가 행해진다. 이와 같이 해서, 코팅 롤(12) 상의 세라믹 시트(S)에 대해서 전극 회로(24) 및 유전체 도포막(36)이 형성된다.Next, the electrode material ink is applied to the ceramic sheet S on the
이어서, 코팅 롤(12)의 외주면에 형성된 건조 후의 세라믹 시트(S)(전극 회로 및 유전체 도포막 형성 완료)를 코팅 롤(12)의 외주면으로부터 박리시키고 스태킹 롤(14)의 외주면 상에 전사시켜서 권취한다. 여기서, 코팅 롤(12)의 외주면에는 이형 처리가 실시되어 있고, 또한 스태킹 롤(14)이 코팅 롤(12)에 대해서 소정의 가압력으로 접촉하고 있기 때문에, 코팅 롤(12)의 외주면에 형성된 건조 후의 세라믹 시트(S)는 코팅 롤(12)의 외주면으로부터 용이하게 박리되어 스태킹 롤(14)의 외주면에 전사된다.Subsequently, the dried ceramic sheet S (completely formed electrode circuit and dielectric coating film) formed on the outer circumferential surface of the
스태킹 롤(14)로 세라믹 시트(S)를 소정 층만큼 권취한 후, 전극 회로 형성 수단(22)에 의한 전극 회로(24)의 인쇄, 및 유전체 도포막 형성 수단(38)(예컨대, 잉크젯 인쇄)에 의한 유전체 도포막(36)의 인쇄가 정지된다. 계속해서, 전극 회로(24) 및 유전체 도포막(36)의 인쇄가 되어 있지 않은 세라믹 시트(S)를 소정의 층만큼 스태킹 롤(14)에 권취해서 적층 구조체(S')의 외층부를 형성한다. 그 후, 코팅 롤(12)에 대한 세라믹 슬러리의 공급을 정지해서 세라믹 시트(S)의 적층 구조체(S')의 형성을 종료하거나, 또는, 체인저 기구에 의해 스태킹 롤(14) 대신에 스태킹 롤(15)을 코팅 롤(12)의 외주면에 가압 접촉시켜서 코팅 롤(15)의 외주면에 세라믹 시트(S)[전극 회로(24) 및 유전체 도포막(36)의 형성 후의 것]를 권취한다. 이와 같이 해서 세라믹 시트(S)의 적층 구조체(S')를 형성한다.After winding the ceramic sheet S by a predetermined layer with the stacking
또한, 스태킹 롤(14)에 형성된 세라믹 시트(S)의 적층 구조체(S')를 원통형 지그와 함께 분리하고, 원통 형상인 채로 가압 프레스를 행하고, 다이서 커팅에 의해 칩 형상으로 절단한다. 그 후, 소성, 전극 회로(외부 전극 회로)를 형성하거나 해서 통상의 제조 프로세스를 거쳐 적층 세라믹 콘덴서를 제조한다.Moreover, the laminated structure S 'of the ceramic sheet S formed in the stacking
제 3 실시형태에 의하면, 특히, 반송 롤러 등의 반송 부재가 전혀 필요하지 않으므로 설비의 소형화를 도모할 수 있다. 이 결과, 전자 부품의 제조 비용을 저감할 수 있다. 또한, 세라믹 시트(S)가 형성되고나서 스태킹 롤(14)에 권취될 때까지의 세라믹 시트(S)의 이동 거리가 짧아지므로 세라믹 시트(S)의 구조체(S')를 단시간에 제조할 수 있고, 나아가서는 전자 부품의 제조 속도(제조 효율)를 높일 수 있다.According to 3rd Embodiment, especially conveyance members, such as a conveyance roller, are not needed at all, and it can aim at miniaturization of facilities. As a result, the manufacturing cost of an electronic component can be reduced. In addition, since the movement distance of the ceramic sheet S from the formation of the ceramic sheet S until the winding of the stacking
또한, 제 3 실시형태에서는 코팅 롤(12)이 본 발명의 「성막 기재」에 대응하고, 스태킹 롤(14,15)이 본 발명의 「적층 지지체」에 대응한다. 또한, 제 3 실시형태의 전극 회로 형성 수단(22)이 본 발명의 「전극 회로 형성부」에 대응한다. 또한, 제 3 실시형태의 유전체 도포막 형성 수단(38)이 본 발명의 「유전체 도포막 형성부」에 대응한다.In addition, in 3rd Embodiment, the
이어서, 본 발명의 제 4 실시형태에 의한 적층형 전자 부품 제조 장치 및 적층형 전자 부품의 제조 방법에 대해서 도면을 참조해서 설명한다. 또한, 각 실시형태의 구성과 중복되는 구성에는 동일한 부호를 붙임과 아울러 중복되는 구성 및 작용 효과의 설명을 생략한다.Next, the manufacturing method of the laminated electronic component manufacturing apparatus and laminated electronic component which concern on 4th Embodiment of this invention are demonstrated with reference to drawings. In addition, the same code | symbol is attached | subjected to the structure which overlaps with the structure of each embodiment, and description of the overlapping structure and effect is abbreviate | omitted.
도 3, 도 4 및 도 7에 나타내는 바와 같이, 제 4 실시형태의 코팅 롤(12)에는 중간 반송 롤러(반송 부재)(50)가 세라믹 시트(S)를 통해 접촉하고 있다. 또한, 중간 반송 롤러(50)에는 외주면에서 세라믹 시트(S)에 유전체 도포막(36)이 형성되는 인쇄 반송 롤러(반송 부재)(52)가 세라믹 시트(S)를 통해 접촉하고 있다. 인쇄 반송 롤러(52)에는 중간 반송 롤러(반송 부재)(54)가 세라믹 시트(S)를 통해 접촉하고 있다. 중간 반송 롤러(54)에는 외주면 상에서 세라믹 시트(S)에 전극 회로(24)가 형성되는 인쇄 반송 롤러(반송 부재)(56)가 세라믹 시트(S)를 통해 접촉하고 있다. 인쇄 반송 롤러(반송 부재)(56)에는 중간 반송 롤러(반송 부재)(58)가 세라믹 시트(S)를 통해 접촉하고 있다. 중간 반송 롤러(58)에는 스태킹 롤(14)이 세라믹 시트(S)를 통해 접촉하고 있다. 스태킹 롤(14)에는 2개의 프레스 롤(46,48)이 세라믹 시트(S)를 통해 접촉하고 있다. 이와 같이, 코팅 롤(12)과 각 스태킹 롤(14) 사이에는 중간 반송 롤러(50), 인쇄 반송 롤러(52), 중간 반송 롤러(54), 인쇄 반송 롤러(반송 부재)(56) 및 중간 반송 롤러(58)가 개재되어 있다. 이 때문에, 코팅 롤(12)과 각 스태킹 롤(14)은 간접적으로 접촉된 상태(기계적으로 동력 전달이 가능해지는 상태)가 된다.As shown in FIG. 3, FIG. 4, and FIG. 7, the intermediate | middle conveyance roller (conveyance member) 50 is contacting through the ceramic sheet | seat S with the
또한, 코팅 롤(12)의 주위에는 코팅 롤(12)의 표면에 세라믹 시트(S)의 재료가 되는 세라믹 슬러리를 도포하기 위한 성막 수단(16)(성막 형성부)과, 성막 수단(16)에 세라믹 슬러리를 공급하기 위한 급액 수단(18)과, 성막 수단(16)의 코팅 롤 회전 방향 하류측에 위치하여 코팅 롤(12)의 표면 상의 세라믹 슬러리를 건조 고화시키기 위한 건조 경화 장치(20)와, 중간 반송 롤러(50)가 배치되어 있다. 또한, 인쇄 반송 롤러(52)의 주위에는 스태킹 롤(14)의 외주면에 권취되기(적층되기) 전의 세라믹 시트(S)에 유전체 도포막(36)을 형성하기 위한 유전체 도포막 형성 수단(38)(유전체 도포막 형성부)과, 유전체 도포막(36)을 건조시키기 위한 건조 경화 장치(26A)와, 상기한 중간 반송 롤러(50) 및 중간 반송 롤러(54)가 배치되어 있다. 또한, 인쇄 반송 롤러(반송 부재)(56)의 주위에는 스태킹 롤(14)의 외주면에 권취되기 전의 세라믹 시트(S)에 전극 회로(24)를 형성하기 위한 전극 회로 형성 수단(22)(전극 회로 형성부)과, 전극 회로(24)를 건조시키기 위한 건조 경화 장치(26B)와, 상기한 중간 반송 롤러(54) 및 중간 반송 롤러(58)가 배치되어 있다.Moreover, the film-forming means 16 (film-forming part) and film-forming
제 4 실시형태에서는 코팅 롤(12)의 외주면에 세라믹 슬러리를 성막 수단(16) 및 급액 수단(18)에 의해 공급한다. 그리고, 코팅 롤(12) 상에서 세라믹 슬러리를 건조 경화 장치(20)에 의해 건조ㆍ고화한다. 이와 같이 해서 세라믹 시트(S)가 형성된다. 코팅 롤(12) 상의 세라믹 시트(S)는 중간 반송 롤러(50)를 거쳐 인쇄 반송 롤러(52)로 이동한다. 인쇄 반송 롤러(52) 상의 세라믹 시트(S)에 대해서 소정 패턴의 유전체 도포막(36)이 유전체 도포막 형성 수단(38)(유전체 도포막 형성부)에 의해 형성(인쇄)된다. 또한, 유전체 도포막(36)이 형성되는 부위는 후공정에서 형성되는 전극 회로(24) 사이에 발생되는 단차부(34)가 되도록 위치 제어되어 있다. 이 유전체 도포막(36)은 인쇄 반송 롤러(52) 상에서 건조 경화 장치(26A)에 의해 건조된다. 이와 같이 해서, 유전체 도포막(36)이 형성된 세라믹 시트(S)는 중간 반송 롤러(54)를 거쳐 인쇄 반송 롤러(반송 부재)(56)로 이동한다. 인쇄 반송 롤러(반송 부재)(56) 상의 세라믹 시트(S)에 대해서 소정 패턴의 전극 회로(24)가 전극 회로 형성 수단(22)(전극 회로 형성부)에 의해 형성(인쇄)된다. 이 전극 회로(24)는 인쇄 반송 롤러(반송 부재)(56) 상에서 건조 경화 장치(26B)에 의해 건조된다. 그 후, 전극 회로(내부 전극 회로)(24) 및 유전체 도포막(36)이 형성된 세라믹 시트(S)는 중간 반송 롤러(58)에 수취되고 스태킹 롤(14)의 외주면에 권취되어 적층된다. 이에 따라, 세라믹 시트(S)의 적층 구조체(S')가 형성된다. 이와 같이, 제 4 실시형태에 있어서도 세라믹 시트(S)에 유전체 도포막(36) 및 전극 회로(24)가 형성된 후, 유전체 도포막 및 전극 회로 형성이 완료된 세라믹 시트(S)가 스태킹 롤(14)의 외주면에 권취되어 적층된다.In 4th Embodiment, a ceramic slurry is supplied to the outer peripheral surface of the
제 4 실시형태에 의하면, 유전체 도포막(36)과 전극 회로(24)가 각각의 반송 롤러에서 형성된다. 이 때문에, 유전체 도포막(36)을 확실하게 건조시켜서 고화한 후에 전극 회로(24)가 형성되므로, 유전체 도포막(36)과 전극 회로(24)가 동시에 형성될 때에 우려된 양자의 잉크가 혼재된다는 문제점을 해결할 수 있다. 이 결과, 유전체 도포막(36)과 전극 회로(24)의 품질을 양호하게 유지할 수 있으므로 제조되는 전자 부품의 품질 불량을 방지할 수 있다.According to the fourth embodiment, the
또한, 유전체 도포막(36)과 전극 회로(24)가 각각의 반송 롤러에서 형성되기 때문에 유전체 도포막(36)을 건조시키기 위한 시간과 전극 회로(24)를 건조시키기 위한 시간을 확보할 수 있다. 이에 따라, 유전체 도포막(36)과 전극 회로(24)를 확실하게 건조시킬 수 있기 때문에 세라믹 시트(S)의 적층 구조체(S')의 제조 속도를 높일 수 있다.In addition, since the
본 실시형태에서는 유전체 도포막(36)이 전극 회로(24)보다 먼저 형성되어 있지만, 전극 회로(24)를 유전체 도포막(36)보다 먼저 형성하도록 해도 좋다. 즉, 인쇄 반송 롤러(52) 상의 세라믹 시트(S)에 대해서 전극 회로(24)를 형성하고, 전극 회로(24)를 확실하게 건조ㆍ고화시키고나서, 인쇄 반송 롤러(반송 부재)(56) 상의 세라믹 시트(S)에 대해서 유전체 도포막(36)을 형성하도록 해도 좋다.In the present embodiment, the
또한, 제 4 실시형태에서는 코팅 롤(12)이 본 발명의 「성막 기재」에 대응하고, 스태킹 롤(14)이 본 발명의 「적층 지지체」에 대응한다. 또한, 제 4 실시형태의 전극 회로 형성 수단(22)이 본 발명의 「전극 회로 형성부」에 대응한다. 또한, 제 4 실시형태의 유전체 도포막 형성 수단(38)이 본 발명의 「유전체 도포막 형성부」에 대응한다. 또한, 제 4 실시형태의 중간 반송 롤러(50), 인쇄 반송 롤러(52), 중간 반송 롤러(54), 인쇄 반송 롤러(반송 부재)(56) 및 중간 반송 롤러(58)가 본 발명의 「반송 부재」에 대응한다.In addition, in 4th Embodiment, the
이어서, 본 발명의 제 5 실시형태에 의한 적층형 전자 부품 제조 장치 및 적층형 전자 부품의 제조 방법에 대해서 도면을 참조해서 설명한다. 또한, 각 실시형태의 구성과 중복되는 구성에는 동일한 부호를 붙임과 아울러 중복되는 구성 및 작용 효과의 설명을 생략한다.Next, the manufacturing method of the laminated electronic component manufacturing apparatus and laminated electronic component which concerns on 5th Embodiment of this invention are demonstrated with reference to drawings. In addition, the same code | symbol is attached | subjected to the structure which overlaps with the structure of each embodiment, and description of the overlapping structure and effect is abbreviate | omitted.
도 3, 도 4 및 도 8에 나타내는 바와 같이, 제 5 실시형태의 코팅 롤(12)에는 중간 반송 롤러(반송 부재)(60)가 세라믹 시트(S)를 통해 접촉하고 있다. 또한, 중간 반송 롤러(60)에는 인쇄 반송 롤러(반송 부재)(62)가 세라믹 시트(S)를 통해 접촉하고 있다. 인쇄 반송 롤러(62)에는 중간 반송 롤러(반송 부재)(64)가 세라믹 시트(S)를 통해 접촉하고 있다. 중간 반송 롤러(64)는 평판 형상의 적층 스테이지(66)에 세라믹 시트(S)의 적층 구조체(S')를 반송한다. 적층 스테이지(66)에는 세라믹 시트(S)의 적층 구조체(S')가 적층된다. 또한, 적층 스테이지(66)는 평판 형상의 것에 한정되는 것은 아니고, 원통 형상(롤 형상)의 것이여도 좋다. 이와 같이, 코팅 롤(12)과 적층 스테이지(66) 사이에는 중간 반송 롤러(60), 인쇄 반송 롤러(62), 및 중간 반송 롤러(64)가 개재되어 있다.As shown in FIG. 3, FIG. 4, and FIG. 8, the intermediate | middle conveyance roller (conveyance member) 60 is contacting through the ceramic sheet S to the
또한, 코팅 롤(12)의 주위에는 코팅 롤(12)의 표면에 세라믹 시트(S)의 재료가 되는 세라믹 슬러리를 도포하기 위한 성막 수단(16)(성막 형성부)과, 성막 수단(16)에 세라믹 슬러리를 공급하기 위한 급액 수단(18)과, 성막 수단(16)의 코팅 롤 회전 방향 하류측에 위치하여 코팅 롤(12)의 표면 상의 세라믹 슬러리를 건조 고화시키기 위한 건조 경화 장치(20)와, 적층 스테이지(66) 상에 반송되기 전의 세라믹 시트(S)에 유전체 도포막(36)을 형성하기 위한 유전체 도포막 형성 수단(38)(유전체 도포막 형성부)과, 유전체 도포막(36)을 건조시키기 위한 건조 경화 장치(26A)와, 중간 반송 롤러(60)가 배치되어 있다. 또한, 인쇄 반송 롤러(62)의 주위에는 적층 스테이지(66) 상에 반송되기 전의 세라믹 시트(S)에 전극 회로(24)를 형성하기 위한 전극 회로 형성 수단(22)(전극 회로 형성부)과, 전극 회로(24)를 건조시키기 위한 건조 경화 장치(26B)와, 상기한 중간 반송 롤러(64)가 배치되어 있다.Moreover, the film-forming means 16 (film-forming part) and film-forming
또한, 본 실시형태에서는 코팅 롤(12) 상의 세라믹 시트(S)에 유전체 도포막(36)을 형성하고, 인쇄 반송 롤러(62) 상의 세라믹 시트(S)에 전극 회로(24)를 형성한 예를 나타내었지만, 코팅 롤(12) 상의 세라믹 시트(S)에 전극 회로(24)를 먼저 형성하고, 그 후, 인쇄 반송 롤러(62) 상의 세라믹 시트(S)에 유전체 도포막(36)을 형성하는 구성이여도 좋다.In addition, in this embodiment, the
제 5 실시형태에서는 코팅 롤(12)의 외주면에 세라믹 슬러리를 성막 수단(16) 및 급액 수단(18)에 의해 반송한다. 그리고, 코팅 롤(12) 상에서 세라믹 슬러리를 건조 경화 장치(20)에 의해 건조ㆍ고화한다. 그리고, 코팅 롤(12) 상의 세라믹 시트(S)에 대해서 소정 패턴의 유전체 도포막(36)이 유전체 도포막 형성 수단(38)(유전체 도포막 형성부)에 의해 형성(인쇄)된다. 또한, 유전체 도포막(36)이 형성되는 부위는 후공정에서 형성되는 전극 회로(24) 사이에 발생되는 단차부(34)가 되도록 위치 제어되어 있다. 이 유전체 도포막(36)은 코팅 롤(12) 상에서 건조 경화 장치(26A)에 의해 건조된다. 이와 같이 해서, 유전체 도포막(36)이 형성된 세라믹 시트(S)는 중간 반송 롤러(60)를 거쳐 인쇄 반송 롤러(62)로 이동한다. 인쇄 반송 롤러(62) 상의 세라믹 시트(S)에 대해서 소정 패턴의 전극 회로(24)가 전극 회로 형성 수단(22)(전극 회로 형성부)에 의해 형성(인쇄)된다. 이 전극 회로(24)는 인쇄 반송 롤러(62) 상에서 건조 경화 장치(26B)에 의해 건조된다. 그 후, 전극 회로(내부 전극 회로)(24) 및 유전체 도포막(36)이 형성된 세라믹 시트(S)는 중간 반송 롤러(64)에 수취되고 적층 스테이지(66)에 반송되어 적층 스테이지(66) 상에서 적층된다. 이에 따라, 세라믹 시트(S)의 적층 구조체(S')가 형성된다. 이와 같이, 제 5 실시형태에 있어서도 세라믹 시트(S)에 유전체 도포막(36) 및 전극 회로(24)가 형성된 후, 유전체 도포막 및 전극 회로 형성이 완료된 세라믹 시트(S)가 적층 스테이지(6)에서 적층된다. 특히, 제 5 실시형태에서는 세라믹 시트(S)가 평판 형상의 적층 스테이지(66) 상에서 적층되어 적층 구조체(S')가 형성된다.In 5th Embodiment, a ceramic slurry is conveyed by the film-forming
또한, 제 5 실시형태에서는 코팅 롤(12)이 본 발명의 「성막 기재」에 대응하고, 적층 스테이지(66)가 본 발명의 「적층 지지체」에 대응한다. 또한, 제 5 실시형태의 전극 회로 형성 수단(22)이 본 발명의 「전극 회로 형성부」에 대응한다. 또한, 제 5 실시형태의 유전체 도포막 형성 수단(38)이 본 발명의 「유전체 도포막 형성부」에 대응한다. 또한, 제 5 실시형태의 중간 반송 롤러(60), 인쇄 반송 롤러(62), 중간 반송 롤러(64)가 본 발명의 「반송 부재」에 대응한다.In addition, in 5th Embodiment, the
이어서, 본 발명의 제 6 실시형태에 의한 적층형 전자 부품 제조 장치 및 적층형 전자 부품의 제조 방법에 대해서 도면을 참조해서 설명한다. 또한, 각 실시형태의 구성과 중복되는 구성에는 동일한 부호를 붙임과 아울러 중복되는 구성 및 작용 효과의 설명을 생략한다.Next, the manufacturing method of the laminated electronic component manufacturing apparatus and laminated electronic component which concerns on 6th Embodiment of this invention are demonstrated with reference to drawings. In addition, the same code | symbol is attached | subjected to the structure which overlaps with the structure of each embodiment, and description of the overlapping structure and effect is abbreviate | omitted.
도 3, 도 4 및 도 9에 나타내는 바와 같이, 제 6 실시형태의 코팅 롤(12)에는 중간 반송 롤러(반송 부재)(68)가 세라믹 시트(S)를 통해 접촉하고 있다. 또한, 중간 반송 롤러(68)에는 외주면에서 세라믹 시트(S)에 전극 회로(24) 및 유전체 도포막(36)이 형성되는 인쇄 반송 롤러(반송 부재)(70)가 세라믹 시트(S)를 통해 접촉하고 있다. 인쇄 반송 롤러(70)에는 중간 반송 롤러(반송 부재)(72)가 세라믹 시트(S)를 통해 접촉하고 있다. 중간 반송 롤러(72)에는 스태킹 롤(14)이 세라믹 시트(S)를 통해 접촉하고 있다. 스태킹 롤(14)에는 2개의 프레스 롤(46,48)이 세라믹 시트(S)를 통해 접촉하고 있다. 이와 같이, 코팅 롤(12)과 각 스태킹 롤(14) 사이에는 중간 반송 롤러(68), 인쇄 반송 롤러(70), 중간 반송 롤러(72)가 개재되어 있다. 이 때문에, 코팅 롤(12)과 각 스태킹 롤(14)은 간접적으로 접촉된 상태(기계적으로 동력 전달이 가능해지는 상태)가 된다.As shown to FIG. 3, FIG. 4 and FIG. 9, the intermediate | middle conveyance roller (conveyance member) 68 is contacting through the ceramic sheet S to the
또한, 코팅 롤(12)의 주위에는 코팅 롤(12)의 표면에 세라믹 시트(S)의 재료가 되는 세라믹 슬러리를 도포하기 위한 성막 수단(16)(성막 형성부)과, 성막 수단(16)에 세라믹 슬러리를 공급하기 위한 급액 수단(18)과, 성막 수단(16)의 코팅 롤 회전 방향 하류측에 위치하여 코팅 롤(12)의 표면 상의 세라믹 슬러리를 건조 고화시키기 위한 건조 경화 장치(20)와, 중간 반송 롤러(68)가 배치되어 있다. 또한, 인쇄 반송 롤러(70)의 주위에는 스태킹 롤(14)의 외주면에 권취되기(적층되기) 전의 세라믹 시트(S)에 전극 회로(24)를 형성하기 위한 전극 회로 형성 수단(22)(전극 회로 형성부)과, 스태킹 롤(14)의 외주면에 권취되기 전의 세라믹 시트(S)에 유전체 도포막(36)을 형성하기 위한 유전체 도포막 형성 수단(38)(유전체 도포막 형성부)과, 전극 회로(24) 및 유전체 도포막(36)을 건조시키기 위한 건조 경화 장치(26)와, 상기한 중간 반송 롤러(68) 및 중간 반송 롤러(72)가 배치되어 있다.Moreover, the film-forming means 16 (film-forming part) and film-forming
여기서, 전극 회로 형성 수단(22)은 그라비어 오프셋 인쇄 방식이 채용되어 있다. 즉, 그라비어 오프셋 인쇄 방식의 전극 회로 형성 수단(22)은 외주면에 전극 회로(24)가 되어야 할 도전성 페이스트 막의 패턴에 대응하는 홈(도전성 페이스트가 충전되는 홈)이 새겨진 패턴 형성 롤(그라비어 롤)(22A)과, 패턴 형성 롤(22A)에 형성된 패턴이 전사되는 전사 롤(오프셋 롤)(22B)을 갖고 있다. 전사 롤(22B) 상에 전사된 전극 회로(24)의 패턴은 인쇄 반송 롤러(70)에 전사되어 인쇄 반송 롤러(70) 상의 세라믹 시트(S)에 소정 패턴의 전극 회로(24)가 형성된다.Here, the gravure offset printing method is adopted for the electrode
제 6 실시형태에 의하면, 코팅 롤(12)의 외주면에 세라믹 슬러리를 성막 수단(16) 및 급액 수단(18)에 의해 공급한다. 그리고, 코팅 롤(12) 상에서 세라믹 슬러리를 건조 경화 장치(20)에 의해 건조ㆍ고화한다. 코팅 롤(12) 상의 세라믹 시트(S)는 중간 반송 롤러(68)를 거쳐 인쇄 반송 롤러(70)로 이동한다. 인쇄 반송 롤러(70) 상의 세라믹 시트(S)에 대해서 전사 롤(22B)로부터 소정 패턴의 전극 회로(24)가 전사되어 형성된다. 그 후, 전극 회로(내부 전극 회로)(24)가 형성된 세라믹 시트(S)의 단차부(34)에 소정 패턴의 유전체 도포막(36)이 유전체 도포막 형성 수단(38)에 의해 형성된다. 전극 회로(24) 및 유전체 도포막(36)이 건조 경화 장치(26)에 의해 건조ㆍ고화된다. 그 후, 전극 회로(24) 및 유전체 도포막(36)이 형성된 세라믹 시트(S)는 중간 반송 롤러(72)를 거쳐 스태킹 롤(14)의 외주면에 권취되어 적층된다. 이에 따라, 세라믹 시트(S)의 적층 구조체(S')가 형성된다. 이와 같이, 제 6 실시형태에 있어서도 세라믹 시트(S)에 전극 회로(24) 및 유전체 도포막(36)이 형성된 후, 전극 회로 및 유전체 도포막 형성이 완료된 세라믹 시트(S)가 스태킹 롤(14)의 외주면에 권취되어 적층된다.According to the sixth embodiment, the ceramic slurry is supplied to the outer circumferential surface of the
또한, 제 6 실시형태에서는 코팅 롤(12)이 본 발명의 「성막 기재」에 대응하고, 스태킹 롤(14)이 본 발명의 「적층 지지체」에 대응한다. 또한, 제 6 실시형태의 전극 회로 형성 수단(22)이 본 발명의 「전극 회로 형성부」에 대응한다. 또한, 제 6 실시형태의 유전체 도포막 형성 수단(38)이 본 발명의 「유전체 도포막 형성부」에 대응한다. 또한, 제 6 실시형태의 중간 반송 롤러(68), 인쇄 반송 롤러(70), 중간 반송 롤러(72)가 본 발명의 「반송 부재」에 대응한다.In addition, in 6th Embodiment, the
이어서, 본 발명의 제 7 실시형태에 의한 적층형 전자 부품 제조 장치 및 적층형 전자 부품의 제조 방법에 대해서 도면을 참조해서 설명한다. 또한, 각 실시형태의 구성과 중복되는 구성에는 동일한 부호를 붙임과 아울러 중복되는 구성 및 작용 효과의 설명을 생략한다.Next, the laminated electronic component manufacturing apparatus and manufacturing method of a laminated electronic component which concern on 7th Embodiment of this invention are demonstrated with reference to drawings. In addition, the same code | symbol is attached | subjected to the structure which overlaps with the structure of each embodiment, and description of the overlapping structure and effect is abbreviate | omitted.
도 3, 도 4 및 도 10에 나타내는 바와 같이, 제 7 실시형태의 코팅 롤(12)에는 중간 반송 롤러(반송 부재)(74)가 세라믹 시트(S)를 통해 접촉하고 있다. 또한, 중간 반송 롤러(74)에는 외주면 상에서 세라믹 시트(S)에 전극 회로(24)가 형성되는 인쇄 반송 롤러(반송 부재)(76)가 세라믹 시트(S)를 통해 접촉하고 있다. 인쇄 반송 롤러(76)에는 세라믹 시트(S)에 전극 회로(24)를 형성하기 위한 전극 회로 형성 수단(22)(전극 회로 형성부)과, 중간 반송 롤러(반송 부재)(78)가 세라믹 시트(S)를 통해 접촉하고 있다. 중간 반송 롤러(78)에는 스태킹 롤(14)이 세라믹 시트(S)를 통해 접촉하고 있다. 스태킹 롤(14)에는 유전체 도포막(36)을 형성하기 위한 유전체 도포막 형성 수단(38)(유전체 도포막 형성부)과, 프레스 롤(46)이 세라믹 시트(S)를 통해 접촉하고 있다. 이와 같이, 코팅 롤(12)과 각 스태킹 롤(14) 사이에는 중간 반송 롤러(74), 인쇄 반송 롤러(76), 중간 반송 롤러(78)가 개재되어 있다. 이 때문에, 코팅 롤(12)과 각 스태킹 롤(14)은 간접적으로 접촉된 상태(기계적으로 동력 전달이 가능해지는 상태)가 된다.As shown to FIG. 3, FIG. 4 and FIG. 10, the intermediate | middle conveyance roller (conveyance member) 74 is contacting through the ceramic sheet | seat S with the
또한, 코팅 롤(12)의 주위에는 코팅 롤(12)의 표면에 세라믹 시트(S)의 재료가 되는 세라믹 슬러리를 도포하기 위한 성막 수단(16)(성막 형성부)과, 성막 수단(16)에 세라믹 슬러리를 공급하기 위한 급액 수단(18)과, 성막 수단(16)의 코팅 롤 회전 방향 하류측에 위치하여 코팅 롤(12)의 표면 상의 세라믹 슬러리를 건조 고화시키기 위한 건조 경화 장치(20)와, 중간 반송 롤러(74)가 배치되어 있다. 또한, 인쇄 반송 롤러(76)의 주위에는 스태킹 롤(14)의 외주면에 권취되기(적층되기) 전의 세라믹 시트(S)에 전극 회로(24)를 형성하기 위한 전극 회로 형성 수단(22)(전극 회로 형성부)과, 상기한 중간 반송 롤러(74) 및 중간 반송 롤러(78)가 배치되어 있다. 또한, 스태킹 롤(14)의 주위에는 스태킹 롤(14) 상의 세라믹 시트(S)의 단차부(34)에 유전체 도포막(36)을 형성하기 위한 유전체 도포막 형성 수단(38)(유전체 도포막 형성부)과, 상기한 중간 반송 롤러(78)와, 프레스 롤(46)이 배치되어 있다.Moreover, the film-forming means 16 (film-forming part) and film-forming
여기서, 전극 회로 형성 수단(22)은 그라비어 오프셋 인쇄 방식이 채용되어 있다. 즉, 그라비어 오프셋 인쇄 방식의 전극 회로 형성 수단(22)은 외주면에 전극 회로(24)가 되어야 할 도전성 페이스트 막의 패턴에 대응하는 홈(도전성 페이스트가 충전되는 홈)이 새겨진 패턴 형성 롤(그라비어 롤)(22A)과, 패턴 형성 롤(22A)에 형성된 패턴이 전사되는 전사 롤(오프셋 롤)(22B)을 갖고 있다. 전사 롤(22B) 상에 전사된 전극 회로(24)의 패턴은 인쇄 반송 롤러(76)에 전사되어 인쇄 반송 롤러(76) 상의 세라믹 시트(S)에 소정 패턴의 전극 회로(24)가 형성된다. 또한, 전사 롤(22B)의 주위에는 전사 롤(22B) 상에 전사된 전극 회로(24)를 건조시키기 위한 건조 경화 장치(26B)가 배치되어 있다. 이 때문에, 전사 롤(22B) 상에 전사된 전극 회로(24)는 건조 경화 장치(26B)에 의해 건조ㆍ고화된다.Here, the gravure offset printing method is adopted for the electrode
여기서, 유전체 도포막 형성 수단(38)은 그라비어 오프셋 인쇄 방식이 채용되어 있다. 즉, 그라비어 오프셋 인쇄 방식의 유전체 도포막 형성 수단(38)은 외주면에 유전체 도포막(36)이 되어야 할 도전성 페이스트 막의 패턴에 대응하는 홈(도전성 페이스트가 충전되는 홈)이 새겨진 패턴 형성 롤(그라비어 롤)(38A)과, 패턴 형성 롤(38A)에 형성된 패턴이 전사되는 전사 롤(오프셋 롤)(38B)을 갖고 있다. 전사 롤(38B) 상에 전사된 유전체 도포막(36)의 패턴은 스태킹 롤(14) 상의 세라믹 시트(S)에 전사되어 스태킹 롤(14) 상의 세라믹 시트(S)의 단차부(34)에 소정 패턴의 유전체 도포막(36)이 형성된다. 또한, 전사 롤(38B)의 주위에는 전사 롤(38B) 상에 전사된 유전체 도포막(36)을 건조시키기 위한 건조 경화 장치(26A)가 배치되어 있다. 이 때문에, 전사 롤(38B) 상에 전사된 유전체 도포막(36)은 건조 경화 장치(26A)에 의해 건조ㆍ고화된다. 이와 같이 해서, 전극 회로(24) 및 유전체 도포막(36)이 형성된 세라믹 시트(S)는 스태킹 롤(14)의 외주면에 권취되어 적층된다. 이에 따라, 세라믹 시트(S)의 적층 구조체(S')가 형성된다. 이와 같이, 제 7 실시형태에 있어서도 세라믹 시트(S)에 전극 회로(24) 및 유전체 도포막(36)이 형성된 후, 전극 회로 및 유전체 도포막 형성이 완료된 세라믹 시트(S)가 스태킹 롤(14)의 외주면에 권취되어 적층된다.Here, the gravure offset printing method is adopted for the dielectric coating
또한, 제 7 실시형태에서는 코팅 롤(12)이 본 발명의 「성막 기재」에 대응하고, 스태킹 롤(14)이 본 발명의 「적층 지지체」에 대응한다. 또한, 제 7 실시형태의 전극 회로 형성 수단(22)이 본 발명의 「전극 회로 형성부」에 대응한다. 또한, 제 7 실시형태의 유전체 도포막 형성 수단(38)이 본 발명의 「유전체 도포막 형성부」에 대응한다. 또한, 제 7 실시형태의 중간 반송 롤러(74), 인쇄 반송 롤러(76), 중간 반송 롤러(78)가 본 발명의 「반송 부재」에 대응한다.In addition, in 7th Embodiment, the
이어서, 본 발명의 제 8 실시형태에 의한 적층형 전자 부품 제조 장치 및 적층형 전자 부품의 제조 방법에 대해서 도면을 참조해서 설명한다. 또한, 각 실시형태의 구성과 중복되는 구성에는 동일한 부호를 붙임과 아울러 중복되는 구성 및 작용 효과의 설명을 생략한다.Next, the manufacturing method of the laminated electronic component manufacturing apparatus and laminated electronic component which concern on 8th Embodiment of this invention are demonstrated with reference to drawings. In addition, the same code | symbol is attached | subjected to the structure which overlaps with the structure of each embodiment, and description of the overlapping structure and effect is abbreviate | omitted.
도 3, 도 4 및 도 11에 나타내는 바와 같이, 제 8 실시형태의 적층형 전자 부품 제조 장치는 제 7 실시형태의 구성을 베이스로 하면서 그 일부를 개량한 것이며, 유전체 도포막 형성 수단(38)이 인쇄 반송 롤러(76)의 주위에 배치된 것이다. 즉, 그라비어 오프셋 인쇄 방식의 유전체 도포막 형성 수단(38)은 외주면에 유전체 도포막(36)이 되어야 할 도전성 페이스트 막의 패턴에 대응하는 홈(도전성 페이스트가 충전되는 홈)이 새겨진 패턴 형성 롤(그라비어 롤)(38A)과, 패턴 형성 롤(38A)에 형성된 패턴이 전사되는 전사 롤(오프셋 롤)(38B)을 갖고 있다. 패턴 형성 롤(38A)로부터 전사 롤(38B) 상에 전사된 유전체 도포막(36)의 패턴은 인쇄 반송 롤러(76) 상의 세라믹 시트(S)에 전사되어 인쇄 반송 롤러(76) 상의 세라믹 시트(S)의 단차부(34)에 소정 패턴의 유전체 도포막(36)이 형성된다. 또한, 전사 롤(38B)과의 주위에는 전사 롤(38B) 상에 전사된 유전체 도포막(36)을 건조시키기 위한 건조 경화 장치(26A)가 배치되어 있다. 이 때문에, 전사 롤(38B) 상에 전사된 유전체 도포막(36)은 건조 경화 장치(26A)에 의해 건조ㆍ고화된다. 이와 같이 해서, 인쇄 반송 롤러(76) 상의 세라믹 시트(S)에 전극 회로(24) 및 유전체 도포막(36)이 형성된다. 전극 회로(24) 및 유전체 도포막(36)이 형성된 세라믹 시트(S)는 중간 반송 롤러(78)를 거쳐 스태킹 롤(14)의 외주면에 권취되어 적층된다. 이에 따라, 세라믹 시트(S)의 적층 구조체(S')가 형성된다. 이와 같이, 제 8 실시형태에 있어서도 세라믹 시트(S)에 전극 회로(24) 및 유전체 도포막(36)이 형성된 후, 전극 회로 및 유전체 도포막 형성이 완료된 세라믹 시트(S)가 스태킹 롤(14)의 외주면에 권취되어 적층된다.As shown in FIG. 3, FIG. 4, and FIG. 11, the laminated electronic component manufacturing apparatus of 8th Embodiment improved the one part based on the structure of 7th Embodiment, and the dielectric coating film forming means 38 is It is arrange | positioned around the
또한, 제 8 실시형태에서는 코팅 롤(12)이 본 발명의 「성막 기재」에 대응하고, 스태킹 롤(14)이 본 발명의 「적층 지지체」에 대응한다. 또한, 제 8 실시형태의 전극 회로 형성 수단(22)이 본 발명의 「전극 회로 형성부」에 대응한다. 또한, 제 8 실시형태의 유전체 도포막 형성 수단(38)이 본 발명의 「유전체 도포막 형성부」에 대응한다. 또한, 제 8 실시형태의 중간 반송 롤러(74), 인쇄 반송 롤러(76), 중간 반송 롤러(78)가 본 발명의 「반송 부재」에 대응한다.In addition, in 8th Embodiment, the
또한, 본 발명은 전극 회로(24) 및 유전체 도포막(36)의 인쇄가 코팅 롤(12), 반송 부재를 구성하는 각 반송 롤러, 무한 반송 벨트 상 중 어느 하나의 장소에서 행해지는 것이 바람직하고, 특별히 인쇄 장소가 한정되는 취지는 아니다. 또한, 전극 회로(24)의 인쇄 장소 및 유전체 도포막(36)의 인쇄 장소는 동일한 장소이여도 좋고, 또한, 각각의 장소이여도 좋다. 또한, 잉크젯 방식을 이용하여 인쇄한 전극 회로(24) 및 유전체 도포막(38)을 건조시킨 후에 세라믹 시트(S)에 전사해도 좋다.In the present invention, it is preferable that printing of the
이어서, 본 발명의 제 9 실시형태에 의한 적층형 전자 부품 제조 장치 및 적층형 전자 부품의 제조 방법에 대해서 도면을 참조해서 설명한다. 또한, 제 9 실시형태는 제 3 실시형태의 변형예로서 위치 부여되므로, 제 3 실시형태의 구성과 중복되는 구성에는 동일한 부호를 붙임과 아울러 중복되는 구성 및 작용 효과의 설명을 생략한다.Next, the manufacturing method of the laminated electronic component manufacturing apparatus and laminated electronic component which concerns on 9th Embodiment of this invention are demonstrated with reference to drawings. In addition, since 9th Embodiment is positioned as a modification of 3rd Embodiment, the same code | symbol is attached | subjected to the structure which overlaps with the structure of 3rd Embodiment, and description of the overlapping structure and effect is abbreviate | omitted.
제 9 실시형태에서는 전극 회로(24), 유전체 도포막(36), 세라믹 시트(S), 세라믹 시트의 적층 구조체(S')의 순서로 형성된다. 즉, 도 12에 나타내는 바와 같이, 우선, 외주에 이형 처리가 실시된 무단 연속 형상의 코팅 롤(12)에 대해서 전극 회로 형성 수단(22)에 의해 전극 회로(24)가 형성된다. 이어서, 유전체 도포막 형성 수단(38)에 의해 코팅 롤(12)에 대해서 유전체 도포막(36)이 형성된다. 유전체 도포막(36)은 전극 회로(24)의 단차부(34)에 형성된다. 이어서, 전극 회로(24) 및 유전체 도포막(36)을 덮도록 코팅 롤(12)에 대해서 성막 수단(16)에 의해 세라믹 슬러리가 도포되고, 이것이 건조되어 전극 회로 및 상기 유전체 도포막이 형성된 세라믹 시트(S)가 형성된다. 또한, 전극 회로 및 상기 유전체 도포막이 형성된 세라믹 시트(S)가 스태킹 롤(14)의 외주면에 권취되어 세라믹 시트의 적층 구조체(S')가 형성된다.In the ninth embodiment, the
이어서, 본 발명의 제 10 실시형태에 의한 적층형 전자 부품 제조 장치 및 적층형 전자 부품의 제조 방법에 대해서 도면을 참조해서 설명한다. 또한, 제 10 실시형태는 제 5 실시형태의 변형예로서 위치 부여되므로, 제 5 실시형태의 구성과 중복되는 구성에는 동일한 부호를 붙임과 아울러 중복되는 구성 및 작용 효과의 설명을 생략한다.Next, the manufacturing method of the laminated electronic component manufacturing apparatus and laminated electronic component which concerns on 10th Embodiment of this invention are demonstrated with reference to drawings. In addition, since 10th Embodiment is positioned as a modification of 5th Embodiment, the same code | symbol is attached | subjected to the structure which overlaps with the structure of 5th Embodiment, and description of the overlapping structure and effect is abbreviate | omitted.
제 10 실시형태에서는 전극 회로(24), 세라믹 시트(S), 유전체 도포막(36), 세라믹 시트의 적층 구조체(S')의 순서로 형성된다. 즉, 도 13에 나타내는 바와 같이, 우선, 외주에 이형 처리가 실시된 무단 연속 형상의 코팅 롤(12)에 대해서 전극 회로 형성 수단(22)에 의해 전극 회로(24)가 형성된다. 이어서, 전극 회로(24)를 덮도록 코팅 롤(12)에 대해서 성막 수단에 의해 세라믹 슬러리가 도포되고, 그것이 건조되어 전극 회로가 형성된 세라믹 시트(S)가 형성된다. 전극 회로(24)의 형성에 의해 생긴 세라믹 시트 상의 단차부(34)에 대해서 유전체 도포막 형성 수단(38)에 의해 유전체 도포막(도 13에서는 도시 생략)이 형성된다. 그리고, 적층 스테이지(66) 상에 세라믹 시트의 적층 구조체(S')가 형성된다.In the tenth embodiment, the
이어서, 본 발명의 제 11 실시형태에 의한 적층형 전자 부품 제조 장치 및 적층형 전자 부품의 제조 방법에 대해서 도면을 참조해서 설명한다. 또한, 제 11 실시형태는 제 5 실시형태의 변형예로서 위치 부여되므로, 제 5 실시형태의 구성과 중복되는 구성에는 동일한 부호를 붙임과 아울러 중복되는 구성 및 작용 효과의 설명을 생략한다.Next, the manufacturing method of the laminated electronic component manufacturing apparatus and laminated electronic component which concerns on 11th Embodiment of this invention are demonstrated with reference to drawings. In addition, since 11th Embodiment is positioned as a modification of 5th Embodiment, the same code | symbol is attached | subjected to the structure which overlaps with the structure of 5th Embodiment, and description of the overlapping structure and effect is abbreviate | omitted.
제 11 실시형태에서는 유전체 도포막(36), 세라믹 시트(S), 전극 회로(24), 세라믹 시트의 적층 구조체(S')의 순서로 형성된다. 즉, 도 14에 나타내는 바와 같이, 우선, 외주에 이형 처리가 실시된 무단 연속 형상의 코팅 롤(12)에 대해서 유전체 도포막 형성 수단(38)에 의해 유전체 도포막(36)이 형성된다. 이어서, 유전체 도포막(36)을 덮도록 성막 수단(16)에 의해 코팅 롤(12)에 대해서 세라믹 슬러리가 도포되고, 그것이 건조되어 유전체 도포막이 형성된 세라믹 시트(S)가 형성된다. 또한, 세라믹 시트(S) 상의 유전체 도포막(36)과는 다른 개소에 전극 회로 형성 수단(22)에 의해 전극 회로(도 14에서는 도시 생략)가 형성된다. 그리고, 적층 스테이지(66) 상에 세라믹 시트의 적층 구조체(S')가 형성된다.In the eleventh embodiment, the
이어서, 본 발명의 제 12 실시형태에 의한 적층형 전자 부품 제조 장치 및 적층형 전자 부품의 제조 방법에 대해서 도면을 참조해서 설명한다. 또한, 제 12 실시형태는 제 10 실시형태의 변형예로서 위치 부여되므로, 제 10 실시형태의 구성과 중복되는 구성에는 동일한 부호를 붙임과 아울러 중복되는 구성 및 작용 효과의 설명을 생략한다.Next, the manufacturing method of the laminated electronic component manufacturing apparatus and laminated electronic component which concerns on 12th Embodiment of this invention are demonstrated with reference to drawings. In addition, since 12th Embodiment is positioned as a modification of 10th Embodiment, the same code | symbol is attached | subjected to the structure which overlaps with the structure of 10th Embodiment, and description of the overlapping structure and effect is abbreviate | omitted.
제 12 실시형태에서는 전극 회로(24), 세라믹 시트(S), 세라믹 시트의 적층 구조체(S'), 유전체 도포막(36)의 순서로 형성된다. 즉, 도 15에 나타내는 바와 같이, 우선, 외주에 이형 처리가 실시된 무단 연속 형상의 코팅 롤(12)에 대해서 전극 회로 형성 수단(22)에 의해 전극 회로(24)가 형성된다. 이어서, 전극 회로(24)를 덮도록 코팅 롤(12)에 대해서 성막 수단에 의해 세라믹 슬러리가 도포되고, 그것이 건조되어 전극 회로가 형성된 세라믹 시트(S)가 형성된다. 그리고, 이 세라믹 시트(S)가 스태킹 롤(14)의 외주에 권취되어 세라믹 시트의 적층 구조체(S')가 형성된다. 그 후, 스태킹 롤(14)의 외주에 권취된 세라믹 시트의 적층 구조체(S') 상의 단차부(34)에 대해서 유전체 도포막 형성 수단(38)에 의해 유전체 도포막(도 15에서는 도시 생략)이 형성된다.In the twelfth embodiment, the
이어서, 본 발명의 제 13 실시형태에 의한 적층형 전자 부품 제조 장치 및 적층형 전자 부품의 제조 방법에 대해서 도면을 참조해서 설명한다. 또한, 제 13 실시형태는 제 11 실시형태의 변형예로서 위치 부여되므로, 제 11 실시형태의 구성과 중복되는 구성에는 동일한 부호를 붙임과 아울러 중복되는 구성 및 작용 효과의 설명을 생략한다.Next, the manufacturing method of the laminated electronic component manufacturing apparatus and laminated electronic component which concern on 13th Embodiment of this invention are demonstrated with reference to drawings. In addition, since 13th Embodiment is positioned as a modification of 11th Embodiment, the same code | symbol is attached | subjected to the structure which overlaps with the structure of 11th Embodiment, and description of the overlapping structure and effect is abbreviate | omitted.
제 13 실시형태에서는 유전체 도포막(36), 세라믹 시트(S), 세라믹 시트의 적층 구조체(S'), 전극 회로(24)의 순서로 형성된다. 즉, 도 16에 나타내는 바와 같이, 우선, 외주에 이형 처리가 실시된 무단 연속 형상의 코팅 롤(12)에 대해서 유전체 도포막 형성 수단(38)에 의해 유전체 도포막(36)이 형성된다. 이어서, 유전체 도포막(36)을 덮도록 성막 수단(16)에 의해 코팅 롤(12)에 대해서 세라믹 슬러리가 도포되고, 그것이 건조되어 유전체 도포막이 형성된 세라믹 시트(S)가 형성된다. 그리고, 이 세라믹 시트(S)가 스태킹 롤(14)의 외주에 권취되어 세라믹 시트의 적층 구조체(S')가 형성된다. 그 후, 세라믹 시트의 적층 구조체(S') 상의 유전체 도포막(36)과는 다른 개소에 전극 회로 형성 수단(22)에 의해 전극 회로(도 16에서는 도시 생략)가 형성된다.In the thirteenth embodiment, the
10 : 적층형 전자 부품 제조 장치 12 : 코팅 롤(성막 기재)
14 : 스태킹 롤(적층 지지체) 15 : 스태킹 롤(적층 지지체)
16 : 성막 수단(성막 형성부)
22 : 전극 회로 형성 수단(전극 회로 형성부)
24 : 전극 회로 30 : 중간 반송 롤러(반송 부재)
32 : 인쇄 반송 롤러(반송 부재) 34 : 단차부
36 : 유전체 도포막
38 : 유전체 도포막 형성 수단(유전체 도포막 형성부)
40 : 무한 반송 벨트(반송 부재) 42 : 중간 반송 롤러(반송 부재)
44 : 중간 반송 롤러(반송 부재) 50 : 중간 반송 롤러(반송 부재)
52 : 인쇄 반송 롤러(반송 부재) 54 : 중간 반송 롤러(반송 부재)
56 : 인쇄 반송 롤러(반송 부재) 58 : 중간 반송 롤러(반송 부재)
60 : 중간 반송 롤러(반송 부재) 62 : 인쇄 반송 롤러(반송 부재)
64 : 중간 반송 롤러(반송 부재) 66 : 적층 스테이지(적층 지지체)
68 : 중간 반송 롤러(반송 부재) 70 : 인쇄 반송 롤러(반송 부재)
72 : 중간 반송 롤러(반송 부재) 74 : 중간 반송 롤러(반송 부재)
76 : 인쇄 반송 롤러(반송 부재) 78 : 중간 반송 롤러(반송 부재)
S : 세라믹 시트 S' : 세라믹 시트의 적층 구조체10: laminated electronic component manufacturing apparatus 12: coating roll (film formation base material)
14 stacking roll (laminated support) 15 stacking roll (laminated support)
16: film forming means (film forming part)
22: electrode circuit forming means (electrode circuit forming unit)
24: electrode circuit 30: intermediate conveying roller (conveying member)
32: printing conveying roller (conveying member) 34: stepped portion
36: dielectric coating film
38: dielectric coating film forming means (dielectric coating film forming section)
40: endless conveying belt (conveying member) 42: intermediate conveying roller (conveying member)
44: intermediate conveying roller (conveying member) 50: intermediate conveying roller (conveying member)
52: Printing conveying roller (conveying member) 54: Intermediate conveying roller (conveying member)
56: printing conveying roller (conveying member) 58: intermediate conveying roller (conveying member)
60: intermediate conveying roller (conveying member) 62: printing conveying roller (conveying member)
64: intermediate conveying roller (conveying member) 66: lamination stage (lamination support)
68: intermediate conveying roller (conveying member) 70: printing conveying roller (conveying member)
72: intermediate conveying roller (conveying member) 74: intermediate conveying roller (conveying member)
76: printing conveying roller (conveying member) 78: intermediate conveying roller (conveying member)
S: ceramic sheet S ': laminated structure of ceramic sheet
Claims (21)
상기 성막 기재에 대해서 세라믹 슬러리를 도포, 건조시켜 세라믹 시트를 형성하는 성막 형성부;
상기 세라믹 시트에 전극 회로를 형성하는 전극 회로 형성부;
상기 전극 회로의 형성에 의해 생기는 상기 세라믹 시트 상의 단차부에 유전체 도포막을 형성하는 유전체 도포막 형성부; 및
상기 세라믹 시트의 적층 구조체를 형성하는 적층 지지체를 갖는 것을 특징으로 하는 적층형 전자 부품 제조 장치.An endless continuous shape film-forming substrate subjected to a release treatment on an outer circumference;
A film forming part for coating and drying a ceramic slurry on the film forming substrate to form a ceramic sheet;
An electrode circuit forming unit forming an electrode circuit on the ceramic sheet;
A dielectric coating film forming portion for forming a dielectric coating film on the stepped portion on the ceramic sheet caused by the formation of the electrode circuit; And
The laminated electronic component manufacturing apparatus characterized by having the laminated support body which forms the laminated structure of the said ceramic sheet | seat.
상기 성막 기재에 전극 회로를 형성하는 전극 회로 형성부;
상기 성막 기재에 유전체 도포막을 형성하는 유전체 도포막 형성부;
상기 전극 회로 및 상기 유전체 도포막을 덮도록 상기 성막 기재에 세라믹 슬러리를 도포, 건조시켜 상기 전극 회로 및 상기 유전체 도포막이 형성된 세라믹 시트를 형성하는 성막 형성부; 및
상기 세라믹 시트의 적층 구조체를 형성하는 적층 지지체를 갖는 것을 특징으로 하는 적층형 전자 부품 제조 장치.An endless continuous shape film-forming substrate subjected to a release treatment on an outer circumference;
An electrode circuit forming unit forming an electrode circuit on the film forming substrate;
A dielectric coating film forming unit for forming a dielectric coating film on the film forming substrate;
A film forming part to form a ceramic sheet on which the electrode circuit and the dielectric coating film are formed by coating and drying a ceramic slurry on the film forming substrate to cover the electrode circuit and the dielectric coating film; And
The laminated electronic component manufacturing apparatus characterized by having the laminated support body which forms the laminated structure of the said ceramic sheet | seat.
상기 성막 기재에 전극 회로를 형성하는 전극 회로 형성부;
상기 전극 회로를 덮도록 상기 성막 기재에 세라믹 슬러리를 도포, 건조시켜 상기 전극 회로가 형성된 세라믹 시트를 형성하는 성막 형성부;
상기 전극 회로의 형성에 의해 생기는 상기 세라믹 시트 상의 단차부에 유전체 도포막을 형성하는 유전체 도포막 형성부; 및
상기 세라믹 시트의 적층 구조체를 형성하는 적층 지지체를 갖는 것을 특징으로 하는 적층형 전자 부품 제조 장치.An endless continuous shape film-forming substrate subjected to a release treatment on an outer circumference;
An electrode circuit forming unit forming an electrode circuit on the film forming substrate;
A film forming part to form a ceramic sheet on which the electrode circuit is formed by applying and drying a ceramic slurry on the film forming substrate to cover the electrode circuit;
A dielectric coating film forming portion for forming a dielectric coating film on the stepped portion on the ceramic sheet caused by the formation of the electrode circuit; And
The laminated electronic component manufacturing apparatus characterized by having the laminated support body which forms the laminated structure of the said ceramic sheet | seat.
상기 성막 기재에 유전체 도포막을 형성하는 유전체 도포막 형성부;
상기 유전체 도포막을 덮도록 상기 성막 기재에 세라믹 슬러리를 도포, 건조시켜 상기 유전체 도포막이 형성된 세라믹 시트를 형성하는 성막 형성부;
상기 세라믹 시트 상의 상기 유전체 도포막과는 다른 개소의 상기 세라믹 시트 상에 전극 회로를 형성하는 전극 회로 형성부; 및
상기 세라믹 시트의 적층 구조체를 형성하는 적층 지지체를 갖는 것을 특징으로 하는 적층형 전자 부품 제조 장치.An endless continuous shape film-forming substrate subjected to a release treatment on an outer circumference;
A dielectric coating film forming unit for forming a dielectric coating film on the film forming substrate;
A film forming part to form a ceramic sheet on which the dielectric coating film is formed by coating and drying a ceramic slurry on the film forming substrate to cover the dielectric coating film;
An electrode circuit forming portion for forming an electrode circuit on the ceramic sheet at a location different from the dielectric coating film on the ceramic sheet; And
The laminated electronic component manufacturing apparatus characterized by having the laminated support body which forms the laminated structure of the said ceramic sheet | seat.
상기 적층 지지체에 의해 상기 세라믹 시트의 적층 구조체가 형성되어 있을 때에,
상기 성막 기재에 새로운 상기 세라믹 시트가 계속해서 형성되는 것을 특징으로 하는 적층형 전자 부품 제조 장치.The method according to any one of claims 1 to 4,
When the laminated structure of the ceramic sheet is formed by the laminated support,
The new ceramic sheet is continuously formed on the film forming substrate, characterized in that the laminated electronic component manufacturing apparatus.
상기 적층 지지체는 상기 성막 기재에 대해서 상기 세라믹 시트를 통해 접촉하여 상기 세라믹 시트를 상기 성막 기재로부터 박리시켜 외주에 권취함으로써 상기 세라믹 시트의 적층 구조체를 형성하는 것을 특징으로 하는 적층형 전자 부품 제조 장치.The method according to claim 1 or 2,
The laminated support is in contact with the film forming substrate through the ceramic sheet to peel the ceramic sheet from the film forming substrate and wound around the outer periphery to form a laminated structure of the ceramic sheet.
상기 성막 기재와 상기 적층 지지체 사이에 개재되도록 하여 설치되고,
상기 성막 기재에 형성된 상기 세라믹 시트를 상기 성막 기재로부터 수취하고, 이 수취한 상기 세라믹 시트를 상기 적층 지지체에 반송하는 반송 부재를 갖는 것을 특징으로 하는 적층형 전자 부품 제조 장치.The method according to any one of claims 1, 3 or 4,
It is provided so that it may be interposed between the said film-forming base material and the said laminated support body,
And a conveying member for receiving the ceramic sheet formed on the film forming substrate from the film forming substrate and conveying the received ceramic sheet to the laminated support.
상기 전극 회로 형성부는 상기 반송 부재 상의 상기 세라믹 시트에 상기 전극 회로를 형성하고;
상기 유전체 도포막 형성부는 상기 반송 부재 상의 상기 세라믹 시트의 상기 단차부에 상기 유전체 도포막을 형성하는 것을 특징으로 하는 적층형 전자 부품 제조 장치.The method of claim 1,
The electrode circuit forming portion forms the electrode circuit in the ceramic sheet on the conveying member;
The dielectric coating film forming portion forms the dielectric coating film on the stepped portion of the ceramic sheet on the transfer member.
상기 전극 회로 형성부 및 상기 유전체 도포막 형성부는 무판 인쇄 장치인 것을 특징으로 하는 적층형 전자 부품 제조 장치.The method according to any one of claims 1 to 4,
And said electrode circuit forming portion and said dielectric coating film forming portion are plateless printing apparatuses.
상기 무판 인쇄 장치는 잉크젯 인쇄 장치인 것을 특징으로 하는 적층형 전자 부품 제조 장치.The method of claim 9,
The plateless printing apparatus is an inkjet printing apparatus, characterized in that the laminated electronic component manufacturing apparatus.
전극 회로 형성부에 의해 상기 세라믹 시트에 전극 회로를 형성하는 전극 회로 형성 공정;
상기 전극 회로의 형성에 의해 생기는 상기 세라믹 시트 상의 단차부에 유전체 도포막 형성부에 의해 유전체 도포막을 형성하는 유전체 도포막 형성 공정; 및
상기 세라믹 시트의 적층 구조체를 형성하는 적층 구조체 형성 공정을 갖는 것을 특징으로 하는 적층형 전자 부품의 제조 방법.A film-forming step of continuously forming a ceramic sheet by applying and drying a ceramic slurry by a film-forming forming unit to an endless continuous film-forming substrate subjected to a release treatment on an outer circumference;
An electrode circuit forming step of forming an electrode circuit in the ceramic sheet by an electrode circuit forming portion;
A dielectric coating film forming step of forming a dielectric coating film by a dielectric coating film forming portion in a step portion on the ceramic sheet caused by the formation of the electrode circuit; And
It has a laminated structure formation process which forms the laminated structure of the said ceramic sheet, The manufacturing method of the laminated electronic component characterized by the above-mentioned.
유전체 도포막 형성부에 의해 상기 성막 기재에 대해서 유전체 도포막을 형성하는 유전체 도포막 형성 공정;
상기 전극 회로 및 상기 유전체 도포막을 덮도록 상기 성막 기재에 대해서 성막 형성부에 의해 세라믹 슬러리를 도포, 건조시켜 상기 전극 회로 및 상기 유전체 도포막이 형성된 세라믹 시트를 형성하는 성막 형성 공정; 및
상기 세라믹 시트의 적층 구조체를 형성하는 적층 구조체 형성 공정을 갖는 것을 특징으로 하는 적층형 전자 부품의 제조 방법.An electrode circuit forming step of forming an electrode circuit by an electrode circuit forming portion with respect to an endless continuous film-forming substrate on which an releasing treatment is performed on an outer circumference;
A dielectric coating film forming step of forming a dielectric coating film on the film forming substrate by a dielectric coating film forming portion;
A film-forming step of forming a ceramic sheet on which the electrode circuit and the dielectric-coated film are formed by applying and drying a ceramic slurry to the film-forming base material by a film forming part to cover the electrode circuit and the dielectric coating film; And
It has a laminated structure formation process which forms the laminated structure of the said ceramic sheet, The manufacturing method of the laminated electronic component characterized by the above-mentioned.
상기 전극 회로를 덮도록 상기 성막 기재에 대해서 성막 형성부에 의해 세라믹 슬러리를 도포, 건조시켜 상기 전극 회로가 형성된 세라믹 시트를 형성하는 성막 형성 공정;
상기 전극 회로의 형성에 의해 생기는 상기 세라믹 시트 상의 단차부에 대해서 유전체 도포막 형성부에 의해 유전체 도포막을 형성하는 유전체 도포막 형성 공정; 및
상기 세라믹 시트의 적층 구조체를 형성하는 적층 구조체 형성 공정을 갖는 것을 특징으로 하는 적층형 전자 부품의 제조 방법.An electrode circuit forming step of forming an electrode circuit by an electrode circuit forming portion with respect to an endless continuous film-forming substrate on which an releasing treatment is performed on an outer circumference;
A film-forming step of forming a ceramic sheet on which the electrode circuit is formed by applying and drying a ceramic slurry to the film-forming base material by a film-forming forming part so as to cover the electrode circuit;
A dielectric coating film forming step of forming a dielectric coating film by a dielectric coating film forming portion with respect to the stepped portion on the ceramic sheet caused by the formation of the electrode circuit; And
It has a laminated structure formation process which forms the laminated structure of the said ceramic sheet, The manufacturing method of the laminated electronic component characterized by the above-mentioned.
상기 유전체 도포막을 덮도록 성막 형성부에 의해 상기 성막 기재에 세라믹 슬러리를 도포, 건조시켜 상기 유전체 도포막이 형성된 세라믹 시트를 형성하는 성막 형성 공정;
상기 세라믹 시트 상의 상기 유전체 도포막과는 다른 개소의 상기 세라믹 시트 상에 전극 회로 형성부에 의해 전극 회로를 형성하는 전극 회로 형성 공정; 및
상기 세라믹 시트의 적층 구조체를 형성하는 적층 구조체 형성 공정을 갖는 것을 특징으로 하는 적층형 전자 부품의 제조 방법.A dielectric coating film forming step of forming a dielectric coating film by a dielectric coating film forming portion on an endless continuous film forming substrate subjected to a release treatment on an outer circumference;
A film forming step of forming a ceramic sheet on which the dielectric coating film is formed by applying and drying a ceramic slurry on the film forming substrate by a film forming portion to cover the dielectric coating film;
An electrode circuit forming step of forming an electrode circuit on the ceramic sheet at a portion different from the dielectric coating film on the ceramic sheet by an electrode circuit forming portion; And
It has a laminated structure formation process which forms the laminated structure of the said ceramic sheet, The manufacturing method of the laminated electronic component characterized by the above-mentioned.
상기 전극 회로를 덮도록 상기 성막 기재에 대해서 성막 형성부에 의해 세라믹 슬러리를 도포, 건조시켜 상기 전극 회로가 형성된 세라믹 시트를 형성하는 성막 형성 공정;
상기 세라믹 시트의 적층 구조체를 형성하는 적층 구조체 형성 공정; 및
상기 전극 회로의 형성에 의해 생기는 상기 세라믹 시트의 적층 구조체 상의 단차부에 대해서 유전체 도포막 형성부에 의해 유전체 도포막을 형성하는 유전체 도포막 형성 공정을 갖는 것을 특징으로 하는 적층형 전자 부품의 제조 방법.An electrode circuit forming step of forming an electrode circuit by an electrode circuit forming portion with respect to an endless continuous film-forming substrate on which an releasing treatment is performed on an outer circumference;
A film-forming step of forming a ceramic sheet on which the electrode circuit is formed by applying and drying a ceramic slurry to the film-forming base material by a film-forming forming part so as to cover the electrode circuit;
A laminated structure forming step of forming a laminated structure of the ceramic sheet; And
And a dielectric coating film forming step of forming a dielectric coating film by a dielectric coating film forming portion with respect to the stepped portion on the laminated structure of the ceramic sheet caused by the formation of the electrode circuit.
상기 유전체 도포막을 덮도록 성막 형성부에 의해 상기 성막 기재에 세라믹 슬러리를 도포, 건조시켜 상기 유전체 도포막이 형성된 세라믹 시트를 형성하는 성막 형성 공정;
상기 세라믹 시트의 적층 구조체를 형성하는 적층 구조체 형성 공정; 및
상기 세라믹 시트의 적층 구조체 상의 상기 유전체 도포막과는 다른 개소의 상기 상기 세라믹 시트의 적층 구조체 상에 전극 회로 형성부에 의해 전극 회로를 형성하는 전극 회로 형성 공정을 갖는 것을 특징으로 하는 적층형 전자 부품의 제조 방법.A dielectric coating film forming step of forming a dielectric coating film by a dielectric coating film forming portion on an endless continuous film forming substrate subjected to a release treatment on an outer circumference;
A film forming step of forming a ceramic sheet on which the dielectric coating film is formed by applying and drying a ceramic slurry on the film forming substrate by a film forming portion to cover the dielectric coating film;
A laminated structure forming step of forming a laminated structure of the ceramic sheet; And
And an electrode circuit forming step of forming an electrode circuit by an electrode circuit forming portion on a layered structure of the ceramic sheet at a location different from the dielectric coating film on the layered structure of the ceramic sheet. Manufacturing method.
상기 적층 구조체 형성 공정에 있어서 상기 적층 지지체에 의해 상기 세라믹 시트의 적층 구조체가 형성되어 있을 때에,
상기 성막 형성 공정에서는 상기 성막 기재에 새로운 상기 세라믹 시트가 계속해서 형성되는 것을 특징으로 하는 적층형 전자 부품의 제조 방법.17. The method according to any one of claims 11 to 16,
When the laminated structure of the ceramic sheet is formed by the laminated support in the laminated structure forming step,
In the film forming step, a new ceramic sheet is continuously formed on the film forming substrate.
상기 적층 구조체 형성 공정에 있어서 상기 적층 지지체를 상기 성막 기재에 대해서 상기 세라믹 시트를 통해 접촉시킴으로써 상기 세라믹 시트를 상기 성막 기재로부터 박리시키고, 그 박리시킨 상기 세라믹 시트를 상기 적층 지지체의 외주에 권취함으로써 상기 세라믹 시트의 적층 구조체를 형성하는 것을 특징으로 하는 적층형 전자 부품의 제조 방법.The method according to claim 11 or 12,
In the laminated structure forming step, the ceramic support sheet is peeled from the film forming substrate by contacting the laminated support with the film forming substrate through the ceramic sheet, and the wound ceramic sheet is wound around the laminated support. A method for manufacturing a laminated electronic component, comprising forming a laminated structure of a ceramic sheet.
상기 성막 기재와 상기 적층 지지체 사이에 개재되도록 설치된 반송 부재를 갖고;
상기 반송 부재는 상기 성막 기재에 형성된 상기 세라믹 시트를 상기 성막 기재로부터 수취하고, 이 수취한 상기 세라믹 시트를 상기 적층 지지체에 반송하는 반송 공정을 갖는 것을 특징으로 하는 적층형 전자 부품의 제조 방법.The method according to any one of claims 11, 13, 14, 15 or 16,
It has a conveyance member provided so that it may be interposed between the said film-forming base material and the said laminated support body;
The said conveyance member has a conveyance process which receives the said ceramic sheet formed in the said film-forming base material from the said film-forming base material, and conveys this received ceramic sheet to the said laminated support body, The manufacturing method of the laminated electronic component characterized by the above-mentioned.
상기 전극 회로 형성 공정 및 상기 유전체 도포막 형성 공정에 있어서 상기 전극 회로 형성부 및 상기 유전체 도포막 형성부로서 무판 인쇄 장치를 이용하고, 이 무판 인쇄 장치에 의해 상기 전극 회로 및 상기 유전체 도포막이 형성되는 것을 특징으로 하는 적층형 전자 부품의 제조 방법.17. The method according to any one of claims 11 to 16,
In the electrode circuit forming step and the dielectric coating film forming step, a plateless printing apparatus is used as the electrode circuit forming portion and the dielectric coating film forming portion, and the electrode circuit and the dielectric coating film are formed by the plateless printing apparatus. The manufacturing method of the laminated electronic component characterized by the above-mentioned.
상기 무판 인쇄 장치로서 잉크젯 인쇄 장치를 이용하는 것을 특징으로 하는 적층형 전자 부품의 제조 방법.21. The method of claim 20,
An inkjet printing apparatus is used as the plateless printing apparatus.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2010-111341 | 2010-05-13 | ||
JP2010111341 | 2010-05-13 | ||
JPJP-P-2011-091597 | 2011-04-15 | ||
JP2011091597A JP5585784B2 (en) | 2010-05-13 | 2011-04-15 | Multilayer electronic component manufacturing apparatus and multilayer electronic component manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110125609A KR20110125609A (en) | 2011-11-21 |
KR101152765B1 true KR101152765B1 (en) | 2012-06-18 |
Family
ID=45395012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20110044590A KR101152765B1 (en) | 2010-05-13 | 2011-05-12 | Apparatus and method for manufacturing laminated electronic component |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR101152765B1 (en) |
CN (1) | CN102315024B (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210087079A (en) * | 2019-02-08 | 2021-07-09 | 가부시키가이샤 무라타 세이사쿠쇼 | Manufacturing method of electronic components |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09129483A (en) * | 1995-10-27 | 1997-05-16 | Murata Mfg Co Ltd | Method and device for manufacture of laminated ceramic electronic part |
JP2005197331A (en) | 2004-01-05 | 2005-07-21 | Matsushita Electric Ind Co Ltd | Manufacturing method for laminate of laminated electronic part and its device |
JP2008091953A (en) | 2003-08-28 | 2008-04-17 | Kyocera Corp | Method for manufacturing electronic component |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3805273B2 (en) * | 2002-03-29 | 2006-08-02 | Uht株式会社 | Multilayer electronic component manufacturing equipment |
JP4151846B2 (en) * | 2004-03-03 | 2008-09-17 | Tdk株式会社 | Multilayer ceramic electronic component, circuit board, etc., and method for producing ceramic green sheet for use in production of the component, substrate, etc. |
JP4525421B2 (en) * | 2005-03-30 | 2010-08-18 | Tdk株式会社 | Ceramic green sheet laminating apparatus and laminating method |
JP2006302932A (en) * | 2005-04-15 | 2006-11-02 | Matsushita Electric Ind Co Ltd | Manufacturing method of laminated electronic component |
-
2011
- 2011-05-12 CN CN201110130340.2A patent/CN102315024B/en active Active
- 2011-05-12 KR KR20110044590A patent/KR101152765B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09129483A (en) * | 1995-10-27 | 1997-05-16 | Murata Mfg Co Ltd | Method and device for manufacture of laminated ceramic electronic part |
JP2008091953A (en) | 2003-08-28 | 2008-04-17 | Kyocera Corp | Method for manufacturing electronic component |
JP2005197331A (en) | 2004-01-05 | 2005-07-21 | Matsushita Electric Ind Co Ltd | Manufacturing method for laminate of laminated electronic part and its device |
Also Published As
Publication number | Publication date |
---|---|
KR20110125609A (en) | 2011-11-21 |
CN102315024A (en) | 2012-01-11 |
CN102315024B (en) | 2015-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101248496B1 (en) | Apparatus and method for manufacturing laminated electronic component | |
JP5574119B2 (en) | Multilayer electronic component manufacturing apparatus and multilayer electronic component manufacturing method | |
CN102315021B (en) | Laminated type electronic component manufacturing device and laminated type electronic component manufacturing method | |
KR101614750B1 (en) | Apparatus for manufacturing ceramic laminate and method for manufacturing the same | |
KR101152765B1 (en) | Apparatus and method for manufacturing laminated electronic component | |
KR101152214B1 (en) | Apparatus and method for manufacturing laminated electronic component | |
KR101248498B1 (en) | Apparatus and method for manufacturing laminated electronic component | |
JP5574118B2 (en) | Multilayer electronic component manufacturing apparatus and multilayer electronic component manufacturing method | |
JP5585784B2 (en) | Multilayer electronic component manufacturing apparatus and multilayer electronic component manufacturing method | |
JP5516996B2 (en) | Multilayer electronic component manufacturing apparatus and multilayer electronic component manufacturing method | |
JP3166693B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
JP5585781B2 (en) | Multilayer electronic component manufacturing apparatus and multilayer electronic component manufacturing method | |
JP5413301B2 (en) | Multilayer electronic component manufacturing apparatus and multilayer electronic component manufacturing method | |
JP5440807B2 (en) | Multilayer electronic component manufacturing apparatus and multilayer electronic component manufacturing method | |
JP4046080B2 (en) | Laminate manufacturing equipment | |
JP4763475B2 (en) | Manufacturing equipment for ceramic electronic components |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160520 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170519 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180523 Year of fee payment: 7 |