KR101149937B1 - 유기 전계 발광 소자 - Google Patents

유기 전계 발광 소자 Download PDF

Info

Publication number
KR101149937B1
KR101149937B1 KR1020050041093A KR20050041093A KR101149937B1 KR 101149937 B1 KR101149937 B1 KR 101149937B1 KR 1020050041093 A KR1020050041093 A KR 1020050041093A KR 20050041093 A KR20050041093 A KR 20050041093A KR 101149937 B1 KR101149937 B1 KR 101149937B1
Authority
KR
South Korea
Prior art keywords
lines
layer
insulating layer
metal
layers
Prior art date
Application number
KR1020050041093A
Other languages
English (en)
Other versions
KR20060118760A (ko
Inventor
이춘탁
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050041093A priority Critical patent/KR101149937B1/ko
Publication of KR20060118760A publication Critical patent/KR20060118760A/ko
Application granted granted Critical
Publication of KR101149937B1 publication Critical patent/KR101149937B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8428—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/102—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising tin oxides, e.g. fluorine-doped SnO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 라인들 위에 절연층이 형성된 유기 전계 발광 소자에 관한 것이다. 제 1 인듐주석산화물층들 및 이와 교차하는 금속전극층들을 포함하는 유기 전계 발광 소자는 복수의 데이터 라인들 및 복수의 스캔 라인들을 포함한다. 상기 데이터 라인들은 상기 제 1 인듐주석산화물층들에 연결된다. 상기 스캔 라인들은 상기 금속전극층들에 연결된다. 여기서, 상기 라인들 중 일부 라인들 위에 각기 라운드형 절연층이 형성되어 있다. 상기 유기 전계 발광 소자는 절연층이 라인들의 금속층을 보호하므로, 상기 라인들 사이에 단락이 발생되지 않는다.
Figure R1020050041093
유기 전계 발광 소자, 데이터 라인, 스캔 라인, 절연층

Description

유기 전계 발광 소자{ORGANIC ELECTROLUMINESCENT DEVICE}
도 1a는 종래의 유기 전계 발광 소자를 도시한 평면도이다.
도 1b는 도 1a의 Ⅰ-Ⅰ' 라인을 따라 절단한 스캔 라인을 도시한 단면도이다.
도 2a는 본 발명의 바람직한 일 실시예에 따른 유기 전계 발광 소자를 도시한 평면도이다.
도 2b는 본 바람직한 일 실시예에 따른 도 2a의 Ⅱ-Ⅱ' 라인을 따라 절단한 스캔 라인을 도시한 단면도이다.
도 2c는 본 발명의 바람직한 일 실시예에 따른 스캔 라인을 도시한 사시도이다.
도 3은 본 발명의 바람직한 다른 실시예에 따른 도 2a의 Ⅱ-Ⅱ' 라인을 따라 절단한 스캔 라인을 도시한 단면도이다.
도 4a 내지 도 4c는 본 발명의 바람직한 일 실시예에 따른 유기 전계 발광 소자 제조 과정 중 스캔 라인 제조 과정을 도시한 단면도들이다.
본 발명은 유기 전계 발광 소자에 관한 것으로, 더욱 상세하게는 라인들 위에 라운드형 절연층이 형성된 유기 전계 발광 소자에 관한 것이다.
유기 전계 발광 소자는 발광 소자로서 소정 전압이 인가되는 경우 소정 파장의 빛을 발생시킨다.
도 1a는 종래의 유기 전계 발광 소자를 도시한 평면도이고, 도 1b는 도 1a의 Ⅰ-Ⅰ' 라인을 따라 절단한 스캔 라인을 도시한 단면도이다. 다만, 도 1a에서는 설명의 편의를 위하여 실링 영역(112)에서 기판과 접착되는 셀캡을 도시하지 않았다.
도 1a를 참조하면, 종래의 유기 전계 발광 소자는 셀부(100), 데이터 라인들(108), 스캔 라인들(110a 및 110b) 및 실링 영역(112)을 포함한다.
셀부(100)는 제 1 인듐주석산화물층들(first Indium Tin Oxide Films, 102, 이하 "제 1 ITO층들"이라 함) 및 금속전극층들(104)을 포함한다.
또한, 제 1 ITO층들(102)과 금속전극층들(104)이 교차하는 발광 영역들에는 복수의 픽셀들(106)이 형성된다.
데이터 라인들(108)은 제 1 ITO층들(102)에 각기 연결된다.
스캔 라인들(110a 및 110b)은 금속전극층들(104)에 각기 연결된다.
실링 영역(112)은 실링 공정, 즉 상기 셀캡과 상기 기판이 접착할 때 실링제(114)가 도포되는 영역이다.
여기서, 실링제(114)는 도 1a에 도시된 바와 같이 스페이서(spacer, 116)를 포함한다.
스페이서(116)는 상기 실링 공정시 상기 셀캡과 상기 기판 사이의 높이를 유지시킨다.
도 1b를 참조하면, 각 스캔 라인들(110a 및 110b)은 기판(120) 위에 순차적으로 적층된 제 2 ITO층(122) 및 몰리브덴(Mo)으로 이루어진 금속층(124)을 포함한다.
또한, 각 데이터 라인들(108)도 도 1b에 도시된 바와 같은 구조를 가졌다.
여기서, 스페이서(116)는 실링 영역(112)에서 기판(120)뿐만 아니라 금속층(124) 위에 놓인다.
상기 실링 공정시, 금속층(124) 위에 놓인 스페이서(116)가 금속층(124)에 압력을 가하게 되고, 그래서 금속층(124)이 손상될 수 있었다.
이 경우, 금속층(124)의 파티클이 라인들(108, 110a 및 110b) 사이에 놓일 수 있었고, 그 결과 라인들(108, 110a 및 110b)이 단락될 수 있었다.
그러므로, 라인들이 단락되지 않도록 상기 라인들에 포함된 금속층을 보호할 수 있는 유기 전계 발광 소자가 요구된다.
본 발명의 목적은 라인들에 포함된 금속층을 보호할 수 있는 유기 전계 발광 소자를 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 바람직한 일 실시예에 따른 제 1 인듐주석산화물층들 및 이와 교차하는 금속전극층들을 포함하는 유기 전 계 발광 소자는 복수의 데이터 라인들 및 복수의 스캔 라인들을 포함한다. 상기 데이터 라인들은 상기 제 1 인듐주석산화물층들에 연결된다. 상기 스캔 라인들은 상기 금속전극층들에 연결된다. 여기서, 상기 라인들 중 일부 라인들 위에 각기 라운드형 절연층이 형성되어 있다.
본 발명의 바람직한 다른 실시예에 따른 제 1 인듐주석산화물층들 및 이와 교차하는 금속전극층들을 포함하는 유기 전계 발광 소자는 복수의 데이터 라인들 및 복수의 스캔 라인들을 포함한다. 상기 데이터 라인들은 상기 제 1 인듐주석산화물층들에 연결된다. 상기 스캔 라인들은 상기 금속전극층들에 연결된다. 여기서, 상기 전 라인들 위에 각기 라운드형 절연층이 형성되어 있다.
본 발명에 따른 유기 전계 발광 소자는 절연층이 라인들의 금속층을 보호하므로, 상기 라인들 사이에 단락이 발생되지 않는다.
또한, 본 발명에 따른 유기 전계 발광 소자의 라인들은 다층 구조의 금속층들을 포함하므로, 상기 라인들의 저항이 작아질 수 있다.
더욱이, 본 발명에 따른 유기 전계 발광 소자는 절연층이 라운드형이므로, 스페이서가 상기 절연층상에서 미끌어져서 금속층이 더 잘 보호된다.
게다가, 본 발명에 따른 유기 전계 발광 소자는 금속층 위에만 절연층을 형성하므로, UV를 이용한 실링제 경화시 UV 투과 영역을 최대한 확보할 수 있다.
또한, 본 발명에 따른 유기 전계 발광 소자는 금속층 위에만 절연층을 형성하므로, 실링제와 상기 절연층의 접촉 면적을 최소화함으로써 상기 실링제의 접착력을 최대한 확보할 수 있다.
이하에서는 첨부된 도면들을 참조하여 본 발명에 따른 유기 전계 발광 소자의 바람직한 실시예들을 자세히 설명하도록 한다.
도 2a는 본 발명의 바람직한 일 실시예에 따른 유기 전계 발광 소자를 도시한 평면도이다. 또한, 도 2b는 본 바람직한 일 실시예에 따른 도 2a의 Ⅱ-Ⅱ' 라인을 따라 절단한 스캔 라인을 도시한 단면도이고, 도 2c는 본 발명의 바람직한 일 실시예에 따른 스캔 라인을 도시한 사시도이다. 다만, 도 2a에서는 설명의 편의를 위하여 실링 영역(212)에서 기판과 접착되는 셀캡을 도시하지 않았다.
도 2a를 참조하면, 본 발명의 유기 전계 발광 소자는 셀부(200), 데이터 라인들(208), 스캔 라인들(210a 및 210b) 및 실링 영역(212)을 포함한다.
셀부(200)는 제 1 인듐주석산화물층들(first Indium Tin Oxide Films, 202, 이하 "제 1 ITO층들"이라 함) 및 금속전극층들(204)을 포함한다.
또한, 제 1 ITO층들(202)과 금속전극층들(204)이 교차하는 발광 영역들에는 복수의 픽셀들(206)이 형성된다.
각 픽셀들(206)은 기판 위에 순차적으로 적층된 제 1 ITO층(202), 유기물층 및 금속전극층(204)을 포함한다.
상기 유기물층은 제 1 ITO층(202) 위에 순차적으로 형성된 정공수송층(Hole Transporting Layer, HTL), 발광층(Emitting Layer, ETL) 및 전자수송층(Electron Transporting Layer, ETL)을 포함한다.
데이터 라인들(208)은 애노드에 해당하며, 제 1 ITO층들(202)에 각기 연결된 다.
스캔 라인들(210a 및 210b)은 캐소드에 해당하며, 금속전극층들(204)에 각기 연결된다.
실링 영역(212)은 실링 공정, 즉 상기 셀캡과 상기 기판이 접착할 때 실링제(214)가 도포되는 영역이다.
여기서, 실링제(214)는 도 2a에 도시된 바와 같이 스페이서(spacer, 216)를 포함한다.
스페이서(216)는 상기 실링 공정시 상기 셀캡과 상기 기판 사이의 높이를 유지시킨다.
도 2b를 참조하면, 각 스캔 라인들(210a 및 210b)은 기판(220) 위에 순차적으로 적층된 제 2 ITO층(222) 및 금속층(224)을 포함한다.
본 발명의 일 실시예에 따른 금속층(224)은 몰리브덴(Mo)으로 이루어져 있다.
각 스캔 라인들(210a 및 210b) 위에는 도 2b에 도시된 바와 같이 라운드형 절연층(round-typed insulating layer, 226)이 형성되어 있다.
절연층(226)은 강도 특성이 우수하며, 스페이서(216)로부터 금속층(224)을 보호한다.
더욱이, 본 발명의 절연층(226)이 라운드 형태를 가지므로, 스페이서(216)가 절연층(226)에서 미끌어진다.
그 결과, 금속층(224)은 스페이서(216)로 인한 충격을 덜 받는다.
도 2c를 참조하면, 본 발명의 일 실시예에 따른 스캔 라인들(210a 및 210b)에 있어서 금속층(224)은 제 2 ITO층(222)의 일부 영역 위에 형성될 수 있다.
이 경우, 절연층(226)은 금속층(224) 영역 위에만 형성된다.
본 발명의 다른 실시예에 따른 스캔 라인들(210a 및 210b)에 있어서 절연층은 금속층(224) 중 실링 영역(212)에 해당하는 영역에만 형성될 수 있다.
위에서는 스캔 라인들(210a 및 210b) 위에만 절연층(226)이 형성되었으나, 본 발명의 일 실시예에 따른 데이터 라인들(208) 위에도 절연층(226)이 형성될 수 있다.
요컨대, 본 발명의 라인들(208, 210a 및 210b)의 전부 또는 일부 위에 라운드형 절연층(226)이 형성될 수 있다.
그러므로, 스페이서(216)로 인한 금속층(224) 파티클이 발생하지 않고, 그래서 라인들(208, 210a 및 210b) 사이에 단락이 발생되지 않는다.
즉, 본 발명의 유기 전계 발광 소자는 종래의 유기 전계 발광 소자와 달리 라운드형 절연층(226)을 이용하여 라인들(208, 210a 및 210b)을 보호한다.
또한, 본 발명의 유기 전계 발광 소자는 금속층(224) 위에만 절연층(226)을 형성하므로, UV(Ultraviolet)를 이용한 실링제(214) 경화시 UV 투과 영역을 최대한 확보할 수 있다.
상세하게는, 실링제(214)는 상기 기판을 통하여 전송되는 UV에 의해 경화된다.
이 경우, 절연층(226)이 금속층(224) 위에만 형성되므로, UV 투과 영역이 최 대한 확보된다.
게다가, 상기 유기 전계 발광 소자는 금속층(224) 위에만 절연층(226)을 형성하므로, 실링제(214)와 절연층(226)의 접촉 면적을 최소화함으로써 실링제(214)의 접착력을 최대한 확보할 수 있다.
도 3은 본 발명의 바람직한 다른 실시예에 따른 도 2a의 Ⅱ-Ⅱ' 라인을 따라 절단한 스캔 라인을 도시한 단면도이다.
도 3을 참조하면, 스캔 라인들(210a 및 210b)은 기판(220) 위에 순차적으로 형성된 제 2 ITO층(230) 및 다층 구조의 금속층들을 포함한다.
바람직하게는, 상기 금속층들은 제 2 ITO층(230) 위에 순차적으로 적층된 제 1 금속층(232), 제 2 금속층(234) 및 제 3 금속층(236)을 포함한다.
본 발명의 일 실시예에 따른 제 1 및 3 금속층들(232 및 236)은 몰리브덴(Mo)으로 이루어진다.
또한, 제 2 금속층(234)은 금속전극층들(204)을 이루고 있는 금속과 동일한 금속으로 이루어진다.
예를 들어, 제 2 금속층(234)은 알루미늄(Al)으로 이루어진다.
절연층(238)은 스캔 라인들(210a 및 210b), 상세하게는 제 3 금속층(236) 위에 형성되어 제 3 금속층(236)을 보호한다.
위에서는 스캔 라인들(210a 및 210b)만을 언급하였으나, 데이터 라인들(208)도 스캔 라인들(210a 및 210b)과 동일한 구조를 가질 수 있다.
요컨대, 본 발명의 라인들(208, 210a 및 210b)이 다층 구조의 금속층들을 포 함하므로, 상기 금속층들의 저항이 작아진다.
그 결과, 라인들(208, 210a 및 210b)의 라인 저항이 작아진다.
또한, 라인들(208, 210a 및 210b)의 전부 또는 일부 위에 라운드형 절연층(238)이 형성되어 제 3 금속층(236)을 보호하므로, 라인들(208, 210a 및 210b) 사이에 단락이 발생되지 않는다.
도 4a 내지 도 4c는 본 발명의 바람직한 일 실시예에 따른 유기 전계 발광 소자 제조 과정 중 스캔 라인 제조 과정을 도시한 단면도들이다.
도 4a를 참조하면, 기판(400) 위에 제 2 ITO층들(402) 및 금속층들(404)이 순차적으로 형성된다.
이어서, 금속층들(404)이 형성된 기판(400) 위에 네거티브 포토레지스트(negative photoresist, 406)가 증착된다.
계속하여, 도 4b에 도시된 바와 같이 마스크(408)를 이용하여 네거티브 포토레지스트(406)를 노광시킨다.
이어서, 네거티브 포토레지스트(406)를 현상시킨다.
그 결과, 도 4c에 도시된 바와 같이 각 금속층들(404) 위에 라운드형 절연층(410)이 형성된다.
이 경우, 절연층을 직육면체형으로 형성하기 위한 금속층(404)과 마스크(408) 사이의 거리가 100㎛인 경우, 본 발명의 라운드형 절연층(410)을 형성하기 위해서 금속층(404)과 마스크(408) 사이의 거리를 약 200㎛로 설정한다.
위에서는 네거티브 포토레지스트(406)를 이용하여 절연층(410)을 형성하였으 나, 포지티브 포토레지스트(positive photoresist)를 사용하여 절연층(410)을 형성할 수도 있다.
이 경우, 금속층(404)과 마스크(408) 사이의 거리를 약 50㎛로 설정한다.
또한, 절연층이 그 위에 형성되는 데이터 라인들을 형성하는 과정도 상기 스캔 라인을 형성하는 과정과 동일하다.
상기한 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대한 통상의 지식을 가지는 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이상에서 설명한 바와 같이, 본 발명에 따른 유기 전계 발광 소자는 라운드형 절연층이 라인들의 금속층을 보호하므로, 상기 라인들 사이에 단락이 발생되지 않는 장점이 있다.
또한, 본 발명에 따른 유기 전계 발광 소자의 라인들은 다층 구조의 금속층들을 포함하므로, 상기 라인들의 저항이 작아지는 장점이 있다.
더욱이, 본 발명에 따른 유기 전계 발광 소자는 절연층이 라운드형이므로, 스페이서가 상기 절연층상에서 미끌어져서 금속층이 더 잘 보호되는 장점이 있다.
게다가, 본 발명에 따른 유기 전계 발광 소자는 금속층 위에만 절연층을 형성하므로, UV를 이용한 실링제 경화시 UV 투과 영역을 최대한 확보할 수 있는 장점 이 있다.
또한, 본 발명에 따른 유기 전계 발광 소자는 금속층 위에만 절연층을 형성하므로, 실링제와 상기 절연층의 접촉 면적을 최소화함으로써 상기 실링제의 접착력을 최대한 확보할 수 있는 장점이 있다.

Claims (10)

  1. 제 1 인듐주석산화물층들 및 이와 교차하는 금속전극층들을 포함하는 유기 전계 발광 소자에 있어서,
    상기 제 1 인듐주석산화물층들에 연결되는 복수의 데이터 라인들; 및
    상기 금속전극층들에 연결되는 복수의 스캔 라인들을 포함하되,
    상기 라인들 중 일부 라인들 위에 각기 라운드형 절연층이 형성되는 것을 특징으로 하는 유기 전계 발광 소자.
  2. 제 1 항에 있어서, 상기 각 라인들은 기판 위에 순차적으로 형성된 제 2 인듐주석산화물층 및 금속층을 포함하되,
    상기 절연층은 상기 금속층 위에 형성되는 것을 특징으로 하는 유기 전계 발광 소자.
  3. 제 1 항에 있어서, 상기 각 라인들은 기판 위에 순차적으로 형성된 제 2 인듐주석산화물층 및 다층 구조의 금속층들을 포함하되,
    상기 절연층은 상기 금속층들 위에 형성되는 것을 특징으로 하는 유기 전계 발광 소자.
  4. 제 1 항에 있어서, 상기 절연층은 상기 일부 라인들 중 스페이서를 포함하는 실링제가 도포되는 실링 영역 위에 형성되는 것을 특징으로 하는 유기 전계 발광 소자.
  5. 제 1 항에 있어서, 상기 절연층은 상기 데이터 라인들 위에 형성되는 것을 특징으로 하는 유기 전계 발광 소자.
  6. 제 1 항에 있어서, 상기 절연층은 상기 스캔 라인들 위에 형성되는 것을 특징으로 하는 유기 전계 발광 소자.
  7. 제 1 인듐주석산화물층들 및 이와 교차하는 금속전극층들을 포함하는 유기 전계 발광 소자에 있어서,
    상기 제 1 인듐주석산화물층들에 연결되는 복수의 데이터 라인들; 및
    상기 금속전극층들에 연결되는 복수의 스캔 라인들을 포함하되,
    상기 전 라인들 위에 각기 라운드형 절연층이 형성되는 것을 특징으로 하는 유기 전계 발광 소자.
  8. 제 7 항에 있어서, 상기 각 라인들은 기판 위에 순차적으로 형성된 제 2 인듐주석산화물층 및 금속층을 포함하되,
    상기 절연층이 상기 금속층 위에 형성되는 것을 특징으로 하는 유기 전계 발광 소자.
  9. 제 7 항에 있어서, 상기 각 라인들은 기판 위에 순차적으로 형성된 제 2 인듐주석산화물층 및 다층 구조의 금속층들을 포함하되,
    상기 절연층은 상기 금속층들 위에 형성되는 것을 특징으로 하는 유기 전계 발광 소자.
  10. 제 7 항에 있어서, 상기 절연층은 상기 복수의 데이터 라인들 및 상기 복수의 스캔 라인들에서 선택된 일부 라인들 중 스페이서를 포함하는 실링제가 도포되는 실링 영역 위에 형성되는 것을 특징으로 하는 유기 전계 발광 소자.
KR1020050041093A 2005-05-17 2005-05-17 유기 전계 발광 소자 KR101149937B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050041093A KR101149937B1 (ko) 2005-05-17 2005-05-17 유기 전계 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050041093A KR101149937B1 (ko) 2005-05-17 2005-05-17 유기 전계 발광 소자

Publications (2)

Publication Number Publication Date
KR20060118760A KR20060118760A (ko) 2006-11-24
KR101149937B1 true KR101149937B1 (ko) 2012-06-11

Family

ID=37705716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050041093A KR101149937B1 (ko) 2005-05-17 2005-05-17 유기 전계 발광 소자

Country Status (1)

Country Link
KR (1) KR101149937B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100812001B1 (ko) 2006-11-10 2008-03-10 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09269510A (ja) * 1996-04-01 1997-10-14 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
JPH1020344A (ja) 1996-07-08 1998-01-23 Citizen Watch Co Ltd 液晶表示装置
JP2001356367A (ja) 2000-06-13 2001-12-26 Matsushita Electric Ind Co Ltd 液晶画像表示装置及び画像表示装置用半導体装置の製造方法
JP2004205552A (ja) 2002-12-20 2004-07-22 Chi Mei Electronics Corp 画像表示パネル、画像表示装置および画像表示パネルの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09269510A (ja) * 1996-04-01 1997-10-14 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
JPH1020344A (ja) 1996-07-08 1998-01-23 Citizen Watch Co Ltd 液晶表示装置
JP2001356367A (ja) 2000-06-13 2001-12-26 Matsushita Electric Ind Co Ltd 液晶画像表示装置及び画像表示装置用半導体装置の製造方法
JP2004205552A (ja) 2002-12-20 2004-07-22 Chi Mei Electronics Corp 画像表示パネル、画像表示装置および画像表示パネルの製造方法

Also Published As

Publication number Publication date
KR20060118760A (ko) 2006-11-24

Similar Documents

Publication Publication Date Title
US11818924B2 (en) Flexible organic electroluminescent device and method for fabricating the same
KR102541445B1 (ko) 디스플레이 장치
US20190237689A1 (en) Flexible display screen
CN107230688B (zh) 具有能够使制造缺陷最小化的弯曲区的显示设备
KR100873082B1 (ko) 유기전계발광 표시 장치 및 그의 제조 방법
KR100579184B1 (ko) 유기전계발광표시장치
JP2000003782A (ja) 電界発光素子
KR20110080050A (ko) 유기 발광 표시 장치
KR102525343B1 (ko) 유기 발광 표시 장치
US10476030B2 (en) Display device and manufacturing method thereof
KR100813833B1 (ko) 전자 발광 소자와 그 제조방법
CN112868100A (zh) 光单元及包括该光单元的显示装置
KR102230692B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR101149937B1 (ko) 유기 전계 발광 소자
KR20060118758A (ko) 유기 전계 발광 소자
CN109585491B (zh) 窄边框的有机发光二极管显示器
US7764015B2 (en) Display device
KR100623364B1 (ko) 유기 전계 발광 소자
CN110875439A (zh) 具有发光元件的装置
WO2017029889A1 (ja) 有機ｅｌパネル、照明装置、並びに、有機ｅｌパネルの製造方法
EP1724853A2 (en) Organic electroluminescent device
WO2016208430A1 (ja) 有機ｅｌデバイス、有機ｅｌ照明パネル、有機ｅｌ照明装置および有機ｅｌディスプレイ
KR101116824B1 (ko) 절연층의 필링을 방지하는 유기 전계 발광 소자
KR20110067366A (ko) 유기전계발광소자
JP4820100B2 (ja) 自発光パネル、自発光パネルの製造方法、照明および表示装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 8