KR101148745B1 - Method for manufacturing semiconductor package substrate - Google Patents

Method for manufacturing semiconductor package substrate Download PDF

Info

Publication number
KR101148745B1
KR101148745B1 KR1020100068115A KR20100068115A KR101148745B1 KR 101148745 B1 KR101148745 B1 KR 101148745B1 KR 1020100068115 A KR1020100068115 A KR 1020100068115A KR 20100068115 A KR20100068115 A KR 20100068115A KR 101148745 B1 KR101148745 B1 KR 101148745B1
Authority
KR
South Korea
Prior art keywords
forming
layer
foamed resin
semiconductor package
resin layer
Prior art date
Application number
KR1020100068115A
Other languages
Korean (ko)
Other versions
KR20120007379A (en
Inventor
김승완
최진원
박준형
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100068115A priority Critical patent/KR101148745B1/en
Priority to JP2011139214A priority patent/JP2012023364A/en
Publication of KR20120007379A publication Critical patent/KR20120007379A/en
Application granted granted Critical
Publication of KR101148745B1 publication Critical patent/KR101148745B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

본 발명은 반도체 패키지 기판의 제조방법에 관한 것으로서, 솔더레지스트 오픈부에 의해 노출된 접속 패드를 갖는 베이스 기판을 준비하는 단계와, 상기 솔더레지스트 상에 메탈 포스트 형성용 개구부를 갖는 발포수지층을 형성하는 단계와, 상기 개구부에 메탈 포스트를 형성하는 단계와, 상기 발포수지층을 제거하는 단계를 포함한다.The present invention relates to a method for manufacturing a semiconductor package substrate, comprising: preparing a base substrate having a connection pad exposed by a solder resist opening, and forming a foamed resin layer having an opening for forming a metal post on the solder resist; And forming a metal post in the opening, and removing the foamed resin layer.

Description

반도체 패키지 기판의 제조방법 {Method for manufacturing semiconductor package substrate}Method for manufacturing semiconductor package substrate {Method for manufacturing semiconductor package substrate}

본 발명은 반도체 패키지 기판의 제조방법에 관한 것이다.
The present invention relates to a method for manufacturing a semiconductor package substrate.

반도체 IC들의 급속한 발전으로 칩 및 CPU와 PCB를 연결하는 패키지 기술의 발전과 개선이 절실히 요구되고 있다. 반도체 기술은 이미 백만 개 이상의 셀 집적, 비메모리 소자의 경우 많은 I/O 핀 개수, 큰 다이 크기, 많은 열 방출, 고전기적 성능 등의 경향으로 발전하고 있다.With the rapid development of semiconductor ICs, there is an urgent need for the development and improvement of package technology connecting chips, CPUs and PCBs. Semiconductor technology is already evolving towards more than one million cell integrations, large I / O pin counts, large die sizes, large heat dissipation, and high performance for nonmemory devices.

그러나, 상대적으로 이런 소자를 패키지하기 위한 전자 패키징 기술은 급속한 반도체 발전을 따라주지 못하는 것이 사실이다. However, it is relatively true that electronic packaging techniques for packaging such devices do not keep up with rapid semiconductor development.

전자 패키지 기술은 반도체 소자에서부터 최종 제품까지의 모든 단계를 포함하는 매우 광범위하고 다양한 시스템 제조 기술로서 최종 전자 제품의 성능, 크기, 가격, 신뢰성 등을 결정하는데 매우 중요하다.Electronic package technology is a very broad and diverse system fabrication technology that covers all stages from semiconductor devices to final products, and is critical for determining the performance, size, price, and reliability of the final electronic product.

특히 고전기적 성능, 극소형/고밀도, 저 전력, 다기능, 초고속 신호 처리, 영구적 신뢰성을 추구하는 최근의 전자제품에 있어 극소형 패키지 부품은 컴퓨터, 정보통신, 이동통신, 고급 가전제품 등의 필수 부품으로서 플립 칩(Flip Chip) 기술은 현재 스마트카드(Smart cards), LCD, PDP 등의 디스플레이 패키징, 컴퓨터, 휴대용 전화기, 통신시스템 등에 그 활용범위를 넓혀 가고 있다.Particularly for the latest electronic products that pursue high performance, ultra small / high density, low power, multifunctional, ultra high speed signal processing, and permanent reliability, ultra small packaged parts are essential parts for computers, telecommunications, mobile communication, and high-end consumer electronics. Flip chip technology is currently expanding its use in display packaging such as smart cards, LCDs, PDPs, computers, mobile phones, and communication systems.

이러한 플립 칩 기술은 기존의 솔더(Solder)를 이용한 접속 공정에서 저가, 극미세 전극 피치 가능, 무용제(Fluxless)의 환경 친화적인 공정, 저온 공정 등의 장점을 가지는 전도성 접착제를 이용한 접속으로 대체되어 왔다.This flip chip technology has been replaced by a connection using a conductive adhesive that has advantages such as low cost, ultra-fine electrode pitching, fluxless environmentally friendly process, and low temperature process in the conventional solder process. .

전도성 접착제를 이용한 플립 칩 기술은 패드에 균일한 높이의 범프(Bump)를 형성하는 공정, 전도성 입자가 포함된 접착제를 도포하는 공정, 칩(Chip)과 기판과의 접합 공정으로 이루어진다.Flip chip technology using a conductive adhesive consists of forming a bump having a uniform height on a pad, applying an adhesive containing conductive particles, and bonding a chip to a substrate.

이러한 플립 칩 기술을 구성하는 여러 공정 중, 범프 형성 기술은 미세한 패드마다 선택적으로 원하는 높이의 범프를 형성시켜야 하는 어려움이 있다.
Among the various processes constituting the flip chip technology, bump forming technology has a difficulty in forming a bump of a desired height selectively for each fine pad.

도 1 내지 도 7은 종래기술의 일 실시예에 따른 반도체 패키지 기판의 제조방법을 설명하기 위하여 개략적으로 나타낸 공정 흐름도이다.1 to 7 are flowcharts schematically illustrating a method of manufacturing a semiconductor package substrate according to an embodiment of the prior art.

먼저, 도 1을 참조하면, 접속 패드(12)를 갖는 베이스 기판(11) 상에 솔더레지스트(13)가 형성되고, 상기 접속 패드(12)가 솔더레지스트 오픈부(13a)에 의해 노출되어 있는 반도체 패키지 기판(10)을 준비한다. 상기 노출된 접속 패드(12) 상에는 필요에 따라 예를 들어, 니켈도금층(14)과 금도금층(15)이 순차적으로 형성된 표면처리층이 형성될 수 있다.First, referring to FIG. 1, a solder resist 13 is formed on a base substrate 11 having a connection pad 12, and the connection pad 12 is exposed by the solder resist open portion 13a. The semiconductor package substrate 10 is prepared. On the exposed connection pad 12, for example, a surface treatment layer in which the nickel plating layer 14 and the gold plating layer 15 are sequentially formed may be formed.

다음, 도 2를 참조하면, 상기 노출된 접속 패드(12)를 포함하여 상기 솔더레지스트(13) 상에 시드층(16)을 형성한다.Next, referring to FIG. 2, the seed layer 16 is formed on the solder resist 13 including the exposed connection pads 12.

다음, 도 3을 참조하면, 상기 시드층(16) 상에 드라이 필름(17)을 적층한다.Next, referring to FIG. 3, a dry film 17 is laminated on the seed layer 16.

다음, 도 4를 참조하면, 상기 드라이 필름(17)을 통상의 노광/현상 공정을 포함하는 리소그라피 공정을 통해서 패터닝하여 메탈 포스트가 형성될 부위에 개구부(17a)를 형성한다.Next, referring to FIG. 4, the dry film 17 is patterned through a lithography process including a conventional exposure / development process to form an opening 17a in a portion where a metal post is to be formed.

다음, 도 5를 참조하면, 상기 개구부(17a)에 전해 동도금을 통해서 메탈 포스트(18)를 형성한다.Next, referring to FIG. 5, metal posts 18 are formed in the openings 17a through electrolytic copper plating.

다음, 도 6을 참조하면, 상기 드라이 필름(17)을 박리하고, 이어서 도 7을 참조하면, 플레시 에칭을 통해서 불필요한 부분의 시드층(16)을 제거함으로써 솔더 도금 범핑 공정을 완성한다.
Next, referring to FIG. 6, the dry film 17 is peeled off, and then referring to FIG. 7, the solder plating bumping process is completed by removing the seed layer 16 of the unnecessary portion through flash etching.

그러나, 상술한 방법의 경우, 드라이 필름의 박리 공정 시 통상 강염기의 박리액을 사용하므로, 상기 강염기의 박리액에 의해서 메탈 포스트, 예를 들어 주석으로 구성된 메탈 포스트가 산화되어 범프가 변색되고 에칭되는 문제점이 있다.However, in the case of the above-described method, since the removal solution of the strong base is usually used in the peeling process of the dry film, the metal post, for example, the metal post composed of tin is oxidized by the stripping solution of the strong base, so that the bumps are discolored and etched. There is a problem.

또한, 상기 드라이 필름 박리 시 미박리로 인해 신뢰성이 저하되고, 드라이 필름의 적층에서 노광 공정까지 다수의 불량이 발생되는 문제점이 있다.In addition, there is a problem that the reliability is lowered due to unpeeled when the dry film is peeled off, a number of defects from the stacking of the dry film to the exposure process.

본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 범핑에 의해 메탈 포스트를 형성함에 있어서 레지스트 성분으로서 기존의 드라이 필름 대신 발포수지를 적용함으로써 효과적으로 범핑할 수 있는 반도체 패키지 기판의 제조방법을 제공하는 것이다.The present invention is to solve the above-mentioned problems of the prior art, one aspect of the present invention is a semiconductor package that can be effectively bumped by applying a foamed resin instead of a conventional dry film as a resist component in forming a metal post by bumping It is to provide a method of manufacturing a substrate.

본 발명의 다른 측면은 메탈 포스트에 손상을 주지 않고 레지스트의 제거가 가능한 반도체 패키지 기판의 제조방법을 제공하는 것이다.Another aspect of the present invention is to provide a method of manufacturing a semiconductor package substrate capable of removing a resist without damaging the metal post.

본 발명의 또 다른 측면은 공정수를 감소함으로써 경제적이고 효율적인 공정을 통해서 고 신뢰성의 반도체 패키지 기판의 제조방법을 제공하는 것이다.
Another aspect of the present invention is to provide a method for manufacturing a highly reliable semiconductor package substrate through an economical and efficient process by reducing the number of processes.

본 발명의 바람직한 일 실시형태에 따르면, According to one preferred embodiment of the present invention,

솔더레지스트 오픈부에 의해 노출된 접속 패드를 갖는 베이스 기판을 준비하는 단계; Preparing a base substrate having a connection pad exposed by a solder resist open portion;

상기 솔더레지스트 상에 메탈 포스트 형성용 개구부를 갖는 발포수지층을 형성하는 단계; Forming a foamed resin layer having an opening for forming a metal post on the solder resist;

상기 개구부에 메탈 포스트를 형성하는 단계; 및Forming a metal post in the opening; And

상기 발포수지층을 제거하는 단계;Removing the foamed resin layer;

를 포함하는 반도체 패키지 기판의 제조방법이 제공된다.
A method for manufacturing a semiconductor package substrate is provided.

상기 제조방법에서, 상기 개구부를 갖는 발포수지층을 형성하는 단계는:In the manufacturing method, forming the foamed resin layer having the opening is:

상기 베이스 기판 상에 발포수지층을 형성하는 단계; 및Forming a foamed resin layer on the base substrate; And

상기 발포수지층을 레이저에 의해 패터닝하여 메탈 포스트 형성용 개구부를 형성하는 단계; Patterning the foamed resin layer with a laser to form an opening for forming a metal post;

를 포함할 수 있다.
It may include.

상기 개구부를 갖는 발포수지층을 형성하는 단계 이전에, 상기 노출된 접속 패드를 포함하여 상기 솔더레지스트 상에 시드층을 형성하는 단계를 더 포함하고, Prior to forming the foamed resin layer having the opening, further comprising forming a seed layer on the solder resist including the exposed connection pads,

상기 발포수지층을 제거하는 단계 이후에, 노출된 시드층을 제거하는 단계를 더 포함할 수 있다.
After removing the foamed resin layer, the method may further include removing the exposed seed layer.

상기 베이스 기판을 준비하는 단계는:Preparing the base substrate is:

접속 패드를 갖는 베이스 기판을 준비하는 단계; Preparing a base substrate having a connection pad;

상기 접속 패드를 갖는 베이스 기판 상에 솔더레지스트를 형성하는 단계; 및Forming a solder resist on the base substrate having the connection pads; And

상기 솔더레지스트에 솔더레지스트 오픈부를 형성하여 상기 접속 패드를 노출시키는 단계;Forming a solder resist open portion in the solder resist to expose the connection pads;

를 포함할 수 있다.
It may include.

상기 베이스 기판을 준비하는 단계는:Preparing the base substrate is:

상기 노출된 접속 패드 상에 표면처리층을 형성하는 단계를 더 포함할 수 있다.
The method may further include forming a surface treatment layer on the exposed connection pads.

상기 표면처리층은, 일 실시예에 따르면, 니켈도금층 또는 니켈합금도금층일 수 있으며, 또 다른 실시예에 따르면, 상기 표면처리층은 니켈도금층 또는 니켈합금도금층 상에 팔라듐도금층, 금도금층 또는 상기 팔라듐도금층과 금도금층이 순차적으로 형성된 구조를 가질 수 있다.
In some embodiments, the surface treatment layer may be a nickel plating layer or a nickel alloy plating layer. According to another embodiment, the surface treatment layer may be a palladium plating layer, a gold plating layer, or the palladium on a nickel plating layer or a nickel alloy plating layer. The plating layer and the gold plating layer may have a structure formed sequentially.

상기 발포수지층의 발포수지는, 바람직하게는, 접착성을 갖되 열처리시 비접착성을 나타낸다.The foamed resin of the foamed resin layer preferably has adhesiveness but exhibits non-adhesiveness during heat treatment.

상기 발포수지층의 발포수지는, 바람직하게는, 접착성을 갖되 열처리시 비접착성을 나타내며, 상기 발포수지층을 제거하는 단계는 열처리에 의하여 수행될 수 있다.
Preferably, the foamed resin of the foamed resin layer has adhesiveness but exhibits non-adhesiveness during heat treatment, and the removing of the foamed resin layer may be performed by heat treatment.

상기 메탈 포스트를 형성하는 단계는 전해 도금에 의해 수행될 수 있다.
Forming the metal post may be performed by electroplating.

상기 메탈 포스트는 구리, 니켈, 주석, 금, 이들의 합금 또는 이들의 조합으로 이루어질 수 있다.
The metal post may be made of copper, nickel, tin, gold, alloys thereof, or a combination thereof.

상기 시드층을 형성하는 단계는 무전해 도금에 의해 수행될 수 있다.
Forming the seed layer may be performed by electroless plating.

상기 메탈 포스트를 형성하는 단계 이후에, 상기 메탈 포스트의 표면을 평탄화하는 단계를 더 포함할 수 있다.
After the forming of the metal post, the method may further include planarizing a surface of the metal post.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
Prior to this, the terms or words used in this specification and claims are not to be interpreted in a conventional and dictionary sense, and the inventors may appropriately define the concept of terms in order to best describe their own invention. It should be interpreted as meaning and concept corresponding to the technical idea of the present invention based on the principle that the present invention.

본 발명의 바람직한 일 측면에 따르면, 기존의 드라이 필름 박리공정을 삭제함으로써 강염기의 박리액에 대한 금속 포스트의 손상이 없다.According to a preferred aspect of the present invention, there is no damage of the metal post to the stripping liquid of the strong base by eliminating the existing dry film stripping process.

또한, 드라이 필름의 적층에서 노광까지 수행되는 공정으로 인한 불량발생 요인을 없앨 수 있다. In addition, it is possible to eliminate the defects caused by the process performed from the lamination of the dry film to the exposure.

나아가, 공정수를 줄이고 비교적 간단한 공정을 통해서 반도체 패키지 기판의 솔더 범핑 공정을 수행할 수 있다.
Furthermore, the solder bumping process of the semiconductor package substrate may be performed by reducing the number of processes and using a relatively simple process.

도 1 내지 도 7은 종래기술의 일 실시예에 따른 반도체 패키지 기판의 제조방법을 설명하기 위하여 개략적으로 나타낸 공정 흐름도이다.
도 8 내지 도 14는 본 발명의 바람직한 일 실시형태에 따른 반도체 패키지 기판의 제조방법을 설명하기 위하여 개략적으로 나타낸 공정 흐름도이다.1 to 7 are flowcharts schematically illustrating a method of manufacturing a semiconductor package substrate according to an embodiment of the prior art.
8 to 14 are process flowcharts schematically shown to explain a method of manufacturing a semiconductor package substrate according to one preferred embodiment of the present invention.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.BRIEF DESCRIPTION OF THE DRAWINGS The objectives, specific advantages and novel features of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. In the present specification, in adding reference numerals to the components of each drawing, it should be noted that the same components as possible, even if displayed on different drawings have the same number as possible. In addition, in describing the present invention, if it is determined that the detailed description of the related known technology may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. In this specification, terms such as first and second are used to distinguish one component from another component, and a component is not limited by the terms.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 8 내지 도 14는 본 발명의 바람직한 일 실시형태에 따른 반도체 패키지 기판(100)의 제조방법을 설명하기 위하여 개략적으로 나타낸 공정 흐름도이다.
8 to 14 are process flowcharts schematically illustrated to explain a method of manufacturing a semiconductor package substrate 100 according to an exemplary embodiment of the present invention.

우선, 도 8을 참조하면, 솔더레지스트(103)의 오픈부(103a)에 의해 노출된 접속 패드(102)를 갖는 베이스 기판(101)을 준비한다.
First, referring to FIG. 8, a base substrate 101 having a connection pad 102 exposed by the open portion 103a of the solder resist 103 is prepared.

일 실시예에 따르면, 상기 베이스 기판(101)을 준비하는 단계는 접속 패드(102)를 갖는 베이스 기판(101)을 준비하는 단계와, 상기 접속 패드(102)를 갖는 베이스(101) 기판 상에 솔더레지스트(103)를 형성하는 단계와, 상기 솔더레지스트(103)에 솔더레지스트 오픈부(103a)를 형성하여 상기 접속 패드(102)를 노출시키는 단계를 포함할 수 있다.
According to an embodiment, preparing the base substrate 101 may include preparing a base substrate 101 having a connection pad 102, and preparing a base substrate 101 having the connection pad 102 on the base 101 substrate. The method may include forming a solder resist 103 and exposing the connection pad 102 by forming a solder resist open part 103a in the solder resist 103.

상기 베이스 기판(101)은 절연층에 접속 패드(102)를 포함하는 1층 이상의 회로가 형성된 회로기판으로서 바람직하게는 인쇄회로기판일 수 있다. 본 도면에서는 설명의 편의를 위하여 구체적인 내층 회로 구성은 생략하여 도시하였으나, 당업자라면 상기 베이스 기판(101)으로서 절연층에 1층 이상의 회로가 형성된 통상의 회로기판이 적용될 수 있음을 충분히 인식할 수 있을 것이다.The base substrate 101 is a circuit board in which one or more circuits including the connection pads 102 are formed in the insulating layer, and may be a printed circuit board. In the drawings, a specific inner circuit configuration is omitted for convenience of description, but those skilled in the art can fully recognize that a conventional circuit board having one or more circuits formed on an insulating layer may be applied as the base substrate 101. will be.

상기 절연층으로는 인쇄회로기판의 절연층으로서 사용되는 수지 절연층 또는 반도체 기판의 절연층으로서 사용되는 세라믹 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 및/또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.As the insulating layer, a resin insulating layer used as an insulating layer of a printed circuit board or a ceramic insulating layer used as an insulating layer of a semiconductor substrate may be used. As the resin insulating layer, a thermosetting resin such as epoxy resin, a thermoplastic resin such as polyimide, or a resin impregnated with a reinforcing material such as glass fiber or an inorganic filler, for example, a prepreg may be used, and also a thermosetting resin. And / or photocurable resins may be used, but is not particularly limited thereto.

상기 접속 패드(102) 상에는 후속 공정을 통해서 솔더 범프가 형성되며, 상기 솔더 범프를 통해서 반도체 소자 또는 외부 부품과 내층 회로를 전기적으로 접속시킨다.Solder bumps are formed on the connection pads 102 through a subsequent process, and the solder bumps electrically connect the semiconductor elements or the external components with the inner layer circuits.

상기 접속 패드(102)를 포함하는 회로는 회로기판 분야에서 회로용 전도성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 인쇄회로기판에서는 구리를 사용하는 것이 전형적이다.
The circuit including the connection pad 102 may be applied without limitation as long as it is used as a conductive metal for circuits in the circuit board field, and copper is typically used in a printed circuit board.

상기 솔더레지스트(103)는 최외층 회로를 보호하는 보호층 기능을 하며, 전기적 절연을 위해 형성되는 것으로서, 최외층의 접속 패드(102)를 노출시키기 위해 오픈부(103a)가 형성된다. 상기 솔더레지스트(103)는 당업계에 공지된 바에 따라, 예를 들어, 솔더레지스트 잉크, 솔더레지스트 필름 또는 캡슐화제 등으로 구성될 수 있으나, 특별히 이에 한정되는 것은 아니다.
The solder resist 103 functions as a protective layer to protect the outermost layer circuit, and is formed for electrical insulation. An open portion 103a is formed to expose the connection pad 102 of the outermost layer. The solder resist 103 may be composed of, for example, a solder resist ink, a solder resist film, or an encapsulant, as is known in the art, but is not particularly limited thereto.

상기 베이스 기판(101)을 준비하는 단계는 또한 상기 노출된 접속 패드(102) 상에 표면처리층(104+105)을 형성하는 단계를 더 포함할 수 있다.Preparing the base substrate 101 may further include forming a surface treatment layer 104 + 105 on the exposed connection pads 102.

상기 표면처리층은 당업계에 공지된 것이라면 특별히 한정되는 것은 아니나, 예를 들어, 전해 금도금(Electro Gold Plating), 무전해 금도금(Immersion Gold Plating), OSP(organic solderability preservative) 또는 무전해 주석도금(Immersion Tin Plating), 무전해 은도금(Immersion Silver Plating), ENIG(electroless nickel and immersion gold; 무전해 니켈도금/치환금도금), DIG 도금(Direct Immersion Gold Plating), HASL(Hot Air Solder Levelling) 등에 의해 형성될 수 있다.The surface treatment layer is not particularly limited as long as it is known in the art, for example, electrolytic gold plating, electroless gold plating, organic solderability preservative or electroless tin plating (OSP). Formed by Immersion Tin Plating, Immersion Silver Plating, ENIG (electroless nickel and immersion gold), Electroless Nickel Plating / Replacement Plating, DIG Plating, Direct Immersion Gold Plating, Hot Air Solder Leveling Can be.

상기 표면처리층은, 일 실시예에 따르면, 니켈도금층 또는 니켈합금도금층일 수 있으며, 또 다른 실시예에 따르면, 상기 표면처리층은 니켈도금층 또는 니켈합금도금층 상에 팔라듐도금층, 금도금층 또는 상기 팔라듐도금층과 금도금층이 순차적으로 형성된 구조를 가질 수 있다.In some embodiments, the surface treatment layer may be a nickel plating layer or a nickel alloy plating layer. According to another embodiment, the surface treatment layer may be a palladium plating layer, a gold plating layer, or the palladium on a nickel plating layer or a nickel alloy plating layer. The plating layer and the gold plating layer may have a structure formed sequentially.

도 8에서는 일례로서, ENIG층, 즉, 무전해 니켈도금층(104) 상에 치환금도금층(105)이 형성된 구조를 나타내었다.
In FIG. 8, as an example, a structure in which the substitution plating layer 105 is formed on the ENIG layer, that is, the electroless nickel plating layer 104 is illustrated.

다음, 도 9를 참조하면, 상기 노출된 접속 패드(102)를 포함하여 상기 솔더레지스트(103) 상에 시드층(106)을 형성한다.Next, referring to FIG. 9, the seed layer 106 is formed on the solder resist 103 including the exposed connection pads 102.

상기 시드층(106)은 특별히 한정되지 않고 당업계에 공지된 통상의 증착법 및 무전해 도금법 등에 의해 수행될 수 있다. 바람직하게는, 상기 시드층(106)은 무전해 동도금에 의해 수행될 수 있다. 또한, 상기 시드층(106) 형성과정은 추후 메탈 포스트 형성 시 적용되는 공법에 따라 선택적으로 생략이 가능하다.
The seed layer 106 is not particularly limited and may be performed by conventional deposition and electroless plating methods known in the art. Preferably, the seed layer 106 may be performed by electroless copper plating. In addition, the seed layer 106 may be selectively omitted depending on a method applied in forming a metal post.

다음, 도 10 내지 도 11을 참조하면, 상기 시드층(106)이 형성된 솔더레지스트(103) 상에 메탈 포스트 형성용 개구부(107a)를 갖는 발포수지층(107)을 형성한다.
Next, referring to FIGS. 10 to 11, a foamed resin layer 107 having an opening 107a for forming a metal post is formed on the solder resist 103 on which the seed layer 106 is formed.

일 실시예에 따르면, 상기 개구부(107a)를 갖는 발포수지층(107)을 형성하는 단계는, 도 10에 나타낸 바와 같이, 상기 시드층(106)이 형성된 베이스 기판(101) 상에 발포수지층(107)을 형성하는 단계와, 도 11에 나타낸 바와 같이, 상기 발포수지층(107)을 레이저에 의해 패터닝하여 메탈 포스트 형성용 개구부(107a)를 형성하는 단계를 포함할 수 있다.
According to one embodiment, forming the foamed resin layer 107 having the opening 107a, as shown in Figure 10, the foamed resin layer on the base substrate 101, the seed layer 106 is formed 11, and as shown in FIG. 11, the foamed resin layer 107 may be patterned by a laser to form an opening 107a for forming a metal post.

상기 발포수지층(107)의 발포수지로는, 바람직하게는 접착성을 갖는 발포테이프로서, 열처리시 비접착성을 나타내는 것이 사용될 수 있으며, 상술한 물성을 갖는 것이라면 특별히 한정되지 않고 당업계에 공지된 모든 것이 사용 가능하다.
As the foamed resin of the foamed resin layer 107, preferably a foamed tape having adhesiveness, may be used that exhibits non-adhesiveness during heat treatment, if the one having the above-described physical properties is not particularly limited and known in the art Everything is available.

한편, 상기 발포수지층(107)의 개구부(107a)는 레이저에 의해 가공됨으로써 기존의 노광/현상을 이용한 포토리소그라피 공정에서 발생되는 문제점을 사전에 방지하는 동시에 공정수를 줄이고 패턴 형성의 정밀도를 높일 수 있다. 상기 레이저로는 특별히 한정되지 않고, 당업계에서 홀 가공에 사용되는 레이저 수단으로서 공지된 CO2 또는 Yag 레이저 등이 모두 적용 가능하다.
On the other hand, the opening 107a of the foamed resin layer 107 is processed by a laser to prevent the problems occurring in the photolithography process using the conventional exposure / development, while reducing the number of processes and increasing the precision of pattern formation. Can be. The laser is not particularly limited, and any known CO 2 or Yag laser or the like can be applied as the laser means used in the hole processing in the art.

도 12를 참조하면, 상기 개구부(107a)에 솔더 범프로서 메탈 포스트(108)를 형성한다.
Referring to FIG. 12, metal posts 108 are formed in the openings 107a as solder bumps.

일 실시예에 따르면, 상기 메탈 포스트(108)는 무전해 도금 또는 전해 도금에 의해 형성될 수 있으며, 바람직하게는 전해 도금에 의해 형성될 수 있다.According to one embodiment, the metal post 108 may be formed by electroless plating or electroplating, preferably by electroplating.

상기 메탈 포스트(108)가 무전해 도금과 같은 별도의 도금 인입선이 불필요한 공정에 의해 수행되는 경우, 도 9에서 상술한 시드층(106) 형성 과정은 생략이 가능하다.When the metal post 108 is performed by a process in which a separate plating lead wire such as an electroless plating is unnecessary, the process of forming the seed layer 106 described above with reference to FIG. 9 may be omitted.

상기 메탈 포스트(108)는 구리, 니켈, 주석, 금, 이들의 합금 또는 이들의 조합으로 이루어질 수 있다.The metal post 108 may be made of copper, nickel, tin, gold, alloys thereof, or a combination thereof.

또한, 상기 메탈 포스트(108)의 표면에는 필요에 따라 당업계에 공지된 표면처리층이 더욱 형성될 수 있다.
In addition, a surface treatment layer known in the art may be further formed on the surface of the metal post 108 as necessary.

한편, 상기 메탈 포스트(108)를 형성한 이후에, 필요에 따라, 상기 메탈 포스트(108)의 높이 편차, 예를 들어, 도금 편차를 줄이기 위하여, 메탈 포스트(108)의 표면을 평탄화하는 단계가 추가적으로 수행될 수 있다. 상기 평탄화 과정은 형성된 메탈 포스트(108)에 실질적인 손상을 주지 않는다면 특별히 한정되지 않고 당업계에 공지된 모든 공법이 적용 가능하다.
On the other hand, after forming the metal post 108, if necessary, the step of flattening the surface of the metal post 108, in order to reduce the height deviation, for example, the plating deviation of the metal post 108 May be additionally performed. The planarization process is not particularly limited as long as it does not substantially damage the formed metal post 108, and all methods known in the art may be applied.

다음, 도 13을 참조하면, 솔더 범프인 메탈 포스트 형성 시 레지스트로서 사용된 발포수지층(107)을 제거한다.
Next, referring to FIG. 13, the foamed resin layer 107 used as a resist is removed in forming a metal bump that is a solder bump.

상기 발포수지층(107)의 제거는 실제 적용된 소재에 따라 다양한 공법이 적용될 수 있다.Removal of the foamed resin layer 107 may be applied in a variety of methods depending on the material actually applied.

일 실시예에 따르면, 상기 발포수지층(107)으로서 열처리시 비접착성을 나타내는 발포테이프가 사용된 경우, 상기 발포수지층(107)은 열처리에 의하여 제거될 수 있다. 이때 적용되는 열처리 온도는 실제 사용되는 발포테이프의 종류에 따라 적절히 조절될 수 있음은 물론이다.
According to one embodiment, when the foam tape showing the non-adhesiveness during the heat treatment is used as the foam resin layer 107, the foam resin layer 107 may be removed by heat treatment. At this time, the heat treatment temperature applied can be appropriately adjusted according to the type of foam tape actually used.

다음, 도 14를 참조하면, 상기 발포수지층(107) 제거 후 노출된 불필요한 시드층(106)을 제거한다. 시드층이 사용되지 않은 경우, 이 과정은 생략 가능하다.Next, referring to FIG. 14, the unnecessary seed layer 106 exposed after removing the foamed resin layer 107 is removed. If no seed layer is used, this process can be omitted.

상기 시드층(106)의 제거방법은 특별히 한정되지 않으며, 예를 들어, 당업계에 공지된 바에 따라, NaOH 또는 KOH와 같은 강염기를 사용한 퀵에칭, 또는 H2O2/H2SO4를 이용한 플레시 에칭 공법을 통해서 수행될 수 있다.
The method of removing the seed layer 106 is not particularly limited, and for example, as known in the art, quick etching using a strong base such as NaOH or KOH, or using H 2 O 2 / H 2 SO 4 It may be carried out through a flash etching method.

상술한 바와 같이, 본 발명의 바람직한 일 측면에 따르면, 솔더 범프인 메탈 포스트 형성 시 레지스트로서 기존의 드라이 필름 대신 발포수지층을 적용함으로써 금속 포스트의 손상 없이 고 신뢰성의 메탈 포스트 형성이 가능하다.As described above, according to a preferred aspect of the present invention, by forming a foam resin layer instead of a conventional dry film as a resist when forming a metal bump that is a solder bump, it is possible to form a highly reliable metal post without damaging the metal post.

또한, 드라이 필름의 적층에서 노광까지 수행되는 공정으로 인한 불량발생 요인을 없앨 수 있다. In addition, it is possible to eliminate the defects caused by the process performed from the lamination of the dry film to the exposure.

나아가, 공정수를 줄이고 비교적 간단한 공정을 통해서 반도체 패키지 기판의 솔더 범핑 공정을 고 정밀도로 수행할 수 있다.
Furthermore, the solder bumping process of the semiconductor package substrate may be performed with high precision by reducing the number of processes and a relatively simple process.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 반도체 패키지 기판의 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
Although the present invention has been described in detail through specific embodiments, this is for describing the present invention in detail, and the manufacturing method of the semiconductor package substrate according to the present invention is not limited thereto, and the present invention is not limited thereto. It is apparent that modifications and improvements are possible to those skilled in the art.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

100 : 반도체 패키지 기판
101 : 베이스 기판
102 : 접속 패드
103 : 솔더레지스트
103a : 솔더레지스트 오픈부
104 : 니켈도금층
105 : 금도금층
106 : 시드층
107 : 발포수지층
107a : 개구부
108 : 메탈 포스트100: semiconductor package substrate
101: base substrate
102: connection pad
103: solder resist
103a: solder resist open portion
104: nickel plated layer
105: gold plated layer
106: seed layer
107: foamed resin layer
107a: opening
108: metal post

Claims (13)

솔더레지스트 오픈부에 의해 노출된 접속 패드를 갖는 베이스 기판을 준비하는 단계;
상기 솔더레지스트 상에 메탈 포스트 형성용 개구부를 갖는 발포수지층을 형성하는 단계;
상기 개구부에 메탈 포스트를 형성하는 단계; 및
상기 발포수지층을 제거하는 단계;
를 포함하는 반도체 패키지 기판의 제조방법.Preparing a base substrate having a connection pad exposed by a solder resist open portion;
Forming a foamed resin layer having an opening for forming a metal post on the solder resist;
Forming a metal post in the opening; And
Removing the foamed resin layer;
Method of manufacturing a semiconductor package substrate comprising a. 청구항 1에 있어서,
상기 개구부를 갖는 발포수지층을 형성하는 단계는:
상기 베이스 기판 상에 발포수지층을 형성하는 단계; 및
상기 발포수지층을 레이저에 의해 패터닝하여 메탈 포스트 형성용 개구부를 형성하는 단계;
를 포함하는 반도체 패키지 기판의 제조방법.The method according to claim 1,
Forming the foamed resin layer having the opening is:
Forming a foamed resin layer on the base substrate; And
Patterning the foamed resin layer with a laser to form an opening for forming a metal post;
Method of manufacturing a semiconductor package substrate comprising a. 청구항 1에 있어서,
상기 개구부를 갖는 발포수지층을 형성하는 단계 이전에, 상기 노출된 접속 패드를 포함하여 상기 솔더레지스트 상에 시드층을 형성하는 단계를 더 포함하고,
상기 발포수지층을 제거하는 단계 이후에, 노출된 시드층을 제거하는 단계를 더 포함하는 반도체 패키지 기판의 제조방법.The method according to claim 1,
Prior to forming the foamed resin layer having the opening, further comprising forming a seed layer on the solder resist including the exposed connection pads,
After removing the foamed resin layer, removing the exposed seed layer. 청구항 1에 있어서,
상기 베이스 기판을 준비하는 단계는:
접속 패드를 갖는 베이스 기판을 준비하는 단계;
상기 접속 패드를 갖는 베이스 기판 상에 솔더레지스트를 형성하는 단계; 및
상기 솔더레지스트에 솔더레지스트 오픈부를 형성하여 상기 접속 패드를 노출시키는 단계;
를 포함하는 반도체 패키지 기판의 제조방법.The method according to claim 1,
Preparing the base substrate is:
Preparing a base substrate having a connection pad;
Forming a solder resist on the base substrate having the connection pads; And
Forming a solder resist open portion in the solder resist to expose the connection pads;
Method of manufacturing a semiconductor package substrate comprising a. 청구항 1에 있어서,
상기 베이스 기판을 준비하는 단계는:
상기 노출된 접속 패드 상에 표면처리층을 형성하는 단계를 더 포함하는 반도체 패키지 기판의 제조방법.The method according to claim 1,
Preparing the base substrate is:
And forming a surface treatment layer on the exposed connection pads. 청구항 5에 있어서,
상기 표면처리층은 니켈도금층 또는 니켈합금도금층인 반도체 패키지 기판의 제조방법.The method according to claim 5,
The surface treatment layer is a nickel plating layer or nickel alloy plating layer manufacturing method of a semiconductor package substrate. 청구항 5에 있어서,
상기 표면처리층은 니켈도금층 또는 니켈합금도금층 상에 팔라듐도금층, 금도금층 또는 상기 팔라듐도금층과 금도금층이 순차적으로 형성된 구조를 갖는 반도체 패키지 기판의 제조방법.The method according to claim 5,
The surface treatment layer is a method of manufacturing a semiconductor package substrate having a structure in which a palladium plating layer, a gold plating layer or a palladium plating layer and a gold plating layer are sequentially formed on a nickel plating layer or a nickel alloy plating layer. 청구항 1에 있어서,
상기 발포수지층의 발포수지는 접착성을 갖되 열처리시 비접착성을 나타내는 반도체 패키지 기판의 제조방법.The method according to claim 1,
The foamed resin of the foamed resin layer is a method of manufacturing a semiconductor package substrate having an adhesive but non-adhesive during heat treatment. 청구항 1에 있어서,
상기 발포수지층의 발포수지는 접착성을 갖되 열처리시 비접착성을 나타내며,
상기 발포수지층을 제거하는 단계는 열처리에 의하여 수행되는 반도체 패키지 기판의 제조방법.The method according to claim 1,
The foamed resin of the foamed resin layer has adhesiveness but exhibits non-adhesiveness during heat treatment.
Removing the foamed resin layer is a method of manufacturing a semiconductor package substrate by a heat treatment. 청구항 1에 있어서,
상기 메탈 포스트를 형성하는 단계는 전해 도금에 의해 수행되는 반도체 패키지 기판의 제조방법.The method according to claim 1,
Forming the metal post is a method of manufacturing a semiconductor package substrate by electroplating. 청구항 1에 있어서,
상기 메탈 포스트는 구리, 니켈, 주석, 금, 이들의 합금, 또는 이들의 조합으로 이루어진 군으로부터 선택되는 반도체 패키지 기판의 제조방법.The method according to claim 1,
The metal post is selected from the group consisting of copper, nickel, tin, gold, alloys thereof, or a combination thereof. 청구항 3에 있어서,
상기 시드층을 형성하는 단계는 무전해 도금에 의해 수행되는 반도체 패키지 기판의 제조방법.The method according to claim 3,
Forming the seed layer is performed by electroless plating. 청구항 1에 있어서,
상기 메탈 포스트를 형성하는 단계 이후에, 상기 메탈 포스트의 표면을 평탄화하는 단계를 더 포함하는 반도체 패키지 기판의 제조방법.The method according to claim 1,
After the forming of the metal post, further comprising planarizing a surface of the metal post.
KR1020100068115A 2010-07-14 2010-07-14 Method for manufacturing semiconductor package substrate KR101148745B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100068115A KR101148745B1 (en) 2010-07-14 2010-07-14 Method for manufacturing semiconductor package substrate
JP2011139214A JP2012023364A (en) 2010-07-14 2011-06-23 Method for manufacturing semiconductor package substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100068115A KR101148745B1 (en) 2010-07-14 2010-07-14 Method for manufacturing semiconductor package substrate

Publications (2)

Publication Number Publication Date
KR20120007379A KR20120007379A (en) 2012-01-20
KR101148745B1 true KR101148745B1 (en) 2012-05-23

Family

ID=45612744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100068115A KR101148745B1 (en) 2010-07-14 2010-07-14 Method for manufacturing semiconductor package substrate

Country Status (2)

Country Link
JP (1) JP2012023364A (en)
KR (1) KR101148745B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050009035A (en) * 2003-07-15 2005-01-24 삼성전자주식회사 Method for attaching solder ball using disposable mask
KR20100049844A (en) * 2008-11-04 2010-05-13 삼성전기주식회사 Method of forming solder bump using the foam tape
KR20100060968A (en) * 2008-11-28 2010-06-07 삼성전기주식회사 A substrate having a metal post and a fabricating method of the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216777A (en) * 2005-02-03 2006-08-17 Alps Electric Co Ltd Method for manufacturing circuit board
JP5144141B2 (en) * 2007-06-28 2013-02-13 新光電気工業株式会社 Wiring pattern forming method and electronic component mounting package
KR100951449B1 (en) * 2008-01-03 2010-04-07 삼성전기주식회사 PCB and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050009035A (en) * 2003-07-15 2005-01-24 삼성전자주식회사 Method for attaching solder ball using disposable mask
KR20100049844A (en) * 2008-11-04 2010-05-13 삼성전기주식회사 Method of forming solder bump using the foam tape
KR20100060968A (en) * 2008-11-28 2010-06-07 삼성전기주식회사 A substrate having a metal post and a fabricating method of the same

Also Published As

Publication number Publication date
JP2012023364A (en) 2012-02-02
KR20120007379A (en) 2012-01-20

Similar Documents

Publication Publication Date Title
US8671564B2 (en) Substrate for flip chip bonding and method of fabricating the same
JPWO2007126090A1 (en) CIRCUIT BOARD, ELECTRONIC DEVICE DEVICE, AND CIRCUIT BOARD MANUFACTURING METHOD
KR20100060968A (en) A substrate having a metal post and a fabricating method of the same
KR102194722B1 (en) Package board, method for manufacturing the same and package on package having the thereof
CN104321864A (en) Microelectronic package having non-coplanar, encapsulated microelectronic devices and a bumpless build-up layer
US20160143137A1 (en) Printed circuit board and method of manufacturing the same, and electronic component module
KR20160144367A (en) Package substrate comprising surface interconnect and cavity comprising electroless fill
US9466578B2 (en) Substrate comprising improved via pad placement in bump area
KR101847163B1 (en) Printed circuit board and method of manufacturing the same
JP2013070009A (en) Printed circuit board and method for manufacturing the same
US20090183906A1 (en) Substrate for mounting device and method for producing the same, semiconductor module and method for producing the same, and portable apparatus provided with the same
KR101131230B1 (en) A printed circuit board comprising a bump supporiting part and a method of manufacturing the same
JP5599860B2 (en) Manufacturing method of semiconductor package substrate
KR100908986B1 (en) Coreless Package Substrate and Manufacturing Method
US20160225706A1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
KR102207272B1 (en) Printed circuit board and method of manufacturing the same, and electronic component module
US20110097856A1 (en) Method of manufacturing wafer level package
KR20120120789A (en) Method for manufacturing printed circuit board
KR101148745B1 (en) Method for manufacturing semiconductor package substrate
KR101428086B1 (en) Printed circuit board and method of fabricating the same and method for fabricating memory card
KR100629887B1 (en) Metal chip scale semiconductor package and manufacturing method thereof
JP2013106029A (en) Printed circuit board and method of manufacturing printed circuit board
CN104425431A (en) Substrate structure, encapsulation structure and manufacture method thereof
KR20150060037A (en) Manufacturing of the Method for Printed Circuit Board
KR100934110B1 (en) Coreless Printed Circuit Board Manufacturing Method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee