KR101131230B1 - A printed circuit board comprising a bump supporiting part and a method of manufacturing the same - Google Patents

A printed circuit board comprising a bump supporiting part and a method of manufacturing the same Download PDF

Info

Publication number
KR101131230B1
KR101131230B1 KR1020090039356A KR20090039356A KR101131230B1 KR 101131230 B1 KR101131230 B1 KR 101131230B1 KR 1020090039356 A KR1020090039356 A KR 1020090039356A KR 20090039356 A KR20090039356 A KR 20090039356A KR 101131230 B1 KR101131230 B1 KR 101131230B1
Authority
KR
South Korea
Prior art keywords
bump
circuit board
printed circuit
layer
external connection
Prior art date
Application number
KR1020090039356A
Other languages
Korean (ko)
Other versions
KR20100120501A (en
Inventor
윤경로
신영환
이종진
이경복
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090039356A priority Critical patent/KR101131230B1/en
Publication of KR20100120501A publication Critical patent/KR20100120501A/en
Application granted granted Critical
Publication of KR101131230B1 publication Critical patent/KR101131230B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 언더필 자재에 의한 디라미네이션 문제를 개선하고 반도체 칩과의 접합을 위한 범프의 취약성을 개선할 수 있는 인쇄회로기판 및 그 제조방법에 관한 것으로서, 절연층 상부에 형성되어 전기신호를 전달하며 외부 접속 패드를 포함하는 회로층, 상기 외부 접속 패드 상부에 형성된 범프 및 상기 범프의 상면이 노출되도록 상기 범프의 측면을 감싸면서 상기 범프를 지지하는 범프 지지부를 포함하여 구성된다.The present invention relates to a printed circuit board and a method for manufacturing the same, which can improve the problem of delamination caused by underfill material and improve the fragility of bumps for bonding with semiconductor chips. And a circuit layer including an external connection pad, a bump formed on an upper portion of the external connection pad, and a bump support part supporting the bump while covering a side surface of the bump to expose an upper surface of the bump.

인쇄회로기판, 범프, 솔더볼, 포스트, 범프지지부 PCB, Bump, Solder Ball, Post, Bump Support

Description

범프 지지부를 갖는 인쇄회로기판 및 그 제조방법{A PRINTED CIRCUIT BOARD COMPRISING A BUMP SUPPORITING PART AND A METHOD OF MANUFACTURING THE SAME}A printed circuit board having a bump support and a method of manufacturing the same {A PRINTED CIRCUIT BOARD COMPRISING A BUMP SUPPORITING PART AND A METHOD OF MANUFACTURING THE SAME}

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로서, 보다 상세하게는 언더필 자재에 의한 디라미네이션 문제를 개선하고 반도체 칩과의 접합을 위한 범프의 취약성을 개선할 수 있는 인쇄회로기판 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board and a method of manufacturing the same. More particularly, the present invention relates to a printed circuit board and a method of manufacturing the same, which can improve the delamination problem caused by underfill materials and improve the vulnerability of bumps for bonding to semiconductor chips. It is about.

반도체 패키지에서 칩 사이즈는 동일 또는 축소되는 반면I/O 카운트는 증가를 하는 경향이며 이에 따라 칩과 연결되는 기판에 종래의 와이어 본딩이 아닌 플립 칩 방식의 기술이 요구되어 지고 있다.In the semiconductor package, the chip size is the same or reduced while the I / O count tends to increase. Accordingly, a flip chip type technology, rather than a conventional wire bonding method, is required for a substrate connected to the chip.

플립칩 방식은 동일 사이즈 내에서의 I/O 카운트 증가, 전류 신호전달의 단축 및 인덕턴스를 감소시키는 장점이 있다. The flip chip method has advantages of increasing I / O counts, shortening current signaling, and reducing inductance within the same size.

패키지 기판에서 기존의 와이어-본딩 타입에서 플립 칩으로 전환되고 있는 현재의 단계에서 와이어-본딩과 플립 칩 패드가 공존하는 제품(하이브리드 플립 칩 CSP)이 등장하고 있으며, 이는 3D로 패키징하는 추세에 있어 플립 칩 타입의 범프 본딩이외에 추가적으로 와이어 본딩 타입으로 접합이 되는 POP/PIP에서 주류를 이룬다. FC-CSP(플립-칩 칩 스케일 패키지)는 크게 범프 타입에 따라서 SMD, NSMD로 나뉘어지며, SMD의 타입의 경우 제품에 범프를 형성하게 된다.  In the current stage of switching from conventional wire-bonding types to flip chips in package substrates, products in which wire-bonding and flip chip pads coexist (hybrid flip chip CSP) are emerging, which is being packaged in 3D. In addition to flip chip type bump bonding, it is mainstream in POP / PIP which is further bonded by wire bonding type. FC-CSP (flip-chip chip scale package) is largely divided into SMD and NSMD according to the bump type, and in the case of the SMD type, bumps are formed in the product.

도 1은 종래의 반도체 장치를 도시하는 도면이다. 도시된 바와 같이, 반도체 칩(3)이 탑재될 수 있는 기판(1)과, IC 패드 상에 솔더(Solder) 범프(7)가 형성된 칩(3)이 접속되어 있다.1 is a view showing a conventional semiconductor device. As shown in the drawing, the substrate 1 on which the semiconductor chip 3 can be mounted is connected to the chip 3 on which a solder bump 7 is formed on the IC pad.

이러한 종래의 반도체 장치는 기판(1)에서 반도체 칩(3)이 탑재되는 접속패드(5) 위치에 칩(3)의 솔더 범프(7)가 위치하도록 일치시키고, 기판(1) 위에 반도체 칩(3)을 위치시킨 후 기판(1)과 칩(3)을 리플로우(reflow)에 의해 접합하고, 열강화성 수지(11)를 충전하여 경화시키는 방식으로 제조된다. 기판(1)의 이면에는 메인보드와 접속하는 솔더볼(9)이 구비된다.Such a conventional semiconductor device is aligned so that the solder bumps 7 of the chips 3 are positioned at the connection pads 5 on which the semiconductor chips 3 are mounted on the substrate 1, and the semiconductor chips (on the substrate 1) are placed. After placing 3), the board | substrate 1 and the chip | tip 3 are bonded by reflow, and the thermosetting resin 11 is filled and hardened | cured. The back surface of the board | substrate 1 is provided with the solder ball 9 connected with the main board.

상술한 종래의 FC-CSP에 있어 가장 큰 문제는 칩(3)과 기판(1)의 접합(본딩)시 언더필 부분(11)에 이종 자재간의 CTE 차이(Mismatch)에 의한 디라미네이션(Delamination) 문제가 해결되지 않고 있다는 점이다.The biggest problem in the conventional FC-CSP described above is a problem of delamination due to CTE mismatch between dissimilar materials in the underfill portion 11 during bonding (bonding) of the chip 3 and the substrate 1. Is not solved.

이에 따라, 솔더 범프는 향후에 도 2에 도시된 바와 같은 구리 포스트(7a) 형태로 발전이 예상되고 있는데 기판(1)의 솔더페이스트(2)로부터 노출된 접속패드(5)에 구리 포스트(7a)가 돌출되도록 형성됨에 의하여 제품의 취급성이 취약해지며 상처불량으로 연결될 개연성이 있다는 기술적인 한계점을 가진다.Accordingly, the solder bumps are expected to be developed in the form of copper posts 7a as shown in FIG. 2 in the future, but the copper posts 7a are connected to the connection pads 5 exposed from the solder paste 2 of the substrate 1. ) Has a technical limitation that the handleability of the product is weakened and probable to lead to wound defects.

본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 언더필 자재에 의한 디라미네이션 문제를 개선하고 반도체 칩과의 접합을 위한 범프의 취약성을 개선할 수 있는 인쇄회로기판의 구조 및 제조방법을 제안한다.The present invention was created to solve the problems of the prior art as described above, the structure and manufacturing of a printed circuit board that can improve the problem of delamination by underfill material and improve the vulnerability of bumps for bonding with semiconductor chips Suggest a method.

본 발명에 따른 범프 지지부를 갖는 인쇄회로기판은, 절연층 상부에 형성되어 전기신호를 전달하며 외부 접속 패드를 포함하는 회로층; 상기 외부 접속 패드 상부에 형성된 범프; 및 상기 범프의 상면이 노출되도록 상기 범프의 측면을 감싸면서 상기 범프를 지지하는 범프 지지부;를 포함하는 것을 특징으로 한다.A printed circuit board having a bump support unit according to the present invention includes: a circuit layer formed on an insulating layer and transmitting an electrical signal, the circuit layer including an external connection pad; A bump formed on the external connection pad; And a bump support part surrounding the side surface of the bump to expose the top surface of the bump and supporting the bump.

본 발명의 바람직한 한 특징으로서, 상기 절연층 상부에 형성되며 상기 외부 접속 패드를 노출하는 개구부를 갖는 솔더 레지스트층을 더 포함하는 것에 있다.As a preferable feature of the present invention, it further comprises a solder resist layer formed on the insulating layer and having an opening for exposing the external connection pad.

본 발명의 바람직한 다른 특징으로서, 상기 범프 상면에 형성된 보호층을 더 포함하는 것에 있다.Another desirable feature of the present invention is to further include a protective layer formed on the bump upper surface.

본 발명의 바람직한 또 다른 특징으로서, 상기 범프는 상기 외부 접속 패드 방향으로 직경이 감소하는 형상인 것에 있다.As a still another preferable feature of the present invention, the bump has a shape in which the diameter decreases in the direction of the external connection pad.

본 발명의 바람직한 또 다른 특징으로서, 상기 외부 접속 패드와 상기 범프 사이에 개재된 시드층을 더 포함하는 것에 있다.It is still another desirable feature of the present invention to further include a seed layer interposed between the external connection pad and the bump.

본 발명의 바람직한 또 다른 특징으로서, 상기 범프 지지부는 열 경화성 잉크로 이루어진 것에 있다.As another preferable feature of the present invention, the bump support portion is made of a thermosetting ink.

본 발명의 바람직한 또 다른 특징으로서, 상기 범프 지지부는 상기 외부 접속 패드가 노출된 영역을 포함하여 상기 솔더 레지스트층 상부에 형성된 것에 있다.In another preferred embodiment of the present invention, the bump support part is formed on the solder resist layer including an area where the external connection pad is exposed.

본 발명에 따른 범프 지지부를 갖는 인쇄회로기판의 제조방법은, (A) 절연층 상부에 형성된 외부 접속 패드를 포함하는 회로층을 갖는 베이스기판을 제공하는 단계; (B) 상기 외부 접속 패드가 형성된 영역을 포함하도록 상기 베이스기판 상부에 범프 지지부를 형성하는 단계; (C) 상기 범프 지지부에 상기 외부 접속 패드를 노출하는 범프 형성용 개방홀을 형성하는 단계; 및 (D) 상기 범프 형성용 개구부 내부에 범프를 형성하는 단계;를 포함하는 것을 특징으로 한다.In accordance with another aspect of the present invention, there is provided a method of manufacturing a printed circuit board having a bump support, including: (A) providing a base board having a circuit layer including an external connection pad formed on an insulating layer; (B) forming a bump support on the base substrate to include a region where the external connection pad is formed; (C) forming a bump forming opening hole exposing the external connection pad to the bump support portion; And (D) forming a bump inside the bump forming opening.

본 발명의 바람직한 한 특징으로서, 상기 베이스기판은 상기 절연층 상부에 형성되고 상기 외부접속패드를 노출하는 개구부를 갖는 솔더 레지스트층을 더 포함하는 것에 있다.As a preferable feature of the present invention, the base substrate further comprises a solder resist layer formed on the insulating layer and having an opening for exposing the external connection pad.

본 발명의 바람직한 다른 특징으로서, 상기 범프 지지부는 열 경화성 잉크로 이루어진 것에 있다.As another preferable feature of the present invention, the bump support portion is made of a thermosetting ink.

본 발명의 바람직한 또 다른 특징으로서, 상기 (C) 단계는, 레이저 드릴을 이용하여 수행되는 것에 있다.As another preferred feature of the invention, the step (C) is to be carried out using a laser drill.

본 발명의 바람직한 또 다른 특징으로서, 상기 (D) 단계는, (ⅰ) 상기 범프 형성용 개방홀 내벽을 포함하여 상기 베이스기판 및 상기 범프 지지부 상부에 시드층을 형성하는 단계; (ⅱ) 상기 시드층 상부에 상기 범프 형성용 개방홀을 노출하 는 도금레지스트를 형성하는 단계; (ⅲ) 금속 필 도금을 수행하여 상기 범프 형성용 개방홀 내부에 범프를 형성하는 단계; 및 (ⅳ) 상기 도금 레지스트를 제거하고 노출된 시드층을 에칭 제거하는 단계;를 포함하는 것에 있다.In another preferred embodiment of the present invention, the step (D) may include: (i) forming a seed layer on the base substrate and the bump support part including an inner wall of the opening for forming bumps; (Ii) forming a plating resist on the seed layer to expose the bump opening opening; (Iii) forming bumps in the bump opening openings by performing metal peel plating; And (iii) removing the plating resist and etching away the exposed seed layer.

본 발명의 바람직한 또 다른 특징으로서, 상기 (ⅳ) 단계 이후에, 상기 범프 상면에 보호층을 형성하는 단계를 더 포함하는 것에 있다.Another preferred feature of the present invention, after the step (iii), further comprising the step of forming a protective layer on the upper surface of the bumps.

본 발명의 바람직한 또 다른 특징으로서, 상기 보호층은 Ni/Au 도금층인 것에 있다.As another preferable feature of the present invention, the protective layer is a Ni / Au plating layer.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.Prior to that, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may properly define the concept of the term in order to best explain its invention It should be construed as meaning and concept consistent with the technical idea of the present invention.

본 발명에 따라 제조된 범프 지지부를 갖는 인쇄회로기판은 마스크를 이용한 프린팅 방식이 아닌 도금 방식 또는 페이스트 충진 방식으로 범프를 형성하기 때문에 범프 간 피치를 줄여 고밀도 패턴을 구현할 수 있다. The printed circuit board having the bump support part manufactured according to the present invention may implement a high density pattern by reducing the pitch between bumps because bumps are formed by a plating method or a paste filling method rather than a printing method using a mask.

또한, 범프를 지지하는 범프 지지부를 구비하기 때문에 범프 취약성을 보완할 수 있고, 범프 간의 접속에 사용되는 언더필(Under Fill) 자재의 양을 줄이거나 제거할 수 있는 장점이 있다.In addition, since the bump support portion supporting the bumps is provided, the bump vulnerability can be compensated for, and the amount of the underfill material used for the connection between the bumps can be reduced or eliminated.

이하, 본 발명에 따른 범프 지지부를 갖는 인쇄회로기판 및 그의 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 첨부된 도면의 전체에 걸쳐, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 중복되는 설명은 생략한다. 본 명세서에서, 상부, 하부 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.Hereinafter, a preferred embodiment of a printed circuit board having a bump support part and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings. Throughout the accompanying drawings, the same or corresponding components are referred to by the same reference numerals, and redundant descriptions are omitted. In this specification, terms such as top and bottom are used to distinguish one component from another component, and a component is not limited by the terms.

도 3은 본 발명의 바람직한 실시예에 따른 범프 지지부를 갖는 인쇄회로기판의 단면도이다.3 is a cross-sectional view of a printed circuit board having a bump supporter according to a preferred embodiment of the present invention.

이에 나타낸 바와 같이, 본 실시예에 따른 범프 지지부를 갖는 인쇄회로기판은 절연층(100) 상부에 형성되어 전기신호를 전달하며 외부 접속 패드(110)를 포함하는 회로층, 외부 접속 패드(110) 상부에 형성된 범프(500), 및 범프(500)의 상면이 노출되도록 범프(500)의 측면을 감싸면서 상기 범프(500)를 지지하는 범프 지지부(300)를 포함하는 구성이다.As shown therein, the printed circuit board having the bump support part according to the present embodiment is formed on the insulating layer 100 to transmit an electrical signal and includes a circuit layer including an external connection pad 110 and an external connection pad 110. Bump 500 formed on the upper portion, and the bump support portion 300 for supporting the bump 500 while wrapping the side surface of the bump 500 so that the upper surface of the bump 500 is exposed.

인쇄회로기판(Printed Circuit Board; PCB)은 전자기기의 부품실장 및 배선에 사용되는 것으로, 일반적으로 금속층을 배선패턴에 따라 식각(선상의 회로만 남기고 부식시켜 제거함)하여 필요한 회로를 구성함으로써 제조되며, 최외층에 반도체칩 등의 전자부품과 접속될 수 있는 외부 접속 패드(110)를 구비한다. Printed Circuit Board (PCB) is used for mounting and wiring parts of electronic devices. In general, it is manufactured by forming a necessary circuit by etching a metal layer according to a wiring pattern (removing it by leaving only the circuit on the wire). And an external connection pad 110 that can be connected to an electronic component such as a semiconductor chip on the outermost layer.

본 실시예에서는 절연층(100)의 일면에만 회로층이 형성된 것으로 도시되지만, 본 실시예의 인쇄회로기판은 절연층(100)의 양쪽 면에 배선을 형성한 양면 PCB 및 다층으로 배선한 MLB(다층인쇄회로기판;Multi Layered Board)가 될 수 있다. 즉, 본 실시예에서는 발명의 명확한 서술을 위해 인쇄회로기판의 최외각에 배치된 절연층(100)과 외부접속패드(110)만이 예시적으로 도시된 것을 이해되어야 한다.In this embodiment, the circuit layer is formed only on one surface of the insulating layer 100, but the printed circuit board of the present embodiment is a double-sided PCB formed with wiring on both sides of the insulating layer 100 and MLB (multilayer wiring) It may be a multi-layered board. That is, in the present embodiment, only the insulating layer 100 and the external connection pad 110 disposed at the outermost portion of the printed circuit board are illustrated for the sake of clarity.

절연층(100) 상부에는 인쇄회로기판의 최외각 회로층을 보호하기 위한 솔더 레지스트층(130)을 더 포함할 수 있다. 이때, 솔더 레지스트층(130)은 외부 접속 패드(110)를 노출하는 개구부를 갖는다.The upper portion of the insulating layer 100 may further include a solder resist layer 130 to protect the outermost circuit layer of the printed circuit board. In this case, the solder resist layer 130 has an opening that exposes the external connection pad 110.

범프 지지부(300)는 외부 접속 패드(110)가 노출된 영역을 포함하여 솔더 레지스트층(130) 상부에 형성된다. 범프 지지부(300)는 범프(500)의 상면이 노출되도록 범프(500)의 측면을 감싸는 형상이다. 범프 지지부(300)는 전기 절연성의 열 경화성 고분자로 이루어지며, 바람직하게는 열 경화성 잉크로 이루어진다.The bump support part 300 is formed on the solder resist layer 130 including an area where the external connection pad 110 is exposed. The bump support part 300 has a shape surrounding the side surface of the bump 500 so that the top surface of the bump 500 is exposed. The bump support part 300 is made of an electrically insulating thermosetting polymer, preferably made of a thermosetting ink.

범프(500)는 범프 지지부(300)에 형성된 범프 형성용 개방홀(310; 도 7 참조) 내부에 형성되어 외부 접속 패드(110)와 전기적으로 접속한다. 범프(500)는 금, 은, 구리, 니켈 등의 전기 전도성이 양호한 금속으로 이루어진 것이 바람직하다. 본 실시예에 따른 범프(500)는 외부 접속 패드(110) 방향으로 직경이 감소하는 형상이다.The bump 500 is formed inside the bump forming opening hole 310 (see FIG. 7) formed in the bump support part 300 to electrically connect with the external connection pad 110. The bump 500 is preferably made of a metal having good electrical conductivity such as gold, silver, copper, nickel, or the like. The bump 500 according to the present embodiment has a shape in which the diameter decreases in the direction of the external connection pad 110.

외부로 노출되는 범프(500) 상면에는 보호층이 형성될 수 있다. 보호층은 범프(500)를 이루는 금속 표면에 산화막이 형성되는 것을 방지하기 위한 것으로 제1 보호층(510) 및 제2 보호층(530)인 Ni/Au로 이루어진 표면 처리층 또는 유기막 코 팅층이 될 수 있다. 다만 보호층의 구성이 이에 제한되는 것은 아니며, 보호층은 Ni/Au 도금층, 주석(Tin) 보호층, 유기 솔더 보호층(OSP; Organic Solderability Preservatives), 솔더-온-패드(SOP; Solder on Pad), ENIG(Electroless nickel immersion gold), Ni/Pd/Au, Sn, 솔더, 무연 솔더, Ag, 및 이들의 조합으로 이루어진 그룹으로부터 선택된 어느 하나의 보호층이 될 수 있다.A protective layer may be formed on an upper surface of the bump 500 exposed to the outside. The protective layer is to prevent the oxide film from being formed on the metal surface of the bump 500 and is a surface treatment layer or an organic coating layer made of Ni / Au, which is the first protective layer 510 and the second protective layer 530. This can be However, the configuration of the protective layer is not limited thereto, and the protective layer may include a Ni / Au plating layer, a tin (Tin) protective layer, an organic solder protective layer (OSP), and a solder on pad (SOP). ), ENIG (Electroless nickel immersion gold), Ni / Pd / Au, Sn, solder, lead-free solder, Ag, and a combination thereof may be any one protective layer.

한편, 외부 접속 패드(110)와 범프(500) 사이 및 범프 지지부(300)의 범프 형성용 개방홀(310)의 내벽과 범프(500) 사이에는 금속 시드층(400)이 개재될 수 있다. 시드층(400)은 예를 들면, 무전해 금속 도금층이 될 수 있다.Meanwhile, the metal seed layer 400 may be interposed between the external connection pad 110 and the bump 500 and between the bump 500 and the inner wall of the bump forming opening hole 310 of the bump support part 300. The seed layer 400 may be, for example, an electroless metal plating layer.

도 4 내지 도 10은 본 발명의 바람직한 실시예에 따른 범프 지지부를 갖는 인쇄회로기판의 제조공정을 공정순서대로 도시하는 도면이다. 여기에서는 상술한 실시예와 중복되는 서술은 생략한다.4 to 10 are diagrams showing a manufacturing process of a printed circuit board having a bump support part according to a preferred embodiment of the present invention in the order of process. The description overlapping with the above-described embodiment is omitted here.

먼저, 도 4에 도시된 바와 같이, 절연층(100) 상부에 형성된 외부 접속 패드(110)를 포함하는 회로층을 갖는 베이스기판을 제공하는 단계이다. 상술한 바와 같이, 베이스기판은 양면 또는 다층 인쇄회로기판이 될 수 있으며, 도면에서는 최외각에 배치된 절연층(100)과 최외각 회로층만이 도시된다. 베이스기판은 도시된 바와 같이, 절연층(100) 상부에 형성되고 외부 접속 패드(110)를 노출하는 개구부를 갖는 솔더 레지스트층(130)을 더 포함할 수 있다. 상술한 구성의 베이스기판의 제조는 일반적인 인쇄회로기판의 제조공정에 의하므로 여기에서는 상세한 서술은 생략한다.First, as shown in FIG. 4, a step of providing a base substrate having a circuit layer including an external connection pad 110 formed on an insulating layer 100 is provided. As described above, the base substrate may be a double-sided or multi-layer printed circuit board, and only the outermost insulating layer 100 and the outermost circuit layer are shown in the drawing. As illustrated, the base substrate may further include a solder resist layer 130 formed on the insulating layer 100 and having an opening exposing the external connection pad 110. Since manufacture of the base board of the above-mentioned structure is based on the manufacturing process of a general printed circuit board, detailed description is abbreviate | omitted here.

다음, 도 5에 도시된 바와 같이, 외부 접속 패드(110)가 형성된 영역을 포함하도록 상기 베이스기판 상부에 범프 지지부(300)를 형성하는 단계이다. 범프 지지부(300)는 전기 절연성 열경화성 고분자로 이루어지며, 예를 들면, 잉크 형태 또는 필름 형태의 열 경화성 잉크를 도포하여 범프 지지부(300)를 형성할 수 있다.Next, as shown in FIG. 5, the bump support part 300 is formed on the base substrate so as to include a region where the external connection pad 110 is formed. The bump support part 300 is made of an electrically insulating thermosetting polymer, and for example, the bump support part 300 may be formed by applying a heat curable ink in an ink form or a film form.

다음, 도 6에 도시된 바와 같이, 범프 지지부(300)에 상기 외부 접속 패드(110)를 노출하는 범프 형성용 개방홀(310)을 형성하는 단계이다. CNC 드릴 또는 레이저 드릴을 범프 지지부(300)에 범프 형성용 개방홀(310)을 가공할 수 있다. 이때, CO2 또는 YAG 레이저 드릴을 이용하는 것이 바람직하다.Next, as shown in FIG. 6, a bump forming opening hole 310 exposing the external connection pad 110 is formed in the bump support part 300. A bump drill opening hole 310 may be processed in the bump support part 300 by using a CNC drill or a laser drill. At this time, it is preferable to use a CO 2 or YAG laser drill.

다음, 범프(500) 형성용 개구부 내부에 범프(500)를 형성하는 단계이다.Next, the bump 500 is formed in the opening for forming the bump 500.

먼저, 도 7에 도시된 바와 같이, 범프 형성용 개방홀(310) 내벽을 포함하여 베이스기판 및 범프 지지부(300) 상부에 시드층(400)을 형성한다. 시드층(400)은 무전해 도금 공정 또는 금속 스퍼터링 공정에 의해 형성할 수 있다.First, as illustrated in FIG. 7, the seed layer 400 is formed on the base substrate and the bump support part 300 including the inner wall of the bump forming opening hole 310. The seed layer 400 may be formed by an electroless plating process or a metal sputtering process.

다음, 도 8에 도시된 바와 같이, 시드층(400) 상부에 범프 형성용 개방홀(310)을 노출하는 도금 레지스트(330)를 형성하고, 금속 필 도금을 수행하여 상기 범프 형성용 개방홀(310) 내부에 범프(500)를 형성한다. 본 실시예에서는 일 예로 전해 필 도금을 이용하여 범프(500)를 형성하는 방식을 개시하며, 전해도금을 수행하기 위해 도금 레지스트(330)를 형성한다. 도금 레지스트(330)는 드라이 필름이 될 수 있으며 감광성 소재로 이루어진 드라이 필름을 도포하고 노광 및 현상 공정으로 범프 형성용 개방홀(310)을 노출하는 패턴을 형성할 수 있다.Next, as shown in FIG. 8, the plating resist 330 exposing the bump forming opening hole 310 is formed on the seed layer 400, and metal fill plating is performed to form the bump forming opening hole ( The bump 500 is formed inside the 310. In this embodiment, as an example, a method of forming the bumps 500 using electrolytic peel plating is disclosed, and the plating resist 330 is formed to perform electroplating. The plating resist 330 may be a dry film and may apply a dry film made of a photosensitive material and form a pattern for exposing the opening hole 310 for bump formation through an exposure and development process.

도금 레지스트(330)가 형성되면 시드층(400)을 인입선으로 전해 도금을 수행하여 범프 지지부(300)의 범프 형성용 개방홀(310) 내부를 필(fill)-도금하여 금속 범프(500)를 형성할 수 있다.When the plating resist 330 is formed, the seed layer 400 is electroplated by a lead line to fill-plat the inside of the bump forming opening hole 310 of the bump support part 300 to fill the metal bumps 500. Can be formed.

다만, 상술한 방식 이외에도 범프 지지부(300)에 형성된 범프 형성용 개방홀(310)에 도전성 페이스트를 충진하여 범프(500)를 형성하는 방식 등이 사용될 수 있음을 밝혀둔다.However, the method of forming the bump 500 by filling the conductive paste into the bump forming opening hole 310 formed in the bump support part 300 may be used.

다음, 도 9에 도시된 바와 같이, 도금 레지스트(330)를 제거하고, 노출된 시드층(400)을 에칭 제거한다. 박리액을 사용하여 도금 레지스트(330)를 제거하고, 노출된 시드층(400)을 플래쉬 에칭 또는 퀵 에칭으로 제거할 수 있다.Next, as shown in FIG. 9, the plating resist 330 is removed and the exposed seed layer 400 is etched away. The stripping solution may be used to remove the plating resist 330, and the exposed seed layer 400 may be removed by flash etching or quick etching.

다음, 도 10에 도시된 바와 같이, 범프(500) 상면에 보호층을 형성한다. 전해 도금으로 Ni/Au 도금층으로 이루어진 표면 처리층인 보호층을 형성할 수 있다. 이외에도 상술한 바와 같이 범프(500) 노출부에 유기막 코팅층으로 이루어진 보호층을 형성하는 것도 가능하다.Next, as shown in FIG. 10, a protective layer is formed on the upper surface of the bump 500. Electrolytic plating can form a protective layer, which is a surface treatment layer made of a Ni / Au plating layer. In addition, as described above, a protective layer made of an organic film coating layer may be formed on the exposed portion of the bump 500.

도 11은 상술한 실시예에 따라 제조된 범프 지지부를 갖는 인쇄회로기판의 단면도가 도시된다. 11 is a cross-sectional view of a printed circuit board having a bump support manufactured according to the embodiment described above.

이에 도시된 바와 같이, 본 실시예에 따라 제조된 범프 지지부를 갖는 인쇄회로기판은 마스크를 이용한 프린팅 방식이 아닌 도금 방식 또는 페이스트 충진 방식으로 범프(500)를 형성하기 때문에 범프(500) 간 피치를 줄여 고밀도 패턴을 구현할 수 있다. 구체적으로 본 실시예에 따르면, 130 피치(Pitch) 이하의 제품을 제 작할 수 있다.As shown in the drawing, the printed circuit board having the bump support part manufactured according to the present embodiment forms the bump 500 by the plating method or the paste filling method, rather than the printing method using the mask, so that the pitch between the bumps 500 is increased. In short, high density patterns can be realized. Specifically, according to the present embodiment, a product having 130 pitch or less can be manufactured.

또한, 범프(500)를 지지하는 범프 지지부(300)를 구비하기 때문에 범프(500) 취약성을 보완할 수 있고, 범프(500) 간의 접속에 사용되는 언더필(Under Fill) 자재의 양을 줄이거나 제거할 수 있는 장점이 있다.In addition, because the bump support portion 300 for supporting the bump 500 is provided, it is possible to compensate for the bump 500, and to reduce or eliminate the amount of underfill material used for the connection between the bumps 500. There is an advantage to this.

한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention. Therefore, such modifications or variations will have to belong to the claims of the present invention.

도 1은 종래의 반도체 장치를 도시하는 도면이다.1 is a view showing a conventional semiconductor device.

도 2는 종래의 구리 포스트가 형성된 인쇄회로기판의 단면도이다.2 is a cross-sectional view of a printed circuit board on which a conventional copper post is formed.

도 3은 본 발명의 바람직한 실시예에 따른 범프 지지부를 갖는 인쇄회로기판의 단면도이다.3 is a cross-sectional view of a printed circuit board having a bump supporter according to a preferred embodiment of the present invention.

도 4 내지 도 10은 본 발명의 바람직한 실시예에 따른 범프 지지부를 갖는 인쇄회로기판의 제조공정을 공정순서대로 도시하는 도면이다. 4 to 10 are diagrams showing a manufacturing process of a printed circuit board having a bump support part according to a preferred embodiment of the present invention in the order of process.

도 11은 본 발명의 바람직한 실시예에 따라 제조된 범프 지지부를 갖는 인쇄회로기판의 단면도가 도시된다. 11 is a cross-sectional view of a printed circuit board having a bump support manufactured in accordance with a preferred embodiment of the present invention.

< 도면의 주요 부호에 대한 설명 ><Description of Major Symbols in Drawing>

100 절연층 110 외부 접속 패드100 Insulation layer 110 External connection pad

130 솔더 레지스트층 300 범프 지지부130 solder resist layer 300 bump support

310 범프 형성용 개방홀 330 도금 레지스트310 Bump Open Hole 330 Plating Resist

400 시드층 500 범프400 seed layer 500 bump

510 제1 보호층 530 제2 보호층510 First passivation layer 530 Second passivation layer

Claims (14)

절연층 상부에 형성되어 전기신호를 전달하며 외부 접속 패드를 포함하는 회로층;A circuit layer formed on the insulating layer to transmit an electrical signal and including an external connection pad; 상기 외부 접속 패드 상부에 형성된 범프;A bump formed on the external connection pad; 상기 절연층 상부에 형성되며 상기 외부 접속 패드를 노출하는 개구부를 갖는 솔더 레지스트층; 및A solder resist layer formed on the insulating layer and having an opening exposing the external connection pad; And 상기 범프의 상면이 노출되도록 상기 범프의 측면을 감싸면서 상기 외부 접속 패드가 노출된 영역을 포함하여 상기 솔더 레지스트층 상부에 형성되어 상기 범프를 지지하는 범프 지지부;A bump support part formed on the solder resist layer to cover the side surface of the bump to expose the top surface of the bump, and including the exposed area of the bump to support the bump; 를 포함하는 범프 지지부를 갖는 인쇄회로기판.Printed circuit board having a bump support including a. 삭제delete 제1항에 있어서,The method of claim 1, 상기 범프 상면에 형성된 보호층을 더 포함하는 것을 특징으로 하는 범프 지지부를 갖는 인쇄회로기판.Printed circuit board having a bump support portion, characterized in that it further comprises a protective layer formed on the upper surface of the bump. 제1항에 있어서,The method of claim 1, 상기 범프는 상기 외부 접속 패드 방향으로 직경이 감소하는 형상인 것을 특 징으로 하는 범프 지지부를 갖는 인쇄회로기판.The bump is a printed circuit board having a bump support portion, characterized in that the shape of the diameter decreases in the direction of the external connection pad. 제1항에 있어서,The method of claim 1, 상기 외부 접속 패드와 상기 범프 사이에 개재된 시드층을 더 포함하는 것을 특징으로 하는 범프 지지부를 갖는 인쇄회로기판.And a seed layer interposed between the external connection pad and the bump. 제1항에 있어서,The method of claim 1, 상기 범프 지지부는 열 경화성 잉크로 이루어진 것을 특징으로 하는 범프 지지부를 갖는 인쇄회로기판.The bump support portion is a printed circuit board having a bump support portion, characterized in that made of a heat curable ink. 삭제delete (A) 절연층 상부에 형성된 외부 접속 패드를 포함하는 회로층을 갖는 베이스기판을 제공하는 단계;(A) providing a base substrate having a circuit layer including an external connection pad formed on the insulating layer; (B) 상기 외부 접속 패드가 형성된 영역을 포함하도록 상기 베이스기판 상부에 범프 지지부를 형성하는 단계;(B) forming a bump support on the base substrate to include a region where the external connection pad is formed; (C) 상기 범프 지지부에 상기 외부 접속 패드를 노출하는 범프 형성용 개방홀을 형성하는 단계; 및(C) forming a bump forming opening hole exposing the external connection pad to the bump support portion; And (D) 상기 범프 형성용 개방홀 내부에 범프를 형성하는 단계;(D) forming a bump inside the bump forming opening hole; 를 포함하는 범프 지지부를 갖는 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board having a bump support comprising a. 제8항에 있어서,The method of claim 8, 상기 베이스기판은 상기 절연층 상부에 형성되고 상기 외부접속패드를 노출하는 개구부를 갖는 솔더 레지스트층을 더 포함하는 것을 특징으로 하는 범프 지지부를 갖는 인쇄회로기판의 제조방법.And the base substrate further comprises a solder resist layer formed on the insulating layer and having an opening exposing the external connection pad. 제8항에 있어서,The method of claim 8, 상기 범프 지지부는 열 경화성 잉크로 이루어진 것을 특징으로 하는 범프 지지부를 갖는 인쇄회로기판의 제조방법.The bump support portion is a manufacturing method of a printed circuit board having a bump support portion, characterized in that made of a heat curable ink. 제8항에 있어서,The method of claim 8, 상기 (C) 단계는, 레이저 드릴을 이용하여 수행되는 것을 특징으로 하는 범프 지지부를 갖는 인쇄회로기판의 제조방법.Step (C) is a manufacturing method of a printed circuit board having a bump support, characterized in that performed using a laser drill. 제8항에 있어서,The method of claim 8, 상기 (D) 단계는,Step (D), (ⅰ) 상기 범프 형성용 개방홀 내벽을 포함하여 상기 베이스기판 및 상기 범 프 지지부 상부에 시드층을 형성하는 단계;(Iii) forming a seed layer on the base substrate and the bump support part including an inner wall of the bump forming opening hole; (ⅱ) 상기 시드층 상부에 상기 범프 형성용 개방홀을 노출하는 도금레지스트를 형성하는 단계;(Ii) forming a plating resist on the seed layer to expose the bump openings; (ⅲ) 금속 필 도금을 수행하여 상기 범프 형성용 개방홀 내부에 범프를 형성하는 단계; 및(Iii) forming bumps in the bump opening openings by performing metal peel plating; And (ⅳ) 상기 도금 레지스트를 제거하고 노출된 시드층을 에칭 제거하는 단계;(Iii) removing the plating resist and etching away the exposed seed layer; 를 포함하는 범프 지지부를 갖는 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board having a bump support comprising a. 제12항에 있어서,The method of claim 12, 상기 (ⅳ) 단계 이후에,After the above step (iii), 상기 범프 상면에 보호층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 범프 지지부를 갖는 인쇄회로기판의 제조방법.Forming a protective layer on the upper surface of the bump manufacturing method of a printed circuit board having a bump support portion. 제13항에 있어서,The method of claim 13, 상기 보호층은 Ni 도금층 및 상기 Ni 도금층 상에 형성된 Au 도금층, 주석(Tin) 보호층, 유기 솔더 보호층(OSP; Organic Solderability Preservative) 또는 솔더-온-패드(SOP; Solder on Pad) 중 어느 하나인 것을 특징으로 하는 범프 지지부를 갖는 인쇄회로기판의 제조방법.The protective layer is any one of a Ni plating layer and an Au plating layer formed on the Ni plating layer, a tin (Tin) protective layer, an organic solder protective layer (OSP), or a solder on pad (SOP). Method of manufacturing a printed circuit board having a bump support portion, characterized in that.
KR1020090039356A 2009-05-06 2009-05-06 A printed circuit board comprising a bump supporiting part and a method of manufacturing the same KR101131230B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090039356A KR101131230B1 (en) 2009-05-06 2009-05-06 A printed circuit board comprising a bump supporiting part and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090039356A KR101131230B1 (en) 2009-05-06 2009-05-06 A printed circuit board comprising a bump supporiting part and a method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20100120501A KR20100120501A (en) 2010-11-16
KR101131230B1 true KR101131230B1 (en) 2012-03-28

Family

ID=43406054

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090039356A KR101131230B1 (en) 2009-05-06 2009-05-06 A printed circuit board comprising a bump supporiting part and a method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101131230B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140139974A (en) * 2013-05-28 2014-12-08 인텔 코오퍼레이션 Bridge interconnection with layered interconnect structures

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012087072A2 (en) 2010-12-24 2012-06-28 엘지이노텍주식회사 Printed circuit board and method for manufacturing same
KR101301424B1 (en) * 2011-11-28 2013-08-28 삼성전기주식회사 Printed circuit board and method of manufacturing the same
KR102663140B1 (en) 2016-06-24 2024-05-08 삼성디스플레이 주식회사 display device
KR102635832B1 (en) 2018-09-28 2024-02-15 삼성전자주식회사 Semiconductor device and method of fabricating the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327741A (en) * 2003-04-24 2004-11-18 Kyocera Corp Wiring board with solder bump and its producing process

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327741A (en) * 2003-04-24 2004-11-18 Kyocera Corp Wiring board with solder bump and its producing process

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140139974A (en) * 2013-05-28 2014-12-08 인텔 코오퍼레이션 Bridge interconnection with layered interconnect structures
US9147663B2 (en) 2013-05-28 2015-09-29 Intel Corporation Bridge interconnection with layered interconnect structures
KR101588312B1 (en) 2013-05-28 2016-01-26 인텔 코포레이션 Bridge interconnection with layered interconnect structures
KR20160015340A (en) * 2013-05-28 2016-02-12 인텔 코포레이션 Bridge interconnection with layered interconnect structures
US9640485B2 (en) 2013-05-28 2017-05-02 Intel Corporation Bridge interconnection with layered interconnect structures
US10103103B2 (en) 2013-05-28 2018-10-16 Intel Corporation Bridge interconnection with layered interconnect structures
KR101907733B1 (en) * 2013-05-28 2018-11-29 인텔 코포레이션 Bridge interconnection with layered interconnect structures
US10475745B2 (en) 2013-05-28 2019-11-12 Intel Corporation Bridge interconnection with layered interconnect structures
US11133257B2 (en) 2013-05-28 2021-09-28 Intel Corporation Bridge interconnection with layered interconnect structures
US11694960B2 (en) 2013-05-28 2023-07-04 Intel Corporation Bridge interconnection with layered interconnect structures

Also Published As

Publication number Publication date
KR20100120501A (en) 2010-11-16

Similar Documents

Publication Publication Date Title
KR100835277B1 (en) Fabrication method of electronic device having a sacrificial anode and electronic device fabricated thereby
US20110284277A1 (en) Printed wiring board and method for manufacturing printed wiring board
US8671564B2 (en) Substrate for flip chip bonding and method of fabricating the same
KR101034161B1 (en) Semiconductor package substrate
KR100969441B1 (en) A printed circuit board comprising a semiconductor chip and a method for manufacturing the same
KR101131230B1 (en) A printed circuit board comprising a bump supporiting part and a method of manufacturing the same
CN110459521B (en) Flip chip package substrate and electronic package
KR20140143567A (en) Semiconductor package board and method for maunfacturing the same
KR102340053B1 (en) Printed circuit board and method of manufacturing the same
US9491871B2 (en) Carrier substrate
KR20150135046A (en) Package board, method for manufacturing the same and package on packaage having the thereof
KR101388831B1 (en) Printed circuit board and method of manufacturing printed circuit board
JP2010232616A (en) Semiconductor device, and wiring board
KR102380834B1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
KR20150065029A (en) Printed circuit board, manufacturing method thereof and semiconductor package
US20160007463A1 (en) Electronic device module and method of manufacturing the same
KR20160095520A (en) Printed circuit board, semiconductor package and method of manufacturing the same
KR101044154B1 (en) A printed circuit board comprising a outer circuit layer burried under a insulating layer and a method of manufacturing the same
KR20160008848A (en) Package board, method of manufacturing the same and stack type package using the therof
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
JP4525148B2 (en) Semiconductor device and manufacturing method thereof
KR20110013902A (en) Package and manufacturing method thereof
JP2016127066A (en) Printed wiring board with bump and manufacturing method of the same
US11978695B2 (en) Semiconductor package and method of fabricating the same
KR101222820B1 (en) Semiconductor package and manufacturing method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee