KR20100049844A - Method of forming solder bump using the foam tape - Google Patents
Method of forming solder bump using the foam tape Download PDFInfo
- Publication number
- KR20100049844A KR20100049844A KR1020080108852A KR20080108852A KR20100049844A KR 20100049844 A KR20100049844 A KR 20100049844A KR 1020080108852 A KR1020080108852 A KR 1020080108852A KR 20080108852 A KR20080108852 A KR 20080108852A KR 20100049844 A KR20100049844 A KR 20100049844A
- Authority
- KR
- South Korea
- Prior art keywords
- foam tape
- printed circuit
- circuit board
- solder
- solder bump
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3494—Heating methods for reflowing of solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
Abstract
Description
본 발명은 솔더 범프 형성 방법에 관한 것이고, 보다 상세하게는 발포 테이프를 이용하여 솔더 범프를 형성함으로써 솔더 범프 형성 시 솔더의 번짐을 방지하고 미세 피치에서도 솔더 범프의 볼륨을 확보할 수 있는 발포 테이프를 이용한 솔더 범프 형성 방법에 관한 것이다.The present invention relates to a solder bump forming method, and more particularly, by forming a solder bump using a foam tape to prevent the spread of the solder when forming the solder bump and to ensure the volume of the solder bump at a fine pitch It relates to the solder bump formation method used.
최근 전자제품이 소형화되면서 인쇄회로기판에 반도체가 실장 되는 공간이 점점 줄어들고 있어 단위 면적당 실장 효율을 높이기 위해 인쇄회로기판의 패키지 방법이 경박단소화 되어가고 있다.In recent years, as electronic products have become smaller, the space for mounting semiconductors on printed circuit boards is gradually decreasing, so that the packaging method of printed circuit boards is becoming thin and short in order to increase the mounting efficiency per unit area.
이러한 경박단소화의 요구로 인해 반도체 칩의 크기와 거의 같은 크기의 패키지인 CSP(Chip Size Package)가 개발되어 상용화되었다.Due to the demand for light and small size, chip size package (CSP), which is almost the same size as a semiconductor chip, has been developed and commercialized.
그러나, 최근의 패키지 개발 추세는 반도체 칩의 크기에 맞게 줄이는 것을 넘어 SCSP(Stacked Chip Size Package)처럼 반도체 칩 위에 다른 반도체 칩을 쌓아 올리거나 기능이 서로 다른 여러 개의 반도체 칩을 하나의 패키지 안에 배열하는 MCM(Multi-Chip Module) 패키지 등도 개발되고 있다.However, the recent trend of package development goes beyond shrinking to the size of a semiconductor chip, such as stacking other semiconductor chips on a semiconductor chip, such as a stacked chip size package (SCSP), or arranging several semiconductor chips having different functions in a single package. Multi-Chip Module (MCM) packages are also being developed.
이러한, SCSP나 MCM 패키지 등은 솔더 범프를 이용하여 다수의 반도체 칩을 쌓게 되는 데 이때 솔더 범프는 도 1 내지 도 4에 도시된 바와 같이 메탈 마스크 인쇄법을 이용하여 형성하게 된다.Such a SCSP or MCM package is used to stack a plurality of semiconductor chips using solder bumps, wherein the solder bumps are formed using a metal mask printing method as shown in FIGS. 1 to 4.
이하, 도 1 내지 도 4를 참조하여 메탈 마스크 인쇄법을 이용하여 솔더 범프를 형성하는 방법을 설명하면 다음과 같다.Hereinafter, a method of forming solder bumps using a metal mask printing method will be described with reference to FIGS. 1 to 4.
먼저, 도 1에 도시된 바와 같이 회로패턴이 형성된 인쇄회로기판(102)를 진공 테이블(Vacuum Table)(104) 위에 올린 후 회로패턴과 대응되는 곳에 홀(112)이 형성된 메탈 마스크(106)를 인쇄회로기판(102) 위에 배치시킨다.First, as shown in FIG. 1, a printed
이때, 메탈 마스크(106)는 인쇄회로기판(102)과 최대한 밀착되도록 인쇄회로기판(102) 위에 배치되거나 인쇄회로기판(102)과 소정 간격 이격되도록 인쇄회로기판(102) 위에 배치된다.In this case, the
인쇄회로기판(102) 위에 메탈 마스크(106)를 배치한 후에는 메탈 마스크(106) 위에 솔더 페이스트(110)를 도포한 후 스퀴지(108)로 솔더 페이스트(110)를 인쇄한다.After the
이에 따라, 도 2와 같이 회로패턴과 동일한 위치에 형성된 홀(112) 내부에 솔더 페이스트(110)가 충진되어 진다.Accordingly, the
한편, 메탈 마스크(106)에 형성된 홀(112) 내부에 솔더 페이스트(110)를 충 진한 후에는 도 3과 같이 메탈 마스크(106)를 인쇄회로기판(102)으로부터 분리시킨다.Meanwhile, after the
이와 같이 메탈 마스크(106)를 인쇄회로기판(102)으로부터 분리시킨 후에는 리플로우(Reflow) 공정을 수행하여 도 4와 같이 솔더 범프(114)를 형성한다.As described above, after the
그러나, 이와 같이 메탈 마스크(106)를 이용하여 솔더 범프(114)를 형성하는 종래 기술은 다음과 같은 문제점이 있었다.However, the prior art of forming the
먼저, 메탈 마스크(106)를 이용한 솔더 범프(114) 형성 방법은 솔더 페이스트(110) 인쇄 후 메탈 마스크(106)가 인쇄회로기판(102)으로부터 분리되기 때문에 번짐 특성이 있는 솔더 페이스트(110)가 메탈 마스크(106) 분리 시 인쇄회로기판(102) 위에 번지는 문제가 있다.First, in the method of forming the
또한, 종래의 메탈 마스크(106)를 이용한 솔더 범프(114) 형성 방법은 인쇄회로기판(102)으로부터 메탈 마스크(106)를 분리할 때 메탈 마스크(106)에 형성된 홀(112)에 붙어있는 솔더 페이스트(110)가 같이 분리되기 때문에 리플로우 공정을 통해 솔더 범프(114)를 형성할 때 솔더 범프(114)의 볼륨(Volume) 문제가 발생하게 된다.In addition, the conventional method of forming the
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 창출된 것으로서, 리플로우 공정 시 인쇄회로기판과 분리되는 발포 테이프를 이용하여 솔더 범프를 형성함으로써 솔더 페이스트의 번짐을 방지하고 미세피치에서도 솔더 범프의 볼륨이 확보할 수 있는 발포 테이프를 이용한 솔더 범프 형성 방법을 제공하는 것을 목적으로 한다.The present invention has been made to solve the problems of the prior art as described above, by forming a solder bump using a foam tape separated from the printed circuit board during the reflow process to prevent the spread of the solder paste and solder bump even in fine pitch An object of the present invention is to provide a solder bump forming method using a foam tape capable of securing a volume of.
본 발명에 따른 발포 테이프를 이용한 솔더 범프 형성 방법은, (a) 회로패턴이 형성된 인쇄회로기판에 발포 테이프를 부착하는 단계; (b) 상기 회로패턴과 대응되는 상기 발포 테이프에 상기 회로패턴이 노출되도록 홀을 형성하는 단계; (c) 상기 발포 테이프 위에 솔더 페이스트를 도포한 후 스퀴지로 상기 솔더 페이스트를 인쇄하여 상기 홀에 상기 솔더 페이스트를 충진하는 단계; 및 (d) 리플로우 공정을 수행하여 상기 솔더 페이스트를 솔더 범프로 형성하는 단계를 포함하는 것을 특징으로 한다.Solder bump forming method using a foam tape according to the present invention, (a) attaching the foam tape to the printed circuit board formed circuit pattern; (b) forming a hole in the foam tape corresponding to the circuit pattern to expose the circuit pattern; (c) applying solder paste on the foam tape and printing the solder paste with a squeegee to fill the hole with the solder paste; And (d) performing the reflow process to form the solder paste into solder bumps.
본 발명의 바람직한 한 특징으로서, 상기 (b) 단계이후 디스미어 공정을 수행하여 상기 홀에 형성된 잔사를 제거하는 단계를 더 포함하는 것에 있다.As a preferable feature of the present invention, after the step (b) further comprises the step of removing the residue formed in the hole by performing a desmear process.
본 발명의 바람직한 다른 특징으로서, 상기 (d) 단계는 상기 리플로우 공정 시 상기 발포 테이프가 상기 인쇄회로기판으로부터 제거되는 단계를 더 포함하는 것에 있다.In another preferred embodiment of the present invention, the step (d) further includes the step of removing the foam tape from the printed circuit board during the reflow process.
본 발명의 바람직한 또 다른 특징으로서, 상기 발포 테이프는 상기 솔더 페이스트가 솔더 범프로 형성된 이후 상기 인쇄회로기판으로부터 제거되는 것에 있다.In another preferred embodiment of the present invention, the foam tape is removed from the printed circuit board after the solder paste is formed with solder bumps.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.Prior to that, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may properly define the concept of the term in order to best explain its invention It should be construed as meaning and concept consistent with the technical idea of the present invention.
본 실시예에 따른 발포 테이프를 이용한 솔더 범프 형성 방법은 솔더 페이스트를 인쇄한 이후에도 발포 테이프를 인쇄회로기판에서 분리하지 않고, 리플로우 공정을 수행하여 발포 테이프를 인쇄회로기판에서 제거하기 때문에 솔더 페이스트가 인쇄회로기판 위에 번지는 것을 방지할 수 있는 효과가 있다.The solder bump forming method using the foam tape according to the present embodiment does not separate the foam tape from the printed circuit board even after printing the solder paste, but the solder paste is removed since the foam tape is removed from the printed circuit board by performing a reflow process. There is an effect to prevent the spread on the printed circuit board.
또한, 본 실시예에 따른 발포 테이프를 이용한 솔더 범프 형성 방법은 발포 테이프에 형성된 홀에 솔더 페이스트를 인쇄한 후 상기 발포 테이프를 인쇄회로기판에서 분리하지 않은 상태에서 리플로우 공정을 통해 솔더 범프를 형성하고, 솔더 범프 형성 후 상기 발포 테이프를 상기 인쇄회로기판에서 제거하기 때문에 솔더 범프 형성 시 솔더 페이스트에 의해 인접한 범프가 서로 연결되는 브리지(Bridge)가 발생되는 것을 방지할 수 있게 되므로 미세피치의 솔더 범프를 구현할 수 있는 효과가 있다.In addition, in the solder bump forming method using the foam tape according to the present embodiment, after the solder paste is printed in the holes formed in the foam tape, the solder bumps are formed through a reflow process without separating the foam tape from the printed circuit board. In addition, since the foam tape is removed from the printed circuit board after solder bump formation, it is possible to prevent generation of bridges in which adjacent bumps are connected to each other by solder paste when forming solder bumps. There is an effect that can be implemented.
그리고, 본 실시예에 따른 발포 테이프를 이용한 솔더 범프 형성 방법은 발포 테이프의 두께를 이용하여 솔더 범프의 볼륨을 조절하기 때문에 미세피치에서도 솔더 범프의 볼륨을 확보할 수 있는 효과가 있다.In addition, the solder bump forming method using the foam tape according to the present exemplary embodiment has an effect of ensuring the volume of the solder bump even at a fine pitch because the volume of the solder bump is adjusted using the thickness of the foam tape.
이하, 본 발명에 따른 발포 테이프를 이용한 솔더 범프 형성방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 첨부된 도면의 전체에 걸쳐, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 중복되는 설명은 생략한다. 본 명세서에서, 상부, 하부 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.Hereinafter, a preferred embodiment of the solder bump forming method using a foam tape according to the present invention will be described in detail with reference to the accompanying drawings. Throughout the accompanying drawings, the same or corresponding components are referred to by the same reference numerals, and redundant descriptions are omitted. In this specification, terms such as top and bottom are used to distinguish one component from another component, and a component is not limited by the terms.
도 5 내지 도 14는 본 발명의 실시예에 따른 발포 테이프를 이용한 솔더 범프 형성 방법을 공정순서대로 도시한 도면이다.5 to 14 are views showing a solder bump forming method using a foam tape according to an embodiment of the present invention in the process order.
본 발명의 실시예에 따른 발포 테이프를 이용한 솔더 범프 형성 방법은 먼저, 도 5에 도시된 바와 같이 회로패턴이 형성된 인쇄회로기판(2)을 준비한다.In the solder bump forming method using the foam tape according to the embodiment of the present invention, first, as shown in FIG. 5, a
이때, 회로패턴은 상기 인쇄회로기판(2)의 상부면이나 하부면 중 어느 한면에만 형성되거나 상기 인쇄회로기판(2)의 양면에 형성될 수 있다.In this case, the circuit pattern may be formed on only one surface of the upper surface or the lower surface of the printed
또한, 인쇄회로기판(2)은 상부면이나 하부면 중 어느 한면이나 양면에 회로패턴이 형성된 단층 인쇄회로기판이 사용되거나 다수의 절연층이 적층되고 상기 절연층과 절연층 사이에 회로패턴이 형성된 다층 인쇄회로기판이 사용될 수도 있다.In addition, the printed
이후, 도 6에 도시된 바와 같이 롤러(6)를 이용하여 인쇄회로기판(2)에 발포 테이프(4)를 부착시킨다.Thereafter, as shown in FIG. 6, the
이때, 발포 테이프(4)는 인쇄회로기판(2)의 상부면이나 하부면 중 어느 한면에만 부착되거나 인쇄회로기판(2)의 양면에 모두 부착될 수 있다.In this case, the
즉, 발포 테이프(4)는 회로패턴이 형성된 면에 부착되는데 인쇄회로기판(2)의 한면에만 회로패턴이 형성되어 있을 경우에는 상기 발포 테이프(4)는 인쇄회로기판(2)의 한면(회로패턴이 형성된 면)에만 부착되고, 인쇄회로기판(2)의 양면에 회로패턴이 형성되어 있을 경우 상기 발포 테이프(4)는 인쇄회로기판(2)의 양면에 부착된다.That is, the
도 7과 같이 인쇄회로기판(2)에 발포 테이프(4)를 부착한 후에는 도 8에 도시된 바와 같이 레이저(8)를 이용하여 발포 테이프(4)에 홀(10)을 가공한다.After attaching the
이때, 홀(10)은 회로패턴과 대응되는 곳에 형성된다.In this case, the
다시 말해, 홀(10)은 인쇄회로기판(2)에 형성된 회로패턴이 노출되도록 회로패턴이 형성된 곳과 동일한 곳의 발포 테이프(4)에 형성된다.In other words, the
도 9와 같이 발포 테이프(4)에 홀(10)을 형성한 후에는 디스미어(Desmear) 공정을 수행하여 홀(10) 형성 시 홀(10) 내벽에 부착되는 스미어(Smear) 즉, 잔사를 제거한다.After forming the
다시 말해, 도 10에 도시된 바와 같이 이송수단(14) 위에 인쇄회로기판(2)을 올려 놓은 후 이송수단(14)으로 인쇄회로기판(2)을 이송시키면서 고압세정기(12)로 고압으로 물(16)을 발포 테이프(4)에 분사하여 홀(10) 내벽에 부착된 잔사를 제거한다.In other words, as shown in FIG. 10, the printed
이와 같이, 홀(10) 내벽에 부착된 잔사를 제거한 후에는 도 11에 도시된 바와 같이 발포 테이프(4) 위에 솔더 페이스트(20)를 도포한 후 스퀴지(18)로 솔더 페이스트(20)를 인쇄한다.As such, after removing the residue adhering to the inner wall of the
이에 따라, 상기 솔더 페이스트(20)가 상기 홀(10)에 충진되어진다.Accordingly, the
한편, 솔더 범프의 볼륨은 도 12와 같이 조정할 수 있다.On the other hand, the volume of the solder bumps can be adjusted as shown in FIG.
다시 말해, 회로패턴이 형성된 인쇄회로기판(2)에 한장의 발포 테이프(4) 만을 부착하여 솔더 범프를 형성하는 것보다는 두 장 이상 여러장의 발포 테이프(4)를 인쇄회로기판(2)에 부착시킨 후 홀(10)을 형성하여 솔더 범프를 형성할 경우 솔더 범프의 볼륨을 키울 수 있게 된다.In other words, rather than attaching only one
한편, 홀(10)에 솔더 페이스트(20)를 충진한 후에는 도 13과 같이 가열기(24)로 인쇄회로기판(2)을 가열하는 리플로우 공정을 수행한다.Meanwhile, after the
이에 따라, 도 14와 같이 인쇄회로기판(2)에 솔더 범프(26)가 형성되게 된다.Accordingly, the
여기서, 발포 테이프(4)는 상기 솔더 범프(26)가 형성된 이후 인쇄회로기 판(2)에서 제거되는데, 리플로우 공정 시 260℃ 이상으로 열처리가 진행되면 발포 테이프(4)의 접착면에서 기포가 발생하여 자연스럽게 인쇄회로기판(2)으로부터 제거된다.Here, the
한편, 발포 테이프(4)는 수작업을 통해 상기 인쇄회로기판(2)에서 제거될 수도 있다.Meanwhile, the
이와 같이 본 발명의 실시예에 따른 발포 테이프를 이용한 솔더 범프 형성 방법은 솔더 페이스트(20)를 인쇄한 이후에도 발포 테이프(4)를 인쇄회로기판(2)에서 분리하지 않고, 리플로우 공정을 수행하여 발포 테이프(4)를 인쇄회로기판(2)에서 제거하기 때문에 솔더 페이스트(20)가 인쇄회로기판(2) 위에 번지는 것을 방지할 수 있게 된다.As described above, the solder bump forming method using the foam tape according to the embodiment of the present invention does not separate the
또한, 본 발명의 실시예에 따른 발포 테이프를 이용한 솔더 범프 형성 방법은 발포 테이프(4)에 형성된 홀(10)에 솔더 페이스트(20)를 인쇄한 후 상기 발포 테이프(4)를 인쇄회로기판(2)에서 분리하지 않은 상태에서 리플로우 공정을 통해 솔더 범프(26)를 형성하고, 솔더 범프(26) 형성 후 상기 발포 테이프(4)를 상기 인쇄회로기판(2)에서 제거하기 때문에 솔더 범프(26) 형성 시 솔더 페이스트(20)에 의해 인접한 회로패턴이 서로 연결되는 브리지가 발생되는 것을 방지할 수 있게 되므로 미세피치의 솔더 범프(26)를 구현할 수 있게 된다.In addition, in the solder bump forming method using the foam tape according to the embodiment of the present invention, after printing the
그리고, 본 발명의 실시예에 따른 발포 테이프를 이용한 솔더 범프 형성 방법은 발포 테이프(4)의 두께를 이용하여 솔더 범프(26)의 볼륨을 조절하기 때문에 미세피치에서도 솔더 범프(26)의 볼륨을 확보할 수 있게 된다.In addition, in the solder bump forming method using the foam tape according to the embodiment of the present invention, since the volume of the solder bumps 26 is adjusted using the thickness of the
한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention. Therefore, such modifications or variations will have to belong to the claims of the present invention.
도 1 내지 도 4는 종래 기술의 솔더 범프 형성방법을 설명하기 위한 공정단면도이다.1 to 4 are process cross-sectional views for explaining the solder bump forming method of the prior art.
도 5 내지 도 14는 본 발명의 바람직한 실시예에 따른 발포 테이프를 이용한 솔더 범프 형성방법을 공정순서대로 나타내는 공정단면도이다.5 to 14 is a cross-sectional view showing a process for forming a solder bump using a foam tape according to a preferred embodiment of the present invention in the process sequence.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
2, 102 : 인쇄회로기판 4 : 발포 테이프2, 102: printed circuit board 4: foam tape
6 : 롤러 8 : 레이저6: roller 8: laser
10, 112 : 홀 12 : 고압세정기10, 112: hole 12: high pressure cleaner
14 : 이송수단 16 : 물14: transfer means 16: water
18, 108 : 스퀴지 20, 110 : 솔더 페이스트18, 108:
24 : 가열기 26, 114 : 솔더 범프24:
104 : 진공 테이블 106 : 메탈 마스크104: vacuum table 106: metal mask
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080108852A KR101055584B1 (en) | 2008-11-04 | 2008-11-04 | Solder bump formation method using foam tape |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080108852A KR101055584B1 (en) | 2008-11-04 | 2008-11-04 | Solder bump formation method using foam tape |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100049844A true KR20100049844A (en) | 2010-05-13 |
KR101055584B1 KR101055584B1 (en) | 2011-08-08 |
Family
ID=42276087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080108852A KR101055584B1 (en) | 2008-11-04 | 2008-11-04 | Solder bump formation method using foam tape |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101055584B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101148745B1 (en) * | 2010-07-14 | 2012-05-23 | 삼성전기주식회사 | Method for manufacturing semiconductor package substrate |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990004363A (en) * | 1997-06-27 | 1999-01-15 | 김영환 | Solder supply equipment and soldering method using the same |
JP3459774B2 (en) * | 1998-07-07 | 2003-10-27 | アムコー テクノロジー コリア インコーポレーティド | Wiring tape for BGA |
KR20050009035A (en) * | 2003-07-15 | 2005-01-24 | 삼성전자주식회사 | Method for attaching solder ball using disposable mask |
-
2008
- 2008-11-04 KR KR1020080108852A patent/KR101055584B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101148745B1 (en) * | 2010-07-14 | 2012-05-23 | 삼성전기주식회사 | Method for manufacturing semiconductor package substrate |
Also Published As
Publication number | Publication date |
---|---|
KR101055584B1 (en) | 2011-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101016588B1 (en) | Semiconductor device and method of manufacturing the same | |
TWI504329B (en) | Package substrate, package structure and method for manufacturing package structure | |
TWI523184B (en) | Methods for flip chip stacking | |
JP2008270810A (en) | Semiconductor device package for improving functional capability of heat sink, and grounding shield | |
KR100298897B1 (en) | Method for manufacturing pcb | |
KR20100009941A (en) | Semiconductor package having stepped molding compound with conductive via, method for formation of the same and stacked semiconductor package using the same | |
JP2008028361A (en) | Wiring board, method of manufacturing same, and semiconductor device | |
TWI446844B (en) | Printed circuit board and method for manufacturing a rinted circuit board | |
US20080130241A1 (en) | Method and apparatus for supporting a computer chip on a printed circuit board assembly | |
JPWO2011030542A1 (en) | Electronic component module and manufacturing method thereof | |
US7556984B2 (en) | Package structure of chip and the package method thereof | |
KR100990396B1 (en) | Stacked wafer level package and method manufacturing the same | |
JP6467775B2 (en) | Manufacturing method of component-embedded substrate | |
KR101055584B1 (en) | Solder bump formation method using foam tape | |
JP2011103432A (en) | Single-layer board on chip package substrate, and manufacturing method thereof | |
TWI417970B (en) | Package substrate structure and method of forming same | |
KR100843384B1 (en) | Method for forming micro solder ball of printed circuit board | |
JP2014045190A (en) | Method for manufacturing printed-circuit board | |
TW201507564A (en) | Printed circuit board and method for manufacturing same | |
KR20110029466A (en) | Solder bump forming method and package substrate manufactured using the same | |
KR101095179B1 (en) | Method of manufacturing a printed circuit board | |
TWI626870B (en) | Vertical connection interface structure, circuit board having interface structure and manufacturing method thereof | |
JP2012156325A (en) | Manufacturing method of multilayer wiring board and mask for paste printing | |
KR100691015B1 (en) | Formative method of flip chip bump | |
JP2013102020A (en) | Semiconductor package substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140701 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |