JP2006216777A - Method for manufacturing circuit board - Google Patents

Method for manufacturing circuit board Download PDF

Info

Publication number
JP2006216777A
JP2006216777A JP2005027944A JP2005027944A JP2006216777A JP 2006216777 A JP2006216777 A JP 2006216777A JP 2005027944 A JP2005027944 A JP 2005027944A JP 2005027944 A JP2005027944 A JP 2005027944A JP 2006216777 A JP2006216777 A JP 2006216777A
Authority
JP
Japan
Prior art keywords
layer
resist layer
circuit board
manufacturing
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005027944A
Other languages
Japanese (ja)
Inventor
Hiroshi Kobayashi
浩 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2005027944A priority Critical patent/JP2006216777A/en
Publication of JP2006216777A publication Critical patent/JP2006216777A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a circuit board which can form a conductive pattern having a film thickness suitable for causing a large current to flow in a short time with a low cost. <P>SOLUTION: In a resist layer forming step, a first resist layer 6 is formed with a conductive layer 3 for formation of a conductive pattern 5 exposed. In a next resist layer expanding step, the first resist layer 6 is expanded by heating the first resist film 6 to thereby form a second resist film 7 having a film thickness thicker than the first resist film. In a plating step, a conductive plated layer 4 is formed on part of the conductive layer 3 exposed from the second resist layer 7. In an etching step, the second resist layer 7 is removed to expose part of the conductive layer 3 other than the formation part of the plated layer 4, the exposed part of the conductive layer 3 is removed to thereby form the conductive pattern 5 on an insulating substrate 2. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は回路基板の製造方法に係わり、特に大電流を流すことが可能な膜厚が厚くて電気抵抗の小さい導電パターンを形成することができる回路基板の製造方法に関する。   The present invention relates to a circuit board manufacturing method, and more particularly to a circuit board manufacturing method capable of forming a conductive pattern having a large film thickness and a small electrical resistance that allows a large current to flow.

従来の回路基板の製造方法を図6〜図9に基づいて説明すると、従来の回路基板30は、最下部にフィルム状でフレキシブルな絶縁性基材31が配設され、この絶縁性基材31の表面に、厚さが0.5〜2μmと薄肉の銅箔32が全面に形成されている。
そして、ラミネート工程で、薄肉の銅箔32の上に、アルカリ可溶性樹脂を薄膜としてドライフィルムとしたものをラミネートしてアルカリ可溶性層33を形成する。
次ぎに、印刷工程で、アルカリ可溶性層33上に、パターン状の熱溶性インク層34を印刷形成する(図6)。
A conventional circuit board manufacturing method will be described with reference to FIGS. 6 to 9. In the conventional circuit board 30, a film-like flexible insulating base material 31 is disposed at the lowermost part. A thin copper foil 32 having a thickness of 0.5 to 2 μm is formed on the entire surface.
Then, in the laminating step, the alkali-soluble layer 33 is formed by laminating a thin film of the alkali-soluble resin as a dry film on the thin copper foil 32.
Next, in the printing step, a patterned heat-soluble ink layer 34 is printed on the alkali-soluble layer 33 (FIG. 6).

前記パターン状に形成された熱溶性インク層34は、熱転写プリンタ(図示せず)に搭載したインクリボンの熱溶性インク膜をアルカリ可溶性層33上に熱転写することにより、後述する導電パターン32’と同形状に形成されている。
次ぎにエッチング工程で、アルカリ可溶性層33上に熱溶性インク層34が形成された絶縁性基材31を、アルカリ性のエッチング液に浸漬する。
すると、熱溶性インク層34がマスクとなって、熱溶性インク層34と対向する部分以外のアルカリ可溶性層33が除去される。
The heat-soluble ink layer 34 formed in the pattern is formed by thermally transferring a heat-soluble ink film of an ink ribbon mounted on a thermal transfer printer (not shown) onto the alkali-soluble layer 33, thereby forming a conductive pattern 32 'described later. It is formed in the same shape.
Next, in an etching process, the insulating base material 31 in which the heat-soluble ink layer 34 is formed on the alkali-soluble layer 33 is immersed in an alkaline etching solution.
Then, the alkali-soluble layer 33 other than the portion facing the heat-soluble ink layer 34 is removed using the heat-soluble ink layer 34 as a mask.

このことにより、熱溶融性インク層34の下部には、熱溶融性インク層34と同形状のパターン状のアルカリ可溶性層33が形成される(図7)。
次ぎに、酸性のエッチング液に絶縁性基材31を浸漬すると、熱溶性インク層34およびアルカリ可溶性層33がマスクとなって、アルカリ可溶性層33と対向する部分以外の銅箔32が溶解解除される。
そして、パターン状のアルカリ可溶性層33の下部に導電パターン32’が形成される(図8)。
更に、エッチング工程で、熱溶性インク層34とアルカリ可溶性層33の両方を溶解可能な溶剤を用いて熱溶性インク層34とアルカリ可溶性層33の2層を同時に溶融除去することにより、銅箔32からなる所望のパターン状の導電パターン32’が露出形成される(図9)。
このことにより、所望の導電パターン32’を形成した回路基板30が形成されている。
特開2002−16344号公報
As a result, a patterned alkali-soluble layer 33 having the same shape as the hot-melt ink layer 34 is formed below the hot-melt ink layer 34 (FIG. 7).
Next, when the insulating substrate 31 is immersed in an acidic etching solution, the hot-soluble ink layer 34 and the alkali-soluble layer 33 serve as a mask, and the copper foil 32 other than the portion facing the alkali-soluble layer 33 is dissolved. The
Then, a conductive pattern 32 ′ is formed below the patterned alkali-soluble layer 33 (FIG. 8).
Further, in the etching step, the two layers of the heat-soluble ink layer 34 and the alkali-soluble layer 33 are simultaneously melted and removed using a solvent capable of dissolving both the heat-soluble ink layer 34 and the alkali-soluble layer 33, thereby removing the copper foil 32. A conductive pattern 32 ′ having a desired pattern is exposed and formed (FIG. 9).
As a result, a circuit board 30 on which a desired conductive pattern 32 ′ is formed is formed.
JP 2002-16344 A

しかし、従来の回路基板の製造方法で形成した導電パターン32’は、銅箔32と同じ膜厚が0.5〜2μmと薄肉なので、電気抵抗が大きくなり、例えば1A以上の大電流が流れるパワー系の回路部分に用いるには不向きであった。
また、大電流に耐えるために導電パターン32’を厚肉にして電気抵抗を小さくするには、銅箔32全面を厚くしなければならず、コストアップになると共に、厚肉で面積が広い銅箔32を除去するエッチング工程に時間が掛かる問題があった。
この対策として、図10に示すように、薄肉の導電パターン32’上に金属メッキからなるメッキ層35を積層形成して、導電パターン32’を厚肉にする方法があるが、導電パターン32’上に形成するメッキ層35は、導電パターン32’より幅広になる。
そのために、互いに近接して導電パターン32’が形成されている場合に、近接する導電パターン32’が短絡してショートする問題があった。
そこで本発明は、前述のような課題を解決して、大電流を流すのに好適な厚肉の導電パターンを低コストで短時間に形成することができる回路基板の製造方法を提供することを目的とする。
However, the conductive pattern 32 ′ formed by the conventional circuit board manufacturing method has the same film thickness as the copper foil 32, which is as thin as 0.5 to 2 μm. It was unsuitable for use in the circuit part of the system.
Also, in order to reduce the electrical resistance by increasing the thickness of the conductive pattern 32 'in order to withstand a large current, the entire surface of the copper foil 32 must be thickened, which increases the cost and increases the thickness and area of the copper. There has been a problem that the etching process for removing the foil 32 takes time.
As a countermeasure against this, as shown in FIG. 10, there is a method of laminating and forming a plating layer 35 made of metal plating on a thin conductive pattern 32 ′ to make the conductive pattern 32 ′ thick. The plated layer 35 formed thereon is wider than the conductive pattern 32 ′.
Therefore, when the conductive patterns 32 ′ are formed close to each other, there is a problem that the adjacent conductive patterns 32 ′ are short-circuited and short-circuited.
Accordingly, the present invention provides a circuit board manufacturing method capable of solving the above-described problems and forming a thick conductive pattern suitable for flowing a large current at a low cost in a short time. Objective.

上記課題を解決するための第1の解決手段として本発明の回路基板の製造方法は、絶縁性基材の表面に形成した導電性層をエッチング処理して、前記絶縁性基材上に所望の形状の導電パターンを形成する回路基板の製造方法であって、
前記導電性層の表面には、前記導電パターンを形成する部分の前記導電性層を露出させて熱膨張性インクからなる第1レジスト層をレジスト層形成工程で形成し、次のレジスト層膨張行程で、前記第1レジスト膜を所定温度に加熱することにより前記第1レジスト層が膨張して膜厚が前記第1レジスト層より厚い第2レジスト膜が形成され、
前記第2レジスト層から露出する部分の前記導電性層上に前記第2レジスト層と同じ膜厚で導電性のメッキ層をメッキ工程で形成し、次のエッチング工程で、前記第2レジスト層を除去して前記メッキ層が形成された部分以外の前記導電性層を露出させると共に、この露出した部分の前記導電性層を除去することにより、前記絶縁性基材上に前記導電パターンが形成されることを特徴とする。
また、上記課題を解決するための第2の解決手段として、前記熱膨張性インクのバインダーには、発泡ガスを内包する熱膨張性マイクロカプセルが混合され、前記レジスト層膨張工程で前記第1レジスト層に加えられる熱で前記熱膨張性マイクロカプセルが破壊して内包した発泡ガスによって前記第1レジスト層が膨張することを特徴とする。
As a first means for solving the above-described problem, the circuit board manufacturing method of the present invention includes etching a conductive layer formed on the surface of the insulating base material to form a desired material on the insulating base material. A circuit board manufacturing method for forming a conductive pattern having a shape,
On the surface of the conductive layer, a portion of the conductive layer where the conductive pattern is to be formed is exposed to form a first resist layer made of a thermally expandable ink in a resist layer forming step, and the next resist layer expansion process is performed. Then, by heating the first resist film to a predetermined temperature, the first resist layer expands to form a second resist film that is thicker than the first resist layer,
A conductive plating layer having the same film thickness as the second resist layer is formed on the conductive layer exposed from the second resist layer by a plating process, and the second resist layer is formed by a subsequent etching process. The conductive pattern is formed on the insulating substrate by exposing the conductive layer other than the portion where the plated layer is removed and removing the conductive layer in the exposed portion. It is characterized by that.
Further, as a second solving means for solving the above-described problem, the thermally expandable ink binder is mixed with thermally expandable microcapsules containing foaming gas, and the first resist is expanded in the resist layer expanding step. The first resist layer is expanded by a foaming gas encapsulated by the thermally expandable microcapsules being destroyed by heat applied to the layer.

また、上記課題を解決するための第3の解決手段として、前記発泡ガスは、少なくとも塩化メチルからなることを特徴とする。
また、上記課題を解決するための第4の解決手段として、前記熱膨張性マイクロカプセルは、粒径が0,1〜5μmに形成されていることを特徴とする。
Further, as a third means for solving the above problems, the foaming gas is composed of at least methyl chloride.
Further, as a fourth means for solving the above-mentioned problem, the thermally expandable microcapsule is characterized in that the particle diameter is formed to be 0 to 1 to 5 μm.

また、上記課題を解決するための第5の解決手段として、前記熱膨張性マイクロカプセルの壁材は、少なくとも塩化ビニリデンからなることを特徴とする請求項2乃至4記載の回路基板の製造方法。
また、上記課題を解決するための第6の解決手段として、前記第1レジスト層の膜厚は、1〜5μmに形成され、前記レジスト層膨張工程で膨張した前記第2レジスト層の膜厚は、5〜20μmに形成されていることを特徴とする。
5. The circuit board manufacturing method according to claim 2, wherein the wall material of the thermally expandable microcapsule is made of at least vinylidene chloride as a fifth means for solving the above problems.
As a sixth means for solving the above-mentioned problem, the film thickness of the first resist layer is 1 to 5 μm, and the film thickness of the second resist layer expanded in the resist layer expansion step is , 5 to 20 μm.

また、上記課題を解決するための第7の解決手段として、前記熱膨張性インクは、前記バインダーが100重量部に対して前記熱膨張性マイクロカプセルが30〜150重量部含有されていることを特徴とする。
また、上記課題を解決するための第8の解決手段として、前記バインダーは、少なくともエポキシ樹脂からなることを特徴とする。
Further, as a seventh solving means for solving the above-mentioned problem, the thermally expandable ink contains 30 to 150 parts by weight of the thermally expandable microcapsule with respect to 100 parts by weight of the binder. Features.
Further, as an eighth solving means for solving the above-mentioned problem, the binder is made of at least an epoxy resin.

また、上記課題を解決するための第9の解決手段として、前記バインダーには、硬化促進剤が含有されていることを特徴とする。
また、上記課題を解決するための第10の解決手段として、前記硬化促進剤は、少なくともイミダゾール化合物からなり、前記エポキシ樹脂100重量部に対して前記硬化促進剤が1〜5重量部含有されていることを特徴とする。
Further, as a ninth solving means for solving the above-mentioned problems, the binder contains a curing accelerator.
Further, as a tenth means for solving the above-mentioned problem, the curing accelerator is composed of at least an imidazole compound, and the curing accelerator is contained in an amount of 1 to 5 parts by weight with respect to 100 parts by weight of the epoxy resin. It is characterized by being.

また、上記課題を解決するための第11の解決手段として、前記レジスト層膨張工程における前記第1レジスト層の加熱温度は、100〜200℃の範囲であることを特徴とする。
また、上記課題を解決するための第12の解決手段として、前記導電性層と前記第2レジスト層との間には、少なくとも融点が60〜90℃のワックス類で形成した離型層を介在させたことを特徴とする。
As eleventh means for solving the above-mentioned problems, the heating temperature of the first resist layer in the resist layer expansion step is in the range of 100 to 200 ° C.
As a twelfth solving means for solving the above problem, a release layer formed of waxes having a melting point of 60 to 90 ° C. is interposed between the conductive layer and the second resist layer. It was made to be characterized.

本発明は、導電性層の表面には、導電パターンを形成する部分の導電性層を露出させて熱膨張性インクからなる第1レジスト層をレジスト層形成工程で形成し、次のレジスト層膨張行程で第1レジスト膜を所定温度に加熱することにより第1レジスト層が膨張して膜厚が第1レジスト層より厚い第2レジスト膜が形成され、第2レジスト層から露出する部分の導電性層上に第2レジスト層と同じ膜厚で導電性のメッキ層をメッキ工程で形成し、次のエッチング工程で、第2レジスト層を除去してメッキ層が形成された部分以外の導電性層を露出させると共に、この露出した部分の導電性層を除去することにより、絶縁性基材上に導電パターンを形成するので、膜厚が厚い導電パターンを形成でき、大電流を流すのに好適な導電パターンを有する回路基板の製造方法を提供できる。
また、エッチング工程では、樹脂材料からなる第2レジスト層と、膜厚の薄い導電性層とをエッチングして除去できるので、エッチング時間の短縮ができ、厚膜の導電パターンを有する回路基板を低コストで提供できる。
また、熱膨張性インクのバインダーには、発泡ガスを内包する熱膨張性マイクロカプセルが混合され、レジスト層膨張工程で第1レジスト層に加えられる熱で熱膨張性マイクロカプセルが破壊して内包した発泡ガスによって第1レジスト層が膨張するようにしたので、レジスト層膨張工程で第1レジスト層確実に膨張させることができる。
In the present invention, on the surface of the conductive layer, a portion of the conductive layer where the conductive pattern is to be formed is exposed to form a first resist layer made of a thermally expandable ink in a resist layer forming step, and the next resist layer expansion is performed. By heating the first resist film to a predetermined temperature in the process, the first resist layer expands to form a second resist film that is thicker than the first resist layer, and the conductivity of the portion exposed from the second resist layer A conductive plating layer having the same film thickness as the second resist layer is formed on the layer by a plating step, and the conductive layer other than the portion where the plating layer is formed by removing the second resist layer in the next etching step Since the conductive pattern is formed on the insulating substrate by removing the exposed conductive layer, it is possible to form a thick conductive pattern and suitable for flowing a large current. Has a conductive pattern It can provide a method of manufacturing a circuit board.
In the etching process, the second resist layer made of a resin material and the thin conductive layer can be removed by etching, so that the etching time can be shortened and a circuit board having a thick conductive pattern can be reduced. Can be provided at a cost.
Further, the thermally expandable ink binder is mixed with thermally expandable microcapsules encapsulating foaming gas, and the thermally expandable microcapsules are destroyed and encapsulated by the heat applied to the first resist layer in the resist layer expansion step. Since the first resist layer is expanded by the foaming gas, the first resist layer can be reliably expanded in the resist layer expansion step.

また、発泡ガスは、少なくとも塩化メチルからなるので、更に確実に第1レジスト層を膨張させることができる。
また、熱膨張性マイクロカプセルは、粒径が0,1〜5μmに形成されているので、レジスト層膨張工程で確実に熱膨張性マイクロカプセルを破壊できる。
Moreover, since the foaming gas is composed of at least methyl chloride, the first resist layer can be expanded more reliably.
Moreover, since the heat-expandable microcapsules are formed to have a particle size of 0 to 1 to 5 μm, the heat-expandable microcapsules can be reliably destroyed in the resist layer expansion step.

また、熱膨張性マイクロカプセルの壁材は、少なくとも塩化ビニリデンからなるので、レジスト層膨張工程で熱膨張性マイクロカプセルを更に確実に破壊できる。
また、第1レジスト層の膜厚は、1〜5μmに形成され、レジスト層膨張工程で加熱することによって膨張した第2レジスト層の膜厚は、5〜20μmに形成されているので、第2レジスト層から露出する導電性層上に、第2レジスト層と膜厚が同じメッキ層を形成することができる。
Further, since the wall material of the thermally expandable microcapsule is made of at least vinylidene chloride, the thermally expandable microcapsule can be more reliably destroyed in the resist layer expanding step.
Moreover, since the film thickness of the 1st resist layer is formed in 1-5 micrometers, and the film thickness of the 2nd resist layer expanded by heating at the resist layer expansion process is formed in 5-20 micrometers, it is 2nd A plated layer having the same thickness as the second resist layer can be formed on the conductive layer exposed from the resist layer.

また、熱膨張性インクは、バインダーが100重量部に対して熱膨張性マイクロカプセルが30〜150重量部含有されているので、レジスト層膨張工程で第1レジスト層を確実に膨張させて第2レジスト層を形成することができる。
また、バインダーは、少なくともエポキシ樹脂からなるので、レジスト層膨張工程で熱膨張性マイクロカプセルを破壊して膨張した第2レジスト膜が熱硬化して、メッキ工程で使用するメッキ液の耐薬品対策とすることができる。
Further, since the heat-expandable ink contains 30 to 150 parts by weight of the heat-expandable microcapsule with respect to 100 parts by weight of the binder, the second resist layer is surely expanded in the resist layer expansion step. A resist layer can be formed.
In addition, since the binder is made of at least an epoxy resin, the second resist film expanded by breaking the thermally expandable microcapsules in the resist layer expansion process is thermally cured, and the chemical resistance measures of the plating solution used in the plating process can do.

また、バインダーには、硬化促進剤が含有されているので、確実に第2レジスト層を熱硬化させることができる。
また、硬化促進剤は、少なくともイミダゾール化合物からなり、エポキシ樹脂100重量部に対して硬化促進剤が1〜5重量部含有されているので、更に確実に第2レジスト層を熱硬化させることができる。
Moreover, since the binder contains a curing accelerator, the second resist layer can be surely thermally cured.
Moreover, since a hardening accelerator consists of an imidazole compound at least and contains 1-5 weight part of hardening accelerators with respect to 100 weight part of epoxy resins, it can heat-harden a 2nd resist layer still more reliably. .

また、レジスト層膨張工程における第1レジスト層の加熱温度は、100〜200℃の範囲であるので、絶縁性基材が熱変形する前に第1レジスト層を膨張させることができ、高品質の回路基板を提供できる。
また、導電性層と第2レジスト層との間には、少なくとも融点が60〜90℃のワックス類で形成した離型層を介在させたので、エッチング工程で第2レジスト層を確実に除去して導電性層を露出させることができる。
Moreover, since the heating temperature of the 1st resist layer in a resist layer expansion | swelling process is the range of 100-200 degreeC, a 1st resist layer can be expanded before an insulating base material thermally deforms, and high quality is carried out. A circuit board can be provided.
Further, since a release layer formed of wax having a melting point of 60 to 90 ° C. is interposed between the conductive layer and the second resist layer, the second resist layer is surely removed in the etching process. Thus, the conductive layer can be exposed.

本発明の回路基板の製造方法を図面に基づいて説明する。図1は本発明の製造方法で製造した回路基板の要部断面図であり、図2〜図4は本発明に関する回路基板の製造方法を説明する要部断面図であり、図5はその工程図である。
まず、本発明の製造方法で形成した回路基板1を図1に基づいて説明すると、最下部には、例えば耐熱性に優れたポリイミド樹脂からなり、厚さが2〜25μm、好ましくは3〜9μmのフレキシブルな絶縁性基材2が配設されている。
A method for manufacturing a circuit board according to the present invention will be described with reference to the drawings. FIG. 1 is a cross-sectional view of a main part of a circuit board manufactured by the manufacturing method of the present invention, FIGS. 2 to 4 are cross-sectional views of a main part for explaining a method of manufacturing a circuit board according to the present invention, and FIG. FIG.
First, the circuit board 1 formed by the manufacturing method of the present invention will be described with reference to FIG. 1. The lowermost part is made of, for example, a polyimide resin having excellent heat resistance, and has a thickness of 2 to 25 μm, preferably 3 to 9 μm. The flexible insulating base material 2 is disposed.

前記絶縁性基材2の表面には、膜厚が0.5〜2μmでパターン状の導電性層3’が形成されている。
前記パターン状の導電性層3’上には、膜厚が導電性層3’より厚いメッキ層4が導電性層3’と同じパターン状に積層形成されている。そして、積層形成されたメッキ層4が導電性層3’とで導電パターン5が形成されている。
前記導電パターン5は、前記メッキ層4の膜厚が5〜20μmに形成され、導電性層3’の膜厚が0.5〜2μmに形成されているので、膜厚が5.5〜22μmに形成されている。
On the surface of the insulating base material 2, a patterned conductive layer 3 ′ having a film thickness of 0.5 to 2 μm is formed.
On the patterned conductive layer 3 ′, a plating layer 4 having a film thickness larger than that of the conductive layer 3 ′ is laminated and formed in the same pattern as the conductive layer 3 ′. A conductive pattern 5 is formed of the plated layer 4 formed in a laminated manner and the conductive layer 3 ′.
The conductive pattern 5 has a thickness of 5 to 20 μm, and the conductive layer 3 ′ has a thickness of 0.5 to 2 μm. Is formed.

次ぎに、本発明の回路基板1の製造方法を、図1〜図4および図5に示す工程図に基づいて説明すると、まず、本発明に係わる回路基板1は、図2に示すように、絶縁性基材2の一方の面の全面に、銅箔等からなり膜厚が0.5〜2μmの薄肉に形成された導電性層3を有する。
このような薄肉の導電性層3を有する絶縁性基板2には、導電性層3の表面に第1レジスト層6をレジスト層形成工程で形成する。前記第1レジスト層6は、熱膨張性インクからなり、発泡ガスを内包する熱膨張性マイクロカプセルとバインダーとを混合して製造され、グラビアコート等でコーティングして第1レジスト層6が形成されている。
Next, the manufacturing method of the circuit board 1 of the present invention will be described based on the process diagrams shown in FIGS. 1 to 4 and FIG. 5. First, the circuit board 1 according to the present invention is as shown in FIG. A conductive layer 3 made of copper foil or the like and having a thickness of 0.5 to 2 μm is formed on the entire surface of one surface of the insulating substrate 2.
In the insulating substrate 2 having such a thin conductive layer 3, a first resist layer 6 is formed on the surface of the conductive layer 3 by a resist layer forming step. The first resist layer 6 is made of a heat-expandable ink, and is manufactured by mixing a heat-expandable microcapsule containing a foaming gas and a binder, and is coated with a gravure coat or the like to form the first resist layer 6. ing.

前記第1レジスト層6には、導電パターン5を形成する部分に導電パターン5と同形状で導電性層3を露出させる導電性層露出部6aが形成されている。
即ち、導電性層3の表面には、導電パターン5を形成する部分の導電性層3を露出させて熱膨張性インクからなる第1レジスト層6がレジスト層形成工程で形成されている。
また、熱膨張性マイクロカプセルは、発泡ガスを内包する壁材が少なくとも塩化ビニリデンで形成されている。前記熱膨張性マイクロカプセルの壁材は、塩化ビニリデン以外に、塩化ビニル、アクリロニトリル、スチレン、酢酸ビニル、あるいはこれらの樹脂の共重合体やブレンド物等が挙げられる。
In the first resist layer 6, a conductive layer exposed portion 6 a that exposes the conductive layer 3 in the same shape as the conductive pattern 5 is formed in a portion where the conductive pattern 5 is formed.
That is, on the surface of the conductive layer 3, a first resist layer 6 made of a heat-expandable ink is formed in a resist layer forming process by exposing a portion of the conductive layer 3 where the conductive pattern 5 is to be formed.
In the thermally expandable microcapsule, the wall material containing the foaming gas is formed of at least vinylidene chloride. Examples of the wall material of the thermally expandable microcapsule include vinyl chloride, acrylonitrile, styrene, vinyl acetate, or a copolymer or blend of these resins, in addition to vinylidene chloride.

また、熱膨張性マイクロカプセルは、粒径が0,1〜5μmに形成され、内包する発泡ガスは、少なくとも塩化メチレンからなっている。
前記発泡ガスとしては、塩化メチレン以外に、臭化メチレン、トリクロロエタン、ジクロロエタン等が挙げられる。
前記熱膨張性マイクロカプセルは、市販品として、例えば松本油脂製薬株式会社製造の「マツモトマイクロスフェアー」シリーズのF−20、F−30、F−30VS、F−40F−50、F−80S、F−82、F−85、F−80VS、F−100等、あるいは日本フェライト株式会社製造の「エクスパンセル」シリーズ等がある。
Further, the thermally expandable microcapsule is formed to have a particle size of 0.1 to 5 μm, and the encapsulated foaming gas is composed of at least methylene chloride.
Examples of the foaming gas include methylene bromide, trichloroethane, dichloroethane and the like in addition to methylene chloride.
The thermally expandable microcapsules are commercially available products such as “Matsumoto Microsphere” series F-20, F-30, F-30VS, F-40F-50, F-80S manufactured by Matsumoto Yushi Seiyaku Co., Ltd. There are F-82, F-85, F-80VS, F-100, etc., or “Expancel” series manufactured by Nippon Ferrite Co., Ltd.

また、熱膨張性インクのバインダーには、耐薬品対策(メッキ液対策)として少なくとも熱硬化性のエポキシ樹脂を用いている。そして、エポキシ樹脂の硬化促進剤として、少なくともイミダゾール化合物が混合されている。
前記熱膨張性インクのバインダーは、エポキシ樹脂以外に、フェノキシ樹脂、ポリ酢酸ビニルやポリアクリルエステル等のビニル系樹脂、ポリエチレンテレフタレートやポリブチレンテレフタレート等のポリエステル系樹脂、ポリスチレン系樹脂、ポリアミド系樹脂、ポリウレタン系樹脂、アクリル系樹脂等でも良い。
Further, at least a thermosetting epoxy resin is used for the binder of the heat-expandable ink as a chemical resistance countermeasure (plating solution countermeasure). At least an imidazole compound is mixed as an epoxy resin curing accelerator.
In addition to the epoxy resin, the binder of the thermally expandable ink is a phenoxy resin, a vinyl resin such as polyvinyl acetate or polyacrylic ester, a polyester resin such as polyethylene terephthalate or polybutylene terephthalate, a polystyrene resin, a polyamide resin, Polyurethane resin, acrylic resin, etc. may be used.

また、硬化促進剤としては、イミダゾール化合物以外に、尿素化合物、ヒドラジド化合物等でも良い。
そして、エポキシ樹脂100重量部に対して、硬化促進剤が1〜5重量部混合するのが好ましい。
また、導電性層3と第1レジスト層6との間には、少なくとも融点が60〜90℃のワックス類で形成した離型層(図示せず)を、必要に応じて介在させても良い。
前記ワックス類には、天然ワックスであるカルナバワックス、パラフィンワックス、蜜ろう等がある。
Moreover, as a hardening accelerator, a urea compound, a hydrazide compound, etc. may be sufficient besides an imidazole compound.
And it is preferable that 1-5 weight part of hardening accelerators are mixed with respect to 100 weight part of epoxy resins.
Further, a release layer (not shown) formed of wax having a melting point of 60 to 90 ° C. may be interposed between the conductive layer 3 and the first resist layer 6 as necessary. .
Examples of the waxes include natural wax carnauba wax, paraffin wax, and beeswax.

そして、第1レジスト層6をレジスト層形成工程で形成後、次のレジスト層膨張工程で、第1レジスト層6を100〜200℃の温度で加熱することにより、熱膨張性マイクロカプセルが熱破壊して、内包した発泡ガスによって第1レジスト層6が膨張し、図3に示すように、厚肉の第2レジスト層7が形成される。
前記第2レジスト層7は、膜厚が5〜20μmの厚肉に形成され、導電パターン5を形成する部分には、導電パターン5と同形状に導電性層3を露出させる導電性層露出部7aが形成されている。
Then, after the first resist layer 6 is formed in the resist layer forming step, the thermally expandable microcapsules are thermally destroyed by heating the first resist layer 6 at a temperature of 100 to 200 ° C. in the next resist layer expansion step. Then, the first resist layer 6 is expanded by the encapsulated foaming gas, and a thick second resist layer 7 is formed as shown in FIG.
The second resist layer 7 is formed to have a thickness of 5 to 20 μm, and a conductive layer exposed portion that exposes the conductive layer 3 in the same shape as the conductive pattern 5 at a portion where the conductive pattern 5 is formed. 7a is formed.

前記レジスト層膨張工程の次のメッキ工程では、第2レジスト層7の導電性層露出部7aから露出する部分の導電性層3上に、例えば銅等からなる導電性の金属をメッキして、第2レジスト層7と同じ厚肉のメッキ層4を形成する。
前記メッキ工程で形成される厚肉のメッキ層4は、幅寸法が第2レジスト層7でガードされているので、従来例の図10で説明したような幅広になることはない。
In the plating step subsequent to the resist layer expansion step, a conductive metal made of, for example, copper is plated on the portion of the conductive layer 3 exposed from the conductive layer exposed portion 7a of the second resist layer 7, A thick plating layer 4 having the same thickness as the second resist layer 7 is formed.
The thick plating layer 4 formed in the plating process is guarded by the second resist layer 7 in the width dimension, so that it does not become wide as described with reference to FIG.

次ぎに、エッチング工程で、図4に示すメッキ層4うぃ形成した絶縁性基材2をアルカリ性処理液に浸漬して第2レジスト層7を除去することにより、メッキ層4が形成された部分以外の薄肉の導電性層3が露出する。
そして、メッキ層4から露出した部分の導電性層3を酸性処理液でエッチングすることにより、絶縁性基材2上に図1に示すような、導電性層3’とメッキ層4とからなる導電パターン5が形成される。
前記エッチング工程でエッチングするメッキ層4から露出した部分の導電性層3は、薄肉なので、エッチング時間が短時間となり、回路基板1の製造時間を短縮できる。
Next, in the etching process, the insulating substrate 2 formed with the plating layer 4 shown in FIG. 4 is immersed in an alkaline processing solution to remove the second resist layer 7, so that the portion other than the portion where the plating layer 4 is formed. The thin conductive layer 3 is exposed.
Then, by etching the portion of the conductive layer 3 exposed from the plating layer 4 with an acidic treatment liquid, the conductive layer 3 'and the plating layer 4 as shown in FIG. A conductive pattern 5 is formed.
Since the portion of the conductive layer 3 exposed from the plating layer 4 to be etched in the etching step is thin, the etching time is short and the manufacturing time of the circuit board 1 can be shortened.

このような本発明の製造方法により製造した回路基板1は、導電パターン5の膜厚が5.5〜22μmと導電性層3より厚肉に形成されているので、例えば1A以上の大電流が流れるパワー系の回路部分に用いるのに好適である。
尚、本発明の実施の形態では、絶縁性基材2をフレキシブルなフィルム状のもので説明したが、絶縁性基材2は、例えばフェノール樹脂等の硬質基板でも良い。
In the circuit board 1 manufactured by the manufacturing method of the present invention, since the conductive pattern 5 has a thickness of 5.5 to 22 μm and is thicker than the conductive layer 3, for example, a large current of 1 A or more is generated. It is suitable for use in a flowing power system circuit portion.
In the embodiment of the present invention, the insulating base material 2 is described as a flexible film, but the insulating base material 2 may be a hard substrate such as a phenol resin.

本発明の製造方法で製造した回路基板の要部断面図である。It is principal part sectional drawing of the circuit board manufactured with the manufacturing method of this invention. 本発明の回路基板の製造方法を説明する要部断面図である。It is principal part sectional drawing explaining the manufacturing method of the circuit board of this invention. 本発明の回路基板の製造方法を説明する要部断面図である。It is principal part sectional drawing explaining the manufacturing method of the circuit board of this invention. 本発明の回路基板の製造方法を説明する要部断面図である。It is principal part sectional drawing explaining the manufacturing method of the circuit board of this invention. 本発明の回路基板の製造方法の工程図である。It is process drawing of the manufacturing method of the circuit board of this invention. 従来の回路基板の製造方法を説明する要部断面図である。It is principal part sectional drawing explaining the manufacturing method of the conventional circuit board. 従来の回路基板の製造方法を説明する要部断面図である。It is principal part sectional drawing explaining the manufacturing method of the conventional circuit board. 従来の回路基板の製造方法を説明する要部断面図である。It is principal part sectional drawing explaining the manufacturing method of the conventional circuit board. 従来の回路基板の製造方法を説明する要部断面図である。It is principal part sectional drawing explaining the manufacturing method of the conventional circuit board. 従来の回路基板の課題を説明する洋舞断面図である。It is a Western dance sectional drawing explaining the subject of the conventional circuit board.

符号の説明Explanation of symbols

1 回路基板
2 絶縁性基材
3 導電性層
4 メッキ層
5 導電パターン
6 第1レジスト層
6a 導電性層露出部
7 第2レジスト層
7a 導電性層露出部
DESCRIPTION OF SYMBOLS 1 Circuit board 2 Insulating base material 3 Conductive layer 4 Plating layer 5 Conductive pattern 6 1st resist layer 6a Conductive layer exposed part 7 2nd resist layer 7a Conductive layer exposed part

Claims (12)

絶縁性基材の表面に形成した導電性層をエッチング処理して、前記絶縁性基材上に所望の形状の導電パターンを形成する回路基板の製造方法であって、
前記導電性層の表面には、前記導電パターンを形成する部分の前記導電性層を露出させて熱膨張性インクからなる第1レジスト層をレジスト層形成工程で形成し、次のレジスト層膨張工程で、前記第1レジスト膜を所定温度に加熱することにより前記第1レジスト層が膨張して膜厚が前記第1レジスト層より厚い第2レジスト膜が形成され、
前記第2レジスト層から露出する部分の前記導電性層上に前記第2レジスト層と同じ膜厚で導電性のメッキ層をメッキ工程で形成し、次のエッチング工程で、前記第2レジスト層を除去して前記メッキ層が形成された部分以外の前記導電性層を露出させると共に、この露出した部分の前記導電性層を除去することにより、前記絶縁性基材上に前記導電パターンが形成されることを特徴とする回路基板の製造方法。
A method of manufacturing a circuit board by etching a conductive layer formed on a surface of an insulating base material to form a conductive pattern of a desired shape on the insulating base material,
On the surface of the conductive layer, a first resist layer made of a heat-expandable ink is formed in a resist layer forming step by exposing the conductive layer in a portion where the conductive pattern is to be formed, and the next resist layer expanding step Then, by heating the first resist film to a predetermined temperature, the first resist layer expands to form a second resist film that is thicker than the first resist layer,
A conductive plating layer having the same film thickness as the second resist layer is formed on the conductive layer exposed from the second resist layer by a plating process, and the second resist layer is formed by a subsequent etching process. The conductive pattern is formed on the insulating substrate by exposing the conductive layer other than the portion where the plated layer is removed and removing the conductive layer in the exposed portion. A method of manufacturing a circuit board.
前記熱膨張性インクのバインダーには、発泡ガスを内包する熱膨張性マイクロカプセルが混合され、前記レジスト層膨張工程で前記第1レジスト層に加えられる熱で前記熱膨張性マイクロカプセルが破壊して内包した発泡ガスによって前記第1レジスト層が膨張することを特徴とする請求項1記載の回路基板の製造方法。   The thermally expandable ink binder is mixed with thermally expandable microcapsules enclosing a foaming gas, and the thermally expandable microcapsules are destroyed by heat applied to the first resist layer in the resist layer expanding step. 2. The method of manufacturing a circuit board according to claim 1, wherein the first resist layer is expanded by the encapsulated foaming gas. 前記発泡ガスは、少なくとも塩化メチルからなることを特徴とする請求項2記載の回路基板の製造方法。   3. The circuit board manufacturing method according to claim 2, wherein the foaming gas is made of at least methyl chloride. 前記熱膨張性マイクロカプセルは、粒径が0,1〜5μmに形成されていることを特徴とする請求項2、または3記載の回路基板の製造方法。   4. The method of manufacturing a circuit board according to claim 2, wherein the thermally expandable microcapsule has a particle diameter of 0.1 to 5 [mu] m. 前記熱膨張性マイクロカプセルの壁材は、少なくとも塩化ビニリデンからなることを特徴とする請求項2乃至4記載の回路基板の製造方法。   5. The circuit board manufacturing method according to claim 2, wherein the wall material of the thermally expandable microcapsule is made of at least vinylidene chloride. 前記第1レジスト層の膜厚は、1〜5μmに形成され、前記レジスト層膨張工程で膨張した前記第2レジスト層の膜厚は、5〜20μmに形成されていることを特徴とする請求項1乃至5いずれかに記載の回路基板の製造方法。   The film thickness of the first resist layer is 1 to 5 μm, and the film thickness of the second resist layer expanded in the resist layer expansion step is 5 to 20 μm. A method for manufacturing a circuit board according to any one of 1 to 5. 前記熱膨張性インクは、前記バインダーが100重量部に対して前記熱膨張性マイクロカプセルが30〜150重量部含有されていることを特徴とする請求項2乃至6のいずれかに記載の回路基板の製造方法。   The circuit board according to claim 2, wherein the thermally expandable ink contains 30 to 150 parts by weight of the thermally expandable microcapsule with respect to 100 parts by weight of the binder. Manufacturing method. 前記バインダーは、少なくともエポキシ樹脂からなることを特徴とする請求項2乃至7のいずれかに記載の回路基板の製造方法。   The method for manufacturing a circuit board according to claim 2, wherein the binder is made of at least an epoxy resin. 前記バインダーには、硬化促進剤が含有されていることを特徴とする請求項2乃至8のいずれかに記載の回路基板の製造方法。   The method for manufacturing a circuit board according to claim 2, wherein the binder contains a curing accelerator. 前記硬化促進剤は、少なくともイミダゾール化合物からなり、前記エポキシ樹脂100重量部に対して前記硬化促進剤が1〜5重量部含有されていることを特徴とする請求項9記載の回路基板の製造方法。   10. The method of manufacturing a circuit board according to claim 9, wherein the curing accelerator is made of at least an imidazole compound, and 1 to 5 parts by weight of the curing accelerator is contained with respect to 100 parts by weight of the epoxy resin. . 前記レジスト層膨張工程における前記第1レジスト層の加熱温度は、100〜200℃の範囲であることを特徴とする請求項1乃至10のいずれかに記載の回路基板の製造方法。   The method for manufacturing a circuit board according to claim 1, wherein a heating temperature of the first resist layer in the resist layer expansion step is in a range of 100 to 200 ° C. 11. 前記導電性層と前記第2レジスト層との間には、少なくとも融点が60〜90℃のワックス類で形成した離型層を介在させたことを特徴とする請求項1乃至11のいずれかに記載の回路基板の製造方法。
12. The release layer formed of wax having a melting point of 60 to 90 ° C. is interposed between the conductive layer and the second resist layer. 12. The manufacturing method of the circuit board of description.
JP2005027944A 2005-02-03 2005-02-03 Method for manufacturing circuit board Withdrawn JP2006216777A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005027944A JP2006216777A (en) 2005-02-03 2005-02-03 Method for manufacturing circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005027944A JP2006216777A (en) 2005-02-03 2005-02-03 Method for manufacturing circuit board

Publications (1)

Publication Number Publication Date
JP2006216777A true JP2006216777A (en) 2006-08-17

Family

ID=36979732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005027944A Withdrawn JP2006216777A (en) 2005-02-03 2005-02-03 Method for manufacturing circuit board

Country Status (1)

Country Link
JP (1) JP2006216777A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012023364A (en) * 2010-07-14 2012-02-02 Samsung Electro-Mechanics Co Ltd Method for manufacturing semiconductor package substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012023364A (en) * 2010-07-14 2012-02-02 Samsung Electro-Mechanics Co Ltd Method for manufacturing semiconductor package substrate

Similar Documents

Publication Publication Date Title
CN103298272B (en) Manufacture the method for just-flexible printed circuit board
KR100929839B1 (en) Substrate Manufacturing Method
US5826329A (en) Method of making printed circuit board using thermal transfer techniques
JP4848451B2 (en) Method for manufacturing printed circuit board
JP2008218728A (en) Wired circuit board and manufacturing method therefor
JP4990826B2 (en) Multilayer printed circuit board manufacturing method
KR970019795A (en) Multilayer Circuit Board and Manufacturing Method Thereof
JP2011035358A (en) Printed circuit board, and method of manufacturing the same
JP2011082472A (en) Printed circuit board and method of manufacturing the same
JP5038834B2 (en) Insulating resin composition with plating nucleus
JP6728545B2 (en) Printed circuit board and method of manufacturing printed circuit board
JP2006216777A (en) Method for manufacturing circuit board
JP2005303090A (en) Wiring board and its manufacturing method
TW200407057A (en) Method for the manufacture of printed circuit boards with integral plated resistors
US10111336B1 (en) Method of making a flexible printed circuit board
JP2000269645A (en) Manufacture of multilayer printed wiring board
JP2011054965A (en) Printed circuit board with bump and method of manufacturing the same
JP2004140314A (en) Multilayer wiring board
JP2005175185A (en) Flexible wiring board
JP4128998B2 (en) Wiring circuit board and manufacturing method thereof
JP2009081212A (en) Method for manufacturing printed wiring board
CN111935913B (en) Control method for thickness of cladding coating and printed board
JP2009253080A (en) Printed wiring board
JP4454663B2 (en) COMPOSITE PLATING RESISTANCE ELEMENT AND METHOD FOR PRODUCING PRINTED CIRCUIT BOARD INCLUDING THE SAME
JP2622848B2 (en) Manufacturing method of printed wiring board

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060529

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080513