KR101134125B1 - 전기 이중층 커패시터 및 이를 제조하는 제조방법 - Google Patents

Abstract

본 발명은 소형이면서도 수백mA이상의 고출력을 낼 수 있으면서도 내열성을 갖도록 구성되어 리플로우가 가능하면서도 소형으로 자동 표면 실장으로 기판상에 설치될 수 있는 전기 이중층 커패시터를 제공하기 위한 것으로, 본 발명의 구체적인 특징은 상기 과제를 해결하기 위한 해결수단은 케이스 내부에 권취소자가 구비된 전기이중층 커패시터의 제조방법에 있어서: 판상의 전해지들과 판상의 전극들을 교대로 적층하여 적층판을 형성하는 적층판 형성단계; 상기 적층판을 적어도 하나 이상의 판상의 권심 주위를 따라 권취하는 권취단계; 상기 적층판이 상기 권심 주위를 따라 권취된 후 상기 권심을 제거하는 권심 제거단계; 상기 권심 제거단계에서 제거된 권심에 의하여 형성된 공극 부위를 가압하여 상기 권취소자를 형성하는 가압단계를 포함하는 권취소자 형성단계를 포함하는 것이다.

Description

전기 이중층 커패시터 및 이를 제조하는 제조방법{EDLC and making method therefor}

본 발명은 자동 표면 실장(SMD)이 가능하도록 한 전기 이중층 커패시터(EDLC) 및 이를 제조하는 제조방법에 관한 것이다.

전기이중층커패시터는 기존의 알루미늄전해커패시터나 세라믹커패시터 보다 고용량특성을, 기존의 2차전지보다 고출력 특성을 갖기 때문에 다양하게 여러 산업분야에 적용이 증가하고 있는 추세이고 특히 소형이 요구되거나 대량 생산되는 전자기기 등에 적용하기 위한 자동 표면 실장용의 전기 이중층 커패시터에 대한 관심 높아지고 있는 실정이다.

소형으로 자동표면 실장용의 전기 이중층 커패시터로 사용되기 위해서는 소형이면서도 열적으로 안정성을 갖는 구조를 이루어져야 하며 이러한 요구에 부합되는 전기이중층 커패시터는 코인형으로 이루어져 있다.

도 1은 종래의 실장용 코인형 전기 이중층 커패시터의 구조를 나타내기 위한 단면도이다. 코인형 전기 이중층 커패시터는 쉬트 상태의 전극(9)을 원형으로 타발하여 집전체인 캡(3)과 케이스(5)에 결착하고 중간에 절연지(7)를 삽입하고, 전해액(1)여 함침시켜 제조하는 방식으로 현재 시판 중인 제품은 셀당 정격전압을 2.8~3.3V 구성하며 이 셀을 두 개 직렬로 연결하여 5.5V 정격전압을 구성하는 방법이 일반적이다. 크기는 직경 Φ3.8, Φ4.8, Φ6.8, Φ9.5, Φ11.0, Φ18.5 등이 일반적이며 Φ9.5, Φ11.0, Φ18.5 제품들은 직렬연결한 5.5V 제품이 상용화 되고 있는 실정이다. 이들 코인형 제품의 저항값은 수 Ω에서 수십 Ω단위로 주로 수 ㎂에서 수 ㎃의 방전 전류범위에서 사용되고 있으며 용량은 0.002F~1.5F 정도이다. 그러나 최근 다양한 성능의 전자기기가 개발되고 있으며 기존 코인형 전기 이중층 커패시터의 형태와 특성으로는 기기가 요구하는 용량, 저항, 사이즈 등의 요건을 만족시키기 어려운 경우가 생기고 있다. 특히 휴대 전자기기에서 수백mA 이상의 출력을 요구하는 경우 이러한 코인형 전기 이중층 커패시터에 의해서는 목적을 달성할 수 없었다. 휴대전자기기에서 이처럼 수백mA 이상의 출력이 요구되는 기능들이 휴대단말기의 카메라 후레쉬나 SSD(Solid State Drives) data back-up 등에서 필요하게 되고 이들 제품에 적용하기위해 박형이면서 두께가 얇고 고집적화와 대량생산성을 고려하여 리플로우가 가능한 제품이 있으나, 기존의 코인형 이외의 다른 박형, 권취형 등 어떠한 형태의 전기 이중층 커패시터에 의해서도 이러한 성능을 만족시키기가 어려웠다. 또한 이러한 코인형 전기 이중층 커패시터는 높은 출력을 내기 위해서는 제품을 크게하여 실장 높이가 다른 제품에 비하여 필연적으로 높아지기 때문에 성능특성이 제한되는 문제가 수반되었다.

본 발명은 이러한 문제점을 해결하기 위한 것으로, 본 발명의 해결과제는 소형이면서도 수백mA이상의 고출력을 낼 수 있으면서도 내열성을 갖도록 구성되어 리플로우가 가능하면서도 소형으로 자동 표면 실장으로 기판상에 설치될 수 있는 전기 이중층 커패시터와 이를 제조하는 제조방법을 제공하기 위한 것이다.

상기 과제를 해결하기 위한 해결수단은 케이스 내부에 권취소자가 구비된 전기이중층 커패시터의 제조방법에 있어서: 판상의 전해지들과 판상의 전극들을 교대로 적층하여 적층판을 형성하는 적층판 형성단계; 상기 적층판을 적어도 하나 이상의 판상의 권심 주위를 따라 권취하는 권취단계; 상기 적층판이 상기 권심 주위를 따라 권취된 후 상기 권심을 제거하는 권심 제거단계; 상기 권심 제거단계에서 제거된 권심에 의하여 형성된 공극 부위를 가압하여 상기 권취소자를 형성하는 가압단계를 포함하는 권취소자 형성단계를 포함하는 것이다.

또한 본 발명에서 상기 전극들은 집전체를 이루는 띠 형상의 판상의 금속판과 상기 금속판에 코팅되는 슬러리로 형성되되 상기 금속판에는 상기 금속판의 일측면으로부터 일정폭만큼 슬러리가 코팅되지 않거나, 상기 금속판에 전체 슬러리가 도포된 후 상기 일정폭만큼 탈피되어 이루어지는 탈피부가 형성되는 것이 바람직하다.

또한 본 발명에서 상기 전해지에 양측에 설치되는 인접 전극들은 가압될 때 상기 인접 전극들의 탈피부가 서로 접촉되지 않도록 하기 위하여 상기 탈피부가 서로 반대되도록 배치되는 것이 바람직하다.

또한 본 발명에서 상기 전기이중층 커패시터의 제조방법은 상기 권취소자의 형성단계와 별도로 띠 형상의 일정 폭을 갖는 금속판에 일정 간격으로 4각형의 개구부들을 형성하는 개구부 형성단계; 상기 4각형의 개구부들 사이에 형성되며 상기 금속판의 양측변들을 연결하는 연결부를 절단하여 연결 단자를 양측변들로부터 돌출되도록 형성하는 연결단자 형성단계; 상기 연결단자의 단부가 내측벽의 내측에 돌출되며 내부에 수용공간이 형성되는 하부 케이스를 형성하는 하부 케이스 형성단계를 더 포함하고, 상기 권취소자를 상기 하부 케이스에 삽입하여 상기 권취소자의 금속판 탈피부에 의하여 형성되는 접속단자를 상기 연결 단자에 연결시키고, 상기 권취소자를 전해액으로 함침시킨 후 상기 하부 케이스의 상부를 상부 케이스로 밀봉시키는 것이 바람직하다.

또한 본 발명의 다른 해결과제는 에서 이들 제조방법에 의하여 전기 이중층 커패시터의 제조방법에 의하여 제조되는 전기 이중층 커패시터이다.

또한 본 발명에서 상기 하부케이스와 상부 케이스는 260℃ 이상에서 수십초간 열변형이 없는 PAI, LCP, PPS, PEEK 중 어느 하나 또는 두 개 이상이 선택되어 혼합되는 플라스틱 재질로 이루어지는 것이 바람직하다.

또한 본 발명에서 상기 케이스의 재질에 무기필러를 첨가되는 것이 바람직하다.

또한 본 발명에서 상기 전해액은 200℃ 이상에서 그 성질의 변화가 없는 재료로 안정적인 이온성 액체나 술폰계 혼합 전해액을 사용하며, 상기 전해액에서 전기 이중층 용량을 발현하는 용질로는 테트라 에틸암모늄 헥사플루오르 인산염 ( Tetraethylammoniumhexafluorophosphate, (C₂H₅)₄NPF₆)), 테트라 에틸 암모늄 테트라 플루오르 붕산염 (TetraethylammoniumTetrafluoroborate, (C₂H₅)NBF₄)), 테트라 에틸 암모늄비스(트리플루오르메탄스르호닐) 이미드 (Tetraethylammoniumbis (trifluoromethanesulfonyl) imida (C₂H₅) ₄ N－N(CF₃SO₂)₂), 트리 에틸메틸 암모늄비스 (트리플루오르 메탄 술포닐) 이미드 (Triethylmethylammonium bis (trifluoromethanesul fonyl) imida, (CH₃(C₂H₅)₃N－N(CF₃SO₂)₂), 스피로-(1, 1＇)－비피로리지니움 테트라 후르오로보레이트(SPB－BF4) 중 하나 또는 그 이상을 혼합하는 것이 바람직하다.

또한 본 발명에서 상기 전해지는 200℃ 이상에서 수십초간 수축률이 1~10%인 PPS, 유리섬유, PEEK, 셀룰로우즈 중 하나 또는 2 이상의 선택된 재료로 이루어진 고내열성의 부직포인 것이 바람직하다.

또한 본 발명에서 상기 전해지는 이온성 액체나 술폰계 혼합 전해액인 것이 바람직하다.

또한 본 발명에서 상기 상부 케이스의 하면에는 상기 권취소자를 가압하는 돌출부가 하향 돌출되는 것이 바람직하다.

또한 본 발명에서 상기 상부 케이스와 상기 권취소자 사이에는 웨이브형상의 판 스프링이 설치되는 것이 바람직하다.

상기 과제와 해결수단을 갖는 본 발명에 따르면, 내열성이 우수하고 소형으로 제작될 수 있으며 출력특성 용량특성이 우수한 전기이중층 커패시터를 제작할 수 있도록 하여 전기이중층 커패시터를 휴대폰과 같이 대출력을 요하는 전자장치에 표면실장용으로 사용될 수 있도록 한다.

도 1은 종래의 실장용 코인형 전기 이중층 커패시터의 구조를 나타내기 위한 단면도이다.
도 2는 본 발명에서 단자 가공을 위한 1차 공정의 구성도이다.
도 3은 본 발명에서 단자 성형을 위한 2차 공정과정을 도시한 구성도이다.
도 4는 본 발명에서 단자부에 케이스를 인서트 성형하는 과정을 설명하는 구성도이다.
도 5는 도 4의 A'-A" 선 단면도이다.
도 6은 본 발명에서 권취소자의 준비과정을 도시한 순서도이다.
도 7은 본 발명에서의 권취소자의 구성을 나타내는 구성도이다.
도 8은 본 발명에서 권취소자를 평판 권심에 권취한 상태와 권취소자를 가압하는 과정을 설명하는 구성도이다.
도 9는 본 발명에서 가압된 권취소자의 평면도이다.
도 10은 도 9의 권취소자의 A-A'의 단면도이다.
도 11은 본 발명의 전기 이중층 커패시터의 단면도이다.
도 12는 본 발명의 다른 실시예를 설명하기 위한 단면도이다.

이하, 첨부된 도면에 따라서 본 발명의 실시예를 구체적으로 설명하기로 한다.

도 2는 본 발명에서 단자 가공을 위한 1차 공정의 구성도이다.

스테인레스나 니켈 판에 SnPb, Sn, Au, Cu을 도금한 일정 폭을 갖으며 띠 형상으로 탄성재질로 이루어져 릴 형상으로 권취될 수 있는 금속판(10)을 화살표와 같은 진행방향으로 진행시키며, 프레스 공정에 의하여 양측변 인접부위를 따라서 일정간격으로 이송기의 돌출부에 삽입될 수 있는 홀(13)들을 형성함과 동시에 금속판(10)의 중앙에 진행방향을 따라서 일정 간격으로 4각형의 개구부(15)가 천공된다. 이때 개구부(15)와 개구부(15) 사이에 형성되는 연결부(17)에 의하여 양측부가 연결된다.

이와 같이 형성된 금속판(10)에 대하여 도 3의 단자성형이 이루어진다.

도 3은 본 발명에서 단자 성형을 위한 2차 공정과정을 도시한 구성도이다.

도 2와 같이 단자를 위한 1차 성형이 종료되어 연결부(17)가 형성되면, 진행방향을 따라서 교번적으로 연결부(17)의 중앙에서 일정 길이를 절단하여 연결 단자(21), (22)를 양 측부로부터 돌출되도록 성형한다.

이때 연결부(17)를 교번적으로 절단하는 것은 연결부(17)를 연속적으로 절단하게 되면 양 측변들이 서로 분리되기 때문에 후 공정을 용이하도록 하기 위한 것이다.

도 4는 본 발명에서 단자부에 케이스를 인서트 성형하는 과정을 설명하는 구성도이고, 도 5는 도 4의 A'-A" 선 단면도이다.

하부 케이스(23)는 사출성형이 가능하고 260℃ 이상에서 수십초간 열변형이 없는 PAI, LCP, PPS, PEEK 등의 특수 엔지니어링 플라스틱 재질로, 내열특성을 향상시키기 위해 상기 재질에 무기필러가 첨가되는 재질이 첨가될 수 있다. 하부 케이스(23)는 상부가 개구된 6면체 형상으로 내부에 수용공간이 형성된 형상으로 이루어지며 양 측벽은 상부의 두께가 얇고, 하부가 두껍게 형성됨으로써 단차부(231)가 형성되고, 양 쪽의 연결 단자(21), (22)의 끝단이 양 측벽으로부터 내측으로 돌출되어 단차부(231)의 상단에 각각 안착되어 유동되는 것을 방지하도록 한다. 이때 하부 케이스(23)의 성형은 금속판(10)이 이송되면서 인서트 사출 성형되는 것이 바람직하다.

단자 성형 및 케이스 성형과는 별도의 공정에 의하여 권취소자(200)가 준비된다.

도 6은 본 발명에서 권취소자(200)의 준비과정을 도시한 순서도이고, 도 7은 본 발명에서의 권취소자(200)의 구성을 나타내는 구성도이고, 도 8은 본 발명에서 권취소자(200)를 평판 권심에 권취한 상태와 권취소자(200)를 가압하는 과정을 설명하는 구성도이고, 도 9는 본 발명에서 가압된 권취소자(200)의 평면도이고, 도 10은 도 9의 권취소자의 A-A'의 단면도이고, 도 11은 본 발명의 전기 이중층 커패시터의 단면도이다.

권취소자(200)를 형성하기 위하여 먼저 활성탄, 도전재, 바인더로 이루어진 활성탄 슬러리를 준비하고(S1), 활성탄 슬러리를 알루미늄 집전체에 코팅하여 건조하여 전극을 형성한다(S2). 이때 활성탄 슬러리의 한쪽면의 코팅 두께는 건조시에 한쪽면의 30～200μm, 바람직하기로는 50 ～100μm로 한다. 건조된 활성탄 전극을 프레스 성형하여 일정 폭과 길이를 갖도록 재단하고, 재단된 전극의 일측변으로부터 일정 폭 만큼 코팅을 탈피시켜 탈피부를 형성하고, 탈피부가 종료되는 부위부터 타측변까지 슬러리가 코팅되는 코팅부를 형성하도록 한다. 탈피부는 하부 케이스(23)내로 돌출되는 연결 단자(21), (22)의 돌출부분과 접속되게 된다. 탈피부를 형성하는 대신 코팅시에 탈피부가 형성되는 부분에 처음부터 코팅을 실시하지 않음으로써 동일한 목적을 달성할 수 있다(S3).

도 7에 도시된 바와 같이, 전극 한 벌(101), (103)과 절연재료로 구성되는 전해지(105), (107) 한 벌을 교대로 적층시켜 권취소자(200)를 형성기 위한 적층판(100) 형성한다.

이때 사용되는 전해지는 내열성을 높이기 위하여 200℃ 이상에서 수십초간 수축률이 1~10%인 PPS, 유리섬유, PEEK, 셀룰로우즈 중 하나 또는 2 이상의 선택된 재료로 이루어진 고열성의 부직포를 사용한다.

이와 같은 전해지(107)를 사이에 두고 적층되는 전극(101)의 탈피부(102)와 전극(103)의 탈피부(104)는 서로 반대편에 위치하도록 배치되도록 하여 적층판(100)이 권취될 때 이들 탈피부(102), (104)가 직접 접촉되지 않도록 함으로써 전극(101)과 전극(103)이 도통되지 않도록 한다. 전극(101), (103) 중 하나는 양극으로 동작하고, 다른 하나는 음극으로 동작하게 된다.

이와 같이 형성되는 적층판(100)은 평판형 권심 한 쌍을 중심으로 도 8에 도시된 순서와 같이 권취된 후 권심을 제거한 후 공극이 제거되도록 가압된다.

도 8에서 (a)는 두 개의 평판형 권심(110) 사이에 준비된 적층판(100)의 시단부를 밀어 넣은 후 (b)와 (c)와 같이 절곡시킴으로써 권심(110) 주위로 적층판(100)을 권취시킨 후 내열성 테이프로 권취된 적층판(100)을 고정시킨 후 (d)와 같이 권심(110)을 제거한 상태에서 공극을 제거하기 위하여 상하부를 가압시킨다(S5), (S6).

또한 이와 같이 적층판(100)이 권심에 의하여 절곡되어 권취되어 가압됨으로써 권취소자(200)가 완성된다. 권취소자(200)는 도 9, 도 10과 같이 양측부에 각각의 집전체(130), (140), (150), (160)의 탈피부(102), (104)들이 서로 접합되는 접속단자와, 접속단자들 사이에 적층 형성되는 적층부(120)로 이루어진다.

적층부(120)를 도 10에 따라서 구체적으로 살펴보면, 집전체(140)의 하면에는 상부 활성탄 코팅층(142)과 하부 활성탄 코팅층이 코팅되며, 상부 활성탄 코팅층(142)의 상부면에는 전해지(141)가 하부 활성탄 코팅층의 하면에는 전해지(143)가 각각 적층된다. 다른 집전체(130). (150), (160)의 적층구조도 동일한 구조로 이루어지나, 집전체(130), (160)의 탈피부들은 가압시에 서로 접촉되어 양극으로 작용하고, 집전체(140), (150)의 탈피부는 서로 접촉되어 음극으로 작용한다.

이와 같이 형성된 권취소자(200)를 고온에서 건조시켜 활성탄 전극과 전해지에 흡습된 수분을 제거한다(S7)

이와 같은 방법으로 제조되는 권취소자(200)는 양극과 음극을 위한 전극층과 절연지가 평판의 권심에 의하여 권취되나 권심이 제거된 후에 가압되어 평판 구조를 이루기 때문에 설치면적을 넓히는 대신 높이를 낮출 수 있고 복층구조를 형성할 수 있어 소형화하면서도 출력과 용량특성을 양호하게 개선할 수 있다.

이와 같은 권취소자(200)를 하부 케이스(23)의 내부에 실장한다. 이때 하부 케이스(23)의 측벽(231)의 내측으로 돌출되는 연결 단자(21), (22)와 권취소자(200)의 접속단자가 접촉되도록 배치하고, 이들을 용접 등에 의하여 전기적으로 결합시킨다.

이와 같이 하부 케이스(23)에 권취소자(200)를 설치하고, 권취소자(200)를 용접 등에 의하여 연결부(21), (22)와 연결시킨 후 전해액을 하부 케이스(23)에 충진시켜 권취소자(200)를 함침시킨다.

이때 충진되는 전해액은 200℃ 이상에서 그 성질의 변화가 없는 재료로 안정적인 이온성 액체나 술폰계 혼합 전해액을 사용하며, 전해액에서 전기 이중층 용량을 발현하는 용질로는 테트라 에틸암모늄 헥사플루오르 인산염 ( Tetraethylammoniumhexafluorophosphate, (C₂H₅)₄NPF₆)), 테트라 에틸 암모늄 테트라 플루오르 붕산염 (TetraethylammoniumTetrafluoroborate, (C₂H₅)NBF₄)), 테트라 에틸 암모늄비스(트리플루오르메탄스르호닐) 이미드 (Tetraethylammoniumbis (trifluoromethanesulfonyl) imida (C₂H₅) ₄ N－N(CF₃SO₂)₂), 트리 에틸메틸 암모늄비스 (트리플루오르 메탄 술포닐) 이미드 (Triethylmethylammonium bis (trifluoromethanesul fonyl) imida, (CH₃(C₂H₅)₃N－N(CF₃SO₂)₂), 스피로-(1, 1＇)－비피로리지니움 테트라 후르오로보레이트(SPB－BF4) 중 하나 또는 그 이상을 혼합하여 사용한다.

권취소자(200)에 전해액이 충진되면 하부 케이스와 동일한 재료로 구성되는 상부 케이스로 하부 케이스의 상부를 초음파 용착 등에 의하여 밀폐시킨 후에 초음파 융착한 부분과 단자 부위의 기밀성을 향상시키기 위해 260℃ 이상에서 수십초간 열변형이 없는 에폭시로 몰딩처리 하거나, 실리콘계 수지, 불소계 수지를 도포시킨다.

도 11은 본 발명의 완성된 형태를 도시한 단면도이다.

하부 케이스(23) 내에 설치되는 권취소자(200)의 접속단자는 하부 케이스(23)의 측부에 형성되는 단턱부에 안정적으로 안착된 연결 단자(21), (22)의 하부 케이스내로 돌출된 부위에 용접되게 되고, 전해질이 함침된 후 상부 케이스(24)에 의하여 밀폐된 후 몰딩재(300)에 의하여 몰딩되게 된다. 이와 같이 구성되는 전기 이중층 커패시터에서 연결 단자(21), (22)의 외측부는 금속판(10) 양측부에 연결되게 되고, 금속판(10) 양측부에는 홀(13)이 일정간격으로 형성되어 있어 이송장치의 돌기가 홀(13)에 삽입되어 이송장치가 회전됨에 따라서 이송되면서 회로기판에 자동 실장된다.

또한 전기 이중층 커패시터에 사용되는 재료는 내열성을 갖기 때문에 열적으로 안정적이면서도 다수의 전극층이 적층된 구성을 이루어 전기이중층을 형성하기 때문에 수백 mA 레벨의 출력을 발생시킬 수 있다.

또한 권취소자는 복수의 전극층과 전해지가 권취되게되나 특성이 우수하게 되나 권취형상이 가압되어 평판형상으로 제작하기 때문에 생산되는 전기 이중층 커패시터의 소형으로 제작된다.

따라서 자동 표면실장용의 고출력, 고용량의 커패시터로 매우 적합하게 된다.

도 12는 본 발명의 다른 실시예를 설명하기 위한 단면도이다.

도 11의 전기이중층 캐퍼시터는 권취소자(200)의 상면과 상부 케이스(24)의 하면이 대향되게 설치되나 이들 대향면 사이에 공극이 발생되는 경우 사용중에 권취소자(200)가 열등의 요인에 의하여 부피가 팽창되게되는 경우 저항값, 용량등의 전기적 특성이 변화되게 된다. 도 12에 도시된 실시예는 이러한 현상을 방지하기 위한 것으로, 상부 케이스(24)의 하면에 권취소자(200)의 상면을 압박할 수 있는 돌출부(241)를 형성하도록 하는 것이다.

이와 같이 돌출부(241)가 상부 케이스(24)의 하면에 형성된 상태에서 상부 케이스(24)가 하부 케이스(23)에 초음파 융착되게 되면 돌출부(241)가 권취소자(200)의 상면을 가압하게 되므로 권취소자(200)가 다양한 원인에 의하여 부피가 증가되는 현상을 방지할 수 있다.

또한 상부 케이스(24)의 하면에 돌출부(241)를 형성하지 않고, 상부 케이스(24)의 하면과 권취소자(200)의 상면 사이에 웨이브 형상(～)의 판 스프링을 삽입 설치됨으로써 동일한 효과를 얻을 수 있다.

Claims (13)

1. 케이스 내부에 권취소자가 구비된 전기이중층 커패시터의 제조방법에 있어서:
   판상의 전해지들과 판상의 전극들을 교대로 적층하여 적층판을 형성하는 적층판 형성단계;
   상기 적층판을 적어도 하나 이상의 판상의 권심 주위를 따라 권취하는 권취단계;
   상기 적층판이 상기 권심 주위를 따라 권취된 후 상기 권심을 제거하는 권심 제거단계;
   상기 권심 제거단계에서 제거된 권심에 의하여 형성된 공극 부위를 가압하여 상기 권취소자를 형성하는 가압단계를 포함하는 권취소자 형성단계를 포함하고,
   상기 전극들은 집전체를 이루는 띠 형상의 판상의 금속판과 상기 금속판에 코팅되는 슬러리로 형성되되 상기 금속판에는 상기 금속판의 일측면으로부터 일정폭만큼 슬러리가 코팅되지 않거나, 상기 금속판에 전체 슬러리가 도포된 후 상기 일정폭만큼 탈피되어 이루어지는 탈피부가 형성되는 것을 특징으로 하는 전기이중층 커패시터의 제조방법.
2. 삭제
3. 청구항 1에서, 상기 전해지에 양측에 설치되는 인접 전극들은 가압될 때 상기 인접 전극들의 탈피부가 서로 접촉되지 않도록 하기 위하여 상기 탈피부가 서로 반대되도록 배치되는 것을 특징으로 하는 전기이중층 커패시터의 제조방법.
4. 청구항 1에서, 상기 전기이중층 커패시터의 제조방법은 상기 권취소자의 형성단계와 별도로
   띠 형상의 일정 폭을 갖는 금속판에 일정 간격으로 4각형의 개구부들을 형성하는 개구부 형성단계;
   상기 4각형의 개구부들 사이에 형성되며 상기 금속판의 양측변들을 연결하는 연결부를 절단하여 연결 단자를 양측변들로부터 돌출되도록 형성하는 연결단자 형성단계;
   상기 연결단자의 단부가 내측벽의 내측에 돌출되며 내부에 수용공간이 형성되는 하부 케이스를 형성하는 하부 케이스 형성단계를 더 포함하고,
   상기 권취소자를 상기 하부 케이스에 삽입하여 상기 권취소자의 금속판 탈피부에 의하여 형성되는 접속단자를 상기 연결 단자에 연결시키고, 상기 권취소자를 전해액으로 함침시킨 후 상기 하부 케이스의 상부를 상부 케이스로 밀봉시키는 것을 특징으로 전기 이중층 커패시터의 제조방법.
5. 청구항 1, 3, 4 중 어느 한 항의 전기 이중층 커패시터의 제조방법에 의하여 제조되는 전기 이중층 커패시터.
6. 청구항 4에서, 상기 하부 케이스와 상기 상부 케이스는 260℃ 이상에서 수십초간 열변형이 없는 PAI, LCP, PPS, PEEK 중 어느 하나 또는 두 개 이상이 선택되어 혼합되는 플라스틱 재질로 이루어지는 것을 특징으로 하는 전기 이중층 커패시터의 제조방법..
7. 청구항 6에서, 상기 하부케이스와 상기 상부 케이스의 재질에 무기필러를 첨가되는 것을 특징으로 하는 전기 이중층 커패시터,
8. 청구항 4에서, 상기 전해액은 200℃ 이상에서 그 성질의 변화가 없는 재료로 안정적인 이온성 액체나 술폰계 혼합 전해액을 사용하며, 상기 전해액에서 전기 이중층 용량을 발현하는 용질로는 테트라 에틸암모늄 헥사플루오르 인산염 ( Tetraethylammoniumhexafluorophosphate, (C₂H₅)₄NPF₆)), 테트라 에틸 암모늄 테트라 플루오르 붕산염 (TetraethylammoniumTetrafluoroborate, (C₂H₅)NBF₄)), 테트라 에틸 암모늄비스(트리플루오르메탄스르호닐) 이미드 (Tetraethylammoniumbis (trifluoromethanesulfonyl) imida (C₂H₅) ₄ N－N(CF₃SO₂)₂), 트리 에틸메틸 암모늄비스 (트리플루오르 메탄 술포닐) 이미드 (Triethylmethylammonium bis (trifluoromethanesul fonyl) imida, (CH₃(C₂H₅)₃N－N(CF₃SO₂)₂), 스피로-(1, 1＇)－비피로리지니움 테트라 후르오로보레이트(SPB－BF4) 중 하나 또는 그 이상을 혼합하는 것을 특징으로 하는 전기 이중층 커패시터의 제조방법.
9. 청구항 1에서, 상기 전해지는 200℃ 이상에서 수십초간 수축률이 1~10%인 PPS, 유리섬유, PEEK, 셀룰로우즈 중 하나 또는 2 이상의 선택된 재료로 이루어진 고내열성의 부직포인 것을 특징으로 하는 전기 이중층 커패시터의 제조방법.
10. 청구항 1에서, 상기 전해지는 이온성 액체나 술폰계 혼합 전해액인 것을 특징으로 하는 전기 이중층 커패시터의 제조방법.
11. 청구항 4에서, 상기 상부 케이스의 하면에는 상기 권취소자를 가압하는 돌출부가 하향 돌출되는 것을 특징으로 하는 전기 이중층 커패시터의 제조방법.
12. 청구항 4에서, 상기 상부 케이스와 상기 권취소자 사이에는 웨이브형상의 판 스프링이 설치되는 것을 특징으로 하는 전기 이중층 커패시터의 제조방법.
13. 청구항 4에서, 상기 하부 케이스의 상부를 상기 상부 케이스로 밀봉시키는 것을 초음파융착으로 밀봉하는 것을 특징으로 하는 전기 이중층 커패시터의 제조방법.

Images